JP5068048B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5068048B2
JP5068048B2 JP2006247454A JP2006247454A JP5068048B2 JP 5068048 B2 JP5068048 B2 JP 5068048B2 JP 2006247454 A JP2006247454 A JP 2006247454A JP 2006247454 A JP2006247454 A JP 2006247454A JP 5068048 B2 JP5068048 B2 JP 5068048B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
gradation
luminance
display
example
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006247454A
Other languages
Japanese (ja)
Other versions
JP2008070495A (en )
JP2008070495A5 (en )
Inventor
純久 大石
健太 遠藤
Original Assignee
パナソニック液晶ディスプレイ株式会社
株式会社ジャパンディスプレイイースト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、液晶ディスプレイや有機EL(ElectroLuminescence)ディスプレイなどのホールド応答型の表示装置に関するものである。 The present invention relates to a hold-response-type display device such as a liquid crystal display or an organic EL (ElectroLuminescence) display.

従来、テレビやパーソナル・コンピュータ(PC)向けのディスプレイなどの表示装置を動画表示の観点で分類した場合、インパルス応答型とホールド応答型に大別される。 Conventionally, when classifying the display device such as a display for televisions and personal computers (PC) in terms of moving image display is roughly classified into impulse response type and a hold response type. 前記インパルス応答型の表示装置は、たとえば、ブラウン管の残光特性のように、輝度応答が走査直後から低下するタイプの表示装置である。 The impulse-response-type display device, for example, as afterglow characteristics of a cathode ray tube, a display device of a type in which the luminance response is lowering immediately after scanning. また、前記ホールド応答型の表示装置は、たとえば、液晶ディスプレイのように、表示データに基づく輝度を次の走査まで保持し続けるタイプのディスプレイである。 Further, the hold-response-type display device, for example, as in a liquid crystal display, a display of the type continues to hold the brightness based on display data until the next scan.

前記ホールド応答型の表示装置は、たとえば、静止画を表示する場合にはちらつきのない良好な表示品質を得ることができるが、動画を表示する場合には移動する物体の周囲がぼやけて見える、いわゆる動画ぼやけが発生し、表示品質が著しく低下するという課題がある。 The hold-response-type display device, for example, it is possible to obtain a good display quality without flickering when displaying a still image appears blurred periphery of a moving object in the case of displaying a moving image, so-called moving image blur occurs, there is a problem that the display quality is remarkably lowered. この動画ぼやけの発生は、たとえば、表示されている物体の移動にともない観察者が視線を移動する際に、輝度の固定された表示画像に対して移動前後の表示イメージを観測者が補間する、いわゆる網膜残像に起因する。 Generation of the moving image blur, for example, when the observer with the movement of the object displayed to move the line of sight, observer interpolates display images before and after the movement relative to the fixed display image brightness, due to the so-called retinal afterimage. そのため、前記ホールド応答型ディスプレイでは、応答速度をどれだけ向上させても動画ぼやけを完全に解消することができない。 Therefore, in the hold-response-type display, it is impossible to completely eliminate the moving image blurring be improved much the response speed. そこで、前記ホールド応答型の表示装置では、たとえば、より短い周期で表示画像を更新する、あるいは黒画面などの挿入によって前記網膜残像をキャンセルすることで、観察者に対する視覚効果を前記インパルス応答型の表示装置に近づけ、動画ぼやけを軽減する方法が提案されている。 Therefore, the a hold-response-type display device, for example, to update the displayed image in a shorter period, or by the insertion of such a black screen by canceling the retina image retention, the visual effect for an observer of the impulse response close to the display device, a method of reducing motion blur has been proposed.

動画表示が求められる表示装置として代表的なものは、テレビ受像器であり、その走査周波数は、たとえば、NTSC方式では60Hz、PAL方式では50Hzといったように規格化されている。 Typical as a display device displaying a moving image is required, a television receiver, the scan frequency, for example, in the NTSC system 60 Hz, is standardized as such 50Hz in PAL system. そのため、これらの走査周波数に基づき生成した表示画像のフレーム周波数を60Hzまたは50Hzとした場合、周波数は高くないために動画ぼやけが生じてしまう。 Therefore, when the frame frequency of a display image generated based on the scanning frequency as 60Hz or 50 Hz, moving image blur occurs because the frequency is not high.

このテレビ受像器における動画ぼやけを改善するために、前述のようなより短い周期で表示画像を更新する技術としては、たとえば、走査周波数を高めるとともに、フレーム間の表示データに基づき補間フレームの表示データを生成し、画像の更新速度を高める手法(以下、補間フレーム生成方式と略す)が提案されている(たとえば、特許文献1を参照。)。 To improve the motion blur in the television receiver, as a technique for updating a display image in a short period than as described above, for example, to increase the scanning frequency, the display data of the interpolation frame based on the display data between frames It generates a technique to increase the update rate of the image (hereinafter, referred to as the interpolation frame generation method) has been proposed (e.g., see Patent Document 1.).

また、前述のような黒画面(黒フレーム)を挿入する技術としては、たとえば、表示データの間で黒表示データを挿入する手法(以下、黒表示データ挿入方式と略す)が提案されている(たとえば、特許文献2を参照。)。 Further, as a technique for inserting the black screen (black frame) as described above, for example, a technique for inserting the black display data between display data (hereinafter, abbreviated as black display data insertion method) has been proposed ( for example, see Patent Document 2.).
特開2005−6275号公報 JP 2005-6275 JP 特開2003−280599号公報 JP 2003-280599 JP

しかしながら、前記ホールド応答型ディスプレイに上記技術を適用することで、動画ぼやけを改善できるものの、それにともない以下のような課題が生じることが知られている。 However, the hold-response-type display by applying the above technique, although it improves the blurred moving image, it the following problems that may occur are known no.

前記補間フレーム生成方式では、本来存在しない補間フレームの表示データを生成することになる。 In the interpolation frame generation method, it will produce the display data of the interpolation frame which does not originally exist. そのため、より正確な表示データを生成しようとすると、回路規模が増大してしまう。 Therefore, an attempt to generate more accurate display data, the circuit scale is increased. また、逆に、回路規模を抑えると補間フレームの表示データに生成ミスが発生し、表示品質が著しく低下する恐れがある。 Conversely, reducing the circuit scale and produce miss occurs to the display data of the interpolation frame, there is a possibility that display quality is remarkably lowered.

一方、前記黒フレームを挿入する方式では、原理的に補間フレームの表示データの生成ミスは発生しない。 On the other hand, in the method of inserting the black frame, generating errors in the display data of principle the interpolation frame is not generated. また、回路規模の点でも補間フレーム生成手法と比較して有利である。 Moreover, in terms of the circuit scale it is advantageous compared to the interpolation frame generation method. しかしながら、前記黒表示データ挿入方式、あるいはブリンクバックライト方式と呼ばれる手法は、いずれにおいても黒フレームの分だけ全階調における表示輝度が低下してしまう。 However, a technique called the black display data insertion method or blink backlight method, the display brightness in the amount corresponding all gradations of black frames in either lowered. この輝度低下分を補償するために、たとえば、黒表示データ挿入方式に対してバックライトの輝度を上昇させると、その分だけ消費電力の増大を招くとともに、発熱対策に多大な労力を必要とする。 To compensate for this decrease in luminance component, for example, increasing the luminance of the backlight against the black display data insertion method, with leads to that much increase of power consumption, and requires a great deal of effort to the heating measures . さらに、黒表示における光漏れの絶対値が増大することによってコントラストの低下を招いてしまう。 Furthermore, which leads to reduction in contrast by the absolute value of light leakage in black display is increased. また、前記ブリンクバックライト方式では、非点灯状態から点灯状態に移行するために大電流を要したり、蛍光材料の違いによって可視光の応答速度が波長毎に異なることによる着色が生じたりする。 Further, in the blink backlight method, it takes a large current in order to shift to the lighting state from the OFF state, the response speed of the visible light or cause coloration due different for each wavelength by the difference in the fluorescent material.

本発明の目的は、輝度の低下やコントラストの低下、発光に要する電力の増加を抑制しつつ、動画ぼやけを低減した表示装置を提供することである。 An object of the present invention, and decline in the contrast of brightness, while suppressing the increase in power required for light emission, is to provide a display device with reduced motion blur.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。 The above and other objects and novel features of the present invention will become apparent from the description of this specification and attached drawings.

本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。 Among the inventions disclosed in the present application will be described an outline of representative ones are as follows.

(1) 複数の画素を有する表示パネルと、外部システムから入力される表示データに基づいて前記各画素の階調に対応する階調電圧を生成し、前記表示パネルの前記各画素へ出力する第1のドライバと、前記階調電圧を供給すべき画素を選択する第2のドライバとを有し、前記第1のドライバは、1フレーム期間に表示する1画面分の表示データの階調に基づいて第1の階調電圧を生成する第1の階調電圧生成回路、および第2の階調電圧を生成する第2の階調電圧生成回路を有し、前記第2のドライバは、前記1フレーム期間に2回、前記各画素を走査し、前記表示パネルの前記各画素は、前記1フレーム期間に、前記第1の階調電圧による階調の表示と、前記第2の階調電圧による階調の表示を行うことで前記外部システムから入力され (1) The display panel having a plurality of pixels, the generating the gray scale voltages corresponding to the gradation of each pixel based on display data input from the external system, and outputs to each of the pixels of the display panel and one of the driver, and a second driver for selecting the pixel to be supplied to the gradation voltage, said first driver, based on the gray level of the display data for one screen to be displayed in one frame period Te first has first gradation voltage generating circuit for generating a gray scale voltage, and the second gradation voltage generating circuits for generating the second gradation voltage, the second driver, the 2 times per frame period, scanning the respective pixels, wherein each pixel of the display panel, wherein one frame period, the display of the gradation by the first gray-scale voltage, the second gradation voltage the input from the external system by performing display gradation by 表示データにおける各画素の階調を表示する表示装置であって、前記第1の階調電圧生成回路および前記第2の階調電圧生成回路は、それぞれ、複数個の抵抗を直列に接続した抵抗分圧回路を有し、前記第1の階調電圧生成回路の抵抗分圧回路は、中間階調の複数の階調電圧の大きさを変える複数個の抵抗値がほぼ一定の値であり、前記第2の階調電圧生成回路の抵抗分圧回路は、前記第1の階調電圧生成回路の抵抗分圧回路の前記複数個の抵抗値がほぼ一定の階調領域において、前記第1の階調電圧生成回路の抵抗分圧回路の抵抗値よりも低い抵抗値から高い抵抗値に変化する表示装置。 A display device for displaying the gradation of each pixel in the display data, the first gradation voltage generation circuit and the second gradation voltage generation circuit, respectively connected, a plurality of resistors in series resistance has a voltage dividing circuit, the resistor divider of the first gradation voltage generating circuit, a plurality of resistance values ​​to vary the sizes of a plurality of gradation voltages halftone is substantially constant value, the resistance voltage dividing circuit of the second gradation voltage generating circuit, in substantially constant tone area the plurality of resistance values ​​of the resistor divider of the first gradation voltage generation circuit, the first display device for changing from a low resistance value than the resistance value of the resistor divider gradation voltage generating circuit to a high resistance value.
(2)前記(1)の表示装置において、前記第1の階調電圧生成回路および前記第2の階調電圧生成回路は、それぞれ、正極性の階調電圧を生成する抵抗分圧回路と負極性の階調電圧を生成する抵抗分圧回路とを有する表示装置。 (2) In the display device having the constitution (1), wherein the first gradation voltage generation circuit and the second gray-scale voltage generating circuit, respectively, a resistor divider and the anode to generate a gradation voltage of the positive polarity display device having a resistance voltage dividing circuit for generating a sexual gradation voltages.

複数の映像信号線、複数の走査信号線、および前記映像信号線と前記走査信号線によって定義される複数の画素領域を有する表示パネルと、前記映像信号線に映像信号を供給する第1のドライバ回路と、前記走査信号線に、前記映像信号を書き込むべき画素を選択する走査信号を供給する第2のドライバ回路とを備え、1フレーム分の標準画像を第1のフレームと第2のフレームとに時間的に分け、前記第1のドライバ回路を介して前記表示パネルに供給する表示装置であって、前記第1のドライバ回路は、前記第1のフレーム用の第1の階調電圧生成回路と、前記第2のフレーム用の第2の階調電圧生成回路とを備える表示装置。 (3) a plurality of video signal lines, the supply and display panel having a plurality of scanning signal lines, and a plurality of pixel areas defined by the scanning signal lines and the video signal line, a video signal to the video signal lines and 1 of the driver circuit, the scanning signal lines, the a second driver circuit for supplying a scanning signal for selecting pixels to be written video signal, the standard image of one frame the first frame and the second divided into a frame at a time, a display device to be supplied to the display panel via the first driver circuit, the first driver circuit includes a first gradation for said first frame display device comprising: a voltage generating circuit, and a second gradation voltage generation circuit for the second frame.
(4)前記(3)の表示装置において、前記第1の階調電圧生成回路と前記第2の階調電圧生成回路の各抵抗の値は、低階調領域において、前記第1の階調電圧生成回路の抵抗値が前記第2の階調電圧生成回路の抵抗値よりも高く、高階調領域において、前記第2の階調電圧生成回路の抵抗値が前記第1の階調電圧生成回路の抵抗値よりも高い表示装置。 In the display device of (4) above (3), the value of each resistor of the first gradation voltage generation circuit and the second gray-scale voltage generating circuit is in the low gradation region, the first gradation higher than the resistance value of the voltage generating circuit resistance value of the second gray-scale voltage generating circuit, the high gradation region, the resistance value of the second gray-scale voltage generating circuit is the first gradation voltage generating circuit high display device than the resistance value.
(5)前記(4)の表示装置において、前記第1のドライバ回路は、0階調から255階調までの256通りの階調の出力を行う回路であり、前記低階調領域は、0階調から127階調までの範囲である表示装置。 In the display device of (5) above (4), the first driver circuit is a circuit for outputting a gradation of 256 from 0 gradation to 255 gradation, the low gradation region, 0 display device ranges from gradation to 127 gradation.
(6)前記(3)の表示装置において、前記第1の階調電圧生成回路は、低階調領域、中間階調領域、および高階調領域の3つの領域に分けて、出力される輝度の特性が調整され、前記第2の階調電圧生成回路は、低階調領域、高階調領域の2つの領域に分けて、出力される輝度の特性が調整される表示装置。 In the display device of (6) above (3), wherein the first gradation voltage generating circuit, a low gray scale region is divided into three areas of a halftone region, and high gradation region, the luminance outputted characteristics are the adjustment, the second gray-scale voltage generating circuit, the low tone area, is divided into two regions of high gradation region, the display device characteristics of the outputted luminance is adjusted.
(7)前記(6)の表示装置において、前記第1のドライバ回路は、0階調から255階調までの256通りの階調の出力を行う回路であり、前記第1の階調電圧生成回路において、前記低階調領域は0階調から63階調までの範囲であり、前記中間階調領域は64階調から191階調までの範囲であり、前記高階調領域は192階調から255階調までの範囲である表示装置。 (7) In the display device having the constitution (6), wherein the first driver circuit is a circuit for outputting a gradation of 256 from 0 gradation to 255 gradation, the first gray voltage generator in the circuit, the low gradation area is in the range of from 0 gradation to 63 gradations, the halftone region is in the range of from 64 gradations to 191 gradations, the high gradation region from 192 gradation range up to 255 gray scale display device.
(8)前記(6)の表示装置において、前記第1のドライバ回路は、0階調から255階調までの256通りの階調の出力を行う回路であり、前記第2の階調電圧生成回路において、前記低階調領域は0階調から127階調までの範囲であり、前記高階調領域は128階調から255階調までの範囲である表示装置。 (8) In the display device having the constitution (6), wherein the first driver circuit is a circuit for outputting a gradation of 256 from 0 gradation to 255 gradation, the second gradation voltage generation in the circuit, the low gradation area is in the range of from 0 gradation to 127 gradation, the high gradation area is in the range of from 128 gradation to 255-gradation display device.

本発明の表示装置によれば、ホールド応答型の表示装置において、輝度の低下やコントラストの低下、発光に要する電力の増加を抑制しつつ、動画ぼやけを低減することができる。 According to the display device of the present invention, in a hold-response-type display device, and decline in the contrast of brightness, while suppressing the increase in power required for the light emission, it is possible to reduce the motion blur.

また、ホールド応答型の表示装置において、動画ぼやけを低減しつつ、なめらかな階調表示を行うことができる。 Further, the hold-response-type display device, while reducing the moving image blurring can be performed a smooth gradation display.

以下、本発明について、図面を参照して実施の形態(実施例)とともに詳細に説明する。 Hereinafter, the present invention, the embodiments with reference to the accompanying drawings (Example) as well as described in detail.
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。 In all the drawings for explaining the embodiments, parts having identical functions are given same symbols and their repeated explanation is omitted.

また、以下の説明では、外部システムから表示装置に入力された1画面分の表示データを表示する期間を1フレーム期間、表示装置(表示パネル)のすべての走査信号線を1回ずつ選択する期間を1フィールド期間と定義する。 In the following description, one frame period a period for displaying display data for one screen which has been inputted from an external system to the display device, a period for selecting once all of the scanning signal lines of a display device (display panel) It is defined as one field period. したがって、従来の一般的な表示装置では、1フレーム期間と1フィールド期間とは等しい。 Therefore, in the conventional general display device, equal to the one frame period and one-field period.

また、表示データが一定の状態で走査を繰り返すことで得られる輝度を静的輝度、1フィールド期間での平均輝度を動的輝度、観察者が視認する輝度を目視輝度と定義する。 Further, the static luminance of the display data is obtained by repeating the scan at a constant state luminance, the average luminance dynamic luminance of one field period, to define the brightness which the observer visually recognizes the visual luminance. したがって、従来の一般的なホールド応答型の表示装置では、表示データが変化しない場合、静的輝度、動的輝度、目視輝度はほぼ等しい。 Therefore, in the conventional general hold-response-type display device, when the display data does not change, the static luminance, the dynamic luminance, the visual luminance is approximately equal.

図1は、本発明の表示装置における表示方法の原理を説明するための模式図である。 Figure 1 is a schematic diagram for explaining the principle of a display method in the display device of the present invention. 図2は、図1に示した表示方法における第1のフィールド期間および第2のフィールド期間ならびに目視輝度の関係の一例を示す模式グラフ図である。 Figure 2 is a schematic graph showing one example of the relationship between the first field period and the second field period as well as the visual luminance in the display method shown in FIG.

本発明の表示装置では、1フレーム期間に対して複数のフィールド期間を割り当てるとともに、複数のフィールドの動的輝度から得られる目視輝度が、外部システムから入力された表示データに基づく静的輝度とほぼ一致するように表示データの変換を行う。 In the display device of the present invention, it allocates a plurality of field periods with respect to one frame period, the visual luminance obtained from the dynamic luminance of a plurality of fields, almost static luminance based on the display data inputted from an external system to convert the display data to match. このとき、目視輝度は、複数のフィールド期間の各フィールド期間における動的輝度の平均値とほぼ一致する。 In this case, the visual luminance is substantially equal to the average value of the dynamic luminance in each field period of the plurality of field periods.

またこのとき、1フレーム期間に対して2つのフィールド期間を割り当てると、表示パネルの各画素は1フレーム期間に2回走査され、たとえば、図1に示すように、ある1フレーム期間FLM は、第1のフィールド期間FLD1には表示データ1Aが表示され、第2のフィールド期間FLD2には表示データ1Bが表示される。 At this time, allocating two field periods with respect to one frame period, each pixel of the display panel are scanned twice in one frame period, for example, as shown in FIG. 1, a certain frame period FLM n is the first field period FLD1 displays display data 1A, the second field period FLD2 display data 1B is displayed.

このとき、観察者が視認するのは、第1のフィールド期間FLD1の表示データ1Aと、第2のフィールド期間FLD2の表示データ1Bとが合成された表示データ1Cである。 In this case, the observer visually recognizes the display data 1A in the first field period FLD1, a display data 1C to the display data 1B of the second field period FLD2 were synthesized. そのため、第1のフィールド期間FLD1に表示される表示データ1Aの各画素の動的輝度と、第2のフィールド期間FLD2に表示される表示データ1Bの各画素の動的輝度の平均値が、外部システムから入力された表示データに基づく静的輝度と一致するように各フィールド期間の動的輝度を設定すれば、観察者が視認する表示データ1Cの各画素の目視輝度は、静的輝度とほぼ一致する。 Therefore, the dynamic luminance of each pixel of the display data 1A that is displayed in the first field period FLD1, the average value of the dynamic luminance of each pixel of the display data 1B to be displayed on the second field period FLD2 is, external by setting the dynamic luminance of each field period to match the static luminance based on the display data inputted from the system, the visual luminance of each pixel of the display data 1C the observer visually recognizes is substantially static luminance match.

同様に、次のフレーム期間FLM n+1は、第1のフィールド期間FLD1には表示データ1Dが表示され、第2のフィールド期間FLD2には表示データ1Eが表示される。 Similarly, the next frame period FLM n + 1 is the first field period FLD1 displays display data 1D, the display data 1E is displayed in the second field period FLD2.

このとき、観察者が視認するのは、第1のフィールド期間FLD1の表示データ1Dと、第2のフィールド期間FLD2の表示データ1Eとが合成された表示データ1Fである。 In this case, the observer visually recognizes the display data 1D of the first field period FLD1, a display data 1F of the display data 1E of the second field period FLD2 were synthesized. そのため、第1のフィールド期間FLD1に表示される表示データ1Dの各画素の動的輝度と、第2のフィールド期間FLD2に表示される表示データ1Eの各画素の動的輝度の平均値が、静的輝度と一致するように各フィールド期間の動的輝度を設定すれば、観察者が視認する表示データ1Fの各画素の目視輝度は、外部システムから入力された表示輝度とほぼ一致する。 Therefore, the dynamic luminance of each pixel of the display data 1D displayed in the first field period FLD1, the average value of the dynamic luminance of each pixel of the display data 1E to be displayed on the second field period FLD2 is static by setting the dynamic luminance of each field period to match the luminance, the visual luminance of each pixel of the display data 1F the observer visually recognizes substantially coincides with the display brightness inputted from the external system.

なお、図1に示した各表示データ1A〜1Fは、それぞれ横4画素×縦3画素の計12画素で構成された表示パネルにおいて、各画素の表示データの輝度を模式的に表している。 Each display data 1A~1F shown in FIG. 1 is a display panel that is a total of 12 pixels of horizontal 4 pixels × three vertical pixels, respectively, and the brightness of the display data of each pixel represents schematically.

このような表示方法を適用した表示装置において、フレーム期間FLM の第1のフィールド期間FLD1に表示する表示データ1Aの動的輝度と、第2のフィールド期間FLD2に表示する表示データ1Bの動的輝度を決めるときには、たとえば、第1のフィールド期間FLD1に対する動的輝度と第2のフィールド期間FLD2に対する動的輝度とを比較したときに、すべての階調TIにおいて第1のフィールド期間FLD1に対する動的輝度BD1のほうが高いかもしくは等しくなるようにすることが考えられる。 In the display apparatus using such a display method, a dynamic display data 1B for displaying the dynamic luminance of the display data 1A to be displayed on the first field period FLD1 frame period FLM n, the second field period FLD2 when determining the brightness, for example, when compared with dynamic luminance for the first field period FLD1 and dynamic luminance for the second field period FLD2, dynamic for the first field period FLD1 in all gradations TI it is conceivable that as better brightness BD1 is higher or or equal. このような観点で設定された第1のフィールド期間FLD1に対する階調と相対輝度との関係を表す輝度曲線BD1と、第2のフィールド期間FLD2に対する階調と相対輝度との関係を表す輝度曲線BD2とは、たとえば、図2に示すようになる。 A brightness curve BD1 representing the relationship between this point of view the first gradation and the relative luminance with respect to field period FLD1 set in the luminance curve representing the relationship between the gradation and the relative luminance with respect to the second field period FLD2 BD2 and is, for example, as shown in FIG. なお、図2において、横軸は表示データの階調TIであり、縦軸は相対輝度BRである。 2, the horizontal axis is the gradation TI of the display data and the vertical axis represents relative luminance BR. また、図2には、0階調から255階調までの256階調の表示が可能な場合を示しており、0階調のときの輝度を0、255階調のときの輝度を1としたときの各階調の輝度を示している。 Further, in FIG. 2 shows a case capable of displaying 256 gradation from 0 gradation to 255 gradation, the luminance when the luminance at the 0 tone of 0,255 tone 1 indicates the luminance of each gradation when the.

従来の1フレーム期間と1フィールド期間とが一致している表示装置では、たとえば、入力された表示データの階調TIと相対輝度BRとの関係が、輝度曲線BT(細い実線)で表される関係になっており、外部システムから入力された表示データの階調がT だとすると、その1フレーム期間に表示される表示データは、相対輝度(静的輝度)がB になるように変換される。 In the display device in the conventional one frame period and one-field period are coincident, for example, the relationship between the gradation TI and relative brightness BR of the input display data is represented by the brightness curve BT (thin solid line) has become a relationship, the display data gray level of the display data inputted from the external system Datosuruto T x, that appear in one frame period, the relative luminance (static luminance) is converted to become B x that.

一方、たとえば、1フレーム期間を2つのフィールド期間で構成する表示装置では、外部システムから入力された表示データの階調がT だとすると、図2に示したように、第1のフィールド期間FLD1に表示する表示データは輝度曲線BD1(太い実線)に基づき相対輝度(動的輝度)が1になるように変換され、第2のフィールド期間FLD2に表示する表示データは輝度曲線BD2(太い点線)に基づき相対輝度(動的輝度)がB になるように変換される。 On the other hand, for example, one frame period in the display device which consists of two field periods, Datosuruto gradation T x of the display data inputted from the external system, as shown in FIG. 2, the first field period FLD1 display data to be displayed is converted to the relative brightness on the basis of the brightness curve BD1 (thick solid line) (dynamic luminance) becomes 1, the display data to be displayed in the second field period FLD2 the brightness curve BD2 (thick dotted line) relative brightness (dynamic luminance) is converted to become B 2 based. このようにすると、目視輝度は、相対輝度1と相対輝度B の平均値とほぼ一致するので、相対輝度B の値は、前記平均値が静的輝度B とほぼ一致するようにする。 In this way, the visual luminance is because almost coincides with the average value of the relative brightness 1 and the relative luminance B 2, the value of the relative luminance B 2, the average value so as to substantially match the static luminance B x .

また、第1のフィールド期間FLD1に対する輝度曲線BD1と、第2のフィールド期間FLD2に対する輝度曲線BD2を比較したときに、図2に示したように、すべての輝度TIにおいて第1のフィールド期間FLD1の相対輝度のほうが高いか、もしくは第2のフィールド期間FLD2の相対輝度と同じ値になる場合、第1のフィールド期間FLD1を明フィールドと呼び、第2のフィールド期間FLD2を暗フィールドと呼ぶ。 Further, the brightness curve BD1 for the first field period FLD1, when comparing the brightness curve BD2 for the second field period FLD2, as shown in FIG. 2, in all of luminance TI of the first field period FLD1 or more of the relative luminance is high, or if the same value as the relative luminance of the second field period FLD2, the first field period FLD1 called a light field, referred to as the dark field and the second field period FLD2.

このとき、静的輝度が0から1の範囲をとるとすれば、たとえば、第1のフィールド期間FLD1(明フィールド)における動的輝度を0.5、第2のフィールド期間FLD2(暗フィールド)における動的輝度を0とした場合、これをフィールド毎に切り替えることで約0.25の目視輝度を得る。 At this time, if the static luminance takes a range of 0 to 1, for example, in the first field period FLD1 dynamic luminance in (bright field) 0.5, the second field period FLD2 (dark field) when the dynamic luminance and 0, obtaining about 0.25 visual luminance of by switching them for each field. 同様に、第1のフィールド期間FLD1における動的輝度を1、第2のフィールド期間FLD2に動的輝度を0とした場合、これをフィールド毎に切り替えることで約0.5の目視輝度を得る。 Similarly, the dynamic luminance in the first field period FLD1 1, if set to 0 the dynamic luminance in the second field period FLD2, obtain about 0.5 visual luminance of by switching them for each field. このように、第2のフィールド期間FLD2における動的輝度が0であれば、前記黒フレーム挿入方式と同様の効果が得られ、動画ぼやけを改善することができる。 Thus, if the dynamic luminance is 0 in the second field period FLD2, the same effect as the black frame insertion method is obtained, it is possible to improve the motion blur.

また、本発明に類似する技術として、いわゆるFRC(Frame Rate Control)方式と呼ばれる多階調化方式が一般に知られている。 As a technique similar to the present invention, multi-gradation system, so-called FRC (Frame Rate Control) system is generally known. FRC方式とは、フレーム毎に異なる階調表示を繰り返すことで、データドライバが有する以上の多階調化を実現する方式である。 The FRC method, by repeating the gradation display different for each frame, a method for realizing the above multi-gradation data driver has. これに対し、本発明は動画ぼやけの改善とそれを実現する装置の提供であり、それを実現するため、1フレーム期間を第1のフィールド期間FLD1と第2のフィールドFLD2に分けるとともに、外部システムから入力されるフレーム周波数に対して2倍の周波数で駆動する点が異なる。 In contrast, the present invention is the provision of a moving image blur improvements and apparatus for realizing it, to realize it, with dividing one frame period into a first field period FLD1 and second field FLD2, external system point driven at a frequency twice the frame frequency to be inputted from the different.

なお、図2は、第1のフィールド期間FLD1に対する輝度曲線BD1と、第2のフィールド期間FLD2に対する輝度曲線BD2の一例を示しており、本発明の表示装置では、以下に示すような分布にすることで、動画ぼやけを改善するとともに、なめらかな階調表現を可能にしている。 Incidentally, FIG. 2, the brightness curve BD1 for the first field period FLD1, shows an example of a brightness curve BD2 for the second field period FLD2, in the display device of the present invention is the distribution as shown below it is, as well as improving the blurred moving image, which enables a smooth gradation expression.

図3(a)は、本発明に関わる表示装置の概略構成の一例を示す模式ブロック図である。 3 (a) is a schematic block diagram showing an example of a schematic configuration of a display device according to the present invention. 図3(b)は、図3(a)に示した表示パネルの1画素の概略構成の一例を示す模式回路図である。 3 (b) is a schematic circuit diagram showing an example of a schematic configuration of one pixel of the display panel shown in FIG. 3 (a). 図3(c)は、図3(a)に示したデータドライバの概略構成の一例を示す模式ブロック図である。 3 (c) is a schematic block diagram showing an example of a schematic configuration of a data driver shown in FIG. 3 (a). 図3(d)は、図3(c)に示した抵抗分圧回路の概略構成の一例を示す模式回路図である。 3 (d) is a schematic circuit diagram showing an example of a schematic configuration of a resistance voltage dividing circuit shown in Figure 3 (c).

本発明に関わる表示装置は、外部システムから入力された表示データを、図1および図2に沿って説明したような原理で変換して表示する表示装置であり、その主要部の構成は、たとえば、図3(a)乃至図3(d)に示したような構成になっている。 The display device according to the present invention, the display data inputted from an external system, a display device for displaying by converting in principle as described with reference to FIGS. 1 and 2, the configuration of the main portion, e.g. , has a structure as shown in FIGS. 3 (a) to 3 (d).

本発明に関わる表示装置の一例として液晶表示装置を挙げると、たとえば、図3(a)に示すように、外部システムから入力された表示データを表示して観察者に提示する液晶表示パネル2は、縦方向に長く延びる複数本の映像信号線DLと、横方向に長く延びる複数本の走査信号線GLが設けられている。 Taking a liquid crystal display device as an example of a display device according to the present invention, for example, as shown in FIG. 3 (a), the liquid crystal display panel 2 to be presented to the viewer by displaying the display data inputted from the external system a plurality of video signal lines DL extending long in the longitudinal direction, a plurality of scanning signal lines GL extending long in the lateral direction are provided. また、液晶表示パネル2の1画素は、たとえば、図3(b)に示すような構成であり、2本の隣接する映像信号線DL ,DL p+1と、2本の隣接する走査信号線GL ,GL q+1で囲まれた領域が1つの画素領域に相当する。 Also, one pixel of the liquid crystal display panel 2, for example, a configuration as shown in FIG. 3 (b), the video signal lines DL p of two adjacent, the DL p + 1, two adjacent scanning signal lines GL q, a region surrounded by GL q + 1 corresponds to one pixel region. このとき、各画素領域には、たとえば、スイッチング素子(アクティブ素子)として用いるTFTが設けられており、TFTのゲート(G)は走査信号線GL q+1に接続され、TFTのドレイン(D)は映像信号線DL に接続され、TFTのソース(S)は画素電極PXに接続されている。 In this case, in each pixel region, for example, a TFT used is provided as switching elements (active elements), TFT gate (G) is connected to the scanning signal lines GL q + 1, the drain of the TFT (D) video is connected to the signal line DL p, the source of the TFT (S) is connected to the pixel electrode PX. また、画素電極PXは、一対の基板の間に封入された液晶材料LCおよび共通電極CT(対向電極と呼ぶこともある)とともに画素容量(液晶容量と呼ぶこともある)を形成している。 The pixel electrode PX is formed a liquid crystal material sealed between the pair of substrates LC and the common electrode CT (also referred to as a counter electrode) together with the pixel capacitance (also referred to as liquid crystal capacitance). なお、本発明に関わる液晶表示装置において、液晶表示パネル2の映像信号線DL、走査信号線GL、TFT、画素電極PX、共通電極CTの形状や構成、液晶材料LCの種類などは、従来の液晶表示パネルと同じでよいので、詳細な説明は省略する。 In the liquid crystal display device according to the present invention, the liquid crystal display panel 2 of the video signal lines DL, the scanning signal line GL, TFT, the pixel electrode PX, the shape and configuration of the common electrode CT, and the type of the liquid crystal material LC is conventional because may be the same as the liquid crystal display panel, a detailed description thereof will be omitted.

また、液晶表示装置は、液晶表示パネル2の各映像信号線DLに出力する映像信号(階調データと呼ぶこともある)を生成するデータドライバ3と、液晶表示パネル2の各走査信号線GLに出力する走査信号を生成する走査ドライバ4と、データドライバ3から階調電圧を出力するタイミングおよび走査ドライバ4から走査信号を出力するタイミングを制御するタイミング制御回路5とを有する。 The liquid crystal display device includes a data driver 3 for generating a video signal to be output to the respective video signal lines DL of the liquid crystal display panel 2 (sometimes referred to as gradation data), the scanning signal lines GL of the liquid crystal display panel 2 generating a scan signal to be output to have the scan driver 4, and a timing control circuit 5 that controls the timing for outputting the scan signals from the timing and the scan driver 4 outputs a gray scale voltage from the data driver 3.

また、液晶表示装置は、少なくとも1画面分(1フレーム期間分)の表示データを記憶、保持しておくフレームメモリ6と、データドライバ3において生成する階調データ(階調電圧)のもとになる基準電圧を生成する基準電圧生成回路7とを有する。 The liquid crystal display device, at least one screen of display data (one frame period) memory, a frame memory 6 holds the gradation data (gradation voltage) generated in the data driver 3 under the and a reference voltage generating circuit 7 for generating a reference voltage comprising.

また、データドライバ3は、たとえば、図3(c)に示すように、4つの階調電圧生成回路301a,301b,301c,301dと、4つの階調電圧生成回路で生成された階調電圧のうちの1つを選択する階調電圧選択回路302と、階調電圧選択回路302で選択した階調電圧が1ライン選択期間、言い換えると1本の走査信号線GLにTFTが接続されている複数個の画素に表示する表示データが集まるまで保持する出力バッファ回路303とを有する。 The data driver 3, for example, as shown in FIG. 3 (c), four gradation voltage generating circuit 301a, 301b, 301c, the 301d and four gradation voltages generated by the gradation voltage generating circuit a gradation voltage selection circuit 302 for selecting one of among a plurality gradation voltage selection circuit 302 selects gradation voltages 1 line selection period, which in other words one TFT to the scanning signal line GL is connected and an output buffer circuit 303 for holding up to gather data to be displayed on the pixels.

4つの階調電圧生成回路301a,301b,301c,301dのうちの階調電圧生成回路301aは、たとえば、第1のフィールド期間FLD1に表示させる表示データに対する正極性の階調電圧FLD1 を生成する回路である。 Four gradation voltage generating circuit 301a, 301b, 301c, the gradation voltage generation circuit 301a of 301d, for example, to generate a gradation voltage FLD1 P of positive polarity with respect to the display data to be displayed on the first field period FLD1 it is a circuit. また、階調電圧生成回路301bは、たとえば、第1のフィールド期間FLD1に表示させる表示データに対する負極性の階調電圧FLD1 を生成する回路である。 The gradation voltage generating circuit 301b is, for example, a circuit for generating a negative gradation voltage FLD1 N for the display data to be displayed on the first field period FLD1. また、階調電圧生成回路301cは、たとえば、第2のフィールド期間FLD2に表示させる表示データに対する正極性の階調電圧(FLD2 )を生成する回路であり、階調電圧生成回路301dは、たとえば、第2のフィールド期間FLD2に表示させる表示データに対する負極性の階調電圧(FLD2 )を生成する回路である。 The gradation voltage generating circuit 301c is, for example, a circuit for generating a positive gradation voltage (FLD2 P) for the display data to be displayed on the second field period FLD2, the gradation voltage generating circuit 301d, for example a circuit for generating a negative gradation voltage (FLD2 N) for display data to be displayed in the second field period FLD2.

なお、上記正極性および負極性は、画素電極PXに書き込まれる階調電圧の電位と共通電極CTとの電位の関係を示す極性であり、正極性は画素電極PXの電位が共通電極CTの電位よりも高くなる極性、負極性は画素電極PXの電位が共通電極CTの電位よりも低くなる極性である。 Incidentally, the positive polarity and negative polarity are polar showing the relationship between a potential between the potential and the common electrode CT of the gradation voltage written to the pixel electrode PX, the potential of the positive polarity pixel electrode PX and the potential of the common electrode CT It becomes higher polarity than the negative polarity is a polarity in which the potential of the pixel electrode PX is lower than the potential of the common electrode CT.

また、階調電圧生成回路301aは、たとえば、複数個の抵抗が直列に接続された抵抗分圧回路であり、液晶表示パネルの各画素が256階調の階調表示に対応した液晶表示装置の場合、たとえば、図3(d)に示すように、255個の抵抗R 〜R 255が直列に接続されている。 The gradation voltage generating circuit 301a, for example, a plurality of resistance is a resistance voltage dividing circuit connected in series, the liquid crystal display device in which each pixel of the liquid crystal display panel corresponding to the grayscale display of 256 gradations If, for example, as shown in FIG. 3 (d), 255 pieces of resistors R 1 to R 255 are connected in series. このとき、階調電圧生成回路301aには、たとえば、基準電圧生成回路7から基準電圧V C0 〜V C3が入力され、抵抗分圧回路により最小階調(0階調)に対応する階調電圧V T0から最大階調(255階調)に対応する階調電圧V T255までの256通りの正極性の階調電圧が生成される。 At this time, the gradation voltage generating circuit 301a, for example, the reference voltage the reference voltage V C0 ~V C3 is input from the generation circuit 7, the gradation voltage corresponding to the minimum gradation (0 gradation) by a resistive divider positive gradation voltage of 256 from V T0 to the gradation voltage V T255 corresponding to the maximum gradation (255 gradations) are generated. 生成された正極性の階調電圧は、階調電圧選択回路302に出力される。 The generated gray scale voltage of positive polarity is outputted to the gradation voltage selection circuit 302.

またこのとき、階調電圧生成回路301aの抵抗分圧回路を構成する抵抗R 〜R 255の抵抗値は、生成される階調電圧で表示したときの相対輝度BRが、たとえば、図2に示した輝度曲線BD1のような分布になるように設定される。 At this time, the resistance value of the resistor R 1 to R 255 which constitute the resistor divider gradation voltage generating circuit 301a, the relative brightness BR when displaying the gradation voltages to be generated, for example, in FIG. 2 It is set to be distributed as a brightness curve BD1 shown.

また、繰り返しの説明になるので省略するが、残りの階調電圧生成回路301b,301c,301dの構成も、階調電圧生成回路301aの構成と同様であり、たとえば、255個の抵抗R 〜R 255が直列に接続された抵抗分圧回路により256通りの正極性または負極性の階調電圧が生成され、階調電圧選択回路302に出力される。 Further, although omitted since the description of the repetition, the remaining gray-scale voltage generating circuit 301b, 301c, also configuration of 301d, the same as the configuration of the gradation voltage generating circuit 301a, for example, 255 resistors R 1 ~ R 255 is a positive polarity or negative-polarity gray scale voltages of 256 by resistance voltage dividing circuit connected in series is generated and outputted to the gradation voltage selection circuit 302.

階調電圧選択回路302は、たとえば、タイミング制御回路5からのクロック信号と、フレームメモリ6で保持されている表示データとに基づき、各階調電圧生成回路301a,301b,301c,301dで生成された階調電圧のなかから、表示データの1つの画素に対応する階調電圧を選択し、当該画素の階調データとして出力バッファ回路303に保持させる。 Gradation voltage selection circuit 302, for example, a clock signal from the timing control circuit 5, based on the display data held in the frame memory 6, gradation voltage generating circuit 301a, 301b, 301c, generated by 301d from among the gray scale voltages, and selects gray voltages corresponding to one pixel of the display data, it is stored in the output buffer circuit 303 as the gradation data of the pixel. このとき、階調電圧選択回路302は、表示データのすべての画素に対してこの動作を繰り返し、前記1ライン選択期間に表示させる表示データの全ての画素に対する階調電圧を順次選択する。 In this case, the gradation voltage selection circuit 302 repeats this operation for all the pixels of the display data, sequentially selects gray voltages for all the pixels of the display data to be displayed on the one-line selection period.

出力バッファ回路303は、1ライン選択期間に表示させる表示データの全ての画素に対する階調データが集まると、たとえば、タイミング制御回路5からのクロック信号に基づいて、集まった階調データ(階調電圧)を各映像信号線DLに出力する。 The output buffer circuit 303, the gradation data for all pixels of the display data to be displayed on one line selection period gather, for example, based on the clock signal from the timing control circuit 5, gathered tone data (gradation voltages ) to the respective video signal lines DL.

本発明の表示装置は、上記のような構成、および表示原理で外部システムから入力された映像データを表示することで、輝度の低下やコントラストの低下、発光に要する電力の増加を抑制しつつ、動画ぼやけを低減することができる。 Display device of the present invention, configured as described above, and by displaying the image data inputted from an external system in display principle, and decline in the contrast of brightness, while suppressing the increase in power required for light emission, it is possible to reduce the motion blur.

図4は、本発明による一実施例の表示装置の表示方法の一例を示す模式グラフ図である。 Figure 4 is a schematic graph showing one example of a display method of a display device according to one embodiment of the present invention.

本発明は、図3(a)乃至図3(d)に示したような構成の表示装置を用い、たとえば、図1および図2に示したように、1フレーム期間を第1のフィールド期間FLD1および第2のフィールド期間FLD2に分けて、1フレーム期間分の表示データを表示する。 The present invention uses a structure of a display device as shown in FIGS. 3 (a) to FIG. 3 (d), the example, as shown in FIGS. 1 and 2, one frame period the first field period FLD1 and is divided into a second field period FLD2, displays the display data of one frame period.

このとき、第1のフィールド期間FLD1において表示する表示データの輝度曲線BD1を、たとえば、図2に示したような分布にすると、従来の表示装置において256段階に分割されていた最小階調(0階調)の輝度と最大階調(255階調)の輝度の間が、約192段階(階調)に分割される。 In this case, the brightness curve BD1 of the display data to be displayed in the first field period FLD1, for example, when the distribution as shown in FIG. 2, the minimum gradation (0, which is divided into 256 stages in a conventional display device during the luminance of the maximum gradation of the gradation) (255 tones) are divided into approximately 192 stages (gradations). そのため、たとえば、64階調から192階調程度までの中間階調における隣接した階調間の階調電圧(相対輝度)の差が従来より大きくなり、階調表現が粗くなる。 Therefore, for example, the difference between the gradation voltage between the gradation adjacent (relative luminance) becomes larger than conventionally, gradation representation becomes coarse in halftone from 64 gradations to about 192 gradations.

同様に、第2のフィールド期間FLD2において表示する表示データの輝度曲線BD2を、たとえば、図2に示したような分布にすると、従来の表示装置において256段階に分割されていた最小階調(0階調)の輝度と最大階調(255階調)の輝度の間が、約64段階(階調)に分割される。 Similarly, the brightness curve BD2 of the display data to be displayed in the second field period FLD2, for example, when the distribution as shown in FIG. 2, the minimum gradation (0, which is divided into 256 stages in a conventional display device during the luminance of the maximum gradation of the gradation) (255 tones) are divided into about 64 stages (gradations). そのため、たとえば、192階調以上の階調における隣接した階調間の階調電圧(相対輝度)の差が従来より大きくなり、階調表現が粗くなる。 Therefore, for example, the difference between the gradation voltage between the gradation adjacent (relative luminance) in the gradation than 192 gradation is larger than conventional, gradation representation becomes rough.

すなわち、第1のフィールド期間FLD1に対する輝度曲線BD1と第2のフィールド期間FLD2に対する輝度曲線BD2が、図2に示したような分布の場合、各輝度曲線BD1,BD2と、従来の表示装置における輝度曲線BTとの差が大きいため、階調表現が粗くなる可能性がある。 That is, the brightness curve BD2 and brightness curve BD1 for the second field period FLD2 for the first field period FLD1 is, in the case of distribution as shown in FIG. 2, with each brightness curve BD1, BD2, luminance in the conventional display device because the difference between the curve BT is large, there is a possibility that the gradation representation becomes rough.

そこで、本実施例では、図3(a)乃至図3(d)に示したような構成の表示装置で1フレーム期間を第1のフィールド期間FLD1および第2のフィールド期間FLD2に分けて、1フレーム期間分の表示データを表示するときに、動画ぼやけを低減し、かつ、なめらかな階調表現が可能な表示方法の一例について説明する。 Therefore, in this embodiment, divided into FIGS. 3 (a) to 3 one frame period in the display device having the constitution shown in (d) of the first field period FLD1 and the second field period FLD2, 1 when displaying the display data of the frame period, reducing the moving image blurring, and to describe an example of a display method capable smooth gradation expression.

図3(a)乃至図3(d)に示したような構成の表示装置で動画ぼやけを低減し、かつ、なめらかな階調表現を可能にするためには、たとえば、第1のフィールド期間FLD1に対する輝度曲線BD1と第2のフィールド期間FLD2に対する輝度曲線BD2を、図4に示したような分布にすればよいことを、本願発明者らは見いだした。 FIGS. 3 (a) to reduce moving image blurring in the configuration of the display device as shown in FIG. 3 (d), and, in order to allow a smooth gradation expression, for example, the first field period FLD1 the brightness curve BD2 and brightness curve BD1 for the second field period FLD2 for, that may be a distribution as shown in FIG. 4, the inventors have found.

なお、図4において、横軸は表示データの階調TIであり、縦軸は相対輝度BRである。 4, the horizontal axis is the gradation TI of the display data and the vertical axis represents relative luminance BR. また、図4には、0階調から255階調までの256階調の表示が可能な場合を示しており、0階調のときの輝度を0、255階調のときの輝度を1としたときの各階調の輝度を示している。 Further, in FIG. 4 shows a case capable of displaying 256 gradation from 0 gradation to 255 gradation, the luminance when the luminance at the 0 tone of 0,255 tone 1 indicates the luminance of each gradation when the.

4に示した第1のフィールド期間FLD1に対する輝度曲線BD1'(太い実線)は、たとえば、以下のような方法で生成する。 Brightness curve BD1 for the first field period FLD1 shown in FIG. 4 '(thick solid line), for example, produced in the following manner. まず、輝度曲線BD1'における最小階調(0階調)から63階調までの範囲TR11の各階調の相対輝度BRは、たとえば、図2に示した第2のフィールド期間FLD2(暗フィールド)に対する輝度曲線BD2の0階調の相対輝度(0)と、第1のフィールド期間FLD1(明フィールド)に対する輝度曲線BD1の0階調から63階調までの各階調における相対輝度を合成して生成する。 First, the relative brightness BR of each gradation in the range TR11 from the minimum gradation (0 gradation) in the brightness curve BD1 'to 63 gradations, for example, for the second field period as shown in FIG. 2 FLD2 (dark field) 0 gradation of relative brightness of brightness curve BD2 (0), is generated by synthesizing the relative luminance at each gradation from 0 gradation of brightness curve BD1 to 63 tone with respect to the first field period FLD1 (bright field) . このようにすると、輝度曲線BD1'の範囲TR11は、従来の表示装置における輝度曲線BTよりも輝度の変化率が大きく、かつ、輝度が高くなるにつれて両者の差が大きくなる。 In this way, the range TR11 of brightness curve BD1 'has a large rate of change in luminance than the luminance curve BT in the conventional display device, and the difference between them increases as the luminance increases.

また、輝度曲線BD1'における64階調から191階調までの範囲TR12の各階調の相対輝度BRも、たとえば、図2に示した第2のフィールド期間FLD2(暗フィールド)に対する輝度曲線BD2の0階調の相対輝度(0)と、第1のフィールド期間FLD1(明フィールド)に対する輝度曲線BD1の64階調から191階調までの各階調における相対輝度を合成して生成する。 The relative brightness BR of each gradation in the range TR12 from 64 gradations in the luminance curve BD1 'to 191 gradations even, for example, 0 of the brightness curve BD2 for the second field period FLD2 (dark field) shown in FIG. 2 a gradation of relative luminance (0), is generated by synthesizing the relative luminance at each gradation from 64 gradations of brightness curve BD1 to 191 gradations for the first field period FLD1 (bright field). このようにすると、輝度曲線BD1'の範囲TR12は、従来の表示装置における輝度曲線BTよりも輝度の変化率が小さく、かつ、ある階調を境に、輝度曲線BD1'のほうが小さくなる。 In this way, the brightness curve BD1 'range TR12 of a small rate of change in luminance than the luminance curve BT in the conventional display device, and the boundary of a certain gradation, brightness curve BD1' better the smaller.

また、輝度曲線BD1'における192階調から255階調までの範囲TR13の各階調の相対輝度BRも、たとえば、図2に示した第2のフィールド期間FLD2(暗フィールド)に対する輝度曲線BD2の0階調の相対輝度(0)と、第1のフィールド期間FLD1(明フィールド)に対する輝度曲線BD1の192階調から255階調までの各階調における相対輝度を合成して生成する。 The relative brightness BR of each gradation in the range TR13 from 192 gradation in the luminance curve BD1 'to 255 gradations even, for example, 0 of the brightness curve BD2 for the second field period FLD2 (dark field) shown in FIG. 2 a gradation of relative luminance (0), is generated by synthesizing the relative luminance at each gradation from 192 gradations of brightness curve BD1 to 255 gradations for the first field period FLD1 (bright field). このようにすると、輝度曲線BD1'の範囲TR13は、従来の表示装置における輝度曲線BTよりも輝度の変化率が大きく、かつ、最大階調(255階調)で両者の相対輝度が1になる。 In this way, the range TR13 of brightness curve BD1 'has a large rate of change in luminance than the luminance curve BT in the conventional display device, and both the relative luminance is 1 at the maximum gradation (255 gradations) .

一方、図4に示した第2のフィールド期間FLD2に対する輝度曲線BD2'は、たとえば、以下のような方法で生成する。 On the other hand, the brightness curve BD2 for the second field period FLD2 shown in FIG. 4 ', for example, produced in the following manner. まず、輝度曲線BD2'における最小階調(0階調)から12 階調までの範囲TR21の各階調の相対輝度BRは、たとえば、0階調の相対輝度を0とし、範囲TR21における最大階調(12 階調)の相対輝度が約0.05になるように徐々に輝度を高くする。 First, the relative brightness BR of each gradation in the range TR21 from the minimum gradation (0 gradation) in the brightness curve BD2 'to 12 7 gradation, for example, the relative luminance of 0 gradation to 0, the maximum floor in the region TR21 the relative intensity of the tone (12 7 gradation) is increased gradually brightness to be about 0.05.

また、輝度曲線BD2'における1 28階調から255階調までの範囲TR22の各階調の相対輝度BRは、たとえば、図2に示した第1のフィールド期間FLD1(明フィールド)に対する輝度曲線BD1の255階調の相対輝度(1)と、第2のフィールド期間FLD2(暗フィールド)に対する輝度曲線BD2の1 28階調から255階調までの各階調における相対輝度を合成して生成する。 The relative brightness BR of each gradation in the range TR22 from 1 28 gradation in the luminance curve BD2 'to 255 gradations, for example, the brightness curve BD1 for the first field period shown in FIG. 2 FLD1 (bright field) 255 gradations of relative luminance (1), is generated by synthesizing the relative luminance at each gradation from 1 28 gradations of brightness curve BD2 for the second field period FLD2 (dark field) to 255 gradations.

このようにすると、たとえば、第1のフィールド期間FLD1に対する輝度曲線BD1'および第2のフィールド期間FLD2に対する輝度曲線BD2'の分布(形状)は、ともに、図2に示した輝度曲線BD1,BD2に比べて、外部システムから入力される表示データに対する従来の輝度曲線BTの分布(形状)に近づく。 In this way, for example, the distribution of 'brightness curve BD2 for and the second field period FLD2' brightness curve BD1 for the first field period FLD1 (shape), both the brightness curve BD1, BD2 shown in FIG. 2 compared to approaches to the distribution of a conventional brightness curve BT for display data input from the external system (shape). そのため、図2に示した例に比べて、なめらかな階調表現が可能になる。 Therefore, as compared to the example shown in FIG. 2, it is possible to smooth gradation expression.

なお、図4に示した例では、高階調側に、第1のフィールド期間FLD1に対する輝度曲線BD1'および第2のフィールド期間FLD2に対する輝度曲線BD2' の両方の動的輝度が、外部システムから入力される表示データの輝度曲線BTにおける表示輝度よりも低くなっている領域がある。 In the example shown in FIG. 4, the high tone, dynamic luminance of both 'brightness curve BD2 for and the second field period FLD2' brightness curve BD1 for the first field period FLD1 is input from an external system there is a region which is lower than the display luminance in the luminance curve BT of display data. しかしながら、第1のフィールド期間FLD1における動的輝度と第2のフィールド期間FLD2における動的輝度の平均値が、外部システムから入力される表示データの輝度曲線BTにおける表示輝度とほぼ一致していれば、動画ぼやけを低減できる。 However, the average value of the dynamic luminance in the dynamic luminance in the first field period FLD1 second field period FLD2 is, if substantially coincides with the display brightness in the brightness curve BT of the display data inputted from an external system , it is possible to reduce the motion blur.

またさらに 、図4に示した例では、高階調側に、第1のフィールド期間FLD1に対する輝度曲線BD1'における動的輝度が、第2のフィールド期間FLD2に対する輝度曲線BD2'における動的輝度よりも低くなっている領域がある。 Furthermore, in the example shown in FIG. 4, the high tone, brightness curve BD1 for the first field period FLD1 'dynamic luminance in the luminance curve BD2 for the second field period FLD2' than the dynamic luminance in there is an area that is lower. しかしながら、第1のフィールド期間FLD1における動的輝度と第2のフィールド期間FLD2における動的輝度の平均値が、外部システムから入力される表示データの輝度曲線BTにおける表示輝度とほぼ一致していれば、動画ぼやけを低減できる。 However, the average value of the dynamic luminance in the dynamic luminance in the first field period FLD1 second field period FLD2 is, if substantially coincides with the display brightness in the brightness curve BT of the display data inputted from an external system , it is possible to reduce the motion blur.

図5は、本実施例の表示方法を実現する階調電圧生成回路の特性を説明するための模式グラフ図である。 Figure 5 is a schematic graph for explaining the characteristics of the gradation voltage generating circuit to realize a display method of this embodiment.

図3(a)乃至図3(d)に示したような構成の表示装置において、たとえば、図4に示した輝度曲線BD1',BD2'にしたがうように第1のフィールド期間FLD1における動的輝度および第2のフィールド期間FLD2における動的輝度を生成する場合、階調電圧生成回路301a,301b,301c,301dの各抵抗分圧回路における抵抗値を、たとえば、図5に示すようにすればよい。 In the display device having the constitution shown in FIGS. 3 (a) to FIG. 3 (d), the example, the brightness curve BD1 shown in FIG. 4 ', BD2' dynamic luminance in the first field period FLD1 to follow and when generating the dynamic luminance in the second field period FLD2, the gradation voltage generation circuit 301a, 301b, 301c, the resistance value of each resistor divider 301d, for example, may be as shown in FIG. 5 . なお、図5において、横軸は階調数mであり、縦軸は各抵抗分圧回路の抵抗R の値である。 5, the horizontal axis represents the gradation number m, the vertical axis represents the value of the resistance R m of each resistor divider. また、図5は、各画素が256階調の表示に対応している場合を例に挙げており、図3(d)に示した抵抗分圧回路の抵抗R 255 と対応している。 Further, FIG. 5, the case where each pixel corresponds to a display of 256 gradations is an example, in correspondence with the resistors R 1 ~ R 255 of resistor divider shown in FIG. 3 (d) there.

4つの階調電圧生成回路301a,301b,301c,301dのうち、第1のフィールド期間FLD1に表示させる表示データに対する正極性の階調電圧FLD1 を生成する階調電圧生成回路301aは、たとえば、図3(d)に示したように、254個の抵抗R 〜R 255が直列に接続されている。 Four gradation voltage generating circuit 301a, 301b, 301c, of 301d, the gradation voltage generation circuit 301a for generating a gradation voltage FLD1 P of positive polarity with respect to the display data to be displayed on the first field period FLD1, for example, as shown in FIG. 3 (d), 254 pieces of resistors R 1 to R 255 are connected in series. このとき、各抵抗R 〜R 255の抵抗値は、たとえば、図5に点線で示した分布RD1のようになる値に設定する。 At this time, the resistance value of each resistor R 1 to R 255 may, for example, set to Become value as distribution RD1 shown by dotted lines in FIG. また、第1のフィールド期間FLD1に表示させる表示データに対する負極性の階調電圧FLD1 を生成する階調電圧生成回路301bの各抵抗R 〜R 255の抵抗値も、たとえば、図5に点線で示した分布RD1のようになる値に設定する。 The resistance value of each resistor R 1 to R 255 of the gradation voltage generating circuit 301b which generates a negative gradation voltage FLD1 N for the display data to be displayed on the first field period FLD1 also, for example, a dotted line in FIG. 5 set to become value as distribution RD1 shown in. このとき、たとえば、64階調から191階調までの中間階調に対する階調電圧の大きさを変える各抵抗R 64 〜R 191の抵抗値は、ほぼ一定の値にする。 In this case, for example, the resistance value of the resistors R 64 to R 191 to change the size of the gray voltages for halftone from 64 gradations to 191 gradations is made substantially constant value.

このようにすると、階調電圧生成回路301a,301bで生成される各階調電圧で表示される表示データの輝度は、図4に示した輝度曲線BD1'のようになる。 In this way, the gray voltage generator circuit 301a, the brightness of the display data displayed at each gray scale voltage generated in 301b, so that the brightness curve BD1 'shown in FIG.

一方、第2のフィールド期間FLD2に表示させる表示データに対する正極性の階調電圧FLD2 を生成する階調電圧生成回路301c、および負極性の階調電圧FLD2 を生成する階調電圧生成回路301dの各抵抗R 〜R 255の抵抗値は、たとえば、図5に実線で示した分布RD2のようになる値に設定する。 On the other hand, the grayscale voltage generating circuit for generating a second field period FLD2 gradation voltage generating circuit for generating a positive gradation voltage FLD2 P of for the display data to be displayed on 301c, and negative polarity gray scale voltages FLD2 N 301d resistance values of the resistors R 1 to R 255 are, for example, set to become value as distribution RD2 shown by the solid line in FIG. このとき、たとえば、128階調付近において抵抗値を急変させ、128階調よりも低い階調では階調電圧生成回路301c,301dのほうが抵抗値が低く、128階調よりも高い階調では階調電圧生成回路301c,301dのほうが抵抗値が高くなるようにする。 In this case, for example, 128 to sudden change the resistance value in the vicinity of the gradation, 128 gradation gray scale voltage generating circuit 301c is the gradation lower than the resistance value towards the 301d is low, floors at higher gradation than 128 gradations scale voltage generating circuit 301c, towards the 301d is so the resistance value becomes high.

このようにすると、階調電圧生成回路301c,301dで生成される各階調電圧で表示される表示データの輝度は、図4に示した輝度曲線BD2'のようになる。 In this way, the gradation voltage generating circuit 301c, the luminance of the display data displayed at each gray scale voltage generated by 301d is as brightness curve BD2 'shown in FIG.

以上説明したように、本実施例の表示装置によれば、輝度の低下やコントラストの低下、発光に要する電力の増加を抑制しつつ、動画ぼやけを低減することができる。 As described above, according to the display device of this embodiment, and decline in the contrast of brightness, while suppressing the increase in power required for the light emission, it is possible to reduce the motion blur.

また、動画ぼやけなどの動画表示性能が低下しない範囲で、なめらかな階調表現をすることができる。 Furthermore, to the extent that moving image display performance, such as moving image blurring is not reduced, it is possible to smooth gradation expression.

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。 Although the present invention has been concretely described based on the embodiments, the present invention is not the be construed as limited to the embodiments without departing from the scope and spirit thereof, it is of course that various changes can be is there.

たとえば、前記実施例では、液晶表示装置を例に挙げたが、本発明は、液晶表示装置に限らず、同様の原理で映像や画像を表示するホールド応答型の表示装置であれば適用できる。 For example, in the above embodiment has been given of the liquid crystal display device as an example, the present invention is not limited to a liquid crystal display device can be applied to any hold-response-type display device for displaying images on the same principle. 液晶表示装置以外で本発明が適用できる表示装置としては、たとえば、有機ELディスプレイや、LCOS(Liquid Crystal On Silicon)ディスプレイなどがある。 As the display device capable of the present invention is applied in a non-liquid crystal display device, for example, an organic EL display, LCOS (Liquid Crystal On Silicon) display, and the like.

本発明の表示装置における表示方法の原理を説明するための模式図である。 It is a schematic diagram for explaining the principle of a display method in the display device of the present invention. 図1に示した表示方法における第1のフィールド期間および第2のフィールド期間ならびに目視輝度の関係の一例を示す模式グラフ図である。 It is a schematic graph showing one example of a first field period and the second field period as well as the visual luminance relationship in the display method shown in FIG. 本発明に関わる表示装置の概略構成の一例を示す模式ブロック図である。 An example of a schematic configuration of a display device according to the present invention is a schematic block diagram showing. 図3(a)に示した表示パネルの1画素の概略構成の一例を示す模式回路図である。 Is a schematic circuit diagram showing an example of a schematic configuration of one pixel of the display panel shown in FIG. 3 (a). 図3(a)に示したデータドライバの概略構成の一例を示す模式ブロック図である。 Is a schematic block diagram showing an example of a schematic configuration of a data driver shown in FIG. 3 (a). 図3(c)に示した抵抗分圧回路の概略構成の一例を示す模式回路図である。 Is a schematic circuit diagram showing an example of a schematic configuration of a resistance voltage dividing circuit shown in Figure 3 (c). 本発明による一実施例の表示装置の表示方法の一例を示す模式グラフ図である。 It is a schematic graph showing one example of a display method of a display device according to one embodiment of the present invention. 本実施例の表示方法を実現する階調電圧生成回路の特性を説明するための模式グラフ図である。 It is a schematic graph for explaining the characteristics of the gradation voltage generating circuit to realize a display method of this embodiment.

符号の説明 DESCRIPTION OF SYMBOLS

FLM ,FLM n+1 …1フレーム期間 FLD1…第1のフィールド期間 FLD2…第2のフィールド期間 1A,1D…第1のフィールド期間の表示データ 1B,1E…第2のフィールド期間の表示データ 1C,1F…フレーム期間の表示データ 2…液晶表示パネル DL,DL ,DL p+1 …映像信号線 GL,GL q+1走査信号線 PX…画素電極 LC…液晶材料 CT…共通電極 3…データドライバ 301a,301b,301c,301d…階調電圧生成回路 302…階調電圧選択回路 303…出力バッファ回路 4…走査ドライバ 5…タイミング制御回路 6…フレームメモリ 7…基準電圧生成回路 FLM n, FLM n + 1 ... 1 frame period FLD1 ... first field period FLD2 ... second field period 1A, 1D ... display data 1B in the first field period, 1E ... display data 1C of the second field period, 1F ... display frame period data 2 ... liquid crystal display panel DL, DL p, DL p + 1 ... video signal lines GL, GL q, G L q + 1 ... scanning signal lines PX ... pixel electrode LC ... liquid crystal material CT ... common electrode 3 ... data driver 301a, 301b, 301c, 301d ... gradation voltage generation circuit 302 ... gradation voltage selection circuit 303 ... output buffer circuit 4 ... scanning driver 5 ... timing control circuit 6 ... frame memory 7 ... reference voltage generating circuit

Claims (2)

  1. 複数の映像信号線、複数の走査信号線、および前記映像信号線と前記走査信号線によって定義される複数の画素領域を有する表示パネルと、 A plurality of video signal lines, a display panel having a plurality of pixel regions defined plurality of scanning signal lines, and said video signal line by the scanning signal lines,
    前記映像信号線に映像信号を供給する第1のドライバ回路と、 A first driver circuit for supplying a video signal to the video signal lines,
    前記走査信号線に、前記映像信号を書き込むべき画素を選択する走査信号を供給する第2のドライバ回路とを備え、 The scanning signal line, and a second driver circuit for supplying a scanning signal for selecting pixels to write the video signal,
    1フレーム分の標準画像を第1のフレームと第2のフレームとに時間的に分け、前記第1のドライバ回路を介して前記表示パネルに供給する表示装置であって、 The standard image of one frame the first frame and the temporally divided into a second frame, a display device to be supplied to the display panel via the first driver circuit,
    前記第1のドライバ回路は、前記第1のフレーム用の第1の階調電圧生成回路と、前記第2のフレーム用の第2の階調電圧生成回路とを備え The first driver circuit includes a first gradation voltage generation circuit for the first frame, and a second gradation voltage generation circuit for the second frame,
    前記第1及び第2の階調電圧生成回路は、複数の抵抗が直列に接続された抵抗分割回路を含み、前記抵抗分割回路により階調数に対応する階調電圧を生成し、 It said first and second gray scale voltage generating circuit includes a resistor divider circuit in which a plurality of resistors are connected in series, to generate the gray scale voltages corresponding to the gradation number by the resistance division circuit,
    前記第1の階調電圧生成回路と前記第2の階調電圧生成回路の各抵抗の値は、低階調領域において、前記第1の階調電圧生成回路の抵抗値が前記第2の階調電圧生成回路の抵抗値よりも高く、高階調領域において、前記第2の階調電圧生成回路の抵抗値が前記第1の階調電圧生成回路の抵抗値よりも高いことを特徴とする表示装置。 The value of each resistor of the first gradation voltage generation circuit and the second gray-scale voltage generating circuit is in the low gradation region, the resistance value of the first gray-scale voltage generating circuit of the second floor higher than the resistance value of the regulating voltage generator, in the high gradation region, display the resistance value of the second gray-scale voltage generating circuit may be higher than the resistance value of the first gray-scale voltage generating circuit apparatus.
  2. 前記第1のドライバ回路は、0階調から255階調までの256通りの階調の出力を行う回路であり、前記低階調領域は、0階調から127階調までの範囲であることを特徴とする請求項に記載の表示装置。 Said first driver circuit is a circuit for outputting a gradation of 256 from 0 gradation to 255 gradation, the low gradation region is in the range of 0 gradation to 127 gradation the display device according to claim 1, wherein the.
JP2006247454A 2006-09-13 2006-09-13 Display device Active JP5068048B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006247454A JP5068048B2 (en) 2006-09-13 2006-09-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006247454A JP5068048B2 (en) 2006-09-13 2006-09-13 Display device

Publications (3)

Publication Number Publication Date
JP2008070495A true JP2008070495A (en) 2008-03-27
JP2008070495A5 true JP2008070495A5 (en) 2009-03-12
JP5068048B2 true JP5068048B2 (en) 2012-11-07

Family

ID=39292153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006247454A Active JP5068048B2 (en) 2006-09-13 2006-09-13 Display device

Country Status (1)

Country Link
JP (1) JP5068048B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4072080B2 (en) * 2002-12-03 2008-04-02 シャープ株式会社 The liquid crystal display device
JP2005173387A (en) * 2003-12-12 2005-06-30 Nec Corp Image processing method, driving method of display device and display device
KR101073040B1 (en) * 2004-08-20 2011-10-12 삼성전자주식회사 Display device and a driving apparatus thereof and method driving thereof
JP4768344B2 (en) * 2005-05-11 2011-09-07 パナソニック液晶ディスプレイ株式会社 Display device
JP5110788B2 (en) * 2005-11-21 2012-12-26 株式会社ジャパンディスプレイイースト Display device

Also Published As

Publication number Publication date Type
JP2008070495A (en) 2008-03-27 application

Similar Documents

Publication Publication Date Title
US20040012551A1 (en) Adaptive overdrive and backlight control for TFT LCD pixel accelerator
US6771243B2 (en) Display device and method for driving the same
US20010024181A1 (en) Liquid-crystal display, liquid-crystal control circuit, flicker inhibition method, and liquid-crystal driving method
US20040239698A1 (en) Image processing method and liquid-crystal display device using the same
US7161576B2 (en) Matrix-type display device
US20030169248A1 (en) Liquid crystal display for improving dynamic contrast and a method for generating gamma voltages for the liquid crystal display
US7002540B2 (en) Display device
US20080129677A1 (en) Liquid crystal display with area adaptive backlight
US20030048246A1 (en) Method and apparatus for driving liquid crystal display
US20050062703A1 (en) Modifying gray voltage signals in a display device
US20050253785A1 (en) Image processing method, display device and driving method thereof
US20050140639A1 (en) Method and apparatus for driving liquid crystal display
US6903716B2 (en) Display device having improved drive circuit and method of driving same
US20040257325A1 (en) Method and apparatus for displaying halftone in a liquid crystal display
US20090278869A1 (en) Display Device
US20060256141A1 (en) Display device
JP2004272156A (en) Image display apparatus
JP2005173573A (en) Image display apparatus, electronic apparatus, liquid crystal tv, liquid crystal monitoring device, image display method, display control program and recording medium
US20070097058A1 (en) Apparatus and method for driving liquid crystal display device
JP2007133051A (en) Image display apparatus
JP2004233949A (en) The liquid crystal display device
US20070132683A1 (en) Apparatus and method for driving liquid crystal display device
JP2004253827A (en) The liquid crystal display device
US20030184508A1 (en) Liquid crystal display and driving method thereof
JP2002040390A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090122

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120330

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120814

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250