JP5068012B2 - LIGHT EMITTING CONTROL DEVICE AND ELECTRONIC DEVICE USING THE SAME - Google Patents
LIGHT EMITTING CONTROL DEVICE AND ELECTRONIC DEVICE USING THE SAME Download PDFInfo
- Publication number
- JP5068012B2 JP5068012B2 JP2005296963A JP2005296963A JP5068012B2 JP 5068012 B2 JP5068012 B2 JP 5068012B2 JP 2005296963 A JP2005296963 A JP 2005296963A JP 2005296963 A JP2005296963 A JP 2005296963A JP 5068012 B2 JP5068012 B2 JP 5068012B2
- Authority
- JP
- Japan
- Prior art keywords
- light emission
- light
- transistor
- emission control
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 61
- 239000003990 capacitor Substances 0.000 claims description 29
- 230000007704 transition Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 17
- 101100294408 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MOT2 gene Proteins 0.000 description 17
- 101150117326 sigA gene Proteins 0.000 description 17
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 15
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 15
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 14
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 14
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 10
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Exposure Control For Cameras (AREA)
- Studio Devices (AREA)
- Stroboscope Apparatuses (AREA)
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、発光デバイスの発光状態を制御する発光制御装置に関する。 The present invention relates to a light emission control device that controls a light emission state of a light emitting device.
さまざまな電子機器において、外部から入射する光を測定し、測定した受光量に応じた信号処理を行っている。このような信号処理の例としては、カメラのフラッシュの発光制御が挙げられる。具体的には、フラッシュから発せられた光が、被写体などによって反射してきた光を測定し、反射光が所定レベルに達すると、フラッシュ（以下、発光デバイスともいう）を消灯する。
こうした機器において、反射光を受光するために、受光量に応じた光電流を生成するフォトトランジスタやフォトダイオードなどの受光デバイスを用いる場合について考察する。これらの受光デバイスを用いて上述の発光制御を行うためには、光電流を積分して、所定値に達したところで発光停止を行う手法が考えられる。ここで、光電流の積分を簡易に行う手法としては、光電流を容量に流して充電する方法が考えられる。この場合、容量に現れる電位をしきい値電圧と比較し、その比較結果にもとづいて発光デバイスを消灯する。 Consider a case in which such a device uses a light receiving device such as a phototransistor or a photodiode that generates a photocurrent according to the amount of light received in order to receive reflected light. In order to perform the above-described light emission control using these light receiving devices, a method of integrating the photocurrent and stopping the light emission when a predetermined value is reached can be considered. Here, as a method of simply integrating the photocurrent, a method of charging by flowing the photocurrent through a capacitor can be considered. In this case, the potential appearing in the capacitor is compared with the threshold voltage, and the light emitting device is turned off based on the comparison result.
しかしながら、容量に現れる電位が、しきい値電圧に達した後、放電などによって低下したり、ノイズの影響を受けて変動する場合がある。この場合、容量に現れる電位がしきい値電圧より下回ると、再度発光デバイスが発光することになる。その後、再発光によって容量に現れる電圧がしきい値電圧に達すると再度、発光が停止し、発光と非発光を繰り返すおそれがある。 However, after the potential appearing in the capacitor reaches the threshold voltage, it may decrease due to discharge or the like, or fluctuate due to the influence of noise. In this case, when the potential appearing in the capacitor is lower than the threshold voltage, the light emitting device emits light again. After that, when the voltage that appears in the capacitor due to re-emission reaches the threshold voltage, the emission stops again, and there is a possibility of repeating emission and non-emission.
本発明はかかる状況に鑑みてなされたものであり、その目的は、発光デバイスの発光を確実に停止可能な発光制御装置の提供にある。 The present invention has been made in view of such a situation, and an object thereof is to provide a light emission control apparatus capable of reliably stopping light emission of a light emitting device.
本発明のある態様は、発光デバイスの発光状態を制御する発光制御装置に関する。この発光制御回路は、発光デバイスから発せられた光が、外部の物体により反射した光を受光する受光デバイスに接続され、当該受光デバイスに流れる光電流に応じた電流を積分して電圧に変換する受光装置と、受光装置の出力電圧を、所定のしきい値電圧と比較し、出力電圧がしきい値電圧より高いとき所定レベルとなる比較信号を出力するコンパレータと、コンパレータから出力される比較信号をラッチするラッチ回路と、を備える。この発光制御装置は、ラッチ回路が所定レベルの比較信号によりラッチされる間、発光デバイスを発光不能とする。 One embodiment of the present invention relates to a light emission control apparatus that controls a light emission state of a light emitting device. In this light emission control circuit, light emitted from a light emitting device is connected to a light receiving device that receives light reflected by an external object, and an electric current corresponding to the photocurrent flowing through the light receiving device is integrated and converted into a voltage. The light receiving device, a comparator that compares the output voltage of the light receiving device with a predetermined threshold voltage, and outputs a comparison signal that becomes a predetermined level when the output voltage is higher than the threshold voltage, and a comparison signal output from the comparator And a latch circuit for latching. The light emission control device disables light emission of the light emitting device while the latch circuit is latched by the comparison signal of a predetermined level.
ラッチ回路とは、Ｄラッチ回路、ＲＳラッチ回路、Ｄフリップフロップ、ＲＳフリップフロップなど、入力信号をラッチ可能な回路をいう。この態様によると、受光装置の出力電圧がしきい値電圧付近で変動し、コンパレータから出力される比較信号が変動した場合にも、比較信号をラッチした信号にもとづいて発光状態を制御するため、発光デバイスが点灯と消灯を繰り返すのを防止することができる。 A latch circuit refers to a circuit that can latch an input signal, such as a D latch circuit, an RS latch circuit, a D flip-flop, or an RS flip-flop. According to this aspect, even when the output voltage of the light receiving device fluctuates in the vicinity of the threshold voltage and the comparison signal output from the comparator fluctuates, the light emission state is controlled based on the signal obtained by latching the comparison signal. It is possible to prevent the light emitting device from repeatedly turning on and off.
ラッチ回路は、発光デバイスの発光を指示する制御信号によりリセットされてもよい。この場合、発光が指示されるごとに発光可能状態に復帰させることができる。 The latch circuit may be reset by a control signal instructing light emission of the light emitting device. In this case, it is possible to return to the light emission enabled state every time the light emission is instructed.
ラッチ回路は、データ端子の電位が固定され、クロック端子にコンパレータから出力される比較信号が入力されるＤラッチ回路であってもよい。また、ラッチ回路は、データ端子の電位が固定され、クロック端子にコンパレータから出力される比較信号が入力されるＤフリップフロップ回路であってもよい。 The latch circuit may be a D latch circuit in which the potential of the data terminal is fixed and the comparison signal output from the comparator is input to the clock terminal. The latch circuit may be a D flip-flop circuit in which the potential of the data terminal is fixed and the comparison signal output from the comparator is input to the clock terminal.
発光制御装置はさらに、発光デバイスの駆動電圧を生成する昇圧回路を備えてもよい。 The light emission control device may further include a booster circuit that generates a driving voltage for the light emitting device.
発光制御装置は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。 The light emission control device may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate.
本発明の別の態様は、電子機器である。この電子機器は、発光デバイスと、当該発光デバイスの発光状態を制御する上述の発光制御装置と、を備える。この態様によれば、発光デバイスの搭載される電子機器において、発光デバイスの発光、発光停止の安定した制御が可能となる。 Another embodiment of the present invention is an electronic device. The electronic apparatus includes a light emitting device and the above-described light emission control device that controls the light emission state of the light emitting device. According to this aspect, it is possible to stably control light emission and light emission stop of the light emitting device in the electronic apparatus in which the light emitting device is mounted.
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, etc. are also effective as an aspect of the present invention.
本発明に係る発光制御装置によれば、発光デバイスの発光を確実に停止することができる。 According to the light emission control device according to the present invention, the light emission of the light emitting device can be reliably stopped.
図１は、本実施の形態に係る電子機器３００の構成を示す図である。本実施の形態に係る電子機器３００は、たとえば、カメラ付き携帯電話端末であり、フラッシュを備えている。電子機器３００は、フラッシュを発光した後、反射して戻ってきた光を検出する受光装置を備えており、所定の光量を検出すると、フラッシュの発光を停止するものである。
FIG. 1 is a diagram illustrating a configuration of an
電子機器３００は、電池３１０、発光制御装置３０２、発光デバイス３３０、発光制御トランジスタ３５０、受光装置２００を備える。電池３１０は、Ｌｉイオン電池などであり、３Ｖ〜４Ｖ程度の電池電圧Ｖｂａｔを出力する。
The
発光制御装置３０２は、発光デバイス３３０の発光状態を制御する機能ＩＣであって、ＤＣ／ＤＣコンバータ３２０、発光制御部３４０、受光装置２００を含む。ＤＣ／ＤＣコンバータ３２０は、たとえばスイッチングレギュレータ方式の昇圧回路であって、発光デバイス３３０を駆動するために、電池電圧Ｖｂａｔを３００Ｖ程度まで昇圧する。ＤＣ／ＤＣコンバータ３２０により生成される駆動電圧Ｖｄｒｖは、発光デバイス３３０へと供給される。
The light
発光デバイス３３０は、たとえばキセノンチューブランプであって、３００Ｖ程度まで昇圧された駆動電圧Ｖｄｒｖがその一端に印加されている。発光デバイス３３０の他端には、発光制御トランジスタ３５０が接続される。発光制御トランジスタ３５０としては、高耐圧のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などが用いられる。発光制御トランジスタ３５０のゲートには、発光制御部３４０から出力される発光制御信号ＳＩＧ１が入力される。
The
発光制御部３４０には、ユーザがフラッシュをオンにすると、シャッターのタイミングと同期してハイレベルとなる制御信号ＣＮＴが入力されている。発光制御部３４０は後述のように、制御信号ＣＮＴにもとづいて発光制御信号ＳＩＧ１をハイレベルに切り換える。発光制御信号ＳＩＧ１がハイレベルとなると、遅延時間τ経過後に発光制御トランジスタ３５０がオンし、発光デバイス３３０が発光する。遅延時間τは、キセノンチューブランプの特性で決まる。
When the user turns on the flash, the light
また、発光制御部３４０は、制御信号ＣＮＴにもとづき、第１制御信号ＣＮＴ１〜第３制御信号ＣＮＴ３を生成し、受光装置２００へと出力する。受光装置２００は、発光制御部３４０から出力される第１制御信号ＣＮＴ１〜第３制御信号ＣＮＴ３によって、受光のためのスタンバイ状態へと遷移する。その後、受光装置２００は、発光デバイス３３０から発光され、外部の撮影対象物に反射して戻ってきた光を検出し、検出電圧Ｖｄｅｔとして出力する。発光制御部３４０は、検出電圧Ｖｄｅｔが所定のしきい値電圧Ｖｔｈを超えると、すなわち検出した反射光が、所定の光量に達すると、発光制御信号ＳＩＧ１をローレベルとして、発光デバイス３３０の発光を停止する。
Further, the light
次に、本実施の形態に係る受光装置２００の構成について詳細に説明する。図２は、本実施の形態に係る受光装置２００の構成を示す回路図である。受光装置２００は、電流検出回路１００、フォトトランジスタ２１０、充電キャパシタＣｃｈｇ、調節抵抗Ｒａｄｊを含む。
Next, the configuration of the
フォトトランジスタ２１０は、受光デバイスとして設けられており、入射した光に応じた光電流Ｉｐが流れる。フォトトランジスタ２１０のエミッタは接地され、コレクタは電流検出回路１００の検出端子１０２に接続される。
The
電流検出回路１００は、検出端子１０２に接続されるフォトトランジスタ２１０に流れる光電流Ｉｐを検出する。電流検出回路１００は、第１トランジスタＱ１、第２トランジスタＱ２、第１バイアス抵抗Ｒｂｉａｓ１、第２バイアス抵抗Ｒｂｉａｓ２、バイアススイッチＳＷ１、バイパススイッチＳＷ２、第１抵抗Ｒ１０、第２抵抗Ｒ１２を含む。また、電流検出回路１００の外部には、抵抗接続端子１０６、抵抗接続端子１０８間に調節抵抗Ｒａｄｊが、容量接続端子１０４に充電キャパシタＣｃｈｇが接続される。
The
第１トランジスタＱ１は、ＰＮＰ型バイポーラトランジスタ（以下、単にＰＮＰトランジスタという）であって、受光デバイスであるフォトトランジスタ２１０の電流経路上に設けられる。第１トランジスタＱ１のエミッタと電源電圧Ｖｄｄが印加される電源ライン間には、第１抵抗Ｒ１０が接続される。また、第１トランジスタＱ１のベースコレクタ間は結線されている。
The first transistor Q1 is a PNP bipolar transistor (hereinafter simply referred to as a PNP transistor), and is provided on the current path of the
第２トランジスタＱ２は、ＰＮＰトランジスタであって、第１トランジスタＱ１とベースが共通接続される。第２トランジスタＱ２のエミッタと電源ライン間には、第２抵抗Ｒ１２が設けられる。さらに、第２抵抗Ｒ１２と並列に、調節抵抗Ｒａｄｊが接続される。第２トランジスタＱ２は、第１トランジスタＱ１、第１抵抗Ｒ１０、第２抵抗Ｒ１２、調節抵抗Ｒａｄｊとともにカレントミラー回路を構成する。第２トランジスタＱ２は、第１トランジスタＱ１に流れる第１電流Ｉｑ１を所定係数倍した第２電流Ｉｑ２を出力する。たとえば、第１トランジスタＱ１と第２トランジスタＱ２のサイズ比は、４：１程度に設定する。 The second transistor Q2 is a PNP transistor, and the base is commonly connected to the first transistor Q1. A second resistor R12 is provided between the emitter of the second transistor Q2 and the power supply line. Further, an adjustment resistor Radj is connected in parallel with the second resistor R12. The second transistor Q2 forms a current mirror circuit together with the first transistor Q1, the first resistor R10, the second resistor R12, and the adjustment resistor Radj. The second transistor Q2 outputs a second current Iq2 obtained by multiplying the first current Iq1 flowing through the first transistor Q1 by a predetermined coefficient. For example, the size ratio between the first transistor Q1 and the second transistor Q2 is set to about 4: 1.
第１トランジスタＱ１のコレクタから、検出端子１０２、フォトトランジスタ２１０を介して接地に至る経路を、主電流経路１０とする。主電流経路１０の第１トランジスタＱ１および検出端子１０２間には、第２バイアス抵抗Ｒｂｉａｓ２が設けられる。第２バイアス抵抗Ｒｂｉａｓ２の抵抗値は、十分に高く設定し、たとえば数ＭΩ〜数十ＭΩの範囲で設定する。本実施の形態では、一例として１０ＭΩに設定される。主電流経路１０は、第２バイアス抵抗Ｒｂｉａｓ２をバイパスするバイパススイッチＳＷ２をさらに備える。バイパススイッチＳＷ２は、発光制御部３４０から出力される第１制御信号ＣＮＴ１によってオンオフが制御される。
A path from the collector of the first transistor Q1 to the ground via the
バイアス電流経路１２は、主電流経路１０と並列に設けられる。バイアス電流経路１２は、第１トランジスタＱ１のコレクタと接地間に直列接続された第１バイアス抵抗Ｒｂｉａｓ１およびバイアススイッチＳＷ１を含む。第１バイアス抵抗Ｒｂｉａｓ１の抵抗値は、第２バイアス抵抗Ｒｂｉａｓ２に対して十分に低く、たとえば１／１０程度に設定しておく。第２バイアス抵抗Ｒｂｉａｓ２の抵抗値は、たとえば１ＭΩである。
The bias
バイアススイッチＳＷ１は、発光制御部３４０により生成される第３制御信号ＣＮＴ３によってオンオフが制御される。バイアススイッチＳＷ１がオンすると、バイアス電流経路１２がオンし、電流が流れる。以下、バイアス電流経路１２に流れる電流をバイアス電流Ｉｂｉａｓという。
The bias switch SW1 is controlled to be turned on / off by a third control signal CNT3 generated by the light
第２トランジスタＱ２のコレクタは、マスク用スイッチＳＷ３を介して容量接続端子１０４と接続される。電流検出回路１００は、第２トランジスタＱ２に流れる第２電流Ｉｑ２を充電キャパシタＣｃｈｇに充電し、電圧に変換する。マスク用スイッチＳＷ３のオンオフは、発光制御部３４０において生成される第２制御信号ＣＮＴ２によって制御される。マスク用スイッチＳＷ３は、第２制御信号ＣＮＴ２がハイレベルのときオフ、ローレベルのときオンする。マスク用スイッチＳＷ３がオフすると、第２電流Ｉｑ２の経路が遮断されるため、充電キャパシタＣｃｈｇの充電は停止する。
The collector of the second transistor Q2 is connected to the
容量接続端子１０４と接地間には、放電用スイッチＳＷ４が設けられる。放電用スイッチＳＷ４は、ＮＭＯＳトランジスタであって、充電キャパシタＣｃｈｇと並列に接続される。放電用スイッチＳＷ４は、ドレインが容量接続端子１０４に接続され、ソースが接地され、ゲートには、発光制御部３４０によって生成される第２制御信号ＣＮＴ２が入力される。放電用スイッチＳＷ４は、第２制御信号ＣＮＴ２がハイレベルのときオン、ローレベルのときオフする。放電用スイッチＳＷ４がオンすると、容量接続端子１０４が接地され、充電キャパシタＣｃｈｇに蓄えられた電荷が放電する。後述のように、放電用スイッチＳＷ４は、フォトトランジスタ２１０の受光開始に先立ち、第２制御信号ＣＮＴ２により、所定時間ΔＴ１だけオンする。放電用スイッチＳＷ４およびマスク用スイッチＳＷ３のオンオフは、同一の第２制御信号ＣＮＴ２により制御される。
A discharge switch SW4 is provided between the
本実施の形態に係る電流検出回路１００は、容量接続端子１０４に現れる電圧を、検出電圧Ｖｄｅｔとして発光制御部３４０へと出力する。
The
次に、発光制御部３４０の構成について説明する。図３は、本実施の形態に係る発光制御部３４０の構成を示す回路図である。発光制御部３４０は、コンパレータ２０、Ｄラッチ回路２２、ワンショット回路２４、第１インバータ２６、ＮＡＮＤゲート２８、ドライバ回路３０、第２インバータ３２、遅延回路３４を含む。
Next, the configuration of the light
発光制御部３４０は、制御端子３４２に入力されたフォトトランジスタ２１０の受光開始に先立って信号レベルが変化する制御信号ＣＮＴにもとづき、第１制御信号ＣＮＴ１〜第３制御信号ＣＮＴ３を生成し、電流検出回路１００へと出力する。また、発光制御部３４０は、制御信号ＣＮＴおよび電流検出回路１００から出力される検出電圧Ｖｄｅｔにもとづいて発光制御信号ＳＩＧ１を生成し、発光デバイス３３０の発光および発光停止を制御する。
The light
はじめに、発光制御部３４０において、第１制御信号ＣＮＴ１〜第３制御信号ＣＮＴ３を生成するブロックについて説明する。
制御端子３４２に入力された制御信号ＣＮＴは、そのまま第１制御信号ＣＮＴ１として電流検出回路１００へと出力される。
First, the block that generates the first control signal CNT1 to the third control signal CNT3 in the light
The control signal CNT input to the
第２制御信号ＣＮＴ２は、抵抗Ｒ２０、Ｒ２２、トランジスタＱ１、第１インバータ２６、第２インバータ３２、遅延回路３４によって、制御信号ＣＮＴを遅延させることにより生成される。トランジスタＱ１は、ＮＰＮ型バイポーラトランジスタであって、エミッタ接地されており、コレクタと電源ライン間には、抵抗Ｒ２２が設けられる。トランジスタＱ１のベースと制御端子３４２間には、抵抗Ｒ２０が接続されている。
The second control signal CNT2 is generated by delaying the control signal CNT by the resistors R20 and R22, the transistor Q1, the
抵抗Ｒ２０、Ｒ２２、トランジスタＱ１は、制御信号ＣＮＴを論理反転して出力する。第１インバータ２６は、反転された制御信号ＣＮＴを再度論理反転する。
The resistors R20 and R22 and the transistor Q1 logically invert the control signal CNT and output it. The
第１インバータ２６の出力信号ＳＩＧ１０は、第２インバータ３２に入力される。第２インバータ３２は、第１インバータ２６の出力信号ＳＩＧ１０を論理反転し、遅延回路３４へと出力する。遅延回路３４は、第２インバータ３２の出力信号を、所定時間ΔＴ１だけ遅延する。遅延回路３４から出力される信号は、第２制御信号ＣＮＴ２として電流検出回路１００へと出力される。たとえば、遅延回路３４による遅延時間ΔＴ１は、５μｓ程度に設定する。
The output signal SIG10 of the
フォトトランジスタ２１０の受光開始に先立って信号レベルが変化する制御信号ＣＮＴは、ワンショット回路２４に入力される。ワンショット回路２４は、制御信号ＣＮＴがハイレベルとなってから所定時間ΔＴ２の期間、ハイレベルとなる第３制御信号ＣＮＴ３を生成する。すなわち、ワンショット回路２４は、制御信号ＣＮＴを所定時間ΔＴ２の期間ラッチするラッチ回路である。第３制御信号ＣＮＴ３は、バイアススイッチＳＷ１へと出力され、そのオンオフを制御する。所定時間ΔＴ２は、遅延時間ΔＴ１より長く、たとえば１０μｓ程度に設定する。
A control signal CNT whose signal level changes prior to the start of light reception by the
以上のように構成される発光制御部３４０は、第１制御信号ＣＮＴ１〜第３制御信号ＣＮＴ３を生成し、電流検出回路１００へと出力する。
The light
次に、発光制御部３４０において、発光デバイス３３０の発光を制御するための発光制御信号ＳＩＧ１を生成するブロックについて説明する。このブロックは、コンパレータ２０、Ｄラッチ回路２２、ＮＡＮＤゲート２８、ドライバ回路３０を含む。
Next, a block for generating the light emission control signal SIG1 for controlling the light emission of the
コンパレータ２０は、電流検出回路１００から出力される検出電圧Ｖｄｅｔと、所定のしきい値電圧Ｖｔｈを比較し、Ｖｄｅｔ＞Ｖｔｈのときハイレベル、Ｖｄｅｔ＜Ｖｔｈのときローレベルとなる比較信号ＳＩＧ１２を出力する。
The
コンパレータ２０から出力される比較信号ＳＩＧ１２は、Ｄラッチ回路２２のクロック端子に入力される。Ｄラッチ回路２２のデータ端子は電源ラインに接続されており、ハイレベルに固定されている。Ｄラッチ回路２２のリセット端子には、制御信号ＣＮＴが入力されている。Ｄラッチ回路２２は、比較信号ＳＩＧ１２のポジエッジによってセットされ、制御信号ＣＮＴのネガエッジによりリセットされるラッチ回路として機能する。Ｄラッチ回路２２の反転出力信号ＳＩＧ１４は、ＮＡＮＤゲート２８へと出力される。
The comparison signal SIG12 output from the
ＮＡＮＤゲート２８は、第１インバータ２６の出力信号ＳＩＧ１０と、Ｄラッチ回路２２の反転出力信号ＳＩＧ１４の否定論理積を出力する。ドライバ回路３０は、ＮＡＮＤゲート２８の出力信号ＳＩＧ１６がローレベルの期間、ハイレベルとなる発光制御信号ＳＩＧ１を出力する。
The
以上のように構成された図２の電流検出回路１００および図３の発光制御部３４０の動作について説明する。図４は、本実施の形態に係る電流検出回路１００および電子機器３００の動作状態を示すタイムチャートである。
The operation of the
時刻Ｔ０以前において、電源電圧Ｖｄｄが立ち上がっており、電流検出回路１００は待機状態となっている。この間、フォトトランジスタ２１０には非常に小さな光電流Ｉｐ（暗電流）が流れている。この光電流Ｉｐは、第１トランジスタＱ１に第１電流Ｉｑ１として流れる。第１トランジスタＱ１は、ベースコレクタ間が接続されているため、コレクタエミッタ間電圧Ｖｃｅは、ベースエミッタ間電圧Ｖｂｅに等しくなる。検出端子１０２の電位Ｖｐｔｒは、電源電圧Ｖｄｄから、第１トランジスタＱ１のコレクタエミッタ間電圧Ｖｃｅ（＝ベースエミッタ間電圧Ｖｂｅ）および第１抵抗Ｒ１０での電圧降下ΔＶｒだけ低い電圧（Ｖｄｄ−Ｖｃｅ−ΔＶｒ）が現れる。フォトトランジスタ２１０に流れる光電流Ｉｐは小さいため、第１トランジスタＱ１のコレクタエミッタ間電圧Ｖｃｅは小さい。
Prior to time T0, the power supply voltage Vdd has risen and the
時刻Ｔ０に、制御信号ＣＮＴがハイレベルとなり、発光デバイス３３０の発光が指示される。上述したように、制御信号ＣＮＴがハイレベルとなると同時に、第１制御信号ＣＮＴ１がハイレベルとなる。また、ワンショット回路２４から出力される第３制御信号ＣＮＴ３は、時刻Ｔ１から所定時間ΔＴ２の間、ハイレベルとなる。
At time T0, the control signal CNT becomes high level, and the light emission of the
時刻Ｔ０に、第１制御信号ＣＮＴ１がハイレベルとなると、バイパススイッチＳＷ２がオンし、第２バイアス抵抗Ｒｂｉａｓ２がバイパスされる。また、第３制御信号ＣＮＴ３がハイレベルとなると、バイアススイッチＳＷ１がオンし、バイアス電流経路１２にバイアス電流Ｉｂｉａｓが流れる。
When the first control signal CNT1 becomes high level at time T0, the bypass switch SW2 is turned on, and the second bias resistor Rbias2 is bypassed. When the third control signal CNT3 becomes high level, the bias switch SW1 is turned on, and the bias current Ibias flows through the bias
このとき、第１トランジスタＱ１に流れる電流Ｉｑ１は、光電流Ｉｐと、バイアス電流Ｉｂｉａｓの和（Ｉｐ＋Ｉｂｉａｓ）となる。上述のように、第１バイアス抵抗Ｒｂｉａｓ１の抵抗値は、第２バイアス抵抗Ｒｂｉａｓ２の抵抗値に対して十分に低く設定されるため、第１トランジスタＱ１に流れる第１電流Ｉｑ１は増加する。その結果、第１トランジスタＱ１のコレクタエミッタ間電圧Ｖｃｅは、時刻Ｔ０以前の期間に比べて大きくなり、検出端子１０２の電位Ｖｐｔｒは低下する。
At this time, the current Iq1 flowing through the first transistor Q1 is the sum (Ip + Ibias) of the photocurrent Ip and the bias current Ibias. As described above, since the resistance value of the first bias resistor Rbias1 is set sufficiently lower than the resistance value of the second bias resistor Rbias2, the first current Iq1 flowing through the first transistor Q1 increases. As a result, the collector-emitter voltage Vce of the first transistor Q1 increases compared to the period before time T0, and the potential Vptr of the
発光デバイス３３０の受光開始に先立った時刻Ｔ０に、バイパススイッチＳＷ２をオンして、バイアス電流経路１２にバイアス電流Ｉｂｉａｓを流すことにより、第１電流Ｉｑ１が増加する。第１電流Ｉｑ１が増加することは、第１トランジスタＱ１のコレクタ電流Ｉｃｅが増加することを意味する。
The first current Iq1 is increased by turning on the bypass switch SW2 and causing the bias current Ibias to flow through the bias
図５は、バイポーラトランジスタである第１トランジスタＱ１の電流特性を示す図である。同図の縦軸はコレクタ電流Ｉｃｅ（＝Ｉｑ１）を、横軸はコレクタエミッタ間電圧Ｖｃｅ（＝ベースエミッタ間電圧Ｖｂｅ）を示す。図５に示すように、コレクタ電流Ｉｃｅ（＝Ｉｑ１）が小さいときには、コレクタ電流Ｉｃｅの変動に対するコレクタエミッタ間電圧Ｖｃｅの変動幅が大きく、コレクタ電流Ｉｃｅが大きくなると、その変動幅は小さくなる。 FIG. 5 is a diagram showing current characteristics of the first transistor Q1 which is a bipolar transistor. In the figure, the vertical axis represents the collector current Ice (= Iq1), and the horizontal axis represents the collector-emitter voltage Vce (= base-emitter voltage Vbe). As shown in FIG. 5, when the collector current Ice (= Iq1) is small, the fluctuation width of the collector-emitter voltage Vce with respect to the fluctuation of the collector current Ice is large, and when the collector current Ice is large, the fluctuation width is small.
したがって、時刻Ｔ０以前のように、第１電流Ｉｑ１（コレクタ電流Ｉｃｅ）が小さいときには、第１電流Ｉｑ１がわずかに変化しただけで、第１トランジスタＱ１のコレクタ電圧、ひいては検出端子１０２の電圧Ｖｐｔｒが変動してしまう。検出端子１０２の電圧Ｖｐｔｒが変動すると、フォトトランジスタ２１０のバイアス状態が変化してしまい、光電流Ｉｐが変動するおそれがある。また、検出端子１０２の電圧が変動することにより、第１トランジスタＱ１、第２トランジスタＱ２を含むカレントミラー回路の特性が悪化する場合がある。
Therefore, when the first current Iq1 (collector current Ice) is small as before time T0, the collector voltage of the first transistor Q1, and thus the voltage Vptr of the
そこで、本実施の形態に係る電流検出回路１００では、受光開始に先立った時刻Ｔ０に、バイアススイッチＳＷ１をオンして、第１電流Ｉｑ１を増加させる。その結果、第１トランジスタＱ１が定電流領域でバイアスされ、コレクタ電流Ｉｃｅの変化量に対するコレクタエミッタ間電圧Ｖｃｅの変化量が小さくなり、検出端子１０２の電圧Ｖｐｔｒを一定に保つことができる。検出端子１０２の電圧Ｖｐｔｒが一定に保たれると、フォトトランジスタ２１０の特性を一定に保つことができるとともに、第１トランジスタＱ１、第２トランジスタＱ２を含むカレントミラー回路の特性を良好に保つことができる。
Therefore, in the
また、第２制御信号ＣＮＴ２は、制御信号ＣＮＴがローレベルからハイレベルに遷移しする時刻Ｔ０から、所定時間ΔＴ１経過後の時刻Ｔ１までのラッチされ、ハイレベルを維持する。第２制御信号ＣＮＴ２がハイレベルの期間、放電用スイッチＳＷ４はオンするため、充電キャパシタＣｃｈｇに蓄えられた電荷が放電されて初期化される。さらに、第２制御信号ＣＮＴ２がハイレベルの間、マスク用スイッチＳＷ３はオフするため、第２電流Ｉｑ２の経路が遮断される。その結果、時刻Ｔ１以前においては、発光デバイス３３０に光が入射し、光電流Ｉｐが流れても、充電キャパシタＣｃｈｇは充電されず、検出電圧Ｖｄｅｔは接地電位に固定される。また、回路電流が遮断されるため、低消費電力化を図ることができる。
Further, the second control signal CNT2 is latched from time T0 when the control signal CNT transitions from low level to high level until time T1 after the lapse of the predetermined time ΔT1, and maintains the high level. Since the discharge switch SW4 is turned on while the second control signal CNT2 is at a high level, the charge stored in the charge capacitor Cchg is discharged and initialized. Further, since the mask switch SW3 is turned off while the second control signal CNT2 is at the high level, the path of the second current Iq2 is interrupted. As a result, before time T1, even if light enters the
時刻Ｔ０には、発光制御信号ＳＩＧ１がハイレベルとなり、発光デバイス３３０が発光可能状態となる。本実施の形態に係る発光デバイス３３０は、発光制御信号ＳＩＧ１がハイレベルとなってから、時間τだけ遅れて発光する。したがって、上述の所定時間ΔＴ１は、時間τよりも短くなるように設定する必要がある。
At time T0, the light emission control signal SIG1 is at a high level, and the
時刻Ｔ１に、第２制御信号ＣＮＴ２がローレベルとなると、マスク用スイッチＳＷ３がオン、放電用スイッチＳＷ４がオフし、電流検出回路１００がスタンバイ状態となる。
When the second control signal CNT2 becomes low level at time T1, the mask switch SW3 is turned on, the discharge switch SW4 is turned off, and the
発光制御信号ＳＩＧ１がハイレベルとなる時刻Ｔ０から時間τ経過後の時刻Ｔ２に、発光デバイス３３０が発光する。発光デバイス３３０が発光すると、反射光がフォトトランジスタ２１０に入射し、光電流Ｉｐが流れる。時刻Ｔ２において、バイアス電流経路１２はオフしているため、第１トランジスタＱ１に流れる第１電流Ｉｑ１は、光電流Ｉｐに等しい。上述のように、第１トランジスタＱ１は定電流領域にバイアスされているため、光電流Ｉｐが流れはじめても、検出端子１０２の電位Ｖｐｔｒはほとんど変動しない。
The
時刻Ｔ２以降、充電キャパシタＣｃｈｇは、第２トランジスタＱ２から出力される第２電流Ｉｑ２によって充電され、検出電圧Ｖｄｅｔは徐々に上昇する。時刻Ｔ３に、検出電圧Ｖｄｅｔが、所定のしきい値電圧Ｖｔｈに達すると、コンパレータ２０の出力である比較信号ＳＩＧ１２はハイレベルとなり、Ｄラッチ回路２２の反転出力信号ＳＩＧ１４は、ローレベルとなる。その結果、ドライバ回路３０から出力される発光制御信号ＳＩＧ１はローレベルとなり、発光制御トランジスタ３５０がオフして、発光デバイス３３０の発光が停止する。
After time T2, the charging capacitor Cchg is charged by the second current Iq2 output from the second transistor Q2, and the detection voltage Vdet gradually increases. When the detection voltage Vdet reaches a predetermined threshold voltage Vth at time T3, the comparison signal SIG12 that is the output of the
その後、時刻Ｔ０から所定時間ΔＴ２経過後の時刻Ｔ４に、第３制御信号ＣＮＴ３がローレベルとなり、バイアススイッチＳＷ１がオフする。 Thereafter, at time T4 after a predetermined time ΔT2 has elapsed from time T0, the third control signal CNT3 becomes low level and the bias switch SW1 is turned off.
本実施の形態に係る電流検出回路１００によれば、発光デバイス３３０の発光開始、すなわちフォトトランジスタ２１０による受光開始に先立ち、バイアススイッチＳＷ１をオンすることにより、カレントミラー回路を構成する第１トランジスタＱ１を定電流領域にバイアスすることができる。さらに、その結果、フォトトランジスタ２１０のコレクタ電圧、すなわち検出端子１０２の電位Ｖｐｔｒを、光電流Ｉｐの値によらずにほぼ一定値に保つことができ、安定な光検出を行うことができる。
According to the
また、第２バイアス抵抗Ｒｂｉａｓ２を設けることにより、受光開始前の期間において、主電流経路１０のインピーダンスを高くすることができ、回路の消費電流を低減することができる。 Also, by providing the second bias resistor Rbias2, the impedance of the main current path 10 can be increased during the period before the start of light reception, and the current consumption of the circuit can be reduced.
図６は、フォトトランジスタ２１０による受光量が小さいときの電流検出回路１００および電子機器３００の動作状態を示すタイムチャートである。
FIG. 6 is a time chart showing the operating states of the
フォトトランジスタ２１０による受光開始前、すなわち時刻Ｔ０から時刻Ｔ２の波形は、図４と同様である。制御信号ＣＮＴがハイレベルとなる時刻Ｔ０から、時間τ経過後の時刻Ｔ２に、発光デバイス３３０が発光する。発光デバイス３３０から反射体までの距離が遠いときには、反射光の強度が弱くなるため、受光量が小さくなる。その結果、光電流Ｉｐが図４の場合と比べて小さくなり、検出電圧Ｖｄｅｔの上昇速度が遅くなる。時刻Ｔ２から時刻Ｔ４までの期間、第１トランジスタＱ１に流れる第１電流Ｉｑ１は、光電流Ｉｐとバイアス電流Ｉｂｉａｓの和電流となっている。
The waveform before the start of light reception by the
時刻Ｔ０から所定時間ΔＴ２経過後の時刻Ｔ３に第３制御信号ＣＮＴ３がローレベルとなる。第３制御信号ＣＮＴ３がローレベルとなると、バイアススイッチＳＷ１がオフし、バイアス電流経路１２がオフする。時刻Ｔ４以降、バイアススイッチＳＷ１がオフすると、バイアス電流Ｉｂｉａｓが流れなくなるため、第１トランジスタＱ１に流れる第１電流Ｉｑ１は、光電流Ｉｐに等しくなる。その結果、充電キャパシタＣｃｈｇに対する充電電流が減少し、検出電圧Ｖｄｅｔの上昇速度が低下する。
The third control signal CNT3 becomes low level at time T3 after a predetermined time ΔT2 has elapsed from time T0. When the third control signal CNT3 becomes low level, the bias switch SW1 is turned off and the bias
その後、時刻Ｔ５に、検出電圧Ｖｄｅｔがしきい値電圧Ｖｔｈに達すると、発光制御信号ＳＩＧ１はローレベルとなり、発光デバイス３３０の発光が停止する。
Thereafter, when the detection voltage Vdet reaches the threshold voltage Vth at time T5, the light emission control signal SIG1 becomes a low level, and the light emission of the
フォトトランジスタ２１０が受光を開始してから所定時間（本実施の形態においては、ΔＴ２−τに相当する）経過するということは、検出電圧Ｖｄｅｔの上昇速度が遅いことを意味し、ひいては光電流Ｉｐが小さいことを意味する。光電流Ｉｐがバイアス電流Ｉｂｉａｓと同程度、あるいはそれよりも低い場合に、第１電流Ｉｑ１（＝Ｉｐ＋Ｉｂｉａｓ）にもとづき、充電キャパシタＣｃｈｇを充電すると、受光量を正確に積分することができなくなってしまう。
The passage of a predetermined time (corresponding to ΔT2−τ in this embodiment) after the
そこで、本実施の形態に係る受光装置２００および発光制御部３４０は、所定時間（ΔＴ２−τ）経過後にバイアススイッチＳＷ１をオフすることにより、第１電流Ｉｑ１を、光電流Ｉｐと等しく設定し、フォトトランジスタ２１０による受光量を正確に検出し、発光デバイス３３０をオフするまでの時間を好適に制御することができる。
Therefore, the
なお、時刻Ｔ４においては、第１トランジスタＱ１には光電流Ｉｐが流れているため、バイアス電流Ｉｂｉａｓをオフしても、第１トランジスタＱ１のバイアス状態が非定電流領域まで下がることはなく、検出端子１０２の電位Ｖｐｔｒが大幅に変動することもない。 At time T4, since the photocurrent Ip flows through the first transistor Q1, even if the bias current Ibias is turned off, the bias state of the first transistor Q1 does not fall to the non-constant current region, and is detected. The potential Vptr of the terminal 102 does not fluctuate significantly.
さらに、本実施の形態に係る受光装置２００および発光制御部３４０によれば、放電用スイッチＳＷ４およびマスク用スイッチＳＷ３を設けることにより、以下の効果を有する。
Furthermore, according to the
電流検出回路１００に電源電圧を与えると、フォトトランジスタ２１０がバイアスされるため、暗電流が流れたり、あるいは外部から入射する本来受光すべきでない光によって光電流Ｉｐが流れ、充電キャパシタＣｃｈｇが充電されるおそれがある。そこで、フォトトランジスタ２１０の受光開始に先立ち、所定の期間、放電用スイッチＳＷ４をオンすることにより、不要な電流によって充電キャパシタＣｃｈｇが充電されるのを防止するとともに、充電キャパシタＣｃｈｇに蓄えられた電荷を放電し、検出電圧Ｖｄｅｔを初期値に設定することができる。さらに、フォトトランジスタ２１０の受光開始に先立ち、マスク用スイッチＳＷ３をオフしておくことにより、第２電流Ｉｑ２によって充電キャパシタＣｃｈｇが充電されるのを防止することができるとともに、回路の消費電流を低減することができる。
When a power supply voltage is applied to the
図７は、本実施の形態に係る発光制御装置３０２の、発光デバイス３３０の発光を停止する際の動作を示すタイムチャートである。制御信号ＣＮＴがハイレベルとなる時刻Ｔ１０以前において、Ｄラッチ回路２２はリセットされており、反転出力信号ＳＩＧ１４はハイレベルとなっている。このとき、ＮＡＮＤゲート２８の出力信号ＳＩＧ１６はハイレベルであり、発光制御信号ＳＩＧ１はローレベルとなる。
FIG. 7 is a time chart showing an operation of the light
時刻Ｔ１０に制御信号ＣＮＴがハイレベルとなると、ＮＡＮＤゲート２８の出力信号ＳＩＧ１６がローレベル、発光制御信号ＳＩＧ１がハイレベルとなって、発光制御トランジスタ３５０がオンする。その後、しばらくすると、発光デバイス３３０が発光する。
When the control signal CNT becomes high level at time T10, the output signal SIG16 of the
発光デバイス３３０が発光すると、受光装置２００から出力される検出電圧Ｖｄｅｔが上昇し始める。時刻Ｔ１１に、検出電圧Ｖｄｅｔがしきい値電圧Ｖｔｈに達すると、コンパレータ２０から出力される比較信号ＳＩＧ１２がハイレベルとなり、Ｄラッチ回路２２の反転出力信号ＳＩＧ１４がローレベルとなる。
When the
Ｄラッチ回路２２の反転出力信号ＳＩＧ１４がローレベルとなると、ＮＡＮＤゲート２８の出力信号ＳＩＧ１６がハイレベル、発光制御信号ＳＩＧ１がローレベルとなり、発光制御トランジスタ３５０がオフし、発光デバイス３３０の発光が停止する。
When the inverted output signal SIG14 of the
Ｄラッチ回路２２の反転出力信号ＳＩＧ１４は、時刻Ｔ１１に比較信号ＳＩＧ１２をラッチした後、次に制御信号ＣＮＴのネガエッジによってリセットされるまでの期間、ローレベルを保持し続ける。その結果、検出電圧Ｖｄｅｔが変動して、比較信号ＳＩＧ１２が変動した場合でも、発光デバイス３３０の発光を停止し続けることができる。
The inverted output signal SIG14 of the
時刻Ｔ１２に、制御信号ＣＮＴがハイレベルからローレベルに遷移すると、Ｄラッチ回路２２がリセットされ、反転出力信号ＳＩＧ１４がハイレベルとなる。時刻Ｔ１２から時刻Ｔ１３までの期間、発光制御信号ＳＩＧ１はローレベルである。また、時刻Ｔ１２から所定時間ΔＴ１経過後の時刻Ｔ１３に、遅延回路３４の出力信号である第２制御信号ＣＮＴ２がハイレベルとなる。第２制御信号ＣＮＴ２がハイレベルとなると、放電用スイッチＳＷ４がオンし、検出電圧Ｖｄｅｔが接地電位に初期化される。その後、時刻Ｔ１４に制御信号ＣＮＴがハイレベルとなり、次の発光が指示される。
When the control signal CNT transits from the high level to the low level at time T12, the
このように、本実施の形態に係る発光制御装置３０２によれば、コンパレータ２０から出力される比較信号ＳＩＧ１２を、Ｄラッチ回路２２を用いてラッチすることにより、検出電圧Ｖｄｅｔがしきい値電圧Ｖｔｈ付近で変動した場合に、発光制御信号ＳＩＧ１がハイレベルとローレベルを繰り返し、発光デバイス３３０が発光状態と、発光停止状態を繰り返すのを防止することができる。
As described above, according to the light
また、Ｄラッチ回路２２を、制御信号ＣＮＴのネガエッジによってリセットすることにより、発光指示に対応する制御信号ＣＮＴのポジエッジが次に入力される前に、発光可能な状態に戻すことができる。
Further, by resetting the
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.
実施の形態において、コンパレータ２０から出力される比較信号ＳＩＧ１２をＤラッチ回路２２によってラッチしたが、これには限定されず、Ｄフリップフロップを用いてもよい。また、比較信号ＳＩＧ１２によってセットされ、制御信号ＣＮＴのネガエッジによってリセットされるＲＳフリップフロップを用いてもよい。いずれを用いても、Ｄラッチ回路２２を用いた場合と同様の効果を得ることができる。
In the embodiment, the comparison signal SIG12 output from the
実施の形態において、バイアス電流経路１２を直列接続した第１バイアス抵抗Ｒｂｉａｓ１およびバイアススイッチＳＷ１によって構成したが、これには限定されず、所定の電流を生成する定電流源を用いてもよい。この場合、定電流源をオンオフすることにより、第１トランジスタＱ１のバイアス状態を変化させることができる。
In the embodiment, the bias
実施の形態では、受光デバイスとしてフォトトランジスタ２１０を用いたが、フォトダイオードを代わりに用いてもよい。
In the embodiment, the
実施の形態においてＭＯＳＦＥＴ、バイポーラトランジスタで構成された素子は、相互に置換することが可能である。これらの選択は、半導体製造プロセスやコスト、回路に求められる使用に応じて決定すればよい。さらに、電源電圧と接地電位を天地反転し、ＰＮＰトランジスタとＮＰＮトランジスタ、あるいはＰＭＯＳトランジスタとＮＭＯＳトランジスタを置換した回路構成も有効である。 In the embodiment, elements composed of MOSFETs and bipolar transistors can be replaced with each other. These selections may be determined according to the semiconductor manufacturing process, cost, and use required for the circuit. Further, a circuit configuration in which the power supply voltage and the ground potential are inverted and the PNP transistor and the NPN transistor or the PMOS transistor and the NMOS transistor are replaced is also effective.
実施の形態においては、受光装置２００および発光制御部３４０が一体集積化される場合について説明したが、一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積、用途などに応じて決めればよい。
In the embodiment, the case where the
本実施の形態に係る電流検出回路１００あるいは受光装置２００を用いた電子機器３００としては、上述の携帯電話端末に限定されるものではなく、照度センサや赤外線通信機器など、フォトダイオードやフォトトランジスタを用いて光を検出する機器に広く用いることができる。
The
１０ 主電流経路、 １２ バイアス電流経路、 ２０ コンパレータ、 ２２ Ｄラッチ回路、 ２４ ワンショット回路、 ２６ 第１インバータ、 ２８ ＮＡＮＤゲート、 ３０ ドライバ回路、 ３２ 第２インバータ、 ３４ 遅延回路、 Ｃ２０ キャパシタ、 １００ 電流検出回路、 １０２ 検出端子、 １０４ 容量接続端子、 １０６ 抵抗接続端子、 １０８ 抵抗接続端子、 ２００ 受光装置、 ２１０ フォトトランジスタ、 ３００ 電子機器、 ３０２ 発光制御装置、 ３１０ 電池、 ３２０ ＤＣ／ＤＣコンバータ、 ３３０ 発光デバイス、 ３４０ 発光制御部、 ３５０ 発光制御トランジスタ、 Ｒ１０ 第１抵抗、 Ｒ１２ 第２抵抗、 Ｑ１ 第１トランジスタ、 Ｑ２ 第２トランジスタ、 Ｒｂｉａｓ１ 第１バイアス抵抗、 Ｒｂｉａｓ２ 第２バイアス抵抗、 ＳＷ１ バイアススイッチ、 ＳＷ２ バイパススイッチ、 ＳＷ３ マスク用スイッチ、 ＳＷ４ 放電用スイッチ、 Ｒａｄｊ 調節抵抗、 Ｃｃｈｇ 充電キャパシタ、 ＣＮＴ１ 第１制御信号、 ＣＮＴ２ 第２制御信号、 ＣＮＴ３ 第３制御信号。 10 main current path, 12 bias current path, 20 comparator, 22 D latch circuit, 24 one-shot circuit, 26 first inverter, 28 NAND gate, 30 driver circuit, 32 second inverter, 34 delay circuit, C20 capacitor, 100 current Detection circuit, 102 detection terminal, 104 capacitance connection terminal, 106 resistance connection terminal, 108 resistance connection terminal, 200 light receiving device, 210 phototransistor, 300 electronic device, 302 light emission control device, 310 battery, 320 DC / DC converter, 330 light emission Device, 340 light emission control unit, 350 light emission control transistor, R10 first resistor, R12 second resistor, Q1 first transistor, Q2 second transistor, Rbias1 first bias resistor Anti, Rbias2 second bias resistor, SW1 bias switch, SW2 bypass switch, SW3 mask switch, SW4 discharge switch, Radj adjustment resistor, Cchg charge capacitor, CNT1 first control signal, CNT2 second control signal, CNT3 third control signal.
Claims (6)
前記発光デバイスから発せられた光が外部の物体により反射した光を受光する受光デバイスに接続され、当該受光デバイスに流れる光電流に応じた電流を積分して検出電圧に変換する受光装置と、
前記検出電圧と、前記発光デバイスの発光の指示に先立って所定の第１レベルに遷移し、その後前記第１レベルと異なる第２レベルに遷移する制御信号と、を受け、前記発光デバイスの経路上に設けられた発光制御トランジスタのオン、オフを制御するとともに、前記受光装置の動作を制御する発光制御部と、
を備え、
前記受光装置は、
前記受光デバイスが接続される検出端子と、
そのコレクタエミッタ間の経路もしくはそのドレインソース間の経路に、前記光電流が流れるように、前記光電流の経路上に前記受光デバイスと直列に設けられた第１トランジスタと、
オンオフの制御が可能であり、オン状態において前記第１トランジスタを定電流領域で動作させるためのバイアス電流を生成するバイアス電流経路であって、そのオン状態において前記第１トランジスタに、前記バイアス電流と前記光電流の和の電流が流れるように、前記第１トランジスタと直列に、かつ前記受光デバイスと並列に設けられたバイアス電流経路と、
前記第１トランジスタとともに、前記第１トランジスタが入力側となるようにカレントミラー回路を構成し、前記第１トランジスタに流れる電流を所定係数倍する第２トランジスタと、
を備え、前記第２トランジスタに流れる電流を容量に充電し、前記検出電圧に変換して出力するよう構成され、
前記発光制御部は、
前記検出電圧を所定のしきい値電圧と比較し、前記検出電圧の方が高いとき第３レベル、前記検出電圧の方が低いとき前記第３レベルと異なる第４レベルとなる比較信号を出力するコンパレータと、
前記比較信号が前記第３レベルとなると第５レベルに遷移し、前記制御信号が前記第２レベルとなると前記第５レベルと異なる第６レベルに遷移する出力信号を生成するラッチ回路と、
を備え、
前記発光制御部は、
前記制御信号が前記第１レベルに遷移してから所定時間の間、前記バイアス電流経路をオン状態とし、
前記制御信号が前記第１レベルであり、かつ前記ラッチ回路の出力信号が前記第６レベルであるとき、前記発光制御トランジスタをオンするよう構成されることを特徴とする発光制御装置。 A light emission control device for controlling a light emission state of a light emitting device,
Before Symbol light emitted from the light emitting device is connected to a light receiving device for receiving light reflected by an external object, a light receiving device for converting the detected voltage by integrating the current corresponding to the photocurrent flowing through the light-receiving device,
On the path of the light emitting device, receiving the detection voltage and a control signal that transitions to a predetermined first level prior to the light emission instruction of the light emitting device and then transitions to a second level different from the first level. A light emission control unit for controlling on and off of the light emission control transistor provided in the light receiving device, and for controlling the operation of the light receiving device;
Bei to give a,
The light receiving device is:
A detection terminal to which the light receiving device is connected;
A first transistor provided in series with the light receiving device on the path of the photocurrent so that the photocurrent flows in a path between the collector and emitter or a path between the drain and source;
On-off control is possible, and a bias current path for generating a bias current for operating the first transistor in a constant current region in an on state, the bias current being applied to the first transistor in the on state A bias current path provided in series with the first transistor and in parallel with the light receiving device so that a sum of the photocurrents flows;
A second transistor configured to form a current mirror circuit together with the first transistor so that the first transistor is on an input side, and to multiply a current flowing through the first transistor by a predetermined coefficient;
Comprises charging a capacitor with a current flowing through the second transistor, converting the current into a detection voltage, and outputting the detected voltage.
The light emission control unit
The detection voltage is compared with a predetermined threshold voltage, and a comparison signal that outputs a third level when the detection voltage is higher and a fourth level different from the third level when the detection voltage is lower is output. A comparator,
A latch circuit that generates an output signal that transitions to a fifth level when the comparison signal reaches the third level and that transitions to a sixth level that differs from the fifth level when the control signal reaches the second level ;
With
The light emission control unit
The bias current path is turned on for a predetermined time after the control signal transitions to the first level,
A light emission control device configured to turn on the light emission control transistor when the control signal is at the first level and the output signal of the latch circuit is at the sixth level .
前記発光デバイスの駆動電圧を生成する昇圧回路を備えることを特徴とする請求項１から３のいずれかに記載の発光制御装置。 The light emission control device further includes
Emission control device according to any one of claims 1-3, characterized in that it comprises a booster circuit for generating a driving voltage of the light emitting device.
前記発光デバイスの発光状態を制御する請求項１から５のいずれかに記載の発光制御装置と、
を備えることを特徴とする電子機器。 A light emitting device;
The light emission control device according to any one of claims 1 to 5 , which controls a light emission state of the light emitting device;
An electronic device comprising:
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005296963A JP5068012B2 (en) | 2005-10-11 | 2005-10-11 | LIGHT EMITTING CONTROL DEVICE AND ELECTRONIC DEVICE USING THE SAME |
| CN2006800017650A CN101099079B (en) | 2005-10-11 | 2006-09-14 | Current detection circuit, photoreceiver using the same, light emission control device, and electronic device using the same |
| PCT/JP2006/318288 WO2007043282A1 (en) | 2005-10-11 | 2006-09-14 | Current detection circuit, photoreceiver using the same, light emission control device, and electronic device using the same |
| US12/088,172 US8134106B2 (en) | 2005-10-11 | 2006-09-14 | Current detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005296963A JP5068012B2 (en) | 2005-10-11 | 2005-10-11 | LIGHT EMITTING CONTROL DEVICE AND ELECTRONIC DEVICE USING THE SAME |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007109742A JP2007109742A (en) | 2007-04-26 |
| JP5068012B2 true JP5068012B2 (en) | 2012-11-07 |
Family
ID=38035393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005296963A Expired - Fee Related JP5068012B2 (en) | 2005-10-11 | 2005-10-11 | LIGHT EMITTING CONTROL DEVICE AND ELECTRONIC DEVICE USING THE SAME |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5068012B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5235528B2 (en) * | 2008-06-24 | 2013-07-10 | ラピスセミコンダクタ株式会社 | Light receiving circuit |
| JP5428254B2 (en) * | 2008-09-09 | 2014-02-26 | ミツミ電機株式会社 | LED drive device |
| WO2010079612A1 (en) * | 2009-01-09 | 2010-07-15 | パイオニア株式会社 | Imaging device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08278540A (en) * | 1995-02-10 | 1996-10-22 | Asahi Optical Co Ltd | Light emission controller |
| JP2003243197A (en) * | 2002-02-19 | 2003-08-29 | Tocad Energy Co Ltd | Strobe light adjusting circuit and strobe device |
| JP2004126493A (en) * | 2002-08-06 | 2004-04-22 | Nikon Corp | Flash control device and flash control system |
-
2005
- 2005-10-11 JP JP2005296963A patent/JP5068012B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007109742A (en) | 2007-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007107926A (en) | Current detection circuit, light receiving device using it, and electronic device | |
| US8134106B2 (en) | Current detection circuit | |
| WO2005093916A1 (en) | Laser element driving apparatus | |
| JP5015442B2 (en) | CURRENT DETECTION CIRCUIT, LIGHT RECEIVER AND ELECTRONIC DEVICE USING THE SAME | |
| JP5068012B2 (en) | LIGHT EMITTING CONTROL DEVICE AND ELECTRONIC DEVICE USING THE SAME | |
| US6476954B1 (en) | Optical communication device and receiving circuit thereof | |
| JP5068011B2 (en) | CURRENT DETECTION CIRCUIT, LIGHT RECEIVER AND ELECTRONIC DEVICE USING THE SAME | |
| US5557363A (en) | CMOS-analog IC for controlling camera and camera system using the same | |
| JP6023595B2 (en) | LIGHT EMITTING ELEMENT DRIVE CIRCUIT AND ITS CONTROLLER, FLASH DEVICE USING SAME, ELECTRONIC DEVICE | |
| JP2005130270A (en) | Infrared transmitting circuit and electronic equipment | |
| JP5111819B2 (en) | Permission signal generation circuit and power supply circuit for flash discharge tube using the same | |
| JPH08233933A (en) | Power control system of laser distance measuring apparatus | |
| JP2000147367A (en) | Range finder | |
| JP2842734B2 (en) | Power-on reset circuit | |
| JP5649035B2 (en) | Strobe device | |
| JP3806108B2 (en) | Semiconductor relay device | |
| JP2744174B2 (en) | Photoelectric smoke detector | |
| JP2005051854A (en) | Start processing circuit | |
| US7807956B2 (en) | Current detection circuit | |
| CN113890519A (en) | Power-on and power-off reset circuit | |
| JP2024035722A (en) | Optical sensor | |
| KR100872579B1 (en) | Control apparatus and control method of photo flash and digital camera using the same | |
| JP4724739B2 (en) | Auto strobe device and camera | |
| TWI398084B (en) | Boost controller and boost circuit thereof | |
| JP2000066278A (en) | Stroboscopic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |