JP5039902B2 - デュアル・ストレス（二重応力）ｓｏｉ基板の製造方法および半導体デバイス - Google Patents
デュアル・ストレス（二重応力）ｓｏｉ基板の製造方法および半導体デバイス Download PDFInfo
- Publication number
- JP5039902B2 JP5039902B2 JP2007545712A JP2007545712A JP5039902B2 JP 5039902 B2 JP5039902 B2 JP 5039902B2 JP 2007545712 A JP2007545712 A JP 2007545712A JP 2007545712 A JP2007545712 A JP 2007545712A JP 5039902 B2 JP5039902 B2 JP 5039902B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- stress dielectric
- substrate
- compressive stress
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000000034 method Methods 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 230000009977 dual effect Effects 0.000 title description 2
- 230000006835 compression Effects 0.000 claims abstract 2
- 238000007906 compression Methods 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 25
- 239000011810 insulating material Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 9
- 230000032798 delamination Effects 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- 238000012546 transfer Methods 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 31
- 230000008021 deposition Effects 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 11
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- PFNQVRZLDWYSCW-UHFFFAOYSA-N (fluoren-9-ylideneamino) n-naphthalen-1-ylcarbamate Chemical compound C12=CC=CC=C2C2=CC=CC=C2C1=NOC(=O)NC1=CC=CC2=CC=CC=C12 PFNQVRZLDWYSCW-UHFFFAOYSA-N 0.000 description 1
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/938—Lattice strain control or utilization
Description
本発明は半導体デバイス並びに半導体デバイスを形成する方法に関する。本発明は特にセミコンダクタ・オン・インシュレータ（ＳＯＩ）技術に関し、さらに具体的にはデュアル・ストレス材料基板上にシリコンを有する構造、並びに該構造を作成する方法に向けられる。
シリコン基板上でのレジスタ、コンデンサ、ヒューズ、ダイオードおよびトランジスタなどの電子マイクロチップ・デバイスの集積化は、集積回路（ＩＣ）ウェハ製造技術の基礎である。最も一般的なＩＣ技術であるＣＭＯＳ（相補型金属酸化膜半導体）はＦＥＴ（電界効果トランジスタ）の設計および製造の分野を中心に改良を行ってきた。
ＦＥＴは電圧増幅デバイスである。ＦＥＴの最大の利点はその電圧の低さと電力要求の低さである。基本的な２種類のＦＥＴが金属酸化膜（ＭＯＳＦＥＴ）半導体と接合型（ＪＦＥＴ）である。ＭＯＳＦＥＴはＩＣ製品の主力トランジスタである。ＭＯＳＦＥＴにはｎＭＯＳ（ｎチャネル）とｐＭＯＳ（ｐチャネル）の２つのカテゴリーがある。各ＭＯＳＦＥＴはゲートと呼ばれる入力電極をもつ。「金属酸化膜」という用語はゲートの原料となる材料をいう。ＭＯＳＦＥＴのゲートの形成に使われる最も一般的な材料は多結晶シリコン材料で、これをＩＣ製造中に基板上に堆積する。多結晶シリコンは、材料にその導電特性を与える一般的なｐ型またはｎ型ドーパントのうちの１つをドーピングしなければならない。
ＣＭＯＳ集積回路に関するＳＯＩ技術およびそれに伴う利点はよく文献化されている。ＳＯＩ技術は、シリコン・ウェハに酸化物の薄層を埋め込むことに関わる。埋め込まれた酸化物の上にシリコンの薄層に半導体デバイスを組み込む。ＳＯＩ技術はラッチアップをなくし、寄生容量を減少するため、ＳＯＩ基板に組み込まれたデバイスはバルク・ウェハに組み込まれたデバイスに比べ集積回路内の隣接デバイス間の絶縁性に優れる。ＳＯＩ技術を用いて製造したＣＭＯＳ ＩＣはバルク・シリコン（バルク−Ｓｉ）基板に形成した同様なデバイスに匹敵するデバイス性能を維持しながら、有効電流消費量が低い。ＳＯＩ技術は、バッテリ作動式の機器の需要が高まるにつれて、ＳＯＩデバイスの高速でありながら電力要求が低いためにますます普及してきている。
ＳＯＩウェハの形成に関しては様々な多くの技術が存在する。ＳＯＩ基板の製造に採用されるより一般的な方法の１つが、酸素イオン注入による素子分離法（ＳＩＭＯＸ）である。ＳＩＭＯＸはシリコン基板に酸素イオンを注入して、埋め込み酸化層を形成することに関わる。ウェハ接合を含むレイヤ・トランスファ技術は、基板に絶縁層を形成するのに採用するもう１つの技術である。エッチングと酸化の一連のステップでシリコン・アイランドを形成すると、横方向の絶縁構造を提供できる。
標準的なＭＯＳＦＥＴ技術では、チャネルの長さとゲート絶縁膜の厚さの両方を低減して、電流駆動能力とスイッチング性能を改善する。ＭＯＳＦＥＴデバイスのキャリア移動度は出力電流およびスイッチング性能に直接影響するため重要なパラメータである。そのため、チャネルの移動度を高めることによってデバイスの性能を高めることができる。一定のデバイスでは、かかる向上をシリコン膜に応力をかけることによって提供してきた。シリコン膜の圧縮応力またはシリコン膜の引張り応力のいずれかによって正味の応力を提供できる。
シリコンに応力をかけるアプローチは数多くあるが、今までは基板のフロントエンドに隣接して窒化物もしくは他の材料の層を使用することに主眼をおいていた。これらはすべてＳＩＭＯＸによるＳＯＩ構造にとって直接的なエッチング／堆積アプローチになっている。
また、チャネルに応力をかける多くのアプローチは主にチャネル内の「同じ符号」の応力を生み出すことに頼る。これらのすべての場合で、チャネルが膜（例えば、エッチ・ストップ・ライナー）エッジの前にあるため、同じ符号の応力伝達が生じる。「同じ符号」により、シリコン・チャネル内の応力は膜が引っ張りの場合引張り応力となり、膜が圧縮の場合圧縮応力になることを意味する。
上記の諸点に鑑み、ＳＯＩ技術の利点と応力技術を利用したデバイスの改良点を組み合わせた半導体デバイスを提供する必要がある。
本発明のコンセプトは、ＳＯＩ基板のｎＦＥＴおよびｐＦＥＴアイランドに、下層の材料を使ってそれぞれ引張り応力と圧縮応力をかけることである。本発明はシリコン・オン・インシュレータ（ＳＯＩ）技術と応力技術を利用したデバイスの改良点を組み合わせる。本発明はさらに、典型的にはＳｉＧｅ基板上の緩和Ｓｉに存在する貫通転位および不整合転位の発生率を減らす。本発明において、応力材料アイランド上に半導体アイランドを形成する方法を提供することによってこれを達成する。内在する圧縮応力および引張り応力をもつこれらアイランドには、それぞれ「反対符号」の引張り応力および圧縮応力がかかり、ｎＦＥＴおよびｐＦＥＴに適用される。「反対符号」という用語は、半導体アイランドで生じる応力が下層の材料で生じる応力とは反対であることを意味する。例えば、引張り応力の下層材料は上にある半導体アイランドに応力を伝達して圧縮応力を加えた半導体アイランドにするが、引張り応力の下層材料内の引張り応力（＋）は圧縮応力半導体アイランド内の圧縮応力（−）とは反対の符号をもつ。応力伝達は、エッチングにより下層の応力材料が解放されたときに上にある半導体アイランドにおこる。このアプローチのある大きなメリットは、ｐＦＥＴデバイスのデバイス・チャネル内に大きな圧縮応力を生むことができることである。
本発明において、半導体層（半導体アイランド）の下に圧縮応力誘電体層または引張り応力誘電体層を置くことによって以上のことを達成する。「圧縮応力誘電体層」という用語は、内在する圧縮応力を持つ誘電体層を意味する。「引張り応力誘電体層」という用語は内在する引張応力を持つ誘電体層を意味する。
圧縮応力誘電体層は上にある半導体層に引張り応力を伝達する。そのため、圧縮応力誘電体層はｎ型電界効果トランジスタ（ｎＦＥＴ）に応力技術を利用したデバイスの改良点を提供する。引張り応力誘電体層は上にある半導体層に圧縮応力を弾性的に伝達する。そのため、引張り応力誘電体層はｐ型電界効果トランジスタ（ｐＦＥＴ）に応力技術を利用したデバイスの改良点を提供する。大まかに言うと、発明による応力Ｓｉ基板は、
基板と、
前記基板の上の第１積層スタックで、前記第１積層スタックが前記基板の上に圧縮応力誘電体層と前記圧縮応力誘電体層の上に第１半導体層を有し、前記圧縮応力誘電体層が前記第１半導体層に引張り応力を伝達する、前記第１積層スタックと、
前記基板の上の第２積層スタックで、前記第２積層スタックが前記基板の上に引張り応力誘電体層と前記引張り応力誘電体層の上に第２半導体層を有し、前記引張り応力誘電体層が前記第２半導体層に圧縮応力を伝達する、前記第２積層スタックとを有する。
基板と、
前記基板の上の第１積層スタックで、前記第１積層スタックが前記基板の上に圧縮応力誘電体層と前記圧縮応力誘電体層の上に第１半導体層を有し、前記圧縮応力誘電体層が前記第１半導体層に引張り応力を伝達する、前記第１積層スタックと、
前記基板の上の第２積層スタックで、前記第２積層スタックが前記基板の上に引張り応力誘電体層と前記引張り応力誘電体層の上に第２半導体層を有し、前記引張り応力誘電体層が前記第２半導体層に圧縮応力を伝達する、前記第２積層スタックとを有する。
圧縮応力誘電体層と引張り応力誘電体層はＳｉ３Ｎ４などの窒化物を有することが好ましい。圧縮応力誘電体層は約１４００ＭＰａから約２６００ＭＰａの範囲の内在する圧縮応力を有し、約２００ＭＰａから約３５０ＭＰａの範囲の引張り応力を圧縮応力誘電体層の上にある第１の部分の半導体層に伝達する。そのため、第１の部分の半導体層はｎＦＥＴデバイスに最適である。
引張り応力誘電体層は約１０００ＭＰａから約１６００ＭＰａの範囲の内在する引張り応力を有し、約１５０ＭＰａから約２００ＭＰａの範囲の圧縮応力を引張り応力誘電体層の上にある第２半導体層に伝達する。そのため、第２の部分の半導体層はｐＦＥＴデバイスに最適である。
本発明の別の側面は、前述の応力Ｓｉ基板を形成する方法である。大まかに言うと、本発明の第１実施例において、応力Ｓｉ基板を形成する発明による方法は、
基板の第１の部分に圧縮応力誘電体層を形成するステップと、
基板の第２の部分に引張り応力誘電体層を形成するステップと、
前記圧縮応力誘電体層と前記引張り応力誘電体層の上に半導体層を形成するステップと、
前記半導体層を貫通し、前記引張り応力誘電体層を前記圧縮応力誘電体層から分離する分離領域を形成するステップで、前記圧縮応力誘電体層が前記圧縮応力誘電体層の上にある前記半導体層の部分に引張り応力を伝達し、前記引張り応力誘電体層が前記引張り応力誘電体層の上にある前記半導体層の部分に圧縮応力を伝達する、前記分離領域を形成するステップとを有する。
基板の第１の部分に圧縮応力誘電体層を形成するステップと、
基板の第２の部分に引張り応力誘電体層を形成するステップと、
前記圧縮応力誘電体層と前記引張り応力誘電体層の上に半導体層を形成するステップと、
前記半導体層を貫通し、前記引張り応力誘電体層を前記圧縮応力誘電体層から分離する分離領域を形成するステップで、前記圧縮応力誘電体層が前記圧縮応力誘電体層の上にある前記半導体層の部分に引張り応力を伝達し、前記引張り応力誘電体層が前記引張り応力誘電体層の上にある前記半導体層の部分に圧縮応力を伝達する、前記分離領域を形成するステップとを有する。
圧縮応力誘電体層と引張り応力誘電体層はＳｉ３Ｎ４などの窒化物を有する。圧縮応力誘電体層は化学蒸着法で堆積でき、前記化学蒸着法の条件が堆積層内に真性圧縮応力をもたらす。化学蒸着法によりＳｉ３Ｎ４の圧縮応力誘電体層を堆積する条件は、およそ約５００Ｗから約１，５００Ｗの低周波電力、およそ約２５０Ｗから約５００Ｗの高周波電力、およそ約８００ｓｃｃｍから約２，０００ｓｃｃｍのシランの流量、およそ約６，０００ｓｃｃｍから約１０，０００ｓｃｃｍのＮＨ３の流量、および約１０トル以下の成膜圧力を含む。
引張り応力誘電体層はＳｉ３Ｎ４などの窒化物の化学蒸着法により堆積でき、前記堆積プロセスの条件が堆積層内に内在する引っ張り応力をもたらす。化学蒸着法により引張り応力誘電体層を堆積する条件は、およそ約０Ｗから約１００Ｗの低周波電力、およそ約２００Ｗから約６００Ｗの高周波電力、約５０ｓｃｃｍから約２００ｓｃｃｍのシランの流量、およそ約１，５００ｓｃｃｍから約３，０００ｓｃｃｍのＮＨ３の流量、および約１５トル以下の成膜圧力を含む。
本発明の第２実施例において、応力Ｓｉ基板を形成する方法は、
基板の第１の部分に引張り応力誘電体層を配置し、前記基板の第２の部分に圧縮応力誘電体層を配置する基板を有する初期構造を提供するステップで、前記引張り応力誘電体層と前記圧縮応力誘電体層を絶縁材料で分離する、前記提供するステップと、
前記Ｓｉ含有基板の前記第１の部分と前記第２の部分の間の前記基板の部分を露出させるために、前記絶縁材料を除去するステップと、
前記基板の前記第１の部分および前記基板の前記第２の部分に隣接して前記基板に凹部を設けるために、前記基板の前記第１の部分および前記第２の部分から前記基板の前記一部を凹ませるステップと、
前記基板の凹部に配置する酸化物を形成するステップであって、前記酸化物を前記圧縮応力誘電体層および前記引張り応力誘電体層の上面と同じ平面になる厚さに堆積して、平坦な上面にする、前記基板の凹部に配置する酸化物を形成するステップと、
前記酸化物の前記平坦な上面にウェハを接合するステップと、
剥離境界面を設けるために前記基板にイオン注入するステップと、
前記基板の剥離面はそのままの状態で、前記剥離境界面付近で前記基板を分離するステップと、
前記基板の前記凹部上の前記酸化物の表面まで、前記基板の前記剥離面を平坦化するステップで、前記基板の前記酸化物までの平坦化により前記引っ張り誘電体層および前記圧縮誘電体層の上に半導体層を作る、前記平坦化するステップと、
前記酸化物を除去するステップであって、前記引張り応力誘電体層が前記引張り応力誘電体層の上にある前記半導体層に圧縮応力を伝達し、前記圧縮応力誘電体層が前記圧縮応力誘電体層の上にある前記半導体層に引張り応力を伝達する、前記酸化物を除去するステップと、
を有する。
基板の第１の部分に引張り応力誘電体層を配置し、前記基板の第２の部分に圧縮応力誘電体層を配置する基板を有する初期構造を提供するステップで、前記引張り応力誘電体層と前記圧縮応力誘電体層を絶縁材料で分離する、前記提供するステップと、
前記Ｓｉ含有基板の前記第１の部分と前記第２の部分の間の前記基板の部分を露出させるために、前記絶縁材料を除去するステップと、
前記基板の前記第１の部分および前記基板の前記第２の部分に隣接して前記基板に凹部を設けるために、前記基板の前記第１の部分および前記第２の部分から前記基板の前記一部を凹ませるステップと、
前記基板の凹部に配置する酸化物を形成するステップであって、前記酸化物を前記圧縮応力誘電体層および前記引張り応力誘電体層の上面と同じ平面になる厚さに堆積して、平坦な上面にする、前記基板の凹部に配置する酸化物を形成するステップと、
前記酸化物の前記平坦な上面にウェハを接合するステップと、
剥離境界面を設けるために前記基板にイオン注入するステップと、
前記基板の剥離面はそのままの状態で、前記剥離境界面付近で前記基板を分離するステップと、
前記基板の前記凹部上の前記酸化物の表面まで、前記基板の前記剥離面を平坦化するステップで、前記基板の前記酸化物までの平坦化により前記引っ張り誘電体層および前記圧縮誘電体層の上に半導体層を作る、前記平坦化するステップと、
前記酸化物を除去するステップであって、前記引張り応力誘電体層が前記引張り応力誘電体層の上にある前記半導体層に圧縮応力を伝達し、前記圧縮応力誘電体層が前記圧縮応力誘電体層の上にある前記半導体層に引張り応力を伝達する、前記酸化物を除去するステップと、
を有する。
圧縮応力誘電体層および引張り応力誘電体層はＳｉ３Ｎ４などの窒化物を有することができる。初期構造は、基板の上に絶縁材料の層を設け、基板の第１の部分および基板の第２の部分を露出するために絶縁材料の層の一部を除去し、基板の第１の部分の上に引張り応力誘電体層を、基板の第２の部分の上に圧縮応力誘電体層を形成して形成する。
上記方法の一実施例では、圧縮応力誘電体層と引張り応力誘電体層の間に配置した酸化物を除去する前に、圧縮応力誘電体層および引張り応力誘電体層の上にポリシリコン・キャップを形成してもよい。ポリシリコン・キャップは絶縁層を除去した後に除去してもよく、ポリシリコン・キャップは圧縮応力誘電体層および引張り応力誘電体層内の応力を維持する。
本発明は、圧縮応力半導体部分と引張り応力半導体部分の両方を有する基板、並びにそれを形成する方法を提供する。
有利なことに、本発明は基板の上に第１および第２の材料スタックを形成することによって圧縮応力半導体部分と引張り応力半導体部分の両方をもつ基板を提供し、第１材料スタックは上にある半導体部分に引張り応力を伝達する圧縮応力誘電体層を有し、第２材料スタックは上にある半導体部分に圧縮応力を伝達する引張り応力誘電体層を有する。本発明はｎＦＥＴおよびｐＦＥＴデバイスの異なる応力表面をもつＳＯＩ基板を提供する。ｎＦＥＴが引張り応力をかけられるチャネル領域をもつこと、およびｐＦＥＴが圧縮応力をかけられるチャネルをもつことは有利であり、チャネルにかかる応力がデバイスの応力能を改善する。ここで本発明を本出願に添付する図面を参照しながら詳しく述べる。添付図面において、同じ素子および対応する素子もしくは同じ素子または対応する素子は同じ参照番号で呼ぶ。
図１を参照すると、本発明の一実施例において、ｎＦＥＴ領域１５とｐＦＥＴ領域２０をもつ基板１０が提供される。ｎＦＥＴ領域２０は、上にある引張り応力半導体層１１に引張り応力を伝達する圧縮応力誘電体層１３を有するｎＦＥＴデバイス２５を含む。ｐＦＥＴ領域２０は、上にある圧縮応力半導体層１２に圧縮応力を伝達する引張り応力誘電体層１４を有するｐＦＥＴデバイス２６を含む。分離領域５はｎＦＥＴ領域１５とｐＦＥＴ領域２０を分離する。
圧縮応力誘電体層１３および引張り応力誘電体層１４は、シリコン・オン・インシュレータ（ＳＯＩ）基板の埋め込み絶縁層である。本発明の好適な実施例では、圧縮応力誘電体層１３および引張り応力誘電体層１４は窒化ケイ素（Ｓｉ３Ｎ４）であり、厚さは５０ｎｍから約１５０ｎｍの範囲である。圧縮応力誘電体層１３および引張り応力誘電体層１４は、急速熱処理化学蒸着法（ＲＴＣＶＤ）またはプラズマ強化化学蒸着法（ＰＥＣＶＤ）などの化学蒸着法で堆積し、堆積層内に生じる応力は堆積プロセスの処理条件に依存する。これら処理条件を図５〜図７を参照してさらにより詳しく述べる。
図１に戻ると、引張り応力半導体層１１と圧縮応力半導体層１２は、シリコン・オン・インシュレータ（ＳＯＩ）基板の上部シリコン含有層であり、ＳＯＩ層とも呼ばれる。引張り応力半導体層１１には約１００ＭＰａから約２２００ＭＰａの範囲の引張り応力がかかっており、そのため少なくとも１つのｎＦＥＴデバイス２５のチャネル領域によく適する。圧縮応力半導体層１２には約１００ＭＰａから約２３００ＭＰａの範囲の圧縮応力がかかっており、そのため少なくとも１つのｐＦＥＴデバイス２６のチャネル領域によく適する。
図３を参照すると、本発明のｐＦＥＴ領域２０内のｐＦＥＴデバイス２６の一実施例のシミュレーションを提供しており、実線は引っ張り応力を表し、点線は圧縮応力を表す。図示するシミュレーションでは、Ｓｉ３Ｎ４を有する引張り応力誘電体層１４は厚さをおよそ２５０Åに形成し、Ｓｉ３Ｎ４引張り応力誘電体層１４内に生じる内在する引張応力はおよそ約＋１．５ＧＰａである。さらに図３を参照すると、引張り応力誘電体層１４は上にある圧縮応力半導体層１２におよそ−２００ＭＰａの圧縮応力を弾性的に伝達する。典型的には、引張り応力誘電体層１４はその内在する応力の２０％を上にある圧縮応力半導体層１２に伝達する。圧縮応力半導体層１２は厚さがおよそ約２５０Åのシリコン含有層を有し、レイヤ・トランスファ技術および接合技術を使って圧縮応力半導体層１２が形成される。
図４を参照すると、本発明のｎＦＥＴ領域１５内のｎＦＥＴデバイス２５の一実施例のシミュレーションを提供しており、実線は引っ張り応力を表し、点線は圧縮応力の応力を表す。図示するシミュレーションでは、Ｓｉ３Ｎ４を有する圧縮応力誘電体層１３は厚さがおよそ２５０Åに形成され、Ｓｉ３Ｎ４の圧縮応力誘電体層１３内に生じる内在する圧縮応力はおよそ約−０．７ＧＰａである。典型的には、圧縮応力誘電体層１３はその内在する圧縮応力の２０％を上にある引張り応力半導体層１１に伝達する。さらに図４を参照すると、Ｓｉ３Ｎ４の圧縮応力誘電体層１３は上にある引張り応力半導体層１１におよそ＋１００ＭＰａの引っ張り応力を弾性的に伝達する。レイヤ・トランスファ技術および接合技術を使って引張り応力半導体層１１が形成され、典型的には厚さがおよそ２５０Åである。
ここで、適切に応力をかけたｎＦＥＴ領域１５およびｐＦＥＴ領域２０の両方を同時に有する応力Ｓｉ基板を形成する方法をさらに詳しく述べる。図１に図示するシリコン・オン・インシュレータ（ＳＯＩ）基板の上に適切に応力をかけたｎＦＥＴ領域１５およびｐＦＥＴ領域２０を形成する方法を、図５〜図７を参照して説明する。図２に図示するシリコン・オン・インシュレータ（ＳＯＩ）基板の上に適切に応力をかけたｎＦＥＴ領域１５およびｐＦＥＴ領域２０を形成する方法を、図８〜図１３を参照して説明する。
図５を参照すると、基板１０の一部の上に第１応力誘電体層１３が形成される。基板１０はＳｉ含有材料を有するのが好ましい。「Ｓｉ含有」という用語は、本明細書においてシリコンを含む材料を意味するのに使う。Ｓｉ含有材料の実例は、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ポリシリコンすなわちポリＳｉ、エピタキシァル・シリコンすなわちエピ−Ｓｉ、アモルファス・シリコンすなわちａ：Ｓｉ、およびその多層を含むが、これだけに限定されない。シリコンはウェハ製造で圧倒的に使用される半導体材料であるが、それだけには限定されないが、ゲルマニウム、ヒ化ガリウム、窒化ガリウム、シリコン・ゲルマニウム、テルル化カドミウム、セレン化亜鉛など、代替半導体材料を採用できる。
第１の応力誘電体層１３は堆積層内に内部応力を生む条件で堆積したＳｉ３Ｎ４を有するのが好ましい。ブランケット堆積後、第１の応力誘電体層１３はさらに、従来のフォトリソグラフィおよびエッチングを用いてパターン形成およびエッチングし、基板１０の第１の応力誘電体層１３が残る部分をその後、その表面に最適な伝導型のデバイスを提供するように処理する。
第１の応力誘電体層１３はまず、基板１０全体の上に堆積される第１のブランケットである。第１の応力誘電体層１３は、プラズマ強化化学蒸着法（ＰＥＣＶＤ）または急速熱処理化学蒸着法（ＲＴＣＶＤ）など、低温化学蒸着法（ＣＶＤ）プロセスを用いて堆積できる。第１の応力誘電体層１３の堆積に使用するプロセス条件を変更して、応力の状態が引張りまたは圧縮であるかどうかを制御できる。
プラズマ強化化学蒸着法（ＰＥＣＶＤ）は、内部圧縮応力または内部引っ張り応力をもつ応力誘電体層を提供できる。ＰＥＣＶＤで堆積する応力誘電体層の応力の状態は、成膜チャンバ内の反応速度を変える堆積条件を変更することによって制御できる。より具体的には、堆積される応力誘電体層の応力の状態は、ＳｉＨ４／Ｎ２／Ｈｅガスの流量、圧力、ＲＦ出力、および電極の間隔などの堆積条件を変更することによって設定できる。
急速熱処理化学蒸着法（ＲＴＣＶＤ）は内部引っ張り応力をもつ応力誘電体層１３、１４を提供できる。ＲＴＣＶＤで堆積する応力誘電体層内に生じる内部引っ張り応力の大きさは、堆積条件を変更することによって制御できる。より具体的には、堆積される応力誘電体層内の引っ張り応力の大きさは、前駆体の組成、前駆体の流量、および温度などの堆積条件を変更することによって設定できる。
別の実施例では、保護マスク（図示せず）を基板１０の一部の上に形成できるので、圧縮応力誘電体層１３を選択的に堆積できる。
図５に図示する実施例では、第１の応力誘電体層１３は圧縮応力誘電体層にする条件で堆積することが好ましい。そのため、図５〜図７に図示する第１の応力誘電体層は以下圧縮応力誘電体層１３と呼ぶ。圧縮応力誘電体層１３の形成は、Ｓｉ３Ｎ４のＰＥＣＶＤを有することができ、その堆積条件はおよそ約５００Ｗから約１，５００Ｗの低周波電力、およそ約２５０Ｗから約５００Ｗの高周波電力、およそ約８００ｓｃｃｍから約２，０００ｓｃｃｍのシランの流量、およそ約６，０００ｓｃｃｍから約１０，０００ｓｃｃｍのＮＨ３の流量、約１０トル以下の成膜圧力を含む。圧縮応力誘電体層１３は一般的に約５００Åから約１５００Åの範囲の厚さに、より典型的には約５００Åから約１０００Åの範囲の厚さに堆積できる。
本発明の別の実施例では、第１の応力誘電体層は引張り応力誘電体層にする条件でＰＥＣＶＤにより堆積したＳｉ３Ｎ４とすることができる。堆積条件は、およそ約０Ｗから約１００Ｗの低周波電力、およそ約２００Ｗから約６００Ｗの高周波電力、約５０ｓｃｃｍから約２００ｓｃｃｍのシランの流量、およそ約１，５００ｓｃｃｍから約３，０００ｓｃｃｍのＮＨ３の流量、および約１５トル以下の成膜圧力が含まれる。
堆積後、圧縮応力誘電体層１３をさらに従来のフォトリソグラフィおよびエッチングを使用してパターン形成およびエッチングする。具体的には、圧縮応力誘電体層１３の表面にフォトレジストを塗布し、フォトレジストを照射のパターンに露光し、さらに従来のレジスト現像液を利用してフォトレジストにパターンを現像することによってパターンを形成する。フォトレジストのパターン形成が完了してしまえば、圧縮応力誘電体層１３のフォトレジストで覆われた箇所は保護され、下にある基板１０を実質的にエッチングせずに圧縮応力誘電体層１３の保護されていない領域を除去する選択的エッチング・プロセスを使って露出した領域が除去される。圧縮応力誘電体層１３の残りの部分が位置する基板１０の部分はその後ｎＦＥＴデバイス２５を提供するように処理し、以下ｎＦＥＴ領域１５と呼ぶ。圧縮応力誘電体層１３が除去された基板の部分を以下ｐＦＥＴ領域２０と呼ぶ。
図６を参照すると、次に基板１０の露出部分と圧縮応力誘電体層１３を含む図５に図示する構造の上にエッチ・ストップ層１７をブランケット堆積する。エッチ・ストップ層１７は酸化物、窒化物、および酸窒化物を有してもよいが、好ましくはＳｉＯ２などの酸化物である。エッチ・ストップ層１７は約５０Åから約２００Å、好ましくは約１００Åの厚さにすることができる。エッチ・ストップ層１７は化学蒸着法などの従来の堆積、または酸化および窒化などの熱成長プロセスを使って形成することができる。
さらにエッチ・ストップ層１７の上に、低温プラズマ強化化学蒸着法（ＰＥＣＶＤ）または急速熱処理化学蒸着法（ＲＴＣＶＤ）など、化学蒸着プロセスを使って第２の応力誘電体層１４をブランケット堆積する。第１の応力誘電体層１３の堆積と同様、第２の応力誘電体層１４の化学蒸着法のプロセス条件を変えると、応力の状態を引張り応力または圧縮応力に制御できる。図６に図示する実施例では、第２の応力誘電体層１４は引張り応力誘電体層にする条件で堆積しており、そのため図６〜図７に図示する第２の応力誘電体層１４を以下、引張り応力誘電体層１４と呼ぶ。
一実施例では、引張り応力誘電体層１４の形成はＳｉ３Ｎ４のＰＥＣＶＤを有し、その堆積条件はおよそ約０Ｗから約１００Ｗの低周波電力、およそ約２００Ｗから約６００Ｗの高周波電力、約５０ｓｃｃｍから約２００ｓｃｃｍのシランの流量、およそ約１，５００ｓｃｃｍから約３，０００ｓｃｃｍのＮＨ３の流量、および約１５トル以下の成膜圧力を含む。
引張り応力誘電体層１４は一般的に約５００Åから約１５００Åの範囲、より好ましくは約５００Åから約１０００Åの範囲の厚さに堆積できる。
第１の応力誘電体層を引張り応力誘電体層１４にする条件で堆積する本発明の実施例では、第２の応力誘電体層を圧縮応力誘電体層にする条件で堆積してもよい。
ブランケット堆積後、引張り応力誘電体層１４をさらに従来のフォトリソグラフィおよびエッチングを使ってパターン形成およびエッチングする。具体的には、ｎＦＥＴ領域１５を露出させたまま、基板１０のｐＦＥＴ領域２０を保護するフォトレジスト・マスクを形成する。次に、下にあるエッチ・ストップ１７またはｐＦＥＴ領域２０の上にあるフォトレジスト・マスクをエッチングせずに、引張り応力誘電体層１４を除去する高選択エッチングにより、ｎＦＥＴ領域１５から引張り応力誘電体層１４が除去される。次のプロセス・ステップで、下にある圧縮応力誘電体層１３またはフォトレジスト・マスクを実質的にエッチングせずにエッチ・ストップ１７を除去する高い選択性をもちながら、ウェットまたはドライ・エッチングなどのエッチング・プロセスで基板１０のｎＦＥＴ領域２０からエッチ・ストップ層１７を除去する。さらに化学的剥離でフォトレジスト・マスクを除去する。一実施例では、ＣＭＰなどの平坦化プロセスを利用して、図６に図示するように引張り応力誘電体層１４の上面と同一平面の上面をもつ圧縮応力誘電体層１３を提供してもよい。
さらに別の実施例では、まず圧縮応力誘電体層１３の上に保護マスクを形成して、エッチ・ストップ層１７および引張り応力誘電体層１４の形成中そのままにしておく。
図７を参照すると、さらに圧縮応力誘電体層１３および引張り応力誘電体層１４の上に、従来のウェハ接合法を使って半導体層３０を形成する。例えば、半導体層３０はハンドリング・ウェハ（図示せず）から移設してもよく、半導体層３０を圧縮応力誘電体層１３および引張り応力誘電体層１４の同一平面に接合し、スマート・カット・プロセスにより接合後にハンドリング・ウェハを除去する。スマート・カット・プロセスは典型的には、イオン注入、例えば水素注入による剥離境界面を形成するステップと、次に剥離境界面のハンドリング・ウェハを除去するステップを有する。平坦化した表面に接合する半導体層３０は約５ｎｍから約１００ｎｍの範囲の厚さのシリコン含有材料とすることができる。
次のプロセス・ステップで、図１に図示するように、ｎＦＥＴ領域１５とｐＦＥＴ領域２０を分離する分離領域５を形成する。分離領域５は半導体層３０、圧縮応力誘電体層１３、および引張り応力誘電体層１４を貫通してエッチングし、基板１０の表面でストップする、好ましくはエッチ・ストップ層１７でストップさせて、溝を提供することによって形成する。溝はパターン形成したフォトレジスト・マスクをリアクティブ・イオン・エッチング（ＲＩＥ）またはプラズマ・エッチングなどのドライ・エッチング・プロセスと合わせて使用して形成できる。溝の形成により、応力誘電体層１３、１４は上にある半導体層３０に反対符号の応力を伝達できる。例えば、圧縮応力誘電体層１３は上にある半導体層３０に引張り応力を伝達して引張り応力半導体層１１（アイランド）を作り、引張り応力誘電体層１４は上にある半導体層３０に圧縮応力を伝達して、圧縮応力半導体層（アイランド）１２を作る。圧縮応力半導体層１２内に生じる内在する圧縮応力は約１００ＭＰａから約４００ＭＰａの範囲であり、引張り応力半導体層１１内に生じる内在する引っ張り応力は約１００ＭＰａから約４００ＭＰａの範囲である。
溝には任意で従来のライナー材料、例えば酸化物で内側を被覆してもよく、その後ＣＶＤまたはその種の他の堆積プロセスを利用して、ポリシリコンまたはその種の他のＳＴＩ誘電材料で溝を埋める。ＳＴＩ誘電体層は堆積後任意で密度を高めてもよい。化学的機械研磨（ＣＭＰ）などの従来の平坦化プロセスを任意で利用して、平坦な構造にしてもよい。
次に従来のｎＦＥＴおよびｐＦＥＴ形成プロセスを行って、図１に図示するように、ｎＦＥＴ領域１５に少なくとも１つのｎＦＥＴデバイス２５を、ｐＦＥＴ領域２０に少なくとも１つのｐＦＥＴデバイス２６を形成できる。各デバイス領域１５、２０にはデバイスを１つだけしか描いていないが、複数のデバイスも想定され、本発明の範囲内にあることに留意する。
ここで、図２に図示する構造を製造する本発明の第２の実施例を図８〜図１３を参照して説明する。図８を参照すると、Ｓｉ含有ウェハ３５の上に絶縁材料層４０を有する初期構造が提供される。絶縁材料層４０はＳｉＯ２などの酸化物とすることができ、化学蒸着法などの従来の堆積プロセスでＳｉ含有ウェハ３５の上に堆積する。絶縁材料層３５は約１０ｎｍ〜約１００ｎｍの範囲の厚さとすることができる。
図９を参照すると、一連の第１プロセス・ステップでは、ｐＦＥＴ領域２０を初期構造の一部内に形成する。絶縁材料層４０の上に第１フォトレジスト・マスクを形成し、第１フォトレジスト・マスクは第１絶縁材料層４０の一部を露出させる。次に絶縁材料層４０の露出部分をエッチングして、Ｓｉ含有ウェハ３５の第１の部分を露出させる。絶縁材料層４０のエッチングの後、第１フォトレジスト・マスクを化学的剥離する。次にＳｉ含有層の少なくとも第１の部分の上に第１の応力誘電材料１４を堆積する。第１の応力誘電材料１４は内在する引張り応力をもち、以下引張り応力誘電体層１４と呼ぶ。図６に図示する前述の実施例で形成した引張り応力誘電体層１４と同様に、引張り応力誘電体層１４は好ましくはＳｉ３Ｎ４を有し、化学蒸着法で堆積し、その堆積プロセスの条件は堆積層内に約１０００ＭＰａから約２２００ＭＰａの範囲の内在する引張り応力を提供するように選択する。
堆積後、基板１０のｐＦＥＴ領域２０内の引張り応力誘電体層１４の部分を保護する別のフォトレジスト・マスクを形成し、フォトレジスト・マスクおよび絶縁材料層４０に対して高選択性をもつエッチング・プロセスにより基板１０のｎＦＥＴ領域１５から引張り応力誘電体層１４の露出部分を除去する。エッチング後、フォトレジストは化学的剥離を使って除去する。
次に、ポリシリコン層をブランケット堆積およびエッチングして、ｐＦＥＴ領域２０内の引張り応力誘電体層１４の上にポリシリコン・キャップ４５を形成する。ポリシリコン・キャップ４５は化学蒸着法などの堆積で形成し、典型的には約２０ｎｍから約５０ｎｍの範囲の厚さをもつ。ポリシリコン・キャップ４５はその後の処理中に引張り応力誘電体層１４内の内在する応力を維持するのに役立つ。
さらに図９を参照して、次の一連のプロセス・ステップでは、初期構造の第２の部分内にｎＦＥＴ領域１５を形成する。ｎＦＥＴ領域１５の処理はｐＦＥＴ領域２０の処理と同様である。具体的には、絶縁材料４０の第２の部分を除去してＳｉ含有ウェハ３５の第２の部分を露出させる。圧縮内部応力をもつ第２の応力誘電材料１３をブランケット堆積およびエッチングして、ｎＦＥＴ領域１５内に圧縮応力誘電体層１３を設ける。圧縮応力誘電体層１３の上にポリシリコン・キャップ４６を形成する。図５に図示する前述の実施例で形成した圧縮応力誘電体層１３と同様に、圧縮応力誘電体層１３は好ましくはＳｉ３Ｎ４を有し、化学蒸着法で堆積し、その堆積プロセスの条件は堆積層内に約１０００ＭＰａから約２６００ＭＰａの範囲の内在する圧縮応力を提供するように選択する。
図１０を参照すると、次のプロセス・ステップでは、圧縮応力誘電体層１３または引張り応力誘電体層１４を実質的にエッチングせずに、絶縁材料層４０およびポリシリコン・キャップ４５、４６の除去に対して高選択性をもって、絶縁材料層４０の残りの部分およびポリシリコン・キャップ４５、４６をエッチング・プロセス、例えばウェット・エッチングまたはドライ・エッチングにより除去する。絶縁材料層４０の残りの部分を除去すると、圧縮応力誘電体層１３と引張り応力誘電体層１４の間にＳｉ含有ウェハ３５の表面が露出する。
さらに図１０を参照して、圧縮応力誘電体層１３および引張り応力誘電体層１４に対して高選択性をもつリアクティブ・イオン・エッチング（ＲＩＥ）などの方向性エッチング・プロセスが、Ｓｉ含有ウェハ３５の露出面を垂直に凹ませる。このエッチング・プロセスは時間調節される。このプロセス・ステップ中、圧縮応力誘電体層１３および引張り応力誘電体層１４内の内在する応力の部分がＳｉ含有ウェハ３５に伝達し、応力誘電体層１３、１４はＳｉ含有ウェハ３５に反対符号の応力をかける。
図１１を参照すると、さらにＳｉ含有ウェハ３５の凹面に第２酸化物層４７、例えばＳｉＯ２を堆積して、化学的機械研磨を利用して平坦化し、圧縮応力誘電体層１３および引張り応力誘電体層１４と同一平面になるようにする。第２酸化物層４７の上面をさらに、高選択性のエッチング・プロセスによって圧縮応力誘電体層１３および引張り応力誘電体層１４の同一面から凹ませる。次に、堆積および平坦化プロセスを利用して、第２酸化物層４７、圧縮応力誘電体層１３、および引張り応力誘電体層１４の上に平坦な上面のポリシリコン層４８を形成する。
図１２を参照すると、次のプロセス・ステップで、水素イオン、またはその種の他のイオンをＳｉ含有ウェハ３５に注入することによって、Ｓｉ含有ウェハ３５内に剥離境界面２８を形成する。剥離境界面２８の形成後、さらにハンドリング・ウェハ５０を平らな上面のポリシリコン層４８に接合する。接合は、ハンドリング・ウェハ５０を平坦な上面のポリシリコン層４８の面に密着させた後、接合できる条件で２つの接触面を加熱（室温以上）することによって成し遂げる。加熱ステップは外部のエネルギーを利用してもしくは利用せずに行ってもよい。接合中、Ｓｉ含有ウェハ３５は剥離境界面２８付近が分離し、図１３に図示されるように、剥離境界面２８の下に位置するＳｉ含有ウェハ３５の部分が除去され、剥離境界面２８の上のＳｉ含有ウェハの部分３５’が残る。
Ｓｉ含有ウェハの残りの部分３５’はさらに、第２酸化物層４７まで、化学的機械研磨（ＣＭＰ）または研削などの平坦化を受けさせる。平坦化後、第２酸化物層４７を、Ｓｉ含有ウェハの残りの部分３５’を実質的にエッチングしない選択的エッチング・プロセスで除去する。図２は上記エッチング・プロセスが形成した結果の構造を示す。
図２を参照すると、第２酸化物層４７を除去したあと、圧縮応力誘電体層１３は上にあるＳｉ含有ウェハの残りの部分に引張り応力を伝達して、引張り応力半導体層１１（アイランド）となり、引張り応力誘電体層１４は上にあるＳｉ含有ウェハの残りの部分に圧縮応力を伝達して圧縮応力半導体層（アイランド）１２になる。圧縮応力半導体層１２内に生じる内在する圧縮応力は約１００ＭＰａから約３００ＭＰａの範囲であり、引張り応力半導体層１１内に生じる内在する引っ張り応力は約１００ＭＰａから約３００ＭＰａの範囲である。
圧縮応力誘電体層１３および引張り応力誘電体層１４の代替法では、圧縮膜をＳｉＧｅとし、引張り膜を炭素をドーピングしたＳｉとしてもよい。さらに、引張り膜に変換する圧縮膜へのＧｅ注入を採用することもできよう。例えば、圧縮Ｓｉ３Ｎ４層をイオン注入によりＧｅを注入することによって引張り膜に変換してもよく、そこで注入濃度は５×１０１４原子／ｃｍ３から約１×１０１６の範囲で、注入エネルギーを約１０ｋｅＶから約１００ｋｅＶの範囲である。
本発明をその好適な実施例に関して具体的に図示、説明してきたが、当業者には本発明の精神および範囲を逸脱することなく形態および詳細に前述並びにその他の変更を行えることは理解されるであろう。そのため、本発明は説明および例示したそのままの形態および詳細に制限されるものではなく、添付の請求項の範囲内にある。
本発明者による発明を詳細に説明してきたように、特許請求の範囲に記載のとおり新規性を主張し、特許証による保護を望む。
Claims (5)
- 基板を製造する方法であって、
基板の第１の部分に圧縮応力誘電体層を形成するステップと、
基板の第２の部分に引張り応力誘電体層を形成するステップと、
前記圧縮応力誘電体層および前記引張り応力誘電体層の上に半導体層を形成するステップと、
前記半導体層を貫通し、前記引張り応力誘電体層を前記圧縮応力誘電体層から分離する分離領域を形成するステップとを有し、
前記圧縮応力誘電体層が前記圧縮応力誘電体層の上にある前記半導体層の部分に引張り応力を伝達するとともに、前記引張り応力誘電体層が前記引張り応力誘電体層の上にある前記半導体層の部分に圧縮応力を伝達する、
基板を製造する方法。 - 基板を形成する方法であって、
Ｓｉ含有基板の第１の部分に引張り応力誘電体層を配置し、前記Ｓｉ含有基板の第２の部分に圧縮応力誘電体層を配置するＳｉ含有基板を有する初期構造を提供するステップであって、前記引張り応力誘電体層と前記圧縮応力誘電体層を絶縁材料で分離する、ステップと、
前記絶縁材料を除去して、前記Ｓｉ含有基板の前記第１の部分と前記第２の部分の間の前記Ｓｉ含有基板の部分を露出させるステップと、
前記基板の第１の部分および前記基板の第２の部分に隣接する前記Ｓｉ含有基板に凹部を設けるように、前記Ｓｉ含有基板の前記第１の部分および前記第２の部分から前記Ｓｉ含有基板を凹ませるステップと、
前記Ｓｉ含有基板の凹部上に配置する酸化物を形成するステップであって、前記酸化物を前記圧縮層および前記引張り層の上面と同一平面上にして平坦な上面を提供する、ステップと、
前記平坦な上面にウェハを接合するステップと、
剥離境界面を提供するように前記Ｓｉ含有基板にイオン注入するステップと、
前記剥離面の境界付近で前記Ｓｉ含有基板を分離するステップであって、前記Ｓｉ含有基板の剥離面はそのままである、ステップと、
前記Ｓｉ含有基板の前記凹部上の前記酸化物の表面まで、前記Ｓｉ含有基板の前記剥離面を平坦化するステップであって、前記Ｓｉ含有基板を前記酸化物に平坦化するステップが前記引張り応力の材料と前記圧縮応力の材料の上に半導体層を作る、ステップと、
前記酸化物を除去するステップであって、前記引張り応力誘電体層が前記半導体層に圧縮応力を伝達し、前記圧縮応力誘電体層が前記半導体層に引張り応力を伝達する、ステップと、を有する方法。 - 前記初期構造を提供するステップが、
前記Ｓｉ含有基板の上に前記絶縁材料の層を設けるステップと、
前記Ｓｉ含有基板の前記第１の部分を露出させるように前記絶縁材料の層の第１部分を除去し、前記Ｓｉ含有基板の前記第２の部分を露出させるように前記絶縁材料の層の第２の部分を除去するステップと、
前記Ｓｉ含有基板の前記第１の部分の上に前記引張り応力誘電体層を形成し、前記Ｓｉ含有基板の第２の部分の上に前記圧縮応力誘電体層を形成するステップと、
を有する、請求項２の方法。 - 前記絶縁材料を除去する前に、前記圧縮応力誘電体層および前記引張り応力誘電体層の上にポリシリコン・キャップを形成するステップと、
前記絶縁材料を除去した後で、前記圧縮応力誘電体層および前記引張り応力誘電体層の上の前記ポリシリコン・キャップを除去するステップであって、前記ポリシリコン・キャップが前記圧縮応力誘電体層および引張り応力誘電体層内の応力を維持する、ステップと、
をさらに有する、請求項３の方法。 - 前記基板の第１の部分に圧縮応力誘電体層を形成するステップが、
前記基板上に圧縮応力誘電体層をブランケット堆積するステップと、
前記基板の前記第１の部分の上にある前記圧縮応力誘電体層の部分を保護し、前記圧縮応力誘電体層の残りの部分を露出させたままにする第１の保護マスクを形成するステップと、
前記圧縮応力誘電体層の前記残りの部分を、前記第１の保護マスクと前記基板に対して選択的にエッチングするステップと、
前記第１の保護マスクを除去するステップと、を有する請求項１の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/905,062 US7262087B2 (en) | 2004-12-14 | 2004-12-14 | Dual stressed SOI substrates |
| US10/905,062 | 2004-12-14 | ||
| PCT/US2005/044957 WO2006065759A2 (en) | 2004-12-14 | 2005-12-13 | Dual stressed soi substrates |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008523631A JP2008523631A (ja) | 2008-07-03 |
| JP2008523631A5 JP2008523631A5 (ja) | 2008-10-09 |
| JP5039902B2 true JP5039902B2 (ja) | 2012-10-03 |
Family
ID=36582810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007545712A Expired - Fee Related JP5039902B2 (ja) | 2004-12-14 | 2005-12-13 | デュアル・ストレス（二重応力）ｓｏｉ基板の製造方法および半導体デバイス |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US7262087B2 (ja) |
| EP (1) | EP1825509B1 (ja) |
| JP (1) | JP5039902B2 (ja) |
| CN (1) | CN100495687C (ja) |
| AT (1) | ATE487234T1 (ja) |
| DE (1) | DE602005024611D1 (ja) |
| TW (1) | TWI366264B (ja) |
| WO (1) | WO2006065759A2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4157496B2 (ja) | 2004-06-08 | 2008-10-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7202513B1 (en) * | 2005-09-29 | 2007-04-10 | International Business Machines Corporation | Stress engineering using dual pad nitride with selective SOI device architecture |
| US8319285B2 (en) * | 2005-12-22 | 2012-11-27 | Infineon Technologies Ag | Silicon-on-insulator chip having multiple crystal orientations |
| JP2007335573A (ja) * | 2006-06-14 | 2007-12-27 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US7803690B2 (en) * | 2006-06-23 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Epitaxy silicon on insulator (ESOI) |
| JP5532527B2 (ja) * | 2006-08-03 | 2014-06-25 | 株式会社デンソー | Ｓｏｉ基板およびその製造方法 |
| US7829407B2 (en) * | 2006-11-20 | 2010-11-09 | International Business Machines Corporation | Method of fabricating a stressed MOSFET by bending SOI region |
| US7888197B2 (en) * | 2007-01-11 | 2011-02-15 | International Business Machines Corporation | Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer |
| US20080185655A1 (en) * | 2007-02-02 | 2008-08-07 | United Microelectronics Corp. | Smiconductor device, method for fabricating thereof and method for increasing film stress |
| US20080203485A1 (en) * | 2007-02-28 | 2008-08-28 | International Business Machines Corporation | Strained metal gate structure for cmos devices with improved channel mobility and methods of forming the same |
| US20080237733A1 (en) * | 2007-03-27 | 2008-10-02 | International Business Machines Corporation | Structure and method to enhance channel stress by using optimized sti stress and nitride capping layer stress |
| US7615435B2 (en) * | 2007-07-31 | 2009-11-10 | International Business Machines Corporation | Semiconductor device and method of manufacture |
| US20090095991A1 (en) * | 2007-10-11 | 2009-04-16 | International Business Machines Corporation | Method of forming strained mosfet devices using phase transformable materials |
| US20090140351A1 (en) * | 2007-11-30 | 2009-06-04 | Hong-Nien Lin | MOS Devices Having Elevated Source/Drain Regions |
| US7883956B2 (en) * | 2008-02-15 | 2011-02-08 | International Business Machines Corporation | Method of forming coplanar active and isolation regions and structures thereof |
| US8232186B2 (en) * | 2008-05-29 | 2012-07-31 | International Business Machines Corporation | Methods of integrating reverse eSiGe on NFET and SiGe channel on PFET, and related structure |
| EP2300953B1 (en) * | 2008-06-13 | 2013-01-23 | Nxp B.V. | Intrusion protection using stress changes |
| FR2934085B1 (fr) * | 2008-07-21 | 2010-09-03 | Commissariat Energie Atomique | Procede pour containdre simultanement en tension et en compression les canaux de transistors nmos et pmos respectivement |
| US8138523B2 (en) * | 2009-10-08 | 2012-03-20 | International Business Machines Corporation | Semiconductor device having silicon on stressed liner (SOL) |
| CN102549729B (zh) * | 2009-12-16 | 2015-01-07 | 国家半导体公司 | 用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿 |
| WO2011096265A1 (ja) * | 2010-02-04 | 2011-08-11 | シャープ株式会社 | 転写方法および半導体装置の製造方法並びに半導体装置 |
| US8216905B2 (en) * | 2010-04-27 | 2012-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress engineering to reduce dark current of CMOS image sensors |
| US8318563B2 (en) | 2010-05-19 | 2012-11-27 | National Semiconductor Corporation | Growth of group III nitride-based structures and integration with conventional CMOS processing tools |
| US8377759B2 (en) | 2010-08-17 | 2013-02-19 | International Business Machines Corporation | Controlled fin-merging for fin type FET devices |
| US8592292B2 (en) | 2010-09-02 | 2013-11-26 | National Semiconductor Corporation | Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates |
| US9064974B2 (en) * | 2011-05-16 | 2015-06-23 | International Business Machines Corporation | Barrier trench structure and methods of manufacture |
| US8921209B2 (en) | 2012-09-12 | 2014-12-30 | International Business Machines Corporation | Defect free strained silicon on insulator (SSOI) substrates |
| CN103296013B (zh) * | 2013-05-28 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 射频器件的形成方法 |
| US9018057B1 (en) | 2013-10-08 | 2015-04-28 | Stmicroelectronics, Inc. | Method of making a CMOS semiconductor device using a stressed silicon-on-insulator (SOI) wafer |
| US9190467B2 (en) | 2014-01-08 | 2015-11-17 | Macronix International Co., Ltd. | Semiconductor structure and manufacturing method of the same |
| US20150371905A1 (en) * | 2014-06-20 | 2015-12-24 | Rf Micro Devices, Inc. | Soi with gold-doped handle wafer |
| US20150372096A1 (en) * | 2014-06-20 | 2015-12-24 | Ishiang Shih | High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications |
| US9716581B2 (en) * | 2014-07-31 | 2017-07-25 | Akoustis, Inc. | Mobile communication device configured with a single crystal piezo resonator structure |
| US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
| US9570360B2 (en) | 2014-08-27 | 2017-02-14 | International Business Machines Corporation | Dual channel material for finFET for high performance CMOS |
| US9543323B2 (en) | 2015-01-13 | 2017-01-10 | International Business Machines Corporation | Strain release in PFET regions |
| JP2018101740A (ja) * | 2016-12-21 | 2018-06-28 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
| TWI622169B (zh) * | 2017-02-17 | 2018-04-21 | Powerchip Technology Corporation | 半導體元件的製造方法 |
| CN110660773A (zh) * | 2018-06-28 | 2020-01-07 | 晟碟信息科技（上海）有限公司 | 包含应力消除层的半导体产品衬底 |
Family Cites Families (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3602841A (en) | 1970-06-18 | 1971-08-31 | Ibm | High frequency bulk semiconductor amplifiers and oscillators |
| GB1601059A (en) * | 1978-05-31 | 1981-10-21 | Secr Defence | Fet devices and their fabrication |
| US4853076A (en) | 1983-12-29 | 1989-08-01 | Massachusetts Institute Of Technology | Semiconductor thin films |
| US4655415A (en) | 1985-01-24 | 1987-04-07 | The Garrett Corporation | Helicopter flotation |
| US4665415A (en) | 1985-04-24 | 1987-05-12 | International Business Machines Corporation | Semiconductor device with hole conduction via strained lattice |
| DE3676781D1 (de) | 1985-09-13 | 1991-02-14 | Siemens Ag | Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung. |
| US4958213A (en) | 1987-12-07 | 1990-09-18 | Texas Instruments Incorporated | Method for forming a transistor base region under thick oxide |
| US5354695A (en) | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
| US5459346A (en) | 1988-06-28 | 1995-10-17 | Ricoh Co., Ltd. | Semiconductor substrate with electrical contact in groove |
| US5006913A (en) | 1988-11-05 | 1991-04-09 | Mitsubishi Denki Kabushiki Kaisha | Stacked type semiconductor device |
| US5108843A (en) | 1988-11-30 | 1992-04-28 | Ricoh Company, Ltd. | Thin film semiconductor and process for producing the same |
| US4952524A (en) | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US5310446A (en) | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
| US5060030A (en) | 1990-07-18 | 1991-10-22 | Raytheon Company | Pseudomorphic HEMT having strained compensation layer |
| US5218213A (en) * | 1991-02-22 | 1993-06-08 | Harris Corporation | SOI wafer with sige |
| US5081513A (en) | 1991-02-28 | 1992-01-14 | Xerox Corporation | Electronic device with recovery layer proximate to active layer |
| US5371399A (en) | 1991-06-14 | 1994-12-06 | International Business Machines Corporation | Compound semiconductor having metallic inclusions and devices fabricated therefrom |
| US5134085A (en) | 1991-11-21 | 1992-07-28 | Micron Technology, Inc. | Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories |
| US5391510A (en) | 1992-02-28 | 1995-02-21 | International Business Machines Corporation | Formation of self-aligned metal gate FETs using a benignant removable gate material during high temperature steps |
| US6008126A (en) | 1992-04-08 | 1999-12-28 | Elm Technology Corporation | Membrane dielectric isolation IC fabrication |
| US5268326A (en) * | 1992-09-28 | 1993-12-07 | Motorola, Inc. | Method of making dielectric and conductive isolated island |
| US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US5561302A (en) | 1994-09-26 | 1996-10-01 | Motorola, Inc. | Enhanced mobility MOSFET device and method |
| US5405791A (en) * | 1994-10-04 | 1995-04-11 | Micron Semiconductor, Inc. | Process for fabricating ULSI CMOS circuits using a single polysilicon gate layer and disposable spacers |
| US5444014A (en) * | 1994-12-16 | 1995-08-22 | Electronics And Telecommunications Research Institute | Method for fabricating semiconductor device |
| US5670387A (en) * | 1995-01-03 | 1997-09-23 | Motorola, Inc. | Process for forming semiconductor-on-insulator device |
| US5670798A (en) | 1995-03-29 | 1997-09-23 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same |
| US5679965A (en) | 1995-03-29 | 1997-10-21 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same |
| US5557122A (en) | 1995-05-12 | 1996-09-17 | Alliance Semiconductors Corporation | Semiconductor electrode having improved grain structure and oxide growth properties |
| US6403975B1 (en) | 1996-04-09 | 2002-06-11 | Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev | Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates |
| US5880040A (en) | 1996-04-15 | 1999-03-09 | Macronix International Co., Ltd. | Gate dielectric based on oxynitride grown in N2 O and annealed in NO |
| US5861651A (en) | 1997-02-28 | 1999-01-19 | Lucent Technologies Inc. | Field effect devices and capacitors with improved thin film dielectrics and method for making same |
| US5940736A (en) | 1997-03-11 | 1999-08-17 | Lucent Technologies Inc. | Method for forming a high quality ultrathin gate oxide layer |
| US6309975B1 (en) | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| US6025280A (en) | 1997-04-28 | 2000-02-15 | Lucent Technologies Inc. | Use of SiD4 for deposition of ultra thin and controllable oxides |
| US5960297A (en) | 1997-07-02 | 1999-09-28 | Kabushiki Kaisha Toshiba | Shallow trench isolation structure and method of forming the same |
| JP3139426B2 (ja) | 1997-10-15 | 2001-02-26 | 日本電気株式会社 | 半導体装置 |
| US6066545A (en) | 1997-12-09 | 2000-05-23 | Texas Instruments Incorporated | Birdsbeak encroachment using combination of wet and dry etch for isolation nitride |
| US6274421B1 (en) | 1998-01-09 | 2001-08-14 | Sharp Laboratories Of America, Inc. | Method of making metal gate sub-micron MOS transistor |
| KR100275908B1 (ko) | 1998-03-02 | 2000-12-15 | 윤종용 | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 |
| US6361885B1 (en) | 1998-04-10 | 2002-03-26 | Organic Display Technology | Organic electroluminescent materials and device made from such materials |
| US6165383A (en) | 1998-04-10 | 2000-12-26 | Organic Display Technology | Useful precursors for organic electroluminescent materials and devices made from such materials |
| US5989978A (en) | 1998-07-16 | 1999-11-23 | Chartered Semiconductor Manufacturing, Ltd. | Shallow trench isolation of MOSFETS with reduced corner parasitic currents |
| JP4592837B2 (ja) | 1998-07-31 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6319794B1 (en) | 1998-10-14 | 2001-11-20 | International Business Machines Corporation | Structure and method for producing low leakage isolation devices |
| US6235598B1 (en) | 1998-11-13 | 2001-05-22 | Intel Corporation | Method of using thick first spacers to improve salicide resistance on polysilicon gates |
| US6117722A (en) | 1999-02-18 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | SRAM layout for relaxing mechanical stress in shallow trench isolation technology and method of manufacture thereof |
| US6255169B1 (en) | 1999-02-22 | 2001-07-03 | Advanced Micro Devices, Inc. | Process for fabricating a high-endurance non-volatile memory device |
| US6284626B1 (en) | 1999-04-06 | 2001-09-04 | Vantis Corporation | Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench |
| US6656822B2 (en) | 1999-06-28 | 2003-12-02 | Intel Corporation | Method for reduced capacitance interconnect system using gaseous implants into the ILD |
| US6228694B1 (en) | 1999-06-28 | 2001-05-08 | Intel Corporation | Method of increasing the mobility of MOS transistors by use of localized stress regions |
| US6362082B1 (en) | 1999-06-28 | 2002-03-26 | Intel Corporation | Methodology for control of short channel effects in MOS transistors |
| US6281532B1 (en) | 1999-06-28 | 2001-08-28 | Intel Corporation | Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering |
| KR100332108B1 (ko) | 1999-06-29 | 2002-04-10 | 박종섭 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| TW426940B (en) | 1999-07-30 | 2001-03-21 | United Microelectronics Corp | Manufacturing method of MOS field effect transistor |
| JP3275896B2 (ja) * | 1999-10-06 | 2002-04-22 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6284623B1 (en) | 1999-10-25 | 2001-09-04 | Peng-Fei Zhang | Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect |
| US6476462B2 (en) | 1999-12-28 | 2002-11-05 | Texas Instruments Incorporated | MOS-type semiconductor device and method for making same |
| US6221735B1 (en) | 2000-02-15 | 2001-04-24 | Philips Semiconductors, Inc. | Method for eliminating stress induced dislocations in CMOS devices |
| US6531369B1 (en) | 2000-03-01 | 2003-03-11 | Applied Micro Circuits Corporation | Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe) |
| JP4963140B2 (ja) * | 2000-03-02 | 2012-06-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6368931B1 (en) | 2000-03-27 | 2002-04-09 | Intel Corporation | Thin tensile layers in shallow trench isolation and method of making same |
| US6380021B1 (en) * | 2000-06-20 | 2002-04-30 | Taiwan Semiconductor Manufacturing Company | Ultra-shallow junction formation by novel process sequence for PMOSFET |
| US6493497B1 (en) | 2000-09-26 | 2002-12-10 | Motorola, Inc. | Electro-optic structure and process for fabricating same |
| US6501121B1 (en) | 2000-11-15 | 2002-12-31 | Motorola, Inc. | Semiconductor structure |
| AU2001267880A1 (en) * | 2000-11-22 | 2002-06-03 | Hitachi Ltd. | Semiconductor device and method for fabricating the same |
| JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6563152B2 (en) * | 2000-12-29 | 2003-05-13 | Intel Corporation | Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel |
| US20020086497A1 (en) | 2000-12-30 | 2002-07-04 | Kwok Siang Ping | Beaker shape trench with nitride pull-back for STI |
| US6265317B1 (en) | 2001-01-09 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Top corner rounding for shallow trench isolation |
| US6403486B1 (en) | 2001-04-30 | 2002-06-11 | Taiwan Semiconductor Manufacturing Company | Method for forming a shallow trench isolation |
| US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
| US6498358B1 (en) | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
| US6908810B2 (en) | 2001-08-08 | 2005-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of preventing threshold voltage of MOS transistor from being decreased by shallow trench isolation formation |
| JP2003060076A (ja) | 2001-08-21 | 2003-02-28 | Nec Corp | 半導体装置及びその製造方法 |
| US20030057184A1 (en) | 2001-09-22 | 2003-03-27 | Shiuh-Sheng Yu | Method for pull back SiN to increase rounding effect in a shallow trench isolation process |
| US6656798B2 (en) | 2001-09-28 | 2003-12-02 | Infineon Technologies, Ag | Gate processing method with reduced gate oxide corner and edge thinning |
| US6717216B1 (en) * | 2002-12-12 | 2004-04-06 | International Business Machines Corporation | SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device |
| US6878611B2 (en) * | 2003-01-02 | 2005-04-12 | International Business Machines Corporation | Patterned strained silicon for high performance circuits |
| US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
| US7812340B2 (en) * | 2003-06-13 | 2010-10-12 | International Business Machines Corporation | Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same |
| US7125759B2 (en) * | 2005-03-23 | 2006-10-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor-on-insulator (SOI) strained active areas |
-
2004
- 2004-12-14 US US10/905,062 patent/US7262087B2/en active Active
-
2005
- 2005-12-02 TW TW094142702A patent/TWI366264B/zh active
- 2005-12-13 AT AT05853786T patent/ATE487234T1/de not_active IP Right Cessation
- 2005-12-13 WO PCT/US2005/044957 patent/WO2006065759A2/en active Application Filing
- 2005-12-13 JP JP2007545712A patent/JP5039902B2/ja not_active Expired - Fee Related
- 2005-12-13 DE DE602005024611T patent/DE602005024611D1/de active Active
- 2005-12-13 CN CN200580042739.8A patent/CN100495687C/zh not_active Expired - Fee Related
- 2005-12-13 EP EP05853786A patent/EP1825509B1/en not_active Not-in-force
-
2007
- 2007-04-27 US US11/741,441 patent/US7312134B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006065759A3 (en) | 2007-06-14 |
| DE602005024611D1 (de) | 2010-12-16 |
| CN101076889A (zh) | 2007-11-21 |
| US20070202639A1 (en) | 2007-08-30 |
| EP1825509A2 (en) | 2007-08-29 |
| US20060125008A1 (en) | 2006-06-15 |
| EP1825509B1 (en) | 2010-11-03 |
| TW200636979A (en) | 2006-10-16 |
| JP2008523631A (ja) | 2008-07-03 |
| ATE487234T1 (de) | 2010-11-15 |
| US7312134B2 (en) | 2007-12-25 |
| TWI366264B (en) | 2012-06-11 |
| EP1825509A4 (en) | 2009-04-15 |
| CN100495687C (zh) | 2009-06-03 |
| US7262087B2 (en) | 2007-08-28 |
| WO2006065759A2 (en) | 2006-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5039902B2 (ja) | デュアル・ストレス（二重応力）ｓｏｉ基板の製造方法および半導体デバイス | |
| JP4814304B2 (ja) | 集積回路およびその製造方法 | |
| US7605429B2 (en) | Hybrid crystal orientation CMOS structure for adaptive well biasing and for power and performance enhancement | |
| US7560328B2 (en) | Strained Si on multiple materials for bulk or SOI substrates | |
| US9040373B2 (en) | Silicon device on SI:C-OI and SGOI and method of manufacture | |
| US7619300B2 (en) | Super hybrid SOI CMOS devices | |
| US7034362B2 (en) | Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures | |
| US7498216B2 (en) | Method of forming high-performance CMOS SOI devices on hybrid crystal-oriented substrates | |
| US7528056B2 (en) | Low-cost strained SOI substrate for high-performance CMOS technology | |
| TW200525765A (en) | Strained dislocation-free channels for CMOS and method of manufacture | |
| US20130285118A1 (en) | CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION | |
| EP2050128A2 (en) | Raised sti structure and superdamascene technique for nmosfet performance enhancement with embedded silicon carbon | |
| JP4328708B2 (ja) | Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造 | |
| JP2006012995A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120318 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120511 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |