JP5004386B2 - Display device and driving method thereof - Google Patents
Display device and driving method thereof Download PDFInfo
- Publication number
- JP5004386B2 JP5004386B2 JP2001243091A JP2001243091A JP5004386B2 JP 5004386 B2 JP5004386 B2 JP 5004386B2 JP 2001243091 A JP2001243091 A JP 2001243091A JP 2001243091 A JP2001243091 A JP 2001243091A JP 5004386 B2 JP5004386 B2 JP 5004386B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- gate
- drain
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Description
【0001】
【発明の属する技術分野】
本発明は表示装置及びその駆動方法に関し、特に携帯可能な表示装置に用いて好適な表示装置及びその駆動方法に関する。
【0002】
【従来の技術】
近年、携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。
【0003】
図7に従来例に係る液晶表示装置の一表示画素の回路構成図を示す。絶縁性基板(不図示)上に、ゲート信号線51、ドレイン信号線61とが交差して形成されており、その交差部近傍に両信号線51、61に接続された画素選択TFT65が設けられている。TFT65のソース11sは液晶21の表示電極80に接続されている。
【0004】
また、表示電極80の電圧を1フィールド期間、保持するための補助容量85が設けられており、この補助容量85の一方の端子86はTFT65のソース11sに接続され、他方の電極87には各表示画素に共通の電位が印加されている。
【0005】
ここで、ゲート信号線51に走査信号が印加されると、TFT65はオン状態となり、ドレイン信号線61からアナログ映像信号が表示電極80に伝達されると共に、補助容量85に保持される。表示電極80に印加された映像信号電圧が液晶21に印加され、その電圧に応じて液晶21が配向することにより液晶表示を得ることができる。
【0006】
したがって、動画像、静止画像に関係なく表示を得ることができる。かかる液晶表示装置に静止画像を表示する場合、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリの残量表示として、乾電池の画像を表示することになる。
【0007】
しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても、動画像を表示する場合と同様に、走査信号でTFT65をオン状態にして、映像信号を各表示画素に再書き込みする必要が生じていた。
【0008】
そのため、走査信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部LSIは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。
【0009】
これに対して、各表示画素にスタティック型メモリを備えた液晶表示装置が特開平8−194205号に開示されている。同公報の一部を引用して説明すると、この液晶表示装置は、図8に示すように、2段インバータINV1,INV2を正帰還させた形のメモリ、即ちスタティック型メモリをデジタル映像信号の保持回路として用いることにより、消費電力を低減するものである。
【0010】
ここで、スタティック型メモリに保持された2値デジタル映像信号に応じて、スイッチ素子24は参照線Vrefと表示電極80との間の抵抗値を制御し、液晶21のバイアス状態を調整している。一方、共通電極には交流信号Vcomを入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である。
【0011】
上述したように、デジタル映像信号を保持するためのスタティック型メモリを備えた液晶表示装置では、低階調度の静止画像を表示すると共に、消費電力を低減するのに適している。
【0012】
【発明が解決しようとする課題】
しかしながら、上述した構成の液晶表示装置は以下の問題点を有していた。この問題点について図9を参照しながら説明する。いま、画素選択TFT65のソース11sが「L(ロウ)」レベルであり、インバータINV1の出力ノードに「H(ハイ)」レベルが保持されているとする。
【0013】
この保持状態から、外部回路よりドレイン信号線61に「H」を出力し、スタティック型メモリに「H」の書き込みを行う場合、インバータINV2のNチャネル型TFTがオンしているので、図の破線で示すように、ドレイン信号線61→TFT65→Nチャネル型TFTの経路で電流が流れる。つまり、「H」レベルと「L」レベルの引っ張り合いが起こり、「H」の低下により誤書き込みが生じるおそれがある。
【0014】
ここで、「H」のデータを正常に書き込むためには、TFT65のソース11sがインバータINV1のしきい値電圧より高くするという条件を満足しなければならないが、上記の電流経路が存在するためにTFT65のソース11sが低下してしまうおそれがある。
【0015】
そこで、上記条件を満足するためには次の対策が考えられる。
▲1▼外部回路からドレイン線61に供給する「H」レベルの電圧を高くする。
▲2▼画素TFT65のオン抵抗を下げるためにゲート信号線51が選択された時の電圧を高くするか、TFT65のチャネル幅を大きくする。
【0016】
しかしながら、▲1▼は外部回路の電源電圧が上昇するため消費電力が増加してしてしまうという欠点がある。▲2▼はゲートドライバの電源電圧の上昇、TFTサイズが増加し、画素の微細ピッチでのレイアウトが困難となるという欠点がある。
【0017】
本発明は、表示画素にデジタル映像データを保持するためのスタティック型メモリを備えた表示装置において、当該スタティック型メモリへのデータの誤書き込みを防止すると共に、低消費電力化及び画素の微細レイアウトを可能とした表示装置を提供するものである。
【0018】
【課題を解決するための手段】
本願に開示される発明のうち、主なものの概要を説明すれば以下の通りである。
【0019】
すなわち、本発明の第1の構成は、基板上の一方向に配置された複数のゲート信号線と、前記ゲート線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からの走査信号により選択されると共に前記ドレイン信号線から映像信号が供給される表示画素がマトリックス状に配置された表示装置において、前記表示画素内に配置され、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号が書き込まれると共にそのデジタル映像信号を保持する保持回路と、前記デジタル映像信号の書き込み終了後に前記保持回路に供給される電源電圧を昇圧する昇圧回路とを備え、前記保持回路の出力に応じて表示を行うものである。
【0020】
かかる構成によれば、保持回路に供給する電源電圧を書き込み時には、デジタル映像信号を保持できる程度に低く設定し、書き込み後の表示時には良好な画像が得られる程度に高く設定することができるので、当該保持回路へのデジタル映像信号の誤書き込みを防止すると共に、低消費電力化を図ることができる。
【0021】
また、上記構成によれば、画素選択素子を小さくすることができるので画素の微細レイアウトを行う可能となる。
【0022】
上記構成において、前記保持回路は正帰還された2段のインバータ回路から構成することにより、回路素子数を最小限にすることができる。また、インバータ回路は低消費電力化のためにはCMOS型インバータであることが望ましい。
【0023】
また上記構成において、前記保持回路の出力に応じて表示電極に供給する信号を選択する信号選択回路を備え、該信号選択回路は前記保持回路からの信号がゲートに印加された複数の薄膜トランジスタから成る。保持回路の出力に応じた表示を可能にすると共に、信号選択回路の回路素子数を低減するためである。
【0024】
更に、上記構成において、前記昇圧回路により昇圧された電源電圧は、前記表示電極に供給する信号に前記薄膜トランジスタのしきい値電圧を加えた電圧より高いことである。これにより、表示電極に供給する信号が低下するのが防止されるので、コントラストの良い、良質な画像表示を得ることができる。
【0025】
また、本発明の表示装置の駆動方法は、基板上の一方向に配置された複数のゲート信号線と、前記ゲート線と交差する方向に配置された複数のドレイン信号線と、前記ゲート信号線からの走査信号により選択され、前記ドレイン信号線から映像信号が供給される共にマトリックス状に配置された表示画素と、前記表示画素内に前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号が書き込まれると共にそのデジタル映像信号を保持する保持回路と、前記保持回路に供給される電源電圧を昇圧する昇圧回路とを備える表示装置の駆動方法において、前記ゲート信号線から入力される信号に応じて前記ドレイン信号線からのデジタル映像信号を前記保持回路に書き込んだ後に、前記昇圧回路により前記保持回路に供給される電源電圧を昇圧し、前記保持回路によって保持されたデジタル映像信号に応じて画像表示を行うものである。
【0026】
かかる構成によれば、当該保持回路へのデジタル映像信号の誤書き込みを防止すると共に、低消費電力化を図ることができる。
【0027】
【発明の実施の形態】
次に、本発明の実施形態に係る表示装置について説明する。図1に第1の実施形態に係る液晶表示装置の回路構成図を示す。
【0028】
絶縁基板10上に、走査信号を供給するゲートドライバ50に接続された複数のゲート信号線51が一方向に配置されており、これらのゲート信号線51と交差する方向に複数のドレイン信号線61が配置されている。
【0029】
ドレイン信号線61には、ドレインドライバ60から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタSP1,SP2,…,SPnがオンし、データ信号線62のデータ信号(アナログ映像信号又はデジタル映像信号)が供給される。
【0030】
液晶表示パネル100は、ゲート信号線51からの走査信号により選択されると共に、ドレイン信号線61からのデータ信号が供給される複数の表示画素200がマトリックス状に配置されて構成されている。
【0031】
以下、表示画素200の詳細な構成について説明する。ゲート信号線51とドレイン信号線61の交差部近傍には、Pチャネル型TFT41及びNチャネル型42から成る回路選択回路40が設けられている。TFT41,42の両ドレインはドレイン信号線61に接続されると共に、それらの両ゲートは回路選択信号線88に接続されている。TFT41,42は、回路選択信号線88からの回路選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路40と対を成して、Pチャネル型TFT44及びNチャネル型TFT45から成る回路選択回路43が設けられている。
【0032】
これにより、後述するアナログ表示モード(フルカラー動画像対応)とデジタル表示モード(低消費電力、静止画像対応)とを選択して切換えることが可能となる。また、回路選択回路40に隣接して、Nチャネル型TFT71及びNチャネル型TFT72から成る画素選択回路70が配置されている。TFT71,72はそれぞれ回路選択回路40のTFT41,42と縦列に接続されると共に、それらの両ゲートにはゲート信号線51が接続されている。TFT71,72はゲート信号線51からの走査信号に応じて両方が同時にオンするように構成されている。
【0033】
また、アナログ映像信号を保持するための補助容量85が設けられている。補助容量85の一方の電極86はTFT71のソース11sに接続されている。他方の電極87は共通の補助容量線81に接続され、バイアス電圧Vscが供給されている。TFT71のゲートが開いてアナログ映像信号が液晶21に印加されると、その信号は1フィールド期間保持されなければならないが、液晶21のみではその信号の電圧は時間経過とともに次第に低下してしまう。そうすると、表示むらとして現れてしまい良好な表示が得られなくなる。そこでその電圧を1フィールド期間保持するために補助容量85を設けている。
【0034】
この補助容量85と液晶21との間には、回路選択回路43のPチャネル型TFT44が設けられ、回路選択回路40のTFT41と同時にオンオフするように構成されている。また、画素選択回路70のTFT72と液晶21の表示電極80との間には、保持回路110、信号選択回路120が設けられている。
【0035】
保持回路110は、正帰還された2つのインバータ回路から成り、デジタル2値を保持するスタティック型メモリを構成している。ここで、インバータ回路は低消費電力化のため静消費電流が少ないCMOS型インバータ回路であることが好ましい。
【0036】
また、信号選択回路120は、保持回路110からの信号に応じて信号を選択する回路であって、2つのNチャネル型TFT121、122で構成されている。TFT121、122のゲートには保持回路110からの相補的な出力信号がそれぞれ印加されているので、TFT121、122は相補的にオンオフする。
【0037】
ここで、TFT122がオンすると交流駆動信号(信号B)が選択され、TFT121がオンするとその対向電極信号VCOM(信号A)が選択され、回路選択回路43のTFT45を介して、液晶21に電圧を印加する表示電極80に供給される。
【0038】
デジタル表示モード時において、一垂直期間の間に全ドットスキャンが行われ、保持回路110にはドレイン信号線61からのデジタル映像データが書き込まれる。ここで、保持回路110を構成する2つのインバータ回路に供給される電源電圧VDDをデータ書き込み期間中は、保持回路110がデータを保持するのに必要な最小な電圧(例えば3V)に設定すると共に、データ書き込み期間終了後、保持回路110に保持されたデータに基づく表示(静止画像の表示)を行う期間については、より高電圧に昇圧するようにした。
【0039】
このとき、電源電圧VDDは、信号A,Bの最も高い電圧にTFT121,122のしきい値電圧(Vt)を加えた電圧より高い電圧まで昇圧することが好ましい。すなわち、VDD > Vt + max(信号A,信号B) という関係を満たすことである。このVDDとしては8V程度が適当である。この関係を満たさない場合には、TFT121,122によって信号A,Bをレベル低下することなく表示電極80に供給し充電することができず、液晶表示のコントラストが悪化するからである。
【0040】
次に、液晶パネル100の周辺回路について説明すると、液晶パネル100の絶縁性基板10とは別基板の外付け回路基板90には、パネル駆動用LSI91が設けられている。この外付け回路基板90のパネル駆動用LSI91から垂直スタート信号STVがゲートドライバ50に入力され、水平スタート信号STHがドレインドライバ60に入力される。また映像信号がデータ線62に入力される。
【0041】
また、外付け回路基板90には上述の保持回路110を構成する2つのインバータ回路に供給される電源電圧VDDを昇圧するための昇圧回路95が設けられている。昇圧回路95は、タイミングコントローラ(不図示)から書き込み期間の終了信号Vendに基づいて昇圧を開始する。
【0042】
タイミングコントローラ(不図示)外部からの垂直同期信号Vsyncに基づいてこの信号Vendを作成するが、垂直同期信号Vsync自体を用いてもよい。昇圧回路95としては適宜選択することができるが例えばチャージポンプ型の回路を用いることができる。
【0043】
図2に昇圧回路95の回路構成例を示す。図2において、160は、書き込み期間の終了信号Vendに応じて発振動作を開始するリングオシレータ(Ring
Oscillator)である。このリングオシレータ160の発振クロックはインバータを通してコンデンサC1,C2の一端に印加されている。ここで、コンデンサC1に印加されるクロックPCLK2とコンデンサC2に印加されるクロックPCLK1と互いに逆位相となるように上記インバータの段数が決定されている。
【0044】
また、リングオシレータ160及びインバータの電源電圧はVddであるとする。したがって、クロックPCLK1及びクロックPCLK2の振幅もVddである。コンデンサC1の他端はTFT161とTFT162の接続点N1に結合されている。
【0045】
また、コンデンサC2の他端はTFT163とTFT164の接続点N2に結合されている。ここで、TFT161及びTFT163はNチャネル型であり、それらのソースには電源電圧Vdd(例えば、3V)が供給されている。TFT162及びTFT164はPチャネル型であり、それらのソースは互いに接続されている。この共通ソースから昇圧された電圧VPPが得られる。
【0046】
また、初期状態において、接続点N1の電圧を電源電圧Vddには設定するための初期設定用のTFT165が設けられている。同様に、初期状態において、接続点N2の電圧を電源電圧Vddには設定するための初期設定用のTFT166が設けられている。これらのTFT165及びTFT166はいずれもNチャネル型であって、それらのゲート及びソースには電源電圧Vddが供給されている。
【0047】
上述した構成の昇圧回路の動作を説明すれば以下の通りである。終了信号Vendに応じてリングオシレータ160は発振動作を開始すると、コンデンサC1にクロックPCLK2が印加され、コンデンサC2には逆位相のクロックPCLK1が印加される。クロックPCLK2がハイレベルの時、容量結合により接続点N1の電圧は上昇する。コンデンサC1の容量値は接続点N1に付随する寄生容量の容量値より十分大きければ、接続点N1の電圧は2Vddである。例えば、Vddが3Vであれば、接続点N1の電圧は6Vとなる。このとき、TFT162及び163がオンするので、TFT162を通して昇圧された電圧6Vが電圧VPPとして出力される。
【0048】
次に、クロックPCLK2がロウレベルに落ち、クロックPCLK1がハイレベルに立ち上がると、容量結合により接続点N2の電圧は上昇する。コンデンサC2の容量値は接続点N2に付随する寄生容量の容量値より十分大きければ、接続点N2の電圧は2Vddである。例えば、Vddが3Vであれば、接続点N1の電圧は6Vとなる。これにより、TFT162及び163はオフし、TFT161及び164がオンする。すると、接続点N1の電圧は再びVdd(3V)に戻る。同時に、TFT164を通して昇圧された電圧6Vが電圧VPPとして出力される。上記の動作が繰り返されることにより、電源電圧Vddが昇圧され、電圧VPPとして出力される。
【0049】
図3は映像信号の切換回路の回路構成図である。スイッチSW1が端子P2側と接続されると入力端子Dinから入力されたnビットのデジタル映像信号はDAコンバータ130によってアナログ映像信号に変換された後、データ線62に出力される。
【0050】
一方、スイッチSW1が端子P1側に切り換わると、nビットのデジタル映像信号の例えば最上位ビットがデータ線62に出力される。スイッチSW1の切換えは、アナログ表示モードと低消費電力対応のデジタル表示モードの切換えを制御するモード切換信号MDに応じて行われる。
【0051】
次に、図1乃至図4を参照しながら、上述した構成の表示装置の駆動方法について説明する。図4は、液晶表示装置がデジタル表示モードに選択された場合のタイミング図である。
(1)アナログ表示モードの場合
モード切換信号MDに応じて、アナログ表示モードが選択されると、データ信号線62にアナログ映像信号が出力される状態に設定されると共に、回路選択信号線88が「L」となり、回路選択回路40,43のTFT41,44がオンする。
【0052】
また、水平スタート信号STHに基づくサンプリング信号に応じてサンプリングトランジスタSPがオンしデータ信号線62のアナログ映像信号がドレイン信号線61に供給される。
【0053】
また、垂直スタート信号STVに基づいて、走査信号がゲート信号線51に供給される。走査信号に応じて、TFT71がオンすると、ドレイン信号線61からアナログ映像信号Sigが表示電極80に伝達されると共に、補助容量85に保持される。表示電極80に印加された映像信号電圧が液晶21に印加され、その電圧に応じて液晶21が配向することにより液晶表示を得ることができる。
【0054】
このアナログ表示モードでは、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板90のLSI91、各ドライバ50,60にはそれらを駆動するために、絶えず電力が消費されている。
(2)デジタル表示モード
モード切換信号MDに応じて、デジタル表示モードが選択されると、データ信号線62にデジタル映像信号が出力される状態に設定されると共に、回路選択信号線88の電位が「H」となり、保持回路110が動作可能な状態になる。また、回路選択回路40,43のTFT41,44がオフすると共に、TFT42,45がオンする。
【0055】
また、外付け回路基板90のパネル駆動用LSI91から、ゲートドライバ50及びドレインドライバ60にスタート信号STV,STHが入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタSP1,SP2,…,SPnが順にオンしてデジタル映像信号Sigをサンプリングして各ドレイン信号線61に供給する。
【0056】
ここで第1行、即ち走査信号G1が印加されるゲート信号線51について説明する。まず、走査信号G1によってゲート信号線51に接続された各表示画素P11、P12、…P1nの各TFTが1水平走査期間オンする。
【0057】
第1行第1列の表示画素P11に注目すると、サンプリング信号SP1によってサンプリングしたデジタル映像信号S11がドレイン信号線61に入力される。そしてTFT72が走査信号G1によってオン状態になるとそのドレイン信号D1が表示画素P11の保持回路110に書き込まれる。
【0058】
この書き込み時には、保持回路110の2つのインバータ回路に供給される電源電圧VDDは、保持回路110がデータを保持するのに必要な最小な電圧(例えば3V)に設定されている。このため、図1に示したインバータINV2のNチャネル型TFTのオン抵抗が高くなると共に、インバータINV1のしきい値が下がるので、インバータINV1の出力ノードが「H」レベルのときに、ドレイン信号D1(=デジタル映像信号S11)の「H」レベルを書き込む場合に、書き込みの余裕度が向上する。
【0059】
すなわち、ドレイン信号D1(=デジタル映像信号S11)の「H」レベルの電圧を下げることができるので、ドレインドライバ60等の駆動回路の電源電圧を低くすることができる。また、画素選択回路70を構成するTFT72のサイズも小さくすることができる。
【0060】
この保持回路110で保持された信号は、信号選択回路120に入力されて、この信号選択回路120で信号A又は信号Bを選択して、その選択した信号が表示電極80に印加され、その電圧が液晶21に印加される。こうしてゲート信号線51から最終行のゲート信号線51まで走査することにより、1画面分(1フィールド期間)の書き込みが終了する。
【0061】
その後、保持回路110に保持されたデータに基づく表示(静止画像の表示)を行う。そして、書き込み期間の終了信号Vendに応じて、昇圧回路95が動作し、保持回路110に供給される電源電圧VDDが昇圧される。このとき、電源電圧VDDは、信号A,Bの最も高い電圧にTFT121,122のしきい値電圧(Vt)を加えた電圧より高い電圧まで昇圧することが好ましい。
【0062】
これにより、TFT121,122によって信号A,Bはレベル低下することなく表示電極80へ供給されるので、良好な画質の表示を得ることができる。
【0063】
なお、このデジタル表示モード時には、ゲートドライバ50並びにドレインドライバ60及び外付けのパネル駆動用LSI91への電圧供給を停止しそれらの駆動を止める。保持回路110には常に電圧VDD,VSSを供給して駆動し、また対向電極電圧を対向電極32に、各信号A及びBを選択回路120に供給する。
【0064】
即ち、保持回路110にこの保持回路を駆動するためのVDD、VSSを供給し、対向電極には対向電極電圧VCOM(信号A)を印加し、液晶表示パネル100がノーマリーホワイト(NW)の場合には、信号Aには対向電極32と同じ電位の電圧を印加し、信号Bには液晶を駆動するための交流電圧(例えば60Hz)を印加するのみである。そうすることにより、1画面分を保持して静止画像として表示することができる。また他のゲートドライバ50、ドレインドライバ60及び外付けLSI91には電圧が印加されていない状態である。
【0065】
このとき、ドレイン信号線61にデジタル映像信号で「H(ハイ)」が保持回路110に入力された場合には、信号選択回路120において第1のTFT121には「L」が入力されることになるので第1のTFT121はオフとなり、他方の第2のTFT122には「H」が入力されることになるので第2のTFT122はオンとなる。
【0066】
そうすると、信号Bが選択されて液晶には信号Bの電圧が印加される。即ち、信号Bの交流電圧が印加され、液晶が電界によって立ち上がるため、NWの表示パネルでは表示としては黒表示として観察できる。
【0067】
ドレイン信号線61にデジタル映像信号で「L」が保持回路110に入力された場合には、信号選択回路120において第1のTFT121には「H」が入力されることになるので第1のTFT121はオンとなり、他方の第2のTFT122には「L」が入力されることになるので第2のTFT122はオフとなる。
【0068】
そうすると、信号Aが選択されて液晶には信号Aの電圧が印加される。即ち、対向電極32と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、NWの表示パネルでは表示としては白表示として観察できる。
【0069】
このように、1画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ50,60及びLSI91の駆動を停止するので、その分、低消費電力化することができる。
【0070】
上述したように、本発明の実施形態によれば、1つの液晶表示パネル100でフルカラーの動画像表示(アナログ表示モードの場合)と、デジタル階調表示(デジタル表示モードの場合)という2種類の表示に対応することができる。また、保持回路110の書き込み時の誤動作を防止することができると共に、低消費電力及び画素の微細レイアウトが可能となる。
【0071】
また、上述の実施形態ではアナログ表示モードとデジタル表示モードを選択可能な表示装置について説明したが、本発明はデジタル映像信号を書き込み、保持する回路110を備え、その保持信号に応じて画像表示を行う表示装置に広く適用することができるものである。
【0072】
また、本発明の表示装置は、液晶表示装置の中でも特に、反射型液晶表示装置に適用することが好ましい。そこで、この反射型液晶表示装置のデバイス構造について図5を参照しながら説明する。
【0073】
図5に示すように、一方の絶縁性基板10上に、多結晶シリコンから成り島化された半導体層11上にゲート絶縁膜12を形成し、半導体層11の上方であってゲート絶縁膜12上にゲート電極13を形成する。
【0074】
ゲート電極13の両側に位置する下層の半導体層11には、ソース11s及びドレイン11dが形成されている。ゲート電極13及びゲート絶縁膜12上には層間絶縁膜14を堆積し、そのドレイン11dに対応した位置及びソース11sに対応した位置にコンタクトホール15が形成されており、そのコンタクトホール15を介してドレイン11dはドレイン電極16に接続されており、ソース11sは層間絶縁膜14上に設けた平坦化絶縁膜17に設けたコンタクトホール18も介して表示電極19に接続されている。
【0075】
平坦化絶縁膜17上に形成された各表示電極19はアルミニウム(Al)等の反射材料から成っている。各表示電極19及び平坦化絶縁膜17上には液晶21を配向するポリイミド等から成る配向膜20が形成されている。
【0076】
他方の絶縁性基板30上には、赤(R)、緑(G)、青(B)の各色を呈するカラーフィルタ31、ITO(Indium Tin Oxide)等の透明導電性膜から成る対向電極32、及び液晶21を配向する配向膜33が順に形成されている。カラー表示としない場合にはカラーフィルタ31は不要である。
【0077】
こうして形成された一対の絶縁性基板10,30の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶21を充填して、反射型液晶表示装置が完成する。
【0078】
図中点線矢印で示すように、観察者1側から入射した外光は、対向電極基板30から順に入射し、表示電極19によって反射されて、観察者1側に出射し、表示を観察者1が観察することができる。
【0079】
このように、反射型液晶表示装置は外光を反射させて表示を観察する方式であり、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、そのバックライトを点灯させるための電力を必要としない。従って、本発明の表示装置として、バックライト不要で省消費電力化に適した反射型液晶表示装置であることが好ましい。
【0080】
上述の実施の形態においては、1画面の全ドットスキャン期間には、対向電極電圧及び信号A及びBの電圧は印加している場合について示したが、本発明はそれに限定されるものではなく、この期間においてもこれらの各電圧を印加しなくても良い。
【0081】
また、上述の実施の形態においては、デジタル表示モードにおいて、1ビットのデジタルデータ信号を入力した場合について説明したが、本発明はそれに限定されるものではなく、複数ビットのデジタルデータ信号の場合でも適用することが可能である。
【0082】
そうすることにより、多階調の表示を行うことができる。その際、入力するビット数に応じた保持回路及び信号選択回路の数にする必要がある。
【0083】
また、上述の実施の形態においては、静止画像を液晶表示パネルの一部に表示する場合を説明したが、本願はそれに限定されるものではなく、全表示画素に静止画を表示することも可能であり、本願発明の特有の効果を奏するものである。
【0084】
上述の実施の形態においては、反射型液晶表示装置の場合について説明したが、1画素内でTFT、保持回路、信号選択回路及び信号配線を除く領域に透明電極を配置することにより、透過型液晶表示装置にも用いることができる。また、透過型液晶表示装置に用いた場合にも、1画面を表示した後に、ゲートドライバ50並びにドレインドライバ60及び外付けのパネル駆動用LSI91への電圧供給を停止することにより、その分の消費電力の低減を図ることができる。
【0085】
次に、本発明の第2の実施形態に係る表示装置について説明する。図6に本発明の表示装置をEL(エレクトロルミネッセンス)表示装置に応用した場合の回路構成図を示す。ゲート信号線51とドレイン信号線61の交差部近傍には画素選択TFT72が配置され、TFT72のソースは保持回路110に接続されている。保持回路110は正帰還された2つのインバータ回路INV1,INV2によって構成されている。
【0086】
そして、保持回路110の出力は、Nチャネル型のEL駆動用TFT125のゲートに印加されている。EL駆動用TFTのソースは電圧源VAに接続されると共に、ドレインは有機EL素子22のアノードに接続されている。有機EL素子22のカソード33は共通電圧VCOMにバイアスされている。
【0087】
ここで、保持回路110には上述の実施形態と同様にして、ドレイン信号線61からのデジタル映像データが書き込まれる。ここで、保持回路110を構成する2つのインバータ回路に供給される電源電圧VDDをデータ書き込み期間中は、保持回路110がデータを保持するのに必要な最小な電圧(例えば3V)に設定する。
【0088】
いま、保持回路110から「H」が出力される場合を考えると、EL駆動用TFT125のゲートには比較的低い電圧(例えば3V)される。ここで、EL駆動用TFT125のしきい値を調整することにより、有機EL素子22がオフ状態又は高抵抗状態であり、消灯しているものとする。
【0089】
そして、データ書き込み期間終了後、保持回路110に保持されたデータに基づく表示(静止画像の表示)を行う期間については、電源電圧VDDを高電圧に昇圧する。すると、EL駆動用TFT125のゲートの電圧も高くなる。よって有機EL素子22のアノードにVF以上のバイアスが加わることによりオン状態となり、点灯するようになる。
【0090】
したがって、上述した構成のEL表示装置によれば、データ書き込み期間中は電源電圧VDDが低く設定されることで、前述した実施形態と同様に、低消費電力化が可能でありと共に、書き込み終了後に電源電圧VDDが昇圧されることにより、有機EL素子が点灯して良好な発光表示が得られる。
【0091】
【発明の効果】
本発明の表示装置によれば、各表示画素にデジタル映像データを保持するための保持回路を備えた表示装置において、保持回路に供給する電源電圧を書き込み時には低く設定し、書き込み後の表示時には高く設定しているので、当該保持回路へのデータの誤書き込みを防止すると共に、低消費電力化を図ることができる。
【0092】
また、本発明の表示装置によれば、画素選択素子を小さくすることができるので画素の微細レイアウトを行うことが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る液晶表示装置の回路構成図である。
【図2】本発明の第1の実施形態に係る昇圧回路の回路構成図である。
【図3】本発明の第1の実施形態に係る映像信号の切換回路の回路構成図である。
【図4】本発明の第1の実施形態に係る液晶表示装置のタイミング図である。
【図5】反射型液晶表示装置の断面図である。
【図6】本発明の第2の実施形態に係るEL表示装置の回路構成図である。
【図7】従来例に係る液晶表示装置の回路構成図である。
【図8】従来例に係る液晶表示装置の他の回路構成図である。
【図9】従来例に係る液晶表示装置の問題点を説明するための回路図である。
【符号の説明】
10 絶縁性基板
13 ゲート電極
21 液晶
40 回路選択回路
43 回路選択回路
50 ゲートドライバ
51 ゲート信号線
60 ドレインドライバ
61 ドレイン信号線
70 画素選択回路
85 補助容量
95 昇圧回路
110 保持回路
120 信号選択回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device and a driving method thereof, and particularly to a display device suitable for use in a portable display device and a driving method thereof.
[0002]
[Prior art]
In recent years, portable display devices such as mobile TVs and mobile phones have been required as market needs. In response to such demands, research and development has been actively conducted in order to cope with the reduction in size, weight, and power consumption of display devices.
[0003]
FIG. 7 shows a circuit configuration diagram of one display pixel of a liquid crystal display device according to a conventional example. A
[0004]
Further, an
[0005]
Here, when a scanning signal is applied to the
[0006]
Therefore, a display can be obtained regardless of a moving image or a still image. When a still image is displayed on such a liquid crystal display device, for example, an image of a dry cell is displayed as a battery remaining amount display for driving the mobile phone on a part of the liquid crystal display unit of the mobile phone.
[0007]
However, in the liquid crystal display device having the above-described configuration, even when a still image is displayed, the TFT 65 is turned on by a scanning signal and a video signal is sent to each display pixel as in the case of displaying a moving image. There was a need to rewrite.
[0008]
For this reason, driver circuits for generating drive signals such as scanning signals and video signals, and external LSIs for generating various signals for controlling the operation timing of the driver circuits always operate, and thus always consume large power. It was. For this reason, a mobile phone or the like having only a limited power source has a drawback that the usable time is shortened.
[0009]
On the other hand, a liquid crystal display device having a static memory in each display pixel is disclosed in Japanese Patent Laid-Open No. 8-194205. Describing a part of the publication, this liquid crystal display device, as shown in FIG. 8, retains a digital video signal in a memory in which two-stage inverters INV1 and INV2 are positively fed back, that is, a static memory. By using it as a circuit, power consumption is reduced.
[0010]
Here, according to the binary digital video signal held in the static memory, the
[0011]
As described above, a liquid crystal display device including a static memory for holding a digital video signal is suitable for displaying a low-gradation still image and reducing power consumption.
[0012]
[Problems to be solved by the invention]
However, the liquid crystal display device having the above-described configuration has the following problems. This problem will be described with reference to FIG. Now, it is assumed that the
[0013]
In this holding state, when “H” is output from the external circuit to the
[0014]
Here, in order to normally write “H” data, the condition that the
[0015]
Therefore, the following measures can be considered to satisfy the above conditions.
(1) The “H” level voltage supplied from the external circuit to the
(2) Increase the voltage when the
[0016]
However, (1) has a drawback that the power consumption increases because the power supply voltage of the external circuit increases. {Circle over (2)} has the disadvantage that the power supply voltage of the gate driver increases, the TFT size increases, and it becomes difficult to lay out the pixel at a fine pitch.
[0017]
In a display device having a static memory for holding digital video data in display pixels, the present invention prevents erroneous writing of data to the static memory, and reduces power consumption and fine pixel layout. The present invention provides a display device that has been made possible.
[0018]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of the main ones will be described as follows.
[0019]
That is, the first configuration of the present invention includes a plurality of gate signal lines arranged in one direction on the substrate, a plurality of drain signal lines arranged in a direction intersecting the gate line, and the gate signal lines. In the display device in which display pixels to which video signals are supplied from the drain signal lines are selected in accordance with the scanning signal, the signals are arranged in the display pixels and input from the gate signal lines. Accordingly, a holding circuit for writing the digital video signal from the drain signal line and holding the digital video signal, and a boosting circuit for boosting the power supply voltage supplied to the holding circuit after the writing of the digital video signal is completed. And displaying according to the output of the holding circuit.
[0020]
According to such a configuration, the power supply voltage supplied to the holding circuit can be set low enough to hold the digital video signal at the time of writing, and high enough to obtain a good image at the time of display after writing. It is possible to prevent erroneous writing of the digital video signal to the holding circuit and to reduce power consumption.
[0021]
Further, according to the above configuration, the pixel selection element can be made small, so that a fine layout of the pixels can be performed.
[0022]
In the above configuration, the number of circuit elements can be minimized by configuring the holding circuit from a two-stage inverter circuit that is positively fed back. The inverter circuit is preferably a CMOS inverter for reducing power consumption.
[0023]
Further, in the above configuration, a signal selection circuit that selects a signal to be supplied to the display electrode according to an output of the holding circuit is provided, and the signal selection circuit includes a plurality of thin film transistors in which a signal from the holding circuit is applied to the gate. . This is to enable display according to the output of the holding circuit and to reduce the number of circuit elements of the signal selection circuit.
[0024]
Further, in the above structure, the power supply voltage boosted by the booster circuit is higher than a voltage obtained by adding a threshold voltage of the thin film transistor to a signal supplied to the display electrode. This prevents a signal supplied to the display electrode from being lowered, and thus a high-quality image display with good contrast can be obtained.
[0025]
The display device driving method of the present invention includes a plurality of gate signal lines arranged in one direction on a substrate, a plurality of drain signal lines arranged in a direction intersecting the gate line, and the gate signal lines. Display pixels that are selected by a scanning signal from and supplied with video signals from the drain signal lines and arranged in a matrix, and the drain signals according to signals input from the gate signal lines into the display pixels In a method for driving a display device, comprising: a holding circuit for writing a digital video signal from a line and holding the digital video signal; and a boosting circuit for boosting a power supply voltage supplied to the holding circuit. After the digital video signal from the drain signal line is written to the holding circuit according to the input signal, the holding circuit performs the holding circuit. Boosts the power supply voltage supplied to the one in which an image is displayed in accordance with the digital video signal held by said holding circuit.
[0026]
According to this configuration, it is possible to prevent erroneous writing of the digital video signal to the holding circuit and to reduce power consumption.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Next, a display device according to an embodiment of the present invention will be described. FIG. 1 shows a circuit configuration diagram of the liquid crystal display device according to the first embodiment.
[0028]
On the insulating
[0029]
Sampling transistors SP1, SP2,..., SPn are turned on to the
[0030]
The liquid
[0031]
Hereinafter, a detailed configuration of the
[0032]
As a result, it is possible to select and switch between an analog display mode (corresponding to a full-color moving image) and a digital display mode (corresponding to low power consumption and still images) described later. In addition, a
[0033]
In addition, an
[0034]
A P-
[0035]
The holding
[0036]
The
[0037]
Here, when the
[0038]
In the digital display mode, all dot scans are performed during one vertical period, and digital video data from the
[0039]
At this time, the power supply voltage VDD is preferably boosted to a voltage higher than a voltage obtained by adding the threshold voltages (Vt) of the
[0040]
Next, a peripheral circuit of the
[0041]
The
[0042]
A timing controller (not shown) generates this signal Vend based on an external vertical synchronization signal Vsync, but the vertical synchronization signal Vsync itself may be used. The
[0043]
FIG. 2 shows a circuit configuration example of the
Oscillator). The oscillation clock of the
[0044]
Further, it is assumed that the power supply voltage of the
[0045]
The other end of the capacitor C2 is coupled to a connection point N2 between the
[0046]
In the initial state, an
[0047]
The operation of the booster circuit configured as described above will be described as follows. When the
[0048]
Next, when the clock PCLK2 falls to a low level and the clock PCLK1 rises to a high level, the voltage at the node N2 rises due to capacitive coupling. If the capacitance value of the capacitor C2 is sufficiently larger than the capacitance value of the parasitic capacitance associated with the connection point N2, the voltage at the connection point N2 is 2Vdd. For example, if Vdd is 3V, the voltage at the connection point N1 is 6V. Thereby, the
[0049]
FIG. 3 is a circuit configuration diagram of a video signal switching circuit. When the switch SW1 is connected to the terminal P2 side, the n-bit digital video signal input from the input terminal Din is converted into an analog video signal by the
[0050]
On the other hand, when the switch SW1 is switched to the terminal P1 side, for example, the most significant bit of the n-bit digital video signal is output to the
[0051]
Next, a method for driving the display device having the above-described configuration will be described with reference to FIGS. FIG. 4 is a timing chart when the liquid crystal display device is selected in the digital display mode.
(1) Analog display mode
When the analog display mode is selected according to the mode switching signal MD, an analog video signal is set to be output to the data signal
[0052]
Further, the sampling transistor SP is turned on according to the sampling signal based on the horizontal start signal STH, and the analog video signal of the data signal
[0053]
A scanning signal is supplied to the
[0054]
This analog display mode is suitable for displaying a full-color moving image. However, the
(2) Digital display mode
When the digital display mode is selected in accordance with the mode switching signal MD, the digital video signal is set to be output to the data signal
[0055]
Further, start signals STV and STH are input to the
[0056]
Here, the first row, that is, the
[0057]
When attention is paid to the display pixel P11 in the first row and first column, the digital video signal S11 sampled by the sampling signal SP1 is inputted to the
[0058]
At the time of writing, the power supply voltage VDD supplied to the two inverter circuits of the holding
[0059]
That is, since the “H” level voltage of the drain signal D1 (= digital video signal S11) can be lowered, the power supply voltage of the drive circuit such as the
[0060]
The signal held by the holding
[0061]
Thereafter, display based on the data held in the holding circuit 110 (display of a still image) is performed. Then, the
[0062]
Thereby, the signals A and B are supplied to the
[0063]
In the digital display mode, voltage supply to the
[0064]
That is, VDD and VSS for driving the holding circuit are supplied to the holding
[0065]
At this time, when “H (high)” is input to the
[0066]
Then, the signal B is selected and the voltage of the signal B is applied to the liquid crystal. That is, since the alternating voltage of signal B is applied and the liquid crystal rises by an electric field, the display can be observed as a black display on the NW display panel.
[0067]
When “L” is input to the
[0068]
Then, the signal A is selected and the voltage of the signal A is applied to the liquid crystal. That is, since the same voltage as that of the
[0069]
In this way, it is possible to display a still image by writing one screen and holding it, but in this case, the driving of each
[0070]
As described above, according to the embodiment of the present invention, two types of display, that is, full-color moving image display (in the case of the analog display mode) and digital gradation display (in the case of the digital display mode) are performed on one liquid
[0071]
In the above-described embodiment, the display device capable of selecting the analog display mode and the digital display mode has been described. However, the present invention includes a
[0072]
Further, the display device of the present invention is preferably applied to a reflective liquid crystal display device among liquid crystal display devices. The device structure of this reflective liquid crystal display device will be described with reference to FIG.
[0073]
As shown in FIG. 5, on one insulating
[0074]
A
[0075]
Each
[0076]
On the other insulating
[0077]
The periphery of the pair of insulating
[0078]
As indicated by the dotted arrows in the figure, the external light incident from the
[0079]
Thus, the reflective liquid crystal display device is a method of observing the display by reflecting external light, and unlike the transmissive liquid crystal display device, it is not necessary to use a so-called backlight on the side opposite to the viewer side. Does not require power to turn on its backlight. Therefore, the display device of the present invention is preferably a reflective liquid crystal display device that does not require a backlight and is suitable for power saving.
[0080]
In the above-described embodiment, the case where the counter electrode voltage and the voltages of the signals A and B are applied during the entire dot scan period of one screen has been described, but the present invention is not limited thereto. It is not necessary to apply these voltages during this period.
[0081]
In the above-described embodiment, the case where a 1-bit digital data signal is input in the digital display mode has been described. However, the present invention is not limited thereto, and even in the case of a multi-bit digital data signal. It is possible to apply.
[0082]
By doing so, multi-gradation display can be performed. At that time, it is necessary to set the number of holding circuits and signal selection circuits according to the number of input bits.
[0083]
In the above-described embodiment, the case where a still image is displayed on a part of a liquid crystal display panel has been described. However, the present application is not limited thereto, and a still image can be displayed on all display pixels. Thus, the present invention has a characteristic effect of the present invention.
[0084]
In the above-described embodiment, the case of the reflective liquid crystal display device has been described. However, by disposing a transparent electrode in a region excluding the TFT, the holding circuit, the signal selection circuit, and the signal wiring in one pixel, the transmissive liquid crystal It can also be used for a display device. Also, when used in a transmissive liquid crystal display device, after displaying one screen, the supply of voltage to the
[0085]
Next, a display device according to a second embodiment of the present invention will be described. FIG. 6 shows a circuit configuration diagram when the display device of the present invention is applied to an EL (electroluminescence) display device. A
[0086]
The output of the holding
[0087]
Here, the digital video data from the
[0088]
Considering the case where “H” is output from the holding
[0089]
Then, after the end of the data writing period, the power supply voltage VDD is boosted to a high voltage for a period in which display based on the data held in the holding circuit 110 (display of a still image) is performed. Then, the gate voltage of the
[0090]
Therefore, according to the EL display device having the above-described configuration, the power supply voltage VDD is set low during the data writing period, so that the power consumption can be reduced as in the above-described embodiment, and after the writing is completed. When the power supply voltage VDD is boosted, the organic EL element is lit and a good light emission display is obtained.
[0091]
【Effect of the invention】
According to the display device of the present invention, in a display device having a holding circuit for holding digital video data in each display pixel, the power supply voltage supplied to the holding circuit is set low during writing and high during display after writing. Accordingly, erroneous writing of data to the holding circuit can be prevented, and power consumption can be reduced.
[0092]
Further, according to the display device of the present invention, the pixel selection element can be made small, so that a fine layout of the pixels can be performed.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of a liquid crystal display device according to a first embodiment of the present invention.
FIG. 2 is a circuit configuration diagram of a booster circuit according to the first embodiment of the present invention.
FIG. 3 is a circuit configuration diagram of a video signal switching circuit according to the first embodiment of the present invention;
FIG. 4 is a timing chart of the liquid crystal display device according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view of a reflective liquid crystal display device.
FIG. 6 is a circuit configuration diagram of an EL display device according to a second embodiment of the present invention.
FIG. 7 is a circuit configuration diagram of a liquid crystal display device according to a conventional example.
FIG. 8 is another circuit configuration diagram of a liquid crystal display device according to a conventional example.
FIG. 9 is a circuit diagram for explaining a problem of a liquid crystal display device according to a conventional example.
[Explanation of symbols]
10 Insulating substrate
13 Gate electrode
21 liquid crystal
40 Circuit selection circuit
43 Circuit selection circuit
50 Gate driver
51 Gate signal line
60 Drain driver
61 Drain signal line
70 pixel selection circuit
85 Auxiliary capacity
95 Booster circuit
110 holding circuit
120 signal selection circuit
Claims (6)
正帰還された第1及び第2のインバータ回路から成り、前記ゲート信号線から入力される走査信号に応じて前記ドレイン信号線からのデジタル映像信号が書き込まれると共に該デジタル映像信号を保持する保持回路と、
前記デジタル映像信号の前記保持回路への書き込み終了後に前記保持回路の前記第1及び第2のインバータ回路に供給される電源電圧を昇圧する昇圧回路と、を備え、前記昇圧回路により電源電圧を昇圧した状態で前記保持回路の前記第1及び第2のインバータ回路の出力に応じて静止画像の表示を行うと共に、前記ゲートドライバ及び前記ドレインドライバの動作を止めるように構成され、前記昇圧回路は、垂直同期信号又は垂直同期信号に基づいて作成された信号に応じて発振動作を開始する発振回路を含んで構成されることを特徴とする表示装置。A plurality of gate signal lines arranged in one direction on the substrate; a plurality of drain signal lines arranged in a direction crossing the gate signal line; and a gate driver for supplying a scanning signal to the plurality of gate signal lines; A display pixel that includes a drain driver that supplies a video signal to the plurality of drain signal lines and a pixel selection element that selects a display pixel by a scanning signal from the gate signal line, and the video signal is supplied from the drain signal line In a display device arranged in a matrix,
A holding circuit that includes first and second inverter circuits that are positively fed back, and in which a digital video signal is written from the drain signal line in response to a scanning signal input from the gate signal line and holds the digital video signal When,
A booster circuit that boosts the power supply voltage supplied to the first and second inverter circuits of the holding circuit after the digital video signal has been written to the holding circuit, and boosts the power supply voltage by the booster circuit. In this state, it is configured to display a still image according to the outputs of the first and second inverter circuits of the holding circuit and to stop the operation of the gate driver and the drain driver. A display device comprising an oscillation circuit that starts an oscillation operation in response to a vertical synchronization signal or a signal created based on the vertical synchronization signal.
前記昇圧回路は、垂直同期信号又は垂直同期信号に基づいて作成された信号に応じて発振動作を開始する発振回路を含んで構成され、前記ゲート信号線から入力される走査信号に応じて前記ドレイン信号線からのデジタル映像信号を前記保持回路に書き込んだ後に、前記昇圧回路により前記保持回路の前記第1及び第2のインバータ回路に供給される電源電圧を昇圧し、前記昇圧回路により電源電圧を昇圧した状態で前記保持回路の前記第1及び第2のインバータ回路の出力に応じて静止画像の表示を行うと共に、前記ゲートドライバ及び前記ドレインドライバの動作を止めることを特徴とする表示装置の駆動方法。A plurality of gate signal lines arranged in one direction on the substrate; a plurality of drain signal lines arranged in a direction crossing the gate signal line; and a gate driver for supplying a scanning signal to the plurality of gate signal lines; A drain driver for supplying a video signal to the plurality of drain signal lines, and a pixel selection element for selecting a display pixel by a scanning signal from the gate signal line, and a video signal is supplied from the drain signal line together with a matrix Digital image from the drain signal line in response to a scanning signal input from the gate signal line into the display pixel. A signal is written and the digital video signal is held and supplied to the holding circuit and the first and second inverter circuits of the holding circuit Includes a booster circuit for boosting the power supply voltage, a method of driving a display device which performs display in accordance with the output of said holding circuit,
The booster circuit includes an oscillation circuit that starts an oscillation operation according to a vertical synchronization signal or a signal created based on the vertical synchronization signal, and the drain circuit according to a scanning signal input from the gate signal line After writing the digital video signal from the signal line to the holding circuit, the booster circuit boosts the power supply voltage supplied to the first and second inverter circuits of the holding circuit, and the booster circuit supplies the power supply voltage. Driving a display device, wherein a still image is displayed in accordance with the outputs of the first and second inverter circuits of the holding circuit in a boosted state, and the operations of the gate driver and the drain driver are stopped. Method.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001243091A JP5004386B2 (en) | 2000-09-18 | 2001-08-10 | Display device and driving method thereof |
TW090122418A TWI249632B (en) | 2000-09-18 | 2001-09-11 | Display device and driving method therefor |
KR10-2001-0057508A KR100481108B1 (en) | 2000-09-18 | 2001-09-18 | Display apparatus and driving method thereof |
CNB011331747A CN1322358C (en) | 2000-09-18 | 2001-09-18 | Display and its drive method |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000282173 | 2000-09-18 | ||
JP2000-282173 | 2000-09-18 | ||
JP2000282173 | 2000-09-18 | ||
JP2001243091A JP5004386B2 (en) | 2000-09-18 | 2001-08-10 | Display device and driving method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012000900A Division JP2012088736A (en) | 2000-09-18 | 2012-01-06 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002162948A JP2002162948A (en) | 2002-06-07 |
JP5004386B2 true JP5004386B2 (en) | 2012-08-22 |
Family
ID=26600138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001243091A Expired - Lifetime JP5004386B2 (en) | 2000-09-18 | 2001-08-10 | Display device and driving method thereof |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5004386B2 (en) |
KR (1) | KR100481108B1 (en) |
CN (1) | CN1322358C (en) |
TW (1) | TWI249632B (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004139043A (en) * | 2002-09-24 | 2004-05-13 | Seiko Epson Corp | Electronic circuit, electro-optical device, method for driving electro-optical device, and electronic device |
JP2004139042A (en) * | 2002-09-24 | 2004-05-13 | Seiko Epson Corp | Electronic circuit, electro-optical device, method for driving electro-optical device, and electronic device |
JP2007199441A (en) * | 2006-01-27 | 2007-08-09 | Hitachi Displays Ltd | Image display device |
JP2008170758A (en) * | 2007-01-12 | 2008-07-24 | Epson Imaging Devices Corp | Display device and electronic equipment mounting the same |
JP5428299B2 (en) * | 2008-03-18 | 2014-02-26 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
TWI427596B (en) * | 2009-08-14 | 2014-02-21 | Innolux Corp | Display apparatus |
TWI409760B (en) | 2009-12-17 | 2013-09-21 | Au Optronics Corp | Organic light emitting display having pixel data self-retaining functionality |
KR101716781B1 (en) * | 2010-08-20 | 2017-03-16 | 삼성디스플레이 주식회사 | Display apparatus and method of providing power thereof |
CN105280126B (en) * | 2014-07-22 | 2018-12-21 | 凌巨科技股份有限公司 | Display driver circuit |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5823091A (en) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | Picture display unit |
JPS63261228A (en) * | 1987-04-20 | 1988-10-27 | Hitachi Ltd | Driving method for liquid crystal display device |
US5303190A (en) * | 1992-10-27 | 1994-04-12 | Motorola, Inc. | Static random access memory resistant to soft error |
JPH06250615A (en) * | 1993-02-22 | 1994-09-09 | Casio Comput Co Ltd | Electrical display device |
JPH06250612A (en) * | 1993-02-24 | 1994-09-09 | Toppan Printing Co Ltd | Scanning side electrode driving circuit of ferroelectric liquid crystal display |
JPH07141883A (en) * | 1993-11-18 | 1995-06-02 | Fujitsu Ltd | Static ram |
JPH08194205A (en) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | Active matrix type display device |
JP3630489B2 (en) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | Liquid crystal display |
JP4198201B2 (en) * | 1995-06-02 | 2008-12-17 | 株式会社ルネサステクノロジ | Semiconductor device |
JP3188634B2 (en) * | 1995-10-31 | 2001-07-16 | 松下電器産業株式会社 | Data holding circuit |
US6020870A (en) * | 1995-12-28 | 2000-02-01 | Advanced Display Inc. | Liquid crystal display apparatus and driving method therefor |
KR100236570B1 (en) * | 1996-05-15 | 2000-01-15 | 비센트 비.인그라시아 | Operation system and its method of liquid crystal display |
JP3156045B2 (en) * | 1997-02-07 | 2001-04-16 | 株式会社日立製作所 | Liquid crystal display |
JPH1138383A (en) * | 1997-07-17 | 1999-02-12 | Denso Corp | Matrix type liquid crystal display device |
KR100529566B1 (en) * | 1997-08-13 | 2006-02-09 | 삼성전자주식회사 | Driving Method of Thin Film Transistor Liquid Crystal Display |
JP3231696B2 (en) * | 1998-03-04 | 2001-11-26 | 山形日本電気株式会社 | LCD drive circuit |
KR100303439B1 (en) * | 1998-11-18 | 2001-11-22 | 윤종용 | Rush Current Reduction Circuit and Switching Mode Power Supply Using It |
TW516014B (en) * | 1999-01-22 | 2003-01-01 | Matsushita Electric Ind Co Ltd | Driving method for AC plasma display panel |
-
2001
- 2001-08-10 JP JP2001243091A patent/JP5004386B2/en not_active Expired - Lifetime
- 2001-09-11 TW TW090122418A patent/TWI249632B/en not_active IP Right Cessation
- 2001-09-18 KR KR10-2001-0057508A patent/KR100481108B1/en not_active IP Right Cessation
- 2001-09-18 CN CNB011331747A patent/CN1322358C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI249632B (en) | 2006-02-21 |
CN1345023A (en) | 2002-04-17 |
KR100481108B1 (en) | 2005-04-07 |
JP2002162948A (en) | 2002-06-07 |
KR20020022036A (en) | 2002-03-23 |
CN1322358C (en) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5019668B2 (en) | Display device and control method thereof | |
KR100462133B1 (en) | Display apparatus | |
KR100481099B1 (en) | Display device | |
US20190164478A1 (en) | Oled display panel and oled display device comprising the same | |
JP2012088736A (en) | Display device | |
CN105741785A (en) | Data Driver and Display Device using the same | |
JP2012088737A (en) | Display device | |
JP4204204B2 (en) | Active matrix display device | |
US7173589B2 (en) | Display device | |
JP5004386B2 (en) | Display device and driving method thereof | |
JP2002311911A (en) | Active matrix type display device | |
JP4115099B2 (en) | Display device | |
JP3863729B2 (en) | Display device | |
JP2012063790A (en) | Display device | |
JP3768097B2 (en) | Display device | |
JP3668115B2 (en) | Display device | |
JP4278314B2 (en) | Active matrix display device | |
JP2002091397A (en) | Display device | |
JP3711006B2 (en) | Display device | |
JP4963761B2 (en) | Display device | |
JP4197852B2 (en) | Active matrix display device | |
JP4297629B2 (en) | Active matrix display device | |
JP4297628B2 (en) | Active matrix display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5004386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |