JP4939162B2 - プログラマブルpll回路及びこれの制御方法 - Google Patents
プログラマブルpll回路及びこれの制御方法 Download PDFInfo
- Publication number
- JP4939162B2 JP4939162B2 JP2006271278A JP2006271278A JP4939162B2 JP 4939162 B2 JP4939162 B2 JP 4939162B2 JP 2006271278 A JP2006271278 A JP 2006271278A JP 2006271278 A JP2006271278 A JP 2006271278A JP 4939162 B2 JP4939162 B2 JP 4939162B2
- Authority
- JP
- Japan
- Prior art keywords
- electrical fuse
- latch
- coupled
- fuse array
- default data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 16
- 238000012545 processing Methods 0.000 description 22
- 230000007246 mechanism Effects 0.000 description 15
- 238000013461 design Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
110:パワーオン・リセット(POR)エンジン
120:電気ヒューズ・コントローラ
130:シャドー・ラッチ
140:クロック選択マルチプレクサ
150:電気ヒューズ・アレイ
160:電気ヒューズ・ラッチ
170:試験モード・マルチプレクサ
180:走査ラッチ
190:デコーダ(復号器)
195:PLL回路
Claims (12)
- パワーオン・リセット(POR)エンジンと、
前記パワーオン・リセット・エンジンに結合された電気ヒューズ・コントローラと、
前記電気ヒューズ・コントローラに結合され、PLL(位相ロック・ループ)回路の動作を制御するデフォルト・データを記憶している電気ヒューズ・アレイであって、前記デフォルト・データは、符号化された第1部分及び符号化されていない第2部分を有する、前記電気ヒューズ・アレイと、
前記電気ヒューズ・アレイに結合されたシャドー・ラッチと、
前記シャドー・ラッチに結合されたデコーダと、
前記デコーダ及び前記シャドー・ラッチに結合された前記PLL回路とを備え、
前記パワーオン・リセット・エンジンが、外部ソースからのリセット信号を受信したことに応答して、第1制御信号を前記電気ヒューズ・コントローラに送信し、
前記電気ヒューズ・コントローラが、前記第1制御信号を受信して、第2制御信号を前記電気ヒューズ・アレイに送信して、前記電気フューズ・アレイから前記デフォルト・データを読み出させ、
前記パワーオン・リセット・エンジンから前記シャドー・ラッチへの更新シャドー制御信号に応答して、前記シャドー・ラッチが前記読み出されたデフォルト・データの前記符号化された第1部分及び前記符号化されていない第2部分を受け取り、
前記デフォルト・データの前記符号化された第1部分が、前記シャドー・ラッチから前記デコーダへ送られデコードされた後に前記PLL回路に与えられ、前記デフォルト・データの前記符号化されていない第2部分が前記シャドー・ラッチから前記PLL回路へ直接与えられる、プログラマブルPLL回路。 - 前記電気ヒューズ・アレイと前記シャドー・ラッチとの間に走査ラッチが結合され、
前記パワーオン・リセット・エンジンから前記走査ラッチへの走査制御信号に応答して、前記走査ラッチが前記デフォルト・データを前記電気ヒューズ・アレイから取り込む、請求項1に記載のプログラマブルPLL回路。 - 前記電気ヒューズ・アレイと前記走査ラッチとの間に、試験モード・マルチプレクサが結合され、
前期試験モード・マルチプレクサが、試験モード信号が与えられた場合に試験データを前記走査ラッチに送り、前記試験モード信号が与えられない場合に前記電気フューズ・アレイからの前記デフォルト・データを前記走査ラッチに与える、請求項2に記載のプログラマブルPLL回路。 - パワーオン・リセット(POR)エンジンと、
前記パワーオン・リセット・エンジンに結合された電気ヒューズ・コントローラと、
前記電気ヒューズ・コントローラに結合され、PLL(位相ロック・ループ)回路の動作を制御するデフォルト・データを記憶している電気ヒューズ・アレイであって、前記デフォルト・データは、符号化された第1部分及び符号化されていない第2部分を有する、前記電気ヒューズ・アレイと、
前記電気ヒューズ・アレイに結合されたシャドー・ラッチと、
前記シャドー・ラッチに結合されたデコーダと、
前記デコーダ及び前記シャドー・ラッチに結合された前記PLL回路と、
前記PLL回路に結合されたクロック選択マルチプレクサとを備え、
前記パワーオン・リセット・エンジンが、外部ソースからのリセット信号を受信したことに応答して、第1クロック選択信号を前記クロック選択マルチプレクサに送信して、基準クロックをチップ・クロックとして出力させ、そして第1制御信号を前記電気ヒューズ・コントローラに送信し、
前記電気ヒューズ・コントローラが、前記第1制御信号を受信して、第2制御信号を前記電気ヒューズ・アレイに送信して、前記電気フューズ・アレイから前記デフォルト・データを読み出させ、
前記パワーオン・リセット・エンジンから前記シャドー・ラッチへの更新シャドー制御信号に応答して、前記シャドー・ラッチが前記読み出されたデフォルト・データの前記符号化された第1部分及び前記符号化されていない第2部分を受け取り、
前記デフォルト・データの前記符号化された第1部分が、前記シャドー・ラッチから前記デコーダへ送られデコードされた後に前記PLL回路に与えられ、前記デフォルト・データの前記符号化されていない第2部分が前記シャドー・ラッチから前記PLL回路へ直接与えられ、
前記パワーオン・リセット・エンジンが、前記PLL回路が安定する所定のサイクル期間だけ待機し、
前記パワーオン・リセット・エンジンが、前記サイクル期間経過後に、第2クロック選択信号を前記クロック選択マルチプレクサに送信して、前記PLL回路からの出力を前記チップ・クロックとして選択させる、プログラマブルPLL回路。 - 前記電気ヒューズ・アレイと前記シャドー・ラッチとの間に走査ラッチが結合され、
前記パワーオン・リセット・エンジンから前記走査ラッチへの走査制御信号に応答して、前記走査ラッチが前記デフォルト・データを前記電気ヒューズ・アレイから取り込む、請求項4に記載のプログラマブルPLL回路。 - 前記電気ヒューズ・アレイと前記走査ラッチとの間に、試験モード・マルチプレクサが結合され、
前期試験モード・マルチプレクサが、試験モード信号が与えられた場合に試験データを前記走査ラッチに送り、前記試験モード信号が与えられない場合に前記電気フューズ・アレイからの前記デフォルト・データを前記走査ラッチに与える、請求項5に記載のプログラマブルPLL回路。 - パワーオン・リセット(POR)エンジンと、
前記パワーオン・リセット・エンジンに結合された電気ヒューズ・コントローラと、
前記電気ヒューズ・コントローラに結合され、PLL(位相ロック・ループ)回路の動作を制御するデフォルト・データを記憶している電気ヒューズ・アレイであって、前記デフォルト・データは、符号化された第1部分及び符号化されていない第2部分を有する、前記電気ヒューズ・アレイと、
前記電気ヒューズ・アレイに結合されたシャドー・ラッチと、
前記シャドー・ラッチに結合されたデコーダと、
前記デコーダ及び前記シャドー・ラッチに結合された前記PLL回路とを備えるプログラマブルPLL回路を制御する方法であって、
前記パワーオン・リセット・エンジンが、外部ソースからのリセット信号を受信したことに応答して、第1制御信号を前記電気ヒューズ・コントローラに送信するステップと、
前記電気ヒューズ・コントローラが、前記第1制御信号を受信して、第2制御信号を前記電気ヒューズ・アレイに送信して、前記電気フューズ・アレイから前記デフォルト・データを読み出させるステップと、
前記パワーオン・リセット・エンジンから前記シャドー・ラッチへの更新シャドー制御信号に応答して、前記シャドー・ラッチが前記読み出されたデフォルト・データの前記符号化された第1部分及び前記符号化されていない第2部分を受け取るステップと、
前記デフォルト・データの前記符号化された第1部分を、前記シャドー・ラッチから前記デコーダへ送りデコード後に前記PLL回路に与え、前記デフォルト・データの前記符号化されていない第2部分を前記シャドー・ラッチから前記PLL回路へ直接与えるステップとを含む方法。 - 前記電気ヒューズ・アレイと前記シャドー・ラッチとの間に走査ラッチが結合され、
前記パワーオン・リセット・エンジンから前記走査ラッチへの走査制御信号に応答して、前記走査ラッチが前記デフォルト・データを前記電気ヒューズ・アレイから取り込むステップを含む、請求項7に記載の方法。 - 前記電気ヒューズ・アレイと前記走査ラッチとの間に、試験モード・マルチプレクサが結合され、
前期試験モード・マルチプレクサが、試験モード信号が与えられた場合に試験データを前記走査ラッチに送り、前記試験モード信号が与えられない場合に前記電気フューズ・アレイからの前記デフォルト・データを前記走査ラッチに与えるステップを含む、請求項8に記載の方法。 - パワーオン・リセット(POR)エンジンと、
前記パワーオン・リセット・エンジンに結合された電気ヒューズ・コントローラと、
前記電気ヒューズ・コントローラに結合され、PLL(位相ロック・ループ)回路の動作を制御するデフォルト・データを記憶している電気ヒューズ・アレイであって、前記デフォルト・データは、符号化された第1部分及び符号化されていない第2部分を有する、前記電気ヒューズ・アレイと、
前記電気ヒューズ・アレイに結合されたシャドー・ラッチと、
前記シャドー・ラッチに結合されたデコーダと、
前記デコーダ及び前記シャドー・ラッチに結合された前記PLL回路と、
前記PLL回路に結合されたクロック選択マルチプレクサとを備えるプログラマブルPLL回路を制御する方法であって、
前記パワーオン・リセット・エンジンが、外部ソースからのリセット信号を受信したことに応答して、第1クロック選択信号を前記クロック選択マルチプレクサに送信して、基準クロックをチップ・クロックとして出力させ、そして第1制御信号を前記電気ヒューズ・コントローラに送信するステップと、
前記電気ヒューズ・コントローラが、前記第1制御信号を受信して、第2制御信号を前記電気ヒューズ・アレイに送信して、前記電気フューズ・アレイから前記デフォルト・データを読み出させるステップと、
前記パワーオン・リセット・エンジンから前記シャドー・ラッチへの更新シャドー制御信号に応答して、前記シャドー・ラッチが前記読み出されたデフォルト・データの前記符号化された第1部分及び前記符号化されていない第2部分を受け取るステップと、
前記デフォルト・データの前記符号化された第1部分を、前記シャドー・ラッチから前記デコーダへ送りデコード後に前記PLL回路に与え、前記デフォルト・データの前記符号化されていない第2部分を前記シャドー・ラッチから前記PLL回路へ直接与えるステップと、
前記パワーオン・リセット・エンジンが、前記PLL回路が安定する所定のサイクル期間だけ待機するステップと、
前記パワーオン・リセット・エンジンが、前記サイクル期間経過後に、第2クロック選択信号を前記クロック選択マルチプレクサに送信して、前記PLL回路からの出力を前記チップ・クロックとして選択させるステップとを含む方法。 - 前記電気ヒューズ・アレイと前記シャドー・ラッチとの間に走査ラッチが結合され、
前記パワーオン・リセット・エンジンから前記走査ラッチへの走査制御信号に応答して、前記走査ラッチが前記デフォルト・データを前記電気ヒューズ・アレイから取り込むステップを含む、請求項10に記載の方法。 - 前記電気ヒューズ・アレイと前記走査ラッチとの間に、試験モード・マルチプレクサが結合され、
前期試験モード・マルチプレクサが、試験モード信号が与えられた場合に試験データを前記走査ラッチに送り、前記試験モード信号が与えられない場合に前記電気フューズ・アレイからの前記デフォルト・データを前記走査ラッチに与えるステップを含む、請求項11に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/245,308 US7562272B2 (en) | 2005-10-06 | 2005-10-06 | Apparatus and method for using eFuses to store PLL configuration data |
US11/245308 | 2005-10-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110711A JP2007110711A (ja) | 2007-04-26 |
JP4939162B2 true JP4939162B2 (ja) | 2012-05-23 |
Family
ID=37911066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006271278A Expired - Fee Related JP4939162B2 (ja) | 2005-10-06 | 2006-10-02 | プログラマブルpll回路及びこれの制御方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7562272B2 (ja) |
JP (1) | JP4939162B2 (ja) |
CN (1) | CN100533597C (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7434127B2 (en) * | 2005-11-29 | 2008-10-07 | International Business Machines Corporation | eFuse programming data alignment verification apparatus and method |
US7895426B2 (en) * | 2007-08-24 | 2011-02-22 | International Business Machines Corporation | Secure power-on reset engine |
US7949980B1 (en) * | 2008-07-31 | 2011-05-24 | Altera Corporation | Circuit design tools that support devices with real-time phase-locked loop reconfiguration capabilities |
US8331163B2 (en) * | 2010-09-07 | 2012-12-11 | Infineon Technologies Ag | Latch based memory device |
US9009552B2 (en) * | 2010-09-09 | 2015-04-14 | Advanced Micro Devices, Inc. | Scan-based reset |
US8530319B2 (en) | 2010-10-14 | 2013-09-10 | International Business Machines Corporation | Vertical silicide e-fuse |
US8878576B2 (en) * | 2011-07-20 | 2014-11-04 | Rf Micro Devices, Inc. | Low current, high accuracy power-on-reset |
CN103529338B (zh) * | 2013-10-30 | 2016-02-24 | 中国航空工业集团公司第六三一研究所 | 一种串列式的熔丝上电状态读取电路及方法 |
JP6225674B2 (ja) * | 2013-12-02 | 2017-11-08 | 株式会社ソシオネクスト | 半導体装置および通信インタフェース回路 |
KR20160017570A (ko) | 2014-08-06 | 2016-02-16 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9741403B2 (en) * | 2014-11-12 | 2017-08-22 | Micron Technology, Inc. | Apparatuses and methods to perform post package trim |
KR20170035734A (ko) | 2015-09-23 | 2017-03-31 | 에스케이하이닉스 주식회사 | 반도체장치 |
US9984762B1 (en) * | 2017-02-16 | 2018-05-29 | Seagate Technology Llc | Cascaded E-fuse switch circuits to control data backup in a storage device |
US10832791B2 (en) | 2019-01-24 | 2020-11-10 | Micron Technology, Inc. | Apparatuses and methods for soft post-package repair |
US11984185B2 (en) | 2021-04-07 | 2024-05-14 | Micron Technology, Inc. | Apparatuses and methods for zone-based soft post-package repair |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2954773B2 (ja) * | 1992-01-17 | 1999-09-27 | 株式会社日立製作所 | システムクロックの位相制御方式 |
US5446420A (en) * | 1993-08-25 | 1995-08-29 | Motorola, Inc. | Method and apparatus for reducing jitter and improving testability of an oscillator |
CN1188570A (zh) * | 1996-04-02 | 1998-07-22 | 菲利浦电子有限公司 | 包括一个可连电路的便携式无线设备 |
US6362737B1 (en) | 1998-06-02 | 2002-03-26 | Rf Code, Inc. | Object Identification system with adaptive transceivers and methods of operation |
US6081164A (en) * | 1997-01-09 | 2000-06-27 | Seiko Epson Corporation | PLL oscillator package and production method thereof |
US5960405A (en) * | 1997-02-05 | 1999-09-28 | Fox Enterprises, Inc. | Worldwide marketing logistics network including strategically located centers for frequency programming crystal oscillators to customer specification |
US5930182A (en) * | 1997-08-22 | 1999-07-27 | Micron Technology, Inc. | Adjustable delay circuit for setting the speed grade of a semiconductor device |
JP2001285110A (ja) * | 2000-03-29 | 2001-10-12 | Clarion Co Ltd | 放送受信装置 |
KR100413764B1 (ko) | 2001-07-14 | 2003-12-31 | 삼성전자주식회사 | 지연 시간이 조절되는 가변 지연 회로의 지연 시간을조절하는 지연 시간 조절 회로 및 방법 |
JP2003124807A (ja) * | 2001-10-12 | 2003-04-25 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
US6608528B2 (en) | 2001-10-22 | 2003-08-19 | Intel Corporation | Adaptive variable frequency clock system for high performance low power microprocessors |
US7076663B2 (en) | 2001-11-06 | 2006-07-11 | International Business Machines Corporation | Integrated system security method |
US7243279B2 (en) * | 2003-08-26 | 2007-07-10 | International Business Machines Corporation | Method for separating shift and scan paths on scan-only, single port LSSD latches |
US7158902B2 (en) * | 2003-10-06 | 2007-01-02 | Texas Instruments Incorporated | Process parameter based I/O timing programmability using electrical fuse elements |
US7265634B2 (en) * | 2005-06-17 | 2007-09-04 | Kabushiki Kaisha Toshiba | System and method for phase-locked loop initialization |
-
2005
- 2005-10-06 US US11/245,308 patent/US7562272B2/en not_active Expired - Fee Related
-
2006
- 2006-09-29 CN CNB2006101415233A patent/CN100533597C/zh not_active Expired - Fee Related
- 2006-10-02 JP JP2006271278A patent/JP4939162B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-29 US US12/129,123 patent/US7688930B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7688930B2 (en) | 2010-03-30 |
JP2007110711A (ja) | 2007-04-26 |
US20070081620A1 (en) | 2007-04-12 |
US7562272B2 (en) | 2009-07-14 |
CN100533597C (zh) | 2009-08-26 |
CN1945744A (zh) | 2007-04-11 |
US20080225566A1 (en) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4939162B2 (ja) | プログラマブルpll回路及びこれの制御方法 | |
US5754833A (en) | Method and apparatus for providing synchronous data transmission between digital devices operating at frequencies having a P/Q integer ratio | |
JP4629778B2 (ja) | チップ性能を最大にするように負荷サイクル回路を自動的に自己較正するための装置及び方法 | |
US7245161B2 (en) | Apparatus and method for verifying glitch-free operation of a multiplexer | |
CN1941197B (zh) | 用于控制内部中断电阻的装置 | |
JP3896204B2 (ja) | 直列的に提供されるデータストリームのためのレジスタ格納先を選択する方法 | |
CN111656447B (zh) | 用于时钟信号抖动产生的技术 | |
US20230401008A1 (en) | Command address input buffer bias current reduction | |
JP2007147626A (ja) | Efuseプログラミング・データ配列検証装置および方法 | |
KR100277903B1 (ko) | 가변 클럭 오퍼레이션을 갖는 마이크로 프로세서 | |
JP2010225057A (ja) | クロック切替回路、集積回路装置及び電子機器 | |
US7953998B2 (en) | Clock generation circuit and semiconductor memory apparatus having the same | |
US7246286B2 (en) | Testing methods and chips for preventing asnchronous sampling errors | |
US7512828B2 (en) | Processor with flexible clock configuration | |
JP7278753B2 (ja) | ソフトウェアの改ざんを検知することが可能な情報処理装置 | |
JP3612694B2 (ja) | 被試験信号生成装置及びディジタルデータ信号出力装置 | |
JP2001319494A (ja) | メモリ回路用の組込み自己試験装置 | |
US11698668B2 (en) | Information processing apparatus and control method for selectively supplying power and clocks to module circuits used for verification | |
JP2002176352A (ja) | コンフィグレーション回路及び方法 | |
JPH05258599A (ja) | 半導体記憶装置 | |
JP2625355B2 (ja) | 順序回路の論理検証方法 | |
JPH05291932A (ja) | 電子回路 | |
US20050044297A1 (en) | Memory device operable with a plurality of protocols | |
JP2000010850A (ja) | メモリアクセスシステム | |
JP2006133056A (ja) | 半導体装置および半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4939162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |