JP4915421B2 - Capacitive humidity detector - Google Patents

Capacitive humidity detector Download PDF

Info

Publication number
JP4915421B2
JP4915421B2 JP2009002023A JP2009002023A JP4915421B2 JP 4915421 B2 JP4915421 B2 JP 4915421B2 JP 2009002023 A JP2009002023 A JP 2009002023A JP 2009002023 A JP2009002023 A JP 2009002023A JP 4915421 B2 JP4915421 B2 JP 4915421B2
Authority
JP
Japan
Prior art keywords
signal
unit
signal processing
processing unit
temperature sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009002023A
Other languages
Japanese (ja)
Other versions
JP2010160032A (en
Inventor
敦雄 志津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009002023A priority Critical patent/JP4915421B2/en
Publication of JP2010160032A publication Critical patent/JP2010160032A/en
Application granted granted Critical
Publication of JP4915421B2 publication Critical patent/JP4915421B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、湿度を検出する容量式湿度検出装置に関するものである。   The present invention relates to a capacitive humidity detecting device that detects humidity.

従来、例えば特許文献1に示されるように、物理量(例えば、湿度)の変化に応じて容量が変化するセンサ部(湿度センサ)と、CMOSトランジスタ等からなる回路部(信号処理部)とが半導体基板に形成された、容量式物理量検出装置(容量式湿度検出装置)が提案されている。このように、特許文献1に示される容量式湿度検出装置は、湿度センサと信号処理部とが同一の半導体基板に形成されているので、湿度センサと信号処理部それぞれが別の半導体基板に形成された容量式湿度検出装置と比べて、体格の増大が抑制された容量式湿度検出装置となっている。   Conventionally, as disclosed in, for example, Patent Document 1, a sensor unit (humidity sensor) whose capacitance changes in accordance with a change in physical quantity (for example, humidity) and a circuit unit (signal processing unit) including a CMOS transistor or the like are semiconductors. A capacitive physical quantity detection device (capacitive humidity detection device) formed on a substrate has been proposed. As described above, in the capacitive humidity detection device disclosed in Patent Document 1, since the humidity sensor and the signal processing unit are formed on the same semiconductor substrate, the humidity sensor and the signal processing unit are formed on different semiconductor substrates. Compared with the capacity-type humidity detection apparatus made, it is a capacity-type humidity detection apparatus in which the increase in physique is suppressed.

特開2006−58084号公報JP 2006-58084 A

ところで、上記したように、特許文献1では、同一の半導体基板に湿度センサと信号処理部が形成されている。したがって、連続駆動によって信号処理部で発生した熱が、半導体基板を介して湿度センサに伝わり、湿度センサが発熱する虞がある。湿度センサが発熱すると、湿度センサにおける水分を吸収する感湿膜の水分が蒸発し、これによって感湿膜の誘電率が変動し、湿度センサの検出精度が低下する虞がある。   By the way, as described above, in Patent Document 1, the humidity sensor and the signal processing unit are formed on the same semiconductor substrate. Therefore, there is a possibility that heat generated in the signal processing unit by continuous driving is transmitted to the humidity sensor through the semiconductor substrate, and the humidity sensor generates heat. When the humidity sensor generates heat, the moisture in the moisture-sensitive film that absorbs moisture in the humidity sensor evaporates, which may change the dielectric constant of the moisture-sensitive film and reduce the detection accuracy of the humidity sensor.

そこで、本発明は上記問題点に鑑み、体格の増大が抑制され、且つ湿度センサの検出精度の低下が抑制された容量式湿度検出装置を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a capacitive humidity detection device in which an increase in physique is suppressed and a decrease in detection accuracy of a humidity sensor is suppressed.

上記した目的を達成するために、請求項1に記載の発明は、湿度の変化に応じて容量が変化する湿度センサと、該湿度センサの容量変化を電圧に変換するC−V変換部と、該C−V変換部の出力信号を処理する信号処理部と、が同一の半導体基板に形成された容量式湿度検出装置であって、電源電圧を第1パルス信号に変換し、該第1パルス信号を信号処理部に入力することで、信号処理部を間欠駆動する間欠駆動部を有し、少なくとも1つの温度センサが、半導体基板に形成されており、間欠駆動部は、温度センサの出力信号に基づいて、第1パルス信号のパルス周期を調整することを特徴する。 In order to achieve the above-described object, the invention described in claim 1 includes a humidity sensor whose capacity changes in accordance with a change in humidity, a CV conversion unit that converts the capacity change of the humidity sensor into a voltage, A signal processing unit that processes an output signal of the CV conversion unit is a capacitive humidity detection device formed on the same semiconductor substrate, which converts a power supply voltage into a first pulse signal, and the first pulse by inputting the signal to the signal processing unit, it has a intermittent drive unit intermittently drives the signal processing unit, at least one temperature sensor being formed on a semiconductor substrate, the intermittent drive unit, the output signal of the temperature sensor Based on the above, the pulse period of the first pulse signal is adjusted .

このように本発明によれば、湿度センサと信号処理部とが同一の半導体基板に形成されている。したがって、湿度センサと信号処理部それぞれが別の半導体基板に形成された容量式湿度検出装置と比べて、体格の増大が抑制された容量式湿度検出装置となっている。また、信号処理部を間欠駆動する間欠駆動部を有している。したがって、連続駆動による信号処理部の発熱が抑制され、この発熱による湿度センサの検出精度の低下が抑制された容量式湿度検出装置ともなっている。また、間欠駆動部は、温度センサの出力信号に基づいて、第1パルス信号のパルス周期を調整するので、半導体基板の温度に応じて、信号処理部の駆動状態を調整し、ひいては、信号処理部の温度(湿度センサの温度)を調整することができる。すなわち、信号処理部の発熱をより効果的に抑制し、湿度センサの検出精度の低下をより効果的に抑制することができる。 As described above, according to the present invention, the humidity sensor and the signal processing unit are formed on the same semiconductor substrate. Therefore, compared to a capacitive humidity detecting device in which the humidity sensor and the signal processing unit are formed on different semiconductor substrates, the capacitive humidity detecting device is suppressed from increasing in size. Moreover, it has the intermittent drive part which intermittently drives the signal processing part. Therefore, heat generation of the signal processing unit due to continuous drive is suppressed, and the capacitive humidity detection device is also suppressed in which a decrease in detection accuracy of the humidity sensor due to this heat generation is suppressed. Further, since the intermittent drive unit adjusts the pulse period of the first pulse signal based on the output signal of the temperature sensor, the drive state of the signal processing unit is adjusted according to the temperature of the semiconductor substrate, and thus the signal processing The temperature of the part (temperature of the humidity sensor) can be adjusted. That is, heat generation of the signal processing unit can be more effectively suppressed, and a decrease in detection accuracy of the humidity sensor can be more effectively suppressed.

請求項に記載のように、温度センサは、半導体基板における信号処理部の形成領域内に形成された第1温度センサを有する構成が好ましい。これにより、発熱源である信号処理部の温度に基づいて、第1パルス信号のパルス周期を調整することができる。 According to a second aspect of the present invention, it is preferable that the temperature sensor has a first temperature sensor formed in a formation region of the signal processing unit in the semiconductor substrate. Thereby, the pulse period of the first pulse signal can be adjusted based on the temperature of the signal processing unit that is a heat source.

請求項に記載のように、温度センサは、半導体基板における湿度センサの形成領域の直下部位に形成された第2温度センサを有する構成が好ましい。これにより、信号処理部の熱の影響を受ける湿度センサの温度に基づいて、第1パルス信号のパルス周期を調整することができる。 According to a third aspect of the present invention, it is preferable that the temperature sensor has a second temperature sensor formed in a portion immediately below the formation region of the humidity sensor in the semiconductor substrate. Thereby, the pulse period of the first pulse signal can be adjusted based on the temperature of the humidity sensor affected by the heat of the signal processing unit.

請求項に記載のように、温度センサは、半導体基板における信号処理部の形成領域及び湿度センサの形成領域と離反された離反領域に形成された第3温度センサを有する構成が好ましい。 According to a fourth aspect of the present invention, the temperature sensor preferably includes a third temperature sensor formed in a separation region separated from the formation region of the signal processing unit and the formation region of the humidity sensor in the semiconductor substrate.

これによれば、半導体基板の周囲の温度(以下、単に周囲温度と示す)と信号処理部の温度、若しくは、周囲温度と湿度センサの温度に基づいて、第1パルス信号のパルス周期を調整することができる。すなわち、信号処理部、若しくは湿度センサの発熱に応じて、信号処理部の駆動状態を調整することができる。   According to this, the pulse period of the first pulse signal is adjusted based on the ambient temperature of the semiconductor substrate (hereinafter simply referred to as ambient temperature) and the temperature of the signal processing unit, or the ambient temperature and the temperature of the humidity sensor. be able to. That is, the driving state of the signal processing unit can be adjusted according to the heat generation of the signal processing unit or the humidity sensor.

請求項に記載のように、半導体基板における、信号処理部の形成領域及び湿度センサの形成領域と、離反領域との間には、信号処理部及び湿度センサと第3温度センサとを熱的に分離するトレンチが形成された構成が良い。これにより、発熱源である信号処理部の熱が、半導体基板を介して第3温度センサに伝わることを抑制することができる。また、発熱源の影響をうける湿度センサの熱が、半導体基板を介して第3温度センサに伝わることを抑制することができる。したがって、第3温度センサにおける周囲温度の検出精度を向上することができる。 According to the fifth aspect of the present invention, the signal processing unit, the humidity sensor, and the third temperature sensor are thermally connected between the signal processing unit formation region, the humidity sensor formation region, and the separation region in the semiconductor substrate. A structure in which a trench that separates into two is formed is preferable. Thereby, it can suppress that the heat | fever of the signal processing part which is a heat generating source is transmitted to a 3rd temperature sensor via a semiconductor substrate. Further, it is possible to suppress the heat of the humidity sensor affected by the heat source from being transmitted to the third temperature sensor via the semiconductor substrate. Therefore, the detection accuracy of the ambient temperature in the third temperature sensor can be improved.

請求項に記載のように、半導体基板に形成された外部電極には、半導体基板の周囲の温度を測定する周囲温度センサが接続されており、間欠駆動部は、温度センサと周囲温度センサの出力信号に基づいて、第1パルス信号のパルス周期を調整する構成が良い。これによれば、請求項5に記載の作用効果と同様の作用効果を得ることができる。 According to the sixth aspect of the present invention , the external electrode formed on the semiconductor substrate is connected to an ambient temperature sensor that measures the ambient temperature of the semiconductor substrate, and the intermittent drive unit includes the temperature sensor and the ambient temperature sensor. A configuration in which the pulse period of the first pulse signal is adjusted based on the output signal is preferable. According to this, the effect similar to the effect of Claim 5 can be acquired.

請求項に記載のように、信号処理部の出力信号を一定にするサンプルホールド部を有する構成が好ましい。これによれば、容量式湿度検出装置から出力される出力信号の周期と、容量式湿度検出装置の後段に設けられた回路(例えばECU)のサンプリング周期とを同期するための同期回路を、上記した回路に設けなくとも良く、回路の構成を簡素化することができる。 As described in claim 7 , a configuration having a sample-and-hold unit that makes the output signal of the signal processing unit constant is preferable. According to this, the synchronization circuit for synchronizing the cycle of the output signal output from the capacitive humidity detection device and the sampling cycle of a circuit (for example, ECU) provided at the subsequent stage of the capacitive humidity detection device, The circuit configuration is not necessarily provided, and the circuit configuration can be simplified.

このようなサンプルホールド部の具体的な構成としては、請求項に記載のように、サンプルホールド部は、増幅度が1のボルテージホロアー回路と、一端が信号処理部の出力端子と接続され、他端がボルテージホロアー回路の入力端子と接続されたスイッチ部と、一端がスイッチ部の出力端子とボルテージホロアー回路の入力端子とを接続する配線と接続され、他端がグランドと接続された、スイッチ部の出力信号を一時的に保持するコンデンサと、を有し、スイッチ部によって、信号処理部とボルテージホロアー回路、及び、信号処理部とコンデンサとの接続が制御された構成を採用することができる。また、請求項に記載のように、サンプルホールド部は、一端が信号処理部の出力端子と接続された、信号処理部の出力信号をアナログ信号からディジタル信号に変換するA−D変換部と、一端がA−D変換部の他端と接続された、A−D変換部の出力信号をディジタル信号からアナログ信号に変換するD−A変換部と、を有する構成を採用することもできる。 As a specific configuration of such a sample and hold unit, as described in claim 8 , the sample and hold unit is connected to a voltage follower circuit having an amplification factor of 1, and one end connected to an output terminal of the signal processing unit. The other end is connected to the input terminal of the voltage follower circuit, the other end is connected to the wiring connecting the output terminal of the switch section and the input terminal of the voltage follower circuit, and the other end is connected to the ground. was adopted possess a capacitor for temporarily holding the output signal of the switch unit, and the switch unit, the signal processing unit and the voltage follower earth circuit, and a configuration in which connection between the signal processing unit and the capacitor is controlled can do. According to a ninth aspect of the present invention, the sample-and-hold unit includes an AD conversion unit that converts an output signal of the signal processing unit from an analog signal to a digital signal, one end of which is connected to the output terminal of the signal processing unit. It is also possible to adopt a configuration having a DA conversion unit that converts one output signal of the AD conversion unit from a digital signal to an analog signal, one end of which is connected to the other end of the AD conversion unit.

請求項10に記載のように、パルス周期が、第1パルス信号のパルス周期と同じであり、パルスの立ち上がりタイミングが、第1パルス信号の立ち上がりタイミングよりも遅く、パルスの立下りタイミングが、第1パルス信号の立下りタイミングよりも早い第2パルス信号を生成する生成部を有し、スイッチ部は、第2パルス信号によって開閉制御される構成が好ましい。これによれば、スイッチ部が閉じた状態(信号処理部とコンデンサとが接続された状態)において、信号処理部から電圧レベルがLowレベルの出力信号がコンデンサに入力され、これによってコンデンサに蓄積された電荷(湿度センサで検出された電気容量に比例する検出電圧)が変動することを抑制することができる。すなわち、湿度センサの検出精度の低下を抑制することができる。 As described in claim 10, the pulse period is the same as the pulse period of the first pulse signal, the rise timing of the pulse is slower than the rise timing of the first pulse signal, the falling timing of the pulse, the It is preferable that the generator has a generating unit that generates a second pulse signal that is earlier than the falling timing of the one pulse signal, and the switch unit is controlled to be opened and closed by the second pulse signal. According to this, in a state in which the switch unit is closed (a state in which the signal processing unit and the capacitor are connected), an output signal having a voltage level of Low level is input from the signal processing unit to the capacitor and is thereby accumulated in the capacitor. It is possible to suppress fluctuations in the electric charge (detection voltage proportional to the electric capacity detected by the humidity sensor). That is, a decrease in detection accuracy of the humidity sensor can be suppressed.

第1実施形態に係る容量式湿度検出装置の概略構成を示すブロック図である。It is a block diagram showing a schematic structure of a capacity type humidity detecting device concerning a 1st embodiment. 半導体基板の概略構成を示す平面図である。It is a top view which shows schematic structure of a semiconductor substrate. 図2のIII−III線に沿う断面図である。It is sectional drawing which follows the III-III line of FIG. 通常動作時における容量式湿度検出装置のタイミングチャート図である。It is a timing chart figure of the capacity type humidity detecting device at the time of normal operation. 信号処理部が発熱している時における容量式湿度検出装置のタイミングチャート図である。It is a timing chart figure of a capacity type humidity detecting device when a signal processing part is generating heat. 生成部の出力信号の立ち上がりタイミングと立ち下がりタイミングを説明するための波形図である。It is a wave form diagram for explaining the rise timing and fall timing of the output signal of a generating part. 能動素子と温度センサの変形例を示す断面図である。It is sectional drawing which shows the modification of an active element and a temperature sensor. 温度センサの変形例を示す断面図である。It is sectional drawing which shows the modification of a temperature sensor. 周囲温度センサと半導体基板との接続を説明するための断面図である。It is sectional drawing for demonstrating the connection of an ambient temperature sensor and a semiconductor substrate. トレンチを説明するための断面図である。It is sectional drawing for demonstrating a trench. サンプルホールド部の変形例を示すブロック図である。It is a block diagram which shows the modification of a sample hold part. サンプルホールド部の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of a sample hold part.

以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1は、第1実施形態に係る容量式湿度検出装置の概略構成を示すブロック図である。図2は、半導体基板の概略構成を示す平面図である。図3は、図2のIII−III線に沿う断面図である。図4は、通常動作時における容量式湿度検出装置のタイミングチャート図である。図5は、信号処理部が発熱している時における容量式湿度検出装置のタイミングチャート図である。図6は、生成部の出力信号の立ち上がりタイミングと立ち下がりタイミングを説明するための波形図である。なお、図1においては、後述する間欠駆動部30を構成する制御部32の出力信号S、第1スイッチ31の出力信号S、回路部20を構成する信号処理部23の出力信号Sそれぞれを破線矢印で示し、生成部60の出力信号Sを一点鎖線矢印で示す。また、図4及び図5においては、煩雑となることを避けるために、出力信号Sを省略している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a block diagram illustrating a schematic configuration of a capacitive humidity detection apparatus according to the first embodiment. FIG. 2 is a plan view showing a schematic configuration of the semiconductor substrate. 3 is a cross-sectional view taken along line III-III in FIG. FIG. 4 is a timing chart of the capacitive humidity detecting device during normal operation. FIG. 5 is a timing chart of the capacitive humidity detection device when the signal processing unit is generating heat. FIG. 6 is a waveform diagram for explaining the rising timing and falling timing of the output signal of the generation unit. In FIG. 1, the output signal S 1 of the control unit 32 constituting the intermittent drive unit 30 described later, the output signal S 2 of the first switch 31, and the output signal S 3 of the signal processing unit 23 constituting the circuit unit 20. indicates respectively dashed arrows show the output signal S 4 of the generator 60 by a chain line arrow. Further, in FIGS. 4 and 5, in order to avoid the complication, are omitted output signal S 1.

先ず、図1に示す出力信号S〜Sの概略を図4に基づいて説明しておく。出力信号S〜Sは、パルス周期がTであり、パルス幅がLのパルス信号である。出力信号Sは、パルス周期がTであり、パルス幅がLよりも狭いLであり、パルスの立ち上がりタイミングが出力信号S,Sよりも遅く、パルスの立ち下がりタイミングが出力信号S,Sよりも早いパルス信号である。出力信号Sは、振幅が一定の信号である。出力信号S及び出力信号Sそれぞれの振幅の最大値(Highレベルの電圧レベル、若しくはパルスの振幅)は、電源80の電圧Vと等しく、出力信号S及び出力信号Sそれぞれの振幅の最大値は、湿度センサ10で検出された電気容量に比例する電圧Vと等しい。出力信号Sの振幅の最大値は、第1スイッチ31を開閉制御することができる値であれば良く、特に限定されない。なお、出力信号Sが、特許請求の範囲に記載の第1パルス信号に相当し、出力信号Sが、特許請求の範囲に記載の第2パルス信号に相当する。 First, the outline of the output signals S 1 to S 5 shown in FIG. 1 will be described with reference to FIG. The output signals S 1 to S 3 are pulse signals having a pulse period of T and a pulse width of L 1 . The output signal S 4, the pulse period is T, the pulse width is narrower L 2 than L 1, slower than the rise timing of the pulse output signal S 2, S 3, pulse falling timing the output signal of the It is a pulse signal earlier than S 2 and S 3 . The output signal S 5 is a constant amplitude signal. The maximum value of the output signal S 2 and the output signal S 4 of the respective amplitudes (High-level voltage level of, or the pulse amplitude) is equal to the voltage V 0 which power source 80, the output signal S 3 and the output signal S 5 for each amplitude Is equal to the voltage V 1 proportional to the electric capacity detected by the humidity sensor 10. The maximum value of the output signals S 1 amplitude may be any value that can be controlled to open and close the first switch 31 is not particularly limited. Incidentally, the output signal S 2, corresponds to a first pulse signal according to the appended claims, the output signal S 4 corresponds to a second pulse signal according to the appended claims.

以下、容量式湿度検出装置100の概略構成を図1に基づいて説明する。容量式湿度検出装置100は、要部として、湿度の変化に応じて容量が変化する湿度センサ10と、該湿度センサ10の出力信号を処理する回路部20と、該回路部20を構成する信号処理部23を間欠駆動する間欠駆動部30と、を有している。さらに、本実施形態では、温度センサ40(第1温度センサ41、第3温度センサ42)と、温度センサ40の出力信号を比較する比較部50と、パルス周期が出力信号S,Sと等しく、パルスの立ち上がりタイミングが出力信号S,Sよりも遅く、立ち下がりタイミングが出力信号S,Sよりも早い出力信号Sを生成し出力する生成部60と、出力信号Sを一定とするサンプルホールド部70と、を有している。湿度センサ10、回路部20を構成するC−V変換部22、及び間欠駆動部30を構成する制御部32は、電源80の電圧Vを駆動電圧とし、信号処理部23は、間欠駆動部30(第1スイッチ31)の出力信号Sを駆動電圧としている。 Hereinafter, a schematic configuration of the capacitive humidity detection apparatus 100 will be described with reference to FIG. The capacitive humidity detection apparatus 100 includes, as main parts, a humidity sensor 10 whose capacity changes in accordance with a change in humidity, a circuit unit 20 that processes an output signal of the humidity sensor 10, and a signal that constitutes the circuit unit 20 And an intermittent drive unit 30 that intermittently drives the processing unit 23. Furthermore, in the present embodiment, the temperature sensor 40 (first temperature sensor 41, third temperature sensor 42), the comparison unit 50 that compares the output signals of the temperature sensor 40, and the pulse period are the output signals S 2 and S 3 . equally, slower than the rise timing of the pulse output signal S 2, S 3, a generating unit 60 which fall timing to generate an early output signal S 4 output than the output signal S 2, S 3, the output signal S 3 And a sample hold unit 70 that keeps the constant. The humidity sensor 10, the CV conversion unit 22 constituting the circuit unit 20, and the control unit 32 constituting the intermittent drive unit 30 use the voltage V 0 of the power supply 80 as the drive voltage, and the signal processing unit 23 serves as the intermittent drive unit. 30 the output signal S 2 (first switch 31) has a driving voltage.

図2及び図3に示すように、湿度センサ10と回路部20は、半導体基板90に形成されている。本実施形態に係る半導体基板90は、単結晶シリコンからなり、表面に酸化シリコン膜91が形成されている。   As shown in FIGS. 2 and 3, the humidity sensor 10 and the circuit unit 20 are formed on a semiconductor substrate 90. The semiconductor substrate 90 according to this embodiment is made of single crystal silicon, and a silicon oxide film 91 is formed on the surface.

湿度センサ10は、半導体基板90の表面に形成された、対をなす櫛歯状の検出電極11と、検出電極11とは櫛歯の長さや、櫛歯の本数などが異なる、対をなす櫛歯状の参照電極12と、これら電極11,12を保護する保護膜13と、半導体基板90の周囲の水分を吸脱する感湿膜14と、を備える。感湿膜14は、保護膜13における、検出電極11及び参照電極12上に形成されている。検出電極11及び参照電極12によって構成されるコンデンサそれぞれの容量は、感湿膜14に吸収された水分量に応じてコンデンサそれぞれの誘電率が変化するので、水分量に応じて変化する構成となっている。しかしながら、上記したように、検出電極11と参照電極12は、構成が異なるので、感湿膜14に吸収された水分量の変化に対する容量の変化も異なる。したがって、参照電極12の容量の変化と、検出電極11の容量の変化とを比較することで、水分量(湿度)の変化を検出することができるようになっている。湿度センサ10の出力信号は、回路部20及びサンプルホールド部70を介して、外部電極15から外部へ出力される。なお、湿度を検出する構成としては、上記例に限定されず、例えば、櫛歯状の検出電極11と、該検出電極11と同様の構成を有する参照電極12と、電極11,12を保護する保護膜13と、保護膜13における検出電極11上に形成された感湿膜14と、を備える構成を採用することができる。この場合、参照電極12の容量は、感湿膜14が設けられていないので、水分量に応じて変化しない構成となっている。したがって、参照電極12の容量を参照容量として、該参照容量と検出電極11の容量とを比較することで、水分量(湿度)の変化を検出することができる。   The humidity sensor 10 includes a pair of comb-like detection electrodes 11 formed on the surface of the semiconductor substrate 90, and a pair of combs different from the detection electrode 11 in the length of the comb teeth, the number of comb teeth, and the like. A tooth-like reference electrode 12, a protective film 13 that protects these electrodes 11 and 12, and a moisture sensitive film 14 that absorbs and desorbs moisture around the semiconductor substrate 90 are provided. The moisture sensitive film 14 is formed on the detection electrode 11 and the reference electrode 12 in the protective film 13. The capacitance of each capacitor constituted by the detection electrode 11 and the reference electrode 12 is configured to change according to the amount of moisture because the dielectric constant of each capacitor changes according to the amount of moisture absorbed by the moisture sensitive film 14. ing. However, as described above, since the detection electrode 11 and the reference electrode 12 are different in configuration, the change in capacitance with respect to the change in the amount of moisture absorbed in the moisture sensitive film 14 is also different. Therefore, a change in the amount of moisture (humidity) can be detected by comparing the change in the capacitance of the reference electrode 12 with the change in the capacitance of the detection electrode 11. The output signal of the humidity sensor 10 is output from the external electrode 15 to the outside via the circuit unit 20 and the sample hold unit 70. The configuration for detecting humidity is not limited to the above example. For example, the comb-shaped detection electrode 11, the reference electrode 12 having the same configuration as the detection electrode 11, and the electrodes 11 and 12 are protected. A configuration including the protective film 13 and the moisture sensitive film 14 formed on the detection electrode 11 in the protective film 13 can be employed. In this case, the capacity of the reference electrode 12 is not changed according to the amount of water because the moisture sensitive film 14 is not provided. Therefore, a change in the amount of moisture (humidity) can be detected by comparing the reference capacitance with the capacitance of the detection electrode 11 using the capacitance of the reference electrode 12 as a reference capacitance.

回路部20は、湿度センサ10の出力信号を処理するものであり、MOSトランジスタ21などの能動素子が数万〜数十万集積されて形成される。回路部20は、容量を電圧に変換するC−V変換部22と、該C−V変換部22の出力信号を処理する信号処理部23と、を備える。C−V変換部22は、検出電極11の容量に比例する電荷と、参照電極12の容量に比例する電荷との差分を、電圧に変換して出力するものである。信号処理部23は、C−V変換部22の出力信号を増幅し、温度センサ40によって測定された温度に基づいて、C−V変換部22の出力信号の温度補正を行うものである。なお、C−V変換部22の具体的な構成は、特開2006−58084号公報に詳説されているので、本実施形態においては、その記載を省略する。また、図1においては、煩雑となることを避けるために、温度センサ40と信号処理部23との電流経路を省略している。   The circuit unit 20 processes the output signal of the humidity sensor 10, and is formed by integrating tens of thousands to hundreds of thousands of active elements such as the MOS transistor 21. The circuit unit 20 includes a CV conversion unit 22 that converts a capacitance into a voltage, and a signal processing unit 23 that processes an output signal of the CV conversion unit 22. The CV conversion unit 22 converts the difference between the charge proportional to the capacitance of the detection electrode 11 and the charge proportional to the capacitance of the reference electrode 12 into a voltage and outputs the voltage. The signal processing unit 23 amplifies the output signal of the CV conversion unit 22 and corrects the temperature of the output signal of the CV conversion unit 22 based on the temperature measured by the temperature sensor 40. In addition, since the specific structure of the CV conversion part 22 is explained in detail in Japanese Patent Application Laid-Open No. 2006-58084, description thereof is omitted in the present embodiment. In FIG. 1, the current path between the temperature sensor 40 and the signal processing unit 23 is omitted in order to avoid complication.

間欠駆動部30は、信号処理部23を間欠駆動するものである。本実施形態に係る間欠駆動部30は、電源80と信号処理部23との接続を制御する第1スイッチ31と、該第1スイッチ31の開閉状態を制御する制御部32と、を有する。第1スイッチ31は、Nチャネル型MOSトランジスタであり、ドレイン側の端子が電源80と接続され、ソース側の端子が信号処理部23及び生成部60と接続され、ゲート電極が制御部32と接続されている。該ゲート電極に、パルス周期がTであり、パルス幅がLである制御部32の出力信号Sが入力されると、第1スイッチ31のソースとドレインとが、パルス周期Tの間隔で接続され、パルス幅Lの間接続される。すなわち、電源80と信号処理部23、及び電源80と生成部60が、パルス周期Tの間隔で接続され、パルス幅Lの間接続される。これにより、第1スイッチ31から、振幅の最大値が電源80の電圧Vであり、パルス周期がTであり、パルス幅がLである出力信号Sが出力され、出力信号Sが信号処理部23及び生成部60に入力されるようになっている。上記したように、信号処理部23は、出力信号Sを駆動電圧としているので、信号処理部23は、パルス周期Tの間隔で駆動し、パルス幅Lの間駆動することとなる。これにより、信号処理部23から、C−V変換部22の出力信号が増幅され、且つ温度補正された、振幅の最大値が湿度センサ10で検出された電気容量に比例する電圧Vであり、パルス周期がTであり、パルス幅がLである出力信号Sが出力される。 The intermittent drive unit 30 drives the signal processing unit 23 intermittently. The intermittent drive unit 30 according to the present embodiment includes a first switch 31 that controls connection between the power source 80 and the signal processing unit 23, and a control unit 32 that controls the open / closed state of the first switch 31. The first switch 31 is an N-channel MOS transistor, the drain side terminal is connected to the power supply 80, the source side terminal is connected to the signal processing unit 23 and the generation unit 60, and the gate electrode is connected to the control unit 32. Has been. To the gate electrode, the pulse period is T, the output signals S 1 of the control unit 32 pulse width is L 1 is input, the source and the drain of the first switch 31, at intervals of pulse period T connected, it is connected between the pulse width L 1. That is, the power supply 80 and the signal processing unit 23, and a power source 80 and the generator 60 are connected at intervals of the pulse period T, is connected between the pulse width L 1. As a result, the first switch 31 outputs the output signal S 2 whose maximum amplitude is the voltage V 0 of the power supply 80, the pulse period is T, and the pulse width is L 1 , and the output signal S 2 is The signal is input to the signal processing unit 23 and the generation unit 60. As described above, the signal processing unit 23, since the output signal S 2 is set to the driving voltage, the signal processing unit 23 is driven at intervals of the pulse period T, so that the drive between the pulse width L 1. Thereby, the output signal of the CV conversion unit 22 is amplified from the signal processing unit 23 and the temperature is corrected, and the maximum value of the amplitude is the voltage V 1 proportional to the electric capacity detected by the humidity sensor 10. , the pulse period is T, the output signal S 3 the pulse width is L 1 is outputted.

温度センサ40は、半導体基板90の温度を測定するものである。本実施形態に係る温度センサ40は、図3に示すように、半導体基板90における信号処理部23の形成領域内に形成された第1温度センサ41と、半導体基板90における信号処理部23の形成領域及び湿度センサ10の形成領域と離反された離反領域に形成された第3温度センサ42と、を有している。本実施形態に係る温度センサ41,42は、PN接合における順方向に電流を流した時に生じる順方向電圧の温度特性に基づいて、温度を測定するものである。上記したように、半導体基板90はシリコンによって形成されているので、これら温度センサ41,42の順方向電圧は、温度が1℃上昇するたびに、2.5mV低下する温度特性を有している。このような温度センサ40は、回路部20とともに半導体基板90に作りこむことができるので、半導体基板90以外に温度センサが設けられた構成と比べて、製造工程が簡素化された構成となっている。なお、温度センサ40としては、上記したPN接合の順方向電圧の温度特性に基づくものに限らず、例えば、サーミスタなどを採用することができる。   The temperature sensor 40 measures the temperature of the semiconductor substrate 90. As shown in FIG. 3, the temperature sensor 40 according to this embodiment includes a first temperature sensor 41 formed in the formation region of the signal processing unit 23 in the semiconductor substrate 90 and the formation of the signal processing unit 23 in the semiconductor substrate 90. And a third temperature sensor 42 formed in the separation region separated from the region and the formation region of the humidity sensor 10. The temperature sensors 41 and 42 according to the present embodiment measure the temperature based on the temperature characteristics of the forward voltage generated when a current flows in the forward direction in the PN junction. As described above, since the semiconductor substrate 90 is made of silicon, the forward voltage of the temperature sensors 41 and 42 has a temperature characteristic that decreases by 2.5 mV each time the temperature increases by 1 ° C. . Since such a temperature sensor 40 can be built in the semiconductor substrate 90 together with the circuit unit 20, the manufacturing process is simplified compared to a configuration in which a temperature sensor is provided in addition to the semiconductor substrate 90. Yes. The temperature sensor 40 is not limited to the one based on the temperature characteristics of the forward voltage of the PN junction described above, and for example, a thermistor can be employed.

比較部50は、複数の温度センサ40の出力信号を比較するものである。本実施形態に係る比較部50は、差動増幅回路によって形成されており、第1温度センサ41の出力信号U、第3温度センサ42の出力信号Uの差分である、U−Uを増幅した出力信号を、間欠駆動部30の制御部32に入力する。制御部32は、U−U≦0の場合にパルス周期Tを所定値Tに設定し、U−U>0の場合にパルス周期Tを所定値Tよりも長いTに設定するようにしている。すなわち、信号処理部23の温度が周囲温度以下の場合に、信号処理部23の駆動時間を所定時間に設定し、信号処理部23の温度が周囲温度よりも高い(信号処理部23が発熱している)場合に、信号処理部23の駆動時間を所定時間よりも短くするようにしている。図4においては、信号処理部23が周辺温度以下の時における出力信号S〜Sを示し、図5においては、信号処理部23が発熱した時における出力信号S〜Sを示している。すなわち、図4は、パルス周期がTの出力信号S〜Sを示し、図5は、パルス周期がTの出力信号S〜Sを示している。図4及び図5に示すように、パルス周期Tが所定値Tに比べて長いことがわかる。 The comparison unit 50 compares the output signals of the plurality of temperature sensors 40. The comparison unit 50 according to the present embodiment is formed by a differential amplifier circuit, the output signal U 1 of the first temperature sensor 41, which is the difference between the output signal U 3 of the third temperature sensor 42, U 1 -U An output signal obtained by amplifying 3 is input to the control unit 32 of the intermittent drive unit 30. Control unit 32, U 1 -U 3 ≦ 0 by setting the pulse period T to a predetermined value T 1 in the case of, U 1 -U 3> 0 long T 2 than the predetermined value T 1 of the pulse period T in the case of It is set to. That is, when the temperature of the signal processing unit 23 is equal to or lower than the ambient temperature, the driving time of the signal processing unit 23 is set to a predetermined time, and the temperature of the signal processing unit 23 is higher than the ambient temperature (the signal processing unit 23 generates heat). In this case, the driving time of the signal processing unit 23 is made shorter than a predetermined time. In Figure 4, shows the output signal S 2 to S 4 in case the signal processing section 23 is below ambient temperature, in Figure 5, shows the output signal S 2 to S 4 at the time when the signal processing unit 23 generates heat Yes. That is, FIG. 4, a pulse period indicates the output signal S 2 to S 4 of the T 1, FIG. 5, the pulse period indicates the output signal S 2 to S 4 of T 2. As shown in FIGS. 4 and 5, it can be seen that the pulse period T 2 is longer than the predetermined value T 1.

生成部60は、出力信号Sに基づいて、パルス周期がTであり、パルス幅がLよりも狭いLであり、パルスの立ち上がりタイミングが出力信号S,Sよりも遅く、パルスの立ち下がりタイミングが出力信号S,Sよりも早いパルス信号を生成し出力するものである。図4〜図6に示すように、出力信号Sは、出力信号S,Sの電圧レベルがHighレベルの時に、出力信号Sの電圧レベルが必ずHighレベルとなっている。これにより、サンプルホールド部70を構成する第2スイッチ72が閉状態となっている時(出力信号Sの電圧レベルがHighレベルの時)にのみ、出力信号Sの電圧レベルがHighレベルの信号Vが、サンプルホールド部70を構成するボルテージホロアー回路71及びコンデンサ73に入力されるようになっている。 Based on the output signal S 2 , the generation unit 60 has a pulse period of T, a pulse width of L 2 that is narrower than L 1 , and a pulse rising timing that is later than that of the output signals S 2 and S 3. Generates and outputs a pulse signal whose falling timing is earlier than that of the output signals S 2 and S 3 . As shown in FIGS. 4 to 6, the output signal S 4, when the voltage level of the output signal S 2, S 3 is High level, the voltage level of the output signal S 4 is always a High level. Thus, the second switch 72 constituting the sample-and-hold unit 70 only when (when the voltage level of the output signal S 4 is High level) in the closed state, the voltage level of the output signal S 3 is High level The signal V 1 is input to a voltage follower circuit 71 and a capacitor 73 that constitute the sample hold unit 70.

サンプルホールド部70は、信号処理部23の出力信号を一定にするものである。本実施形態に係るサンプルホールド部70は、図1に示すように、増幅度が1のボルテージホロアー回路71と、信号処理部23とボルテージホロアー回路71との接続を制御する第2スイッチ72と、第2スイッチ72の出力信号を一時的に保持するコンデンサ73と、を有している。第2スイッチ72は、Nチャネル型MOSトランジスタであり、ドレイン側の端子が信号処理部23の出力端子と接続され、ソース側の端子がボルテージホロアー回路71の非反転入力端子、及びコンデンサ73の一端と接続され、ゲート電極が生成部60と接続されている。該ゲート電極に、生成部60の出力信号Sが入力されると、信号処理部23とボルテージホロアー回路71、及び信号処理部23とコンデンサ73とが、パルス周期Tの間隔で接続され、パルス幅Lの間接続される。上記したように、第2スイッチ72が閉状態となっている時にのみ、ボルテージホロアー回路71とコンデンサ73に、出力信号Sの電圧レベルがHighレベルの信号Vが入力されるので、サンプルホールド部70における、第2スイッチ72のソース側の端子の後段側は、常に、信号Vが入力されることとなる。また、第2スイッチ72が開状態となっても、コンデンサ73によって信号Vは一時的に保持されるので、第2スイッチ72のソース側の端子の後段側の電圧は、常にVに保たれるようになっている。上記したように、ボルテージホロアー回路71の増幅度は1なので、ボルテージホロアー回路71の入力電圧と出力電圧は等しい。これにより、ボルテージホロアー回路71の出力端子から、信号の値が一定値Vの出力信号Sが出力されるようになっている。 The sample hold unit 70 makes the output signal of the signal processing unit 23 constant. As shown in FIG. 1, the sample hold unit 70 according to this embodiment includes a voltage follower circuit 71 having an amplification factor of 1, and a second switch 72 that controls connection between the signal processing unit 23 and the voltage follower circuit 71. And a capacitor 73 that temporarily holds the output signal of the second switch 72. The second switch 72 is an N-channel MOS transistor, the drain side terminal is connected to the output terminal of the signal processing unit 23, the source side terminal is the non-inverting input terminal of the voltage follower circuit 71, and the capacitor 73. One end is connected, and the gate electrode is connected to the generation unit 60. To the gate electrode, the output signal S 4 of the generator 60 is input, the signal processing unit 23 and the voltage follower Ah circuit 71, and a signal processing unit 23 and the capacitor 73 are connected at intervals of the pulse period T, It is connected between the pulse width L 2. As described above, only when the second switch 72 is in the closed state, the signal V 1 having the high voltage level of the output signal S 3 is input to the voltage follower circuit 71 and the capacitor 73. The signal V 1 is always input to the subsequent stage side of the terminal on the source side of the second switch 72 in the hold unit 70. Even when the second switch 72 is in an open state, the signal V 1 is temporarily held by the capacitor 73, so that the voltage at the subsequent stage of the source side terminal of the second switch 72 is always kept at V 1 . It has come to droop. As described above, since the amplification degree of the voltage follower circuit 71 is 1, the input voltage and the output voltage of the voltage follower circuit 71 are equal. As a result, an output signal S 5 having a constant value V 1 is output from the output terminal of the voltage follower circuit 71.

次に、本実施形態に係る容量式湿度検出装置100の作用効果を説明する。上記したように、湿度センサ10とMOSトランジスタ21によって形成される回路部20とが同一の半導体基板90に形成されている。したがって、容量式湿度検出装置100は、湿度センサと回路部それぞれが別の半導体基板に形成された容量式湿度検出装置と比べて、体格の増大が抑制された容量式湿度検出装置となっている。また、信号処理部23を間欠駆動する間欠駆動部30を有している。したがって、連続駆動による信号処理部23の発熱が抑制され、この発熱による湿度センサ10の検出精度の低下が抑制された容量式湿度検出装置ともなっている。   Next, the effect of the capacitive humidity detection apparatus 100 according to the present embodiment will be described. As described above, the humidity sensor 10 and the circuit unit 20 formed by the MOS transistor 21 are formed on the same semiconductor substrate 90. Therefore, the capacitive humidity detection device 100 is a capacitive humidity detection device in which the increase in the physique is suppressed as compared with the capacitive humidity detection device in which the humidity sensor and the circuit unit are formed on different semiconductor substrates. . Moreover, it has the intermittent drive part 30 which drives the signal processing part 23 intermittently. Therefore, heat generation of the signal processing unit 23 due to continuous drive is suppressed, and the capacitive humidity detection device is also suppressed in which a decrease in detection accuracy of the humidity sensor 10 due to this heat generation is suppressed.

また、本実施形態に係る容量式湿度検出装置100は、温度センサ40と、該温度センサ40の出力信号を比較する比較部50と、を有し、制御部32は、比較部50の出力信号に基づいて、パルス周期Tを設定している。これにより、半導体基板90の温度に応じて、信号処理部23の駆動状態を調整し、ひいては、信号処理部23の温度(湿度センサ10の温度)を調整することができる。すなわち、信号処理部23の発熱を抑制し、湿度センサ10の検出精度の低下を抑制することができる。   The capacitive humidity detection apparatus 100 according to the present embodiment includes a temperature sensor 40 and a comparison unit 50 that compares output signals of the temperature sensor 40, and the control unit 32 outputs an output signal of the comparison unit 50. Based on the above, the pulse period T is set. Accordingly, the driving state of the signal processing unit 23 can be adjusted according to the temperature of the semiconductor substrate 90, and consequently the temperature of the signal processing unit 23 (the temperature of the humidity sensor 10) can be adjusted. That is, heat generation of the signal processing unit 23 can be suppressed, and a decrease in detection accuracy of the humidity sensor 10 can be suppressed.

また、本実施形態では、制御部32は、第1温度センサ41の出力信号Uと、第3温度センサ42の出力信号Uの差分であるU−Uが0以下の場合にパルス周期Tを所定値Tに設定し、U−Uが0よりも大きい場合にパルス周期Tを所定値Tよりも長いTに設定している。すなわち、信号処理部23の温度が周囲温度以下の場合に、信号処理部23の駆動時間を所定時間に設定し、信号処理部23の温度が周囲温度よりも高い(信号処理部23が発熱している)場合に、信号処理部23の駆動時間を所定時間よりも短くするようにしている。これにより、信号処理部23の発熱が抑制された構成となっている。 Further, in the present embodiment, the control unit 32, pulse when the output signal U 1 of the first temperature sensor 41, U 1 -U 3 is less than or equal to 0 which is the difference between the output signal U 3 of the third temperature sensor 42 set period T to a predetermined value T 1, it is set to a long T 2 than the predetermined value T 1 of the pulse period T if U 1 -U 3 is greater than 0. That is, when the temperature of the signal processing unit 23 is equal to or lower than the ambient temperature, the driving time of the signal processing unit 23 is set to a predetermined time, and the temperature of the signal processing unit 23 is higher than the ambient temperature (the signal processing unit 23 generates heat). In this case, the driving time of the signal processing unit 23 is made shorter than a predetermined time. Thereby, the heat generation of the signal processing unit 23 is suppressed.

本実施形態では、信号処理部23の出力信号Sを一定にし、信号の値が一定値Vの出力信号Sを出力するサンプルホールド部70を有している。これによれば、容量式湿度検出装置100から出力される出力信号の周期と、容量式湿度検出装置100の後段に設けられた回路(例えばECU)のサンプリング周期とを同期するための同期回路を、上記した回路に設けなくとも良く、回路の構成を簡素化することができる。 In the present embodiment, the output signal S 3 of the signal processing unit 23 is made constant, and the sample hold unit 70 that outputs the output signal S 5 whose signal value is a constant value V 1 is provided. According to this, the synchronization circuit for synchronizing the cycle of the output signal output from the capacitive humidity detection device 100 and the sampling cycle of a circuit (for example, ECU) provided in the subsequent stage of the capacitive humidity detection device 100 is provided. It is not necessary to provide the circuit described above, and the configuration of the circuit can be simplified.

本実施形態では、出力信号Sに基づいて、パルス周期がTであり、パルス幅がLよりも狭いLであり、パルスの立ち上がりタイミングが出力信号S,Sよりも遅く、パルスの立ち下がりタイミングが出力信号S,Sよりも早い出力信号Sを生成し、出力する生成部60を有している。これにより、サンプルホールド部70を構成する第2スイッチ72が閉状態となっている時(出力信号Sの電圧レベルがHighレベルの時)にのみ、出力信号Sの電圧レベルがHighレベルの信号Vが、サンプルホールド部70を構成するボルテージホロアー回路71及びコンデンサ73に入力されるようになっている。これにより、第2スイッチ72が閉じた状態において、信号処理部23から出力信号Sにおける電圧レベルがLowレベルの信号がコンデンサ73に入力され、これによってコンデンサ73に蓄積された電荷(湿度センサ10で検出された電気容量に比例する電圧V)が変動することを抑制することができる。すなわち、湿度センサ10の検出精度の低下を抑制することができる。 In the present embodiment, based on the output signal S 2 , the pulse period is T, the pulse width is L 2 narrower than L 1 , the rising timing of the pulse is later than the output signals S 2 and S 3 , and the pulse fall timing generates a fast output signal S 4 than the output signal S 2, S 3, and a generator 60 for outputting a. Thus, the second switch 72 constituting the sample-and-hold unit 70 only when (when the voltage level of the output signal S 4 is High level) in the closed state, the voltage level of the output signal S 3 is High level The signal V 1 is input to a voltage follower circuit 71 and a capacitor 73 that constitute the sample hold unit 70. Thus, in a state where the second switch 72 is closed, the voltage level in the output signal S 3 from the signal processing section 23 is Low level signal is input to the capacitor 73, thereby the electric charge accumulated in the capacitor 73 (the humidity sensor 10 Fluctuation of the voltage V 1 ) proportional to the electric capacity detected in step 1 can be suppressed. That is, a decrease in detection accuracy of the humidity sensor 10 can be suppressed.

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.

本実施形態では、回路部20がMOSトランジスタ21によって形成される例を示した。しかしながら、回路部20を形成する能動素子としてはMOSトランジスタ21に限定されず、例えば、図7に示すように、CMOSトランジスタ24を採用することもできる。他には、例えばバイポーラトランジスタやIGBT等を採用することもできる。   In the present embodiment, an example in which the circuit unit 20 is formed by the MOS transistor 21 is shown. However, the active element forming the circuit unit 20 is not limited to the MOS transistor 21. For example, as shown in FIG. 7, a CMOS transistor 24 may be employed. In addition, for example, a bipolar transistor or IGBT can be employed.

本実施形態では、温度センサ40が、半導体基板90における信号処理部23の形成領域内に形成された第1温度センサ41と、信号処理部23の形成領域、及び湿度センサ10の形成領域と離反された離反領域に形成された第3温度センサ42と、を有する例を示した。しかしながら、温度センサ40は、図7に示すように、半導体基板90における湿度センサ10の形成領域の直下部位に形成された第2温度センサ43と、上記した第3温度センサ42と、を有する構成を採用することもできる。この場合、比較部50は、第2温度センサ43の出力信号U、第3温度センサ42の出力信号Uの差分である、U−Uを増幅した出力信号を、間欠駆動部30の制御部32に入力する。制御部32は、U−U≦0の場合にパルス周期Tを所定値Tに設定し、U−U>0の場合にパルス周期Tを所定値Tよりも長いTに設定する。すなわち、湿度センサ10の温度が周囲温度以下の場合に、信号処理部23の駆動時間を所定時間に設定し、湿度センサ10の温度が周囲温度よりも高い(信号処理部23が発熱している)場合に、信号処理部23の駆動時間を所定時間よりも短くする。図7は、能動素子と温度センサの変形例を示す断面図である。 In the present embodiment, the temperature sensor 40 is separated from the first temperature sensor 41 formed in the formation region of the signal processing unit 23 in the semiconductor substrate 90, the formation region of the signal processing unit 23, and the formation region of the humidity sensor 10. The example which has the 3rd temperature sensor 42 formed in the separated area | region which was made was shown. However, as shown in FIG. 7, the temperature sensor 40 includes a second temperature sensor 43 formed in a portion of the semiconductor substrate 90 immediately below a region where the humidity sensor 10 is formed, and the third temperature sensor 42 described above. Can also be adopted. In this case, the comparison unit 50, the output signal U 2 of the second temperature sensor 43, which is the difference between the output signal U 3 of the third temperature sensor 42, an output signal obtained by amplifying the U 2 -U 3, the intermittent drive unit 30 To the control unit 32. Control unit 32, U 2 -U 3 ≦ 0 by setting the pulse period T to a predetermined value T 1 in the case of, U 2 -U 3> 0 long T 2 than the predetermined value T 1 of the pulse period T in the case of Set to. That is, when the temperature of the humidity sensor 10 is equal to or lower than the ambient temperature, the driving time of the signal processing unit 23 is set to a predetermined time, and the temperature of the humidity sensor 10 is higher than the ambient temperature (the signal processing unit 23 generates heat). ), The driving time of the signal processing unit 23 is made shorter than a predetermined time. FIG. 7 is a cross-sectional view showing a modification of the active element and the temperature sensor.

また、図8に示すように、温度センサ40が、第1温度センサ41と第2温度センサ43を有する構成としても良い。この場合、比較部50は、出力信号Uと出力信号Uの差分である、U−Uを増幅した出力信号を、間欠駆動部30の制御部32に入力する。制御部32は、U−U≦0の場合にパルス周期Tを所定値Tに設定し、U−U>0の場合にパルス周期Tを所定値Tよりも長いTに設定する。図8は、温度センサの変形例を示す断面図である。 As shown in FIG. 8, the temperature sensor 40 may include a first temperature sensor 41 and a second temperature sensor 43. In this case, the comparison unit 50 inputs an output signal obtained by amplifying U 1 −U 2 , which is a difference between the output signal U 1 and the output signal U 2 , to the control unit 32 of the intermittent drive unit 30. Control unit 32, U 1 -U 2 ≦ 0 by setting the pulse period T to a predetermined value T 1 in the case of, U 1 -U 2> 0 long T 2 than the predetermined value T 1 of the pulse period T in the case of Set to. FIG. 8 is a cross-sectional view showing a modification of the temperature sensor.

また、図9に示すように、周囲温度を測定する構成としては、外部電極15に、周囲温度を測定する周囲温度センサ44が接続された構成を採用することもできる。これにより、発熱源である信号処理部23と周囲温度センサ44とが、熱的に分離された構成となるので、信号処理部23の熱の影響が抑制された周囲温度を測定することができる。この場合、制御部32は、出力信号Uと周囲温度センサ44の出力信号Uの差分に基づいて、パルス周期Tを決定する。図9は、周囲温度センサと半導体基板90との接続を説明するための断面図である。 As shown in FIG. 9, as the configuration for measuring the ambient temperature, a configuration in which the ambient temperature sensor 44 for measuring the ambient temperature is connected to the external electrode 15 can be adopted. Thereby, since the signal processing unit 23 and the ambient temperature sensor 44 that are heat sources are thermally separated, the ambient temperature in which the influence of the heat of the signal processing unit 23 is suppressed can be measured. . In this case, the control unit 32 determines the pulse period T based on the difference between the output signal U 1 and the output signal U 4 of the ambient temperature sensor 44. FIG. 9 is a cross-sectional view for explaining the connection between the ambient temperature sensor and the semiconductor substrate 90.

なお、図9においては、温度センサ40が第1温度センサ41を有する例を示したが、第1温度センサ41の代わりに、第2温度センサ43を有する構成としても良い。この場合、制御部32は、出力信号Uと出力信号Uの差分に基づいて、パルス周期Tを決定する。 9 shows an example in which the temperature sensor 40 includes the first temperature sensor 41, but a configuration including the second temperature sensor 43 instead of the first temperature sensor 41 may be employed. In this case, the control unit 32, based on the difference of the output signals U 2 and the output signal U 4, to determine the pulse period T.

発熱源である信号処理部23の熱の影響が抑制された周囲温度を測定する構成としては、図10に示すように、半導体基板90における、信号処理部23及び湿度センサ10の形成領域と、分離領域との間に、トレンチ92が設けられた構成を採用することもできる。これにより、発熱源である信号処理部23の熱が、半導体基板90を介して第3温度センサ42に伝わることを抑制することができる。また、発熱源の影響を受ける湿度センサ10の熱が、半導体基板90を介して第3温度センサ42に伝わることを抑制することができる。これにより、信号処理部23の熱の影響が抑制された周囲温度を測定することができる。図10は、トレンチを説明するための断面図である。   As a configuration for measuring the ambient temperature in which the influence of heat of the signal processing unit 23 that is a heat source is suppressed, as shown in FIG. 10, the formation region of the signal processing unit 23 and the humidity sensor 10 in the semiconductor substrate 90, A configuration in which a trench 92 is provided between the isolation region and the isolation region may be employed. Accordingly, it is possible to suppress the heat of the signal processing unit 23 that is a heat generation source from being transmitted to the third temperature sensor 42 via the semiconductor substrate 90. Further, the heat of the humidity sensor 10 affected by the heat source can be prevented from being transmitted to the third temperature sensor 42 through the semiconductor substrate 90. Thereby, the ambient temperature in which the influence of the heat of the signal processing unit 23 is suppressed can be measured. FIG. 10 is a cross-sectional view for explaining a trench.

本実施形態では、第1スイッチ31及び第2スイッチ72が、Nチャネル型MOSトランジスタである例を示した。しかしながら、電圧レベルがHighレベルの信号の入力によって、閉状態となるスイッチの構成としては、上記例に限定されない。例えば、Nチャネル型MOSトランジスタと、Pチャネル型MOSトランジスタと、信号のレベルを反転する反転回路と、を有するスイッチを採用することができる。このスイッチは、Nチャネル型MOSトランジスタのゲート電極に直接信号が入力され、Pチャネル型MOSトランジスタのゲート電極に反転回路を介して信号が入力され、それぞれのソースが互いに接続され、それぞれのドレインが互いに接続されるようになっている。これにより、電圧レベルがHighレベルの信号の入力によって、Nチャネル型MOSトランジスタ及びPチャネル型MOSトランジスタが同時に閉状態となり、ソースとドレインとが接続される。   In the present embodiment, an example in which the first switch 31 and the second switch 72 are N-channel MOS transistors has been described. However, the configuration of the switch that is closed by the input of a signal having a high voltage level is not limited to the above example. For example, a switch having an N-channel MOS transistor, a P-channel MOS transistor, and an inverting circuit that inverts the signal level can be employed. In this switch, a signal is directly input to the gate electrode of the N-channel MOS transistor, a signal is input to the gate electrode of the P-channel MOS transistor via an inverting circuit, the sources are connected to each other, and the drains are connected to each other. They are connected to each other. Thereby, the N-channel MOS transistor and the P-channel MOS transistor are simultaneously closed by the input of a signal having a high voltage level, and the source and the drain are connected.

Nチャネル型MOSトランジスタが閉状態となると、ソースとドレイン間の抵抗であるオン抵抗が上昇するが、これに対して、Pチャネル型MOSトランジスタのオン抵抗は下降する。したがって、スイッチを、Nチャネル型MOSトランジスタのみで構成した場合、電圧レベルがHighレベルの信号が入力されている状態においては、スイッチの抵抗に相当するオン抵抗が上昇し続けることとなるが、上記した変形例を採用した場合、スイッチの抵抗は、Nチャネル型MOSトランジスタのオン抵抗とPチャネル型MOSトランジスタのオン抵抗とによって決定されるので、ゲート電極に入力される信号によるスイッチの抵抗の変化を抑制することができる。   When the N-channel MOS transistor is in a closed state, the on-resistance, which is the resistance between the source and drain, increases, whereas the on-resistance of the P-channel MOS transistor decreases. Therefore, when the switch is composed of only an N-channel MOS transistor, the ON resistance corresponding to the resistance of the switch continues to rise in a state where a signal having a high voltage level is input. When the modified example is adopted, the resistance of the switch is determined by the on-resistance of the N-channel MOS transistor and the on-resistance of the P-channel MOS transistor, so that the change of the switch resistance due to the signal input to the gate electrode Can be suppressed.

本実施形態では、サンプルホールド部70が、増幅度が1のボルテージホロアー回路71と、信号処理部23とボルテージホロアー回路71との接続を制御する第2スイッチ72と、第2スイッチ72の出力信号を一時的に保持するコンデンサ73と、を有する例を示した。しかしながら、図11に示すように、信号処理部23の出力信号Sを一定とするサンプルホールド部70としては、信号処理部23の出力信号Sをアナログ信号からディジタル信号に変換するA−D変換部74と、A−D変換部74の出力信号をディジタル信号からアナログ信号に変換するD−A変換部75と、を有する構成を採用することもできる。図11は、サンプルホールド部の変形例を示すブロック図である。 In the present embodiment, the sample and hold unit 70 includes a voltage follower circuit 71 having an amplification factor of 1, a second switch 72 that controls connection between the signal processing unit 23 and the voltage follower circuit 71, and the second switch 72 An example having a capacitor 73 that temporarily holds an output signal is shown. However, as shown in FIG. 11, the sample-and-hold unit 70 for a constant output signal S 3 of the signal processing section 23, A-D converting the output signal S 3 of the signal processing unit 23 into a digital signal from an analog signal A configuration having a conversion unit 74 and a D / A conversion unit 75 that converts the output signal of the A / D conversion unit 74 from a digital signal to an analog signal may be employed. FIG. 11 is a block diagram showing a modification of the sample hold unit.

以下、A−D変換部74、及びD−A変換部75が4ビットの場合を例として、図12に基づいてサンプルホールド部70の駆動を説明する。D−A変換部75は、電源80と出力端子との接続を制御する4つのスイッチ76a〜76dと、電源80とグランドとを接続する電源配線81に設けられた4つの抵抗77a〜77dと、電源配線81と各スイッチ76a〜76dのソース側の端子とを接続する配線に設けられた4つの抵抗78a〜78dと、を有する。スイッチ76a〜76dは、Nチャネル型MOSトランジスタであり、ソース側の端子が電源配線81と接続され、ドレイン側の端子が出力端子と接続され、ゲート電極がA−D変換部74と接続されている。抵抗77a〜77dそれぞれは、スイッチ76a〜76dにおけるドレイン側の端子と電源配線81との交点の間、及び、スイッチ76dにおけるソース側の端子と電源配線81との交点と、グランドとの間に設けられている。スイッチ76a〜76dそれぞれのゲート電極に、出力信号Sの信号に基づいて決定された、A−D変換部74の出力信号、例えば[0010]が入力されると、4つのスイッチ76a〜76dの内、スイッチ76cのみが閉状態となり、抵抗77a,77b,78cを介して、電源80と出力端子とが接続される。すると、スイッチ76cから出力される信号の電圧レベルが一意的に決定され、この決定された電圧レベルを有する信号が、A−D変換部74から出力されるようになっている。これにより、サンプルホールド部70の出力端子から、信号の値が一定の出力信号が出力されるようになっている。なお、出力される信号の振幅が湿度センサ10で検出された電気容量に比例する電圧Vと等しくなるように、A−D変換部74の出力信号、抵抗77a〜77d、及び抵抗78a〜78dの抵抗値は調整されている。図12は、サンプルホールド部の概略構成を示すブロック図である。 Hereinafter, the driving of the sample and hold unit 70 will be described with reference to FIG. 12, taking the case where the A-D conversion unit 74 and the D-A conversion unit 75 have 4 bits as an example. The DA converter 75 includes four switches 76a to 76d that control connection between the power supply 80 and the output terminal, four resistors 77a to 77d provided in a power supply wiring 81 that connects the power supply 80 and ground, And four resistors 78a to 78d provided on the wiring connecting the power supply wiring 81 and the source side terminals of the switches 76a to 76d. The switches 76a to 76d are N-channel MOS transistors, the source-side terminal is connected to the power supply wiring 81, the drain-side terminal is connected to the output terminal, and the gate electrode is connected to the AD converter 74. Yes. The resistors 77a to 77d are provided between the intersection of the drain side terminal of the switches 76a to 76d and the power supply wiring 81, and between the intersection of the source side terminal of the switch 76d and the power supply wiring 81 and the ground. It has been. The gate electrode of each switch 76a-76d, is determined based on the signal of the output signal S 3, the output signal of the A-D conversion unit 74, for example, [0010] is inputted, the four switches 76a-76d Among them, only the switch 76c is closed, and the power source 80 and the output terminal are connected via the resistors 77a, 77b, and 78c. Then, the voltage level of the signal output from the switch 76c is uniquely determined, and a signal having the determined voltage level is output from the AD conversion unit 74. As a result, an output signal having a constant signal value is output from the output terminal of the sample hold unit 70. Incidentally, as the amplitude of the outputted signal becomes equal to the voltages V 1 proportional to the capacitance detected by the humidity sensor 10, the output signal of the A-D converter unit 74, resistors 77a to 77d, and the resistor 78a~78d The resistance value is adjusted. FIG. 12 is a block diagram showing a schematic configuration of the sample hold unit.

なお、上記したA−D変換部74、及びD−A変換部75は、コンデンサを用いずに形成すると良い。コンデンサを有する場合、コンデンサの電荷漏れなどによって、コンデンサに蓄積された電荷(湿度センサ10で検出された電気容量に比例する電圧V)が変動する虞がある。したがって、A−D変換部74、及びD−A変換部75を、コンデンサを用いずに形成することで、上記した不具合が生じることを抑制することができる。 Note that the A-D conversion unit 74 and the D-A conversion unit 75 described above are preferably formed without using capacitors. When the capacitor is included, the charge accumulated in the capacitor (voltage V 1 proportional to the electric capacity detected by the humidity sensor 10) may fluctuate due to charge leakage of the capacitor. Therefore, by forming the A / D conversion unit 74 and the D / A conversion unit 75 without using a capacitor, it is possible to suppress the occurrence of the above-described problems.

10・・・湿度センサ
20・・・回路部
22・・・C−V変換部
23・・・信号処理部
30・・・間欠駆動部
40・・・温度センサ
50・・・比較部
60・・・生成部
70・・・サンプルホールド部
80・・・電源
90・・・半導体基板
100・・・容量式湿度検出装置
DESCRIPTION OF SYMBOLS 10 ... Humidity sensor 20 ... Circuit part 22 ... CV conversion part 23 ... Signal processing part 30 ... Intermittent drive part 40 ... Temperature sensor 50 ... Comparison part 60 ... Generation unit 70 Sample hold unit 80 Power source 90 Semiconductor substrate 100 Capacitance humidity detector

Claims (10)

湿度の変化に応じて容量が変化する湿度センサと、
該湿度センサの容量変化を電圧に変換するC−V変換部と、
該C−V変換部の出力信号を処理する信号処理部と、が同一の半導体基板に形成された容量式湿度検出装置であって、
電源電圧を第1パルス信号に変換し、該第1パルス信号を前記信号処理部に入力することで、前記信号処理部を間欠駆動する間欠駆動部を有し、
少なくとも1つの温度センサが、前記半導体基板に形成されており、
前記間欠駆動部は、前記温度センサの出力信号に基づいて、前記第1パルス信号のパルス周期を調整することを特徴とする容量式湿度検出装置。
A humidity sensor whose capacity changes in response to changes in humidity;
A CV conversion unit that converts a capacitance change of the humidity sensor into a voltage;
A signal processing unit that processes the output signal of the CV conversion unit, and a capacitive humidity detection device formed on the same semiconductor substrate,
The power supply voltage into a first pulse signal and inputting the first pulse signal to the signal processing unit, have a intermittent drive unit intermittently drives the signal processing unit,
At least one temperature sensor is formed on the semiconductor substrate;
The said intermittent drive part adjusts the pulse period of a said 1st pulse signal based on the output signal of the said temperature sensor, The capacitive humidity detection apparatus characterized by the above-mentioned .
記温度センサ、前記半導体基板における前記信号処理部の形成領域内に形成された第1温度センサを有することを特徴とする請求項1に記載の容量式湿度検出装置。 Before SL temperature sensors, capacitive humidity detector according to claim 1, characterized in that to have a first temperature sensor which is formed on said signal processing unit forming region where definitive in the semiconductor substrate. 前記温度センサは、前記半導体基板における前記湿度センサの形成領域の直下部位に形成された第温度センサを有することを特徴とする請求項1又は請求項2に記載の容量式湿度検出装置。 3. The capacitive humidity detecting device according to claim 1, wherein the temperature sensor includes a second temperature sensor formed in a portion of the semiconductor substrate immediately below the formation region of the humidity sensor . 4. 前記温度センサは、前記半導体基板における信号処理部の形成領域及び湿度センサの形成領域と離反された離反領域に形成された第温度センサを有することを特徴とする請求項2又は請求項3に記載に容量式湿度検出装置。 The said temperature sensor has the 3rd temperature sensor formed in the separation area separated from the formation area of the signal processing part and the formation area of the humidity sensor in the said semiconductor substrate, The Claim 2 or Claim 3 characterized by the above-mentioned. Capacitance type humidity detection device as described. 記半導体基板における、前記信号処理部の形成領域及び前記湿度センサの形成領域と、前記離反領域との間には、前記信号処理部及び前記湿度センサと前記第3温度センサとを熱的に分離するトレンチが形成されていることを特徴とする請求項に記載の容量式湿度検出装置。 Before Symbol semiconductor substrate, wherein a formation region of the formation region of the signal processing unit and the humidity sensor, wherein between the separating region, the signal processing unit and said humidity sensor and said third temperature sensor thermally capacitive humidity detector according to claim 4, characterized in Rukoto trench isolation is formed. 前記半導体基板に形成された外部電極には、前記半導体基板の周囲の温度を測定する周囲温度センサが接続されており、
前記間欠駆動部は、前記温度センサと前記周囲温度センサの出力信号に基づいて、前記第1パルス信号のパルス周期を調整することを特徴とする請求項2又は請求項3に記載の容量式湿度検出装置。
An ambient temperature sensor for measuring the ambient temperature of the semiconductor substrate is connected to the external electrode formed on the semiconductor substrate,
The intermittent drive unit, wherein the temperature sensor based on the output signal of the ambient temperature sensor, capacitance type according to claim 2 or claim 3, characterized that you adjust the pulse period of the first pulse signal Humidity detection device.
前記信号処理部の出力信号を一定にするサンプルホールド部を有することを特徴とする請求項1〜6いずれか1項に記載の容量式湿度検出装置。 Capacitive humidity detector according to any one of claims 1 to 6, wherein Rukoto that have a sample-and-hold unit for a constant output signal of the signal processing unit. 前記サンプルホールド部は、
増幅度が1のボルテージホロアー回路と、
一端が前記信号処理部の出力端子と接続され、他端が前記ボルテージホロアー回路の非反転入力端子と接続されたスイッチ部と、
一端が前記スイッチ部の出力端子と前記ボルテージホロアー回路の入力端子とを接続する配線と接続され、他端がグランドと接続された、前記スイッチ部の出力信号を一時的に保持するコンデンサと、を有し、
前記スイッチ部によって、前記信号処理部と前記ボルテージホロアー回路、及び、前記信号処理部と前記コンデンサとの接続が制御されていることを特徴とする請求項に記載の容量式湿度検出装置。
The sample hold unit
A voltage follower circuit with an amplification factor of 1,
One end is connected to the output terminal of the signal processing unit, the other end is connected to the non-inverting input terminal of the voltage follower circuit,
One end is connected to the wiring connecting the output terminal of the switch unit and the input terminal of the voltage follower circuit, the other end is connected to the ground, a capacitor for temporarily holding the output signal of the switch unit, I have a,
8. The capacitive humidity detection device according to claim 7 , wherein the switch unit controls connection between the signal processing unit and the voltage follower circuit, and between the signal processing unit and the capacitor .
前記サンプルホールド部は、
一端が前記信号処理部の出力端子と接続された、前記信号処理部の出力信号をアナログ信号からディジタル信号に変換するA−D変換部と、
一端が前記A−D変換部の他端と接続された、前記A−D変換部の出力信号をディジタル信号からアナログ信号に変換するD−A変換部と、を有することを請求項に記載の容量式湿度検出装置。
The sample hold unit
An AD converter that converts an output signal of the signal processor from an analog signal to a digital signal, one end of which is connected to an output terminal of the signal processor;
One end is connected to the other end of the A-D converter unit, according to claim 8, further comprising, a D-A converter for converting the analog signal from the digital signal an output signal of the A-D converter unit Capacitive humidity detector.
パルス周期が、前記第1パルス信号のパルス周期と同じであり、パルスの立ち上がりタイミングが、前記第1パルス信号の立ち上がりタイミングよりも遅く、パルスの立下りタイミングが、前記第1パルス信号の立下りタイミングよりも早い第2パルス信号を生成する生成部を有し、
前記スイッチ部は、前記第2パルス信号によって開閉制御されることを特徴とする請求項に記載の容量式湿度検出装置。
The pulse period is the same as the pulse period of the first pulse signal, the pulse rising timing is later than the rising timing of the first pulse signal, and the pulse falling timing is the falling edge of the first pulse signal. A generator that generates a second pulse signal that is earlier than the timing;
The switch unit, capacitive humidity detector according to claim 8, characterized in Rukoto controlled to open and close by the second pulse signal.
JP2009002023A 2009-01-07 2009-01-07 Capacitive humidity detector Expired - Fee Related JP4915421B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009002023A JP4915421B2 (en) 2009-01-07 2009-01-07 Capacitive humidity detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009002023A JP4915421B2 (en) 2009-01-07 2009-01-07 Capacitive humidity detector

Publications (2)

Publication Number Publication Date
JP2010160032A JP2010160032A (en) 2010-07-22
JP4915421B2 true JP4915421B2 (en) 2012-04-11

Family

ID=42577302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009002023A Expired - Fee Related JP4915421B2 (en) 2009-01-07 2009-01-07 Capacitive humidity detector

Country Status (1)

Country Link
JP (1) JP4915421B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017067445A (en) * 2014-02-17 2017-04-06 アルプス電気株式会社 Humidity sensor
CN104900128A (en) * 2015-04-30 2015-09-09 宁波职业技术学院 Humiture measuring experiment apparatus for teaching, and measuring system thereof
JP7193203B2 (en) * 2018-11-16 2022-12-20 ミネベアミツミ株式会社 detector
CN112067081B (en) * 2020-07-14 2023-10-03 上海宇航系统工程研究所 Method for monitoring additional parameters before launch of carrier rocket

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58179344A (en) * 1982-04-14 1983-10-20 Sharp Corp Humidity detecting circuit
JP2615321B2 (en) * 1992-10-08 1997-05-28 三菱重工業株式会社 Composite thin film sensor module
JP3994975B2 (en) * 2004-02-27 2007-10-24 株式会社デンソー Capacitive humidity sensor
JP4229885B2 (en) * 2004-08-18 2009-02-25 株式会社デンソー Capacitive physical quantity detector
JP4566784B2 (en) * 2005-02-24 2010-10-20 株式会社デンソー Humidity sensor device

Also Published As

Publication number Publication date
JP2010160032A (en) 2010-07-22

Similar Documents

Publication Publication Date Title
US10739212B2 (en) Integrated electronic device comprising a temperature sensor and sensing method
JP4915421B2 (en) Capacitive humidity detector
JP5900536B2 (en) Sensor signal detection device
US7640806B2 (en) Capacitive physical quantity sensor
TW201022690A (en) Device under test circuit, integrated circuit and semiconductor wafer process monitor circuit
JP4970129B2 (en) Proximity detection sensor and proximity detection method
JP2000162066A (en) Sensor device
WO2007069102A2 (en) Current measurement circuit and method
JP3801112B2 (en) Image reading signal processing apparatus
US10914618B2 (en) Readout circuit for sensor and readout method thereof
US20150145539A1 (en) Readout device, dual-function readout device, and detecting circuit thereof
JP6489081B2 (en) Sensor device
JP2019035739A (en) Apparatus and method for mems resonant sensor arrays
Miscourides et al. A linear programmable-gate ISFET array operating in velocity saturation
JP2021156718A (en) Strain sensor module, method for correcting offset, and program
EP1791260A1 (en) Object proximity or position detector
JP2009159611A (en) Transistor output circuit and method
JP2005315805A (en) Sensor system
EP3296709B1 (en) Temperature-to-digital converter
Wang et al. A low-noise interface circuit for MEMS cochlea-mimicking acoustic sensors
Shrivastava et al. Temperature Detection System Using Oxide TFTs on a Flexible Substrate
KR101922516B1 (en) Biometric image read-out apparatus comprising the same in display area
JP5639574B2 (en) Infrared detector
JP2011013037A (en) Array sensor device
US20240106451A1 (en) Circuit arrangement comprising a mos sensor, in particular tmos sensor, and a corresponding method for operating the circuit arrangement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4915421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees