JP4904304B2 - ファイバアレイ製造方法およびファイバアレイ製造装置 - Google Patents

ファイバアレイ製造方法およびファイバアレイ製造装置 Download PDF

Info

Publication number
JP4904304B2
JP4904304B2 JP2008094028A JP2008094028A JP4904304B2 JP 4904304 B2 JP4904304 B2 JP 4904304B2 JP 2008094028 A JP2008094028 A JP 2008094028A JP 2008094028 A JP2008094028 A JP 2008094028A JP 4904304 B2 JP4904304 B2 JP 4904304B2
Authority
JP
Japan
Prior art keywords
fiber
array
fibers
conductive
fiber array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008094028A
Other languages
English (en)
Other versions
JP2009244783A (ja
Inventor
偉銘 周
章文 中嶋
久 小相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2008094028A priority Critical patent/JP4904304B2/ja
Publication of JP2009244783A publication Critical patent/JP2009244783A/ja
Application granted granted Critical
Publication of JP4904304B2 publication Critical patent/JP4904304B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Guides In General And Applications Therefor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は、表面上に素子および/または配線が形成された複数のファイバを該ファイバの長手方向に直交する方向に面的に配列したファイバアレイを製造するファイバアレイ製造方法およびファイバアレイ製造装置に関するものである。
通常、ディスプレイに用いられる基板は、ガラス基板などの2次元の平板基板である。2次元基板は、製造コストを下げるために、基板の大型化が進められていた。液晶ディスプレイなどに用いられる基板は、フロート法などで作られた板ガラスを研削、研磨し、所定のサイズに切断して使用されている。
2次元基板を用いた場合、ディスプレイを大型化すると、画素数は画面の大きさの2乗に比例して多くなる。この結果、画素の不良発生率が同じ場合、画面を大型化することによって歩留まりが著しく低下してしまう。また、1枚当たりの製造コストも高くなるので、歩留まりに反比例して製造コストが高くなってしまう。これは、画面上の一箇所でも素子に不良があると、その部分あるいはその周辺だけを交換して修理することができないからである。
一方、ディスプレイに関して、断面形状が矩形や円形等のファイバに発光素子を集積化したファイバ型発光素子を用いて、このファイバ型発光素子を平行に多数並べてアレイ化した平面状のディスプレイを作成するものがある(特許文献1参照)。
特表2002−538502号公報
しかしながら、ファイバ型発光素子を平行に多数並べてアレイ化した平面状のディスプレイを作成する場合、各ファイバを吸引してアレイ配置することが考えられるが、ファイバ自体が帯電しており、またファイバ自体の自重の影響を受けて、アレイ配置のピッチ精度を高精度に得ることができないという問題点があった。
一方、各ファイバがアレイ配置される溝が形成された溝基板に各ファイバを嵌め込むことによってアレイ配置することが考えられるが、この場合、ファイバ自体が帯電および嵌め込み時の接触による帯電によってファイバが傾くとともに溝に嵌め込みにくく、さらに各ファイバの表面には、発光素子や配線などが形成されており、各ファイバの溝への嵌め込み時に、発光素子や配線を傷つけてしまうという問題点があった。
そこで、この発明は、上記に鑑みてなされたものであって、各ファイバの表面に形成された素子を傷つけず、かつ高精度にアレイ配置されたファイバアレイを製造することができるファイバアレイ製造方法およびファイバアレイ製造装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、この発明にかかるファイバアレイ製造方法は、表面上に素子および/または配線が形成された複数のファイバを該ファイバの長手方向に直交する方向にそれぞれ平行に配列したファイバアレイを製造するファイバアレイ製造方法であって、前記ファイバアレイの隣接するファイバの対向する面に、該ファイバの端部から電流が供給される導電線を形成する導電線形成工程と、アレイ方向に所定のピッチで形成され、前記複数のファイバが配置される複数の溝が形成されたアレイ溝基板に、前記複数のファイバをそれぞれ配置する配置工程と、前記配置工程によって配置された前記複数のファイバの導電線に電流を流し、かつアレイ方向の面に直交する磁界を印加することによって導電線に対してアレイ方向にローレンツ力を発生させ、各ファイバを各溝の一方の側面に当接させる配列工程と、前記配列工程によって配列された前記複数のファイバの配列状態を保持する保持部材を前記複数のファイバと接合させる保持工程と、を含むことを特徴とする。
また、この発明にかかるファイバアレイ製造方法は、上記の発明において、前記ファイバは、断面が略矩形形状、であり、前記導電線が形成されない一面に発光素子が形成されるとともに、該導電線が形成される面に反射層が形成され、該反射層を前記導電線として用いることを特徴とする。ここで、略矩形形状とは、略四角形状に限らず、略矩形の一辺がレンズ状に凸に成形された形状、または略矩形の一辺がレンズ状に凸に成形され、その反対辺に凹みが成形された形状等を示す。
また、この発明にかかるファイバアレイ製造方法は、上記の発明において、前記配列工程は、前記導電線にパルス電流を流すことを特徴とする。
また、この発明にかかるファイバアレイ製造方法は、上記の発明において、前記導電線は、金属膜あるいは導電性酸化膜の単層または多層膜であることを特徴とする。
また、この発明にかかるファイバアレイ製造装置は、表面上に素子および/または配線が形成された複数のファイバを該ファイバの長手方向に直交する方向にそれぞれ平行に配列したファイバアレイを製造するファイバアレイ製造装置であって、アレイ方向に所定のピッチで形成されファイバが配置される複数の溝が形成されたアレイ溝基板に、前記ファイバアレイの隣接するファイバの対向する面に、該ファイバの端部から電流が供給される導電線が形成された複数のファイバを前記アレイ溝基板の複数の溝にそれぞれ配置する配置手段と、前記複数のファイバの前記導電線に電流を流し、かつアレイ方向の面に直交する磁界を印加して前記導電線に対してアレイ方向にローレンツ力を発生させ、各ファイバを各溝の一方の側面に当接させる配列手段と、前記配列手段によって配列された各ファイバの配列状態を保持する保持部材を前記複数のファイバに接合させる接合手段と、を備えたことを特徴とする。
また、この発明にかかるファイバアレイ製造装置は、上記の発明において、前記配列手段は、各ファイバの導電線にパルス電流を供給するパルス電源を有することを特徴とする。
この発明によれば、表面上に素子および/または配線が形成された複数のファイバを該ファイバの長手方向に直交する方向にそれぞれ平行に配列したファイバアレイを製造する際、前記ファイバアレイの隣接するファイバの対向する面に、該ファイバの端部から電流が供給される導電線を形成し、その後、アレイ方向に所定のピッチで形成され、前記複数のファイバが配置される複数の溝が形成されたアレイ溝基板に、前記複数のファイバをそれぞれ配置し、その後、この配置された前記複数のファイバの導電線に電流を流し、かつアレイ方向の面に直交する磁界を印加することによって導電線に対してアレイ方向にローレンツ力を発生させ、各ファイバを各溝の一方の側面に当接させ、さらにこの配列された前記複数のファイバの配列状態を保持する保持部材を前記複数のファイバと接合させるようにしているので、ファイバの幅に比して広い溝によって各ファイバの表面に形成された素子を傷つけず、かつローレンツ力によって高精度にアレイ配置されたファイバアレイを製造することができる。
以下、図面を参照して、この発明にかかるファイバアレイ製造方法およびファイバアレイ製造装置の好適な実施の形態を詳細に説明する。なお、この実施の形態によってこの発明が限定されるものではない。
(実施の形態)
図1は、この発明の実施の形態にかかるファイバアレイを構成する各ファイバをアレイ溝基板に配置する状態を説明する説明図である。また、図2は、図1によって配置された各ファイバをアレイ配列するファイバアレイ製造装置の概要構成を示す模式図である。図1において、アレイ配列すべきファイバ群10を構成する各ファイバ1は、断面が略矩形形状をなす線状体であり、1つの表面、たとえばY方向の表面には発光素子2などの素子や配線などのパターンが形成されるとともに、アレイ配列される方向(X方向)の対向する表面には長手方向に沿ってアルミ配線などによって実現される導電線3a,3bが形成されている。この各ファイバ1のアレイ配列方向の幅W1は、導電線3a,3bの厚みを含めて約250μmである。
一方、ファイバ群10が配置されるアレイ溝基板11は、ガラス基板などの表面に溝14がファイバ1の長手方向(Y方向)に複数形成され、アレイ配列方向にピッチPで高精度に形成されている。溝14は、基板部12上に形成された隔壁13に挟まれた凹部であり、この各溝14に各ファイバ1が配置される。溝14のアレイ配列方向の幅W2は、ファイバ1のアレイ配列方向の幅W1に比して所定幅だけ広く形成され、溝14の高さH2は、ファイバ1のZ方向の高さH1に比して低く形成されている。ここで所定幅は、ファイバ1を溝14に配置する場合に、導電線3a、3bが隔壁13と接触しないために十分な幅であればよく、例えば100μm程度あればよい。なお、各ファイバ1の各溝14への配置は、各ファイバ1を把持して各溝14に配置する図示しない配置手段によって行う。
ファイバ分10の各ファイバが各溝14に配置された1アレイ溝基板11は、図2に示すファイバアレイ製造装置の磁石31a,31b間に配置される。ファイバアレイ製造装置は、平行に配置された一対の平板状の磁石31a,31bを有するとともに、各ファイバ1の導電線3a,3bの両端に電気的に接続してパルス電流Iを流すパルス電源32を有する。磁石31aはN極の磁石であり、磁石31bはS極の磁石であり、磁石31a,31b間に+Z方向に磁界Bを発生している。ここで、ファイバ群10が配置されたアレイ溝基板11は、アレイ配列方向がX方向となるように配置される。この状態で各導電線3a,3bにパルス電源32を接続し、各導電線3a,3bに+Y方向に流れるパルス電流Iを印加すると、各導電線3a,3bにローレンツ力Fがアレイ配列方向の+X方向に生じ、各ファイバ1は、各ファイバ1が配置される溝14の+X方向の側壁に移動し、当接する。
すなわち、図3に示すように、各ファイバ1は溝14内に種々の隙間をもって配置され、ファイバ1の溝部13への配置時にファイバ1の表面上に形成された素子や配線などを傷つけることがないが、隙間があるため、ファイバ1のアレイ配列方向のピッチが異なり、またファイバ長手方向においても蛇行して配置されるが、+Z方向の磁界Bと各導電線3a,3bに+Y方向に流れるパルス電流Iとによってローレンツ力Fによって各ファイバ1は+X方向に移動し、ファイバ1の+X方向に配置された直線上の隔壁13に当接して静止する。この結果、各ファイバ1は、各隔壁13の直線性と同じようにファイバ長手方向に直性状に配列されるとともに、アレイ配列方向(X方向)にピッチPで精度高く配列されることになる。この場合、ファイバ1の長さが長い長尺ファイバであっても、ローレンツ力Fが長手方向に均一に働くため、高精度にアレイ配列することができる。すなわち、光ファイバ1の長手方向およびアレイ配列方向の両方向に対して高精度にアレイ配置することができるため、2次元的に広いファイバアレイを形成することができる。
なお、各導電線3a,3bに流れる電流をパルス電流としているが、これは、ファイバ1の断面が略矩形であり、溝14の底部に接触する部分があるため、各ファイバ1の隔壁13への幅寄せ移動を容易にするためである。この場合におけるパルス周波数は、ファイバ1が確実に移動できる最適な周波数を選択することが好ましい。なお、パルス電流に限らず、直流電流を印加してもよい。さらに、上述した磁界Bの発生手段として磁石31a,31bを用いたが、もちろん電磁石等によって磁界Bを発生させるようにしてもよい。
その後、図3に示したようにアレイ溝基板11上で各ファイバ1がアレイ配列された状態で、図4に示すように保持部材36を用いた金属線群34によってこのアレイ配列されたファイバ群10の配列状態を保持した平面状のファイバアレイを生成する。
すなわち、図4に示すように、各ファイバ1の発光素子2が形成された面であって各発光素子2間であってアレイ整列方向に、導電性樹脂などによって実現される接着部材37を点在させ、所定のピッチでファイバ長手方向に配列された金属配線群34の各金属線33を接着部材37に接合させる。これによって、各ファイバ1のファイバ配列状態が維持されたファイバアレイが生成される。
金属線群34は、金属線33の各端部が固定された保持部35によって保持され、図5に示すように、接合手段40によって保持部35を保持して、ファイバ群10の上部から下降させ、接合部材37を介してファイバ群10と接合させ、その後、接合手段40を上昇させることによって、図6に示すように、各ファイバ1の配列状態が維持されたファイバアレイ41を、アレイ溝基板11から分離することができる。アレイ溝基板11上で各ファイバ1の配列状態が維持されたままファイバ群10を固定してもよいが、アレイ溝基板11は、溝13のピッチPを高精度に形成しており、高価であるため、上述した保持部材36を用いることによってアレイ溝基板11を繰り返し使用することができ、ファイバアレイ41の生産を安価に行うことができる。
ここで、金属線33および導電性の接合部材37を用いているのは、金属線33および接合部材37を介して、ファイバ1上に形成された図示しない配線や素子などと電気的な接合を持たせ、たとえば、表示装置を形成するためである。この場合、導電線3a,3bもファイバ長手方向からの電気配線として用いることができる。表示装置を製造する場合、ファイバアレイ41を透明な部材によって形成された外装部材によって覆うようにして強度を持たせるようにすることが好ましい。
なお、ファイバ群10の配列状態を維持して固定するだけの場合には、金属線群34にかえて、平面的な網状部材であっても板状部材であってもよく、接合部材37は導電性を有しなくても良い。また、金属線群34や網状部材を用いた場合、ファイバ1間に弾性があるため、ファイバアレイ平面を任意の曲面に変形することができる。
(実施例)
ここで、上述した実施の形態で示したファイバ製造方法を用いた表示装置の製造方法について説明する。まず、図示しないリールに巻かれて断面が図7(a)に示すような略矩形の石英等からなる光透過性のファイバ101を用意し、素子を形成するための基板として用いる。このファイバ101の断面は、たとえば250μm×250μmである。また、略矩形のファイバ101を製造する場合、母材の断面を略矩形にすればよい。
なお、光透過性のファイバ101としては、石英の他に、ホウケイ酸塩若しくはソーダ石灰ガラス、サファイヤ、その他の適切なガラス材料等のガラスファイバ、またはメタクリル酸メチル(PMMA)、ポリカーボネート、アクリル、マイラ、ポリエステル、ポリイミド、その他の適切なプラスチック材料等からなるプラスチックファイバを用いても良い。
つぎに、ファイバ101をリールから引き出して図示しない成膜装置内に導き、図7(b)に示すように、その外周のうち隣り合う第1面101a、第2面101b、第3面101cの上にスパッタ法によって酸化インジウム錫(ITO)、酸化亜鉛(ZnO)、酸化錫(SnO)を順に堆積してなる透明電極102を約100nmの厚さに形成する。その透明電極材は、ファイバ101の第1面〜第3面101a〜101cのぞれぞれで略垂直方向に堆積される。
つぎに、図7(c)に示すように、ファイバ101のうちの第2面101bの両側の第1面101aおよび第3面101cの透明電極102上に反射膜103,104をスパッタ法によって所定の厚さに形成する。この反射膜103,104は、クロム(Cr)、アルミニウム(Al)を順に形成した二層構造導電膜や、チタン(Ti)、アルミニウムを順に形成した二層構造導電膜から構成される。
さらに、図7(d)に示すように、二酸化シリコン(SiO)よりなる光透過性の保護絶縁膜105をCVD法によってファイバ101、透明電極102および反射膜103,104の上に所定の厚さに形成する。その後、保護絶縁膜105の上にレジスト106を塗布する。
その後、図7(e)に示すように、レジスト106を露光、現像してパターニングし、ファイバ101の第2面101b上の画素領域に開口部106aを形成する。その開口部106aは、ファイバ101の長手方向に沿って間隔をおいて複数形成され、それらの平面の大きさは、たとえば50μm×50μm以下である。なお、レジスト106に照射される露光光は、ファイバ101内を透過して反対側の第4面101d上のレジスト106にも照射されるために、透明電極102が形成されない第4面101d上のレジスト106にも開口部106bが形成される。
その後、図7(f)に示すように、塩素系ガスを使用するドライエッチングによってレジスト106の開口部106a,106bを通して保護絶縁膜105をエッチングして開口部105a,105bを形成する。これによって、ファイバ101の第2面101b上の開口部105aを通して透明導電膜102の一部が露出し、第4面101d上の開口部105bを通してファイバ101の一部が露出する。
さらに、図8(a)に示すように、保護絶縁膜105の開口部105aとレジスト106の開口部106aを通して有機EL膜7を蒸着法によって透明電極膜102上に形成し、その後マグネシウム(Mg)、銀(Ag)を順に形成してなる二層構造、またはカルシウム(Ca)、アルミニウムを順に形成してなる二層構造の上部電極108を蒸着法によって形成する。
その後、図8(b)に示すように、レジスト106をウェットまたはドライによって除去すると、レジスト106上に堆積したOLED膜107および上部電極108が除去されるので、OLED膜107および上部電極108は、保護絶縁膜105の開口部105a内に選択的に残される。それらの上部電極108、OLED膜108および透明電極102によって発光素子が構成される。その後、ファイバ101を所定の長さに切断する。
この切断された複数のファイバ101を上述した実施の形態で示したファイバアレイ製造方法を用いてアレイ配列させる。すなわち、各ファイバ101をファイバ1と同様に、第2面101bを上面にしてアレイ溝基板11上に配置し、ファイバアレイ製造装置によってローレンツ力Fを生じさせてアレイ配列させる。この際、反射膜103,104が導電線3a,3bとして用いられる。
その後、図8(c)に示すように、絶縁基板111上に形成された導電性のデータラインセグメント配線112上の半田バンプ113に、上部電極108を接続する。この絶縁基板111は、実施の形態で示した金属線群34に相当し、半田バンプ113が接合部材37に相当する。これによって有機EL素子を用いた表示装置が位置決め精度高く製造される。なお、ファイバ101の長手方向に沿って形成された透明電極102は、その端部で図示しない選択ライン信号配線に接続される。
この発明の実施の形態にかかるファイバアレイを構成する各ファイバをアレイ溝基板に配置する状態を説明する説明図である。 図1によって配置された各ファイバをアレイ配列するファイバアレイ製造装置の概要構成を示す模式図である。 ファイバ群の配列状態を示す側面図である。 配列されたファイバ群の保持状態を示す平面図である。 ファイバアレイの最終接合状態を示す側面図である。 製造されたファイバアレイを示す側面図である。 この発明の実施の形態のファイバアレイ製造方法を用いて製造する表示装置を構成する各ファイバの製造過程を示す工程図である。 この発明の実施の形態のファイバアレイ製造方法を用いて表示装置を製造する工程を示す工程図である。
符号の説明
1 ファイバ
2 発光素子
3a,3b 導電線
10 ファイバ群
11 アレイ溝基板
12 基板部
13 隔壁
14 溝
31a,31b 磁石
32 パルス電源
33 金属線
34 金属線群
35 保持部
36 保持部材
37 接合部材
40 接合手段
41 ファイバアレイ

Claims (6)

  1. 表面上に素子および/または配線が形成された複数のファイバを該ファイバの長手方向に直交する方向にそれぞれ平行に配列したファイバアレイを製造するファイバアレイ製造方法であって、
    前記ファイバアレイの隣接するファイバの対向する面に、該ファイバの端部から電流が供給される導電線を形成する導電線形成工程と、
    アレイ方向に所定のピッチで形成され、前記複数のファイバが配置される複数の溝が形成されたアレイ溝基板に、前記複数のファイバをそれぞれ配置する配置工程と、
    前記配置工程によって配置された前記複数のファイバの導電線に電流を流し、かつアレイ方向の面に直交する磁界を印加することによって導電線に対してアレイ方向にローレンツ力を発生させ、各ファイバを各溝の一方の側面に当接させる配列工程と、
    前記配列工程によって配列された前記複数のファイバの配列状態を保持する保持部材を前記複数のファイバと接合させる保持工程と、
    を含むことを特徴とするファイバアレイ製造方法。
  2. 前記ファイバは、断面が略矩形形状、であり、前記導電線が形成されない一面に発光素子が形成されるとともに、該導電線が形成される面に反射層が形成され、該反射層を前記導電線として用いることを特徴とする請求項1に記載のファイバアレイ製造方法。
  3. 前記配列工程は、前記導電線にパルス電流を流すことを特徴とする請求項1または2に記載のファイバアレイ製造方法。
  4. 前記導電線は、金属膜あるいは導電性酸化膜の単層または多層膜であることを特徴とする請求項1〜3のいずれか一つに記載のファイバアレイ製造方法。
  5. 表面上に素子および/または配線が形成された複数のファイバを該ファイバの長手方向に直交する方向にそれぞれ平行に配列したファイバアレイを製造するファイバアレイ製造装置であって、
    アレイ方向に所定のピッチで形成されファイバが配置される複数の溝が形成されたアレイ溝基板に、前記ファイバアレイの隣接するファイバの対向する面に、該ファイバの端部から電流が供給される導電線が形成された複数のファイバを前記アレイ溝基板の複数の溝にそれぞれ配置する配置手段と、
    前記複数のファイバの前記導電線に電流を流し、かつアレイ方向の面に直交する磁界を印加して前記導電線に対してアレイ方向にローレンツ力を発生させ、各ファイバを各溝の一方の側面に当接させる配列手段と、
    前記配列手段によって配列された各ファイバの配列状態を保持する保持部材を前記複数のファイバに接合させる接合手段と、
    を備えたことを特徴とするファイバアレイ製造装置。
  6. 前記配列手段は、各ファイバの導電線にパルス電流を供給するパルス電源を有することを特徴とする請求項5に記載のファイバアレイ製造装置。
JP2008094028A 2008-03-31 2008-03-31 ファイバアレイ製造方法およびファイバアレイ製造装置 Expired - Fee Related JP4904304B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008094028A JP4904304B2 (ja) 2008-03-31 2008-03-31 ファイバアレイ製造方法およびファイバアレイ製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008094028A JP4904304B2 (ja) 2008-03-31 2008-03-31 ファイバアレイ製造方法およびファイバアレイ製造装置

Publications (2)

Publication Number Publication Date
JP2009244783A JP2009244783A (ja) 2009-10-22
JP4904304B2 true JP4904304B2 (ja) 2012-03-28

Family

ID=41306704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008094028A Expired - Fee Related JP4904304B2 (ja) 2008-03-31 2008-03-31 ファイバアレイ製造方法およびファイバアレイ製造装置

Country Status (1)

Country Link
JP (1) JP4904304B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024686B2 (ja) * 2014-03-06 2016-11-16 株式会社三洋物産 遊技機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170361B2 (ja) * 1992-09-29 2001-05-28 京セラ株式会社 光ファイバの固定方法
JPH10282357A (ja) * 1997-02-07 1998-10-23 Ngk Insulators Ltd 光伝送部材保持装置
US6274978B1 (en) * 1999-02-23 2001-08-14 Sarnoff Corporation Fiber-based flat panel display
JP4934277B2 (ja) * 2004-12-01 2012-05-16 古河電気工業株式会社 ファイバー基板を用いた表示装置の画素構成体及びその製造方法

Also Published As

Publication number Publication date
JP2009244783A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
US11262630B2 (en) Display panel and method of manufacturing the same
KR102530826B1 (ko) 표시 장치
CN108258014B (zh) 有机发光显示装置以及形成发光显示装置的方法
US9952713B2 (en) Touch panel, display device, and touch panel manufacturing method
CN108614372B (zh) 液晶显示装置
TW201917477A (zh) 具有邊緣包覆之導體的無框顯示圖塊及製造方法
CN109273482A (zh) 触控显示装置
JP2014119705A (ja) 防湿構造および表示装置
TW200933243A (en) Display device and metod thereof
TW200931145A (en) Display device
KR20130141865A (ko) 표시 패널 및 이의 제조 방법
KR20120102387A (ko) 표시 장치와 이의 제조 방법
CN113066820A (zh) 显示装置
CN109448564B (zh) 一种显示面板及其制作方法、显示装置
JP4904304B2 (ja) ファイバアレイ製造方法およびファイバアレイ製造装置
CN105470274A (zh) 一种显示面板、显示面板制造方法和显示装置
KR20170137690A (ko) 플렉서블 표시장치
JP5762842B2 (ja) 表示装置及び表示装置の製造方法
CN116744591A (zh) 制造显示装置的方法
KR102036757B1 (ko) 연성회로기판 및 이를 포함하는 표시장치
KR102093717B1 (ko) 표시 패널 및 이의 제조 방법
CN110244869B (zh) 显示设备
KR102026422B1 (ko) 표시 패널
JP4845056B2 (ja) ファイバ基板素子の製造方法およびファイバ基板素子
JP4795401B2 (ja) ファイバ基板接合素子の製造方法およびファイバ基板接合素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120106

R151 Written notification of patent or utility model registration

Ref document number: 4904304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees