JP4899724B2 - Power module - Google Patents

Power module Download PDF

Info

Publication number
JP4899724B2
JP4899724B2 JP2006230274A JP2006230274A JP4899724B2 JP 4899724 B2 JP4899724 B2 JP 4899724B2 JP 2006230274 A JP2006230274 A JP 2006230274A JP 2006230274 A JP2006230274 A JP 2006230274A JP 4899724 B2 JP4899724 B2 JP 4899724B2
Authority
JP
Japan
Prior art keywords
substrate
frame
power
wiring
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006230274A
Other languages
Japanese (ja)
Other versions
JP2008053586A (en
Inventor
昭雄 吉本
三博 田中
潤一 寺木
義次 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daikin Industries Ltd
Original Assignee
Daikin Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries Ltd filed Critical Daikin Industries Ltd
Priority to JP2006230274A priority Critical patent/JP4899724B2/en
Publication of JP2008053586A publication Critical patent/JP2008053586A/en
Application granted granted Critical
Publication of JP4899724B2 publication Critical patent/JP4899724B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power module capable of achieving cost reduction by reducing the quantity of a sealing agent in bare chip mounting. <P>SOLUTION: In the power module 1, power devices 13a, 13b corresponding to upper and lower arms of an inverter are mounted using bare chip, and wiring is applied via wire bonding. Meanwhile, electrical connection between the power device 13a of the upper arm and the power device 13b of the lower arm is executed using not the wire bonding but a pattern wiring 14 formed on the backside of a substrate 11. In the power module 1, a sealer 12 in which a sealing agent 122 is filled in an external frame 121t of a frame 121 is formed on the substrate 11, and in this case a frame 12a disposed in a space on the substrate 11 generated on the upper part of the pattern wiring 14 is provided on the frame 121. With this configuration, since the area of the frame 121 can be increased, the quantity of the sealing agent 122 can be reduced to achieve cost reduction. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は、ワイヤボンディング技術を用いて基板に複数のパワーデバイスがベアチップ実装されたパワーモジュールに関する。   The present invention relates to a power module in which a plurality of power devices are bare-chip mounted on a substrate using wire bonding technology.

空気調和機などに搭載されるパワーモジュールにおいては、例えば特許文献１のように複数のパワーデバイスをプリント基板にベアチップ実装し、ワイヤボンディングで配線しているものがある。   In a power module mounted on an air conditioner or the like, there is a power module in which a plurality of power devices are bare-chip mounted on a printed circuit board and wired by wire bonding as disclosed in Patent Document 1, for example.

例えば図４に示すインバータモジュール(パワーモジュール)９では、複数のパワーデバイス９１のベアチップがプリント基板９０に実装され、ボンディングワイヤによる配線が施されている。   For example, in an inverter module (power module) 9 shown in FIG. 4, bare chips of a plurality of power devices 91 are mounted on a printed circuit board 90 and wired with bonding wires.

このようなパワーモジュールにおいては、封止樹脂などの封止剤を基板に取付けられた封止剤用枠の中に流し込んで硬化させることにより、基板上のベアチップやボンディングワイヤを保護するようにしている。   In such a power module, a sealing agent such as a sealing resin is poured into a sealing agent frame attached to the substrate and cured to protect the bare chip and the bonding wire on the substrate. Yes.

特開２００４−１１１６１９号公報JP 2004-116619 A

しかしながら、上記の封止技術においては、ベアチップやボンディングワイヤに封止剤用枠を配置できないため、封止剤用枠の面積が小さくなり、封止剤用枠の中に流し込む封止剤の使用量が多くなるという問題がある。   However, in the above sealing technology, the sealant frame cannot be disposed on the bare chip or the bonding wire, so the area of the sealant frame is reduced, and the use of the sealant poured into the sealant frame is used. There is a problem that the amount increases.

例えば図４に示すパワーモジュール９では、それぞれ３個のパワーデバイスが配列される上アーム部９ａおよび下アーム部９ｂと、上アーム部９ａと下アーム部９ｂとの間に位置するボンディングワイヤ部９ｃとが封止剤用枠を配置できないエリアとなる。よって、このエリア以外の限られた基板上の場所に封止剤用枠を配置しなければならないため、封止剤用枠内に充填する封止剤の量が多くなって、コストアップを招くこととなる。   For example, in the power module 9 shown in FIG. 4, an upper arm portion 9a and a lower arm portion 9b in which three power devices are arranged, and a bonding wire portion 9c positioned between the upper arm portion 9a and the lower arm portion 9b. Is an area where the sealant frame cannot be disposed. Therefore, since the sealant frame must be disposed in a limited place on the substrate other than this area, the amount of the sealant filled in the sealant frame increases, resulting in an increase in cost. It will be.

本発明は、上記課題に鑑みてなされたものであり、ベアチップ実装において封止剤を削減でき、コストダウンが図れるパワーモジュールを提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a power module that can reduce the sealant in bare chip mounting and can reduce the cost.

上記の課題を解決するため、請求項１の発明は、パワーモジュールであって、ワイヤボンディング技術を用いて複数のパワーデバイスに係るベアチップが上面に実装された基板と、前記ベアチップを保護するための封止部とを備えるとともに、前記封止部は、前記封止部の外周を規定する外枠を有したフレーム部と、前記フレーム部の外枠内に充填された封止剤とを有し、前記複数のパワーデバイスは、一定距離離れた第１のパワーデバイスと第２のパワーデバイスとを有しており、前記第１のパワーデバイスと前記第２のパワーデバイスとを電気的に接続するパターン配線が、基板上面から離れた位置で前記基板に形成されているとともに、前記フレーム部は、前記基板上において前記パターン配線を横断するフレームを有している。
In order to solve the above-mentioned problem, the invention of claim 1 is a power module for protecting a bare chip on a substrate on which a bare chip related to a plurality of power devices is mounted using a wire bonding technique. A sealing portion, and the sealing portion includes a frame portion having an outer frame that defines an outer periphery of the sealing portion, and a sealing agent filled in the outer frame of the frame portion. The plurality of power devices include a first power device and a second power device that are separated from each other by a certain distance, and electrically connect the first power device and the second power device. pattern wiring are in the form on the substrate at a location remote from the base plate upper surface, said frame portion includes a frame traversing the pattern wiring in the substrate.

また、請求項２の発明は、請求項１の発明に係るパワーモジュールにおいて、前記第１のパワーデバイスおよび前記第２のパワーデバイスは、インバータ回路の上下アームに対応する上アームのパワーデバイスおよび下アームのパワーデバイスである。   According to a second aspect of the present invention, in the power module according to the first aspect of the invention, the first power device and the second power device are an upper arm power device and a lower arm corresponding to the upper and lower arms of the inverter circuit. It is an arm power device.

また、請求項３の発明は、請求項１または請求項２の発明に係るパワーモジュールにおいて、前記基板は、両面に配線層が形成された樹脂基板として構成されており、前記パターン配線は、基板裏面の配線層に形成されている。   According to a third aspect of the present invention, in the power module according to the first or second aspect of the present invention, the substrate is configured as a resin substrate having a wiring layer formed on both sides, and the pattern wiring is a substrate. It is formed in the wiring layer on the back surface.

また、請求項４の発明は、請求項１または請求項２の発明に係るパワーモジュールにおいて、前記基板は、多層配線層を有する樹脂基板として構成されており、前記パターン配線は、基板内部の配線層に形成されている。   According to a fourth aspect of the present invention, in the power module according to the first or second aspect of the present invention, the substrate is configured as a resin substrate having a multilayer wiring layer, and the pattern wiring is a wiring inside the substrate. Formed in layers.

請求項１ないし請求項４の発明によれば、ワイヤボンディング技術を用いて基板上面にベアチップ実装された第１のパワーデバイスと第２のパワーデバイスとを電気的に接続するパターン配線が基板において基板上面から離れた位置に形成されるとともに、封止部の外周を規定する外枠を有したフレーム部は、基板上においてパターン配線を横断するフレームを有している。これにより、フレーム部の面積拡大が図れるため、フレーム部に充填する封止剤を削減でき、コストダウンが図れる。   According to the first to fourth aspects of the present invention, the pattern wiring for electrically connecting the first power device and the second power device that are bare-chip mounted on the upper surface of the substrate using the wire bonding technique is provided on the substrate. The frame portion that is formed at a position away from the upper surface and has an outer frame that defines the outer periphery of the sealing portion has a frame that crosses the pattern wiring on the substrate. Thereby, since the area of the frame part can be increased, the sealing agent filled in the frame part can be reduced, and the cost can be reduced.

特に、請求項２の発明においては、第１のパワーデバイスおよび第２のパワーデバイスは、インバータ回路の上下アームに対応する上アームのパワーデバイスおよび下アームのパワーデバイスであるため、インバータモジュールの封止剤を効果的に削減でき、コストダウンが図れる。   In particular, in the invention of claim 2, since the first power device and the second power device are an upper arm power device and a lower arm power device corresponding to the upper and lower arms of the inverter circuit, the inverter module is sealed. Stopper can be reduced effectively and cost can be reduced.

また、請求項３の発明においては、パターン配線が、両面に配線層が形成された樹脂基板において基板裏面の配線層に形成されているため、パターン配線を簡易に形成できる。   In the invention of claim 3, since the pattern wiring is formed in the wiring layer on the back surface of the substrate in the resin substrate having the wiring layers formed on both sides, the pattern wiring can be easily formed.

また、請求項４の発明においては、パターン配線が、多層配線層を有する樹脂基板において基板内部の配線層に形成されているため、パターン配線を簡易に形成できる。   In the invention of claim 4, since the pattern wiring is formed in the wiring layer inside the substrate in the resin substrate having the multilayer wiring layer, the pattern wiring can be easily formed.

＜実施形態＞
＜パワーモジュールの構成＞
本発明の実施形態に係るパワーモジュールは、例えば空気調和機に搭載されるパワーモジュールとして構成されており、ワイヤボンディング技術を用いて複数のパワーデバイスのベアチップが上面に実装された基板と、この基板上のベアチップを保護するための封止部とを備えている。 <Embodiment>
<Configuration of power module>
A power module according to an embodiment of the present invention is configured as a power module mounted on, for example, an air conditioner, and a substrate on which bare chips of a plurality of power devices are mounted on the upper surface using a wire bonding technique, and the substrate And a sealing portion for protecting the upper bare chip.

図１は、本発明の実施形態に係るパワーモジュール１の要部構成を説明するための図である。ここで、図１(ａ)は、パワーモジュール１の基板１１についての構成を示す上面図であり、図１(ｂ)は、基板１１上に設けられる封止部１２の構成を説明するための図である。   FIG. 1 is a diagram for explaining a main configuration of a power module 1 according to an embodiment of the present invention. Here, FIG. 1A is a top view showing a configuration of the substrate 11 of the power module 1, and FIG. 1B is a diagram for explaining a configuration of the sealing portion 12 provided on the substrate 11. FIG.

基板１１は、例えば樹脂プリント基板として構成されており、基板の両面（上面および裏面）には配線パターンが設けられている。   The board | substrate 11 is comprised, for example as a resin printed circuit board, and the wiring pattern is provided in both surfaces (upper surface and back surface) of the board | substrate.

基板１１上には、例えば絶縁ゲートバイポーラトランジスタ(ＩＧＢＴ)として構成される複数のパワーデバイス１３ａ、１３ｂが、ベアチップ実装されている。ここで、３個のパワーデバイス１３ａは、インバータ回路ＣＴ(図２)の上アーム１３１に関する３個のパワーデバイス１３ｕに対応しており、３個のパワーデバイス(第２のパワーデバイス)１３ｂは、インバータ回路ＣＴ(図２)の下アーム１３２に関する３個のパワーデバイス１３ｂに対応している。そして、インバータ回路ＣＴの上下アームに対応する上アームのパワーデバイス１３ａと下アームのパワーデバイス１３ｂとは、一定距離離れて配置されている。   On the substrate 11, a plurality of power devices 13a and 13b configured as, for example, insulated gate bipolar transistors (IGBT) are mounted in a bare chip. Here, the three power devices 13a correspond to the three power devices 13u related to the upper arm 131 of the inverter circuit CT (FIG. 2), and the three power devices (second power devices) 13b are: This corresponds to the three power devices 13b related to the lower arm 132 of the inverter circuit CT (FIG. 2). The upper arm power device 13a and the lower arm power device 13b corresponding to the upper and lower arms of the inverter circuit CT are arranged at a certain distance from each other.

パワーモジュール１では、原則的にボンディングワイヤＷｒ等による配線を行うが、インバータ回路ＣＴ(図２)における上アーム１３１のパワーデバイス１３ｕと下アーム１３２のパワーデバイス１３ｄとを電気的に接続する３つの配線１３ｐについては、ワイヤボンディングによらず、基板１１において基板上面から離れた位置である基板裏面に形成した３つのパターン配線１４を用いて実現するようにしている。   In the power module 1, the wiring is basically performed using the bonding wire Wr or the like, but the power device 13 u of the upper arm 131 and the power device 13 d of the lower arm 132 in the inverter circuit CT (FIG. 2) are electrically connected. The wiring 13p is realized by using three pattern wirings 14 formed on the back surface of the substrate 11 at a position away from the upper surface of the substrate, regardless of wire bonding.

上記の配線１３ｐ(図２)の具体的な経路について、図１(ａ)を参照しつつ詳しく説明する。   A specific route of the wiring 13p (FIG. 2) will be described in detail with reference to FIG.

上アームのパワーデバイス１３ａの近傍に設けられた基板上面のパターン１５にボンディングワイヤＷａによる配線が施され、パワーデバイス１３ａのエミッタと基板上面のパターン１５との電気的な接続が行われている。   Wiring is applied to the pattern 15 on the upper surface of the substrate provided in the vicinity of the power device 13a of the upper arm by the bonding wire Wa, and the emitter of the power device 13a and the pattern 15 on the upper surface of the substrate are electrically connected.

この基板上面のパターン１５は、基板１１に形成したスルーホールにより基板裏面のパターン配線１４の端部１４ａに電気的に接続されており、この端部１４ａに対して反対側のパターン配線１４の端部１４ｂは、下アームのパワーデバイス１３ｂの近傍に配置されている。   The pattern 15 on the upper surface of the substrate is electrically connected to the end portion 14a of the pattern wiring 14 on the back surface of the substrate by a through hole formed in the substrate 11, and the end of the pattern wiring 14 on the opposite side to the end portion 14a. The portion 14b is disposed in the vicinity of the lower arm power device 13b.

上記のパターン配線１４の端部１４ｂは、基板１１に形成したスルーホールによりパワーデバイス１３ｂが実装される基板上面のパターンと電気的に接続されている。   The end portion 14 b of the pattern wiring 14 is electrically connected to a pattern on the upper surface of the substrate on which the power device 13 b is mounted by a through hole formed in the substrate 11.

以上のような経路によって、インバータ回路ＣＴ(図２)の上下アーム間を接続する配線１３ｐが基板１１において形成されることとなる。   The wiring 13p that connects the upper and lower arms of the inverter circuit CT (FIG. 2) is formed on the substrate 11 by the path as described above.

次に、図１(ｂ)を参照しつつパワーモジュール１の封止部１２を説明する。   Next, the sealing part 12 of the power module 1 will be described with reference to FIG.

封止部１２は、封止部１２の外周を規定する矩形状の外枠１２１ｔを有したフレーム部１２１と、フレーム部１２１の外枠１２１ｔ内に充填された封止剤１２２(平行斜線部)とを備えている。このフレーム部１２１については、格子状の形状を有しており、例えば封止樹脂からなる封止剤１２２を充填する際に封止剤の流出を防止する封止剤用の枠(フレーム)として機能する。   The sealing part 12 includes a frame part 121 having a rectangular outer frame 121t that defines the outer periphery of the sealing part 12, and a sealing agent 122 (parallel oblique line part) filled in the outer frame 121t of the frame part 121. And. The frame portion 121 has a lattice shape, for example, as a sealant frame (frame) for preventing the sealant from flowing out when the sealant 122 made of a sealing resin is filled. Function.

上述のようにインバータ回路ＣＴの上下アーム間を接続する配線１３ｐは、ワイヤボンディングのみによらず、基板１１の裏面に形成されたパターン配線１４を用いて実現するため、このパターン配線１４上方の基板１１上には空間が形成されることとなる。そこで、この空間に配置するフレーム１２ａをフレーム部１２１に設けるようにし、封止部１２におけるフレーム部１２１の面積拡大を図るようにする。すなわち、従来においては、図４のようにワイヤボンディングによってインバータの上下アーム間が配線されているため、ボンディングワイヤ部９ｃに封止部のフレームを配置できなかったが、本実施形態のパワーモジュール１では、基板裏面のパターン配線１４を用いて上下アーム間の配線が行われるため、これによって生じた基板１１上の空間に封止部１２のフレーム１２ａを配置でき、従来と比べてフレーム部１２の面積が拡大することとなる。   As described above, the wiring 13p connecting the upper and lower arms of the inverter circuit CT is realized by using the pattern wiring 14 formed on the back surface of the substrate 11 without using wire bonding. A space is formed on 11. Therefore, the frame 12a disposed in this space is provided in the frame part 121 so that the area of the frame part 121 in the sealing part 12 is increased. That is, conventionally, since the upper and lower arms of the inverter are wired by wire bonding as shown in FIG. 4, the frame of the sealing portion cannot be arranged on the bonding wire portion 9c, but the power module 1 of the present embodiment. Then, since the wiring between the upper and lower arms is performed using the pattern wiring 14 on the back surface of the substrate, the frame 12a of the sealing portion 12 can be arranged in the space on the substrate 11 generated by this, and the frame portion 12 of the frame portion 12 is compared with the conventional one. The area will be expanded.

フレーム部１２１は、例えば接着剤による接着によって基板１１上に取り付けられることとなるが、パワーデバイス１３ａ、１３ｂおよびボンディングワイヤＷｒ等の上にフレームが配置されないように、これらに対応した箇所には孔１２ｈが設けられている。このようなフレーム部１２１が基板１１上に取り付けられた後には、フレーム部１２１に充填する封止剤１２２が孔１２ｈに流し込まれて封止剤１２２の硬化が行われることとなる。   The frame portion 121 is attached to the substrate 11 by, for example, bonding with an adhesive. However, in order to prevent the frame from being placed on the power devices 13a and 13b, the bonding wires Wr, and the like, holes corresponding to these are not provided. 12h is provided. After such a frame part 121 is mounted on the substrate 11, the sealant 122 filling the frame part 121 is poured into the hole 12h, and the sealant 122 is cured.

以上のような構成のパワーモジュール１では、上アームのパワーデバイス１３ａと下アームのパワーデバイス１３ｂとを電気的に接続するパターン配線１４が基板１１の裏面に形成されているとともに、封止部１２のフレーム部１２１は、基板１１上においてパターン配線１４を横断するフレーム１２ａを有しているため、封止部のフレームを配置できないボンディングワイヤ部の面積を減らして、フレーム部の面積を拡大できる。その結果、フレーム部に充填する封止剤を削減でき、コストダウンが図れる。また、封止剤を削減できるため、封止剤が硬化する際に生じる樹脂基板のそりを低減できる。   In the power module 1 configured as described above, the pattern wiring 14 that electrically connects the power device 13a of the upper arm and the power device 13b of the lower arm is formed on the back surface of the substrate 11, and the sealing portion 12 Since the frame portion 121 has the frame 12a that crosses the pattern wiring 14 on the substrate 11, the area of the bonding wire portion where the frame of the sealing portion cannot be arranged can be reduced, and the area of the frame portion can be enlarged. As a result, the sealant filled in the frame portion can be reduced, and the cost can be reduced. Moreover, since sealing agent can be reduced, the curvature of the resin substrate which arises when sealing agent hardens | cures can be reduced.

なお、パワーモジュール１においては、上下アーム間の配線に限らず、他の配線も基板裏面のパターン配線とすれば、さらに封止剤の削減を図れることとなる。   In the power module 1, not only the wiring between the upper and lower arms, but also other wirings are pattern wirings on the back surface of the substrate, the sealing agent can be further reduced.

＜変形例＞
・上記の実施形態のパターン配線１４については、両面に配線層(配線パターン)が形成された樹脂基板において基板裏面の配線層に形成するのは必須でなく、多層配線層を有する樹脂基板において基板内部の配線層に形成するようにしても良い。 <Modification>
The pattern wiring 14 of the above embodiment is not necessarily formed on the wiring layer on the back side of the substrate in the resin substrate having wiring layers (wiring patterns) formed on both sides, and the substrate in the resin substrate having a multilayer wiring layer. You may make it form in an internal wiring layer.

・本発明に関しては、上述のインバータ回路だけでなく、コンバータ回路等に適用するようにしても良い。すなわち、例えば図３に示すコンバータ回路ＣＰについてワイヤボンディング技術を用い複数のパワーデバイス１９を基板にベアチップ実装する場合には、一定距離離れた各インバータ１９を電気的に接続する配線を、例えば基板裏面に形成したパターン配線で実現するとともに、このパターン配線を基板上において横断するフレームを封止部に設けるようにすれば、封止部におけるフレーム部の面積拡大が図れ、封止剤を削減できることとなる。   The present invention may be applied not only to the inverter circuit described above but also to a converter circuit or the like. That is, for example, when a plurality of power devices 19 are bare-chip mounted on a substrate using wire bonding technology for the converter circuit CP shown in FIG. 3, wirings that electrically connect the inverters 19 that are separated from each other by a certain distance, for example, In addition to realizing the pattern wiring formed on the substrate, if the frame that crosses the pattern wiring on the substrate is provided in the sealing portion, the area of the frame portion in the sealing portion can be increased, and the sealing agent can be reduced. Become.

本発明の実施形態に係るパワーモジュール１の要部構成を説明するための図である。It is a figure for demonstrating the principal part structure of the power module 1 which concerns on embodiment of this invention. パワーモジュール１に関するインバータ回路ＣＴを説明するための図である。3 is a diagram for explaining an inverter circuit CT related to a power module 1. FIG. 本発明の変形例に係るコンバータ回路ＣＰを説明するための図である。It is a figure for demonstrating the converter circuit CP which concerns on the modification of this invention. 従来技術に係るパワーモジュール９を説明するための図である。It is a figure for demonstrating the power module 9 which concerns on a prior art.

符号の説明Explanation of symbols

１、９ パワーモジュール
１１ 基板
１２ 封止部
１２ａ フレーム
１３ａ、１３ｂ、１３ｄ、１３ｕ、１９、９１ パワーデバイス
１４ パターン配線
１２１ フレーム部
１２２ 封止剤
１３１ 上アーム
１３２ 下アーム
ＣＰ コンバータ回路
ＣＴ インバータ回路
Ｗａ、Ｗｒ ボンディングワイヤ
DESCRIPTION OF SYMBOLS 1, 9 Power module 11 Board | substrate 12 Sealing part 12a Frame 13a, 13b, 13d, 13u, 19, 91 Power device 14 Pattern wiring 121 Frame part 122 Sealant 131 Upper arm 132 Lower arm CP Converter circuit CT Inverter circuit Wa, Wr bonding wire

Claims (4)

パワーモジュール(１)であって、
ワイヤボンディング技術を用いて複数のパワーデバイスに係るベアチップが上面に実装された基板(１１)と、
前記ベアチップを保護するための封止部(１２)と、
を備えるとともに、
前記封止部(１２)は、
前記封止部(１２)の外周を規定する外枠を有したフレーム部(１２１)と、
前記フレーム部(１２１)の外枠内に充填された封止剤(１２２)と、
を有し、
前記複数のパワーデバイスは、一定距離離れた第１のパワーデバイス(１３ａ)と第２のパワーデバイス(１３ｂ)とを有しており、
前記第１のパワーデバイス(１３ａ)と前記第２のパワーデバイス(１３ｂ)とを電気的に接続するパターン配線(１４)が、基板上面から離れた位置で前記基板(１１)に形成されているとともに、前記フレーム部(１２１)は、前記基板(１１)上において前記パターン配線(１４)を横断するフレーム(１２ａ)を有していることを特徴とするパワーモジュール。 A power module (1),
A substrate (11) on which a bare chip related to a plurality of power devices is mounted on an upper surface using wire bonding technology;
A sealing portion (12) for protecting the bare chip;
With
The sealing part (12)
A frame portion (121) having an outer frame defining an outer periphery of the sealing portion (12);
A sealant (122) filled in an outer frame of the frame part (121);
Have
The plurality of power devices include a first power device (13a) and a second power device (13b) separated by a certain distance,
The first power device (13a) and said second power device (13b) electrically connected to the pattern wiring (14), is formed on the substrate at a location remote from the base plate top surface (11) And the frame portion (121) has a frame (12a) crossing the pattern wiring (14) on the substrate (11). 請求項１に記載のパワーモジュールにおいて、
前記第１のパワーデバイス(１３ａ)および前記第２のパワーデバイス(１３ｂ)は、インバータ回路の上下アームに対応する上アームのパワーデバイスおよび下アームのパワーデバイスであることを特徴とするパワーモジュール。 The power module according to claim 1,
The first power device (13a) and the second power device (13b) are an upper arm power device and a lower arm power device corresponding to upper and lower arms of an inverter circuit, respectively. 請求項１または請求項２に記載のパワーモジュールにおいて、
前記基板(１１)は、両面に配線層が形成された樹脂基板として構成されており、
前記パターン配線は、基板裏面の配線層に形成されていることを特徴とするパワーモジュール。 The power module according to claim 1 or 2,
The substrate (11) is configured as a resin substrate having wiring layers formed on both sides,
The power wiring module, wherein the pattern wiring is formed in a wiring layer on a back surface of the substrate. 請求項１または請求項２に記載のパワーモジュールにおいて、
前記基板(１１)は、多層配線層を有する樹脂基板として構成されており、
前記パターン配線は、基板内部の配線層に形成されていることを特徴とするパワーモジュール。 The power module according to claim 1 or 2,
The substrate (11) is configured as a resin substrate having a multilayer wiring layer,
The power wiring module, wherein the pattern wiring is formed in a wiring layer inside the substrate.
JP2006230274A 2006-08-28 2006-08-28 Power module Expired - Fee Related JP4899724B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006230274A JP4899724B2 (en) 2006-08-28 2006-08-28 Power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006230274A JP4899724B2 (en) 2006-08-28 2006-08-28 Power module

Publications (2)

Publication Number Publication Date
JP2008053586A JP2008053586A (en) 2008-03-06
JP4899724B2 true JP4899724B2 (en) 2012-03-21

Family

ID=39237320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006230274A Expired - Fee Related JP4899724B2 (en) 2006-08-28 2006-08-28 Power module

Country Status (1)

Country Link
JP (1) JP4899724B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06101636B2 (en) * 1990-01-25 1994-12-12 三菱電機株式会社 Semiconductor device
JP3797021B2 (en) * 1999-05-31 2006-07-12 三菱電機株式会社 Power semiconductor device
JP2002141463A (en) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp Semiconductor module
JP2006066572A (en) * 2004-08-26 2006-03-09 Hitachi Ltd Power converter and its manufacturing method
JP5029078B2 (en) * 2006-03-15 2012-09-19 株式会社日立製作所 Power semiconductor device

Also Published As

Publication number Publication date
JP2008053586A (en) 2008-03-06

Similar Documents

Publication Publication Date Title
JP5942951B2 (en) Electronic equipment
US7247947B2 (en) Semiconductor device comprising a plurality of semiconductor constructs
JP2009105297A5 (en)
JP2013513942A (en) Module package with embedded substrate and lead frame
US20110284924A1 (en) Semiconductor device, semiconductor unit, and power semiconductor device
JP5481104B2 (en) Semiconductor device
US7504734B2 (en) Semiconductor device having improved solder joint and internal lead lifetimes
JP5257229B2 (en) Semiconductor device and heat sink
JP4899724B2 (en) Power module
US7692290B2 (en) Heat slug and semiconductor package
JP6538396B2 (en) Semiconductor device
JP4333505B2 (en) Semiconductor device
JP2009117501A (en) Multilayer board package of ic chip incorporating type, its manufacturing method and inverter device
WO2015052880A1 (en) Semiconductor device and method for producing same
JP2011003818A (en) Mold package
US20190261531A1 (en) Method for manufacturing a stack structure
JP5078631B2 (en) Semiconductor device
JP2005093635A (en) Resin-sealed semiconductor device
JP2008187143A (en) Circuit device and its manufacturing method
JP2007250906A (en) Semiconductor device and manufacturing method therefor
US11887941B2 (en) Semiconductor module with reinforced sealing resin
JP2019197831A (en) Semiconductor device and method of manufacturing the same, and electric power conversion system
WO2023062972A1 (en) Semiconductor module and semiconductor device
CN104037149A (en) Lead frame and substrate semiconductor package
JP5601430B2 (en) Electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees