JP4877261B2 - Display device and drive control method thereof - Google Patents

Display device and drive control method thereof Download PDF

Info

Publication number
JP4877261B2
JP4877261B2 JP2008092020A JP2008092020A JP4877261B2 JP 4877261 B2 JP4877261 B2 JP 4877261B2 JP 2008092020 A JP2008092020 A JP 2008092020A JP 2008092020 A JP2008092020 A JP 2008092020A JP 4877261 B2 JP4877261 B2 JP 4877261B2
Authority
JP
Japan
Prior art keywords
current
light emitting
current path
voltage
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008092020A
Other languages
Japanese (ja)
Other versions
JP2009244654A (en
JP2009244654A5 (en
Inventor
剛 尾崎
和紀 森本
康司 水谷
Original Assignee
カシオ計算機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カシオ計算機株式会社 filed Critical カシオ計算機株式会社
Priority to JP2008092020A priority Critical patent/JP4877261B2/en
Priority claimed from TW98110355A external-priority patent/TWI407826B/en
Priority claimed from US12/413,772 external-priority patent/US8139007B2/en
Publication of JP2009244654A publication Critical patent/JP2009244654A/en
Publication of JP2009244654A5 publication Critical patent/JP2009244654A5/ja
Publication of JP4877261B2 publication Critical patent/JP4877261B2/en
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表示装置及びその駆動制御方法に関するものであり、特に、画素に発光素子を備える表示装置及びその駆動制御方法に関するものである。   The present invention relates to a display device and a drive control method thereof, and more particularly to a display device including a light emitting element in a pixel and a drive control method thereof.
従来、有機EL、無機EL又はLED等のように光学要素として発光素子を有する画素がマトリクス(行列)状に配列されて、各発光素子が発光することによって表示を行う発光素子型ディスプレイが知られている。   2. Description of the Related Art Conventionally, a light emitting element type display in which pixels having light emitting elements as optical elements such as organic EL, inorganic EL, or LED are arranged in a matrix and each light emitting element emits light is known. ing.
特に、アクティブマトリクス駆動方式の発光素子型ディスプレイは、高輝度、高コントラスト、高精細、低電力等の点で、優位性を有しており、特に、有機EL素子が注目されている。   In particular, a light-emitting element type display using an active matrix driving method has advantages in terms of high brightness, high contrast, high definition, low power, and the like, and organic EL elements are particularly attracting attention.
このような有機EL素子を画素に有する表示装置として、有機EL素子への電流を制御することにより供給された画像データの輝度が得られるように、複数のトランジスタを用いて、有機EL素子を駆動するものがある(例えば、特許文献1参照)。   As a display device having such an organic EL element in a pixel, the organic EL element is driven using a plurality of transistors so that luminance of image data supplied by controlling a current to the organic EL element can be obtained. (For example, refer to Patent Document 1).
また、この有機ELアクティブマトリクス駆動方式においては、各画素の画素駆動回路を構成するトランジスタを、アモルファスシリコン又はポリシリコンTFT(Thin Film Transistor;薄膜トランジスタ)によって実現するようにしたものがある。   In addition, in this organic EL active matrix driving system, there are transistors in which the transistors constituting the pixel driving circuit of each pixel are realized by amorphous silicon or polysilicon TFT (Thin Film Transistor).
特開2002−156923号公報(第3−6頁、図1)JP 2002-156923 A (page 3-6, FIG. 1)
画素駆動回路を構成するこれらのTFT及び有機EL素子は、表示動作に伴って、特性が次第に変動することが知られており、表示パネルの表示品位を低下させる。   These TFTs and organic EL elements constituting the pixel driving circuit are known to gradually change in characteristics with the display operation, and deteriorate the display quality of the display panel.
これに対し、画素回路を構成する各TFTの特性変動を補償するためのさまざまな補償回路が提案されている。しかし、有機EL素子の特性変動を測定して、有機EL素子の特性変動を補償するように駆動して、表示品位の低下を抑えるようにすることができなかった。   On the other hand, various compensation circuits have been proposed for compensating the characteristic variation of each TFT constituting the pixel circuit. However, it has been impossible to measure the characteristic variation of the organic EL element and drive to compensate for the characteristic variation of the organic EL element to suppress the deterioration of display quality.
本発明は、このような従来の問題点に鑑みてなされたもので、発光素子の特性変動を測定して、測定した特性変動を補償することが可能な表示装置及びその駆動制御方法を提供することを目的とする。   The present invention has been made in view of such a conventional problem, and provides a display device capable of measuring a characteristic variation of a light emitting element and compensating for the measured characteristic variation, and a drive control method thereof. For the purpose.
この目的を達成するため、本発明の第1の観点に係る表示装置は、
発光素子を備える複数の画素を有する表示装置であって、
行方向に配列された複数の選択ライン及び列方向に配設された複数のデータラインの各交点近傍に前記各画素が配列された表示領域と、
外部から供給される画像データに応じた駆動信号を生成し、前記データラインを介して前記各画素に供給するデータ駆動部と、
前記表示パネルの前記各選択ラインに選択信号を印加して、各行の前記各画素を選択状態に設定する選択駆動部と、
を備え、
前記各画素は、第1の電流路と第1の制御端子を有し、該第1の電流路の一端が電源ラインに接続され、前記第1の電流路の他端が前記発光素子の一端に接続されて、前記発光素子に流れる電流を制御する電流制御トランジスタと、前記第1の制御端子と前記第1の電流路の他端との間に設けられた電荷保持部と、第2の電流路と第2の制御端子を有し、該第2の電流路の一端が前記データラインに接続され、前記第2の電流路の他端が前記電流制御トランジスタの前記第1の電流路の他端と前記発光素子の一端との接続点に接続され、前記第2の制御端子が前記選択ラインに接続され、前記選択状態で前記第2の電流路が導通状態にされる選択制御トランジスタと、第3の電流路と第3の制御端子を有し、該第3の電流路の一端が前記電源ラインに接続され、前記第3の電流路の他端が前記電流制御トランジスタの前記第1の制御端子に接続され、前記第3の制御端子が前記選択ラインに接続された書き込み制御トランジスタと、を有し、
前記データ駆動部は、
前記複数のデータラインの各々に所定の検定電流を供給する複数の定電流回路と、
該各定電流回路から前記各データラインを介して前記各画素の前記発光素子に前記検定電流を流して、該検定電流を前記発光素子に流しているときの、該各発光素子の端子間の電圧を検定電圧として、前記各データラインを介して測定する複数の電圧測定回路と、
前記検定電圧に基づいて前記画像データを補正して前記駆動信号を生成し、該駆動信号を前記各データラインに供給し、前記駆動信号に応じた書き込み電流を前記各画素の前記電流制御トランジスタの前記第1の電流路に流して、前記駆動信号に応じた電圧成分を前記各画素の前記電荷保持部に書き込む駆動信号供給回路と、
を有し、
前記検定電流は、前記選択駆動部により前記選択状態に設定された行の前記各画素の前記選択制御トランジスタの前記第2の電流路に流れ、前記検定電流の方向が、前記第2の電流路の他端の電位が、前記電流制御トランジスタの前記第1の電流路に電流が流れず前記発光素子に順方向電流が流れる電位となる向きに設定されて、前記検定電流は前記第2の電流路を介して前記発光素子に流れ、
前記電圧測定回路は、前記検定電流が前記第2の電流路を介して前記発光素子に流れているときに、前記各データラインと前記選択制御トランジスタの前記第2の電流路を介して、前記各発光素子の端子間の電圧を前記検定電圧として測定し、
前記書き込み電流は、前記選択駆動部により前記選択状態に設定された行の前記各画素の前記選択制御トランジスタの前記第2の電流路に流れ、前記駆動信号は、前記第2の電流路の他端の電位が、前記電流制御トランジスタの前記第1の電流路に電流が流れ、前記発光素子は逆バイアスにされて電流が流れない状態となる電位に設定されて、前記書き込み電流は、前記第2の電流路を介して前記電流制御トランジスタの前記第1の電流路に流れることを特徴とする。
In order to achieve this object, a display device according to the first aspect of the present invention provides:
A display device having a plurality of pixels including a light emitting element,
A display area in which each pixel is arranged in the vicinity of each intersection of a plurality of selection lines arranged in a row direction and a plurality of data lines arranged in a column direction;
A data driving unit that generates a driving signal according to image data supplied from the outside and supplies the driving signal to the pixels via the data line;
A selection driving unit configured to apply a selection signal to each of the selection lines of the display panel and set the pixels of each row to a selected state;
With
Each of the pixels has a first current path and a first control terminal , one end of the first current path is connected to a power supply line, and the other end of the first current path is one end of the light emitting element. A current control transistor for controlling a current flowing through the light emitting element, a charge holding unit provided between the first control terminal and the other end of the first current path, and a second A current path and a second control terminal, wherein one end of the second current path is connected to the data line, and the other end of the second current path is the first current path of the current control transistor; A selection control transistor connected to a connection point between the other end and one end of the light emitting element, the second control terminal is connected to the selection line, and the second current path is made conductive in the selection state ; has a third current path of the third control terminal of the one end of the current path of said third power supply Connected to in the other end of the third current path is connected to said first control terminal of the current control transistor, and a write control transistor and the third control terminal connected to the select line, the Have
The data driver is
A plurality of constant current circuits for supplying a predetermined calibration current to each of the plurality of data lines;
When the verification current is supplied from the constant current circuit to the light emitting element of each pixel via the data line, and the verification current is supplied to the light emitting element, between the terminals of the light emitting elements. A plurality of voltage measurement circuits that measure the voltage as a verification voltage through each of the data lines,
The image data is corrected based on the verification voltage to generate the drive signal, the drive signal is supplied to the data lines, and a write current corresponding to the drive signal is supplied to the current control transistor of each pixel. A drive signal supply circuit that flows in the first current path and writes a voltage component corresponding to the drive signal to the charge holding unit of each pixel;
Have
The verification current flows in the second current path of the selection control transistor of each pixel in the row set in the selected state by the selection driving unit , and the direction of the verification current is the second current path. Is set such that the current does not flow through the first current path of the current control transistor and the forward current flows through the light emitting element, and the verification current is the second current. Flow to the light emitting element through a path ,
Said voltage measurement circuit when the test current is flowing to the light emitting element via the second current path, through the second current path of said selection control transistor and each data line, wherein Measure the voltage between the terminals of each light emitting element as the verification voltage ,
The write current flows in the second current path of the selection control transistor of each pixel in the row set in the selected state by the selection drive unit, and the drive signal is transmitted in addition to the second current path. The potential of the end is set to a potential at which a current flows in the first current path of the current control transistor, the light emitting element is reverse-biased and no current flows, and the write current is through the second current path, characterized the flow Rukoto to the first current path of the current control transistor.
前記データ駆動部は、前記電圧測定回路によって測定した前記検定電圧に基づいて、前記画像データを補正して、前記駆動信号を生成する補正部を備えるようにしてもよい。 The data driver, based on the test voltage measured by the voltage measurement circuit, by correcting the image data, may be provided with a correcting unit for generating the drive signal.
前記補正部は、前記発光素子に前記検定電流を流したときに該発光素子が初期特性を有しているときの初期輝度に対する輝度の比率を示す発光効率と、該発光素子に前記検定電流を流したときの該発光素子の両端間の電圧との関係を予め記憶しておく記憶回路と、前記記憶回路に記憶された、前記発光効率と前記発光素子の両端間の電圧との関係に基づき、前記電圧測定回路によって測定した前記検定電圧に対応する前記発光効率の値を抽出する発光効率抽出部と、を有し、
前記画像データを、前記発光効率抽出部が抽出した前記発光効率に基づいて補正するようにしてもよい。
The correction unit includes a luminous efficiency indicating a ratio of luminance to initial luminance when the light emitting element has initial characteristics when the calibration current is passed through the light emitting element, and the calibration current is applied to the light emitting element. Based on the relationship between the storage circuit that stores in advance the relationship between the voltage across the light emitting element when the current flows, and the relationship between the light emission efficiency and the voltage across the light emitting element stored in the storage circuit A light emission efficiency extraction unit that extracts a value of the light emission efficiency corresponding to the verification voltage measured by the voltage measurement circuit;
The image data may be corrected based on the light emission efficiency extracted by the light emission efficiency extraction unit.
本発明の第2の観点に係る表示装置の駆動制御方法は、
発光素子を備える複数の画素を有する表示装置の駆動制御方法であって、
前記表示装置は、表示領域において、行方向に配列された複数の選択ライン及び列方向に配設された複数のデータラインの各交点近傍に前記各画素が配列され、前記各画素は、第1の電流路と第1の制御端子を有し、該第1の電流路の一端が電源ラインに接続され、前記第1の電流路の他端が前記発光素子の一端に接続されて、前記発光素子に流れる電流を制御する電流制御トランジスタと、前記第1の制御端子と前記第1の電流路の他端との間に設けられた電荷保持部と、第2の電流路と第2の制御端子を有し、該第2の電流路の一端が前記データラインに接続され、前記第2の電流路の他端が前記電流制御トランジスタの前記第1の電流路の他端と前記発光素子の一端との接続点に接続され、前記第2の制御端子が前記選択ラインに接続された選択制御トランジスタと、第3の電流路と第3の制御端子を有し、該第3の電流路の一端が前記電源ラインに接続され、前記第3の電流路の他端が前記電流制御トランジスタの前記第1の制御端子に接続され、前記第3の制御端子が前記選択ラインに接続された書き込み制御トランジスタと、を有し、
各行の前記各画素を選択状態に設定し、前記選択状態に設定された行の前記各画素の前記選択制御トランジスタの前記第2の電流路を導通状態にし、前記複数のデータラインの各々に所定の検定電流を供給し、選択状態とされた行の前記各画素の前記選択制御トランジスタの前記第2の電流路に前記検定電流を流し、前記検定電流の方向を、前記第2の電流路の他端の電位が、前記電流制御トランジスタの前記第1の電流路に電流が流れず前記発光素子に順方向電流が流れる電位となる向きに設定して、前記検定電流を前記第2の電流路を介して前記各発光素子に前記検定電流を流すステップと、
該検定電流を前記第2の電流路を介して前記各発光素子に流しているときの前記各発光素子の端子間の電圧を、検定電圧として、前記各データラインと前記選択制御トランジスタの電流路を介して測定するステップと、
測定した前記検定電圧に基づいて、外部から供給される画像データを補正して前記駆動信号を生成するステップと、
各行の前記各画素を選択状態に設定し、前記選択状態に設定された行の前記各画素の前記選択制御トランジスタの前記第2の電流路を導通状態にし、前記各データラインに前記駆動信号を供給し、選択状態とされた行の前記各画素の前記選択制御トランジスタの前記第2の電流路に前記駆動信号に応じた書き込み電流を流し、前記駆動信号の電位を、前記第2の電流路の他端の電位が、前記電流制御トランジスタの前記第1の電流路に電流が流れ、前記発光素子は逆バイアスにされて電流が流れない状態となる電位に設定して、前記書き込み電流を前記選択制御トランジスタの前記第2の電流路を介して、前記電流制御トランジスタの前記第1の電流路に流して、前記駆動信号に応じた電圧成分を前記各画素の前記電荷保持部に書き込むステップと、
を含むことを特徴とする。
A display device drive control method according to a second aspect of the present invention includes:
A drive control method for a display device having a plurality of pixels including light emitting elements,
The display device is a display area, each pixel at each intersection near the plurality of data lines arranged in a plurality of select lines and a column direction arranged in the row direction are arranged, wherein each pixel is first A first control terminal , one end of the first current path is connected to a power supply line, the other end of the first current path is connected to one end of the light emitting element, and the light emission A current control transistor for controlling a current flowing through the element; a charge holding portion provided between the first control terminal and the other end of the first current path; a second current path and a second control; A terminal, one end of the second current path is connected to the data line, the other end of the second current path is connected to the other end of the first current path of the current control transistor and the light emitting element . is connected to a connection point between one end and connected to the second control terminal to said selection line A selection control transistor includes a third current path of the third control terminal of one end of a current path of said third being connected to said power supply line, the other end of the third current path the current A write control transistor connected to the first control terminal of the control transistor and the third control terminal connected to the select line ;
Each pixel in each row is set in a selected state, the second current path of the selection control transistor in each pixel in the row set in the selected state is turned on, and a predetermined value is applied to each of the plurality of data lines. The calibration current is supplied to the second current path of the selection control transistor of each pixel in the selected row, and the direction of the calibration current is set to the direction of the second current path. The potential of the other end is set to a direction in which a current does not flow in the first current path of the current control transistor and a forward current flows in the light emitting element, and the verification current is set to the second current path. Passing the verification current to each light emitting element via
The voltage between the terminals of each light emitting element when the test current is supplied to each light emitting element via the second current path is used as a test voltage, and the current path of each data line and the selection control transistor. Measuring through
Correcting the image data supplied from the outside based on the measured verification voltage and generating the drive signal;
Each pixel in each row is set in a selected state, the second current path of the selection control transistor in each pixel in the row set in the selected state is turned on, and the drive signal is applied to each data line. A write current corresponding to the drive signal is passed through the second current path of the selection control transistor of each pixel in the selected row in the selected state, and the potential of the drive signal is set to the second current path. Is set to a potential at which a current flows in the first current path of the current control transistor and the light emitting element is reverse-biased so that no current flows, and the write current is via the second current path selection control transistor, flowing in the first current path of the current control transistor, writes the voltage component corresponding to the drive signal to the charge storage part of each pixel stearate And-flops,
It is characterized by including.
前記駆動信号を補正するステップは、
前記発光素子に前記検定電流を流したときに該発光素子が初期特性を有しているときの初期輝度に対する輝度の比率を示す発光効率と、該発光素子に前記検定電流を流したときの該発光素子の両端間の電圧との関係を予め記憶し、
前記発光効率と前記発光素子の両端間の電圧との関係に基づいて、測定した前記検定電圧に対応する前記発光効率の値を抽出するステップと、
前記画像データを抽出した前記発光効率に基づいて補正して、前記駆動信号を生成するステップと、を含むようにしてもよい。
The step of correcting the drive signal includes:
Luminous efficiency indicating a ratio of luminance to initial luminance when the light emitting element has initial characteristics when the calibration current is passed through the light emitting element, and when the calibration current is passed through the light emitting element Pre-store the relationship with the voltage across the light emitting element,
Extracting the value of the luminous efficiency corresponding to the measured test voltage based on the relationship between the luminous efficiency and the voltage across the light emitting element;
And corrected based on the image data to the light emitting efficiency out extraction, and generating the driving signal, may include a.
前記検定電流を流すステップにおいて、前記選択状態とされた前記表示パネルの何れかの1行の前記各画素の前記発光素子に前記検定電流を同時に流し、
前記検定電圧を測定するステップにおいて、前記表示パネルの当該1行に配列された前記各画素の前記検定電圧の測定を並行して実行するようにしてもよい。
In the step of flowing the test current, the flow of test current at the same time to the light emitting element of each pixel of either one row of said selected state has been the display panel,
In the step of measuring the verification voltage, the measurement of the verification voltage of each pixel arranged in the one row of the display panel may be performed in parallel.
本発明によれば、発光素子の特性変動を測定して、発光素子の特性変動を補償することができる。   According to the present invention, the characteristic variation of the light emitting element can be measured to compensate for the characteristic variation of the light emitting element.
以下、本発明の実施形態に係る表示装置を、図面を参照して説明する。
本実施形態に係る表示装置の構成を図1に示す。
本実施形態に係る表示装置は、複数の画素11_ij(i=1〜m、j=1〜n、m、n;自然数)と、複数の画素11_ijが配列された表示領域10と、アノード回路12と、データドライバ(データ駆動部)13と、セレクトドライバ(選択駆動部)と、制御部15と、によって構成される。
Hereinafter, a display device according to an embodiment of the present invention will be described with reference to the drawings.
The configuration of the display device according to the present embodiment is shown in FIG.
The display device according to the present embodiment includes a plurality of pixels 11 — ij (i = 1 to m, j = 1 to n, m, n; natural numbers), a display region 10 in which the plurality of pixels 11 — ij are arranged, and an anode circuit 12. And a data driver (data drive unit) 13, a select driver (selection drive unit), and a control unit 15.
各画素11_ijは、それぞれ、画像の1画素に対応するものであり、行列配置される。各画素11_ijは、有機EL素子111と、トランジスタT1〜T3と、コンデンサ(電圧保持部)C1と、を備える。   Each pixel 11_ij corresponds to one pixel of the image and is arranged in a matrix. Each pixel 11_ij includes an organic EL element 111, transistors T1 to T3, and a capacitor (voltage holding unit) C1.
有機EL(Organic Electro-Luminescence)素子111は、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する現象を利用した発光素子であり、供給された電流の電流値に対応する輝度で発光する。   The organic EL (Organic Electro-Luminescence) element 111 is a light-emitting element that utilizes a phenomenon in which light is emitted by excitons generated by recombination of electrons and holes injected into an organic compound, and the current value of the supplied current. Emits light with a brightness corresponding to.
有機EL素子111には、画素電極が形成され、この画素電極上に、正孔注入層と発光層と対向電極とが形成される(いずれも図示せず)。正孔注入層は、画素電極上に形成され、発光層に正孔を供給する機能を有する。   A pixel electrode is formed on the organic EL element 111, and a hole injection layer, a light emitting layer, and a counter electrode are formed on the pixel electrode (all are not shown). The hole injection layer is formed on the pixel electrode and has a function of supplying holes to the light emitting layer.
画素電極は、透光性を備える導電材料、例えばITO(Indium Tin Oxide)、ZnO等から構成される。各画素電極は隣接する他の画素の画素電極と層間絶縁膜(図示せず)によって絶縁されている。   The pixel electrode is made of a conductive material having translucency, such as ITO (Indium Tin Oxide), ZnO, or the like. Each pixel electrode is insulated from pixel electrodes of other adjacent pixels by an interlayer insulating film (not shown).
正孔注入層は正孔(ホール)注入、輸送が可能な有機高分子系の材料から構成される。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン(PEDOT)とドーパントであるポリスチレンスルホン酸(PSS)を水系溶媒に分散させた分散液であるPEDOT/PSS水溶液が用いられる。   The hole injection layer is made of an organic polymer material that can inject and transport holes. As an organic compound-containing liquid containing an organic polymer hole injection / transport material, for example, polyethylenedioxythiophene (PEDOT) which is a conductive polymer and polystyrene sulfonic acid (PSS) which is a dopant are dispersed in an aqueous solvent. A PEDOT / PSS aqueous solution which is a dispersion is used.
発光層は、インターレイヤ(図示せず)上に形成される。発光層は、アノード電極とカソード電極との間に所定の電圧を印加することにより光を発生する機能を有する。   The light emitting layer is formed on an interlayer (not shown). The light emitting layer has a function of generating light by applying a predetermined voltage between the anode electrode and the cathode electrode.
発光層は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤(R)、緑(G)、青(B)色の発光材料から構成される。   The light emitting layer is a known polymer light emitting material capable of emitting fluorescence or phosphorescence, for example, red (R), green (G), conjugated double bond polymers such as polyparaphenylene vinylene and polyfluorene. It is composed of a blue (B) light emitting material.
また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解(又は分散)した溶液(分散液)をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成される。   In addition, these luminescent materials are appropriately coated with a solution (dispersion) dissolved (or dispersed) in an aqueous solvent or an organic solvent such as tetralin, tetramethylbenzene, mesitylene, and xylene by a nozzle coating method, an inkjet method, or the like. It is formed by volatilizing.
尚、3原色の場合、有機EL素子111のRGBの発光材料は、通常、列毎に塗布される。   In the case of the three primary colors, the RGB light emitting materials of the organic EL element 111 are usually applied for each column.
対向電極は、導電材料、例えばCa,Ba等仕事関数の低い材料からなる層と、Al等の光反射性導電層と、からなる2層構造になっており、接地される。   The counter electrode has a two-layer structure composed of a conductive material, for example, a layer made of a material having a low work function such as Ca or Ba, and a light reflective conductive layer such as Al, and is grounded.
電流は、画素電極から対極電極方向へと流れ、逆方向には流れず、画素電極、対極電極は、それぞれ、アノード電極、カソード電極となる。   The current flows from the pixel electrode toward the counter electrode and does not flow in the opposite direction, and the pixel electrode and the counter electrode become an anode electrode and a cathode electrode, respectively.
この有機EL素子111は、電流を供給して、長時間、駆動することにより、次第に特性が劣化する。即ち、有機EL素子111の特性が劣化すると、抵抗が増加して電流が流れにくくなるとともに、流れる電流に対する発光輝度が低下し、発光効率が低下する。   The organic EL element 111 gradually deteriorates in characteristics when it is driven for a long time by supplying a current. That is, when the characteristics of the organic EL element 111 are deteriorated, the resistance increases and it becomes difficult for the current to flow, and the light emission luminance with respect to the flowing current decreases, and the light emission efficiency decreases.
すなわち、有機EL素子111の特性が劣化した場合、初期の輝度を得るためには、有機EL素子111に供給する電流を増加させる必要がある。電流を増加させると、有機EL素子111のカソード−アノード間の電圧VELも増加する。   That is, when the characteristics of the organic EL element 111 are deteriorated, it is necessary to increase the current supplied to the organic EL element 111 in order to obtain the initial luminance. When the current is increased, the voltage VEL between the cathode and the anode of the organic EL element 111 also increases.
この輝度と、有機EL素子111のカソード−アノード間の電圧VELとの間には、相関がある。図2は、発光効率ηと電圧VELとの関係を示す。発光効率ηは、有機EL素子111に一定の電流(電流初期値Iel_0:検定電流)を流したときの有機EL素子111が初期の特性を有しているときの初期の輝度(値)を1として、輝度の変化を示すパラメータである。従って、この図2は、駆動時間により発光効率ηが変化すると、電圧VELがどれぐらい変化するかを示す。   There is a correlation between this luminance and the voltage VEL between the cathode and the anode of the organic EL element 111. FIG. 2 shows the relationship between the luminous efficiency η and the voltage VEL. The luminous efficiency η is an initial luminance (value) when the organic EL element 111 has initial characteristics when a constant current (current initial value Iel_0: verification current) is passed through the organic EL element 111. As a parameter indicating a change in luminance. Therefore, FIG. 2 shows how much the voltage VEL changes when the luminous efficiency η changes with the driving time.
尚、この関係は、実験によって得られたデータであり、有機EL素子111が初期特性を有しているときに、輝度が5000cd/m2,単位面積当たりの輝度が16cd/Aとなる電流初期値Iel_0を流したときのデータであり、発光部の面積を100μm×300μmとした場合、電流初期値Iel_0の電流値は、5000×(100×300)/16=9.38(μA)である。   This relationship is data obtained through experiments, and when the organic EL element 111 has initial characteristics, the current initial value at which the luminance is 5000 cd / m 2 and the luminance per unit area is 16 cd / A. This is data when Iel_0 is supplied. When the area of the light emitting portion is 100 μm × 300 μm, the current value of the current initial value Iel_0 is 5000 × (100 × 300) /16=9.38 (μA).
本実施形態に係る表示装置は、この発光効率ηと電圧VELとの関係に着目し、有機EL素子111に上記電流初期値Iel_0を流したときの電圧(検定電圧)VELを測定し、電圧VELに基づいて、供給する電流の電流値を補正することにより、供給された画像データの輝度を得るように構成されている。   The display device according to the present embodiment pays attention to the relationship between the luminous efficiency η and the voltage VEL, measures the voltage (test voltage) VEL when the current initial value Iel_0 is passed through the organic EL element 111, and determines the voltage VEL. The luminance of the supplied image data is obtained by correcting the current value of the supplied current based on the above.
トランジスタT1〜T3は、nチャンネル型のFET(Field Effect Transistor;電界効果トランジスタ)によって構成されたTFTであり、例えば、アモルファスシリコン又はポリシリコンTFTによって構成されている。   The transistors T1 to T3 are TFTs configured by n-channel FETs (Field Effect Transistors), and are configured by, for example, amorphous silicon or polysilicon TFTs.
トランジスタT1(書き込み制御トランジスタ)は、トランジスタT3(電流制御トランジスタ)をオン、オフするためのスイッチトランジスタである。   The transistor T1 (write control transistor) is a switch transistor for turning on and off the transistor T3 (current control transistor).
各画素11_ijのトランジスタT1のドレイン(端子)は、アノードライン(電源ライン)Laに接続される。   The drain (terminal) of the transistor T1 of each pixel 11_ij is connected to the anode line (power supply line) La.
各画素11_11〜11_m1のトランジスタT1のゲート(端子)は、セレクトラインLs11に接続される。同様に、各画素11_12〜11_m2のトランジスタT1のゲートは、セレクトラインLs12に、・・・、各画素11_1n〜11_mnのトランジスタT1のゲートは、セレクトラインLs1nに、それぞれ、接続される。   The gate (terminal) of the transistor T1 of each of the pixels 11_11 to 11_m1 is connected to the select line Ls11. Similarly, the gate of the transistor T1 of each of the pixels 11_12 to 11_m2 is connected to the select line Ls12,..., And the gate of the transistor T1 of each of the pixels 11_1n to 11_mn is connected to the select line Ls1n.
画素11_11の場合、セレクトドライバ14からセレクトラインLs11にHi(High;ハイ)レベルの信号が出力されると、トランジスタT1はオンし、トランジスタT3もオンする。 If the pixel 11_11, Hi from the select driver 14 to the select line Ls1 1; if (High high) level signal is output, the transistor T1 is turned on, the transistor T3 is also turned on.
セレクトラインLs11にLo(Low;ロー)レベルの信号が出力されると、トランジスタT1は、オフし、トランジスタTもオフする。それとともに、トランジスタT1がオフすると、コンデンサC1に充電された電荷は保持される。 To the select line Ls1 1 Lo; if (Low Low) level signal is output, the transistor T1 is turned off and the transistor T 3 is also turned off. At the same time, the transistor T1 is turned off, the electric charge charged in the capacitor C 1 is maintained.
トランジスタT2(選択制御トランジスタ)は、セレクトドライバ14によって選択されてオン、オフし、アノード回路12とデータドライバ13との間を導通、遮断するためのスイッチトランジスタである。   The transistor T2 (selection control transistor) is a switch transistor that is selected and turned on and off by the select driver 14 to conduct and block between the anode circuit 12 and the data driver 13.
各画素11_ijのトランジスタT2の一端としてのドレインは、有機EL素子111のアノード(電極)に接続される。   The drain as one end of the transistor T2 of each pixel 11_ij is connected to the anode (electrode) of the organic EL element 111.
各画素11_11〜11_m1のトランジスタT2のゲートは、セレクトラインLs11に接続される。同様に、各画素11_12〜11_m2のトランジスタT2のゲートは、セレクトラインLs12に、・・・各画素11_1n〜11_mnのトランジスタT2のゲートは、セレクトラインLs1nに接続される。 The gates of the transistors T2 of the pixels 11_11 to 11_m1 are connected to the select line Ls11. Similarly, the gate of the transistor T2 of each pixel 11_ 12 ~11_m2 is the select line Ls12, · · · gate of the transistor T2 of each pixel 11_1n~11_mn is connected to the select line Ls1n.
また、各画素11_11〜11_1nのトランジスタT2の他端としてのソースは、データラインLd1に接続される。同様に、各画素11_21〜11_2nのトランジスタT2のソースは、データラインLd2に、・・・、各画素11_m1〜11_mnのトランジスタT2のソースは、データラインLdmに接続される。   Further, the source as the other end of the transistor T2 of each of the pixels 11_11 to 11_1n is connected to the data line Ld1. Similarly, the sources of the transistors T2 of the pixels 11_21 to 11_2n are connected to the data line Ld2,..., And the sources of the transistors T2 of the pixels 11_m1 to 11_mn are connected to the data line Ldm.
画素11_11の場合、トランジスタT2は、セレクトドライバ14から、セレクトラインLs11にHiレベルの信号が出力されるとオンして有機EL素子111のアノードとデータラインLd1とを接続する。   In the case of the pixel 11_11, the transistor T2 is turned on when a Hi level signal is output from the select driver 14 to the select line Ls11, and connects the anode of the organic EL element 111 and the data line Ld1.
また、セレクトラインLs11にLoレベルの信号が出力されると、トランジスタT2はオフして有機EL素子111のアノードとデータラインLd1とを遮断する。   Further, when a Lo level signal is output to the select line Ls11, the transistor T2 is turned off to cut off the anode of the organic EL element 111 and the data line Ld1.
コンデンサC1は、トランジスタT3のゲート−ソース間電圧Vgs(以後、ゲート電圧Vgsと記す。)を保持するコンデンサであり、その一端は、トランジスタT1のソースとトランジスタT3のゲートとに接続され、他端はトランジスタT3のソースと有機EL素子111のアノードに接続される。   The capacitor C1 is a capacitor that holds a gate-source voltage Vgs (hereinafter referred to as a gate voltage Vgs) of the transistor T3, one end of which is connected to the source of the transistor T1 and the gate of the transistor T3, and the other end. Are connected to the source of the transistor T3 and the anode of the organic EL element 111.
コンデンサC1は、トランジスタT1がオンすると、トランジスタT3はゲート−ドレイン間が接続されてダイオード接続されてオンするため、アノードラインLaからトランジスタT2のドレインに向けて電流が流れるとき、トランジスタT3はオン状態となり、対応するトランジスタT3のゲート電圧Vgsで充電され、その電荷が蓄積される。   When the transistor T1 is turned on, the capacitor T1 is turned on with the gate-drain connected and diode-connected, so that when current flows from the anode line La toward the drain of the transistor T2, the transistor T3 is turned on. Thus, the corresponding transistor T3 is charged with the gate voltage Vgs, and the charge is accumulated.
トランジスタT1及びT2がオフすると、コンデンサC1は、トランジスタT3のゲート電圧Vgsを保持する。   When the transistors T1 and T2 are turned off, the capacitor C1 holds the gate voltage Vgs of the transistor T3.
アノード回路12は、電圧VELの測定時及び各画素11_ijへの駆動信号の書き込み時にアノードラインLaを例えば接地電位にし、各画素11_ijを画像データに応じた発光動作させる時にアノードラインLaを所定の電圧(電圧Vsrc)に設定するものであり、スイッチ121と、電圧Vsrcを出力する定電圧電源と、を備える。   The anode circuit 12 sets the anode line La to, for example, the ground potential when measuring the voltage VEL and writing the drive signal to each pixel 11_ij, and sets the anode line La to a predetermined voltage when the pixel 11_ij is caused to perform a light emission operation according to image data. (Voltage Vsrc) is set, and includes a switch 121 and a constant voltage power source that outputs the voltage Vsrc.
スイッチ121は、電圧Vsrc又は接地ラインとアノードラインLaとの接続を切り換えるものである。この電圧Vsrcは、例えば、12V程度に設定される。   The switch 121 switches the connection between the voltage Vsrc or the ground line and the anode line La. This voltage Vsrc is set to about 12V, for example.
データドライバ13は、各画素11_ijの有機EL素子111にデータを書き込むためのものであり、スイッチ131−1〜131−mと、定電流回路132−1〜132−mと、ADC(A/Dコンバータ)133−1〜133−mと、補正回路134−1〜134−mと、DAC(D/Aコンバータ)135−1〜135−mと、スイッチ136−1〜136−mと、を備える。   The data driver 13 is for writing data to the organic EL element 111 of each pixel 11_ij, and includes switches 131-1 to 131-m, constant current circuits 132-1 to 132-m, and ADC (A / D Converter) 133-1 to 133-m, correction circuits 134-1 to 134-m, DACs (D / A converters) 135-1 to 135-m, and switches 136-1 to 136-m. .
スイッチ131−1〜131−mは、それぞれ、データラインLd1〜Ldmと、定電流回路132−1〜132−mの入力端及びADC133−1〜133−mの入力端と、の間を接続又は遮断するためのものである。   The switches 131-1 to 131-m connect or connect between the data lines Ld1 to Ldm and the input ends of the constant current circuits 132-1 to 132-m and the input ends of the ADCs 133-1 to 133-m, respectively. It is for blocking.
定電流回路132−1〜132−mは、上記検定電流となる定電流を供給するものである。ADC133−1〜133−mは、それぞれ、スイッチ131−1〜131−mを介して、データラインLd1〜Ldmに印加されたアナログの電圧VELを測定するためのものであり、測定したアナログの電圧VELをデジタルの電圧VELに変換する。ADC133−1〜133−mは、変換したデジタルの電圧VELを補正回路134−1〜134−mに供給する。 The constant current circuits 132-1 to 132-m supply a constant current as the verification current. ADC133-1~133-m, respectively, through the switch 131-1? 131-m, is for measuring the analog voltage VEL applied to the data line Ld 1 to Ld m, it was measured analog The voltage VEL is converted into a digital voltage VEL. The ADCs 133-1 to 133-m supply the converted digital voltage VEL to the correction circuits 134-1 to 134-m.
補正回路134−1〜134−mは、それぞれ、供給された画像データに応じた輝度が得られるように、ADC133−1〜133−mから供給された電圧VELに基づいて、画像データに応じた電圧データVdataの値を補正する回路である。   The correction circuits 134-1 to 134-m are adapted to the image data based on the voltage VEL supplied from the ADCs 133-1 to 133-m so that the luminance corresponding to the supplied image data is obtained. This circuit corrects the value of the voltage data Vdata.
補正回路134−1〜134−mは、それぞれ、図3に示すように、発光効率抽出部137−1〜137−mと、メモリ138−1〜138−mと、演算部139−1〜139−mと、を備える。   As shown in FIG. 3, the correction circuits 134-1 to 134-m are respectively provided with the light emission efficiency extraction units 137-1 to 137-m, the memories 138-1 to 138-m, and the calculation units 139-1 to 139. -M.
発光効率抽出部137−1〜137−mは、それぞれ、測定によって得られた電圧VELに対応する発光効率ηを抽出するものであり、図4に示すようなLUT(ルックアップテーブル)を記憶する。   Each of the luminous efficiency extraction units 137-1 to 137-m extracts the luminous efficiency η corresponding to the voltage VEL obtained by measurement, and stores an LUT (look-up table) as shown in FIG. .
このLUTは、電圧VELと輝度と発光効率ηとの関係を示すテーブルであり、図2に示す発光効率ηと電圧VELとの関係に基づいて作成されたものである。   This LUT is a table showing the relationship between the voltage VEL, the luminance, and the light emission efficiency η, and is created based on the relationship between the light emission efficiency η and the voltage VEL shown in FIG.
このLUTは、有機EL素子111に電流初期値Iel_0の電流を流した場合の輝度の変化と、発光効率ηと電圧VELとの関係を示すものである。   This LUT indicates the relationship between the change in luminance and the light emission efficiency η and the voltage VEL when the current of the current initial value Iel — 0 is passed through the organic EL element 111.
このLUTは、有機EL素子111が初期特性を有しているときに輝度5000cd/m2を得るために必要な電流初期値Iel_0の電流を流して、輝度が3000cd/m2になったとき、発光効率はη=3000/5000=0.60となり、電圧VELは、初期値7.85Vから、8.30Vに増加することを示している。   When the organic EL element 111 has initial characteristics, the LUT emits light when the luminance reaches 3000 cd / m2 by supplying a current of the initial value Iel_0 necessary for obtaining the luminance of 5000 cd / m2. Η = 3000/5000 = 0.60, indicating that the voltage VEL increases from the initial value of 7.85V to 8.30V.
なお、本実施形態において、上記LUTは、1つの電流初期値Iel_0(検定電流)に対応し、定電流回路132−1〜132−mからは、これに対応した1種類の検定電流を供給するものとしたが、本発明はこれに限るものではなく、LUTを2レベル以上の複数の異なる電流値の検定電流に対応するものとし、定電流回路132−1〜132−mから、これに対応した複数レベルの異なる電流値の検定電流を供給する構成としてもよい。この場合、電圧VELの測定を、各レベルの検定電流に応じて、複数回行うこととなる。   In the present embodiment, the LUT corresponds to one current initial value Iel_0 (test current), and one type of test current corresponding to this is supplied from the constant current circuits 132-1 to 132-m. However, the present invention is not limited to this, and the LUT is assumed to correspond to test currents of a plurality of different current values of two or more levels, and the constant current circuits 132-1 to 132-m can cope with this. A plurality of levels of verification currents having different current values may be supplied. In this case, the measurement of the voltage VEL is performed a plurality of times according to the verification current at each level.
発光効率抽出部137−1〜137−mは、それぞれ、このLUTを参照して、電圧VELに対応する発光効率ηを抽出する。   The luminous efficiency extraction units 137-1 to 137-m each extract the luminous efficiency η corresponding to the voltage VEL with reference to the LUT.
メモリ138−1〜138−mは、それぞれ、発光効率抽出部137−1〜137−mが抽出した発光効率ηを記憶するためのメモリ(記憶回路)である。   The memories 138-1 to 138-m are memories (storage circuits) for storing the luminous efficiency η extracted by the luminous efficiency extraction units 137-1 to 137-m, respectively.
演算部139−1〜139−mは、それぞれ、画像データが供給されて、画像データに応じた輝度を得るための電圧データVdataを取得するものである。   The calculation units 139-1 to 139-m are each supplied with image data and acquire voltage data Vdata for obtaining luminance corresponding to the image data.
演算部139−1〜139−mは、それぞれ、電圧データVdataで書き込みを行うときに、メモリ138−1〜138−mから発光効率ηを読み出す。   The arithmetic units 139-1 to 139-m read the luminous efficiency η from the memories 138-1 to 138-m, respectively, when writing with the voltage data Vdata.
演算部139−1〜139−mは、それぞれ、有機EL素子111が初期特性を有しているとしたときに、供給された画像データに応じた輝度を得るために必要な電流値Ielf_0と、メモリ138−1から読み出した発光効率ηの逆数と、を乗算して電流補正値Ielf_1を取得する。   When the organic EL elements 111 have initial characteristics, the arithmetic units 139-1 to 139-m each have a current value Ielf_0 necessary for obtaining luminance according to the supplied image data, The current correction value Ielf_1 is obtained by multiplying the reciprocal of the light emission efficiency η read from the memory 138-1.
そして、演算部139−1〜139−mは、各画素11_ijのトランジスタT3のゲート電圧に対するドレイン−ソース間電流の特性と、この電流補正値Ielf_1と、に基づいて電圧データVdataを求める。   Then, the calculation units 139-1 to 139-m obtain voltage data Vdata based on the drain-source current characteristic with respect to the gate voltage of the transistor T3 of each pixel 11_ij and the current correction value Ielf_1.
DAC135−1〜135−mは、それぞれ、演算部139−1〜139−mが求めたデジタルの電圧データVdataをアナログの書き込み電圧Vd(駆動信号:負電圧)に変換するものである。   The DACs 135-1 to 135-m convert the digital voltage data Vdata obtained by the arithmetic units 139-1 to 139-m into an analog write voltage Vd (drive signal: negative voltage), respectively.
DAC135−1〜135−mは、それぞれ、この書き込み電圧Vdを、データラインLd1〜Ldmを介して、各画素11_1j〜11_mjのトランジスタT2の他端に印加することにより、トランジスタT2を介して、トランジスタT3から電流を引き込む。 DAC135-1~135-m, respectively, the write voltage Vd, via a data line Ld 1 to Ld m, by applying to the other end of the transistor T2 of each pixel 11_1J~11_mj, via the transistor T2 , Current is drawn from transistor T3.
スイッチ136−1〜136−mは、それぞれ、データラインLd1〜Ldmと、DAC135−1〜135−mの出力端とを、接続、遮断するものである。   The switches 136-1 to 136-m connect and disconnect the data lines Ld1 to Ldm and the output ends of the DACs 135-1 to 135-m, respectively.
セレクトドライバ14は、制御部15に制御されて、行毎に画素11_ijを選択するためのものであり、例えば、シフトレジスタを備える。セレクトドライバ14は、それぞれ、セレクトラインLs11〜Ls1nに、Hiレベル又はLoレベルの信号を出力する。   The select driver 14 is controlled by the control unit 15 to select the pixel 11_ij for each row, and includes, for example, a shift register. The select driver 14 outputs Hi level or Lo level signals to the select lines Ls11 to Ls1n, respectively.
制御部15は、各部を制御するものである。制御部15は、有機EL素子111の電圧VELの変動に基づいて、駆動信号の書き込み時に供給する電流の電流値を補正することにより、必要な輝度を得るように各部を制御する。   The control unit 15 controls each unit. The control unit 15 controls each unit so as to obtain necessary luminance by correcting the current value of the current supplied when writing the drive signal based on the fluctuation of the voltage VEL of the organic EL element 111.
このため、制御部15は、キャリブレーションステップ、画像表示ステップを実行する。   Therefore, the control unit 15 executes a calibration step and an image display step.
キャリブレーションステップは、各画素11_ijの有機EL素子111の電圧VELを測定し、予め測定しておいた図2に示すような電圧VELと発光効率ηとの関係から、測定した電圧VELに対応する発光効率ηを抽出するステップである。   The calibration step measures the voltage VEL of the organic EL element 111 of each pixel 11_ij, and corresponds to the measured voltage VEL from the relationship between the voltage VEL and the light emission efficiency η as shown in FIG. This is a step of extracting the luminous efficiency η.
画像表示ステップは、画像データが供給されたときに、発光効率ηに基づいて、供給された画像データに応じた輝度が得られるように電流値を補正して、対応する電圧データVdataを各画素11_ijのゲート−ソース間に書き込んで、各有機EL素子111を発光させるステップである。   In the image display step, when the image data is supplied, the current value is corrected based on the light emission efficiency η so that the luminance corresponding to the supplied image data is obtained, and the corresponding voltage data Vdata is obtained for each pixel. 11_ij is written between the gate and the source to cause each organic EL element 111 to emit light.
尚、表示装置は、この電圧VELの測定を、例えば、電源立ち上げ時、1日毎、あるいは、一定時間使用する毎に行う。   The display device measures the voltage VEL, for example, every day or every time it is used for a certain time when the power is turned on.
電圧VELの測定を行う場合、制御部15は、定電流が定電流回路132−1〜132−mから、各画素11_ijの有機EL素子111を経由して接地ラインへと流れるように、アノード回路12とデータドライバ13とセレクトドライバ14とを制御する。   When measuring the voltage VEL, the control unit 15 causes the anode circuit so that a constant current flows from the constant current circuits 132-1 to 132-m to the ground line via the organic EL element 111 of each pixel 11_ij. 12, the data driver 13 and the select driver 14 are controlled.
電圧データVdataの書き込みを行う場合、制御部15は、電流がアノード回路12から各画素11_ijの有機EL素子111に流れず、データドライバ13に流れるように、アノード回路12とデータドライバ13とセレクトドライバ14とを制御する。 When writing the voltage data Vdata, the control unit 15 causes the anode circuit 12, the data driver 13, and the select driver so that the current does not flow from the anode circuit 12 to the organic EL element 111 of each pixel 11 — ij but flows to the data driver 13. 14 is controlled.
有機EL素子111を発光させる場合、制御部15は、各画素11_ijの各トランジスタT3のゲート電圧Vgsに基づいて、電流が有機EL素子111に供給されるように、アノード回路12とデータドライバ13とセレクトドライバ14とを制御する。 When the organic EL element 111 emits light, the control unit 15 causes the anode circuit 12 and the data driver 13 to supply current to the organic EL element 111 based on the gate voltage Vgs of each transistor T3 of each pixel 11_ij. The select driver 14 is controlled.
次に本実施形態に係る表示装置の動作を説明する。
まず、各画素11_ijの有機EL素子111の電圧VELを測定する際の動作について説明する。
Next, the operation of the display device according to the present embodiment will be described.
First, an operation when measuring the voltage VEL of the organic EL element 111 of each pixel 11_ij will be described.
表示装置の制御部15は、各行の各画素11_ijを選択して、選択した行の各有機EL素子111の電圧VELの測定を行うように各部を制御する。制御部15は、電圧VELを測定するため、図5に示すように、アノードラインLaと接地ラインとが接続されるように、アノード回路12のスイッチ121を制御する。制御部15がこのように制御することにより、アノードラインLaと有機EL素子111のカソードとが同電位となる。   The control unit 15 of the display device selects each pixel 11 — ij in each row and controls each unit so as to measure the voltage VEL of each organic EL element 111 in the selected row. In order to measure the voltage VEL, the control unit 15 controls the switch 121 of the anode circuit 12 so that the anode line La and the ground line are connected as shown in FIG. By controlling the controller 15 in this way, the anode line La and the cathode of the organic EL element 111 have the same potential.
制御部15は、例えば第1行目の画素11_11〜11_m1を選択する。画素11_11〜11_m1を選択するため、制御部15は、それぞれ、セレクトラインLs11にHiレベルの信号を出力し、セレクトラインLs12〜Ls1nにLoレベルの信号を出力するようにセレクトドライバ14を制御する。   For example, the control unit 15 selects the pixels 11_11 to 11_m1 in the first row. In order to select the pixels 11_11 to 11_m1, the control unit 15 controls the select driver 14 to output a Hi level signal to the select line Ls11 and to output a Lo level signal to the select lines Ls12 to Ls1n, respectively.
セレクトドライバ14がLs12〜Ls1nにLoレベルの信号を出力すると、画素11_12〜11_m2、・・・、11_1n〜11_mnの各トランジスタT1,T2はオフする。   When the select driver 14 outputs a Lo level signal to Ls12 to Ls1n, the transistors T1 and T2 of the pixels 11_12 to 11_m2, ..., 11_1n to 11_mn are turned off.
画素11_12〜11_m2、・・・、11_1n〜11_mnの各トランジスタT1がオフすると、各トランジスタT3もオフし、画素11_12〜11_m2、・・・、11_1n〜11_mnに電流は流れない。   When the transistors T1 of the pixels 11_12 to 11_m2,..., 11_1n to 11_mn are turned off, the transistors T3 are also turned off, and no current flows through the pixels 11_12 to 11_m2,.
また、画素11_12〜11_m2、・・・、11_1n〜11_mnの各トランジスタT2がオフすると、画素11_12〜11_m2、・・・、11_1n〜11_mnは、データラインLd1〜Ldmから遮断される。 The pixel 11_12~11_M2, · · ·, when the transistors T2 of 11_1N~11_mn is turned off, the pixel 11_12~11_m2, ···, 11_1n~11_mn is blocked from the data line Ld 1 to Ld m.
セレクトドライバ14がセレクトラインLs11にHiレベルの信号を出力すると、画素11_11〜11_m1の各トランジスタT1,T2はオンする。各トランジスタT1がオンすると、各トランジスタT3はゲート−ドレイン間が接続されてダイオード接続されてオンする。   When the select driver 14 outputs a Hi level signal to the select line Ls11, the transistors T1 and T2 of the pixels 11_11 to 11_m1 are turned on. When each transistor T1 is turned on, each transistor T3 is turned on with a gate-drain connection and a diode connection.
制御部15は、それぞれ、データラインLd1〜Ldmと、DAC135−1〜135−mと、が遮断されるように、スイッチ136−1〜136−mを制御する。   The control unit 15 controls the switches 136-1 to 136-m so that the data lines Ld 1 to Ldm and the DACs 135-1 to 135 -m are blocked.
制御部15は、それぞれ、データラインLd1とデータドライバ13の定電流回路132−1及びADC133−1、・・・、データラインLdmと定電流回路132−及びADC133−mとが接続されるように、スイッチ131−1〜131−mを制御する。 The control unit 15 is configured such that the data line Ld1 and the constant current circuit 132-1 and the ADC 133-1 of the data driver 13 are connected to the data line Ldm and the constant current circuit 132- m and the ADC 133-m, respectively. In addition, the switches 131-1 to 131-m are controlled.
また、画素11_11〜11_m1において、各有機EL素子111のカソードが接地され、アノードラインLaが接地電位となっている。   In the pixels 11_11 to 11_m1, the cathode of each organic EL element 111 is grounded, and the anode line La is at the ground potential.
このため、データラインLd1と定電流回路132−1及びADC133−1とが接続されて定電流回路132−1から定電流が供給されると、画素11_11のトランジスタT3のソース電極がドレイン電極より高い電位となるため、トランジスタT3のドレイン・ソース間には電流は流れず、定電流回路132−1から供給される定電流は、データドライバ13の定電流回路132−1から、データラインLd1、各画素11_11のトランジスタT2、有機EL素子111を経由して接地ラインへと流れる。ここで、定電流回路132−1から供給される定電流の電流値は、上記電流初期値Iel_0(検定電流)に等しい値に設定されている。 Therefore, when the data line Ld1, the constant current circuit 132-1 and the ADC 133-1 are connected and a constant current is supplied from the constant current circuit 132-1, the source electrode of the transistor T3 of the pixel 11_11 is higher than the drain electrode. Since it becomes a potential, no current flows between the drain and source of the transistor T3, and the constant current supplied from the constant current circuit 132-1 is supplied from the constant current circuit 132-1 of the data driver 13 to the data line Ld 1 , It flows to the ground line via the transistor T2 and the organic EL element 111 of each pixel 11_11. Here, the current value of the constant current supplied from the constant current circuit 132-1 is set to a value equal to the current initial value Iel_0 (test current).
同様に、それぞれ、データラインLd2と定電流回路132−2及びADC133−2,・・・,データラインLdmと定電流回路132−及びADC133−とが接続されると、定電流は、それぞれ、データドライバ13の定電流回路132−1から、各画素11_11〜11_m1の有機EL素子111を経由して接地ラインへと流れる。 Similarly, when the data line Ld2 is connected to the constant current circuit 132-2 and the ADC 133-2,..., And the data line Ldm is connected to the constant current circuit 132- m and the ADC 133- m , respectively, the constant current is The current flows from the constant current circuit 132-1 of the data driver 13 to the ground line via the organic EL elements 111 of the pixels 11_11 to 11_m1.
データドライバ13のADC133−1〜133−mは、それぞれ、画素11_11〜11_m1の各トランジスタT2、データラインLd1〜Ldm、スイッチ131−1〜131−mを介して、トランジスタT2のドレインと有機EL素子111のアノードとの接続点の電圧を測定する。 The ADCs 133-1 to 133-m of the data driver 13 are connected to the drain of the transistor T2 and the organic via the transistors T2 of the pixels 11_11 to 11_m1, the data lines Ld 1 to Ld m , and the switches 131-1 to 131-m, respectively. The voltage at the connection point between the EL element 111 and the anode is measured.
この電圧は、有機EL素子111の電圧VELになる。このようにしてADC133−1〜133−mは、それぞれ、有機EL素子111の電圧VELを測定する。   This voltage becomes the voltage VEL of the organic EL element 111. In this way, the ADCs 133-1 to 133-m measure the voltage VEL of the organic EL element 111, respectively.
尚、各画素11_11〜11_m1の各トランジスタT2のオン抵抗は、ゲート電圧Vgsが高いため、ほぼ無視できる程度の値になる。 Note that the on-resistances of the transistors T2 of the pixels 11_1 1 to 11_m1 are almost negligible because the gate voltage Vgs is high.
ADC133−1〜133−mは、それぞれ、アナログの電圧VELをデジタルの電圧VELに変換する。 ADC133-1~133-m, respectively, for converting the voltage VEL of the analog to digital voltage VEL.
補正回路134−1〜134−mの発光効率抽出部137−1〜137−mは、それぞれ、LUTを参照して、ADC133−1〜133−mが変換したデジタルの電圧VELに対応する発光効率ηを抽出する。発光効率抽出部137−1〜137−mは、それぞれ、抽出した発光効率ηをメモリ138−1〜138−mに記憶する。   The light emission efficiency extraction units 137-1 to 137-m of the correction circuits 134-1 to 134-m refer to the LUT, respectively, and correspond to the digital voltage VEL converted by the ADCs 133-1 to 133-m. η is extracted. The luminous efficiency extraction units 137-1 to 137-m store the extracted luminous efficiency η in the memories 138-1 to 138-m, respectively.
発光効率抽出部137−1〜137−mが、それぞれ、抽出した発光効率ηをメモリ138−1〜138−mに記憶すると、制御部15は、2行目の画素11_12〜11_m2を選択する。   When the light emission efficiency extraction units 137-1 to 137-m store the extracted light emission efficiencies η in the memories 138-1 to 138-m, the control unit 15 selects the pixels 11_12 to 11_m2 in the second row.
2行目の画素11_12〜11_m2を選択するため、制御部15は、それぞれ、セレクトラインLs12にHiレベルの信号を出力し、セレクトラインLs11,Ls13〜Ls1nにLoレベルの信号を出力するようにセレクトドライバ14を制御する。   In order to select the pixels 11_12 to 11_m2 in the second row, the control unit 15 selects a high level signal to the select line Ls12 and a low level signal to the select lines Ls11 and Ls13 to Ls1n. The driver 14 is controlled.
セレクトドライバ14がLs11,Ls13〜Ls1nにLoレベルの信号を出力すると、画素11_11〜11_m1、11_13〜11_m3、・・・、11_1n〜11_mnの各トランジスタT1,T2はオフする。   When the select driver 14 outputs a Lo level signal to Ls11 and Ls13 to Ls1n, the transistors T1 and T2 of the pixels 11_11 to 11_m1, 11_13 to 11_m3,..., 11_1n to 11_mn are turned off.
各トランジスタT1,T2がオフすると、画素11_11〜11_m1、11_13〜11_m3、・・・、11_1n〜11_mnには電流が流れず、それぞれ、データラインLd1〜Ldmから遮断される。 When the transistors T1, T2 are turned off, the pixel 11_11~11_M1,11_13~11_m3, · · ·, no current flows through the 11_1N~11_mn, respectively, are cut off from the data line Ld 1 to Ld m.
また、セレクトドライバ14がセレクトラインLs12にHiレベルの信号を出力すると、画素11_12〜11_m2の各トランジスタT1,T2はオンする。トランジスタT1がオンすると、トランジスタT3もオンする。   When the select driver 14 outputs a Hi level signal to the select line Ls12, the transistors T1 and T2 of the pixels 11_12 to 11_m2 are turned on. When the transistor T1 is turned on, the transistor T3 is also turned on.
電流は、それぞれ、データドライバ13の定電流回路132−1〜132−mから、データラインLd1〜Ldm、各画素11_12〜11_m2のトランジスタT2を介して、有機EL素子111に流れる。 Current, respectively, from the constant current circuit 132-1 to 132-m of the data driver 13, the data line Ld 1 to Ld m, via the transistor T2 of each pixel 11_12~11_M2, flows through the organic EL element 111.
データドライバ13のADC133−1〜133−mは、それぞれ、画素11_12〜11_m2の各トランジスタT2、データラインLd1〜Ldm、スイッチ131−1〜131−mを介して、有機EL素子111の電圧VELを測定し、デジタルの電圧VELに変換する。 The ADCs 133-1 to 133-m of the data driver 13 are respectively connected to the voltage of the organic EL element 111 via the transistors T2 of the pixels 11_12 to 11_m2, the data lines Ld 1 to Ld m , and the switches 131-1 to 131-m. VEL is measured and converted to a digital voltage VEL.
補正回路134−1〜134−mの発光効率抽出部137−1〜137−mは、それぞれ、LUTを参照して、ADC133−1〜133−mが変換したデジタルの電圧VELに対応する発光効率ηを抽出し、抽出した発光効率ηをメモリ138−1〜138−mに記憶する。   The light emission efficiency extraction units 137-1 to 137-m of the correction circuits 134-1 to 134-m refer to the LUT, respectively, and correspond to the digital voltage VEL converted by the ADCs 133-1 to 133-m. η is extracted, and the extracted luminous efficiency η is stored in the memories 138-1 to 138-m.
制御部15は、同様にして、画素11_13〜11_m3、・・・、11_1n〜11_mnを選択して、有機EL素子111の電圧VELの測定を行毎に行うように各部を制御する。   Similarly, the control unit 15 selects the pixels 11_13 to 11_m3,..., 11_1n to 11_mn, and controls each unit so that the voltage VEL of the organic EL element 111 is measured for each row.
次に、画像データに基づいて各画素11_ijの有機EL素子111を表示駆動する際の動作について説明する。 Next, an operation when the organic EL element 111 of each pixel 11_ij is driven to display based on image data will be described.
画像データが供給されると、表示装置は、各画素11_11〜11_mnに対して電圧データVdataの書き込みを行う。制御部15は、電圧VELの測定時と同様、図6に示すように、アノードラインLaと接地ラインとを接続してアノードラインLaが接地電位となるように、アノード回路12のスイッチ121を制御する。   When the image data is supplied, the display device writes the voltage data Vdata to each of the pixels 11_11 to 11_mn. Similar to the measurement of the voltage VEL, the control unit 15 controls the switch 121 of the anode circuit 12 so that the anode line La is connected to the ground line and the anode line La becomes the ground potential as shown in FIG. To do.
制御部15は、それぞれ、データラインLd1〜Ldmと、データドライバ13の定電流回路132−1〜132−m及びADC133−1〜133−mと、が遮断されるようにスイッチ131−1〜131−mを制御する。 The control unit 15 switches the switches 131-1 to 131 so that the data lines Ld1 to Ldm and the constant current circuits 132-1 to 132-m and the ADCs 133-1 to 133-m of the data driver 13 are cut off. -M is controlled.
次いで、制御部15は、1行目の画素11_11〜11_m1を選択する。画素11_11〜11_m1を選択するため、制御部15は、それぞれ、セレクトラインLs12〜Ls1nにLoレベルの信号を出力し、セレクトラインLs11にHiレベルの信号を出力するようにセレクトドライバ14を制御する。   Next, the control unit 15 selects the pixels 11_11 to 11_m1 in the first row. In order to select the pixels 11_11 to 11_m1, the control unit 15 controls the select driver 14 to output a Lo level signal to the select lines Ls12 to Ls1n and to output a Hi level signal to the select line Ls11, respectively.
また、セレクトドライバ14がLs12〜Ls1nにLoレベルの信号を出力すると、画素11_12〜11_m2、・・・、11_1n〜11_mnの各トランジスタT1,T2はオフする。   When the select driver 14 outputs a Lo level signal to Ls12 to Ls1n, the transistors T1 and T2 of the pixels 11_12 to 11_m2,..., 11_1n to 11_mn are turned off.
各トランジスタT1,T2がオフすると、各トランジスタT3もオフし、画素11_12〜11_m2、・・・、11_1n〜11_mnには電流は流れず、それぞれ、データラインLd1〜Ldmから遮断される。 When the transistors T1, T2 are turned off, the transistors T3 is also turned off, the pixel 11_12~11_M2, · · ·, current does not flow through 11_1N~11_mn, respectively, are cut off from the data line Ld 1 to Ld m.
セレクトドライバ14がセレクトラインLs11にHiレベルの信号を出力すると、画素11_11〜11_m1の各トランジスタT1,T2はオンする。トランジスタT1がオンすると、トランジスタT3もオンする。   When the select driver 14 outputs a Hi level signal to the select line Ls11, the transistors T1 and T2 of the pixels 11_11 to 11_m1 are turned on. When the transistor T1 is turned on, the transistor T3 is also turned on.
補正回路134−1〜134−mのそれぞれの演算部139−1〜139−mは、メモリ138−1〜138−mから、画素11_11〜11_m1の発光効率ηを読み出す。 Each arithmetic unit 139-1~139-m of the correction circuit 134-1~134-m from the memory 138-1 to 138-m, reads the luminous efficiency η of the pixels 11 _1 1~11 _m 1.
そして、演算部139−1〜139−mは、それぞれ、供給された画像データに応じた輝度が得られるように、読み出した発光効率ηに基づいて電流値を補正し、この電流補正値に基づいて電圧データVdataを求める。   The arithmetic units 139-1 to 139-m correct the current value based on the read light emission efficiency η so that the luminance according to the supplied image data can be obtained, and based on the current correction value. Voltage data Vdata is obtained.
データドライバ13のDAC135−1〜135−mは、それぞれ、演算部139−1〜139−が求めた電圧データVdataをアナログの負電圧の書き込み電圧Vdに変換する。 The DACs 135-1 to 135-m of the data driver 13 respectively convert the voltage data Vdata obtained by the arithmetic units 139-1 to 139- m into an analog negative voltage write voltage Vd.
制御部15は、それぞれ、データラインLd1〜Ldmと、DAC135−1〜135−mと、が接続されるようにスイッチ136−1〜136−mを制御する。   The control unit 15 controls the switches 136-1 to 136-m so that the data lines Ld1 to Ldm and the DACs 135-1 to 135-m are connected to each other.
データラインLd1〜Ldmと、DAC135−1〜135−mと、それぞれ、が接続されると、DAC135−1〜135−mは、それぞれ、負電圧の書き込み電圧VdをデータラインLd1〜Ldmに印加する。 When the data lines Ld1 to Ldm and the DACs 135-1 to 135-m are respectively connected, the DACs 135-1 to 135-m respectively apply a negative write voltage Vd to the data lines Ld1 to Ldm . .
画素11_11〜11_m1において、各有機EL素子111のカソードが接地され、アノードラインLaも接地電位となっているため、アノード回路12から有機EL素子111に電流は流れない。   In the pixels 11_11 to 11_m1, since the cathode of each organic EL element 111 is grounded and the anode line La is also at the ground potential, no current flows from the anode circuit 12 to the organic EL element 111.
また、書き込み電圧Vdが負電圧であるため、電流は、アノード回路12から、アノードラインLa,画素11_11〜11_m1の各トランジスタT3,T2,データラインLd1〜Ldmを介して、DAC135−1〜135−mへと流れる。 Further, since the write voltage Vd is a negative voltage, the current is supplied from the anode circuit 12 through the anode line La, the transistors T3 and T2 of the pixels 11_11 to 11_m1, and the data lines Ld1 to Ldm. flows to m.
画素11_11〜11_m1の各トランジスタT1はオンしているため、各トランジスタT3は、ダイオード接続される。このため、トランジスタT3は、図7の動作点P2で示すように、飽和領域内で動作し、トランジスタT3には、ダイオード特性に応じたドレイン電流Idが流れる。   Since the transistors T1 of the pixels 11_11 to 11_m1 are on, the transistors T3 are diode-connected. Therefore, the transistor T3 operates in the saturation region as indicated by the operating point P2 in FIG. 7, and a drain current Id corresponding to the diode characteristics flows through the transistor T3.
トランジスタT1がオンし、トランジスタT3にドレイン電流Idが流れるため、トランジスタT3のゲート電圧Vgsは、ドレイン電流Idに対応した電圧に設定され、コンデンサC1は、このゲート電圧Vgsで充電される。   Since the transistor T1 is turned on and the drain current Id flows through the transistor T3, the gate voltage Vgs of the transistor T3 is set to a voltage corresponding to the drain current Id, and the capacitor C1 is charged with this gate voltage Vgs.
このようにして、供給された画像データに応じた輝度が得られるように、画素11_11〜11_m1の各トランジスタT3のゲート−ソース間に、電圧VELによって補正された電流値で書き込みが行われる。   In this manner, writing is performed between the gate and the source of each transistor T3 of the pixels 11_11 to 11_m1 with a current value corrected by the voltage VEL so that luminance according to the supplied image data is obtained.
次に、制御部15は、2行目の画素11_12〜11_m2を選択する。画素11_12〜11_m2を選択するため、制御部15は、それぞれ、セレクトラインLs11,Ls13〜Ls1nにLoレベルの信号を出力し、セレクトラインLs12にHiレベルの信号を出力するようにセレクトドライバ14を制御する。   Next, the control unit 15 selects the pixels 11_12 to 11_m2 in the second row. In order to select the pixels 11_12 to 11_m2, the control unit 15 controls the select driver 14 to output a Lo level signal to the select lines Ls11 and Ls13 to Ls1n and to output a Hi level signal to the select line Ls12, respectively. To do.
セレクトドライバ14がLs11,Ls13〜Ls1nにLoレベルの信号を出力すると、画素11_11〜11_m1、11_13〜11_m3、・・・、11_1n〜11_mnの各トランジスタT1,T2はオフする。   When the select driver 14 outputs a Lo level signal to Ls11 and Ls13 to Ls1n, the transistors T1 and T2 of the pixels 11_11 to 11_m1, 11_13 to 11_m3,..., 11_1n to 11_mn are turned off.
画素11_11〜11_m1の各トランジスタT1,T2がオフすると、トランジスタT3のゲート電圧VgsはコンデンサC1に書き込まれた電圧に保持される。   When the transistors T1 and T2 of the pixels 11_11 to 11_m1 are turned off, the gate voltage Vgs of the transistor T3 is held at the voltage written in the capacitor C1.
セレクトドライバ14がセレクトラインLs12にHiレベルの信号を出力すると、画素11_12〜11_m2の各トランジスタT1,T2はオンする。トランジスタT1がオンすると、トランジスタT3もオンする。   When the select driver 14 outputs a Hi level signal to the select line Ls12, the transistors T1 and T2 of the pixels 11_12 to 11_m2 are turned on. When the transistor T1 is turned on, the transistor T3 is also turned on.
補正回路134−1〜134−mのそれぞれの演算部139−1〜139−は、メモリ138−1〜138−mから、画素11_12〜11_m2の発光効率ηを読み出して、供給された画像データの輝度が得られるように電流値を補正し、補正した電流値に基づいて電圧データVdataを求める。 Each arithmetic unit 139-1~139- m of the correction circuit 134-1~134-m from the memory 138-1 to 138-m, reads the luminous efficiency η of the pixels 11 _12 ~11 _m2, supplied The current value is corrected so that the luminance of the image data can be obtained, and voltage data Vdata is obtained based on the corrected current value.
データドライバ13のDAC135−1〜135−mは、それぞれ、演算部139−1〜139−1が求めた電圧データVdataをアナログの負電圧の書き込み電圧Vdに変換する。   The DACs 135-1 to 135-m of the data driver 13 respectively convert the voltage data Vdata obtained by the arithmetic units 139-1 to 139-1 into an analog negative voltage write voltage Vd.
そして、データドライバ13は、書き込み電圧Vdで、選択された画素11_12〜11_m2のトランジスタT3のゲート−ソース間に電圧データVdataの書き込みを行う。   Then, the data driver 13 writes the voltage data Vdata between the gate and the source of the transistor T3 of the selected pixels 11_12 to 11_m2 with the write voltage Vd.
このようにして、制御部15は、順次、画素11_13〜11_m3,・・・,11_1n〜11_mnを選択する。   In this way, the control unit 15 sequentially selects the pixels 11_13 to 11_m3,..., 11_1n to 11_mn.
すべての画素11_ijについて、このような書き込みが行われると、制御部15は、各画素11_ijの有機EL素子111が発光するように各部を制御する。   When such writing is performed for all the pixels 11_ij, the control unit 15 controls each unit so that the organic EL element 111 of each pixel 11_ij emits light.
制御部15は、図8に示すように、アノードラインLaと電圧Vsrcの電源とが接続されるように、アノード回路12のスイッチ121を制御する。   As shown in FIG. 8, the control unit 15 controls the switch 121 of the anode circuit 12 so that the anode line La and the power source of the voltage Vsrc are connected.
制御部15は、継続して、それぞれ、データラインLd1〜Ldmと、データドライバ13の定電流回路132−1〜132−m及びADC132−1〜132−mと、が遮断されるようにスイッチ131−1〜131−mを制御する。 The control unit 15 continues to switch the switch 131 so that the data lines Ld1 to Ldm and the constant current circuits 132-1 to 132-m and ADCs 132-1 to 132-m of the data driver 13 are cut off. -1 to 131-m are controlled.
制御部15は、それぞれ、データラインLd1〜Ldmと、DAC13−1〜13−mと、が遮断されるようにスイッチ136−1〜136−mを制御する。 Control unit 15, respectively, and the data line Ld1~Ldm, controls the switches 136-1 to 136-m as the DAC13 5 -1~13 5 -m, is cut off.
セレクトドライバ14は、セレクトラインLs11〜Ls1nにLoレベルの信号を出力する。セレクトドライバ14がセレクトラインLs11〜Ls1nにLoレベルの信号を出力すると、すべての画素11_ijの各トランジスタT1,T2はオフする。   The select driver 14 outputs a Lo level signal to the select lines Ls11 to Ls1n. When the select driver 14 outputs a Lo level signal to the select lines Ls11 to Ls1n, the transistors T1 and T2 of all the pixels 11_ij are turned off.
すべての画素11_ijは、各トランジスタT2がオフしているため、データラインLd1〜Ldmから遮断される。   All the pixels 11_ij are cut off from the data lines Ld1 to Ldm because each transistor T2 is turned off.
しかし、すべての画素11_ijの各トランジスタT3のゲート−ソース間には、電圧データVdataが書き込まれているので、各トランジスタT3に電流は流れる。   However, since the voltage data Vdata is written between the gates and the sources of the transistors T3 of all the pixels 11_ij, a current flows through each transistor T3.
従って、電圧Vsrcが印加されると、電流は、アノード回路12から、アノードラインLa、各画素11_ijの各トランジスタT3を介して、有機EL素子111へと流れる。   Therefore, when the voltage Vsrc is applied, a current flows from the anode circuit 12 to the organic EL element 111 via the anode line La and each transistor T3 of each pixel 11_ij.
図7はトランジスタT3のドレイン・ソース間電圧Vds対ドレイン・ソース間電流Ids特性と有機EL素子111の負荷線SPe1を示す図である。各画素11_ijのトランジスタT3のゲート電圧VgsがコンデンサC1によって保持されているため、トランジスタT3の動作点は、図7に示すように、保持されたゲート電圧Vgsの動作線と有機EL素子111の負荷線SPelとの交点である動作点P3となる。電圧Vsrcの電圧値は、この動作点P3が、トランジスタT3が飽和領域で動作する状態となる電圧値に設定される。   FIG. 7 is a diagram showing the drain-source voltage Vds versus the drain-source current Ids characteristics of the transistor T3 and the load line SPe1 of the organic EL element 111. Since the gate voltage Vgs of the transistor T3 of each pixel 11_ij is held by the capacitor C1, the operating point of the transistor T3 is that the operating line of the held gate voltage Vgs and the load of the organic EL element 111 are as shown in FIG. The operating point P3 is the intersection point with the line SPel. The voltage value of the voltage Vsrc is set to a voltage value at which the operating point P3 is in a state where the transistor T3 operates in the saturation region.
尚、この図7において、P0はピンチオフ点、Vthは閾値電圧であり、ドレイン−ソース間電圧Vdsが0Vからピンチオフ電圧までの領域は線形領域であり、ドレイン−ソース間電圧Vdsがピンチオフ電圧以上の領域は飽和領域である。   In FIG. 7, P0 is the pinch-off point, Vth is the threshold voltage, the region from the drain-source voltage Vds from 0 V to the pinch-off voltage is a linear region, and the drain-source voltage Vds is greater than or equal to the pinch-off voltage. The region is a saturated region.
そして、トランジスタT3のドレイン−ソース間には、電圧データVdataを書き込んだときの書き込み電流と同じ電流値のドレイン電流Idが流れる。トランジスタT2がオフし、有機EL素子111のアノード側の電位がカソード側の電位より高い状態となっているため、このドレイン電流Idは、有機EL素子111に供給される。   A drain current Id having the same current value as the write current when the voltage data Vdata is written flows between the drain and source of the transistor T3. Since the transistor T2 is turned off and the anode side potential of the organic EL element 111 is higher than the cathode side potential, the drain current Id is supplied to the organic EL element 111.
このとき、各画素11_ijの有機EL素子111に流れる電流は、測定した電圧VELに基づいて補正されている。   At this time, the current flowing through the organic EL element 111 of each pixel 11 — ij is corrected based on the measured voltage VEL.
例えば、画素11_11の有機EL素子111に対し、供給された画像データに応じた輝度が5000cd/m2であり、有機EL素子111の計測された電圧VELが8.30Vであった場合、補正しなければ、輝度は3000cd/m2に低下する。 For example, when the luminance corresponding to the supplied image data is 5000 cd / m 2 and the measured voltage VEL of the organic EL element 111 is 8.30 V with respect to the organic EL element 111 of the pixel 11_11, no correction is required. The brightness decreases to 3000 cd / m 2 .
この場合、発光効率抽出部137−1は、電圧VEL=8.30Vから、図4に示すLUTを参照して、発光効率η=0.6を取得する。   In this case, the light emission efficiency extraction unit 137-1 acquires the light emission efficiency η = 0.6 from the voltage VEL = 8.30 V with reference to the LUT shown in FIG.
演算部139−1は、メモリ138−1を参照してη=0.6を取得し、発光効率5000cd/m2を得るための電流値として、電流初期値Iel_0を1/η=1.67倍して電流補正値Iel_1を取得する。 The calculation unit 139-1 obtains η = 0.6 by referring to the memory 138-1, and multiplies the current initial value Iel_0 by 1 / η = 1.67 as a current value for obtaining the light emission efficiency of 5000 cd / m 2. The correction value Iel_1 is acquired.
即ち、画素11_11の有機EL素子111には、電流初期値Iel_0の1.67倍の電流が流れるように補正され、その結果、有機EL素子111は、輝度5000cd/m2で発光する。 In other words, the organic EL element 111 of the pixel 11_11 is corrected to flow a current 1.67 times the current initial value Iel_0, and as a result, the organic EL element 111 emits light with a luminance of 5000 cd / m 2 .
以上説明したように、本実施形態によれば、制御部15は、行毎に、各画素11_ijのトランジスタT1,T2がオンするように制御し、データドライバ13から、各画素11_ijの有機EL素子111に定電流を供給し、有機EL素子111の電圧VELを測定するように各部を制御した。   As described above, according to the present embodiment, the control unit 15 performs control so that the transistors T1 and T2 of each pixel 11_ij are turned on for each row, and the organic EL element of each pixel 11_ij is supplied from the data driver 13. Each part was controlled to supply a constant current to 111 and measure the voltage VEL of the organic EL element 111.
また、データドライバ13は、供給された画像データに応じた輝度が得られるように、測定した電圧VELに基づいて電流値を補正し、各画素11_ijのトランジスタT3のゲート−ソース間に、電圧データVdataを書き込むようにした。   Further, the data driver 13 corrects the current value based on the measured voltage VEL so that the luminance according to the supplied image data can be obtained, and voltage data is applied between the gate and the source of the transistor T3 of each pixel 11_ij. Vdata was written.
従って、各画素11_ijの有機EL素子111の特性変動を補償することができる。   Therefore, the characteristic variation of the organic EL element 111 of each pixel 11_ij can be compensated.
また、表示駆動装置は、RGBの有機EL素子111が列毎に配置され、列毎に電圧VELを測定するようにした。   In the display driving apparatus, RGB organic EL elements 111 are arranged for each column, and the voltage VEL is measured for each column.
前述のように、RGBの3原色の場合、RGBの発光材料は、通常、列毎に塗布される。有機EL素子111は、材料が異なれば劣化の程度も異なる。しかし、列毎に電圧VELの測定を行うことにより、このような材料の相違を考慮することなく、同じ材料で生成された有機EL素子111の電圧VELを測定できる。   As described above, in the case of the three primary colors RGB, the RGB light emitting material is usually applied to each column. The degree of deterioration of the organic EL element 111 varies depending on the material. However, by measuring the voltage VEL for each column, the voltage VEL of the organic EL element 111 generated with the same material can be measured without considering such a difference in material.
また、発光材料の塗布ムラにより特性のバラツキが生じた場合でも、各画素回路11_ijの有機EL素子111の特性のバラツキを補償することができる。   Further, even when the characteristic variation occurs due to the uneven application of the light emitting material, the characteristic variation of the organic EL element 111 of each pixel circuit 11_ij can be compensated.
発光材料の抵抗値は、金属とは異なり、半導体と同程度に高い。発光材料の塗布ムラがあった場合、塗布された発光材料の厚さのバラツキは、有機EL素子111の特性にも影響してくる。   Unlike metal, the resistance value of the light emitting material is as high as that of a semiconductor. When there is uneven application of the light emitting material, the variation in the thickness of the applied light emitting material also affects the characteristics of the organic EL element 111.
しかし、製造時、出荷時等に各有機EL素子111の電圧VELを測定し、供給された画像データの輝度が得られるように、測定した電圧VELに基づいて電流値を補正することにより、各画素回路11_ijの有機EL素子111の特性のバラツキを補償することができる。   However, by measuring the voltage VEL of each organic EL element 111 at the time of manufacture, shipping, etc., and correcting the current value based on the measured voltage VEL so as to obtain the brightness of the supplied image data, Variations in the characteristics of the organic EL element 111 of the pixel circuit 11_ij can be compensated.
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。   In carrying out the present invention, various forms are conceivable and the present invention is not limited to the above embodiment.
例えば、上記実施形態では、発光素子を有機EL素子として説明した。しかし、発光素子は、有機EL素子に限られるものではなく、例えば、無機EL素子又はLEDであってもよい。   For example, in the above embodiment, the light emitting element is described as an organic EL element. However, the light emitting element is not limited to the organic EL element, and may be, for example, an inorganic EL element or an LED.
図2に示す有機EL素子の発光効率と電圧との関係は、有機EL素子の発光材料等によって変わるものであり、必ずしも、このものに限られるものではない。また、図3に示すLUTも、同様に、このものに限られるものではない。   The relationship between the luminous efficiency and voltage of the organic EL element shown in FIG. 2 varies depending on the light emitting material of the organic EL element, and is not necessarily limited to this. Similarly, the LUT shown in FIG. 3 is not limited to this.
本発明の実施形態に係る表示装置の構成を示すブロック図である。It is a block diagram which shows the structure of the display apparatus which concerns on embodiment of this invention. 有機EL素子の発光効率と電圧との関係を示す図である。It is a figure which shows the relationship between the luminous efficiency of an organic EL element, and a voltage. 図1に示す補正回路の構成を示す図である。It is a figure which shows the structure of the correction circuit shown in FIG. 図3に示す発光効率抽出部が記憶するLUT(ルックアップテーブル)を示す図である。It is a figure which shows the LUT (lookup table) which the luminous efficiency extraction part shown in FIG. 3 memorize | stores. 図1に示す有機EL素子の電圧測定動作を示す図である。It is a figure which shows the voltage measurement operation | movement of the organic EL element shown in FIG. 図1に示す表示装置の書き込み動作を示す図である。It is a figure which shows the write-in operation | movement of the display apparatus shown in FIG. 図1に示すトランジスタの動作領域(ドレイン電圧とドレイン電流との関係)を示す図である。It is a figure which shows the operation | movement area | region (The relationship between drain voltage and drain current) of the transistor shown in FIG. 図1に示す表示装置の発光動作を示す図である。It is a figure which shows the light emission operation | movement of the display apparatus shown in FIG.
符号の説明Explanation of symbols
11_ij(i=1〜m,j=1〜n)・・・画素、12・・・アノード回路、13・・・データドライバ、14・・・セレクトドライバ、15・・・制御部、132−1〜132−m・・・定電流回路、133−1〜133−m・・・ADC、134−1〜134−m・・・補正回路、135−1〜135−m・・・DAC、137−1〜137−m・・・発光効率抽出部、138−1〜138−m・・・メモリ、139−1〜139−m・・・演算部   11 — ij (i = 1 to m, j = 1 to n)... Pixel, 12... Anode circuit, 13... Data driver, 14. ~ 132-m ... constant current circuit, 133-1 to 133-m ... ADC, 134-1 to 134-m ... correction circuit, 135-1 to 135-m ... DAC, 137- 1-137-m ... luminous efficiency extraction unit, 138-1-138-m ... memory, 139-1-139-m ... calculation unit

Claims (6)

  1. 発光素子を備える複数の画素を有する表示装置であって、
    行方向に配列された複数の選択ライン及び列方向に配設された複数のデータラインの各交点近傍に前記各画素が配列された表示領域と、
    外部から供給される画像データに応じた駆動信号を生成し、前記データラインを介して前記各画素に供給するデータ駆動部と、
    前記表示パネルの前記各選択ラインに選択信号を印加して、各行の前記各画素を選択状態に設定する選択駆動部と、
    を備え、
    前記各画素は、第1の電流路と第1の制御端子を有し、該第1の電流路の一端が電源ラインに接続され、前記第1の電流路の他端が前記発光素子の一端に接続されて、前記発光素子に流れる電流を制御する電流制御トランジスタと、前記第1の制御端子と前記第1の電流路の他端との間に設けられた電荷保持部と、第2の電流路と第2の制御端子を有し、該第2の電流路の一端が前記データラインに接続され、前記第2の電流路の他端が前記電流制御トランジスタの前記第1の電流路の他端と前記発光素子の一端との接続点に接続され、前記第2の制御端子が前記選択ラインに接続され、前記選択状態で前記第2の電流路が導通状態にされる選択制御トランジスタと、第3の電流路と第3の制御端子を有し、該第3の電流路の一端が前記電源ラインに接続され、前記第3の電流路の他端が前記電流制御トランジスタの前記第1の制御端子に接続され、前記第3の制御端子が前記選択ラインに接続された書き込み制御トランジスタと、を有し、
    前記データ駆動部は、
    前記複数のデータラインの各々に所定の検定電流を供給する複数の定電流回路と、
    該各定電流回路から前記各データラインを介して前記各画素の前記発光素子に前記検定電流を流して、該検定電流を前記発光素子に流しているときの、該各発光素子の端子間の電圧を検定電圧として、前記各データラインを介して測定する複数の電圧測定回路と、
    前記検定電圧に基づいて前記画像データを補正して前記駆動信号を生成し、該駆動信号を前記各データラインに供給し、前記駆動信号に応じた書き込み電流を前記各画素の前記電流制御トランジスタの前記第1の電流路に流して、前記駆動信号に応じた電圧成分を前記各画素の前記電荷保持部に書き込む駆動信号供給回路と、
    を有し、
    前記検定電流は、前記選択駆動部により前記選択状態に設定された行の前記各画素の前記選択制御トランジスタの前記第2の電流路に流れ、前記検定電流の方向が、前記第2の電流路の他端の電位が、前記電流制御トランジスタの前記第1の電流路に電流が流れず前記発光素子に順方向電流が流れる電位となる向きに設定されて、前記検定電流は前記第2の電流路を介して前記発光素子に流れ、
    前記電圧測定回路は、前記検定電流が前記第2の電流路を介して前記発光素子に流れているときに、前記各データラインと前記選択制御トランジスタの前記第2の電流路を介して、前記各発光素子の端子間の電圧を前記検定電圧として測定し、
    前記書き込み電流は、前記選択駆動部により前記選択状態に設定された行の前記各画素の前記選択制御トランジスタの前記第2の電流路に流れ、前記駆動信号は、前記第2の電流路の他端の電位が、前記電流制御トランジスタの前記第1の電流路に電流が流れ、前記発光素子は逆バイアスにされて電流が流れない状態となる電位に設定されて、前記書き込み電流は、前記第2の電流路を介して前記電流制御トランジスタの前記第1の電流路に流れることを特徴とする表示装置。
    A display device having a plurality of pixels including a light emitting element,
    A display area in which each pixel is arranged in the vicinity of each intersection of a plurality of selection lines arranged in a row direction and a plurality of data lines arranged in a column direction;
    A data driving unit that generates a driving signal according to image data supplied from the outside and supplies the driving signal to the pixels via the data line;
    A selection driving unit configured to apply a selection signal to each of the selection lines of the display panel and set the pixels of each row to a selected state;
    With
    Each of the pixels has a first current path and a first control terminal , one end of the first current path is connected to a power supply line, and the other end of the first current path is one end of the light emitting element. A current control transistor for controlling a current flowing through the light emitting element, a charge holding unit provided between the first control terminal and the other end of the first current path, and a second A current path and a second control terminal, wherein one end of the second current path is connected to the data line, and the other end of the second current path is the first current path of the current control transistor; A selection control transistor connected to a connection point between the other end and one end of the light emitting element, the second control terminal is connected to the selection line, and the second current path is made conductive in the selection state ; has a third current path of the third control terminal of the one end of the current path of said third power supply Connected to in the other end of the third current path is connected to said first control terminal of the current control transistor, and a write control transistor and the third control terminal connected to the select line, the Have
    The data driver is
    A plurality of constant current circuits for supplying a predetermined calibration current to each of the plurality of data lines;
    When the verification current is supplied from the constant current circuit to the light emitting element of each pixel via the data line, and the verification current is supplied to the light emitting element, between the terminals of the light emitting elements. A plurality of voltage measurement circuits that measure the voltage as a verification voltage through each of the data lines,
    The image data is corrected based on the verification voltage to generate the drive signal, the drive signal is supplied to the data lines, and a write current corresponding to the drive signal is supplied to the current control transistor of each pixel. A drive signal supply circuit that flows in the first current path and writes a voltage component corresponding to the drive signal to the charge holding unit of each pixel;
    Have
    The verification current flows in the second current path of the selection control transistor of each pixel in the row set in the selected state by the selection driving unit , and the direction of the verification current is the second current path. Is set such that the current does not flow through the first current path of the current control transistor and the forward current flows through the light emitting element, and the verification current is the second current. Flow to the light emitting element through a path ,
    Said voltage measurement circuit when the test current is flowing to the light emitting element via the second current path, through the second current path of said selection control transistor and each data line, wherein Measure the voltage between the terminals of each light emitting element as the verification voltage ,
    The write current flows in the second current path of the selection control transistor of each pixel in the row set in the selected state by the selection drive unit, and the drive signal is transmitted in addition to the second current path. The potential of the end is set to a potential at which a current flows in the first current path of the current control transistor, the light emitting element is reverse-biased and no current flows, and the write current is wherein the current control transistor through a second current path first current path display device comprising a flow Rukoto to.
  2. 前記データ駆動部は、前記電圧測定回路によって測定した前記検定電圧に基づいて、前記画像データを補正して、前記駆動信号を生成する補正部を備えることを特徴とする請求項に記載の表示装置。 The display according to claim 1 , wherein the data driver includes a correction unit that corrects the image data based on the verification voltage measured by the voltage measurement circuit and generates the drive signal. apparatus.
  3. 前記補正部は、前記発光素子に前記検定電流を流したときに該発光素子が初期特性を有しているときの初期輝度に対する輝度の比率を示す発光効率と、該発光素子に前記検定電流を流したときの該発光素子の両端間の電圧との関係を予め記憶しておく記憶回路と、前記記憶回路に記憶された、前記発光効率と前記発光素子の両端間の電圧との関係に基づき、前記電圧測定回路によって測定した前記検定電圧に対応する前記発光効率の値を抽出する発光効率抽出部と、を有し、
    前記画像データを、前記発光効率抽出部が抽出した前記発光効率に基づいて補正することを特徴とする請求項に記載の表示置。
    The correction unit includes a luminous efficiency indicating a ratio of luminance to initial luminance when the light emitting element has initial characteristics when the calibration current is passed through the light emitting element, and the calibration current is applied to the light emitting element. Based on the relationship between the storage circuit that stores in advance the relationship between the voltage across the light emitting element when the current flows, and the relationship between the light emission efficiency and the voltage across the light emitting element stored in the storage circuit A light emission efficiency extraction unit that extracts a value of the light emission efficiency corresponding to the verification voltage measured by the voltage measurement circuit;
    Display equipment as claimed in claim 2, wherein the image data is corrected based on the luminous efficiency light emitting efficiency extraction unit has extracted.
  4. 発光素子を備える複数の画素を有する表示装置の駆動制御方法であって、
    前記表示装置は、表示領域において、行方向に配列された複数の選択ライン及び列方向に配設された複数のデータラインの各交点近傍に前記各画素が配列され、前記各画素は、第1の電流路と第1の制御端子を有し、該第1の電流路の一端が電源ラインに接続され、前記第1の電流路の他端が前記発光素子の一端に接続されて、前記発光素子に流れる電流を制御する電流制御トランジスタと、前記第1の制御端子と前記第1の電流路の他端との間に設けられた電荷保持部と、第2の電流路と第2の制御端子を有し、該第2の電流路の一端が前記データラインに接続され、前記第2の電流路の他端が前記電流制御トランジスタの前記第1の電流路の他端と前記発光素子の一端との接続点に接続され、前記第2の制御端子が前記選択ラインに接続された選択制御トランジスタと、第3の電流路と第3の制御端子を有し、該第3の電流路の一端が前記電源ラインに接続され、前記第3の電流路の他端が前記電流制御トランジスタの前記第1の制御端子に接続され、前記第3の制御端子が前記選択ラインに接続された書き込み制御トランジスタと、を有し、
    各行の前記各画素を選択状態に設定し、前記選択状態に設定された行の前記各画素の前記選択制御トランジスタの前記第2の電流路を導通状態にし、前記複数のデータラインの各々に所定の検定電流を供給し、選択状態とされた行の前記各画素の前記選択制御トランジスタの前記第2の電流路に前記検定電流を流し、前記検定電流の方向を、前記第2の電流路の他端の電位が、前記電流制御トランジスタの前記第1の電流路に電流が流れず前記発光素子に順方向電流が流れる電位となる向きに設定して、前記検定電流を前記第2の電流路を介して前記各発光素子に前記検定電流を流すステップと、
    該検定電流を前記第2の電流路を介して前記各発光素子に流しているときの前記各発光素子の端子間の電圧を、検定電圧として、前記各データラインと前記選択制御トランジスタの電流路を介して測定するステップと、
    測定した前記検定電圧に基づいて、外部から供給される画像データを補正して前記駆動信号を生成するステップと、
    各行の前記各画素を選択状態に設定し、前記選択状態に設定された行の前記各画素の前記選択制御トランジスタの前記第2の電流路を導通状態にし、前記各データラインに前記駆動信号を供給し、選択状態とされた行の前記各画素の前記選択制御トランジスタの前記第2の電流路に前記駆動信号に応じた書き込み電流を流し、前記駆動信号の電位を、前記第2の電流路の他端の電位が、前記電流制御トランジスタの前記第1の電流路に電流が流れ、前記発光素子は逆バイアスにされて電流が流れない状態となる電位に設定して、前記書き込み電流を前記選択制御トランジスタの前記第2の電流路を介して、前記電流制御トランジスタの前記第1の電流路に流して、前記駆動信号に応じた電圧成分を前記各画素の前記電荷保持部に書き込むステップと、
    を含むことを特徴とする表示装置の駆動制御方法。
    A drive control method for a display device having a plurality of pixels including light emitting elements,
    The display device is a display area, each pixel at each intersection near the plurality of data lines arranged in a plurality of select lines and a column direction arranged in the row direction are arranged, wherein each pixel is first A first control terminal , one end of the first current path is connected to a power supply line, the other end of the first current path is connected to one end of the light emitting element, and the light emission A current control transistor for controlling a current flowing through the element; a charge holding portion provided between the first control terminal and the other end of the first current path; a second current path and a second control; A terminal, one end of the second current path is connected to the data line, the other end of the second current path is connected to the other end of the first current path of the current control transistor and the light emitting element . is connected to a connection point between one end and connected to the second control terminal to said selection line A selection control transistor includes a third current path of the third control terminal of one end of a current path of said third being connected to said power supply line, the other end of the third current path the current A write control transistor connected to the first control terminal of the control transistor and the third control terminal connected to the select line ;
    Each pixel in each row is set in a selected state, the second current path of the selection control transistor in each pixel in the row set in the selected state is turned on, and a predetermined value is applied to each of the plurality of data lines. The calibration current is supplied to the second current path of the selection control transistor of each pixel in the selected row, and the direction of the calibration current is set to the direction of the second current path. The potential of the other end is set to a direction in which a current does not flow in the first current path of the current control transistor and a forward current flows in the light emitting element, and the verification current is set to the second current path. Passing the verification current to each light emitting element via
    The voltage between the terminals of each light emitting element when the test current is supplied to each light emitting element via the second current path is used as a test voltage, and the current path of each data line and the selection control transistor. Measuring through
    Correcting the image data supplied from the outside based on the measured verification voltage and generating the drive signal;
    Each pixel in each row is set in a selected state, the second current path of the selection control transistor in each pixel in the row set in the selected state is turned on, and the drive signal is applied to each data line. A write current corresponding to the drive signal is passed through the second current path of the selection control transistor of each pixel in the selected row in the selected state, and the potential of the drive signal is set to the second current path. Is set to a potential at which a current flows in the first current path of the current control transistor and the light emitting element is reverse-biased so that no current flows, and the write current is via the second current path selection control transistor, flowing in the first current path of the current control transistor, writes the voltage component corresponding to the drive signal to the charge storage part of each pixel stearate And-flops,
    A drive control method for a display device, comprising:
  5. 前記駆動信号を補正するステップは、
    前記発光素子に前記検定電流を流したときに該発光素子が初期特性を有しているときの初期輝度に対する輝度の比率を示す発光効率と、該発光素子に前記検定電流を流したときの該発光素子の両端間の電圧との関係を予め記憶し、
    前記発光効率と前記発光素子の両端間の電圧との関係に基づいて、測定した前記検定電圧に対応する前記発光効率の値を抽出するステップと、
    前記画像データを抽出した前記発光効率に基づいて補正して、前記駆動信号を生成するステップと、
    を含むことを特徴とする請求項に記載の表示装置の駆動制御方法。
    The step of correcting the drive signal includes:
    Luminous efficiency indicating a ratio of luminance to initial luminance when the light emitting element has initial characteristics when the calibration current is passed through the light emitting element, and when the calibration current is passed through the light emitting element Pre-store the relationship with the voltage across the light emitting element,
    Extracting the value of the luminous efficiency corresponding to the measured test voltage based on the relationship between the luminous efficiency and the voltage across the light emitting element;
    Correcting the image data based on the extracted light emission efficiency to generate the drive signal;
    The display device drive control method according to claim 4 , further comprising:
  6. 前記検定電流を流すステップにおいて、前記選択状態とされた前記表示パネルの何れかの1行の前記各画素の前記発光素子に前記検定電流を同時に流し、
    前記検定電圧を測定するステップにおいて、前記表示パネルの当該1行に配列された前記各画素の前記検定電圧の測定を並行して実行することを特徴とする請求項又はに記載の表示装置の駆動制御方法。
    In the step of passing the verification current, the verification current is simultaneously supplied to the light emitting elements of the pixels in any one row of the display panel in the selected state,
    In the step of measuring the test voltage, the display device according to claim 4 or 5, characterized in that concurrently executing the measurement of the test voltage of the respective pixels arranged in the one row of the display panel Drive control method.
JP2008092020A 2008-03-31 2008-03-31 Display device and drive control method thereof Active JP4877261B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008092020A JP4877261B2 (en) 2008-03-31 2008-03-31 Display device and drive control method thereof

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008092020A JP4877261B2 (en) 2008-03-31 2008-03-31 Display device and drive control method thereof
US12/413,772 US8139007B2 (en) 2008-03-31 2009-03-30 Light-emitting device, display device, and method for controlling driving of the light-emitting device
TW98110355A TWI407826B (en) 2008-03-31 2009-03-30 Light-emtting device, display device, and method for controlling driving of the light-emitting device
CN2009101283469A CN101551970B (en) 2008-03-31 2009-03-31 Light-emitting device, display device and drive control method for light-emitting device
KR1020090027722A KR101074760B1 (en) 2008-03-31 2009-03-31 Light emitting device, display device, and drive control method of the light emitting device

Publications (3)

Publication Number Publication Date
JP2009244654A JP2009244654A (en) 2009-10-22
JP2009244654A5 JP2009244654A5 (en) 2009-12-03
JP4877261B2 true JP4877261B2 (en) 2012-02-15

Family

ID=41306595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008092020A Active JP4877261B2 (en) 2008-03-31 2008-03-31 Display device and drive control method thereof

Country Status (1)

Country Link
JP (1) JP4877261B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217867B2 (en) * 2008-05-29 2012-07-10 Global Oled Technology Llc Compensation scheme for multi-color electroluminescent display
KR101322322B1 (en) 2010-09-22 2013-10-28 가시오게산키 가부시키가이샤 Light emitting device and drive control method thereof, and electronic device
JP5338784B2 (en) * 2010-09-30 2013-11-13 カシオ計算機株式会社 LIGHT EMITTING DEVICE, ITS DRIVE CONTROL METHOD, AND ELECTRONIC DEVICE
JP2015043041A (en) 2013-08-26 2015-03-05 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Electro-optic device
JP2015156002A (en) 2014-02-21 2015-08-27 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device and control method
WO2016125641A1 (en) 2015-02-03 2016-08-11 シャープ株式会社 Display device and drive method
WO2016129463A1 (en) 2015-02-10 2016-08-18 シャープ株式会社 Display device and method for driving same
WO2016158481A1 (en) 2015-03-27 2016-10-06 シャープ株式会社 Display device and drive method for same
WO2017026335A1 (en) 2015-08-10 2017-02-16 シャープ株式会社 Display device and method for driving same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804711B2 (en) * 2003-11-21 2011-11-02 パナソニック液晶ディスプレイ株式会社 Image display device
DE102004022424A1 (en) * 2004-05-06 2005-12-01 Deutsche Thomson-Brandt Gmbh Circuit and driving method for a light-emitting display
JP4378326B2 (en) * 2005-07-26 2009-12-02 キヤノン株式会社 Driving device and light amount adjusting device
JP2007060390A (en) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd Contents reproducing terminal
JP2008102404A (en) * 2006-10-20 2008-05-01 Hitachi Displays Ltd Display device
JP5357399B2 (en) * 2007-03-09 2013-12-04 株式会社ジャパンディスプレイ Display device
KR100893482B1 (en) * 2007-08-23 2009-04-17 삼성모바일디스플레이주식회사 Organic Light Emitting Display and Driving Method Thereof

Also Published As

Publication number Publication date
JP2009244654A (en) 2009-10-22

Similar Documents

Publication Publication Date Title
US9905164B2 (en) Organic light emitting diode display device for pixel current sensing in the sensing mode and pixel current sensing method thereof
US10115341B2 (en) Organic light emitting display
US9305494B2 (en) Organic light emitting display device and method for driving the same
US9424770B2 (en) Error compensator and organic light emitting display device using the same
US9183785B2 (en) Organic light emitting display device and method for driving the same
KR101528148B1 (en) Organic light emitting diode display device having for sensing pixel current and method of sensing the same
US9390652B2 (en) Organic light emitting display device and driving method thereof
US10134329B2 (en) AMOLED pixel driver circuit and pixel driving method
KR101908513B1 (en) Organic light emitting diode display device for sensing pixel current and method for sensing pixel current thereof
KR101074811B1 (en) Pixel circuit, organic light emitting display, and driving method thereof
US20170039942A1 (en) Amoled pixel driving circuit and pixel driving method
JP4153855B2 (en) Light emitting display device, driving method of light emitting display device, display panel of light emitting display device
KR100665970B1 (en) Automatic voltage forcing driving method and circuit for active matrix oled and data driving circuit using of it
KR101859474B1 (en) Pixel circuit of organic light emitting diode display device
US9041633B2 (en) Organic light emitting display device
JP5010030B2 (en) Display device and control method thereof
US8736523B2 (en) Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same
JP6039690B2 (en) Pixel circuit and driving method thereof
JP5115180B2 (en) Self-luminous display device and driving method thereof
TWI243354B (en) Pixel circuit, display device, and driving method for pixel circuit
KR101279115B1 (en) Pixel Circuit of Organic Light Emitting Display
US7327357B2 (en) Pixel circuit and light emitting display comprising the same
KR100810632B1 (en) Organic Electro-Luminescence Display Device
KR101058108B1 (en) Pixel circuit and organic light emitting display device using the same
JP5324543B2 (en) Light emitting display device, display panel of light emitting display device, and driving method of display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent or registration of utility model

Ref document number: 4877261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250