JP4865491B2 - ファームウェアテスト自動化方法 - Google Patents
ファームウェアテスト自動化方法 Download PDFInfo
- Publication number
- JP4865491B2 JP4865491B2 JP2006274900A JP2006274900A JP4865491B2 JP 4865491 B2 JP4865491 B2 JP 4865491B2 JP 2006274900 A JP2006274900 A JP 2006274900A JP 2006274900 A JP2006274900 A JP 2006274900A JP 4865491 B2 JP4865491 B2 JP 4865491B2
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- cpu
- input
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
また、本発明は、ハードウェア制御用のプログラムであるファームウェアを含むプログラムを記憶する第1の記憶装置と第1のCPUとを備えたコンピュータが搭載された対象機器について前記ファームウェアをテストするファームウェアテスト自動化方法において、第2の記憶装置と第2のCPUとを備えたコンピュータである情報処理装置の前記第2のCPUが、前記ファームウェアのテスト時に前記対象機器の通常の動作時に設定される設定データと、前記対象機器の通常の動作時にセンサから入力される入力データと、この設定データと入力データに応じたプログラムの実行中に前記ファームウェアが生成するデータである内部変数とに対して強制書き込みする強制書き込み手順と、前記第1のCPUが、前記ファームウェアの実行結果に応じて表示タイミングが異なる2つの表示パターンを書き込む出力バッファを、ソフトウェア的に生成する手順と、前記第1のCPUが、前記ファームウェアのテスト時に前記強制書き込みされた値に応じて前記ファームウェアを実行する手順と、前記第1のCPUが、前記ファームウェアの実行結果に応じて表示タイミングが異なる2つの表示パターンを前記出力バッファに書き込む手順と、前記第1のCPUが、前記出力バッファの2つの表示パターンを一定時間毎に交互に前記対象機器の表示装置に出力する手順とを有し、前記第1の記憶装置に記憶されたプログラムに従って前記第1のCPUを動作させると共に、前記第2の記憶装置に記憶されたプログラムに従って前記第2のCPUを動作させることを特徴とするものである。
また、本発明のファームウェアテスト自動化方法の1構成例は、さらに、前記第2のCPUが、前記ファームウェアのテスト時に前記対象機器の出力バッファの状態を表示の期待値として読み出す手順を有することを特徴とするものである。
また、本発明のファームウェアテスト自動化方法の1構成例は、さらに、前記第1のCPUが前記ファームウェアの実行結果に応じて表示タイミングが異なる2つの表示パターンを書き込む出力バッファ、および前記ファームウェアの実行結果に応じたアナログ出力やデジタル出力の出力データを保持している出力バッファを、前記第2のCPUが、前記強制書き込み後に、指定された時間待って読み出し、正しい結果であるか否かを判定する判定手順を有することを特徴とするものである。
エッジセンサは、投光器及び受光器を備えたセンサヘッド1と、コントローラ2とから構成される。
同様に、コンピュータ3は、CPU、記憶装置およびインタフェースを備えた周知の構成をしており、このコンピュータ3のCPUは、記憶装置に格納されたプログラム(テストスクリプト)を実行する。
(b)受光調整設定では、センサヘッド1の投光器と受光器間の位置合わせ、及び光量調整を行う。
(c)センタ調整設定では、アナログ出力のセンタを合わせるため、測定データとアナログ出力を対応させるセンタ調整を行う。
(d)平均回数設定では、測定したデータの移動平均を計算する平均回数を設定する。データの移動平均を求めることで、精度を向上させることができる。
(f)位置変化時間設定では、エッジの位置変化を検出するための遅延時間である位置変化時間を設定する。
(h)LOWしきい値設定では、測定データまたはチャンネル間演算データの下限値を設定する。測定データまたは演算データが設定された下限値より小さいときは、この下限値を測定データまたは演算データとして出力する(LOW出力)。測定データまたは演算データが下限値以上の場合はデータをそのまま出力する(PASS出力)。
(i)ヒステリシス幅設定では、HIGH出力またはLOW出力がオンする値と、HIGH出力またはLOW出力がオフする値の差を設定する。
(k)エッジの種類設定では、測定対象10の透明/不透明と、測定対象10がエッジセンサ1の検出エリアに入ってくる方向を設定する。
(l)アナログ出力設定では、アナログ出力のレンジや極性を設定する。
(m)汚れしきい値設定では、測定対象10の汚れや外乱光などで正常に測定ができないときに汚れ有りと判断して、汚れ出力をオンにしアラームを出す汚れ検出のためのしきい値を設定する。
(n)イベント出力アサイン設定では、2チャンネルの測定データまたはチャンネル間演算データのホールド出力、汚れ出力、HIGH出力、PASS出力、LOW出力のうちどのデータをデジタル出力するかを設定する。
(p)通信局番設定は、エッジセンサ(コントローラ2)の機器アドレスを設定する。
(q)通信プロトコル設定では、通信プロトコルを選択する。
(r)ボーレート設定では、通信のボーレートを設定する。
(s)パリティ/ストップビット設定では、通信のパリティビットとストップビットを設定する。
(t)EEPROM書き込み設定では、記憶装置28内のEEPROMに設定を保存するか否かを選択する。
コントローラ2のCPU27は、この光量データを読み出し(ステップS1)、正規化して(ステップS2)、さらにフィルタ処理してノイズ等を除去する(ステップS3)。こうして、正規化光量データD1が得られる。
フレネル回折補間処理後、CPU27は、汚れしきい値設定で設定された汚れ検出しきい値と実位置データD2を用いて汚れ検出処理を行う(ステップS5)。
続いて、CPU27は、エッジ読み飛ばし機能のために、現在位置データD3を、位置変化時間設定で設定された位置変化時間だけ遅らせる遅延処理を行い、遅延位置データD4を得る(ステップS7)。
次に、CPU27は、現在位置データD3と遅延位置データD4と平均回数設定で設定された平均回数を用いて、データの移動平均を計算する平均化処理を行い、平均化位置データD6を得る(ステップS9)。
センタ調整処理後、CPU27は、センタ調整位置データD7に対して、アナログ出力設定で設定された測定レンジに従って、センタ調整位置データD7のレンジを制限するリミット処理を行い、測定データD8を得る(ステップS11)。
同様に、CPU27は、演算データD9に対して上下限判定処理を行う(ステップS14)。
また、CPU27は、演算データD9に対して、アナログ出力設定で設定された測定レンジに従ってリミット処理を行い、演算出力データD11を得る(ステップS16)。
なお、LED表示の期待値43については後述する。
そこで、キー入力やデジタル入力については、コントローラ2のファームウェアで図6に示すような16ビットの入力バッファ50をソフトウェア的に実現し、入力バッファ50のビット15(最上位ビット、以下、MSBとする)に現在の状態を格納し、その他のビットに過去の状態を格納するように取り決めておけば、キー入力やデジタル入力について立ち上がり、立ち下がり、オン状態、オフ状態を判別することができ、またコンピュータ3からの強制書き込みと通常のキー入力やデジタル入力で処理に差が出ないようにすることができる。
コンソール21上の入力キーが操作された場合、コントローラ2のCPU27は、この入力キーに該当する入力バッファ50のMSBのみに「1」を書き込む。
以上のような入力バッファを設けない場合には、オンとオフの2回の書き込みを行わないと動作しないとか、同じキーが何度も押された状態になってしまうとかいった問題が起きて、このような問題を回避するために複雑な処理を追加することになり、通常の入力と強制書き込みで差がでてしまい、CPUの負荷も増えるといった問題が生じる。
コントローラ2のCPU27は、ファームウェアを実行して、所定のLED表示を行うべきときに該当する出力バッファに値を書き込む。どのようなLED表示を行うかは、予めエッジセンサの機能として定められている。
なお、7セグメントLED230,231の場合は16ビットの出力バッファ70が必要であるが、8個の個別LED232についてはそれぞれ2ビットの出力バッファがあればよい。その理由は、0.25秒経過時に出力する1ビットと0.5秒経過時に出力する1ビットがあればよいからである。この2ビットが「11」であれば、個別LEDは点灯し、「10」または「01」であれば点滅し、「00」であれば消灯することになる。
一方、本実施の形態では、出力バッファに表示パターンを2つ持たせ、この2つの表示パターンを一定時間毎に交互に出力するだけでよい。
これに対して、従来の方法では、表示パターンと点滅有無フラグに分かれているため、表示パターンと点滅有無フラグを通信で同時に読み出せない可能性があり、時間的にずれて読み出すと、期待値と一致しない等の矛盾が生じる可能性があった。
テストスクリプトの作成後に、作業者がキー操作再生ボタン98を操作すると、コンピュータ3のCPUは、テストスクリプトを実行して結果をスクリプト表示部92に表示する。
コントローラ2のCPU2は、強制書き込みされた値に応じて、図2、図3に示したような一連の処理を実行していく。
また、本実施の形態では、入出力バッファの構造を工夫したことにより、テスト時と通常の動作で処理に差を設ける必要がなく、テスト用に追加したファームウェアも最小限で済み、CPU負荷もない。
Claims (4)
- ハードウェア制御用のプログラムであるファームウェアを含むプログラムを記憶する第1の記憶装置と第1のCPUとを備えたコンピュータが搭載された対象機器について前記ファームウェアをテストするファームウェアテスト自動化方法において、
前記第1のCPUが、前記対象機器の通常の動作時に設定される設定データを入力するキー入力装置あるいは外部のスイッチのオン/オフ入力(デジタル入力)に対応して複数ビットの入力バッファをソフトウェア的に生成する手順と、
前記第1のCPUが、通常の動作時の前記キー入力あるいはデジタル入力については前記キー入力装置あるいはスイッチからの入力に応じて前記入力バッファの最上位ビットのみに書き込みを行う手順と、
第2の記憶装置と第2のCPUとを備えたコンピュータである情報処理装置の前記第2のCPUが、前記ファームウェアのテスト時に前記設定データと、前記対象機器の通常の動作時にセンサから入力される入力データと、この設定データと入力データに応じたプログラムの実行中に前記ファームウェアが生成するデータである内部変数とに対して強制書き込みする強制書き込み手順と、
前記第1のCPUが、前記ファームウェアのテスト時に前記強制書き込みされた値に応じて前記ファームウェアを実行する手順とを有し、
前記第1の記憶装置に記憶されたプログラムに従って前記第1のCPUを動作させると共に、前記第2の記憶装置に記憶されたプログラムに従って前記第2のCPUを動作させ、
前記第2のCPUは、前記強制書き込み手順における前記キー入力あるいはデジタル入力の強制書き込みについては前記入力バッファの複数ビットに書き込みを行うことを特徴とするファームウェアテスト自動化方法。 - ハードウェア制御用のプログラムであるファームウェアを含むプログラムを記憶する第1の記憶装置と第1のCPUとを備えたコンピュータが搭載された対象機器について前記ファームウェアをテストするファームウェアテスト自動化方法において、
第2の記憶装置と第2のCPUとを備えたコンピュータである情報処理装置の前記第2のCPUが、前記ファームウェアのテスト時に前記対象機器の通常の動作時に設定される設定データと、前記対象機器の通常の動作時にセンサから入力される入力データと、この設定データと入力データに応じたプログラムの実行中に前記ファームウェアが生成するデータである内部変数とに対して強制書き込みする強制書き込み手順と、
前記第1のCPUが、前記ファームウェアの実行結果に応じて表示タイミングが異なる2つの表示パターンを書き込む出力バッファを、ソフトウェア的に生成する手順と、
前記第1のCPUが、前記ファームウェアのテスト時に前記強制書き込みされた値に応じて前記ファームウェアを実行する手順と、
前記第1のCPUが、前記ファームウェアの実行結果に応じて表示タイミングが異なる2つの表示パターンを前記出力バッファに書き込む手順と、
前記第1のCPUが、前記出力バッファの2つの表示パターンを一定時間毎に交互に前記対象機器の表示装置に出力する手順とを有し、
前記第1の記憶装置に記憶されたプログラムに従って前記第1のCPUを動作させると共に、前記第2の記憶装置に記憶されたプログラムに従って前記第2のCPUを動作させることを特徴とするファームウェアテスト自動化方法。 - 請求項2記載のファームウェアテスト自動化方法において、
さらに、前記第2のCPUが、前記ファームウェアのテスト時に前記対象機器の出力バッファの状態を表示の期待値として読み出す手順を有することを特徴とするファームウェアテスト自動化方法。 - 請求項1または2記載のファームウェアテスト自動化方法において、
さらに、前記第1のCPUが前記ファームウェアの実行結果に応じて表示タイミングが異なる2つの表示パターンを書き込む出力バッファ、および前記ファームウェアの実行結果に応じたアナログ出力やデジタル出力の出力データを保持している出力バッファを、前記第2のCPUが、前記強制書き込み後に、指定された時間待って読み出し、正しい結果であるか否かを判定する判定手順を有することを特徴とするファームウェアテスト自動化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274900A JP4865491B2 (ja) | 2006-10-06 | 2006-10-06 | ファームウェアテスト自動化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274900A JP4865491B2 (ja) | 2006-10-06 | 2006-10-06 | ファームウェアテスト自動化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008097086A JP2008097086A (ja) | 2008-04-24 |
JP4865491B2 true JP4865491B2 (ja) | 2012-02-01 |
Family
ID=39379909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006274900A Expired - Fee Related JP4865491B2 (ja) | 2006-10-06 | 2006-10-06 | ファームウェアテスト自動化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4865491B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012026052A1 (ja) | 2010-08-23 | 2012-03-01 | パナソニック株式会社 | 燃料電池の劣化判定方法 |
JP6471479B2 (ja) * | 2014-12-03 | 2019-02-20 | 富士通株式会社 | テストパターン作成プログラム、テストパターン作成方法及びテストパターン作成装置 |
CN113933627B (zh) * | 2021-10-08 | 2024-07-26 | 网易有道(杭州)智能科技有限公司 | 用于自动测试验证电子产品的方法及其相关产品 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62131345A (ja) * | 1985-12-04 | 1987-06-13 | Hitachi Ltd | デバツグ方法 |
SG52688A1 (en) * | 1996-04-01 | 1998-09-28 | Panasonic Singapore Lab Pte Lt | A processor software development and test apparatus |
-
2006
- 2006-10-06 JP JP2006274900A patent/JP4865491B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008097086A (ja) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8830052B2 (en) | Alarm display apparatus and alarm display method | |
JP4659707B2 (ja) | 自動分析装置 | |
US9582620B1 (en) | Method and system for automated refined exclusion of entities from a metric driven verification analysis score | |
CN102231127B (zh) | Bios错误信息显示的检测系统及检测方法 | |
JP4865491B2 (ja) | ファームウェアテスト自動化方法 | |
JP2019106119A (ja) | 検出システム、情報処理装置、評価方法及びプログラム | |
JP2015088191A5 (ja) | ||
US10444737B2 (en) | Numerical controller having parameter setting support function relating to cycle time | |
US20230021099A1 (en) | Method and assistance system for checking samples for defects | |
JP4704897B2 (ja) | パラメトリック公差を用いる3次元測定データ検査方法 | |
JP4782497B2 (ja) | 稼働分析装置、生産設備、稼動分析方法およびプログラム | |
TWI748828B (zh) | 產品瑕疵檢測方法、電腦裝置及儲存媒體 | |
US7705249B2 (en) | Electronic scales configured to determine a profile and perform a weighing operation, and associated method | |
JP6875878B2 (ja) | 情報処理装置、プログラム、及び制御方法 | |
TWI676906B (zh) | 提示方法及其電腦系統 | |
WO2014083646A1 (ja) | プログラマブル表示器、プログラム | |
CN105389164A (zh) | 计算机实施的用于生成控制设备程序代码的方法以及相关的消息管理环境 | |
JP6658273B2 (ja) | 組立検査支援方法及び組立検査支援プログラム | |
WO2018123039A1 (ja) | プログラム比較装置およびプログラム差分照合方法 | |
JP2020064019A (ja) | 測定データ収集装置及びプログラム | |
KR101594439B1 (ko) | 원자력발전소 내의 디지털 계측제어시스템을 위한 검사 장치 및 그 방법 | |
JP6840294B1 (ja) | プログラマブル表示器、制御システムおよび解析方法 | |
US20210031629A1 (en) | Evaluation apparatus for display arbitration control and generation apparatus for rule definition file | |
JP2002329101A (ja) | 自動車修理見積システムおよびその動作方法 | |
JP2012208932A (ja) | Plcシステム、状態表示方法、plc、およびプログラマブル表示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4865491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |