JP4857777B2 - 光半導体素子及びその製造方法 - Google Patents

Description

本発明は小型で飽和光出力が大きな半導体光増幅器を備えた光半導体素子及びその製造方法に関し、とくに可変波長半導体レーザと共に集積された半導体光増幅器の活性層がその可変波長半導体レーザの活性層と同時に堆積される光半導体素子に関する。

波長多重通信システム（ＷＤＭシステム）では、柔軟かつ高度な通信システムを実現するために、広い可変波長範囲を有し高速に波長選択が可能な波長可変半導体レーザが希求されている。

従来、かかる波長可変半導体レーザとして、数ｎｍの波長可変範囲を有する波長可変半導体レーザを複数個集積したアレイ集積型の波長可変半導体レーザが知られている。（例えば特許文献１参照）。

図１１は従来の光半導体素子の斜視図であり、アレイ集積型の波長可変半導体レーザを集積した光半導体素子を表している。

図１１を参照して、従来の光半導体素子１０１では、半導体基板１上に複数のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ ＦｅｅｄＢａｃｋ）半導体レーザ１４−１〜１４−８がアレイ状に形成されており、その光出力は光導波路６−１により光結合器１６に送られ合波されて半導体光増幅器１７に入力され、増幅されて光半導体素子１０１から出力される。上記ＤＦＢ半導体レーザ１４−１〜１４−８は、所要の波長を出力する一個のＤＦＢ半導体レーザのみが駆動されるので、駆動するＤＦＢ半導体レーザを切換ることで広範な可変波長範囲を実現することができる。

上述した従来の光半導体素子のＤＦＢ半導体レーザに代えて、ＤＦＢ半導体レーザよりも可変波長範囲が広く波長切換速度も速い他の形式の波長可変半導体レーザを使用することができる。

図１２は従来の波長可変半導体レーザの断面図であり、図１２（ａ）はＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）半導体レーザを、図１２（ｂ）はＴＴＧ（Ｔｕｎａｂｌｅ Ｔｗｉｎ Ｇｕｉｄｅ）−ＤＦＢ半導体レーザを、図１２（ｃ）はＴＤＡ（Ｔｕｎａｂｌｅ Ｄｉｓｔｒｉｂｕｔｅｄ Ａｍｐｌｉｆｉｅｒ）−ＤＦＢ半導体レーザを表している。

図１２（ａ）を参照して、波長可変ＤＢＲ半導体レーザは、発光層となる活性層３を備えた発光部と、屈折率制御層３１からなる導波路の下に回折格子３ａが設けられた反射部とを有し、その発光部と反射部との間に屈折率制御層３１からなる導波路を備えた位相制御部とを有する。この屈折率制御層３１は、電流注入により屈折率が変化する。

発光部には活性層を励起する駆動電流３０が印加される。反射部には屈折率制御層３１の屈折率を制御するＤＢＲ制御電流３２が印加され、回折格子３ａの反射光波長を制御することにより半導体レーザの発振波長を所望の波長に制御する。位相制御部には位相制御電流３１Ａが印加され、発光部と反射部との位相差を調整する。

このＤＢＲ半導体レーザは、１０ｎｍの波長可変範囲を有すると報告されている。（例えば、非特許文献１参照。）。

図１２（ｂ）を参照して、ＴＴＧ−ＤＦＢ半導体レーザは、活性層５と回折格子３ａとの間に屈折率制御層３１を有する。このＴＴＧ−ＤＦＢ半導体レーザは、７ｎｍの波長可変範囲を有する。（例えば特許文献２を参照。）。

図１２（ｃ）を参照して、ＴＤＡ−ＤＦＢ半導体レーザは、活性層５と波長制御層７とを光進行方向に周期的に配置し、活性層５へ駆動電流１２Ａを印加し、波長制御層７へ波長制御電流１３Ａを印加する。活性層５及び波長制御層７の下には回折格子３ａが設けられる。波長制御層７は、キャリア注入により屈折率が変化するので、波長制御電流１３Ａにより発振波長を変化させることができる。

このＴＤＡ−ＤＦＢ半導体レーザは、ＤＢＲ半導体レーザより広い単一モードでの連続波長可変範囲を有し、かつ、ＴＴＧ−ＤＦＢ半導体レーザに比べて、同一基板上への導波路及び半導体光増幅器の集積が容易でこれらを集積した光半導体素子の製造に適している。

上述したＴＤＡ−ＤＦＢ半導体レーザを従来の光半導体素子１０１のＤＦＢレーザに適用することで、さらに広範な可変波長範囲を有する光半導体素子を提供することができる。

再び図１１を参照して、上述した可変波長半導体レーザ１４−１〜１４−８、導波路６−１〜６−８、合波器１６及び半導体光増幅器１７を集積した光半導体素子１０１では、とくに半導体光増幅器１７の飽和光出力が重要である。

かかる光半導体素子１０１では、集積される可変波長半導体レーザ１４−１〜１４−８と半導体光増幅器１７とに配置される活性層５を同一層構造とし、同時に堆積することが製造の容易さ及び製造コストの観点から望ましい。

しかし、集積される可変波長半導体レーザ１４−１〜１４−８と半導体光増幅器１７との活性層５を同一層構造とすると、以下のような問題が発生する。

即ち、波長可変半導体レーザ１４−１〜１４−８は、共振器中に屈折率制御層３１等の基礎吸収及び自由キャリアによる大きな吸収を生ずる層を含むため、かかる層を含まない通常のＤＦＢ半導体レーザに比べて発振しきい値が大きくかつ光出力が小さくなる。このため、波長可変半導体レーザ１４−１〜１４−８の活性層５の光閉じ込め率Γａを大きくして、発振しきい値の増大及び光出力の低下を防止している。

しかし、波長可変半導体レーザ１４−１〜１４−８の活性層５の光閉じ込め率Γａを大きくすると、同時に堆積される半導体光増幅器１７との活性層５の光閉じ込め率Γａも同様に大きくなる。その結果、光半導体増幅器１７の活性層５のモード断面積ｄＷ／Γａ（ｄ：活性層の厚さ、Ｗ：活性層の幅）に比例する光半導体増幅器１７の飽和光出力は、小さくなり、所望の光出力を得ることができない。通常のＷＤＭシステムの光源には１３ｄＢ程度の光出力が求められ、光源−光ファイバ間の損失を考慮すると、光源の出力として１６ｄＢ程度が必要となる。従って、光半導体増幅器１７の飽和光出力も１６ｄＢ程度が要求される。しかし、かかる飽和光出力は、半導体レーザ１４−１〜１４−８と半導体光増幅器１７の活性層５を同時に堆積する従来の光半導体素子１０１では、半導体光増幅器１７の活性層５の光閉じ込め率Γａが高くなり実現が難しい。

かかる半導体光増幅器１７の飽和光出力を大きくするため、光の進行方向に垂直な活性層断面が、光の入力側で小さく出力側で大きくする方法が開示されている。（例えば、特許文献３参照。）。

しかし、活性層を厚くして活性層断面積を増大しても、活性層の厚さｄの増加より光閉じ込め率Γａの増加が大きく、飽和光出力はむしろ低下してしまう。また、活性層の厚さｄを薄く活性層幅を広くして活性層断面積を増大すると、活性層の厚さｄが薄くなる以上に光閉込め率Γａが増加して同様に飽和光出力は低下する。さらに、活性層の幅を、カットオフ幅を超えて広くすることは高次モード生成の観点から避けねばならず、その効果は制限される。

また、半導体光増幅器の出力側にガイド層を設け、光の一部をガイド層に漏洩することで飽和光出力を大きくする技術が開発されている。（例えば、特許文献４参照。）。しかし、このガイド層は、活性層とは別個の工程で堆積しなければならず、製造工程が増大してしまう。

さらに光半導体増幅器の出力側の活性層の断面積を小さくすることで、即ち出力側の活性層幅を狭くする又は活性層厚を薄くすることで光閉込め率Γａを小さくし、飽和光出力を大きくした光増幅器が知られている。（例えば、特許文献６参照）。

しかし、この光半導体増幅器は光増幅器単体で使用されており、光閉じ込め率Γａが大きな活性層を有する半導体レーザと共に集積して使用される場合について何ら考慮されていない。

例えば、この光半導体増幅器の入力側及び出力側の活性層幅は、それぞれ１．５μｍ及び１．０μｍと例示されている。しかし、この程度の活性層の幅の相違では、ＴＤＡ−ＤＦＢ半導体レーザの如く大きな光閉込め率Γａを有する活性層に適用しても光閉込め率Γａを十分に小さくすることは難しく、必要な飽和光出力を得ることができない。仮に、出力側の活性層幅を広くして必要な飽和光出力を得るとしても、活性層幅が広いため高次のモードが発生してしまう。

また、入力側及び出力側の活性層の厚さを、それぞれ０．１μｍ及び０．０８μｍとする光半導体増幅器が例示されている。しかし、このように２０％程度の活性層厚の相違では、ＴＤＡ−ＤＦＢ半導体レーザと共に同一活性層を用いて集積したとき、所望の飽和光出力が得られるほど大きな光閉込め率Γａの低下は望めない。

かかる半導体光増幅器と半導体レーザとを同一活性層を用いて集積した場合に生ずる問題をするために、半導体レーザの活性層と半導体光増幅器の活性層とをバットジョイント（Ｂｕｔｔ−Ｊｏｉｎｔ）で接続しそれぞれ別個に活性層を堆積することで、半導体光増幅器の活性層の層構造を半導体レーザと異ならせ、半導体光増幅器の活性層の光閉じ込め率Γａを小さくする方法が開示されている。また、同様にバットジョイントを用い半導体光増幅器の活性層を選択成長する方法、さらに活性層をＭＱＷ（Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）とし、半導体光増幅器の活性層のＭＱＷ構造を無秩序化する方法が開示されている。（例えば、特許文献５参照。）。

しかし、バットジョイントを用いて２つの活性層を別個に堆積するのでは、製造工程が複雑になってしまう。また、光半導体増幅器の活性層を選択成長し、その後にその活性層とバットジョイントする光波路を選択成長で形成しなければならず、良好な接合面を形成しつつ良質の活性層を堆積することは非常に難しい。さらに、ＭＱＷ構造を無秩序化では、光閉じ込め率Γａの大きな変化を生じさせることは難しい。
特開２００３−２５８３６８号公報 特開２００４−２３５６００号公報 特開平１−２６８０８４号公報 特開平７−１３５３７２号公報 特表２００３−５１３２９７号公報 特開平３−２８４８９２号公報 ＥＣＯＣ２００３ ＰＲＯＣＥＥＤＩＮＧ ｖｏｌ．４，ｐｐ８８６（Ｔｈ１．２．４）

上述したように、半導体レーザと半導体光増幅器とが集積された光半導体素子において、半導体レーザと半導体光増幅器との活性層を同時に堆積するために活性層を同一層構造としたのでは、半導体光増幅器の活性層の光閉じ込め率が大きく、従来は大きな飽和光出力を有する半導体光増幅器を実現することができなかった。

また、半導体光増幅器の活性層断面積を光出射側で大きくする従来の方法は、活性層断面積の増加よりも光閉じ込め率の増加が大きく、その結果、半導体光増幅器の飽和光出力を効果的に大きくすることが難しい。逆に、光出力側で活性層断面積を小さくする方法は、光増幅器を半導体レーザと共に集積する場合が考慮されておらず、そのまま適用することは難しい。

さらに、半導体レーザと半導体光増幅器間にバットジョイントを設け、それらの活性層を別個に成長させる方法は、 2度の選択成長によりバットジョイントを形成しなければならず、良質のバットジョイントを形成することが難しく、また製造工程が増加するという問題がある。

本発明は、半導体レーザと半導体光増幅器の活性層を同時に堆積することができ、かつ、飽和光出力が大きな半導体光増幅器を備えた光半導体素子及びその製造方法を提供することを目的としている。

上記課題を解決するための本発明の第１構成は、基板上に形成された半導体レーザと半導体光増幅器とを集積した光半導体素子において、前記半導体光増幅器は、光入力側では、前記半導体レーザの活性層と組成および層構造が共通であって、同じ厚さの活性層を有し、光出力側では、前記光入力側の活性層の下部と組成および層構造が共通であって、前記光入力側の活性層より薄い厚さの活性層を有することを特徴とする光半導体素子として提供される。

即ち、本第１構成の半導体光増幅器は、半導体レーザと同じ層構造の活性層を活性層として用いたもので、光入力側はその活性層をそのまま利用し、光出力側はその活性層の上層部分を除去した残りの下層部分を活性層として利用する。

この半導体光増幅器は、同一基板上に形成された半導体レーザの活性層と同じ層構造の活性層を光入力の活性層とし、その上層部を除去した活性層を光出力側の活性層とする。このため、半導体光増幅器の活性層を、半導体レーザの活性層と同時に堆積し、その一部の上層部をエッチングして除去することで形成することができる。このように、第２構成に係る光半導体素子は、一度の活性層の堆積とその一部のエッチング工程のみで必要な活性層を形成することができるので、製造工程の増加が少なく製造が容易である。また、通常の（選択成長ではない）成長方法により堆積された活性層をエッチングした後、活性層にバットジョイントする選択成長層を成長することができる。このように１度の選択成長で活性層に対してバットジョイントする成長層（例えば、導波路）を形成するので、良質のバットジョイントが形成される。

上述した本第１構成に係る光半導体素子の半導体光増幅器は、光入力側で活性層が厚く、光出力側で薄くされている。光閉じ込め率は、活性層の幅よりも活性層の厚さに非常に鋭敏に依存する。このため、光半導体増幅器の光入力側の活性層を光閉込め率Γａの高い活性層で構成しても、同じ活性層の下層部分から構成される光出力側の活性層の光閉込め率Γａを十分に小さくすることができる。

なお、光出力側の活性層の厚さは、共に集積される半導体レーザの活性層の利得及び所望の光出力を考慮して適切に設計する必要がある。通常、光出力側の活性層の厚さは光入力側の活性層の厚さの７０％以下、ＴＤＡ−ＤＦＢ半導体レーザを集積する場合は６０％以下であり、とくに出力の飽和を確実に避けるために５０％以下とすることが望ましい。

このように、本発明に係る半導体光増幅器では、光閉じ込め率は光入力側で大きく、光出力側で小さい。このため、光入力側では飽和光出力は小さく、他方、光出力側では飽和光出力は大きい。半導体光増幅器の最大出力は、光出力側の飽和光出力に依存する。従って、この第１構成のように光出力側の飽和光出力が大きい半導体光増幅器では、その最大出力も大きい。

一方、光閉じ込め率が小さい活性層で入射光をその最大出力まで増幅するには、非常に長い活性層を必要とする。その結果、半導体光増幅器の長さが長くなってしまう。

本第１構成では、半導体光増幅器の光入力側に光閉じ込め率が高い厚い活性層を配置する。この光入力側の活性層は光閉じ込め率が高いので単位長当たりの増幅率が高く、入射光を短い領域長で光出力側の入力レベルまで増幅できる。このように、高増幅率の入力側で増幅した光を飽和光出力が大きな光出力側に入力するので、光出力側の領域長は光を直接光出力側に入射する場合に比べて格段に短くなる。他方、光入力側の領域長は、光入力側の単位長当たりの増幅率が高いため、短いもので足りる。このように、高い増幅率の光入力側と飽和光出力の高い光出力側とを有する半導体光増幅器は、短い長さで高い光出力まで増幅できる。

なお、光入力側の出力強度は、光出力側の入力レベル程度であり、通常は飽和光出力に達せずこれにより制限されることはない。仮に、飽和光出力により制限される場合が生じるときは、光入力側と光出力側との間に、その中間の厚さの活性層を有する中間増幅部を設けて光入力側の出力の飽和を回避することもできる。

本発明の第２構成では、第１構成の半導体光増幅器の光入力側及び光出力側にそれぞれ駆動用の電極を備える。これにより、光入力側及び光出力側の活性層にそれぞれ異なる駆動電流を注入することができる。従って、光入力側及び光出力側の飽和光出力及び利得を独立して制御することができる。

なお、第１及び第２の構成の半導体光増幅器では、光入力側と光出力側とは活性層の厚さが違うため、その接続部分に段差が生ずる。この段差面を光進行方向に対して傾斜させることで、段差面からの反射光による擾乱を回避することが好ましい。

本発明の第３構成は、基板上に光進行方向に沿って、半導体レーザ、導波路及び半導体光増幅器を順に集積した光半導体素子の製造方法に関し、基板上に活性層を堆積する工程と、導波路の形成領域上の活性層をエッチングして除去したのち、除去された活性層部分を埋め込む導波路層を堆積する工程と、半導体光増幅器の光出力側の活性層の上層部分をエッチングして除去する工程と、次いで、半導体レーザを構成する活性層、半導体光増幅器を構成する活性層及び導波路を構成する導波路層をメサストライプ状にパターニングする工程とを有する。

この第３構成では、半導体レーザ及び半導体光増幅器の活性層を同時に堆積するので、製造が容易である。とくに、バットジョイント成長によって形成される堆積層が導波路層だけとなり、活性層の堆積にバットジョイント成長を必要としない。このため、バットジョイント成長によって活性層を堆積していた従来の方法に比べ、良質な活性層を堆積できる。

本発明によれば、長さが短く、高増幅率かつ高出力の半導体光増幅器を実現することができる。さらに、半導体光増幅器と半導体レーザの活性層を同時に堆積することができるので、半導体光増幅器と半導体レーザとの集積が容易な光半導体素子を提供することができる。

本発明の第１実施形態は、ＴＤＡ−ＤＦＢ半導体レーザと半導体光増幅器とを集積した光半導体素子に関する。

図１は本発明の第１実施形態光半導体素子の平面図であり、ＴＤＡ−ＤＦＢ半導体レーザと半導体光増幅器とを集積した光半導体素子の平面構造を表している。図２は本発明の第１実施形態光半導体素子の部分断面図であり、図１中の直線Ａ〜Ｆ部分の断面を表している。なお、図１では、簡明にするため、埋め込み層１９及びその上の構造を省略している。図３は本発明の第１実施形態光半導体素子の断面図であり、光進行方向に沿う断面を表している。

図１及び図３を参照して、本第１実施形態に係る光半導体素子は、複数の（例えば７個の）半導体レーザ１４−１〜１４−７からなるアレイ型半導体レーザ１４と、各半導体レーザ１４−１〜１４−７の出力光をそれぞれ導波する複数の導波路１５−１〜１５−７からなる導波路１５と、導波路１５により導波された半導体レーザ１４の出力光を合波して半導体光増幅器１７へ出力する光結合器１６と、半導体光増幅器１７とを有する。

これらの光学素子１４、１５、１６、１７は、活性層５、波長制御層７及び導波路層６を光の伝搬路として構成されている。そして、図３を参照して、この光の伝搬路は、半導体基板１上に形成されたバッファ層２、回折格子層３及びスペーサ層４を介して配置されている。さらに、この光の伝搬路の上には、半導体光増幅器１７の光出力側１７ｂを除き、ｐ型のクラッド層８が設けられている。なお、光出力側１７ｂにクラッド層８が設けられないのは、クラッド層８と共に活性層５の上面をエッチングして除去した結果であり、製造工程によっては光出力側１７ｂの活性層５上にクラッド層８が設けられていても差し支えない。

上述した活性層５、波長制御層７及び導波路層６からなる光の伝搬路上に、さらにｐ型クラッド層９及びコンタクト層１０が設けられている。なお、コンタクト層１０は、電極抵抗を小さくするために、４元コンタクト層１０ａ及び３元コンタクト層１０ｂを積層した２層の化合物半導体層から構成されている。

アレイを構成する半導体レーザ１４−１〜１４−７は、それぞれの波長可変範囲がずれたＴＤＡ−ＤＦＢ半導体レーザからなる。半導体レーザ１４−１〜１４−７の発光領域（利得領域である）は、ＭＱＷ構造の活性層５と印加電流（注入電流）により屈折率が変化する波長制御層７からなり、活性層５と波長制御層７とが光進行方向に沿って周期的に交互に配置されている。即ち、図２（ａ）及び図２（ｂ）を参照して、活性層５と波長制御層７とが交互に置き換わるように配置されている。なお、活性層５の上下を挟むように、不図示のＳＣＨ層が設けられている。

半導体レーザ１４−１〜１４−７の下側の回折格子層３は縞状にパターニングされて回折格子３ａを形成し、ＤＦＢレーザの回折格子を構成している。さらに、活性層５直上のコンタクト層１０上に活性層５へ電流を流して励起するための活性層電極１２が設けられる。また、波長制御層７直上のコンタクト層１０上に波長制御層７へ電流を流して屈折率を変化させ、半導体レーザ１４−１〜１４−７の発振波長を制御するための波長制御電極１３が設けられる。この半導体レーザ１４−１〜１４−７の一つを選択してその活性層電極１２に駆動電流を印加することで、アレイの中の一つの半導体レーザを発振することができる。また、その波長を、波長制御電極１３へ印加する電流により制御することができる。

再び図１、図３、図２（ｃ）及び図（ｄ）を参照して、導波路１５−１〜１５−７及び光結合器１６を構成する導波路層６は、波長制御層７と同一の層からなり、波長制御層７と同時に堆積される。勿論、必要ならば導波路１５−１〜１５−７及び光結合器１６を構成する導波路層６を、波長制御層７とは異なる層とし、各別に堆積することもできる。光結合器１６は、スラブ導波路を用いた合波器であり、導波路１５−１〜１５−７から入力された光を合波して半導体光増幅器１７の活性層５へ出力する。

半導体光増幅器１７は、光入力側１７ａと光出力側１７ｂとに２分される。光入力側１７ａの活性層５は半導体レーザ１４−１〜１４−７の活性層とＳＣＨ層を含めて同じである。光出力側１７ｂの活性層５は半導体レーザ１４−１〜１４−７の活性層５とＳＣＨ層のうち、上部のＳＣＨ層及び活性層の上部をエッチングして除去した残りの活性層から形成されている。このエッチングにより、活性層５の上面に段差５ａが形成される。さらに、半導体光増幅器１７直上のコンタクト層１０上面には、半導体光増幅器１７を駆動するための電極１１が形成される。なお、電極１１を光入力側と光出力側とに分割して設け、それそれ独立して駆動電流を注入してもよい。このとき、コンタクト層１０も同様に分割する。

上述した半導体レーザ１４、導波路１５及び半導体光増幅器１７はメサストライプ状をなし、スラブ導波路状の光結合器１６と共にその両側が埋込み層１９により埋め込まれている。

上述した光半導体素子の半導体光増幅器１７は、活性層からなる利得導波路１８を有し、その活性層は光入力側１７ａで厚く光出力側１７ｂで薄くされている。このため、光入力側１７ａの単位長当たりの増幅率は大きく、短い長さで光出力側１７ｂの入力として十分な強度まで光入力側に入射された入力光を増幅することができる。他方、光出力側の飽和光出力は大きいから、大きな光出力まで増幅することができる。従って、本第１実施形態の光半導体素子に使用された半導体光増幅器１７は、短い素子で大きな光出力を出力することができる。さらに、半導体レーザ１４と半導体光増幅器１７に用いられる活性層を、同時に堆積することができるので、製造工程が少なく製造が容易である。

次ぎに、上述した光半導体素子の半導体光増幅器１７の増幅特性と飽和光出力とについて説明する。

図４は本発明の第１実施形態での活性層厚と飽和光出力比との関係を示す図である。図５は本発明の第１実施形態での活性層厚と増幅利得との関係を示す図である。飽和光出力比は、上述したＭＱＷ構造を有する活性層５の厚さが１６０ｎｍのときの飽和光出力に対する比である。

本第１実施形態の活性層５は、厚さ５ｎｍのウエル層を１０層と厚さ１０ｎｍのバリア層を１１層積層した厚さ１６０ｎｍのＩｎＧａＡｓＰ歪みＭＱＷからなり、そのフォトルミネッセンス波長は１．５８μｍである。なお、活性層５の上下面には、さらに厚さ１０ｎｍのＩｎＧａＡｓＰからなるＳＣＨ層が設けられている。そして、活性層５の光閉じ込め率Γａが０．０８程度になるように設計されている。

図４を参照して、活性層５の厚さが１６０ｎｍの飽和光出力に対して、活性層５の厚さが薄くなると飽和光出力は大きくなる。他方、図５を参照して、活性層５の厚さが薄くなると活性層５の増幅利得は減少する。

本第１実施形態の半導体光増幅器１７は、厚く増幅利得が大きな活性層５を有する光入力側１７ａで大きな増幅率を得て、一方、薄く飽和光出力が小さな活性層５を有する光出力側１７ｂで大きな光出力を得る。これにより、短い素子長で、大きな増幅率と大きな光出力を有する半導体光増幅器１７を実現する。

半導体光増幅器１７の光入力側１７ａは、長さ（領域）が４６０μｍであり、利得導波路１８として厚さ１６０ｎｍの活性層５を用いている。この活性層５の飽和光出力は１３ｄＢｍ、増幅利得は１１０ｃｍ^-1である。従って、長さ４６０μｍの光入力側１７ａは、入力された強度が−１０ｄＢｍの光を、光入力側１７ａの飽和光出力である強度＋１３ｄＢｍまで増幅する。

半導体光増幅器１７の光出力側１７ｂは、長さ（領域長）が２８０μｍであり、利得導波路１８として厚さ８０ｎｍの活性層５を用いている。この活性層５の飽和光出力は＋１６ｄＢｍ、増幅利得は２５ｃｍ^-1である。従って、長さ２８０μｍの光出力側１７ｂは、入力側１７ｂから出力された強度が＋１３ｄＢｍの光を、光主出力側１７ｂの飽和光出力である強度＋１６ｄＢｍまで増幅する。

従って、半導体光増幅器１７は、７４０μｍの素子長で、−１０ｄＢｍの光入力を＋１６ｄＢｍの光出力まで増幅する。これを従来の光半導体素子のように飽和光出力が＋１６ｄＢｍの活性層のみで半導体光増幅器を構成すると、−１０ｄＢｍの光入力を＋１６ｄＢｍの光出力まで増幅するためには、２４００μｍの素子長が必要である。このように、本第１実施形態の半導体光増幅器１７では、必要な増幅率と必要な飽和光出力を従来の半導体光増幅器と比べて大幅に短い素子長で実現されている。なお、従来の光半導体素子において、飽和光出力が＋１６ｄＢｍ未満の活性層で構成すると、短い素子長で必要な増幅率を達成できるが、必要な光出力＋１６ｄＢｍを得ることができない。

次ぎに、上述した第１実施形態に係る光半導体素子の製造方法を説明する。

図６〜図７は本発明の第１実施形態製造工程断面図（その１）〜（その３）であり、第１実施形態に係る光半島体素子の製造工程を光進行方向に沿う断面で表している。

本発明の第１実施形態に係る光半導体素子の製造では、図６（ａ）を参照して、まず、ｎ−ＩｎＰ基板１上に、ＭＯＣＶＤ法を用いて、厚さ１μｍのｎ−ＩｎＰ層からなるバッファ層２を堆積する。さらにＭＯＣＶＤ法を用いて、バッファ層２上に、厚さ０．０７μｍのｎ−ＩｎＧａＡｓＰからなる回折格子層３を堆積する。この回折格子層３のフォトルミネッセンス波長は１．２μｍである。

次いで、半導体レーザ１４が形成されるべき半導体レーザ形成領域２１４に位置する回折格子層３を、ＥＢ露光及びドライエッチングを用いて縞状にパターニングし、半導体レーザ形成領域２１４に約２４０ｎｍ周期の回折格子３ａを形成した。

次いで、図６（ｂ）を参照して、ＭＯＣＶＤ法を用いて、回折格子３ａを埋め込み基板１上全面に延在するスペーサ層４を堆積した。このスペーサ層は、ｎ−ＩｎＰからなり、回折格子層３上の厚さは０．１μｍである。

次いで、ＭＯＣＶＤ法を用いて、厚さ１０ｎｍのＩｎＧａＡｓＰ層からなるＳＣＨ層、活性層５、及び厚さ１０ｎｍのＩｎＧａＡｓＰ層からなるＳＣＨ層をこの順で堆積した。なお、簡明にするため、ＳＣＨ層は図示していない。活性層５は、ＩｎＧａＡｓＰ歪みＭＱＷからなり、厚さ５ｎｍのウエル層と厚さ１０ｎｍのバリア層が交互に積層され、最下層及び最上層がバリア層となっている。この活性層５は、ウエル層を１０層、バリア層を１１層、交互に積層することで形成され、フォトルミネッセンス波長が１．５８μｍであった。

次いで、ＭＯＣＶＤ法を用いて、基板１上全面に、厚さ０．２μｍのｐ−ＩｎＰ層からなるクラッド層８を堆積した。この活性層５の光閉じ込め率Γａは、以下の工程で説明するクラッド層８及び活性層５のパターニングの後、さらにクラッド層９及び埋込み層１９を堆積した時点で０．０８程度になる。

次いで、図７（ｃ）を参照して、基板１上全面を覆うＳｉＯ₂ 膜を堆積し、このＳｉＯ₂ 膜をパターニングしてＳｉＯ₂ マスク４１を形成した。このＳｉＯ₂ マスクは、半導体レーザ形成領域２１４内に活性層５を残す領域、及び、半導体光増幅器形成領域２１７を被覆し、他方、半導体レーザ形成領域２１４内の波長制御層７が形成される領域、導波路形成領域２１５及び光結合器形成領域２１６上に堆積されたクラッド層８の上面を表出する。

次いで、ＳｉＯ₂ マスク４１をエッチングマスクとして、クラッド層８、図示しないＳＣＨ層、活性層５及び図示しないＳＣＨ層を順次エッチングしてパターニングする。

次いで、図７（ｄ）を参照して、エッチングマスクとして使用したＳｉＯ₂ マスク４１を選択成長用のマスクとして用いたＭＯＣＶＤ法により、エッチングで除去した活性層５及びＳＣＨ層を埋め込むように厚さ１８０ｎｍのＩｎＧａＡｓＰ層を堆積する。このＩｎＧａＡｓＰ層は、フォトルミネッセンス波長が１．４μｍであり、半導体レーザ形成領域２１４では波長制御層７を構成し、導波路形成領域２１５及び光結合器形成領域２１６ではそれぞれ導波路１５及び光結合器１６を構成するスラブ導波路の導波路層６となる。この導波路層６の両端は、半導体レーザ形成領域２１４の活性層５及び半導体光増幅器形成領域２１７の活性層５とバットジョイントを形成する。

さらに続けて、ＳｉＯ₂ マスク４１を選択成長用のマスクとして用いたＭＯＣＶＤ法により、厚さ０．２μｍのｐ−ＩｎＰ層からなるクラッド層８を堆積する。このとき堆積堆積されたクラッド層８は、ＳｉＯ₂ マスクの下に被覆されて残るクラッド層８と一体となり、一層のクラッド層８を形成する。その結果、活性層５、波長制御層７及び導波路層６上全面がクラッド層８により被覆される。

次いで、図８（ｅ）を参照して、ＳｉＯ₂ マスク４１を除去した後、再び、半導体光増幅器１７の光出力側形成領域２１７ｂに開口を有するレジストマスク４２を形成する。そして、レジストマスク４２をエッチングマスクとしてクラッド層８、図示しないＳ７Ｈ層及び活性層５の上層部分を順次エッチングして、活性層５の上層部分が除去された残りの厚さ８０ｎｍの下層部分を光出力側形成領域２１７ｂに残し、これを半導体光増幅器１７の光出力側１７ｂを構成する活性層５とする。この残りの下層部分からなる厚さ８０ｎｍの活性層５は、０．０２程度の光閉じ込め率Γａを有する。なお、活性層５を含むエッチングは、例えばイオンエッチングにより行なうことができる。勿論、他のエッチング方法、例えばウエットエッチングにより行なっても差し支えない。

次いで、レジストマスク４２を除去した後、図８（ｆ）を参照して、ＭＯＣＶＤ法を用いて基板１上全面に、厚さ１．５μｍのｐ−ＩｎＰ層からなるクラッド層９を堆積する。さらに、ＭＯＣＶＤ法を用いて、クラッド層９上に、厚さ０．１５μｍのｐ−ＩｎＧａＡｓＰ層からなる４元コンタクト層１０ａ、及び厚さ０．３μｍのｐ−ＩｎＧａＡｓ層からなる３元コンタクト層１０ｂを順次堆積し、４元コンタクト層１０ａと３元コンタクト層１０ｂの積層からなるコンタクト層１０を形成する。

次いで、図１及び図２を参照して、コンタクト層１０上全面にＳｉＯ₂ 膜を堆積し、このＳｉＯ₂ 膜をパターニングして、パターニング用ＳｉＯ₂ マスクを形成する。このパターニング用ＳｉＯ₂ マスクは、半導体レーザ１４−１〜１４−７の活性層５及び波長制御層７の平面形状、導波路１５−１〜１５−７の平面形状、光結合器１６のスラブ導波路の平面形状、及び半導体光増幅器１７の活性層５（即ち、利得導波路）の平面形状を画定するパターン形状を有する。

次いで、パターニング用ＳｉＯ₂ マスクを用いて、コンタクト層１０から約３μｍの深さまでメサエッチングし、図１及び図２に示すように、半導体レーザ１４、導波路１５、半導体光増幅器１７に含まれるメサストライプ構造、及び光結合器１６に含まれるスラブ導波路構造を形成する。ここで、メサストライプ構造部分の幅は、１．５μｍとした。

次いで、パターニング用ＳｉＯ₂ マスクをマスクとするＭＯＣＶＤ法を用いた選択成長により、メサストライプ構造を埋め込む半絶縁性ＩｎＰ層からなる埋込み層１９を堆積する。

次いで、図３を参照して、半導体レーザ１４の活性層５直上に活性層電極１２を、波長制御層７直上に波長制御電極１３を形成する。また、半導体光増幅器１７の直上に電極１１１を形成する。さらに、基板１の下側にｎ側電極２０を形成する。以上の工程を経て、第１実施形態に係る光半導体素子が製造される。

本第１実施形態に係る光半導体素子の製造では、活性層５を一度に同時に堆積するため良質の活性層５を容易に形成することができる。

図９は本発明の第２実施形態光半導体素子の平面図であり、光半導体素子を構成する半導体光増幅器の一部を表している。

図９を参照して、本発明の第２実施形態に係る光半導体素子は、図１に示す半導体光増幅器１７の光入力側１７ａと光出力側１７ｂとの接合面が、水平面（活性層５の面）内で傾斜している。即ち、活性層５は光入力側１７ａで厚く光出力側１７ｂで薄いため、活性層５の上面に段差５ａが生ずる。

本第２実施形態では、この段差５ａ面が活性層５上面と活性層５の延在方位に対して斜めに交差するように形成する。なお、段差５ａ面は活性層５上面に対して垂直面であっても傾斜面であってもよい。この構造では、段差５ａ面が光進行方向に対して傾くので、段差５ａ面からの反射による干渉が小さく、安定した光増幅を実現することができる。

なお、かかる段差５ａは、活性層５の上面をエッチングするために用いたレジストマスク４２（図８（ｅ）参照）の平面パターンのうち段差５ａを画定する部分を、活性層５の延在方向に対して斜めにすることで形成することができる。

図１０は本発明の第３実施形態光半導体素子の断面図であり、光半導体素子を構成する半導体光増幅器の一部を表している。

図１０を参照して、本発明の第３実施形態に係る光半導体素子では、半導体光増幅器１７の光入力側１７ａと光出力側１７ｂとの接合面が、活性層５ａの垂直面から傾けられている。従って、第２実施形態と同様に、安定した光増幅を実現することができる。

なお、かかる段差５ａ面は、図８（ｅ）に示すレジストマスク４２を用いた活性層５のエッチングにおいて、特定の結晶面を表出するエッチングにより形成することができる。

本発明を半導体レーザ及び半導体光増幅器を集積した光半導体素子に適用することで、製造が容易なかつ短素子長で高出力の光半導体素子を実現することができる。

本発明の第１実施形態光半導体素子の平面図 本発明の第１実施形態光半導体素子の部分断面図 本発明の第１実施形態光半導体素子の断面図 本発明の第１実施形態での活性層厚と飽和光出力比との関係を示す図 本発明の第１実施形態での活性層厚と増幅利得との関係を示す図 本発明の第１実施形態製造工程断面図（その１） 本発明の第１実施形態製造工程断面図（その２） 本発明の第１実施形態製造工程断面図（その３） 本発明の第２実施形態光半導体素子の平面図 本発明の第３実施形態光半導体素子の断面図 従来の光半導体素子の斜視図 従来の波長可変半導体レーザの断面図

符号の説明

１ 基板
２ バッファ層
３ 回折格子層
３ａ 回折格子
４ スペーサ層
５ 活性層
５ａ 段差
６ 導波路層
７ 波長制御層
８ クラッド層
９ 上部クラッド層
１０ コンタクト層
１０ａ ４元クラッド層
１０ｂ ３元クラッド層
１１、２０ 電極
１２ 活性層電極
１３ 波長制御電極
１４、１４−１〜１４−８ 半導体レーザ
１５、１５−１〜１５−８ 導波路
１６ 光結合器
１７ 半導体光増幅器
１７ａ 光入射側
１７ｂ 光出力側
１８ 利得導波路
１９ 埋込み層
１２Ａ、３０、３３ 駆動電流
１３Ａ、３１Ａ 位相制御電流
３１ 屈折率制御層
３２ ＤＢＲ制御電流
４１ ＳｉＯ₂ マスク
４２ レジストマスク
２１４ 半導体レーザ形成領域
２１５ 導波路形成領域
２１６ 光結合器形成領域
２１７ 半導体光増幅器形成領域
２１７ａ 光入力側形成領域
２１７ｂ 光出力側形成領域

Claims (5)

1. 基板上に形成された半導体レーザと半導体光増幅器とを集積した光半導体素子において、
   前記半導体光増幅器は、
   光入力側では、前記半導体レーザの活性層と組成および層構造が共通であって、同じ厚さの活性層を有し、
   光出力側では、前記光入力側の活性層の下部と組成および層構造が共通であって、前記光入力側の活性層より薄い厚さの活性層を有することを特徴とする光半導体素子。
2. 前記半導体光増幅器の光入力側の活性層上及び光出力側の活性層上に、それぞれ駆動電流注入用の電極を有することを特徴とする請求項１記載の光半導体素子。
3. 前記半導体光増幅器を構成する活性層は、光入力側と光出力側との接続部分に形成される段差面が光進行方向に対して傾斜していることを特徴とする請求項１又は２記載の光半導体素子。
4. 基板上に半導体レーザと、半導体光増幅器と、前記半導体レーザの出力光を前記半導体光増幅器へ導波する経路の少なくとも一部を構成する導波路とを集積した光半導体素子の製造方法において、
   基板上に所定の厚さを有する活性層を堆積する工程と、
   前記導波路の形成領域上の前記所定の厚さを有する活性層をエッチングして除去する工程と、
   除去された前記所定の厚さを有する活性層を埋め込む導波路層を堆積する工程と、
   前記半導体光増幅器の光出力側の利得導波路を形成する領域上に位置する前記所定の厚さを有する活性層の上層部分をエッチングして除去し、光入力側が前記所定の厚さを有する活性層からなり、光出力側が前記所定の厚さより薄い活性層からなる前記半導体光増幅器の活性層を形成する工程と、
   次いで、前記半導体レーザを構成する前記所定の厚さを有する活性層、前記半導体光増幅器の活性層及び前記導波路を構成する前記導波路層をメサストライプ状にパターニングする工程とを有することを特徴とする光半導体素子の製造方法。
5. 前記半導体レーザは、前記所定の厚さを有する活性層の一部が位相制御層に置換された可変波長レーザからなり、
   前記導波路の形成領域上の前記所定の厚さを有する活性層をエッチングして除去する工程と同時に、前記位相制御層の形成領域上の前記所定の厚さを有する活性層をエッチングして除去する工程と、
   前記導波路層を堆積する工程と同時に、除去された前記位相制御層の形成領域上の前記所定の厚さを有する活性層を埋め込む前記導波路層と同じ層からなる前記位相制御層を堆積する工程と、
   続けて、前記所定の厚さを有する活性層、前記導波路層及び前記位相制御層上にクラッド層を堆積する工程とを有することを特徴とする請求項４記載の光半導体素子の製造方法。

Images