JP4853644B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP4853644B2
JP4853644B2 JP2006338599A JP2006338599A JP4853644B2 JP 4853644 B2 JP4853644 B2 JP 4853644B2 JP 2006338599 A JP2006338599 A JP 2006338599A JP 2006338599 A JP2006338599 A JP 2006338599A JP 4853644 B2 JP4853644 B2 JP 4853644B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006338599A
Other languages
Japanese (ja)
Other versions
JP2008153367A (en )
Inventor
哲 宮入
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

本発明は、半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.

近年、電子機器の高性能化の要求に伴い、半導体装置の回路の高集積化が進み、配線の狭ピッチ化が要求されている。 In recent years, with the demand for high-performance electronic devices, highly integrated circuit of the semiconductor device progresses, narrow pitch wiring is required. これに対応して、半導体チップに樹脂層を形成し、樹脂層上に配線を形成することで、狭いピッチで多数の配線を形成する技術が開発されている(特許文献1参照)。 Correspondingly, the resin layer is formed on the semiconductor chip, by forming the wiring on the resin layer, a technique of forming a plurality of wiring in a narrow pitch has been developed (see Patent Document 1). しかしながら、これまでに知られている技術では、樹脂の上に配線を形成するので、樹脂の変形に伴って配線の亀裂・切断が発生するおそれがあり、対策が求められている。 However, in the technique known so far, since wiring is formed on the resin, there is a risk that cracks, disconnection of wiring with the deformation of the resin occurs, countermeasures are required.
特開2001−110831号公報 JP 2001-110831 JP

本発明は、樹脂層上に配置した配線の亀裂・切断の発生を抑えることを目的とする。 The present invention aims to suppress occurrence of cracking and cutting of the wire which is disposed on the resin layer.

(1)本発明に係る半導体装置は、 (1) A semiconductor device according to the present invention,
集積回路及び前記集積回路に電気的に接続された電極を有する半導体基板と、 A semiconductor substrate having an electrode electrically connected to the integrated circuit and the integrated circuit,
前記電極の少なくとも一部を避けて前記半導体基板上に位置するパッシベーション膜と、 A passivation film located on said semiconductor substrate while avoiding at least a part of said electrode,
前記パッシベーション膜の一部上に位置する樹脂層と、 And a resin layer located on a portion of the passivation film,
前記電極上で前記電極に電気的に接続し、前記電極から前記樹脂層上に延びる配線と、 Electrically connected to the electrode on the electrode, wiring and extending over the resin layer from the electrode,
を有し、 Have,
前記樹脂層は、硬質部及び前記硬質部よりも軟らかい軟質部を含み、 The resin layer includes a soft softer portion than the rigid portion and the rigid portion,
前記樹脂層の前記配線とオーバーラップする部分において、前記電極とは反対側の端部で前記軟質部が占める体積比率が、前記電極に近い側の端部で前記軟質部が占める体積比率よりも大きい。 In the wiring overlaps a portion of the resin layer, the volume ratio occupied by the soft portion at an end portion opposite to the electrode, than the volume ratio occupied by the soft portion in the near side of the end portion to the electrode large. 本発明によれば、樹脂層が、電極とは反対側の端部においてその柔らかさゆえに変形しやすくなって応力を吸収するため、電極に近い側の端部の変形を抑えることができる。 According to the present invention, the resin layer is, the electrode for absorbing the stress is easily deformed in its softness due at the opposite end, it is possible to suppress the deformation of the end portion close to the electrode side. したがって、電極に近い側の端部上での配線の亀裂・切断の発生を抑えることができる。 Therefore, it is possible to suppress the occurrence of cracking and cutting of the wiring on the end portion close to the electrode side. 一方、電極とは反対側の端部上では、配線に亀裂・切断が発生しても電極との電気的な接続に影響がない。 On the other hand, on the end opposite to the electrode, cracks, cutting does not affect the electrical connection even with the electrode occurred in the wiring.
(2)この半導体装置において、 (2) In this semiconductor device,
前記樹脂層の、前記電極に近い側の前記端部では、前記軟質部が占める体積比率が0%であってもよい。 The resin layer, in the end portion close to the electrode side, the volume ratio of the soft portion occupied may be 0%.
(3)この半導体装置において、 (3) In this semiconductor device,
前記樹脂層の、前記電極とは反対側の前記端部では、前記軟質部が占める体積比率が100%であってもよい。 The resin layer, in the end portion opposite to the electrode, the volume ratio of the soft portion occupied may be 100%.
(4)この半導体装置において、 (4) In this semiconductor device,
前記樹脂層の、前記電極とは反対側の前記端部では、前記軟質部の少なくとも一部を覆うように前記硬質部が位置していてもよい。 The resin layer, in the end portion opposite to the electrode, the rigid portion so as to cover at least a part of the soft portion may be positioned.
(5)この半導体装置において、 (5) In this semiconductor device,
前記配線は、前記樹脂層の、前記電極とは反対側の前記端部を越えて、前記パッシベーション膜上に到るように配置されていてもよい。 The wiring of the resin layer, wherein the electrode beyond the end opposite, may be arranged so as to reach over the passivation film.
(6)この半導体装置において、 (6) In this semiconductor device,
前記配線は、前記樹脂層の、前記電極とは反対側の前記端部上に先端が位置していてもよい。 The wiring of the resin layer, the tip on the end portion opposite to the electrode may be positioned.
(7)本発明に係る半導体装置の製造方法は、 The method of manufacturing a semiconductor device according to the present invention (7),
(a)集積回路及び前記集積回路に電気的に接続された電極を有し、パッシベーション膜が前記電極の少なくとも一部を避けて位置する半導体基板を用意する工程と、 (A) has a electrode electrically connected to the integrated circuit and the integrated circuit, a step of passivation film is a semiconductor substrate which is located to avoid at least some of said electrodes,
(b)前記パッシベーション膜の一部上に、硬質部及び前記硬質部よりも軟らかい軟質部を含むように、樹脂層を形成する工程と、 (B) on a portion of the passivation layer, so as to include a soft softer portion than the rigid portion and the rigid portion, and forming a resin layer,
(c)前記電極上で前記電極に電気的に接続し、前記電極から前記樹脂層上に延びるように、配線を形成する工程と、 A step of electrically connecting to the electrode on the (c) the electrode, from the electrode so as to extend over the resin layer, to form the wiring,
を含み、 It includes,
前記(b)工程で、前記電極とは反対側の端部で前記軟質部が占める体積比率が、前記電極に近い側の端部で前記軟質部が占める体積比率よりも大きくなるように、前記樹脂層を形成し、 In the step (b), so that the volume ratio occupied by the soft portion at an end portion opposite to the electrode is larger than the volume ratio occupied by the soft portion in the near side of the end portion to the electrode, the the resin layer is formed,
前記(c)工程で、前記樹脂層の、前記電極に近い側の前記端部上から、前記電極とは反対側の前記端部上に、前記配線を形成する。 In step (c), the resin layer, from the said end portion closer to the electrode side, on the end opposite to the electrode, to form the wiring. 本発明によれば、樹脂層が、電極とは反対側の端部においてその柔らかさゆえに変形しやすくなって応力を吸収するため、電極に近い側の端部の変形を抑えることができる。 According to the present invention, the resin layer is, the electrode for absorbing the stress is easily deformed in its softness due at the opposite end, it is possible to suppress the deformation of the end portion close to the electrode side. したがって、電極に近い側の端部上での配線の亀裂・切断の発生を抑えることができる。 Therefore, it is possible to suppress the occurrence of cracking and cutting of the wiring on the end portion close to the electrode side. 一方、電極とは反対側の端部上では、配線に亀裂・切断が発生しても電極との電気的な接続に影響がない。 On the other hand, on the end opposite to the electrode, cracks, cutting does not affect the electrical connection even with the electrode occurred in the wiring.
(8)この半導体装置の製造方法において、 (8) In the manufacturing method,
前記(b)工程は、 Wherein step (b),
前記軟質部を構成するための軟質樹脂前駆体層を形成する工程と、 A step of forming a soft resin precursor layer for forming the soft portion,
前記軟質樹脂前駆体層をパターニングし、前記パッシベーション膜の一部に前記軟質樹脂前駆体層を残す工程と、 A step of patterning the soft resin precursor layer, leaving the soft resin precursor layer on a part of the passivation film,
前記硬質部を構成するための硬質樹脂前駆体層を、前記パターニングされた軟質樹脂前駆体層を覆うように形成する工程と、 The hard resin precursor layer for forming the hard portion, and forming so as to cover the patterned soft resin precursor layer,
前記硬質樹脂前駆体層をパターニングし、前記パッシベーション膜の一部に前記硬質樹脂前駆体層を残す工程と、 A step of patterning the hard resin precursor layer, leaving the hard resin precursor layer on a part of the passivation film,
を含んでもよい。 It may include a.
(9)この半導体装置の製造方法において、 (9) In the manufacturing method,
前記(b)工程は、 Wherein step (b),
前記軟質部を構成するための軟質樹脂前駆体層を形成する工程と、 A step of forming a soft resin precursor layer for forming the soft portion,
前記軟質樹脂前駆体層をパターニングし、前記パッシベーション膜の一部に前記軟質樹脂前駆体層を残す工程と、 A step of patterning the soft resin precursor layer, leaving the soft resin precursor layer on a part of the passivation film,
前記パターニングされた軟質樹脂前駆体層を加熱し、前記軟質部を形成する工程と、 A step of heating the patterned soft resin precursor layer, to form the soft portion,
前記軟質部を形成する工程の後、前記硬質部を構成するための硬質樹脂前駆体層を、前記軟質部を覆うように形成する工程と、 After the step of forming the soft portion, the hard resin precursor layer for forming the hard portion, and forming to cover the soft portion,
前記硬質樹脂前駆体層をパターニングし、前記パッシベーション膜の一部に前記硬質樹脂前駆体層を残して前記硬質部を形成する工程と、 Forming said hard portion and the rigid resin precursor layer is patterned, leaving the hard resin precursor layer on a part of the passivation film,
を含んでもよい。 It may include a.

図1(A)は、本発明の実施の形態に係る半導体装置を示す平面図であり、図1(B)は、半導体装置の、図1(A)に示すIB−IB線断面の一部を示す図である。 1 (A) is a plan view showing a semiconductor device according to the embodiment of the present invention, FIG. 1 (B), the semiconductor device, a part of the line IB-IB cross section shown in FIG. 1 (A) is a diagram illustrating a. 半導体装置は、半導体基板10を有する。 The semiconductor device includes a semiconductor substrate 10. 半導体基板10は、図1(A)に示す最終製品としての半導体装置においては半導体チップであるが、最終製品を得る前の段階では、半導体ウエハである。 The semiconductor substrate 10 is a semiconductor chip in the semiconductor device as a final product shown in FIG. 1 (A), at a stage before obtaining the final product, is a semiconductor wafer. 半導体ウエハを切断して半導体チップが得られる。 Semiconductor chips obtained by cutting the semiconductor wafer. 半導体基板10には、集積回路12(半導体チップには1つの集積回路12/半導体ウエハには複数の集積回路12)が形成されている。 The semiconductor substrate 10, integrated circuit 12 (a plurality of integrated circuits 12 in a single integrated circuit 12 / semiconductor wafer in a semiconductor chip) is formed. 半導体基板10は、内部配線(図示せず)を介して集積回路12に電気的に接続された電極14を有する。 The semiconductor substrate 10 has an electrode 14 which is electrically connected to the integrated circuit 12 via the internal wiring (not shown). 図1(A)の例では、半導体基板10が一方向に長い形状(平面形状が長方形)であって、長い方の辺に沿って、複数の電極14が配列されている。 In the example of FIG. 1 (A), the semiconductor substrate 10 is a long shape in one direction (the planar shape rectangle), along the longer side, a plurality of electrodes 14 are arranged. 半導体基板10には、電極14の少なくとも一部が露出する様にパッシベーション膜16が形成されている。 The semiconductor substrate 10, a passivation film 16 is formed so as to at least a portion of the electrode 14 is exposed. パッシベーション膜16は、例えば、SiO やSiN等の無機材料のみで形成されていてもよいし、無機材料からなる層とポリイミド樹脂などの有機材料からなる層の複数層から形成されてもよい。 The passivation film 16 may be, for example, be formed only by inorganic materials such as SiO 2 or SiN, it may be formed from multiple layers of an organic material, such as a layer and a polyimide resin made of an inorganic material layer.

パッシベーション膜16の一部上には樹脂層20が形成されている。 The on a portion of the passivation film 16 a resin layer 20 is formed. 樹脂層20は、相対的に硬さ(ヤング率・圧縮強度)の異なる硬質部22及び硬質部22よりも軟らかい軟質部24を含む。 The resin layer 20 includes a soft flexible portion 24 differently than the rigid portion 22 and rigid portion 22 relatively hardness (Young's modulus, compressive strength). 例えば、ポリイミド樹脂(圧縮強度253kg/cm )、ポリカーボネート樹脂(圧縮強度760kg/cm )、アクリル樹脂(圧縮強度1260kg/cm )のうち2つを組み合わせて硬質部22及び軟質部24を構成することができる。 For example, a polyimide resin (compressive strength 253 kg / cm 2), a polycarbonate resin (compressive strength 760 kg / cm 2), constituting the rigid portion 22 and flexible portion 24 a combination of two of the acrylic resin (compressive strength 1260 kg / cm 2) can do. 図1(A)の例では、半導体基板10の長手方向(電極14の配列方向)に沿って(平行に)、連続的に樹脂層20(硬質部22及び軟質部24のそれぞれ)が延びている。 In the example of FIGS. 1 (A), (in parallel) along the longitudinal direction of the semiconductor substrate 10 (the arrangement direction of the electrode 14), (respectively of the rigid portion 22 and flexible portion 24) continuously resin layer 20 is extended there. あるいは、硬質部22及び軟質部24の一方のみが断続的に(間隔をあけて途切れるように)形成されていてもよい。 Alternatively, only one of the rigid portion 22 and flexible portion 24 (as interruption at intervals) intermittently may be formed.

樹脂層20の配線30とオーバーラップする部分において、電極14とは反対側の端部(中心よりも電極14の反対側の部分)26で軟質部24が占める体積比率が、電極14に近い側の端部(中心よりも電極14に近い側の部分)28で軟質部24が占める体積比率よりも大きい。 In the wiring 30 and the overlapping portion of the resin layer 20, the volume ratio occupied by the soft part 24 (the opposite side portions of the center electrode 14) 26 opposite end the electrode 14 is closer to the electrode 14 side end larger than the volume ratio occupied by the soft part 24 (the side of the portion close to the electrode 14 from the center) 28. なお、端部26,28の体積が同じであることを前提とする。 The volume of the end portions 26, 28 is assumed to be the same. 端部26,28の体積が、それぞれ、樹脂層20の配線30とオーバーラップする部分の1/2であってもよい。 The volume of the end portions 26 and 28, respectively, may be a half of the portion overlapping the wiring 30 of the resin layer 20. 本実施の形態では、樹脂層20の、電極14に近い側の端部28では、軟質部24が占める体積比率が0%である(すなわち軟質層が存在しない)。 In this embodiment, the resin layer 20, the side of the end portion 28 near the electrode 14, the volume ratio of the soft portion 24 is occupied by a 0% (i.e. soft layer does not exist). 樹脂層20の、電極14とは反対側の端部26では、軟質部24の少なくとも一部を覆うように硬質部22が位置していてもよい。 The resin layer 20, the end 26 opposite to the electrode 14, the hard portion 22 may be positioned so as to cover at least a part of the soft portion 24.

樹脂層20上には配線30が形成されている。 On the resin layer 20 is the wiring 30 is formed. 配線30は、電極14上で電極14に電気的に接続している。 Wire 30 is electrically connected to the electrode 14 on the electrode 14. すなわち、配線30と電極14は直接接触していてもよいし、両者間に導電膜(図示せず)が介在していてもよい。 That is, to the wiring 30 and the electrode 14 may be in direct contact with, the conductive film therebetween (not shown) may be interposed. 配線30は、電極14から樹脂層20上に延びている。 Wire 30 extends from the electrode 14 on the resin layer 20. 配線30は、電極14と樹脂層20の間でパッシベーション膜16の表面に接触している。 Wire 30 is in contact with the surface of the passivation film 16 between the electrode 14 and the resin layer 20. 配線30は、樹脂層20の、電極14とは反対側の端部26を越えて、パッシベーション膜16上に到るように形成されている。 Wirings 30, the resin layer 20, the electrode 14 beyond the end 26 of the opposite side, are formed so as reach on the passivation film 16.

本実施の形態によれば、樹脂層20が、電極14とは反対側の端部26においてその柔らかさゆえに変形しやすくなって応力を吸収するため、電極14に近い側の端部28の変形を抑えることができる。 According to the present embodiment, the resin layer 20 is to absorb the stress becomes easily deformed in its softness because at the end 26 opposite to the electrode 14, the deformation of the side of the end portion 28 close to the electrode 14 it can be suppressed. したがって、電極14に近い側の端部28上での配線30の亀裂・切断の発生を抑えることができる。 Therefore, it is possible to suppress the generation of cracks, disconnection of the wiring 30 on the side of the end portion 28 close to the electrode 14. 一方、電極14とは反対側の端部26上では、配線30に亀裂・切断が発生しても電極14との電気的な接続に影響がない。 On the other hand, on the end 26 opposite to the electrode 14, the wiring 30 cracks, the cutting does not affect the electrical connection also the electrode 14 is generated.

(変形例) (Modification)
図2は、上記実施の形態の第1の変形例を示す図である。 Figure 2 is a diagram showing a first modification of the above embodiment. この変形例では、樹脂層120の構造が上記実施の形態と異なっている。 In this modification, the structure of the resin layer 120 is different from the above embodiment. 樹脂層120の、電極14とは反対側の端部で、軟質部124の一部(端部)が硬質部122から露出している。 The resin layer 120, the electrode 14 at the opposite end, a part of the soft portion 124 (end portion) is exposed from the hard portion 122. 樹脂層120の、電極14とは反対側の端部では、軟質部124が占める体積比率が100%である。 The resin layer 120, the end opposite to the electrode 14, the volume ratio of the soft portion 124 occupied 100%. 軟質部124の一部(端部)が、硬質部122から横(半導体基板10の表面に平行方向)に突出し、硬質部122と軟質部124の境目に段(窪み)が形成される。 Some of the soft portion 124 (end portion), laterally from the rigid portion 122 projects (a direction parallel to the surface of the semiconductor substrate 10), stage the boundary of the rigid portion 122 and soft portion 124 (recess) is formed. 配線130は、硬質部122の表面と軟質部124の表面に接触していてもよい。 Wires 130 may be in contact with the surface and the surface of the soft portion 124 of rigid portion 122.

図3は、上記実施の形態の第2の変形例を示す図である。 Figure 3 is a diagram showing a second modification of the above embodiment. この変形例では、樹脂層220の、電極14とは反対側の端部で、軟質部224の一部(端部)が硬質部222から露出しているが、軟質部224と硬質部222の境目がなだらかな(窪みを有しない)曲面を描いている。 In this modification, the resin layer 220, opposite to the electrode 14 at the ends, a part of the soft portion 224 (end portion) is exposed from the hard portion 222, the soft portion 224 and the rigid portion 222 boundary is drawn a smooth (without depression) curved surface. その上の配線230もなだらかな(窪みを有しない)曲面を描く形状になっている。 Also wire 230 thereon are shaped to draw a smooth (no depression) surface.

図4は、上記実施の形態の第3の変形例を示す図である。 Figure 4 is a diagram showing a third modification of the above embodiment. この変形例では、配線330は、樹脂層220の、電極14とは反対側の端部を越えずにその端部上に先端が位置している。 In this modification, the wiring 330, the resin layer 220, the tip on the end thereof without exceeding the end portion on the opposite side is positioned to the electrode 14.

図5は、上記実施の形態の第4の変形例を示す図である。 Figure 5 is a diagram showing a fourth modification of the above embodiment. この変形例では、1つの樹脂層420上に1つの配線430が形成されている点で、図1(A)の例(1つの樹脂層20上に複数の配線30)とは異なっている。 In this modification, in that the one wiring 430 on one resin layer 420 is formed is different from the (plurality of wires 30 on one resin layer 20) the example of FIG. 1 (A). この例にも、上記第1〜3の変形例の内容を適用することが可能である。 In this example, it is possible to apply the contents of the first to third modification.

(製造方法) (Production method)
図6(A)〜図6(D)は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 FIG 6 (A) ~ FIG 6 (D) are views for explaining a method for manufacturing a semiconductor device according to the embodiment of the present invention. 本実施の形態では、上述した半導体基板(例えば半導体ウエハ)10を使用し、パッシベーション膜16の一部上に、相対的に硬さの異なる硬質部122及び軟質部124を含むように樹脂層120を形成する(図2参照)。 In this embodiment, by using the semiconductor substrate (e.g. semiconductor wafer) 10 described above, on a portion of the passivation film 16, the resin layer 120 so as to include the different rigid portion 122 and soft portion 124 relatively Hardness the formed (see FIG. 2). なお、樹脂前駆体が化学反応(重合反応・架橋反応)して樹脂になる。 The resin precursor is a chemical reaction (polymerization reaction, cross-linking reaction) to the resin.

詳しくは、軟質部124を構成するための軟質樹脂前駆体層140を形成する(図6(A)参照)。 Specifically, to form a soft resin precursor layer 140 for forming the soft portion 124 (see FIG. 6 (A)). 軟質樹脂前駆体層140をパターニングし、パッシベーション膜16の一部に軟質樹脂前駆体層140を残す(図6(B)参照)。 Patterning the soft resin precursor layer 140, leaving the soft resin precursor layer 140 to a portion of the passivation film 16 (see FIG. 6 (B)). パターニングにはフォトリソグラフィを適用してもよい。 The patterning may be applied to photolithography. そして、硬質部122を構成するための硬質樹脂前駆体層150を、パターニングされた軟質樹脂前駆体層140を覆うように形成する(図6(C)参照)。 Then, the hard resin precursor layer 150 for constituting the rigid portion 122 is formed so as to cover the patterned soft resin precursor layer 140 (see FIG. 6 (C)). 硬質樹脂前駆体層150をパターニングし、パッシベーション膜16の一部に硬質樹脂前駆体層150を残す(図6(D)参照)。 Patterning the hard resin precursor layer 150, leaving the hard resin precursor layer 150 to a portion of the passivation film 16 (see FIG. 6 (D)). その後、パターニングされた軟質樹脂前駆体層140及びパターニングされた硬質樹脂前駆体層150を加熱して溶融すると、表面張力で表面が曲面になる。 Thereafter, when heating and melting the patterned soft resin precursor layer 140 and patterned hard resin precursor layer 150, the surface becomes a curved surface by surface tension. そして、軟質樹脂前駆体層140及び硬質樹脂前駆体層150を化学反応(重合反応・架橋反応)させて、表面が曲面になった硬質部122及び軟質部124が得られる(図2参照)。 Then, the soft resin precursor layer 140 and the hard resin precursor layer 150 by a chemical reaction (polymerization reaction, cross-linking reaction), the surface of the hard portion 122 and soft portion 124 a curved surface is obtained (see FIG. 2). なお、軟質樹脂前駆体層140及び硬質樹脂前駆体層150の材料として熱可塑性樹脂を使用してもよいが、熱硬化性樹脂であっても硬化反応前には熱によって溶融するので表面を曲面にすることができる。 It is also possible to use a thermoplastic resin as the material of the soft resin precursor layer 140 and the hard resin precursor layer 150, but curved surfaces so be a thermosetting resin before the curing reaction melted by heat it can be.

さらに、配線130を形成する(図2参照)。 Further, a wiring 130 (see FIG. 2). 配線130は、電極14上で電極14に電気的に接続し、電極14から樹脂層120上に延び、電極14と樹脂層120の間でパッシベーション膜16の表面に接触するように形成する。 Wiring 130 is electrically connected to the electrode 14 on the electrode 14, extending from the electrode 14 on the resin layer 120 is formed between the electrode 14 and the resin layer 120 in contact with the surface of the passivation film 16. その他の詳細は、上述した半導体装置の構造から自明な製造方法であるため説明を省略する。 Other details omitted because it is obvious manufacturing method from the structure of the semiconductor device described above.

図7(A)〜図7(B)は、上記実施の形態の変形例に係る半導体装置の製造方法を説明する図である。 Figure 7 (A) ~ FIG. 7 (B) is a diagram for explaining a method for manufacturing a semiconductor device according to a modification of the above-described embodiment. この変形例では、硬質樹脂前駆体層150を形成する前に、パターニングされた軟質樹脂前駆体層140(図6(B)参照)を化学反応(重合反応・架橋反応)させて軟質部124にする。 In this modification, before forming the hard resin precursor layer 150, patterned soft resin precursor layer 140 (see FIG. 6 (B)) by a chemical reaction (polymerization reaction, cross-linking reaction) to the soft portion 124 to. 軟質部124は、表面が曲面になるように形成する。 Soft portion 124 is formed so that the surface becomes a curved surface. 表面を曲面にするのに加熱すればよいことは上述した通りである。 The surface may be heated to a curved surface are as described above. そして、図7(A)に示すように、軟質部124を覆うように、硬質部122(図2参照)を構成するための硬質樹脂前駆体層150を形成する。 Then, as shown in FIG. 7 (A), so as to cover the soft portion 124, to form a hard resin precursor layer 150 for constituting the rigid portion 122 (see FIG. 2). 続いて、図7(B)に示すように、硬質樹脂前駆体層150をパターニングし、これを化学反応(重合反応・架橋反応)させて硬質部122(図2参照)を形成する。 Subsequently, as shown in FIG. 7 (B), by patterning the hard resin precursor layer 150, which are chemically reacted (polymerized reaction and crosslinking reaction) to form a hard portion 122 (see FIG. 2). 以上のプロセス及びその後のプロセスには、上述した半導体装置の製造方法の内容を適用することができる。 The above process and the subsequent process can be applied the contents of the method for manufacturing the semiconductor device described above.

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。 The present invention is not intended to be limited to the embodiments described above, various modifications are possible. 例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。 For example, the present invention includes a configuration structure and substantially the same as described in the embodiments (in function, method and result, or in objective and result, for example). また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。 The invention also includes configurations that replace non-essential parts of the configurations described in the embodiments. また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。 The invention also includes a configuration capable of achieving the structure or the same object exhibits the same effects as the configurations described in the embodiments. また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The invention also includes configurations obtained by adding known technology to the configurations described in the embodiments.

図1(A)は、本発明の実施の形態に係る半導体装置を示す平面図であり、図1(B)は、半導体装置の、図1(A)に示すIB−IB線断面の一部を示す図である。 1 (A) is a plan view showing a semiconductor device according to the embodiment of the present invention, FIG. 1 (B), the semiconductor device, a part of the line IB-IB cross section shown in FIG. 1 (A) is a diagram illustrating a. 上記実施の形態の第1の変形例を示す図である。 It is a diagram showing a first modification of the above embodiment. 上記実施の形態の第2の変形例を示す図である。 It is a diagram showing a second modification of the above embodiment. 上記実施の形態の第3の変形例を示す図である。 It is a diagram showing a third modification of the above embodiment. 上記実施の形態の第4の変形例を示す図である。 It is a diagram showing a fourth modification of the above embodiment. 図6(A)〜図6(D)は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。 FIG 6 (A) ~ FIG 6 (D) are views for explaining a method for manufacturing a semiconductor device according to the embodiment of the present invention. 図7(A)〜図7(B)は、上記実施の形態の変形例に係る半導体装置の製造方法を説明する図である。 Figure 7 (A) ~ FIG. 7 (B) is a diagram for explaining a method for manufacturing a semiconductor device according to a modification of the above-described embodiment.

符号の説明 DESCRIPTION OF SYMBOLS

10…半導体基板、 12…集積回路、 14…電極、 16…パッシベーション膜、 20…樹脂層、 22…硬質部、 24…軟質部、 26…端部、 28…端部、 30…配線、 120…樹脂層、 122…硬質部、 124…軟質部、 130…配線、 140…軟質樹脂前駆体層、 150…硬質樹脂前駆体層、 220…樹脂層、 222…硬質部、 224…軟質部、 230…配線、 330…配線、 420…樹脂層、 430…配線 10 ... semiconductor substrate, 12 ... integrated circuit, 14 ... electrode, 16 ... passivation film, 20 ... resin layer, 22 ... hard part, 24 ... soft portion, 26 ... end 28 ... end 30 ... wire, 120 ... resin layer, 122 ... hard portion, 124 ... soft portion, 130 ... wire, 140 ... soft resin precursor layer, 150 ... hard resin precursor layer, 220 ... resin layer, 222 ... hard portion, 224 ... soft part, 230 ... wiring, 330 ... wire, 420 ... resin layer, 430 ... wire

Claims (8)

  1. 集積回路及び前記集積回路に電気的に接続された電極を有する半導体基板と、 A semiconductor substrate having an electrode electrically connected to the integrated circuit and the integrated circuit,
    前記電極の少なくとも一部を避けて前記半導体基板上に位置するパッシベーション膜と、 A passivation film located on said semiconductor substrate while avoiding at least a part of said electrode,
    前記パッシベーション膜の一部上に位置する樹脂層と、 And a resin layer located on a portion of the passivation film,
    前記電極上で前記電極に電気的に接続し、前記電極から前記樹脂層上に延びる配線と、 Electrically connected to the electrode on the electrode, wiring and extending over the resin layer from the electrode,
    を有し、 Have,
    前記樹脂層は、硬質部及び前記硬質部よりも軟らかい軟質部を含み、 The resin layer includes a soft softer portion than the rigid portion and the rigid portion,
    前記樹脂層の前記配線とオーバーラップする部分において、前記電極とは反対側の端部で前記軟質部が占める体積比率が、前記電極に近い側の端部で前記軟質部が占める体積比率よりも大きく、 In the wiring overlaps a portion of the resin layer, the volume ratio occupied by the soft portion at an end portion opposite to the electrode, than the volume ratio occupied by the soft portion in the near side of the end portion to the electrode rather large,
    前記樹脂層の、前記電極とは反対側の前記端部では、前記軟質部の少なくとも一部を覆うように前記硬質部が位置している半導体装置。 The resin layer, in the end portion opposite to the electrode, a semiconductor device in which the hard portion so as to cover at least a part of the soft part is located.
  2. 請求項1に記載された半導体装置において、 In the semiconductor device according to claim 1,
    前記樹脂層の、前記電極に近い側の前記端部では、前記軟質部が占める体積比率が0%である半導体装置。 The resin layer, in the end portion close to the electrode side, the semiconductor device volume ratio of the soft portion occupied is 0%.
  3. 請求項1又は2に記載された半導体装置において、 In the semiconductor device according to claim 1 or 2,
    前記配線は、前記樹脂層の、前記電極とは反対側の前記端部上に先端が位置してなる半導体装置。 The wiring of the resin layer, a semiconductor device formed by the position the tip on the end portion opposite to the electrode.
  4. 集積回路及び前記集積回路に電気的に接続された電極を有する半導体基板と、 A semiconductor substrate having an electrode electrically connected to the integrated circuit and the integrated circuit,
    前記電極の少なくとも一部を避けて前記半導体基板上に位置するパッシベーション膜と、 A passivation film located on said semiconductor substrate while avoiding at least a part of said electrode,
    前記パッシベーション膜の一部上に位置する樹脂層と、 And a resin layer located on a portion of the passivation film,
    前記電極上で前記電極に電気的に接続し、前記電極から前記樹脂層上に延びる配線と、 Electrically connected to the electrode on the electrode, wiring and extending over the resin layer from the electrode,
    を有し、 Have,
    前記樹脂層は、硬質部及び前記硬質部よりも軟らかい軟質部を含み、 The resin layer includes a soft softer portion than the rigid portion and the rigid portion,
    前記樹脂層の前記配線とオーバーラップする部分において、前記電極とは反対側の端部で前記軟質部が占める体積比率が、前記電極に近い側の端部で前記軟質部が占める体積比率よりも大きく、 In the wiring overlaps a portion of the resin layer, the volume ratio occupied by the soft portion at an end portion opposite to the electrode, than the volume ratio occupied by the soft portion in the near side of the end portion to the electrode big,
    前記配線は、前記樹脂層の、前記電極とは反対側の前記端部を越えて、前記パッシベーション膜上に到るように配置されてなる半導体装置。 The wiring of the resin layer, wherein the electrode beyond the end opposite the semiconductor device in which is arranged so as reach on the passivation film.
  5. 請求項に記載された半導体装置において、 In the semiconductor device according to claim 4,
    前記樹脂層の、前記電極に近い側の前記端部では、前記軟質部が占める体積比率が0%である半導体装置。 The resin layer, in the end portion close to the electrode side, the semiconductor device volume ratio of the soft portion occupied is 0%.
  6. 請求項4又は5に記載された半導体装置において、 In the semiconductor device according to claim 4 or 5,
    前記樹脂層の、前記電極とは反対側の前記端部では、前記軟質部が占める体積比率が100%である半導体装置。 The resin layer, in the end portion opposite to the electrode, the semiconductor device volume ratio of the soft portion occupied 100%.
  7. (a)集積回路及び前記集積回路に電気的に接続された電極を有し、パッシベーション膜が前記電極の少なくとも一部を避けて位置する半導体基板を用意する工程と、 (A) has a electrode electrically connected to the integrated circuit and the integrated circuit, a step of passivation film is a semiconductor substrate which is located to avoid at least some of said electrodes,
    (b)前記パッシベーション膜の一部上に、硬質部及び前記硬質部よりも軟らかい軟質部を含むように、樹脂層を形成する工程と、 (B) on a portion of the passivation layer, so as to include a soft softer portion than the rigid portion and the rigid portion, and forming a resin layer,
    (c)前記電極上で前記電極に電気的に接続し、前記電極から前記樹脂層上に延びるように、配線を形成する工程と、 A step of electrically connecting to the electrode on the (c) the electrode, from the electrode so as to extend over the resin layer, to form the wiring,
    を含み、 It includes,
    前記(b)工程で、前記電極とは反対側の端部で前記軟質部が占める体積比率が、前記電極に近い側の端部で前記軟質部が占める体積比率よりも大きくなるように、前記樹脂層を形成し、 且つ、 In the step (b), so that the volume ratio occupied by the soft portion at an end portion opposite to the electrode is larger than the volume ratio occupied by the soft portion in the near side of the end portion to the electrode, the the resin layer was formed, and,
    前記(b)工程は、 Wherein step (b),
    前記軟質部を構成するための軟質樹脂前駆体層を形成する工程と、 A step of forming a soft resin precursor layer for forming the soft portion,
    前記軟質樹脂前駆体層をパターニングし、前記パッシベーション膜の一部に前記軟質樹脂前駆体層を残す工程と、 A step of patterning the soft resin precursor layer, leaving the soft resin precursor layer on a part of the passivation film,
    前記硬質部を構成するための硬質樹脂前駆体層を、前記パターニングされた軟質樹脂前駆体層を覆うように形成する工程と、 The hard resin precursor layer for forming the hard portion, and forming so as to cover the patterned soft resin precursor layer,
    前記硬質樹脂前駆体層をパターニングし、前記パッシベーション膜の一部に前記硬質樹脂前駆体層を残す工程と、 A step of patterning the hard resin precursor layer, leaving the hard resin precursor layer on a part of the passivation film,
    を含み、 It includes,
    前記(c)工程で、前記樹脂層の、前記電極に近い側の前記端部上から、前記電極とは反対側の前記端部上に、前記配線を形成する半導体装置の製造方法。 In step (c), the resin layer, from the said end portion closer to the electrode side, on the end opposite to the electrode, method of manufacturing a semiconductor device for forming the wiring.
  8. (a)集積回路及び前記集積回路に電気的に接続された電極を有し、パッシベーション膜が前記電極の少なくとも一部を避けて位置する半導体基板を用意する工程と、 (A) has a electrode electrically connected to the integrated circuit and the integrated circuit, a step of passivation film is a semiconductor substrate which is located to avoid at least some of said electrodes,
    (b)前記パッシベーション膜の一部上に、硬質部及び前記硬質部よりも軟らかい軟質部を含むように、樹脂層を形成する工程と、 (B) on a portion of the passivation layer, so as to include a soft softer portion than the rigid portion and the rigid portion, and forming a resin layer,
    (c)前記電極上で前記電極に電気的に接続し、前記電極から前記樹脂層上に延びるように、配線を形成する工程と、 A step of electrically connecting to the electrode on the (c) the electrode, from the electrode so as to extend over the resin layer, to form the wiring,
    を含み、 It includes,
    前記(b)工程で、前記電極とは反対側の端部で前記軟質部が占める体積比率が、前記電極に近い側の端部で前記軟質部が占める体積比率よりも大きくなるように、前記樹脂層を形成し、且つ、 In the step (b), so that the volume ratio occupied by the soft portion at an end portion opposite to the electrode is larger than the volume ratio occupied by the soft portion in the near side of the end portion to the electrode, the the resin layer was formed, and,
    前記(b)工程は、 Wherein step (b),
    前記軟質部を構成するための軟質樹脂前駆体層を形成する工程と、 A step of forming a soft resin precursor layer for forming the soft portion,
    前記軟質樹脂前駆体層をパターニングし、前記パッシベーション膜の一部に前記軟質樹脂前駆体層を残す工程と、 A step of patterning the soft resin precursor layer, leaving the soft resin precursor layer on a part of the passivation film,
    前記パターニングされた軟質樹脂前駆体層を加熱し、前記軟質部を形成する工程と、 A step of heating the patterned soft resin precursor layer, to form the soft portion,
    前記軟質部を形成する工程の後、前記硬質部を構成するための硬質樹脂前駆体層を、前記軟質部を覆うように形成する工程と、 After the step of forming the soft portion, the hard resin precursor layer for forming the hard portion, and forming to cover the soft portion,
    前記硬質樹脂前駆体層をパターニングし、前記パッシベーション膜の一部に前記硬質樹脂前駆体層を残して前記硬質部を形成する工程と、 Forming said hard portion and the rigid resin precursor layer is patterned, leaving the hard resin precursor layer on a part of the passivation film,
    を含み、 It includes,
    前記(c)工程で、前記樹脂層の、前記電極に近い側の前記端部上から、前記電極とは反対側の前記端部上に、前記配線を形成する半導体装置の製造方法 In step (c), the resin layer, from the said end portion closer to the electrode side, on the end opposite to the electrode, method of manufacturing a semiconductor device for forming the wiring.
JP2006338599A 2006-12-15 2006-12-15 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4853644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006338599A JP4853644B2 (en) 2006-12-15 2006-12-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006338599A JP4853644B2 (en) 2006-12-15 2006-12-15 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008153367A true JP2008153367A (en) 2008-07-03
JP4853644B2 true JP4853644B2 (en) 2012-01-11

Family

ID=39655248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338599A Expired - Fee Related JP4853644B2 (en) 2006-12-15 2006-12-15 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4853644B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5400597B2 (en) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 Semiconductor device and an electronic apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP3116926B2 (en) * 1998-11-16 2000-12-11 日本電気株式会社 Package structure and a semiconductor device package manufacturing method and a semiconductor device manufacturing method
JP2001110831A (en) * 1999-10-07 2001-04-20 Seiko Epson Corp External connecting protrusion and its forming method, semiconductor chip, circuit board and electronic equipment
DE10016132A1 (en) * 2000-03-31 2001-10-18 Infineon Technologies Ag Electronic component for electronic devices comprises electronic switch and conducting paths on surface of the component to electrically connect the switch with metal-coated protrusions made from rubber-elastic insulating material
JP3928729B2 (en) * 2004-05-26 2007-06-13 セイコーエプソン株式会社 Semiconductor device
JP4151634B2 (en) * 2004-09-24 2008-09-17 セイコーエプソン株式会社 Semiconductor device and manufacturing method thereof, a circuit board, an electro-optical device and electronic apparatus

Also Published As

Publication number Publication date Type
JP2008153367A (en) 2008-07-03 application

Similar Documents

Publication Publication Date Title
JP2000150716A (en) Package structure and semiconductor device, manufacture of package and semiconductor device
JP2003023135A (en) Semiconductor integrated circuit device
US20070228549A1 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JP2001332653A (en) Semiconductor device
JP2007157795A (en) Circuit device and manufacturing method thereof
US20070029652A1 (en) Semiconductor device and method of manufacturing the same
US20060113656A1 (en) Composite conductive film and semiconductor package using such film
JP2009164552A (en) Sheet-like structure, manufacturing method thereof, and electronic unit
JP2003152014A (en) Semiconductor device and method for manufacturing the same
JP2005026492A (en) Mounting structure of electric structure
CN101281893A (en) Semiconductor device
JP2008091640A (en) Electronic equipment, and manufacturing method thereof
JP4221606B2 (en) A method of manufacturing a semiconductor device
JP2007115922A (en) Semiconductor device
JP4235834B2 (en) A method of manufacturing a semiconductor device
JP2004356568A (en) Flexible circuit board
CN101626010A (en) Chip on film packaging structure and chip on film packaging method
JP2004327527A (en) Electronic device, its manufacturing process and electronic apparatus
CN1459855A (en) Semiconductor device and mfg. method thereof
US20080283996A1 (en) Semiconductor package using chip-embedded interposer substrate
JP2006269605A (en) Flexible circuit board and manufacturing method thereof
US20080197505A1 (en) Semiconductor device and method for manufacturing the same
JP2006019606A (en) Manufacturing method of electronic component, and electronic component and ic card
JP2007067332A (en) Semiconductor device
US20130175528A1 (en) Chip on film package including test pads and semiconductor devices including the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees