JP4850461B2

JP4850461B2 - ディジタル制御における位相進み補償装置

Info

Publication number: JP4850461B2
Application number: JP2005276236A
Authority: JP
Inventors: 努通地
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 2005-09-22
Filing date: 2005-09-22
Publication date: 2012-01-11
Anticipated expiration: 2025-09-22
Also published as: JP2007088909A

Description

本発明は，ディジタル制御における位相進み補償装置に係り，特に離散化された信号の位相進み補償に用いて好適な技術に関する。

例えば，鉄鋼製造プロセスのような，金属材料の熱間連続圧延装置の張力制御などに代表されるアクチュエータの制御においては，負帰還ループを用いた，いわゆるフィードバック制御が大半を占めている。このフィードバック制御においては，実際のアクチュエータ（制御対象）の動作状態を検出器で検出し，この検出値（以下検出信号ともいう）と目標値との偏差を取り除くような指令を出力することによってアクチュエータの制御を行う。

このフィードバック制御を実際の製造設備へ実装するにあたり，検出器の応答速度や，計算機での処理時間及び伝送系の遅れに起因する時間的遅れが問題となる。検出信号の時間的遅れは制御系の一巡伝達関数の位相遅れとなり，そのために制御系が不安定となることがある。そのため，この位相遅れを相殺するために位相進み補償が行われる。図４を用いて従来の位相進み補償を説明する。図４（ａ）の４１はラプラス演算子ｓを用いたアナログ系（連続系）の位相進み補償の伝達関数を示す。これを実装する場合のブロック図の例が４２である。アナログ系にて実現した場合のボード線図の一例は図４（ｂ）に示したようになる。ここでＴ_３は，位相進み角度が最大となる中心周波数である。なお，以下の説明では角周波数[rad/sec]を周波数と呼ぶ。

一般的に検出信号にはノイズ成分も多く含まれているため，通常の位相進み補償では上記の図４（ｂ）で示したように高周波数側でゲインが大きくなるので高周波領域のノイズ成分を増幅してしまい，却って系が振動的となる問題がある。これに対して，例えば特許文献１にはオブザーバーを用いて制御対象の遅れを補償する方法が開示されている。

ところで，近年のディジタル制御法の発展により，アクチュエータの制御方法は従来のアナログ制御からディジタル制御への移行が急速に進んでおり，離散化された検出信号を利用してディジタル制御することが一般的となってきている。ディジタル制御における位相進み補償に関しては，例えば特許文献２にはディジタルフィルターによって位相の進みまたは遅れを低減化する装置が開示されている。しかし，特許文献２では，フィルターを構成する際の位相進みまたは遅れを低減するのみであり，既に遅れの生じている系の位相進み補償方法に関しては言及されていない。

特開２００２−１８２７０５号公報特開平１０−１４５１８６号公報

例えば鉄鋼における鋼板の連続圧延設備の張力制御に用いられるようなディジタルシーケンス制御においては，制御周期Ｔごとにディジタル演算の１ステップを実行して処理を進める。フィードバックループ内にある位相進み補償をディジタル演算にて実現する場合，位相進み補償の入力信号をＩ（ｎＴ）（ｎは整数），出力信号をＹ（ｎＴ）とするとき，位相進み補償自体の負帰還ループへ返される値はＹ（ｎＴ）であるため，位相進み補償の負帰還ループから入力へ加算する時点で１ステップ分（すなわち1制御周期Ｔ）遅れる。位相進みを行うべき信号周波数が制御周波数（（２π／Ｔ）で定義する）に比べて十分に小さい場合は，上記１ステップ分遅れは無視することができるが，位相進みを行うべき周波数が制御周波数に近い場合は無視できない。

すなわち，例えば鋼板の熱間連続圧延装置の張力制御に用いられているディジタル制御装置では，ＰｌｏｇｒａｍａｂｌｅＬｏｇｉｃＣｏｍｐｕｔｅｒ（以下ではＰＬＣと記す）を用いてディジタル信号処理によってディジタル制御することが多い。ＰＬＣの制御周期は例えば20〜50msec（制御周波数で表すと50Hz〜20Hz）であるが，近年の鋼板の高張力化によって，熱間連続圧延装置内の各圧延スタンド間における鋼板の張力変動は2〜8Hz程の高周波成分を多く含むようになってきている。そのために，20〜50msecの制御周期でのディジタル制御では，鋼板の高周波領域の張力変動を制御しきれず，圧延が不安定となり，通板性に大きな支障を来す場合がある。

これに対して既存の位相進み補償回路または特許文献１および２をＰＬＣ内の制御ロジックに適用しようとした場合，補償回路そのものに負帰還ループが存在する，即ち，出力信号Ｙ（ｎＴ）を入力部に帰還させる必要が生じるために，負帰還ループにて返される値は定常的に１ステップ分遅れた値となる。より具体的に説明すると，図４（ａ）に示した従来の位相進み補償回路において，負帰還ループのブロック４２の各要素を制御周期Ｔでディジタル信号処理によって実行するとき，負帰還ループにて差分演算部４４に返される値は，係数手段の出力４４から４３へ正帰還する場合と比較して常に１ステップ分遅れた値となる。

図５は制御周期20msecの場合の，位相進み補償の負帰還ループ部の値が１ステップ遅れている場合の位相進み補償回路のボード線図の例である。位相進みの中心周波数が1rad/secの場合は，図５中で（ａ）に示したように問題なく位相進み補償が可能であるが，中心周波数が20rad/secの場合は，（ｂ）に示したようにゲインに急峻なピークが現れ，位相も遅れに転じる。上記の例のように，進み補償回路自身の負帰還ループ部に１ステップ遅れがあると，制御信号の制御周波数に近い帯域の位相を改善することが困難である。なお，ディジタル制御の場合は制御周期以上の周波数領域は無視できることを考えると，位相進み補償回路に一次遅れ要素が存在しなくても制御ゲインが∞になることはないため，制御周期の周波数までを考えればよい。

上記の問題に鑑みて本発明は，ディジタル制御器において制御周波数に近い周波数領域，特に制御周波数の１／１０程度以上の帯域の位相特性及び振幅特性を改善することが可能な位相進み補償装置を提供することを第一の目的とする。また，ディジタル制御器において演算するに際して演算負荷が軽いことを第二の目的とする。

本願第一の発明は，制御周期Ｔで１ステップずつ処理するディジタル制御における入力信号の位相を進める位相進み補償装置において，入力信号Ｉ（ｎＴ）に係数ａ１を乗算して出力する第１の乗算手段と，前記入力信号Ｉ（ｎＴ）を１ステップ遅延させた遅延信号Ｉ｛（ｎ−１）Ｔ｝を出力する第１の遅延手段と，遅延信号に係数ａ２を乗算して出力する第２の乗算手段と，前記第１の乗算手段が出力した出力信号から，前記第２の乗算手段が出力した出力信号を減算し，当該減算結果に係数ａ３を乗算して出力する第３の乗算手段と，前記入力信号Ｉ（ｎＴ）と，前記第３の乗算手段が出力した出力信号とを加算し，式（１）で表される出力信号Ｙ（ｎＴ）を出力する第１の加算手段とを備えることを特徴とする，ディジタル制御における位相進み補償装置である。
Ｙ（ｎＴ）＝Ｉ（ｎＴ）＋［ａ１×Ｉ（ｎＴ）−ａ２×Ｉ｛（ｎ−１）Ｔ｝］×ａ３（１）
［ただし，ｎは整数，ａｉ（ｉは１〜３）は非零の実数で１＋（ａ１−ａ２）×ａ３＞０である。］

また，第二の発明は，上記の発明の請求項１に記載のディジタル制御における位相進み補償装置において，さらに，前記入力信号Ｉ（ｎＴ）に係数ａ４を乗算して出力する第４の乗算手段と，前記入力信号Ｉ（ｎＴ）を１ステップ遅延させて遅延信号Ｉ｛（ｎ−１）Ｔ｝を出力する第２の遅延手段と，前記第２の遅延手段が出力した遅延信号に係数ａ５を乗算して出力する第５の乗算手段と，前記第４の乗算手段が出力した出力信号と，前記第５の乗算手段が出力した出力信号とを加算し，信号Ｉ２（ｎＴ）として出力する第２の加算手段とを備え，前記第１の乗算手段及び前記第１の遅延手段において，前記入力信号Ｉ（ｎＴ）の代わりに前記第２の加算手段が出力した前記Ｉ２（ｎＴ）を入力して演算処理させることにより，前記式（１）で表される出力信号Ｙ（ｎＴ）に代えて，式（２）で表される出力信号Ｙ（ｎＴ）を出力することを特徴とする，ディジタル制御における位相進み補償装置である。
Ｙ（ｎＴ）＝Ｉ（ｎＴ）＋［［ａ４×Ｉ（ｎＴ）＋ａ５×Ｉ｛（ｎ−１）Ｔ｝］×ａ１−［ａ４×Ｉ｛（ｎ−１）Ｔ｝＋ａ５×Ｉ｛（ｎ−２）Ｔ｝］×ａ２］×ａ３（２）
［ただし，ｎは整数，ａｉ（ｉは１〜３）は非零の実数で１＋｛（ａ１−ａ２）×（ａ４＋ａ５）｝×ａ３＞０である。］

本発明の位相進み補償装置は，負帰還ループを持たない機能ブロック構成を用いた装置であるため，ディジタル制御において１ステップ分の遅れがなく，従来の位相進み補償回路では補償できなかった制御周期近辺の高周波領域の位相改善が可能である。特に，ディジタル制御器において制御周波数に近い周波数領域，特に制御周波数の１／１０程度以上の帯域の位相特性及び振幅特性を改善することが可能となる。また，ブロック構成が非常に単純であるため，演算量が少なくコンピュータ等で実装するときの演算処理の負荷を軽くすることができる。

以下，本発明の実施の形態を図を用いて詳細に説明する。なお，各図の符号について，対応する部分を示す符号は同一として理解し易くした。

＜第一の実施の形態＞
第一の実施の形態として，金属材料の一つである鋼板の熱間連続圧延機におけるスタンド間張力制御系に本発明を適用した場合の一例を説明する。

図１の（ａ）は，請求項１に記載の第一の発明の実施の形態のブロック構成の例である。F（z）はディジタル制御装置，G(s)は制御対象を表している。G(s)の出力からの負帰還ループ部に１２で示された第一の発明の位相進み補償装置１２を実装する。G(s)の出力信号を位相進み補償装置１２の入力信号Ｉ(ｎＴ)とし，Ｙ(ｎＴ)を位相進み補償装置１２の出力信号とする。第一の実施の形態に係る位相進み補償装置１２は，入力された入力信号Ｉ(ｎＴ)に対して，以下のような演算を行い，出力信号Ｙ(ｎＴ)を出力する。まず，入力された入力信号Ｉ(ｎＴ)に係数ａ１を乗算（第１の乗算手段１１）する。また，入力信号Ｉ(ｎＴ)を１ステップ遅延（第１の遅延手段１３）させて得られる信号Ｉ{(ｎ-1)Ｔ}に係数ａ２を乗算（第２の乗算手段１４）する。第１の乗算手段１１による乗算結果ａ１×Ｉ(ｎＴ)から第２の乗算手段による乗算結果ａ２×Ｉ｛（ｎ−１）Ｔ｝を減算し，この減算結果[ａ１×Ｉ(ｎＴ)−ａ２×Ｉ｛（ｎ−１）Ｔ｝]に係数ａ３を乗算（第３の乗算手段１５）する。入力信号Ｉ(ｎＴ)と，第３の乗算手段１５による乗算結果[ａ１×Ｉ(ｎＴ)−ａ２×Ｉ｛（ｎ−１）Ｔ｝]×ａ３とを加算（第１の加算手段１６）し，加算結果Ｉ(ｎＴ)＋[ａ１×Ｉ(ｎＴ)−ａ２×Ｉ｛（ｎ−１）Ｔ｝]×ａ３を出力信号Ｙ(ｎＴ)として出力する。以上の第一の実施の形態によれば，位相進み補償装置１２は，出力信号Ｙ（ｎＴ）の演算に出力信号Ｙ{(ｎ-１)Ｔ}を含まない，すなわち，内部に負帰還ループを持たない位相進み補償が実現される。

本実施の形態では式（１）に示すように，出力信号Ｙ(ｎＴ)は入力信号Ｉ（ｎＴ）の関数にて表現される。
ａｉ（ｉは１〜３）は非零の実数として，
Ｙ(ｎＴ)=Ｉ(ｎＴ)＋[ａ１×Ｉ(ｎＴ)−ａ２×Ｉ｛（ｎ−１）Ｔ｝]×ａ３（１）
なお，上式によると，ａ３＝０とした場合にＹ(ｎＴ)=Ｉ(ｎＴ)となり，本発明を実装する前の状態へ簡単に戻すことが可能である。

また，上式によると，入力信号の周波数が限りなく０に近くなった場合，Ｉ（ｎＴ）≒Ｉ｛（ｎ−１）Ｔ｝となる。すなわち，低周波成分の出力ゲインは，１＋（ａ１−ａ２）×ａ３の値に漸近する。出力０になると，Ｙ（ｎＴ）＝０となり，制御対象のフィードバック信号が０となる。また，この値が負の値になると，制御対象のフィードバック信号の符号が反転して正帰還となる。よって，１＋（ａ１−ａ２）×ａ３＞０が条件である。さらに，ａ１＝ａ２とすることで，低周波成分の出力ゲインは１（０ｄＢ）となる。

仮に制御周期20(msec)（すなわち制御周波数２π/0.02(rad/sec)）の場合，各係数をａ１＝０．９，ａ２＝１．０，ａ３＝１．０と設定することにより周波数位相特性はボード線図１（ｂ）に示したようになり，周波数20(rad/sec)付近以上の位相を改善することが可能である。

そして，図１（ｂ）の矢印で示す制御周波数１７にて位相が０に収束し，高周波ゲインの増加も制御周期までを考えればよいため，位相進み補償が成り立つ。図４の従来型の位相進み補償をディジタル演算によって同じ制御周波数で実行したときのボード線図である図５（ｂ）のような位相の遅れやゲインピークは発生しない。

上記の各係数の例の導出はディジタルでのボード線図を描写可能なソフトにて周波数位相特性を見ながら探索的に導出した。ａ１，ａ２，及びａ３の値を決めるに際し，図６にはａ１，ａ２，及びａ３の値をそれぞれ変化させた場合の周波数位相特性の変化を表したものである。（ａ）はａ２＝１．０，ａ３＝１．０として，ａ１の値を１．５（実線），１．０（点線），０．５（破線）と変化させた場合の周波数特性である。また，（ｂ）はａ１＝１．０，ａ３＝１．０として，ａ２の値を１．５（実線），１．０（点線），０．５（破線）と変化させた場合の周波数特性である。さらに，（ｃ）はａ１＝１．０，ａ２＝１．０として，ａ３の値を１．５（実線），１．０（点線），０．５（破線）と変化させた場合の周波数特性である。ａ１とａ２にて入力信号の低周波成分のゲインを決定し，ａ３にて高周波成分のゲインを決定することが望ましい。

＜第二の実施の形態＞
次に，第二の実施の形態について説明する。第一の実施の形態の場合，20(rad/sec)付近の位相をさらに進めようと，位相進みの立ち上がり周波数を下げた場合，図１（ｂ）の矢印で示す制御周波数１７付近のゲインがさらに増幅されてしまい，実装する場合に高周波のノイズ成分を助長してしまう。そこで，図２（ａ）に示すように，上記第一の発明の位相進み補償装置を多段構成にした第二の発明の構成とすることが望ましい。

第二の実施の形態に係る位相進み補償装置２２は，入力された入力信号Ｉ(ｎＴ)に対して，以下のような演算を行い，出力信号Ｙ(ｎＴ)を出力する。まず，入力された入力信号Ｉ(ｎＴ)に係数ａ４を乗算（第４の乗算手段２１）する。また，入力信号I(ｎＴ)を１ステップ遅延(１/Ｚ)（第２の遅延手段２３）させて得られる信号Ｉ{(ｎ-1)Ｔ}に係数ａ５を乗算（第５の乗算手段２４）する。第４の乗算手段２１による乗算結果ａ４×Ｉ(ｎＴ)と，第５の乗算手段２４による乗算結果ａ５×ａ５×I{(ｎ-１)Ｔ}とを加算（第２の加算手段２５）して得られた加算結果[ａ４×Ｉ(ｎＴ)＋ａ５×I{(ｎ-１)Ｔ}]を出力する。そして，位相進み補償装置２２は，この加算結果[ａ４×Ｉ(ｎＴ)＋ａ５×I{(ｎ-１)Ｔ}]を入力信号として，上記の第一の実施の形態と同様の演算を行う。即ち，位相進み補償装置２２は，入力された入力信号[ａ４×Ｉ(ｎＴ)＋ａ５×I{(ｎ-１)Ｔ}]に係数ａ１を乗算（第１の乗算手段１１）する。

また，入力信号[ａ４×Ｉ(ｎＴ)＋ａ５×I{(ｎ-１)Ｔ}]を１ステップ遅延(１/Ｚ)（第１の遅延手段１３）させた信号[ａ４×Ｉ｛（ｎ−１）Ｔ｝＋ａ５×I{(ｎ-２)Ｔ}]に係数ａ２を乗算（第２の乗算手段１４）する。第１の乗算手段１１による乗算結果[ａ４×Ｉ(ｎＴ)＋ａ５×I{(ｎ-１)Ｔ}]×ａ１から第２の乗算手段による乗算結果[ａ４×Ｉ｛（ｎ−１）Ｔ｝＋ａ５×I{(ｎ-２)Ｔ}]×ａ２を減算し，この減算結果［［ａ４×Ｉ(ｎＴ)＋ａ５×Ｉ｛（ｎ−1）Ｔ｝］×ａ１−［ａ４×Ｉ｛（ｎ−1）Ｔ｝＋ａ５×Ｉ｛（ｎ−２）Ｔ｝］×ａ２］に係数ａ３を乗算（第３の乗算手段１５）する。入力信号Ｉ(ｎＴ)と，第３の乗算手段１５による乗算結果［［ａ４×Ｉ(ｎＴ)＋ａ５×Ｉ｛（ｎ−1）Ｔ｝］×ａ１−［ａ４×Ｉ｛（ｎ−1）Ｔ｝＋ａ５×Ｉ｛（ｎ−２）Ｔ｝］×ａ２］×ａ３とを加算（第１の加算手段１６）し，加算結果Ｉ(ｎＴ)＋［［ａ４×Ｉ(ｎＴ)＋ａ５×Ｉ｛（ｎ−1）Ｔ｝］×ａ１−［ａ４×Ｉ｛（ｎ−1）Ｔ｝＋ａ５×Ｉ｛（ｎ−２）Ｔ｝］×ａ２］×ａ３を出力信号Ｙ(ｎＴ)として出力する。以上の第二の実施の形態によれば，位相進み補償装置１２は，高周波ゲインを抑えつつディジタル制御における制御周期付近の位相改善を図ることが可能となる。

上記装置構成の実施の形態は以下の式にて表されるように，入力信号I（ｎＴ）の関数にて表現される。
ａｉ（ｉは１〜３）は非零の実数として，
Ｙ(ｎＴ)=Ｉ(ｎＴ)＋［[ａ４×Ｉ(ｎＴ)＋ａ５×Ｉ｛（ｎ-1）Ｔ｝]×ａ１−[ａ４×Ｉ｛（ｎ-1）Ｔ｝＋ａ５×Ｉ｛（ｎ−２）Ｔ｝]×ａ２］×ａ３（２）

なお，上式によると，ａ３＝０とした場合にＹ(ｎＴ)=Ｉ(ｎＴ)となり，本発明を実装する前の状態へ簡単に戻すことが可能である。また，上式によると，入力信号の周波数が限りなく０に近くなった場合，Ｉ（ｎＴ）≒Ｉ｛（ｎ−１）Ｔ｝≒Ｉ｛（ｎ−２）Ｔ｝となる。すなわち，低周波成分の出力ゲインは１＋｛（ａ１−ａ２）×（ａ４＋ａ５）｝×ａ３の値に漸近する。出力ゲインが０になると，Ｙ（ｎＴ）＝０となり，制御対象のフィードバック信号が０となる。また，この値が負の値になると，制御対象のフィードバック信号の符号が反転して正帰還となる。よって，１＋｛（ａ１−ａ２）×（ａ４＋ａ５）｝×ａ３＞０が条件である。
さらに，入力Ｉ（ｎＴ）の周波数が限りなく０に近い場合，図２の（ａ）の第２の加算手段２５におけるゲインが１となるように，ａ４＋ａ５＝１とすることが望ましい。なお，ａ４＝１，ａ５＝０とすることで，第一の発明の形態である図１の（ａ）と同様の構成となる。仮に各係数をａ１＝０．７，ａ２＝１．０，ａ３＝１．０，ａ４＝０．６，ａ５＝０．４と設定することにより，周波数位相特性は図２（ｂ）となり，周波数20(rad/sec)付近以上の位相を改善しつつ，高周波ゲインを抑えることが可能である。また，請求項１，２の装置共，係数ａ３を零とすることにより，簡単に本発明の制御ロジックを不使用とすることが可能である。

図７はａ４並びにａ５を変化させた場合の周波数位相特性の変化を表したものである。制御周期直近のゲイン特性を変化させるために，ａ１＝０．７，ａ２＝１，ａ３＝１，で一定とし，ａ４＝１．０，ａ５＝０．０（実線），ａ４＝０．５，ａ５＝０．５（点線），ａ４＝０．３，ａ５＝０．７（破線）と変化させた場合である。ａ１，ａ２，ａ３の値の変化による周波数位相特性の変化は第一の実施の形態と同様である。ａ４の値を小さくすることによって，図７の矢印で示す制御周波数１７近辺の高周波成分のゲインを下げることができるが，同時に位相遅れも大きくなるため，本例では実際にアクチュエータが反応できない１０２(rad/sec)以上の位相遅れは許容できるため，ａ４＝０．６，ａ５＝０．４を採用した。

図３は熱間連続圧延機のスタンド間張力ＩＬＱ制御（ＩＬＱ：ＩｎｖｅｒｓｅＬｉｎｅａｒＱｕａｄｒａｔｉｃ）の張力検出値をフィードバックする部分に本発明の位相進み補償装置を配備した場合のシミュレーション結果である。このスタンド間張力制御方法は，圧延スタンドロール速度及びルーパ高さを制御して張力を一定に保つ制御方法であり，制御周期20msec，圧延スタンドロール速度制御用のミルモータの応答30(rad/sec)，ルーパ高さ制御用モータの応答10(rad/sec)としてシミュレーションを行った。条件は，張力指令値，ルーパ高さ指令値を一定とし，外乱として一様分布ランダム外乱を張力変動として与えた。

（ａ）は本発明の装置不使用の場合のシミュレーション結果である。張力フィードバック信号の検出に遅れがあるために制御系が発散する場合を模擬している。チャートは上から順に，実際の張力偏差，ディジタル化された張力偏差のフィードバック信号（補償器前），ディジタル化された張力偏差のフィードバック信号（補償器後），及び実際のルーパ角度偏差である。ただし，（ａ）では本発明の補償器を使用していないため，上記フィードバック信号（補償器前）とフィードバック信号（補償器後）のチャートは同一となっている。（ｂ）は，（ａ）の制御系の張力検出値のフィードバック部分に上述した第一の実施の形態の装置を配備した場合であり，ハンチングが収まり，安定化している。しかし，補償器前後の張力偏差のフィードバック信号を比較すると，補償器後の信号に高周波の成分が大きく乗っていることがわかる。そこで，さらに（ｃ）は上述した第二の実施の形態の装置を配備した場合であり，（ｂ）に比べて補償器後の張力偏差のフィードバック信号の高周波のノイズ成分の増加を軽減できている。

（ａ）は第一の実施の形態のディジタル制御における位相進み補償装置，（ｂ）はそのボード線図である。（ａ）は第二の実施の形態のディジタル制御における位相進み補償装置，（ｂ）はそのボード線図である。（ａ）は熱間連続圧延機におけるスタンド間ルーパ制御シミュレーション結果（位相進み補償装置なし）で，グラフ上から実績張力，フィードバックの張力信号，同左，ルーパ角度実績を表す。（ｂ）は（ａ）のシミュレーションの張力フィードバック部分に第一の実施の形態の位相進み補償装置を付加した場合のシミュレーション結果で，グラフ上から実績張力，フィードバックの張力信号，進み補償回路を通した後の張力信号，ルーパ角度実績を表す。（ｃ）は（ａ）のシミュレーションの張力フィードバック部分に第二の実施の形態の位相進み補償装を付加した場合のシミュレーション結果で，グラフ上から実績張力，フィードバックの張力信号，進み補償回路を通した後の張力信号，ルーパ角度実績を表す。（ａ）は従来の位相進み補償装置，（ｂ）はそのボード線図である。従来型の負帰還ループ構成を持つ，ディジタル信号処理による位相進み補償装置の周波数位相特性の例（制御周期20(msec)）で，（ａ）は中心周波数1(rad/sec)，（ｂ）は中心周波数20[rad/sec]のボード線図である。第１の実施の形態において，（ａ）はａ１を変化させた場合の周波数位相特性の変化を表した図，（ｂ）はａ２を変化させた場合の周波数位相特性の変化を表した図，（ｃ）はａ３を変化させた場合の周波数位相特性の変化を表した図である。第２の実施の形態において，ａ４並びにａ５を変化させた場合の周波数位相特性の変化を表した図である。

符号の説明

１１第１の乗算手段
１２第１の実施の形態の位相進み補償装置
１３第１の遅延手段
１４第２の乗算手段
１５第３の乗算手段
１６第１の加算手段
１７制御周波数
２１第４の乗算手段
２２第２の実施の形態の位相進み補償装置
２３第２の遅延手段
２４第５の乗算手段
２５第２の加算手段
４１一般的な位相進み補償の表現
４２実際に使用する際のブロック線図
４３負帰還ループの入力点
４４負帰還ループの出力点

Claims

制御周期Ｔで１ステップずつ処理するディジタル制御における入力信号の位相を進める位相進み補償装置において，
入力信号Ｉ（ｎＴ）に係数ａ１を乗算して出力する第1の乗算手段と，
前記入力信号I（ｎＴ）を１ステップ遅延させた遅延信号I｛（ｎ−１）Ｔ｝を出力する第１の遅延手段と，
遅延信号に係数ａ２を乗算して出力する第２の乗算手段と，
前記第１の乗算手段が出力した出力信号から，前記第２の乗算手段が出力した出力信号を減算し，当該減算結果に係数ａ３を乗算して出力する第３の乗算手段と，
前記入力信号Ｉ（ｎＴ）と，前記第３の乗算手段が出力した出力信号とを加算し，式（１）で表される出力信号Ｙ（ｎＴ）を出力する第１の加算手段とを備えることを特徴とする，ディジタル制御における位相進み補償装置。
Ｙ（ｎＴ）＝Ｉ（ｎＴ）＋［ａ１×Ｉ（ｎＴ）−ａ２×Ｉ｛（ｎ−１）Ｔ｝］×ａ３（１）
［ただし，ｎは整数，ａｉ（ｉは１〜３）は非零の実数で１＋（ａ１−ａ２）×ａ３＞０である。］
請求項１に記載のディジタル制御における位相進み補償装置において，
さらに，
前記入力信号Ｉ（ｎＴ）に係数ａ４を乗算して出カする第４の乗算手段と，
前記入力信号Ｉ（ｎＴ）を１ステップ遅延させて遅延信号Ｉ｛（ｎ―１）Ｔ｝を出力する第２の遅延手段と，
前記第２の遅延手段が出力した遅延信号に係数ａ５を乗算して出力する第５の乗算手段と，
前記第４の乗算手段が出力した出力信号と，前記第５の乗算手段が出力した出力信号とを加算し，信号Ｉ２（ｎＴ）として出力する第２の加算手段とを備え，
前記第１の乗算手段及び前記第１の遅延手段において，前記入力信号Ｉ（ｎＴ）の代わりに前記第２の加算手段が出力した前記Ｉ２（ｎＴ）を入力して演算処理させることにより，前記式（１）で表される出力信号Ｙ（ｎＴ）に代えて，式（２）で表される出力信号Ｙ（ｎＴ）を出力することを特徴とする，ディジタル制御における位相進み補償装置。
Ｙ（ｎＴ）＝Ｉ（ｎＴ）＋［［ａ４×Ｉ（ｎＴ）＋ａ５×Ｉ｛（ｎ―１）Ｔ｝］×ａ１−［ａ４×Ｉ｛（ｎ―１）Ｔ｝＋ａ５×Ｉ｛（ｎ―２）Ｔ｝］×ａ２］×ａ３（２）
［ただし，ｎは整数，ａｉ（ｉは１〜３）は非零の実数で１＋｛（ａ１−ａ２）×（ａ４＋ａ５）｝×ａ３＞０である。］