JP4845056B2 - ファイバ基板素子の製造方法およびファイバ基板素子 - Google Patents

ファイバ基板素子の製造方法およびファイバ基板素子 Download PDF

Info

Publication number
JP4845056B2
JP4845056B2 JP2008094027A JP2008094027A JP4845056B2 JP 4845056 B2 JP4845056 B2 JP 4845056B2 JP 2008094027 A JP2008094027 A JP 2008094027A JP 2008094027 A JP2008094027 A JP 2008094027A JP 4845056 B2 JP4845056 B2 JP 4845056B2
Authority
JP
Japan
Prior art keywords
conductive film
fiber
film
fiber substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008094027A
Other languages
English (en)
Other versions
JP2009244782A (ja
Inventor
偉銘 周
章文 中嶋
久 小相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2008094027A priority Critical patent/JP4845056B2/ja
Publication of JP2009244782A publication Critical patent/JP2009244782A/ja
Application granted granted Critical
Publication of JP4845056B2 publication Critical patent/JP4845056B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

この発明は、略矩形のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子の製造方法およびファイバ基板素子に関するものである。
通常、ディスプレイに用いられる基板は、ガラス基板などの2次元の平板基板である。2次元基板は、製造コストを下げるために、基板の大型化が進められていた。液晶ディスプレイなどに用いられる基板は、フロート法などで作られた板ガラスを研削、研磨し、所定のサイズに切断して使用されている。
2次元基板を用いた場合、ディスプレイを大型化すると、画素数は画面の大きさの2乗に比例して多くなる。この結果、画素の不良発生率が同じ場合、画面を大型化することによって歩留まりが著しく低下してしまう。また、1枚当たりの製造コストも高くなるので、歩留まりに反比例して製造コストが高くなってしまう。これは、画面上の一箇所でも素子に不良があると、その部分あるいはその周辺だけを交換して修理することができないからである。
一方、ディスプレイに関して、断面形状が矩形や円形等のファイバを基板とし、この基板上に発光素子を集積化したファイバ型発光素子を用いて、このファイバ型発光素子を平行に多数並べてアレイ化した平面状のディスプレイを作成するものがある(特許文献1参照)。
特表2002−538502号公報
しかしながら、ファイバ型発光素子などのファイバ基板素子において、ファイバ基板上に発光素子などの素子を形成する場合、絶縁膜を挟む導電膜間を接続する多層構造を形成する必要が生じ、この場合、導電膜間の絶縁膜にコンタクトホールを形成し、このコンタクトホールを介して電気的な接触を得るようにしていたが、このコンタクトホールの形成は、工程が複雑であり時間と労力とがかかるという問題点があった。
たとえば、ファイバ基板素子上に、有機EL素子を形成する場合、発光層である有機層は、水分および酸素に弱いため、有機層上に空気を遮断するためのアルミナ(Al)層を設けるが、有機層の直上には有機層を発光させるための電極としての導電層が設けられ、この導電層を介してアルミナ層が覆われ、さらにこのアルミナ層の上部に外部との通電を行うための電極としての導電層が設けられる。この場合、アルミナ層を挟む導電層間を電気的に導通させる必要があり、アルミナ層に導電層間を接続するコンタクトホールを形成して電気的な導通を形成していたため、微細なコンタクトホールを形成するために特殊な装置や技術が必要となり、コストがかかるという問題点があった。
そこで、この発明は、上記に鑑みてなされたものであって、ファイバ基板素子上に形成された絶縁膜を挟む導電膜間の電気的接続を容易に得ることができるファイバ基板素子の製造方法およびファイバ基板素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、この発明にかかるファイバ基板素子の製造方法は、断面が略矩形状のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子の製造方法であって、前記ファイバの一の面に、透明電極および有機層からなる発光素子を形成する素子形成工程と、該発光素子上および該一の面に隣接する他面にわたって第1導電膜を形成する第1導電膜形成工程と、少なくとも前記一の面の第1導電膜を覆う絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜を覆うとともに前記他面に形成された前記第1導電膜を覆うように前記一の面および前記他面にわたって第2導電膜を形成し、前記他面上で前記第1導電膜と前記第2導電膜とを電気的に接続する第2導電膜形成工程と、を含むことを特徴とする。
また、この発明にかかるファイバ基板素子の製造方法は、上記の発明において、前記素子形成工程は、少なくとも前記ファイバの一の面に前記透明電極を形成する工程と、前記一の面上に前記透明電極を介して有機層を形成する工程と、前記有機層の形成された以外の前記透明電極上に絶縁層を形成する工程と、を含むことを特徴とする。
また、この発明にかかるファイバ基板素子は、断面が略矩形のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子であって、前記ファイバの一の面に形成された発光素子と、該発光素子上および該一の面に隣接する他面にわたって形成された第1導電膜と、少なくとも前記一の面の第1導電膜を覆って形成した絶縁膜と、前記絶縁膜を覆うとともに前記他面に形成された前記第1導電膜を覆うように前記一の面および前記他面にわたって形成され、前記他面上で前記第1導電膜と前記第2導電膜とを電気的に接続する接続部を有した第2導電膜と、を備えたことを特徴とする。
また、この発明にかかるファイバ基板素子は、上記の発明において、前記発光素子は、少なくとも前記ファイバの一の面に形成された透明電極と、前記一の面上に前記透明電極を介して形成された有機層と、前記有機層の形成された以外の前記透明電極上に形成された絶縁層と、からなることを特徴とする。
この発明によれば、断面が略矩形状のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子を製造する際、前記ファイバの一の面に、透明電極および有機層からなる発光素子を形成し、その後、該発光素子上および該一の面に隣接する他面にわたって第1導電膜を形成し、さらに少なくとも前記一の面の第1導電膜を覆う絶縁膜を形成し、その後、前記絶縁膜を覆うとともに前記他面に形成された前記第1導電膜を覆うように前記一の面および前記他面にわたって第2導電膜を形成し、前記他面上で前記第1導電膜と前記第2導電膜とを電気的に接続するようにしているので、前記一の面上でコンタクトホールを形成しなくてよいので、ファイバ基板素子上に形成された絶縁膜を挟む導電膜間の電気的接続を容易に得ることができる。
以下、図面を参照して、この発明にかかるファイバ基板素子の製造方法およびファイバ基板素子の好適な実施の形態を詳細に説明する。なお、この実施の形態によってこの発明が限定されるものではない。
(実施の形態)
図1は、この発明の実施の形態にかかるファイバ基板素子の構成を示す横断面図である。図1において、まず略矩形の線状部材であるファイバ基板1は、4つの表面1a〜1dが形成されている。この1つの表面1aを覆い、かつ表面1aに隣接する表面1b,1cのうちのいずれか一方、たとえば表面1bの一部を覆うように第1導電膜2を形成する。その後、表面1bに形成された第1導電膜2の端部が少なくとも露出するように第1導電膜2を覆う絶縁膜3を形成する。その後、表面1a,1b上の絶縁膜2を覆い、かつ表面1b上の第1導電膜2の露出部分を覆うように第2導電膜4を形成する。この結果、第1導電膜2と第2導電膜4との間には、表面1b上で接続部5が形成され、電気的な接続がなされる。すなわち、表面1b上で第2導電膜4が絶縁膜3をオーバーラップする膜形成を行うことによって第1導電膜2との間の電気的接続が実現される。
従来は、表面1a上で、第1導電膜2と第2導電膜4との間に絶縁膜3が形成された多層膜を形成した場合であって、第1導電膜2と第2導電膜4との間の電気的接続を行う場合、表面1a上に絶縁膜3を貫通するコンタクトホールを形成して電気的に接続していたが、この実施の形態では、コンタクトホールを形成せず、表面1aに隣接する表面1bあるいは表面1c上に、第1導電膜2と第2導電膜4とが直接接続する構成としているため、時間と労力とをかけずに第1導電膜2と第2導電膜4との間の電気的接続構成を実現できる。
特に、このような構成は、ファイバ基板1上に有機EL素子を形成する場合に有用である。図2は、ファイバ基板1上に有機EL素子が形成されたファイバ基板素子の構成を示す横断面図である。このファイバ基板素子は、まず、図示しないリールに巻かれて断面が略矩形の石英等からなる光透過性のファイバ基板1を用意し、発光素子である有機EL素子を形成するための基板として用いる。このファイバ基板1の断面は、たとえば250μm×250μmである。また、略矩形のファイバ基板1を製造する場合、母材の断面を略矩形にすればよい。ここで、略矩形形状とは、略四角形状に限らず、略矩形の一辺がレンズ状に凸に成形された形状、または略矩形の一辺がレンズ状に凸に成形され、その反対辺に凹みが成形された形状等を示す。
なお、光透過性のファイバ基板1としては、石英の他に、ホウケイ酸塩若しくはソーダ石灰ガラス、サファイヤ、その他の適切なガラス材料等のガラスファイバ、またはメタクリル酸メチル(PMMA)、ポリカーボネート、アクリル、マイラ、ポリエステル、ポリイミド、その他の適切なプラスチック材料等からなるプラスチックファイバを用いても良い。
つぎに、ファイバ基板1をリールから引き出して図示しない成膜装置内に導き、図2に示すように、その外周のうち隣り合う表面1a,1b,1cの上にスパッタ法によって透明電極としてのITO膜11を形成する。
その後、光透過性の保護絶縁膜としてのSiO膜12をITO膜11上に形成する。図示しないレジストを表面1a上に塗布し、有機層12を形成すべき領域を露光、現像してパターニングし、有機層12が堆積される開口部を形成する。この開口部は、ファイバ基板1の長手方向に沿って間隔をおいて複数形成され、それらの平面の大きさは、たとえば50μm×50μm以下である。その後、ドライエッチングによってこの開口部下のSiO膜を除去し、さらに有機層13を堆積し、レジスト膜を除去することによって有機層13が形成される。その後、この有機層13をITO膜11と挟む電極としての第1Au膜14を蒸着する。
この有機層13は、上述したように、水分および酸素に弱いため、空気に触れないようにする必要があるため、有機層13を覆うようにAl膜15を形成するとともに、表面1bの第1Au膜14端部が露出するようにAl膜15を形成する。
さらに、Al膜15を覆うとともに、表面1bにおいて露出した第1Au膜14端部を覆う第2Au膜16を形成する。これによって、第1Au膜14と第2Au膜16とは、表面1bで第2Au膜16がAl膜15をオーバーラップした接続部17において電気的に接続されることになる。この結果、表面1a上にコンタクトホールを形成せずに、簡易に第1Au膜14と第2Au膜16とを電気的に接続することができる。
この有機EL素子は、ITO膜11と第2Au膜16との間に電流を流すことによって、有機層13が発光し、ファイバ基板1の表面1dから図2に示した矢印の方向に発光した光が出射されることになる。
ここで、図3に示すように、有機EL素子である発光素子20は、ファイバ基板1の長手方向に所定間隔をもって配置される。そして、ITO膜11は、長手方向に沿って連続的に形成される。一方、第1Au膜14および第2Au膜16は、有機層13の周辺領域のみに形成される。このファイバ基板素子が長手方向に垂直な方向にアレイ配置されることによって、2次元の表示装置を形成することができる。この場合、このITO膜11
選択ライン信号配線として機能し、アレイ配列方向に隣接する第2Au膜16間を金属線などで接続することによって第2Au膜は、データラインセグメント配線の素子電極として機能する。なお、発光素子20の近傍にそれぞれTFTを形成することによってアクティブマトリクス方式の表示装置を実現することができる。
この発明の実施の形態にかかるファイバ基板素子の構成を示す横断面図である。 この発明の実施の形態にかかるファイバ基板素子を、有機EL素子を有したファイバ基板素子に適用した構成を示す横断面図である。 図2に示したファイバ基板素子の構成を示す斜視図である。
符号の説明
1 ファイバ基板
1a〜1d 表面
2 第1導電膜
3 絶縁膜
4 第2導電膜
5,17 接続部
11 ITO膜
12 SiO
13 有機層
14 第1Au膜
15 Al
16 第2Au膜

Claims (4)

  1. 断面が略矩形状のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子の製造方法であって、
    前記ファイバの一の面に、透明電極および有機層からなる発光素子を形成する素子形成工程と、
    該発光素子上および該一の面に隣接する他面にわたって第1導電膜を形成する第1導電膜形成工程と、
    少なくとも前記一の面の第1導電膜を覆う絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜を覆うとともに前記他面に形成された前記第1導電膜を覆うように前記一の面および前記他面にわたって第2導電膜を形成し、前記他面上で前記第1導電膜と前記第2導電膜とを電気的に接続する第2導電膜形成工程と、
    を含むことを特徴とするファイバ基板素子の製造方法。
  2. 前記素子形成工程は、
    少なくとも前記ファイバの一の面に前記透明電極を形成する工程と、
    前記一の面上に前記透明電極を介して有機層を形成する工程と、
    前記有機層の形成された以外の前記透明電極上に絶縁層を形成する工程と、
    を含むことを特徴とする請求項1に記載のファイバ基板素子の製造方法。
  3. 断面が略矩形のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子であって、
    前記ファイバの一の面に形成された発光素子と、
    該発光素子上および該一の面に隣接する他面にわたって形成された第1導電膜と、
    少なくとも前記一の面の第1導電膜を覆って形成した絶縁膜と、
    前記絶縁膜を覆うとともに前記他面に形成された前記第1導電膜を覆うように前記一の面および前記他面にわたって形成され、前記他面上で前記第1導電膜と前記第2導電膜とを電気的に接続する接続部を有した第2導電膜と、
    を備えたことを特徴とするファイバ基板素子。
  4. 前記発光素子は、
    少なくとも前記ファイバの一の面に形成された透明電極と、
    前記一の面上に前記透明電極を介して形成された有機層と、
    前記有機層の形成された以外の前記透明電極上に形成された絶縁層と、
    からなることを特徴とする請求項3に記載のファイバ基板素子。
JP2008094027A 2008-03-31 2008-03-31 ファイバ基板素子の製造方法およびファイバ基板素子 Expired - Fee Related JP4845056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008094027A JP4845056B2 (ja) 2008-03-31 2008-03-31 ファイバ基板素子の製造方法およびファイバ基板素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008094027A JP4845056B2 (ja) 2008-03-31 2008-03-31 ファイバ基板素子の製造方法およびファイバ基板素子

Publications (2)

Publication Number Publication Date
JP2009244782A JP2009244782A (ja) 2009-10-22
JP4845056B2 true JP4845056B2 (ja) 2011-12-28

Family

ID=41306703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008094027A Expired - Fee Related JP4845056B2 (ja) 2008-03-31 2008-03-31 ファイバ基板素子の製造方法およびファイバ基板素子

Country Status (1)

Country Link
JP (1) JP4845056B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489280A (en) * 1987-09-30 1989-04-03 Alps Electric Co Ltd El device for light source
JP4273674B2 (ja) * 2001-04-19 2009-06-03 セイコーエプソン株式会社 照明装置及びその製造方法、並びにこれを用いた表示装置、電子機器
JP4934277B2 (ja) * 2004-12-01 2012-05-16 古河電気工業株式会社 ファイバー基板を用いた表示装置の画素構成体及びその製造方法

Also Published As

Publication number Publication date
JP2009244782A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
US11262630B2 (en) Display panel and method of manufacturing the same
JP6807178B2 (ja) 表示装置、表示装置の製造方法
CN107799550B (zh) 柔性显示器
JP6756538B2 (ja) 表示装置
KR102530826B1 (ko) 표시 장치
CN111540772B (zh) 柔性显示装置
KR101908501B1 (ko) 터치 스크린 일체형 유기 발광 표시 장치 및 이의 제조 방법
KR102334815B1 (ko) 발광 장치 및 박리 방법
US9952713B2 (en) Touch panel, display device, and touch panel manufacturing method
USRE47701E1 (en) Display panel and method of manufacturing the same
JP2018112859A (ja) 表示装置
US10303317B2 (en) Touch sensor provided with a circularly polarizing plate, and image display device
TWI782380B (zh) 顯示裝置
CN109448564B (zh) 一种显示面板及其制作方法、显示装置
KR102674786B1 (ko) 멀티스크린 표시장치 및 이의 제조방법
TWI490738B (zh) 觸控面板及觸控液晶顯示裝置
JP4845056B2 (ja) ファイバ基板素子の製造方法およびファイバ基板素子
KR20150134010A (ko) 터치윈도우
KR102093717B1 (ko) 표시 패널 및 이의 제조 방법
JP4904304B2 (ja) ファイバアレイ製造方法およびファイバアレイ製造装置
JP4795401B2 (ja) ファイバ基板接合素子の製造方法およびファイバ基板接合素子
TWI841917B (zh) 電子裝置
US20230197733A1 (en) Electronic device
JP4885171B2 (ja) ファイバ基板接合素子の製造方法
JP6517910B2 (ja) タッチセンサ内蔵有機el装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4845056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees