図6は直接拡散方式によるスペクトラム拡散通信装置であるCDMA用無線機の一例の構成図である。図1中、1はアンテナ、2は送信部、3は受信部、4はアンテナ1を送信部2と受信部3で共用するためのデュプレクサ(アンテナ共用器)である。
送信部2において、5は送信データを符号化するエンコーダ、6はエンコーダ5が出力する符号化データを入力してマッピングおよび拡散処理を行い、I/Q信号を生成するマッピング・拡散回路、7はマッピング・拡散回路6が出力するI/Q信号の波形成形を行う波形成形フィルタである。
8は波形成形フィルタ7が出力するI/Q信号をデジタル信号からアナログ信号に変換するD/A変換回路、9はD/A変換回路8が出力するI/Q信号を直交変調する直交変調回路、10は直交変調回路9が出力する直交変調信号(IF信号)を送信信号(RF信号)に変換するRF/IF回路である。
受信部3において、11はデュプレクサ4が出力する受信信号(RF信号)をIF信号に変換するRF/IF回路、12はRF/IF回路11が出力するIF信号を入力して直交検波を行い、I/Q信号を出力する直交検波回路、13は直交検波回路12が出力するI/Q信号をアナログ信号からデジタル信号に変換するA/D変換回路である。
14はA/D変換回路13が出力するI/Q信号を入力してレイク(Rake)合成のためのパスサーチを行うパスサーチ回路、15はA/D変換回路13が出力するI/Q信号を入力し、パスサーチ回路14によるパスサーチ結果に基づいてデータ復調を行う復調回路、16は復調回路15が出力する復調データを復号して受信データを出力するデコーダである。
図7は図6に示すCDMA用無線機の受信部3などに使用される従来の自動周波数制御装置(AFC)の一例の構成図である。図7中、20はRF/IF回路(図示せず)が出力するIF信号を入力して直交検波を行う直交検波回路であり、21はIF信号を2分岐するハイブリッド、22は後述する再生キャリア生成回路が出力する再生キャリアをπ/2だけ移相するπ/2移相回路である。
23はハイブリッド21が出力するIF信号とπ/2移相回路22が出力する再生キャリアとを掛け合わせるミキサ、24はミキサ23の出力信号から不要成分を除去してI信号を出力するローパスフィルタである。25はハイブリッド21が出力するIF信号と後述する再生キャリア生成回路が出力する再生キャリアとを掛け合わせるミキサ、26はミキサ25の出力信号から不要成分を除去してQ信号を出力するローパスフィルタである。
27は直交検波回路20が出力するI/Q信号をアナログ信号からデジタル信号に変換するA/D変換回路、28はA/D変換回路27が出力するI/Q信号を入力して、予測される符号(拡散符号又は拡散符号を反転させた符号)と受信信号との相関値を検出して相関値信号を出力する8タップ・マッチドフィルタ、29は予測される符号を8タップ・マッチドフィルタ28に供給する符号発生器である。
8タップ・マッチドフィルタ28において、30はA/D変換回路27が出力するI/Q信号を順にシフトする8タップ・シフトレジスタ、31は8タップ・シフトレジスタ30の出力信号と符号発生器29から与えられる予想される符号との相関を検出して相関値信号を出力する8タップ相関器である。
32は8タップ相関器31が検出した相関値を電力変換する電力変換回路、33は電力変換回路32による電力変換結果をソートするソート回路、34はソート回路33によるソート結果に基づいて、後述する基準発振器の発振周波数を制御する周波数制御信号SCを出力する周波数制御回路である。
35は周波数制御回路34が出力する周波数制御信号SCをデジタル信号からアナログ信号に変換するD/A変換回路、36はD/A変換回路35が出力する周波数制御信号により発振周波数が制御される温度補償付き水晶発振器(TCXO)からなる基準発振器である。
37は直交検波回路20に供給する再生キャリアを生成する再生キャリア生成回路であり、38はPLL(位相同期ループ)、39は電圧制御発振器(VCO)である。PLL38は、基準発振器36が出力する発振信号を基準信号、電圧制御発振器39が出力する発振信号を比較信号として動作し、電圧制御発振器39の発振信号を分周したものを再生キャリアとして出力するように構成されている。
図8は図6に示すCDMA用無線機の受信部3などに使用される従来の自動周波数制御装置の他の例の構成図である。図8中、40は受信信号を周波数変換して直交検波して得られるI/Q信号をデジタル信号に変換してなるI/Q信号を位相回転させて受信周波数の調整を行う位相回転部であり、41はI/Q信号を位相回転させる位相回転器、42は位相回転器41における位相回転量を制御するデジタル制御発振器である。
43は位相回転器41が出力するI/Q信号を入力して、予測される符号と受信信号との相関値を検出して相関値信号を出力する8タップ・マッチドフィルタ、44は予測される符号を8タップ・マッチドフィルタ43に供給する符号発生器である。
8タップ・マッチドフィルタ43において、45は位相回転器41が出力するI/Q信号を順にシフトする8タップ・シフトレジスタ、46は8タップ・シフトレジスタ45の出力信号と符号発生器44から与えられる予想される符号との相関を検出して相関値信号を出力する8タップ相関器である。
47は8タップ相関器46が検出した相関値を電力変換する電力変換回路、48は電力変換回路47による電力変換結果をソートするソート回路、49はソート回路48によるソート結果に基づいて、デジタル制御発振器42の発振周波数を制御する周波数制御信号SCを出力する周波数制御回路である。
図7に示す従来の自動周波数制御装置では、基準発振器36の発振周波数の調整により受信周波数制御が行われ、図8に示す従来の自動周波数制御装置では、デジタル制御発振器42の発振周波数の調整により受信周波数制御が行われるが、両者の本質的な差は小さい。周波数弁別手法としては、どちらも、相関値電力のピークを得る基準周波数偏差(Δfc)を挿引して求めるという手法を採用している。
即ち、図7に示す従来の自動周波数制御装置も、図8に示す従来の自動周波数制御装置も、受信信号の初期捕捉時、受信周波数を低い側から高い側へ(もしくは高い側から低い側へ)掃引し、図9に示すように、相関値電力のピークを得る受信周波数fcが受信信号周波数となるように制御して自動周波数制御を行うとするものである。
ちなみに、表1は位相回転による拡散利得の劣化を示すものである。ここでは、周波数偏差によって拡散利得がどの程度劣化するのかについて、定量的な評価がしやすいように、拡散シンボル内では均等に周波数変動し、かつ、各チップの振幅も一定としてモデルを単純化している。また、拡散率を大きくしていくことで、相互の偏差間の劣化量は漸近するので、拡散率(SF)として128を例にしている。
なお、図7や図8に示す従来の自動周波数制御装置のように、相関値のピークを得る基準周波数偏差(Δfc)を挿引して周波数弁別を行う自動周波数制御装置のほかに、逆拡散後の位相回転の時間変化によって周波数弁別を行うタイプの自動周波数制御装置も存在する。
特開2002−9671号公報
特開2002−94591号公報
以下、図1〜図5を参照して、本発明の第1実施形態〜第5実施形態について、図6に示すCDMA用無線機の受信部などに使用して好適な自動周波数制御装置を例にして説明する。
(第1実施形態)
図1は本発明の第1実施形態の構成図である。図1中、55は受信したCDMA信号を周波数変換して直交検波して得られるI/Q信号をアナログ信号からデジタル信号に変換してなるI/Q信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する8タップ・マッチドフィルタ、56は予測される符号を8タップ・マッチドフィルタ55に供給する符号発生器である。
8タップ・マッチドフィルタ55において、57は8タップ・マッチドフィルタ55に入力するI/Q信号を順にシフトする8タップ・シフトレジスタ、58は8タップ・シフトレジスタ57の出力信号を位相回転させて受信周波数の調整を行う位相回転部であり、59_1、59_8は位相回転器、60_1、60_8はデジタル制御発振器である。
位相回転器59_1は、8タップ・シフトレジスタ57の1タップ目の出力信号を位相回転させるものであり、デジタル制御発振器60_1は、位相回転器59_1の位相回転量を制御するものである。位相回転器59_8は、8タップ・シフトレジスタ57の8タップ目の出力信号を位相回転させるものであり、デジタル制御発振器60_8は、位相回転器59_8の位相回転量を制御するものである。
なお、8タップ・シフトレジスタ57の2タップ目〜7タップ目の出力信号に対応して設けられている位相回転器59_2〜59_7、および、位相回転器59_2〜59_7に対応して設けられているデジタル制御発振器60_2〜60_7は、図示を省略している。
本発明の第1実施形態では、デジタル制御発振器60_k(但し、k=1、2、…、8であり、以下、同様である。)は、後述する周波数制御回路が出力する周波数制御信号SCに発振周波数を制御されるものであり、I/Q信号の8タップ・シフトレジスタ57における遅延時間を考慮し、位相回転器59_kの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号SC(更新された周波数偏差情報)により8タップ・マッチドフィルタ55に入力するI/Q信号を位相回転させるとした場合に必要とされる位相回転量Δθのk倍のkΔθとなるように位相回転器59_kの位相回転量を制御する。
即ち、8タップ・シフトレジスタ57の1タップ目から8タップ目までの遅延時間を考慮すると、仮に8タップ・シフトレジスタ57に入力するI/Q信号に位相回転量Δθを与えた場合には、kタップ目の出力信号の位相回転量はkΔθとなる。そこで、本発明の第1実施形態では、位相回転器59_kにおける位相回転量がkΔθとなるようにしている。
また、61は位相回転器59_1〜59_8の出力信号と符号発生器56から供給される予測される符号との相関値を検出して相関値信号を出力する8タップ相関器、62は8タップ相関器61が検出した相関値を電力変換する電力変換回路、63は電力変換回路62による電力変換結果をソートするソート回路、64はソート回路63によるソート結果に基づいて、デジタル制御発振器60_1〜60_8の発振周波数を制御する周波数制御回路である。
本発明の第1実施形態では、周波数制御回路64は、デジタル制御発振器60_1〜60_8の発振周波数を低い側から高い側(もしくは高い側から低い側)へ掃引する。そして、電力変換回路62は、8タップ相関器61が検出した相関値を電力変換し、ソート回路63は、電力変換回路62が出力する相関値電力がピークとなる受信周波数を検出し、周波数制御回路64は、ソート回路63が検出した相関値電力がピークとなる受信周波数に基づいてデジタル制御発振器60_1〜60_8の発振周波数を制御する。
即ち、周波数制御回路64は、キャリア周波数と受信周波数との周波数偏差がΔfcの場合に、この周波数偏差Δfcがなくなるように、周波数制御信号SCをデジタル制御発振器60_kに与え、デジタル制御発振器60_kは、8タップ・シフトレジスタ57のkタップ目の出力信号周波数と受信周波数との偏差がkΔfcであるとして、この周波数偏差kΔfcをなくすために、位相回転器59_kの位相回転量がkΔθとなるように位相回転器59_kを制御する。
以上のように、本発明の第1実施形態によれば、位相回転部58により、8タップ・シフトレジスタ57の1タップ目〜8タップ目の出力信号に、8タップ・シフトレジスタ57における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ〜8Δθを与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号で前記シフトレジスタ内を更新するという工程を必要としない。
即ち、本発明の第1実施形態によれば、周波数偏差情報の変更直後から8タップ・シフトレジスタ57内の受信信号を自動周波数制御に有効に使うことができるので、CDMA通信装置における自動周波数制御を高速に行うことができる。
(第2実施形態)
図2は本発明の第2実施形態の構成図である。図2中、70は受信したCDMA信号を周波数変換して直交検波して得られるI/Q信号をアナログ信号からデジタル信号に変換してなるI/Q信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する8タップ・マッチドフィルタ、71は予測される符号を8タップ・マッチドフィルタ70に供給する符号発生器である。
8タップ・マッチドフィルタ70において、72は8タップ・マッチドフィルタ70に入力するI/Q信号を順にシフトする8タップ・シフトレジスタ、73_1、73_2は4タップ相関器である。4タップ相関器73_1は、8タップ・シフトレジスタ72の1タップ目〜4タップ目の出力信号と予想される符号との相関値を検出して相関値信号を出力するものである。4タップ相関器73_2は、8タップ・シフトレジスタ72の5タップ目〜8タップ目の出力信号と予想される符号との相関値を検出して相関値信号を出力するものである。
74は4タップ相関器73_1、73_2が出力する相関値信号を位相回転させて受信周波数の調整を行う位相回転部であり、75_1、75_2は位相回転器、76_1、76_2はデジタル制御発振器である。位相回転器75_1は、4タップ相関器73_1が出力する相関値信号を位相回転させるものであり、デジタル制御発振器76_1は、位相回転器75_1の位相回転量を制御するものである。位相回転器75_2は、4タップ相関器73_2が出力する相関値信号を位相回転させるものであり、デジタル制御発振器76_2は、位相回転器75_2の位相回転量を制御するものである。
本発明の第2実施形態では、デジタル制御発振器76_1は、後述する周波数制御回路が出力する周波数制御信号SCに発振周波数を制御されるものであり、I/Q信号の8タップ・シフトレジスタ72における遅延時間を考慮し、位相回転器75_1の位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号SC(更新された周波数偏差情報)により8タップ・マッチドフィルタ70に入力するI/Q信号を位相回転させるとした場合に必要とされる位相回転量Δθの2.5倍の2.5Δθとなるように位相回転器75_1の位相回転量を制御する。
ここで、8タップ・シフトレジスタ72の1タップ目から4タップ目までの遅延時間を考慮すると、8タップ・シフトレジスタ72に入力するI/Q信号に位相回転量Δθを与えると、1タップ目の出力信号の位相回転量はΔθ、2タップ目の出力信号の位相回転量は2Δθ、3タップ目の出力信号の位相回転量は3Δθ、4タップ目の出力信号の位相回転量は4Δθとなり、これを平均すると、(Δθ+2Δθ+3Δθ+4Δθ)/4=2.5Δθとなる。そこで、本発明の第2実施形態では、位相回転器75_1における位相回転量を2.5Δθとしている。
また、デジタル制御発振器76_2は、後述する周波数制御回路が出力する周波数制御信号SCに発振周波数を制御されるものであり、I/Q信号の8タップ・シフトレジスタ72における遅延時間を考慮し、位相回転器75_2の位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号SC(更新された周波数偏差情報)により8タップ・マッチドフィルタ70に入力するI/Q信号を位相回転させるとした場合に必要とされる位相回転量Δθの6.5倍の6.5Δθとなるように位相回転器75_2の位相回転量を制御する。
ここで、8タップ・シフトレジスタ72の5タップ目から8タップ目までの遅延時間を考慮すると、8タップ・シフトレジスタ72に入力するI/Q信号に位相回転量Δθを与えると、5タップ目の出力信号の位相回転量は5Δθ、6タップ目の出力信号の位相回転量は6Δθ、7タップ目の出力信号の位相回転量は7Δθ、8タップ目の出力信号の位相回転量は8Δθとなり、これを平均すると、(5Δθ+6Δθ+7Δθ+8Δθ)/4=6.5Δθとなる。そこで、本発明の第2実施形態では、位相回転器75_2における位相回転量を6.5Δθとしている。
77は位相回転器75_1の出力信号と位相回転器75_2の出力信号を入力して相関値信号を出力する2タップ相関器、78は8タップ相関器77が検出した相関値を電力変換する電力変換回路、79は電力変換回路78による電力変換結果をソートするソート回路、80はソート回路79によるソート結果に基づいて、デジタル制御発振器76_1、76_2の発振周波数を制御する周波数制御回路である。
本発明の第2実施形態では、周波数制御回路80は、デジタル制御発振器76_1、76_2の発振周波数を低い側から高い側(もしくは高い側から低い側)へ掃引する。そして、電力変換回路78は、2タップ相関器77が検出した相関値を電力変換し、ソート回路79は、電力変換回路78が出力する相関値電力がピークとなる受信周波数を検出し、周波数制御回路80は、ソート回路79が検出した相関値電力がピークとなる受信周波数に基づいてデジタル制御発振器76_1、76_2を制御する。
即ち、周波数制御回路80は、キャリア周波数と受信周波数との周波数偏差がΔfcの場合に、この周波数偏差Δfcがなくなるように、周波数制御信号SCをデジタル制御発振器76_1、76_2に与え、デジタル制御発振器76_1は、位相回転器75_1の位相回転量が2.5Δθとなるように位相回転器75_1を制御し、位相回転器75_2の位相回転量が6.5Δθとなるように位相回転器75_2を制御する。
本発明の第2実施形態によれば、位相回転部74により、4タップ相関器73_1が出力する相関値信号に、8タップ・シフトレジスタ72における1タップ目〜4タップ目の遅延時間を考慮し、自動周波数制御に必要な位相回転量2.5Δθを与えることができると共に、4タップ相関器73_2が出力する相関値信号に8タップ・シフトレジスタ72における5タップ目〜8タップ目の遅延時間を考慮し、自動周波数制御に必要な位相回転量6.5Δθを与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号で8タップ・シフトレジスタ72内を更新するという工程を必要としない。
即ち、本発明の第2実施形態によれば、周波数偏差情報の変更直後から8タップ・シフトレジスタ72内の受信信号を自動周波数制御に有効に使うことができるので、CDMA通信装置における自動周波数制御を高速に行うことができると共に、位相回転処理における処理量の増加を抑制することができる。
(第3実施形態)
図3は本発明の第3実施形態の構成図である。図3中、85は受信したCDMA信号を周波数変換して直交検波して得られるI/Q信号をアナログ信号からデジタル信号に変換してなるI/Q信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する8タップ・マッチドフィルタ、86_1、86_2は予測される符号を8タップ・マッチドフィルタ85に供給する符号発生器である。
8タップ・マッチドフィルタ85において、87は8タップ・マッチドフィルタ85に入力するI/Q信号を順にシフトする8タップ・シフトレジスタ、88_1、88_2は8タップ・シフトレジスタ87の出力信号を位相回転させて受信周波数の調整を行う位相回転部である。また、位相回転部88_1において、89_1、89_8は位相回転器、90_1、90_8はデジタル制御発振器であり、位相回転部88_2において、91_1、91_8は位相回転器、92_1、92_8はデジタル制御発振器である。
位相回転器89_1は、8タップ・シフトレジスタ87の1タップ目の出力信号を位相回転させるものであり、デジタル制御発振器90_1は、位相回転器89_1の位相回転量を制御するものである。位相回転器89_8は、8タップ・シフトレジスタ87の8タップ目の出力信号を位相回転させるものであり、デジタル制御発振器90_8は、位相回転器89_8の位相回転量を制御するものである。
なお、8タップ・シフトレジスタ87の2タップ目〜7タップ目の出力信号に対応して設けられている位相回転器89_2〜89_7、および、位相回転器89_2〜89_7に対応して設けられているデジタル制御発振器90_2〜90_7は、図示を省略している。
本発明の第3実施形態では、デジタル制御発振器90_kは、後述する周波数制御回路が出力する周波数制御信号SC1に発振周波数を制御されるものであり、I/Q信号の8タップ・シフトレジスタ87における遅延時間を考慮し、位相回転器89_kの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号(更新された周波数偏差情報)により8タップ・マッチドフィルタ85に入力するI/Q信号を位相回転させるとした場合に必要とされる位相回転量Δθ1のk倍のkΔθ1となるように位相回転器89_kの位相回転量を制御する。
また、位相回転器91_1は、8タップ・シフトレジスタ87の1タップ目の出力信号を位相回転させるものであり、デジタル制御発振器92_1は、位相回転器91_1の位相回転量を制御するものである。位相回転器91_8は、8タップ・シフトレジスタ87の8タップ目の出力信号を位相回転させるものであり、デジタル制御発振器92_8は、位相回転器91_8の位相回転量を制御するものである。
なお、8タップ・シフトレジスタ87の2タップ目〜7タップ目の出力信号に対応して設けられている位相回転器91_2〜91_7、および、位相回転器91_2〜91_7に対応して設けられているデジタル制御発振器92_2〜92_7は、図示を省略している。
本発明の第3実施形態では、デジタル制御発振器92_kは、後述する周波数制御回路が出力する周波数制御信号SC2に発振周波数を制御されるものであり、I/Q信号の8タップ・シフトレジスタ87における遅延時間を考慮し、位相回転器91_kの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号SC(更新された周波数偏差情報)により8タップ・マッチドフィルタ85に入力するI/Q信号を位相回転させるとした場合に必要とされる位相回転量Δθ2のk倍のkΔθ2となるように位相回転器91_kの位相回転量を制御する。
また、93_1は位相回転器89_1〜89_8の出力信号と符号発生器86_1から供給される予想される符号との相関値を検出して相関値信号を出力する8タップ相関器、93_2は位相回転器91_1〜91_8の出力信号と符号発生器86_2から供給される予想される符号との相関値を検出して相関値信号を出力する8タップ相関器である。
94_1は8タップ相関器93_1が検出した相関値を電力変換する電力変換回路、94_2は8タップ相関器93_2が検出した相関値信号を電力変換する電力変換回路、95は電力変換回路94_1、94_2による電力変換結果をソートするソート回路、96はソート回路95によるソート結果に基づいて、デジタル制御発振器90_1〜90_8、92_1〜92_8の発振周波数を制御する周波数制御回路である。
本発明の第3実施形態においては、周波数制御回路96は、デジタル制御発振器90_k、92_kの発振周波数(但し、デジタル制御発振器90_kの発振周波数<デジタル制御発振器92_kの発振周波数)を低い側から高い側(もしくは高い側から低い側)へ掃引する。
そして、電力変換回路94_1は、8タップ相関器93_1が検出した相関値を電力変換し、電力変換回路94_2は、8タップ相関器93_2が検出した相関値を電力変換し、ソート回路95は、電力変換回路94_1、94_2が出力する相関値電力がピークとなる受信周波数を検出し、周波数制御回路96は、ソート回路95が検出した相関値電力がピークとなる受信周波数に基づいてデジタル制御発振器90_k、92_kの発振周波数を制御する。
即ち、周波数制御回路96は、ソート回路95が検出した相関値電力がピークとなる受信周波数に基づいて、2個の周波数制御信号SC1、SC2を出力し、2種の周波数偏差Δfc1、Δfc2に対する相関の検出を可能とし、位相回転部88_1又は位相回転部88_2のいずれかで受信信号周波数と受信周波数との一致が図られるように、デジタル制御発振器90_1〜90_8、92_1〜92_8を制御する。
以上のように、本発明の第3実施形態によれば、位相回転部88_1により、8タップ・シフトレジスタ87の1タップ目〜8タップ目の出力信号に、8タップ・シフトレジスタ87における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ1〜8Δθ1を与えることができると共に、位相回転部88_2により、8タップ・シフトレジスタ87の1タップ目〜8タップ目の出力信号に、8タップ・シフトレジスタ87における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ2〜8Δθ2を与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号で8タップ・シフトレジスタ87内を更新するという工程を必要としない。
即ち、本発明の第3実施形態によれば、周波数偏差情報の変更直後から8タップ・シフトレジスタ87内の受信信号を自動周波数制御に有効に使うことができるので、CDMA通信装置における自動周波数制御を高速に行うことができると共に、位相回転処理における処理量の増加を抑制することができる。
なお、本発明の第3実施形態では、2種の周波数偏差Δfc1、Δfc2に対する相関を検出可能としているが、3種以上の周波数偏差に対する相関の検出を可能に構成することもできる。また、本発明の第2実施形態を改良し、位相回転部、2タップ相関器および電力変換回路の組を2組以上設けると共に、2種以上の周波数偏差に対する相関の検出を可能とする周波数制御回路を設けることにより、本発明の第2実施形態以上の自動周波数制御の高速化を図ることができる。
(第4実施形態)
図4は本発明の第4実施形態の構成図である。図4中、100は受信したCDMA信号を周波数変換して直交検波して得られるI/Q信号をアナログ信号からデジタル信号に変換してなるI/Q信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する8タップ・マッチドフィルタ、101は予測される符号を8タップ・マッチドフィルタ100に供給する符号発生器である。
8タップ・マッチドフィルタ100において、102は8タップ・マッチドフィルタ100に入力するI/Q信号を順にシフトする8タップ・シフトレジスタ、103は8タップ・シフトレジスタ102の出力信号を位相回転させて受信周波数の調整を行う位相回転部であり、104_1、104_8は位相回転器、105_1、105_8はデジタル制御発振器である。
位相回転器104_1は、8タップ・シフトレジスタ102の1タップ目の出力信号を位相回転させるものであり、デジタル制御発振器105_1は、位相回転器104_1の位相回転量を制御するものである。位相回転器104_8は、8タップ・シフトレジスタ102の8タップ目の出力信号を位相回転させるものであり、デジタル制御発振器105_8は、位相回転器104_8の位相回転量を制御するものである。
なお、8タップ・シフトレジスタ102の2タップ目〜7タップ目の出力信号に対応して設けられている位相回転器104_2〜104_7、および、位相回転器104_2〜104_7に対応して設けられているデジタル制御発振器105_2〜105_7は、図示を省略している。
本発明の第4実施形態では、デジタル制御発振器105_kは、後述する周波数制御回路が出力する周波数制御信号SCに発振周波数を制御されるものであり、I/Q信号の8タップ・シフトレジスタ102における遅延時間を考慮し、位相回転器104_kの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号SC(更新された周波数偏差情報)により8タップ・マッチドフィルタ100に入力するI/Q信号を位相回転させるとした場合に必要とされる位相回転量Δθのk倍のkΔθとなるように位相回転器104_kの位相回転量を制御する。
また、106は位相回転器104_1〜104_8の出力信号と符号発生器101から供給される予測される符号との相関値を検出して相関値信号を出力する8タップ相関器、107は8タップ相関器106が検出した相関値を電力変換する電力変換回路、108は電力変換回路107による電力変換結果をソートするソート回路、109はソート回路108によるソート結果から逆拡散タイミング信号を出力する逆拡散タイミング制御回路である。
110は受信したCDMA信号を周波数変換して直交検波して得られるI/Q信号をアナログ信号からデジタル信号に変換してなるI/Q信号を位相回転させる受信周波数の調整を行う位相回転部であり、111は位相回転器、112はデジタル制御発振器である。デジタル制御発振器112は、後述する周波数制御回路が出力する周波数制御信号SCに発振周波数を制御されるものであり、受信信号周波数と受信周波数との一致を図るために、位相回転器111の位相回転量を制御するものである。
113は逆拡散部であり、114は符号発生器、115は位相回転器111が出力するI/Q信号と符号発生器114が出力する符号を掛け合わせるミキサである。また、116は加算器、117、118は遅延器であり、加算器116は、ミキサ115の出力信号と遅延器117の出力信号を加算するものである。
119はデジタル制御発振器105_1〜105_8、112の発振周波数を制御する周波数制御部であり、120、121は遅延器、122は遅延器120、121の出力信号から受信信号周波数と受信周波数との間の周波数偏差Δfcを検出する周波数偏差検出回路、123は周波数偏差検出回路122が検出した周波数偏差Δfcに基づいて、周波数偏差Δfcがなくなるように、デジタル制御発振器105_1〜105_8、112の発振周波数を制御する周波数制御信号SCを出力する周波数制御回路である。
本発明の第4実施形態では、周波数制御回路123は、デジタル制御発振器105_1〜105_8、112の発振周波数を低い側から高い側(もしくは高い側から低い側)へ掃引する。そして、周波数偏差検出回路122は、逆拡散部113が出力する逆拡散後のシンボル間位相差に基づいて周波数偏差Δfcを検出し、周波数制御回路123は、周波数偏差検出回路122が検出した周波数偏差Δfcに基づいて、デジタル制御発振器105_1〜105_8、112の発振周波数を制御し、受信周波数の引き込みを行う。
以上のように、本発明の第4実施形態によれば、位相回転部103により、8タップ・シフトレジスタ102の1タップ目〜8タップ目の出力信号に8タップ・シフトレジスタ102における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ〜8Δθを与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波し又は位相回転させた受信信号で8タップ・シフトレジスタ102内を更新するという工程を必要としない。
即ち、本発明の第4実施形態によれば、周波数偏差情報の変更直後から8タップ・シフトレジスタ102内の受信信号を自動周波数制御に有効に使うことができるので、CDMA通信装置における自動周波数制御を高速に行うことができると共に、パスサーチャ機能の性能劣化を生じている時間を最小とすることができる。
(第5実施形態)
図5は本発明の第5実施形態の構成図である。図5中、130は受信したCDMA信号を周波数変換してなるIF信号を入力して直交検波を行う直交検波回路であり、131はIF信号を2分岐するハイブリッド、132は後述する再生キャリア生成回路が出力する再生キャリアをπ/2だけ移相するπ/2移相回路である。
133はハイブリッド131が出力するIF信号とπ/2移相回路132が出力する再生キャリアとを掛け合わせるミキサ、134はミキサ133の出力信号から不要成分を除去してI信号を出力するローパスフィルタである。
135はハイブリッド131が出力するIF信号と後述する再生キャリア生成回路が出力する再生キャリアとを掛け合わせるミキサ、136はミキサ135の出力信号から不要成分を除去してQ信号を出力するローパスフィルタである。
137は直交検波回路130が出力するI/Q信号をアナログ信号からデジタル信号に変換するA/D変換回路、138はA/D変換回路137が出力するI/Q信号を入力し、予測される符号と受信信号との相関値を検出して相関値信号を出力する8タップ・マッチドフィルタ、139は予測される符号を8タップ・マッチドフィルタ138に供給する符号発生器である。
8タップ・マッチドフィルタ138において、140は8タップ・マッチドフィルタ138に入力するI/Q信号を順にシフトする8タップ・シフトレジスタ、141は8タップ・シフトレジスタ140の出力信号を位相回転させて受信周波数の調整を行う位相回転部であり、142_1、142_8は位相回転器、143_1、143_8はデジタル制御発振器である。
位相回転器142_1は、8タップ・シフトレジスタ140の1タップ目の出力信号を位相回転させるものであり、デジタル制御発振器143_1は、位相回転器142_1の位相回転量を制御するものである。位相回転器142_8は、8タップ・シフトレジスタ140の8タップ目の出力信号を位相回転させるものであり、デジタル制御発振器143_8は、位相回転器142_8の位相回転量を制御するものである。
なお、8タップ・シフトレジスタ140の2タップ目〜7タップ目の出力信号に対応して設けられている位相回転器142_2〜142_7、および、位相回転器142_2〜142_7に対応して設けられているデジタル制御発振器143_2〜143_7は、図示を省略している。
本発明の第5実施形態では、デジタル制御発振器143_kは、後述する周波数制御回路が出力する周波数制御信号SCに発振周波数を制御されるものであり、I/Q信号の8タップ・シフトレジスタ140における遅延時間を考慮し、位相回転器142_kの位相回転量が、後述する周波数制御回路が出力する更新された周波数制御信号(更新された周波数偏差情報)により8タップ・マッチドフィルタ138に入力するI/Q信号を位相回転させるとした場合に必要とされる位相回転量Δθのk倍のkΔθとなるように位相回転器142_kの位相回転量を制御する。
また、144は位相回転器142_1〜142_8の出力信号と符号発生器139から供給される予測される符号との相関値を検出して相関値信号を出力する8タップ相関器、145は8タップ相関器144が検出した相関値を電力変換する電力変換回路、146は電力変換回路145による電力変換結果をソートするソート回路、147はソート回路146のソート結果から逆拡散タイミング信号を出力する逆拡散タイミング制御回路である。
148は逆拡散部であり、149は符号発生器、150はA/D変換回路137が出力するI/Q信号と符号発生器149が出力する符号を掛け合わせるミキサである。また、151は加算器、152、153は遅延器であり、加算器151は、ミキサ150の出力信号と遅延器152の出力信号を加算するものである。
154はデジタル制御発振器143_1〜143_8および後述する基準発振器の発振周波数を制御する周波数制御部であり、155、156は遅延器、157は遅延器155、156の出力信号から受信信号周波数と受信周波数との間の周波数偏差Δfcを検出する周波数偏差検出回路、158は周波数偏差検出回路157が出力する周波数偏差Δfcに基づいて、デジタル制御発振器143_1〜143_8および後述する基準発振器の発振周波数を制御する周波数制御信号SCを出力する周波数制御回路である。
本発明の第5実施形態では、周波数制御回路158は、デジタル制御発振器143_1〜143_8および後述する基準発振器の発振周波数を低い側から高い側(もしくは高い側から低い側)へ掃引する。そして、周波数偏差検出回路157は、逆拡散部148が出力する逆拡散後のシンボル間位相差に基づいて周波数偏差Δfcを検出し、周波数制御回路158は、周波数偏差検出回路157が検出した周波数偏差Δfcに基づいて、デジタル制御発振器143_1〜143_8および後述する基準発振器の発振周波数を制御し、受信周波数の引き込みを行う。
また、159は周波数制御回路158が出力する周波数制御信号SCを入力するループフィルタ、160はループフィルタ159の出力をアナログ信号に変換するD/A変換器、161はD/A変換器160の出力値に発振周波数が制御される温度補償付き水晶発振器(TCXO)からなる基準発振器である。
162は直交検波回路130に供給する再生キャリアを生成する再生キャリア生成回路であり、163はPLL(位相同期ループ)、164は電圧制御発振器(VCO)である。PLL163は、基準発振器161が出力する発振信号を基準信号、電圧制御発振器164が出力する発振信号を比較信号として動作し、電圧制御発振器164の発振信号を分周したものを再生キャリアとして出力するように構成されている。
ところで、本発明の第5実施形態においては、本発明の第1実施形態〜第4実施形態の場合と異なり、自動周波数制御のために基準発振器161を制御するとしているので、更新された周波数偏差情報により直交検波された受信信号がA/D変換回路137を介して8タップ・マッチドフィルタ138と逆拡散部148に共通に入力される構成となっている。
このため、本発明の第1実施形態〜第4実施形態の場合には、自動周波数制御のための位相回転器を制御するデジタル制御発振器は、周波数弁別結果を元に新しい制御値で処理することで十分であるが、本発明の第5実施形態においては、更新された周波数偏差情報により直交検波された受信信号の8タップ・シフトレジスタ140への入力に対応させて位相回転部141による位相回転量を徐々に減じ、更新された周波数偏差情報により直交検波された受信信号が8タップ・シフトレジスタ140に取り込まれて8タップ・シフトレジスタ140の内容が更新されたときには、位相回転部141による位相回転量を0にする必要がある。
ここで、変更前後の周波数偏差情報により直交検波された受信信号の周波数差は、8タップ・マッチドフィルタ138の最小時間単位(サンプルまたはチップに相当)では1倍で、8タップ・シフトレジスタ140におけるシフトによる遅延時間に比例して増加しているとみなせる。
そこで、本発明の第5実施形態では、位相回転器142_1〜142_8の位相回転量を、検出した周波数偏差Δfcずつ、元の位相回転量から減じてゆき、更新された周波数偏差情報により直交検波された受信信号が8タップ・シフトレジスタ140に入力される時間が経過すると、位相回転部141による位相回転量が0になるように、デジタル制御発振器143_1〜143_8の発振周波数が周波数制御回路158により制御される。なお、8タップ・シフトレジスタ140の出力信号の位相回転量を0にすると、従来と同様の動作となる。
以上のように、本発明の第5実施形態によれば、位相回転部141により、8タップ・シフトレジスタ140の1タップ目〜8タップ目の出力信号に8タップ・シフトレジスタ140における遅延時間を考慮し、自動周波数制御に必要な位相回転量Δθ〜8Δθを与えることができる。この結果、変更後の周波数偏差情報に基づいて直交検波した受信信号で8タップ・シフトレジスタ140内を更新し終わるのを待つ必要はない。
即ち、本発明の第5実施形態によれば、周波数偏差情報の変更直後から8タップ・シフトレジスタ140内の受信信号を自動周波数制御に有効に使うことができる。また、更新された周波数偏差情報により直交検波された受信信号が8タップ・シフトレジスタ140に取り込まれたときには、位相回転部141による位相回転量を0にすることができる。
したがって、自動周波数制御のために基準発振器を介して再生キャリア周波数を制御するタイプのCDMA通信装置における受信周波数の自動制御の高速化を図ることができると共に、パスサーチャ機能の性能劣化を生じている時間を最小とすることができる。
ここで、本発明の自動周波数制御装置を整理すると、本発明の自動周波数制御装置には、少なくとも、以下の自動周波数制御装置が含まれる。
(付記1)受信信号をシフトするシフトレジスタを有するマッチドフィルタを備える自動周波数制御装置であって、前記シフトレジスタの出力側の所定信号に、前記シフトレジスタにおける遅延時間を考慮し、自動周波数制御に必要な位相回転量を与える位相回転部を備えることを特徴とする自動周波数制御装置。
(付記2)前記位相回転部は、前記シフトレジスタの出力信号に前記位相回転量を与えるものであることを特徴とする付記1記載の自動周波数制御装置。
(付記3)前記マッチドフィルタは、前記シフトレジスタの出力信号をグループ化し、各グループの出力信号に対応させて複数の相関器を有し、前記位相回転部は、各相関器の出力信号に前記位相回転量を与えるものであることを特徴とする付記1記載の自動周波数制御装置。(3)
(付記4)前記位相回転部として、複数の位相回転部を有し、前記複数の位相回転部は、それぞれ、前記シフトレジスタの出力信号に他の位相回転部とは異なる位相回転量を与えるものであることを特徴とする付記1記載の自動周波数制御装置。
(付記5)前記マッチドフィルタは、前記シフトレジスタの出力信号をグループ化し、各グループの出力信号に対応させて複数の相関器を有すると共に、前記位相回転部として、前記複数の相関器の全体に対応させて複数の位相回転部を有し、前記複数の位相回転部は、それぞれ、各相関器の出力信号に他の位相回転部とは異なる位相回転量を与えるものであることを特徴とする付記1記載の自動周波数制御装置。
(付記6)前記位相回転部は、前記マッチドフィルタの出力信号を利用して取得した周波数偏差情報に基づいて前記位相回転量を制御されることを特徴とする付記1〜5のいずれか一の付記に記載の自動周波数制御装置。
(付記7)前記位相回転部は、逆拡散部の出力信号を利用して取得した周波数偏差情報に基づいて前記位相回転量を制御されることを特徴とする付記1〜5のいずれか一の付記に記載の自動周波数制御装置。
(付記8)前記マッチドフィルタは、前記周波数偏差情報に基づいて直交検波された受信信号を入力するものであり、前記位相回転部は、更新された周波数偏差情報に基づいて直交検波された受信信号が前記シフトレジスタに入力するに対応させて位相回転量を減ずるように制御されることを特徴とする付記7記載の自動周波数制御装置。