JP4814533B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4814533B2
JP4814533B2 JP2005051687A JP2005051687A JP4814533B2 JP 4814533 B2 JP4814533 B2 JP 4814533B2 JP 2005051687 A JP2005051687 A JP 2005051687A JP 2005051687 A JP2005051687 A JP 2005051687A JP 4814533 B2 JP4814533 B2 JP 4814533B2
Authority
JP
Japan
Prior art keywords
metal
layer
metal layer
polycrystalline
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005051687A
Other languages
Japanese (ja)
Other versions
JP2006237394A (en
Inventor
裕司 岡村
孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005051687A priority Critical patent/JP4814533B2/en
Publication of JP2006237394A publication Critical patent/JP2006237394A/en
Application granted granted Critical
Publication of JP4814533B2 publication Critical patent/JP4814533B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体基板にショットキ接触するショットキ金属層を有するショットキダイオードやショットキＦＥＴ（電界効果型トランジスタ）などの半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device such as a Schottky diode or a Schottky FET (field effect transistor) having a Schottky metal layer in contact with a semiconductor substrate, and a method for manufacturing the same.

従来から、半導体基板の表面にＮｉやＴｉからなるショットキ金属層を形成し、このショットキ金属層上にＡｌ等のボンディングメタル層を形成した構成のショットキダイオードが知られている。ボンディングメタル層の形成後には、シンター（たとえば、４００℃、１０分間の熱処理）が行われる。
特開２００２−２６１２９５号公報 Conventionally, a Schottky diode having a configuration in which a Schottky metal layer made of Ni or Ti is formed on the surface of a semiconductor substrate and a bonding metal layer such as Al is formed on the Schottky metal layer is known. After the bonding metal layer is formed, sintering (for example, heat treatment at 400 ° C. for 10 minutes) is performed.
JP 2002-261295 A

ショットキ金属層は、一般に、アルゴンを用いたスパッタリングによって半導体基板上にショットキ金属を堆積させて形成される。
しかし、金属層をスパッタリングによって成膜すると、大抵の場合、その金属層は、繊維状粒または柱状粒のような柱状に成長した柱状金属結晶からなる多結晶構造を有することになる。そのため、シンター時に、ショットキ金属層上に形成されたボンディングメタル層の材料が、ショットキ金属層を構成する結晶粒界に沿って半導体基板表面にまで拡散して到達し、ショットキ界面（ショットキ金属層と半導体基板との界面）を劣化させるという問題があった。これにより、ショットキダイオード等のショットキデバイスの特性の劣化につながっていた。 The Schottky metal layer is generally formed by depositing Schottky metal on a semiconductor substrate by sputtering using argon.
However, when a metal layer is formed by sputtering, in most cases, the metal layer has a polycrystalline structure composed of columnar metal crystals grown in a columnar shape such as fibrous grains or columnar grains. Therefore, at the time of sintering, the material of the bonding metal layer formed on the Schottky metal layer diffuses to the surface of the semiconductor substrate along the crystal grain boundary constituting the Schottky metal layer and reaches the Schottky interface (with the Schottky metal layer and the Schottky metal layer). There was a problem of deteriorating the interface with the semiconductor substrate. This has led to deterioration of characteristics of Schottky devices such as Schottky diodes.

そこで、この発明の目的は、ボンディングメタル層の材料によるショットキ界面の劣化を抑制または防止して、デバイス特性を改善することができる半導体装置およびその製造方法を提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can improve or improve device characteristics by suppressing or preventing deterioration of the Schottky interface due to the material of the bonding metal layer.

上記の目的を達成するための請求項１記載の発明の半導体装置は、ＳｉＣまたはＳｉからなる半導体基板（１０）と、この半導体基板にショットキ接触するショットキ金属層（１５）と、このショットキ金属層に積層されたボンディングメタル層（１６）とを含み、前記ショットキ金属層は、金属層（３１）と、金属窒化物層（３２ｂ）または金属酸化物層を含むバリア層（３２）とを積層した積層構造を有している。前記バリア層は、金属結晶粒で構成された多結晶金属層（３２ａ）と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の窒化物からなる前記金属窒化物層（３２ｂ）とを含む金属窒化物含有多結晶金属層、または金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の酸化物からなる前記金属酸化物層とを含む金属酸化物含有多結晶金属層を含む。また、前記多結晶金属層は、柱状成長した金属結晶粒で構成されている。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。 In order to achieve the above object, a semiconductor device according to claim 1 comprises a semiconductor substrate (10) made of SiC or Si, a Schottky metal layer (15) in contact with the semiconductor substrate, and the Schottky metal layer. The Schottky metal layer includes a metal layer (31) and a barrier layer (32) including a metal nitride layer (32b) or a metal oxide layer. that has a layered structure. The barrier layer is formed of a polycrystalline metal layer (32a) composed of metal crystal grains, and the metal made of a nitride of the constituent metal of the polycrystalline metal layer, formed on the surface and grain boundary of the polycrystalline metal layer. A metal nitride-containing polycrystalline metal layer including a nitride layer (32b), or a polycrystalline metal layer composed of metal crystal grains, and the polycrystalline metal layer formed on the surface and grain boundary of the polycrystalline metal layer, A metal oxide-containing polycrystalline metal layer including the metal oxide layer made of an oxide of a constituent metal of the layer. The polycrystalline metal layer is composed of columnar-grown metal crystal grains. The alphanumeric characters in parentheses indicate corresponding components in the embodiments described later. The same applies hereinafter.

この構成によれば、ショットキ金属層は、ＳｉＣまたはＳｉからなる半導体基板との間にショットキ界面を形成する。そして、ショットキ金属層は、金属窒化物層または金属酸化物層を含むバリア層を有しており、このバリア層によって、ボンディングメタル層の材料の拡散が抑制または防止される。すなわち、ボンディングメタル層の材料がショットキ界面にまで拡散することを抑制または防止できる。よって、ショットキ界面の劣化を抑制または防止して、デバイス特性を改善することができる。
さらに、多結晶金属層の表面に当該金属の窒化物または酸化物が形成されており、また、当該多結晶金属層を形成する金属結晶粒界が当該金属の窒化物または酸化物で埋められている。これにより、バリア層は緻密な膜構造を有するので、ボンディングメタル層がショットキ界面にまで拡散して到達することを抑制または防止できる。
バリア層は、金属窒化物含有多結晶金属層と金属酸化物含有多結晶金属層との両方を含んでいてもよいし、金属窒化物および金属酸化物の両方が表面および粒界に形成された多結晶金属層を含む構成とすることもできる。
前記多結晶金属層を構成する金属は、Ｍｏ、Ｗ、Ｔｉ、Ｈｆ、Ｚｒ、Ｃｒ、Ｎｉ、Ｆｅ、ＮｂおよびＴａからなる群から選択した１つ以上の金属（単体または合金）であってもよい。
たとえば、スパッタリングによってＳｉＣまたはＳｉからなる半導体基板上に金属層を堆積させると、この金属層は、柱状の結晶粒で構成された多結晶金属層となる。このような場合に、その表面および粒界に当該金属の窒化物層または酸化物層を形成しておくことにより、緻密な膜構造のバリア層を形成することができ、ボンディングメタル層の材料がショットキ界面にまで拡散して到達することを効果的に抑制または防止できる。 According to this configuration, the Schottky metal layer forms a Schottky interface with a semiconductor substrate made of SiC or Si. The Schottky metal layer has a barrier layer including a metal nitride layer or a metal oxide layer, and diffusion of the material of the bonding metal layer is suppressed or prevented by this barrier layer. That is, it is possible to suppress or prevent the bonding metal layer material from diffusing to the Schottky interface. Therefore, device characteristics can be improved by suppressing or preventing deterioration of the Schottky interface.
Further, a nitride or oxide of the metal is formed on the surface of the polycrystalline metal layer, and metal grain boundaries forming the polycrystalline metal layer are filled with the nitride or oxide of the metal. Yes. Thereby, since the barrier layer has a dense film structure, it is possible to suppress or prevent the bonding metal layer from diffusing and reaching the Schottky interface.
The barrier layer may include both a metal nitride-containing polycrystalline metal layer and a metal oxide-containing polycrystalline metal layer, and both the metal nitride and the metal oxide are formed on the surface and grain boundaries. It can also be set as the structure containing a polycrystalline metal layer.
The metal constituting the polycrystalline metal layer may be one or more metals (single or alloy) selected from the group consisting of Mo, W, Ti, Hf, Zr, Cr, Ni, Fe, Nb, and Ta. Good.
For example, when a metal layer is deposited on a semiconductor substrate made of SiC or Si by sputtering, the metal layer becomes a polycrystalline metal layer composed of columnar crystal grains. In such a case, a barrier layer having a dense film structure can be formed by forming a nitride layer or an oxide layer of the metal on the surface and grain boundary, and the material of the bonding metal layer is It is possible to effectively suppress or prevent the diffusion to reach the Schottky interface.

バリア層は、ボンディングメタル層とショットキ界面との間のいずれかの位置に配置されていればよく、金属層上にバリア層を積層した構造、およびバリア層上に金属層を積層した構造のいずれであってもよい。
請求項２記載の発明は、前記金属窒化物層は、Ｍｏ、Ｗ、Ｔｉ、Ｈｆ、Ｚｒ、Ｃｒ、Ｎｉ、Ｆｅ、ＮｂおよびＴａからなる金属群から選択した１つ以上の金属Ｍ（合金を含む）の窒化物Ｍx1Ｎy1（ｘ１＞０，ｙ１＞０）を含む層であり、前記金属酸化物層は、前記金属群から選択した１つ以上の金属Ｍ（合金を含む）の酸化物Ｍx2Ｏy2（ｘ２＞０，ｙ２＞０）を含む層であることを特徴とする。 The barrier layer only needs to be disposed at any position between the bonding metal layer and the Schottky interface, and either the structure in which the barrier layer is laminated on the metal layer or the structure in which the metal layer is laminated on the barrier layer. It may be.
According to a second aspect of the present invention, the metal nitride layer includes one or more metals M (alloys selected from the metal group consisting of Mo, W, Ti, Hf, Zr, Cr, Ni, Fe, Nb, and Ta). nitrides including) M x1 N y1 (x1> 0, y1> 0) is a layer containing the metal oxide layer, oxidation of one or more metals M selected from the metal group (including alloys) It is a layer containing a substance M x2 O y2 (x2> 0, y2> 0).

この構成により、ＳｉＣまたはＳｉからなる半導体基板との間に良好なショットキ界面を形成するとともに、良好な導電性を有するショットキ金属層とすることができる。
また、前記金属窒化物層または金属酸化物層は、シンター処理時の温度（たとえば４００℃）よりも高い（より好ましくは、ボンディングメタル層の構成金属が半導体基板に拡散し始める温度よりも高い）融点を有する高融点金属の窒化物または酸化物からなることが好ましい。ボンディングメタル層がＡｌで構成される場合に、前記金属群の構成金属は、このような条件を満たす高融点金属である。 With this configuration, a good Schottky interface can be formed with a semiconductor substrate made of SiC or Si , and a Schottky metal layer having good conductivity can be obtained.
Further, the metal nitride layer or the metal oxide layer is higher than the temperature during sintering (for example, 400 ° C.) (more preferably, higher than the temperature at which the constituent metal of the bonding metal layer starts to diffuse into the semiconductor substrate). It is preferably made of a refractory metal nitride or oxide having a melting point. When the bonding metal layer is made of Al, the constituent metal of the metal group is a refractory metal that satisfies such a condition.

前記金属層の構成金属もまた、前記のような高融点金属で構成されることが好ましい。
請求項３に記載されているように、前記金属窒化物層は前記金属層の構成金属の窒化物を含む層であってもよく、また、前記金属酸化物層は前記金属層の構成金属の酸化物を含む層であってもよい。
ただし、金属窒化物層は前記金属層の構成金属以外の金属の窒化物を含む層であってもよく、また、前記金属酸化物層は前記金属層の構成金属以外の金属の酸化物を含む層であっても差し支えない。 The constituent metal of the metal layer is also preferably made of a refractory metal as described above.
The metal nitride layer may be a layer containing a nitride of a constituent metal of the metal layer, and the metal oxide layer may be a constituent metal of the metal layer. It may be a layer containing an oxide.
However, the metal nitride layer may be a layer including a nitride of a metal other than the constituent metal of the metal layer, and the metal oxide layer includes an oxide of a metal other than the constituent metal of the metal layer. It can be a layer.

請求項４記載の発明の半導体装置の製造方法は、ＳｉＣまたはＳｉからなる半導体基板（１０）の表面に接触するショットキ金属層（１５）を形成する工程と、このショットキ金属層上にボンディングメタル層（１６）を堆積する工程とを含み、前記ショットキ金属層を形成する工程は、金属層（３１）と、金属窒化物層（３２ｂ）または金属酸化物層を含むバリア層とを積層した積層構造膜を形成する工程を含む。前記バリア層を形成する工程は、多結晶構造を有する多結晶金属層（３２ａ）を前記半導体基板上に堆積する工程と、前記多結晶金属層の表面および粒界に前記多結晶金属層の構成金属の窒化物または酸化物の層を形成することにより、前記多結晶金属層と、前記金属窒化物層（３２ｂ）または金属酸化物層とを含む金属窒化物含有多結晶金属層（３２）または金属酸化物含有多結晶金属層を形成する工程とを含む。前記多結晶金属層を堆積する工程、および前記金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程は、窒素または酸素を含む雰囲気中におけるスパッタリングによって、多結晶金属層を前記半導体基板上に堆積させると同時に当該多結晶金属層を構成する金属結晶粒の表面および粒界に当該金属の窒化物または酸化物の層を成長させる工程によって並行して行われる。 According to a fourth aspect of the present invention , there is provided a method of manufacturing a semiconductor device comprising: forming a Schottky metal layer (15) in contact with a surface of a semiconductor substrate (10) made of SiC or Si; and a bonding metal layer on the Schottky metal layer. The step of forming the Schottky metal layer includes a step of depositing a metal layer (31) and a barrier layer including a metal nitride layer (32b) or a metal oxide layer. including the step of forming a film. The step of forming the barrier layer includes the step of depositing a polycrystalline metal layer (32a) having a polycrystalline structure on the semiconductor substrate, and the structure of the polycrystalline metal layer on the surface and grain boundaries of the polycrystalline metal layer. A metal nitride-containing polycrystalline metal layer (32) comprising the polycrystalline metal layer and the metal nitride layer (32b) or the metal oxide layer by forming a metal nitride or oxide layer Forming a metal oxide-containing polycrystalline metal layer. The step of depositing the polycrystalline metal layer and the step of forming the metal nitride-containing polycrystalline metal layer or the metal oxide-containing polycrystalline metal layer are performed by sputtering in an atmosphere containing nitrogen or oxygen. Is simultaneously performed by a step of growing a nitride or oxide layer of the metal on the surface and grain boundary of the metal crystal grains constituting the polycrystalline metal layer.

この方法により、ボンディングメタル層の材料の拡散が、ショットキ金属層に含まれる金属窒化物層または金属酸化物層によって抑制または防止されるので、ショットキ界面の劣化を抑制し、デバイス特性を改善できる。 By this method, the diffusion of the material of the bonding metal layer is suppressed or prevented by the metal nitride layer or metal oxide layer included in the Schottky metal layer, so that deterioration of the Schottky interface can be suppressed and device characteristics can be improved .

また、この方法では、ＳｉＣまたはＳｉからなる半導体基板上に多結晶構造の金属層が形成され、その表面が当該金属の窒化物層または酸化物層で覆われ、かつ、結晶粒界は当該金属の窒化物層または酸化物層で埋められる。これにより、緻密なバリア層を形成することができるから、多結晶金属層を形成する金属結晶粒界に沿ってボンディングメタル層の材料がショットキ界面にまで到達することを抑制または防止でき、デバイス特性を改善できる。 Further, in this method, the metal layer of the polycrystalline structure is formed on a semiconductor substrate made of S iC or Si, its surface is covered with a nitride layer or an oxide layer of the metal, and the crystal grain boundary is the Filled with a metal nitride or oxide layer. As a result, a dense barrier layer can be formed, so that it is possible to suppress or prevent the material of the bonding metal layer from reaching the Schottky interface along the metal crystal grain boundary forming the polycrystalline metal layer. Can be improved.

さらに、この方法では、窒素または酸素を含む雰囲気中でのスパッタリングによって多結晶金属層を形成することによって、多結晶金属層の堆積と並行して、金属結晶の表面および粒界に前記のような金属窒化物層または金属酸化物層を形成することができる。これにより、半導体基板上にショットキ金属層を形成する基本工程に若干の改良を施すことにより、金属窒化物層または金属酸化物層を含むショットキ金属層を形成することができ、コストの増加を最小限に抑制しつつ、デバイス特性を改善することができる。 Further, in this method, by forming the polycrystalline metal layer by sputtering in an atmosphere containing nitrogen or oxygen, the surface of the metal crystal and the grain boundary as described above are formed in parallel with the deposition of the polycrystalline metal layer. A metal nitride layer or a metal oxide layer can be formed. As a result, the Schottky metal layer including the metal nitride layer or the metal oxide layer can be formed by slightly improving the basic process of forming the Schottky metal layer on the semiconductor substrate, thereby minimizing the increase in cost. It is possible to improve device characteristics while suppressing to a limit.

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置であるショットキダイオードの構成を説明するための図解的な断面図である。ショットキダイオード１は、たとえばＣｕ（銅）からなるフレーム２にカソード側がダイボンディングされるとともにアノード側が同じくＣｕなどからなるフレーム３にボンディングワイヤ（たとえばＡｌ（アルミニウム）からなるもの）４を介して接続され、これら全体の構成が、図示しない封止樹脂によって封止されて用いられる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic cross-sectional view for explaining the configuration of a Schottky diode which is a semiconductor device according to an embodiment of the present invention. The Schottky diode 1 is connected to a frame 2 made of, for example, Cu (copper) via a bonding wire (for example, made of Al (aluminum)) 4 and bonded to a frame 3 that is also made of Cu or the like on the anode side. The entire configuration is used after being sealed with a sealing resin (not shown).

ショットキダイオード１は、たとえばＮ+型のＳｉＣ（炭化シリコン）基板１１上にＮ-型ＳｉＣエピタキシャル層１２を成長させて構成したＳｉＣ半導体基板１０を備えている。このＳｉＣ半導体基板１０の表面（ＳｉＣエピタキシャル層１２の表面）に、ショットキ金属層１５が接触しており、このショットキ金属層１５上にボンディングメタル層１６が積層されている。このボンディングメタル層１６にボンディングワイヤ４が接合されている。 The Schottky diode 1 includes a SiC semiconductor substrate 10 configured by growing an N − -type SiC epitaxial layer 12 on an N + -type SiC (silicon carbide) substrate 11, for example. A Schottky metal layer 15 is in contact with the surface of the SiC semiconductor substrate 10 (the surface of the SiC epitaxial layer 12), and a bonding metal layer 16 is laminated on the Schottky metal layer 15. A bonding wire 4 is bonded to the bonding metal layer 16.

ショットキ金属層１５の接触領域外のＳｉＣエピタキシャル層１２の表面は、酸化膜（たとえばＳｉＯ2膜（酸化シリコン膜））１７によって被覆されている。ＳｉＣエピタキシャル層１２の表面において、ショットキ金属層１５の縁部に対応する領域には、Ｐ型不純物を導入して形成したガードリング１８が形成されている。このガードリング１８によって取り囲まれた領域において、ＳｉＣエピタキシャル層１２とショットキ金属層１５との接触界面は、ショットキ界面１４を形成している。ガードリング１８は、ショットキダイオード１に逆バイアスが印加されたときの空乏層の延びを制御し、耐圧の向上に寄与する。 The surface of SiC epitaxial layer 12 outside the contact region of Schottky metal layer 15 is covered with an oxide film (for example, SiO 2 film (silicon oxide film)) 17. A guard ring 18 formed by introducing a P-type impurity is formed in a region corresponding to the edge of the Schottky metal layer 15 on the surface of the SiC epitaxial layer 12. In the region surrounded by the guard ring 18, the contact interface between the SiC epitaxial layer 12 and the Schottky metal layer 15 forms a Schottky interface 14. The guard ring 18 controls the extension of the depletion layer when a reverse bias is applied to the Schottky diode 1 and contributes to an improvement in breakdown voltage.

一方、ＳｉＣ半導体基板１０の裏面（ＳｉＣ基板１１の裏面）には、ＳｉＣ基板１１にオーミック接触するオーミック金属層１９が被着形成されている。さらに、このオーミック金属層１９の表面には、裏メタル層２０が被着形成されている。
オーミック金属層１９は、たとえばＮｉ（ニッケル）層で構成され、熱処理によってその界面がＳｉＣ基板１１の材料とともに合金化されている。この場合に、裏メタル層２０は、たとえばオーミック金属層１９側から順に、Ｔｉ（チタン）層２１、Ｎｉ層２２およびＡｇ（銀）層２３を積層した積層金属膜からなっていてもよい。Ａｇ層２３は、ショットキダイオード１をフレーム２上に半田５を用いてダイボンディングするときの密着性を改善するための金属層である。Ｎｉ層２２は、Ａｇ層２３と半田５とが共晶するときのバリア層として機能する。Ｔｉ層２１は、接着層であって、合金化されたオーミック金属層１９とＮｉ層２２との接着を担っている。 On the other hand, an ohmic metal layer 19 that is in ohmic contact with the SiC substrate 11 is formed on the back surface of the SiC semiconductor substrate 10 (the back surface of the SiC substrate 11). Further, a back metal layer 20 is deposited on the surface of the ohmic metal layer 19.
The ohmic metal layer 19 is composed of, for example, a Ni (nickel) layer, and its interface is alloyed with the material of the SiC substrate 11 by heat treatment. In this case, the back metal layer 20 may be formed of, for example, a laminated metal film in which a Ti (titanium) layer 21, a Ni layer 22, and an Ag (silver) layer 23 are laminated in this order from the ohmic metal layer 19 side. The Ag layer 23 is a metal layer for improving adhesion when the Schottky diode 1 is die-bonded on the frame 2 using the solder 5. The Ni layer 22 functions as a barrier layer when the Ag layer 23 and the solder 5 are eutectic. The Ti layer 21 is an adhesive layer, and is responsible for adhesion between the alloyed ohmic metal layer 19 and the Ni layer 22.

ショットキ金属層１５は、この実施形態では、たとえば、Ｍｏ（モリブデン）金属とＭｏ金属の窒化物（ＭｏxＮyｘ＞０，ｙ＞０）とを含み、ＳｉＣエピタキシャル層１２にショットキ接触して、ショットキ界面１４を形成するとともに、良好な導電性を有する。ボンディングメタル層１６は、ボンディングワイヤ４とショットキ金属層１５との接合を担う層であり、たとえばＡｌによって構成されている。 In this embodiment, the Schottky metal layer 15 includes, for example, Mo (molybdenum) metal and a nitride of Mo metal (Mo x N y x> 0, y> 0), and is in Schottky contact with the SiC epitaxial layer 12. In addition to forming the Schottky interface 14, it has good conductivity. The bonding metal layer 16 is a layer responsible for bonding the bonding wire 4 and the Schottky metal layer 15 and is made of, for example, Al.

図２は、ショットキ金属層１５の詳しい構成を説明するための図解図である。ショットキ金属層１５は、この実施形態では、たとえばＭｏ金属からなる金属層３１（たとえば、層厚３０００Å）と、この金属層３１に積層したバリア層としての金属窒化物含有多結晶金属層３２（たとえば、層厚３０００Å）との積層構造膜で構成されている。金属窒化物含有多結晶金属層３２は、金属層３１の構成金属の窒化物層３２ｂを含むものである。この実施形態では、金属層３１が、ＳｉＣエピタキシャル層１２に接していて、この金属層３１に対してＳｉＣエピタキシャル層１２とは反対側に金属窒化物含有多結晶金属層３２が配置されている。ただし、金属層３１および金属窒化物含有多結晶金属層３２の積層順序は逆であってもよく、金属窒化物含有多結晶金属層３２をＳｉＣエピタキシャル層１２に接するように配置し、金属層３１をボンディングメタル層１６側に配置して、これらを積層してもよい。   FIG. 2 is an illustrative view for explaining a detailed configuration of the Schottky metal layer 15. In this embodiment, the Schottky metal layer 15 includes a metal layer 31 made of, for example, Mo metal (for example, a layer thickness of 3000 mm) and a metal nitride-containing polycrystalline metal layer 32 (for example, a barrier layer laminated on the metal layer 31). , And a layer thickness of 3000 mm). The metal nitride-containing polycrystalline metal layer 32 includes a nitride layer 32 b of the metal constituting the metal layer 31. In this embodiment, the metal layer 31 is in contact with the SiC epitaxial layer 12, and the metal nitride-containing polycrystalline metal layer 32 is disposed on the opposite side of the metal epitaxial layer 12 from the metal layer 31. However, the stacking order of the metal layer 31 and the metal nitride-containing polycrystalline metal layer 32 may be reversed. The metal nitride-containing polycrystalline metal layer 32 is disposed so as to be in contact with the SiC epitaxial layer 12, and the metal layer 31 is disposed. May be disposed on the bonding metal layer 16 side and laminated.

金属層３１は、たとえば、スパッタリングによってＳｉＣ半導体基板１０上に堆積させられて形成される。このとき、金属層３１の構成金属は、ＳｉＣ半導体基板１０の表面に対してほぼ直交する方向またはほぼ平行な方向に沿う柱状の結晶粒として成長する。そのため、金属層３１は、いわば多結晶構造を有することになる。
金属窒化物含有多結晶金属層３２は、たとえば、金属層３１の形成に引き続き、この金属層３１の構成金属と同じ金属（たとえばＭｏ金属）のスパッタリングを窒素を含む雰囲気中で実行することによって形成される。このとき、やはり柱状の金属結晶粒が成長するが、この金属結晶粒の表面に当該金属の窒化物層３２ｂが形成されていく。その結果、金属窒化物含有多結晶金属層３２は、多結晶金属層３２ａと、この多結晶金属層３２ａの表面を覆うとともにその粒界を埋め込む金属窒化物層３２ｂとを含む緻密な膜を形成することになる。 Metal layer 31 is formed, for example, by being deposited on SiC semiconductor substrate 10 by sputtering. At this time, the constituent metal of the metal layer 31 grows as columnar crystal grains along a direction substantially orthogonal to or substantially parallel to the surface of the SiC semiconductor substrate 10. For this reason, the metal layer 31 has a polycrystalline structure.
The metal nitride-containing polycrystalline metal layer 32 is formed by, for example, performing sputtering of the same metal (for example, Mo metal) as the constituent metal of the metal layer 31 in an atmosphere containing nitrogen following the formation of the metal layer 31. Is done. At this time, columnar metal crystal grains also grow, and the metal nitride layer 32b is formed on the surface of the metal crystal grains. As a result, the metal nitride-containing polycrystalline metal layer 32 forms a dense film including the polycrystalline metal layer 32a and the metal nitride layer 32b that covers the surface of the polycrystalline metal layer 32a and fills the grain boundaries thereof. Will do.

ショットキ金属層１５上にボンディングメタル層１６（たとえば、層厚４μｍ）が積層され、その後にシンター（熱処理）が行われるとき、緻密な膜として形成された金属窒化物含有多結晶金属層３２は、ボンディングメタル層１６の構成材料（たとえばＡｌ）が、ＳｉＣ半導体基板１０の表面のショットキ界面１４へと拡散して到達することを防ぐバリア層として機能することになる。こうして、ショットキ界面１４の劣化が防がれるので、ショットキダイオード１は、ほぼ設計通りの良好な特性を有することができる。   When a bonding metal layer 16 (for example, a layer thickness of 4 μm) is laminated on the Schottky metal layer 15 and then sintered (heat treatment) is performed, the metal nitride-containing polycrystalline metal layer 32 formed as a dense film is It functions as a barrier layer that prevents the constituent material (for example, Al) of bonding metal layer 16 from diffusing and reaching Schottky interface 14 on the surface of SiC semiconductor substrate 10. Thus, since the deterioration of the Schottky interface 14 is prevented, the Schottky diode 1 can have good characteristics almost as designed.

図３(a)〜(h)は、ショットキダイオード１の製造工程を順に示す図解図である。ＳｉＣ半導体基板１０の表面を熱酸化して犠牲酸化膜（図示せず）を形成し、さらに、ガードリング１８の形状に対応した開口を有するレジスト４０が形成される。そして、このレジスト４０をマスクとして、ガードリング１８の領域にＰ型の不純物イオン（ホウ素イオン）が注入される（図３(a)）。   3 (a) to 3 (h) are illustrative views showing the manufacturing process of the Schottky diode 1 in order. A surface of SiC semiconductor substrate 10 is thermally oxidized to form a sacrificial oxide film (not shown), and resist 40 having an opening corresponding to the shape of guard ring 18 is formed. Then, using this resist 40 as a mask, P-type impurity ions (boron ions) are implanted into the region of the guard ring 18 (FIG. 3A).

次に、犠牲酸化膜を除去し、その後、たとえばプラズマＣＶＤ（化学的気相成長法）によって、表面保護膜としての酸化膜１７が形成される（図３(b)）。
次いで、たとえばスパッタリングによってＮｉからなるオーミック金属層１９がＳｉＣ半導体基板１０の裏面に堆積させられ、次いで、熱処理（たとえば１０００℃、２分）を施すことにより、オーミック金属層１９が合金化されて、ニッケルシリサイドとなる（図３(c)）。 Next, the sacrificial oxide film is removed, and then an oxide film 17 as a surface protective film is formed by, for example, plasma CVD (chemical vapor deposition method) (FIG. 3B).
Next, the ohmic metal layer 19 made of Ni is deposited on the back surface of the SiC semiconductor substrate 10 by, for example, sputtering, and then the ohmic metal layer 19 is alloyed by applying a heat treatment (for example, 1000 ° C., 2 minutes). Nickel silicide is formed (FIG. 3C).

この状態から、酸化膜１７にコンタクトホール１７ａが形成される。このコンタクトホール１７ａは、ガードリング１８によって囲まれた領域においてＳｉＣエピタキシャル層１２の表面を露出させる（図３(d)）。
次に、たとえばＭｏ金属をターゲットとして用いたスパッタリングによって、ショットキ金属層１５が、コンタクトホール１７ａを含む領域に堆積させられる（図３(e)）。このショットキ金属層１５の形成工程では、ＳｉＣ半導体基板１０を配置した処理チャンバ内の雰囲気は、当初はＡｒ（アルゴン）ガス１００％の雰囲気とされるが、所定時間経過後に当該処理チャンバにＮ2（窒素）ガスが導入されてＡｒガスおよびＮ2ガスの混合ガス雰囲気（たとえば、Ａｒガス５０％、Ｎ2ガス５０％）とされる。これによって、図２に示すような金属層３１および金属窒化物含有多結晶金属層３２の積層構造を有するショットキ金属層１５が形成されることになる。 From this state, a contact hole 17 a is formed in the oxide film 17. The contact hole 17a exposes the surface of the SiC epitaxial layer 12 in a region surrounded by the guard ring 18 (FIG. 3 (d)).
Next, the Schottky metal layer 15 is deposited in a region including the contact hole 17a by sputtering using, for example, Mo metal as a target (FIG. 3E). The step of forming the Schottky metal layer 15, the atmosphere in the processing chamber arranged SiC semiconductor substrate 10 is initially are an atmosphere of Ar (argon) 100% gas, N 2 in the process chamber after a predetermined time has elapsed (Nitrogen) gas is introduced to form a mixed gas atmosphere of Ar gas and N 2 gas (for example, Ar gas 50%, N 2 gas 50%). As a result, a Schottky metal layer 15 having a laminated structure of the metal layer 31 and the metal nitride-containing polycrystalline metal layer 32 as shown in FIG. 2 is formed.

その後は、窒素ガスの導入を停止し、処理チャンバ内をＡｒガス雰囲気（Ａｒガス１００％）としたうえで、スパッタリングのターゲットをＭｏ金属からＡｌ金属に変更することにより、ショットキ金属層１５に積層されるボンディングメタル層１６が形成されることになる（図３(f)）。すなわち、連続スパッタリングにより、ショットキ金属層１５およびボンディングメタル層１６が同一処理チャンバ内で形成される。   Thereafter, the introduction of nitrogen gas is stopped, the inside of the processing chamber is set to an Ar gas atmosphere (Ar gas 100%), and the sputtering target is changed from Mo metal to Al metal, thereby stacking on the Schottky metal layer 15. The bonding metal layer 16 to be formed is formed (FIG. 3 (f)). That is, the Schottky metal layer 15 and the bonding metal layer 16 are formed in the same processing chamber by continuous sputtering.

その後は、ＳｉＣ半導体基板１０を処理チャンバから取り出し、モリブデンエッチング液（硝酸および燐酸の混合液）によって、ショットキ金属層１５およびボンディングメタル層１６が一括してパターニングされる。この状態が、図３(g)に示されている。
その後は、ＳｉＣ半導体基板１０を処理チャンバ内に配置し、ターゲットをＴｉ、ＮｉおよびＡｇに順に切り換えながら連続スパッタリングを行うことで、ＳｉＣ半導体基板１０の裏面側のオーミック金属層１９上にＴｉ層２１、Ｎｉ層２２およびＡｇ層２３の積層構造膜からなる裏メタル層２０が形成される。この状態が、図３(h)に示されている。 Thereafter, SiC semiconductor substrate 10 is taken out of the processing chamber, and Schottky metal layer 15 and bonding metal layer 16 are collectively patterned with a molybdenum etching solution (mixed solution of nitric acid and phosphoric acid). This state is shown in FIG.
Thereafter, the SiC semiconductor substrate 10 is placed in the processing chamber, and continuous sputtering is performed while sequentially switching the target to Ti, Ni, and Ag, so that the Ti layer 21 is formed on the ohmic metal layer 19 on the back surface side of the SiC semiconductor substrate 10. Then, the back metal layer 20 composed of the laminated structure film of the Ni layer 22 and the Ag layer 23 is formed. This state is shown in FIG.

その後は、でき上がったショットキダイオード１に対してシンター処理（たとえば４００℃、１０秒の熱処理）が施される。これにより、裏メタル層２０を構成する各層間の密着性が向上され、さらに、多結晶構造の金属層３１の金属結晶粒同士の密着性が向上される。それとともに、半田５によりフレーム２上にダイボンディングする際にショットキダイオード１が受ける熱による不具合を未然に防止することができる。   Thereafter, the finished Schottky diode 1 is subjected to sintering (for example, heat treatment at 400 ° C. for 10 seconds). Thereby, the adhesiveness between each layer which comprises the back metal layer 20 is improved, and also the adhesiveness of the metal crystal grains of the metal layer 31 of a polycrystalline structure is improved. At the same time, it is possible to prevent problems caused by heat received by the Schottky diode 1 when die-bonding on the frame 2 with the solder 5.

このシンター処理時において、ショットキ金属層１５を構成している金属窒化物含有多結晶金属層３２は、Ａｌからなるボンディングメタル層１６の拡散を防ぎ、その構成金属がショットキ界面１４に到達することを防ぐ。
以上のように、この実施形態によれば、ショットキ金属層１５には金属窒化物含有多結晶金属層３２が備えられており、この金属窒化物含有多結晶金属層３２の働きによって、ボンディングメタル層１６の構成金属がショットキ界面１４に到達することを抑制または防止することができる。その結果、ショットキ界面の劣化を効果的に抑制または防止でき、ショットキダイオード１のデバイス特性を従来のデバイス特性に比較して著しく改善することができる。 During the sintering process, the metal nitride-containing polycrystalline metal layer 32 constituting the Schottky metal layer 15 prevents the bonding metal layer 16 made of Al from diffusing, and the constituent metal reaches the Schottky interface 14. prevent.
As described above, according to this embodiment, the Schottky metal layer 15 is provided with the metal nitride-containing polycrystalline metal layer 32, and the function of the metal nitride-containing polycrystalline metal layer 32 results in the bonding metal layer. It is possible to suppress or prevent the 16 constituent metals from reaching the Schottky interface 14. As a result, deterioration of the Schottky interface can be effectively suppressed or prevented, and the device characteristics of the Schottky diode 1 can be remarkably improved as compared with the conventional device characteristics.

図４(a)および(b)は、ショットキダイオードに逆方向電圧を印加した場合における逆方向漏れ電流の特性を示す図であり、素子温度を２５℃、５０℃、７５℃、１００℃、１２５℃および１５０℃としたときのそれぞれの測定結果が示されている。図４(a)は、ショットキ金属層を金属層（Ｍｏ層）のみで構成した従来技術に係るショットキダイオードの特性を示し、図４(b)は、ショットキ金属層１５を金属層３１（Ｍｏ層）および金属窒化物含有多結晶金属層３２（ＭｏxＮy層）で構成した上記の実施形態のショットキダイオード１の特性を示している。 4 (a) and 4 (b) are diagrams showing the characteristics of reverse leakage current when reverse voltage is applied to the Schottky diode. The element temperatures are 25 ° C., 50 ° C., 75 ° C., 100 ° C., 125 ° C. Each measurement result when it is set as ° C and 150 ° C is shown. 4A shows the characteristics of a Schottky diode according to the prior art in which the Schottky metal layer is composed only of a metal layer (Mo layer). FIG. 4B shows the Schottky metal layer 15 as a metal layer 31 (Mo layer). ) And the metal nitride-containing polycrystalline metal layer 32 (Mo x N y layer).

図４(a)および(b)の比較により、この実施形態に係るショットキダイオード１により、逆方向漏れ電流が著しく低減され、逆方向耐圧の向上が達成されていることが理解される。それとともに、この実施形態の構成を採用することによって、逆方向漏れ電流の温度依存性がほぼ解消されており、高温環境下でも使用に堪える良好な特性を実現できることが理解される。   4A and 4B, it is understood that the reverse leakage current is remarkably reduced and the reverse breakdown voltage is improved by the Schottky diode 1 according to this embodiment. At the same time, it is understood that by adopting the configuration of this embodiment, the temperature dependence of the reverse leakage current is almost eliminated, and it is possible to realize good characteristics that can be used even in a high temperature environment.

以上、この発明の一実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、ショットキ金属層１５を、バリア層によって金属層（窒化物または酸化物を実質的に含まない層）をサンドイッチした３層構造としてもよく、また、逆に、バリア層を金属層（同じく、窒化物または酸化物を実質的に含まない層）によってサンドイッチした３層構造としてもよい。   As mentioned above, although one Embodiment of this invention was described, this invention can also be implemented with another form. For example, the Schottky metal layer 15 may have a three-layer structure in which a metal layer (a layer substantially free of nitride or oxide) is sandwiched by a barrier layer, and conversely, the barrier layer is a metal layer (also, A three-layer structure sandwiched by layers substantially free of nitride or oxide may be used.

また、上記の実施形態では、Ｍｏ金属を用いてショットキ金属層１５を形成する例について説明したが、ショットキ金属層１５に適用可能な金属としては、Ｍｏ、Ｗ（タングステン）、Ｔｉ、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｃｒ（クロム）、Ｎｉ、Ｆｅ（鉄）、Ｎｂ（ニオブ）およびＴａ（タンタル）から選択した１種、またはこれらの２種以上を含む合金を例示することができる。いずれの金属の場合も、スパッタリングによってＳｉＣ半導体基板上に堆積させると、ＳｉＣ半導体基板上に多結晶構造の金属層が成長することになる。そして、ショットキ金属層１５を、それらの金属の窒化物層を含む構成とすることにより、ボンディングメタル層１６の構成材料によるショットキ界面１４の劣化を抑制または防止できる。   In the above-described embodiment, an example in which the Schottky metal layer 15 is formed using Mo metal has been described. As metals applicable to the Schottky metal layer 15, Mo, W (tungsten), Ti, Hf (hafnium) are used. ), Zr (zirconium), Cr (chromium), Ni, Fe (iron), Nb (niobium) and Ta (tantalum), or an alloy containing two or more of these. In any case, when the metal is deposited on the SiC semiconductor substrate by sputtering, a metal layer having a polycrystalline structure grows on the SiC semiconductor substrate. Then, by configuring the Schottky metal layer 15 to include a nitride layer of those metals, deterioration of the Schottky interface 14 due to the constituent material of the bonding metal layer 16 can be suppressed or prevented.

また、バリア層は、金属層３１の構成金属の窒化物を含む構成とする必要はなく、金属層３１の構成金属以外の金属の窒化物層を含むバリア層を適用することも可能である。
また、上記の実施形態では、スパッタリングによって金属層を形成する際の雰囲気にＮ2ガスを導入するようにしているが、他にもＮＨ3ガス（アンモニアガス）を導入することによっても、同様な金属窒化物含有多結晶金属層を形成することができる。また、たとえば、金属層をスパッタリングによって形成した後に、この金属層が形成されたＳｉＣ半導体基板１０をアンモニア雰囲気中に置くとともに、併せて熱処理（たとえば６００〜８００℃）を行うことによって、多結晶構造の金属層の表面および粒界に当該金属の窒化物層を形成することにより、金属窒化物含有多結晶金属層を形成してもよい。 In addition, the barrier layer does not need to be configured to include a nitride of the constituent metal of the metal layer 31, and a barrier layer including a nitride layer of a metal other than the constituent metal of the metal layer 31 can be applied.
In the above embodiment, the N 2 gas is introduced into the atmosphere when the metal layer is formed by sputtering. However, the same effect can be obtained by introducing NH 3 gas (ammonia gas). A metal nitride-containing polycrystalline metal layer can be formed. Further, for example, after forming the metal layer by sputtering, the SiC semiconductor substrate 10 on which the metal layer is formed is placed in an ammonia atmosphere, and heat treatment (for example, 600 to 800 ° C.) is performed at the same time. A metal nitride-containing polycrystalline metal layer may be formed by forming a nitride layer of the metal on the surface and grain boundaries of the metal layer.

また、上記の実施形態では、バリア層が金属窒化物層を含む構成としているが、金属窒化物層の代わりに、または金属窒化物層と共に金属酸化物層を含むバリア金属層を金属層３１に積層形成するようにしてもよい。具体的には、スパッタリングによってショットキ金属層を形成するときに、処理チャンバ内にＮ2ガスの代わりにＯ2（酸素）ガスを導入したり、Ｎ2ガスとともにＯ2ガスを導入したりすればよい。この場合でも、多結晶金属層の表面および粒界に多結晶金属層の構成金属の窒化物層および／または酸化物層を形成することができ、ボンディングメタル層１６の構成材料がショットキ界面１４上に到達することを抑制または防止することができる。 In the above-described embodiment, the barrier layer includes a metal nitride layer. However, instead of the metal nitride layer or a barrier metal layer including a metal oxide layer together with the metal nitride layer, the metal layer 31 is provided. A stacked layer may be formed. Specifically, when a Schottky metal layer is formed by sputtering, O 2 (oxygen) gas may be introduced into the processing chamber instead of N 2 gas, or O 2 gas may be introduced together with N 2 gas. Good. Even in this case, a nitride layer and / or an oxide layer of the constituent metal of the polycrystalline metal layer can be formed on the surface and grain boundary of the polycrystalline metal layer, and the constituent material of the bonding metal layer 16 is on the Schottky interface 14. Can be suppressed or prevented.

さらにまた、上記の実施形態ではショットキダイオードを例にとったが、他にも、ショットキＦＥＴなどのように、ショットキ金属層を有する装置にこの発明を同様に適用することができる。また、半導体基板は、ＳｉＣに限らず、Ｓｉ（シリコン）からなっていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
Furthermore, although the Schottky diode is taken as an example in the above embodiment, the present invention can be similarly applied to a device having a Schottky metal layer, such as a Schottky FET. Further, the semiconductor substrate is not limited to SiC but may be made of Si (silicon).
In addition, various design changes can be made within the scope of matters described in the claims.

この発明の一実施形態に係る半導体装置であるショットキダイオードの構成を説明するための図解的な断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic sectional view for explaining a configuration of a Schottky diode that is a semiconductor device according to an embodiment of the present invention. 前記ショットキダイオードのショットキ金属層の詳しい構成を説明するための図解図である。It is an illustration figure for demonstrating the detailed structure of the Schottky metal layer of the said Schottky diode. 前記ショットキダイオードの製造工程を順に示す図解図である。It is an illustration figure which shows the manufacturing process of the said Schottky diode in order. ショットキダイオードに逆方向電圧を印加した場合における逆方向漏れ電流の特性を示す図である。It is a figure which shows the characteristic of reverse direction leakage current at the time of applying a reverse direction voltage to a Schottky diode.

符号の説明Explanation of symbols

１ ショットキダイオード
２ フレーム
３ フレーム
４ ボンディングワイヤ
５ 半田
１０ ＳｉＣ半導体基板
１１ ＳｉＣ基板
１２ ＳｉＣエピタキシャル層
１４ ショットキ界面
１５ ショットキ金属層
１６ ボンディングメタル層
１７ 酸化膜
１７ａ コンタクトホール
１８ ガードリング
１９ オーミック金属層
２０ 裏メタル層
２１ Ｔｉ層
２２ Ｎｉ層
２３ Ａｇ層
３１ 金属層
３２ 金属窒化物含有多結晶金属層
３２ａ 多結晶金属層
３２ｂ 金属窒化物層
４０ レジスト DESCRIPTION OF SYMBOLS 1 Schottky diode 2 Frame 3 Frame 4 Bonding wire 5 Solder 10 SiC semiconductor substrate 11 SiC substrate 12 SiC epitaxial layer 14 Schottky interface 15 Schottky metal layer 16 Bonding metal layer 17 Oxide film 17a Contact hole 18 Guard ring 19 Ohmic metal layer 20 Back metal Layer 21 Ti layer 22 Ni layer 23 Ag layer 31 metal layer 32 metal nitride-containing polycrystalline metal layer 32a polycrystalline metal layer 32b metal nitride layer 40 resist

Claims (4)

ＳｉＣまたはＳｉからなる半導体基板と、
この半導体基板にショットキ接触するショットキ金属層と、
このショットキ金属層に積層されたボンディングメタル層とを含み、
前記ショットキ金属層は、金属層と、金属窒化物層または金属酸化物層を含むバリア層とを積層した積層構造を有しており、
前記バリア層は、
金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の窒化物からなる前記金属窒化物層とを含む金属窒化物含有多結晶金属層、または
金属結晶粒で構成された多結晶金属層と、この多結晶金属層の表面および粒界に形成され、前記多結晶金属層の構成金属の酸化物からなる前記金属酸化物層とを含む金属酸化物含有多結晶金属層
を含み、
前記多結晶金属層は、柱状成長した金属結晶粒で構成されている
ことを特徴とする半導体装置。 A semiconductor substrate made of SiC or Si;
A Schottky metal layer in Schottky contact with the semiconductor substrate;
Including a bonding metal layer laminated on this Schottky metal layer,
The Schottky metal layer has a laminated structure in which a metal layer and a barrier layer including a metal nitride layer or a metal oxide layer are laminated ,
The barrier layer is
Metal nitriding comprising a polycrystalline metal layer composed of metal crystal grains, and the metal nitride layer formed on the surface and grain boundaries of the polycrystalline metal layer and made of a nitride of the constituent metal of the polycrystalline metal layer Material-containing polycrystalline metal layer, or
Metal oxide comprising a polycrystalline metal layer composed of metal crystal grains, and the metal oxide layer formed on the surface and grain boundaries of the polycrystalline metal layer and made of an oxide of a constituent metal of the polycrystalline metal layer Material-containing polycrystalline metal layer
Including
2. The semiconductor device according to claim 1, wherein the polycrystalline metal layer is composed of columnar-grown metal crystal grains . 前記金属窒化物層は、Ｍｏ、Ｗ、Ｔｉ、Ｈｆ、Ｚｒ、Ｃｒ、Ｎｉ、Ｆｅ、ＮｂおよびＴａからなる金属群から選択した１つ以上の金属の窒化物を含む層であり、前記金属酸化物層は、前記金属群から選択した１つ以上の金属の酸化物を含む層であることを特徴とする請求項１記載の半導体装置。   The metal nitride layer is a layer including a nitride of one or more metals selected from a metal group consisting of Mo, W, Ti, Hf, Zr, Cr, Ni, Fe, Nb, and Ta, and the metal oxide layer 2. The semiconductor device according to claim 1, wherein the physical layer is a layer containing an oxide of one or more metals selected from the metal group. 前記金属窒化物層は前記金属層の構成金属の窒化物を含む層であり、前記金属酸化物層は前記金属層の構成金属の酸化物を含む層であることを特徴とする請求項１記載の半導体装置。   2. The metal nitride layer is a layer containing a nitride of a constituent metal of the metal layer, and the metal oxide layer is a layer containing an oxide of a constituent metal of the metal layer. Semiconductor device. ＳｉＣまたはＳｉからなる半導体基板に接触するショットキ金属層を形成する工程と、
このショットキ金属層上にボンディングメタル層を堆積する工程とを含み、
前記ショットキ金属層を形成する工程は、
金属層と、金属窒化物層または金属酸化物層を含むバリア層とを積層した積層構造膜を形成する工程を含み、
前記バリア層を形成する工程は、
多結晶構造を有する多結晶金属層を前記半導体基板上に堆積する工程と、
前記多結晶金属層の表面および粒界に前記多結晶金属層の構成金属の窒化物または酸化物の層を形成することにより、前記多結晶金属層と、前記金属窒化物層または金属酸化物層とを含む金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程とを含み、
前記多結晶金属層を堆積する工程、および前記金属窒化物含有多結晶金属層または金属酸化物含有多結晶金属層を形成する工程は、
窒素または酸素を含む雰囲気中におけるスパッタリングによって、多結晶金属層を前記半導体基板上に堆積させると同時に当該多結晶金属層を構成する金属結晶粒の表面および粒界に当該金属の窒化物または酸化物の層を成長させる工程によって並行して行われる
ことを特徴とする半導体装置の製造方法。 Forming a Schottky metal layer in contact with a semiconductor substrate made of SiC or Si;
Depositing a bonding metal layer on the Schottky metal layer,
The step of forming the Schottky metal layer includes
A metal layer, a step of forming a laminated structure film of laminated layers and a barrier layer comprising a metal nitride layer or metal oxide layer seen including,
The step of forming the barrier layer includes:
Depositing a polycrystalline metal layer having a polycrystalline structure on the semiconductor substrate;
The polycrystalline metal layer and the metal nitride layer or metal oxide layer are formed by forming a nitride or oxide layer of the constituent metal of the polycrystalline metal layer on the surface and grain boundary of the polycrystalline metal layer. Forming a metal nitride-containing polycrystalline metal layer or a metal oxide-containing polycrystalline metal layer comprising:
Depositing the polycrystalline metal layer, and forming the metal nitride-containing polycrystalline metal layer or metal oxide-containing polycrystalline metal layer,
A polycrystalline metal layer is deposited on the semiconductor substrate by sputtering in an atmosphere containing nitrogen or oxygen, and at the same time, a nitride or oxide of the metal on the surface and grain boundary of the metal crystal grains constituting the polycrystalline metal layer A method for manufacturing a semiconductor device, which is performed in parallel by a step of growing a plurality of layers .
JP2005051687A 2005-02-25 2005-02-25 Semiconductor device and manufacturing method thereof Active JP4814533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005051687A JP4814533B2 (en) 2005-02-25 2005-02-25 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005051687A JP4814533B2 (en) 2005-02-25 2005-02-25 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011103810A Division JP5419922B2 (en) 2011-05-06 2011-05-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2006237394A JP2006237394A (en) 2006-09-07
JP4814533B2 true JP4814533B2 (en) 2011-11-16

Family

ID=37044697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005051687A Active JP4814533B2 (en) 2005-02-25 2005-02-25 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4814533B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078314B2 (en) * 2006-10-18 2012-11-21 ローム株式会社 Schottky barrier diode and manufacturing method thereof
JP2009094392A (en) 2007-10-11 2009-04-30 Mitsubishi Electric Corp Method for manufacturing silicon carbide semiconductor device
JP2010219130A (en) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP5453867B2 (en) * 2009-03-24 2014-03-26 株式会社デンソー Silicon carbide semiconductor device having Schottky barrier diode and method for manufacturing the same
JP5144585B2 (en) 2009-05-08 2013-02-13 住友電気工業株式会社 Semiconductor device and manufacturing method thereof
JP2010068008A (en) * 2009-12-24 2010-03-25 Mitsubishi Electric Corp Method of manufacturing silicon carbide schottky barrier diode
JP5598015B2 (en) * 2010-02-23 2014-10-01 株式会社デンソー Silicon carbide semiconductor device having Schottky barrier diode and method for manufacturing the same
US9318624B2 (en) * 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements
JP5738376B2 (en) * 2013-10-02 2015-06-24 三菱電機株式会社 Method for manufacturing silicon carbide Schottky barrier diode
DE102016101801B4 (en) 2016-02-02 2021-01-14 Infineon Technologies Ag LOAD CONNECTION OF A POWER SEMICONDUCTOR ELEMENT, POWER SEMICONDUCTOR MODULE WITH IT AND MANUFACTURING PROCESS FOR IT
JP6808952B2 (en) * 2016-03-16 2021-01-06 富士電機株式会社 Manufacturing method of silicon carbide semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206472A (en) * 1977-12-27 1980-06-03 International Business Machines Corporation Thin film structures and method for fabricating same
JPH04206741A (en) * 1990-11-30 1992-07-28 Toshiba Corp Formation of schottky junction
JPH05198577A (en) * 1992-01-22 1993-08-06 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH06151815A (en) * 1992-11-13 1994-05-31 Ricoh Co Ltd Semiconductor device and manufacture threof
JP2000174293A (en) * 1998-12-03 2000-06-23 Global Alliance Kk Schottky barrier semiconductor device and manufacture thereof
JP3512659B2 (en) * 1998-12-28 2004-03-31 シャープ株式会社 Nitride III-V compound semiconductor device
JP3096461B2 (en) * 1999-10-29 2000-10-10 三菱電機株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2006237394A (en) 2006-09-07

Similar Documents

Publication Publication Date Title
JP4814533B2 (en) Semiconductor device and manufacturing method thereof
JP4814532B2 (en) Semiconductor device and manufacturing method thereof
EP1349202B1 (en) Semiconductor device and method of manufacturing the same
JP4858791B2 (en) Semiconductor device and manufacturing method thereof
JP3890311B2 (en) Semiconductor device and manufacturing method thereof
US20140252376A1 (en) Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device
JP2006024880A (en) Semiconductor device and its manufacturing method
WO2013150889A1 (en) Method for manufacturing silicon carbide semiconductor device
US9269579B2 (en) Method for manufacturing silicon carbide semiconductor device
JP4379305B2 (en) Semiconductor device
WO2011099338A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2010129585A (en) Method for manufacturing semiconductor device
JP2014187128A (en) Silicon carbide semiconductor device
JP4091931B2 (en) SiC semiconductor device and method of manufacturing SiC semiconductor device
JP5709333B2 (en) Semiconductor device
JP2015198131A (en) Method of manufacturing silicon carbide semiconductor device
JP5419922B2 (en) Semiconductor device
JP6648574B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5324076B2 (en) Schottky electrode for nitride semiconductor and nitride semiconductor device
JP2011176183A (en) Method of manufacturing semiconductor device
JP4038498B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2004022796A (en) Silicon carbide semiconductor element and its manufacturing process
JP6080961B2 (en) Semiconductor device and manufacturing method thereof
JP6808952B2 (en) Manufacturing method of silicon carbide semiconductor device
JPH0472764A (en) Rear electrode of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110826

R150 Certificate of patent or registration of utility model

Ref document number: 4814533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250