JP4808016B2 - マイクロコンピュータの初期化装置および車載用制御装置 - Google Patents
マイクロコンピュータの初期化装置および車載用制御装置 Download PDFInfo
- Publication number
- JP4808016B2 JP4808016B2 JP2005366598A JP2005366598A JP4808016B2 JP 4808016 B2 JP4808016 B2 JP 4808016B2 JP 2005366598 A JP2005366598 A JP 2005366598A JP 2005366598 A JP2005366598 A JP 2005366598A JP 4808016 B2 JP4808016 B2 JP 4808016B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- cpu
- initialization
- microcomputer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Retry When Errors Occur (AREA)
Description
したがって、複数のドライバの作成と単体検証を同時並行的に行い、工期を短縮する作業が難しくなる。
なぜならば、対応するマイクロコンピュータ種別を増やせば、増やすだけ、共有データテーブルの大きさが増大し、未使用データが増えることによって格納するROMのメモリ効率が低下することが挙げられる。
const char Init_table[ ][10]=[(0x01,…0x32,0x20),
(0x02,…0x78,0x40),
:
(0x06,…0x25,0x80)];
というような、単なるデータ配列のC言語による定義であり、CPU102に取って何ら意味のある命令ではない。しかしながら、第一の領域201の翻訳ルーチンにとっては初期化シーケンスを表す重要なデータとなる。
選択後は、図2で述べた動作と同じく選択された初期化テーブル(501若しくは502)に記述された各々異なった初期化シーケンスを実施し、設定レジスタ203に異なった初期値を設定する(図6中にこの動作を破線矢印205として図示)。
この手段は、I/Oポート109の空きが少ないなどの理由でスイッチを追加設置できない場合に有効な手段となる。
提として記述されている。
り、少なくとも所定のアドレスと所定のデータサイズと所定のビットマスク値と、これらで指定された特定記憶領域に関する初期値の4つの属性を、命令中に保持している。
ータサイズの2つの属性を、命令中に保持している。
ビット位置および所定の論理値の3つの属性を、命令中に保持している。
命令”FLAGWAIT”703は、データサイズの属性を命令中に保持していない。
また、このデータサイズの属性は、その情報を”FLAGWAIT”のような先頭のオペコードに含めることとして、オペコードの種類を増やして対応してもよいことは、前述の命令”FORWARD”701や命令”DUMMYRD”702と同じである。それを具現化したのが命令体系IIの命令”FLGW_B”715と命令”FLGW_W”716である。
これは、前述したように開発段階でプログラム設計者により、XMLエディタ(図3中での301として図示)を用いて作成される。
処理1101では、レジスタ・アドレスの属性で示されるアドレスより、データサイズの属性を考慮してデータを読み込み、ローカル変数”temp0”に設定する。
ローカル変数”temp0”の内容は、これ以降は使用されず廃棄され、処理1102により呼び出し元に復帰する。
処理1201では、レジスタ・アドレスの属性で示されるアドレスより、データサイズの属性を考慮してデータを読み込み、ローカル変数”temp0”に設定する。すなわち、設定レジスタの内容が、ローカル変数”temp0”に設定される。
一致するならば、処理1204に抜けて本処理を終了し、呼び出し元に復帰する。一致しないならば、再び処理1201に戻り、判定1203が成立するまで、該当する設定レジスタの内容をチェックしつつ待ち動作を実行する。
処理1301では、ローカル変数”loop_end”に、待ち時間の属性として、実際には後述のループ回数を設定する。
判定1303では、ローカル変数”temp0”とローカル変数”loop_end”の内容が比較され、”temp0”≧ ”loop_end”ならば、処理1305に抜けて呼び出し元に復帰し、待ち動作を終了する。
処理1401では、与えられた関数ポインタ値の属性を、関数としてコールすることにより、外部関数を呼び出す。該関数からの復帰後は、続く処理1402によって処理を終了し、呼び出し元に復帰する。
しかるに、フラグ待ち合わせ機能を用いれば、初期化プログラムの中でステータスレジスタを監視し、該コンペアマッチフラグがセットされるまで待ち合わせを行うことが可能となる。
以上のことから、初期化操作の一機能として特定フラグが変化するまでの待ち合わせ機能があれば、あらゆるマイクロコンピュータの初期化操作を、汎用的に表現することが可能となる。
102 CPU
103 内部バス
104 ROM
105 RAM、
106 汎用タイマ・ユニット
107 A/Dコンバータ
108 D/Aコンバータ
109 I/Oポート
110 DMAコントローラ
111 通信コントローラ
201 第一の領域
202 第二の領域
203、403 設定レジスタ
503 外部スイッチ
601 第三の領域
Claims (16)
- CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムを前記ROMに実装したマイクロコンピュータの初期化装置であって、
前記初期化プログラムの前記ROM上の実装形態が、前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んで構成されており、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定のアドレスと所定のデータサイズと所定のビットマスク値と、これらで指定された特定記憶領域に関する初期値の4つの属性を含み、これらの属性で指定された記憶領域に関する所定ビット幅のデータ転送を表現したものであって、これらの属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化装置。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムを前記ROMに実装したマイクロコンピュータの初期化装置であって、
前記初期化プログラムの前記ROM上の実装形態が、前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んで構成されており、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定のアドレスと所定のデータサイズの2つの属性を含み、これらの属性で指定された記憶領域に関するダミーリードを表現したものであって、これらの属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化装置。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムを前記ROMに実装したマイクロコンピュータの初期化装置であって、
前記初期化プログラムの前記ROM上の実装形態が、前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んで構成されており、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定のアドレスと所定のビット位置と所定の論理値の3つの属性を含み、これらの属性で指定された該当記憶領域の該当ビットが所定の論理値となるまでの待ち動作を表現したものであって、これらの属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化装置。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムを前記ROMに実装したマイクロコンピュータの初期化装置であって、
前記初期化プログラムの前記ROM上の実装形態が、前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んで構成されており、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定の待ち時間の属性を含み、該属性で指定された時間の待ち動作を表現したものであって、該属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化装置。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムを前記ROMに実装したマイクロコンピュータの初期化装置であって、
前記初期化プログラムの前記ROM上の実装形態が、前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んで構成されており、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定の関数へのポインタの属性を含み、該属性で指定された関数への関数コールを表現したものであって、該属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化装置。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムを前記ROMに実装したマイクロコンピュータの初期化装置であって、
前記初期化プログラムの前記ROM上の実装形態が、前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んで構成されており、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも初期化処理の終了を意味する属性を含み、第一の領域による翻訳実行の終了を表現したものであって、該属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化装置。 - 前記第二の領域を、ユーザが設定可能に構成されていることを特徴とする請求項1から6のいずれか1項に記載のマイクロコンピュータの初期化装置。
- 前記第一の領域は、マイクロコンピュータのポートに外部より入力された論理入力値に従って、前記第二の領域に属するデータ中から、所定の組合せを選択する機能を有することを特徴とする請求項1から7のいずれか1項に記載のマイクロコンピュータの初期化装置。
- 前記第一の領域は、前記ROMに格納された第一および第二の領域とも異なる第三の領域のデータ内容に従って、前記第二の領域に属するデータ中から、所定の組合せを選択する機能を有することを特徴とする請求項1から7のいずれか1項に記載のマイクロコンピュータの初期化装置。
- 請求項1から9のいずれか一項に記載の初期化装置を格納したマイクロコンピュータを備えて構成されることを特徴とする車載用制御装置。
- CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムであって、
前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んでおり、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定のアドレスと所定のデータサイズと所定のビットマスク値と、これらで指定された特定記憶領域に関する初期値の4つの属性を含み、これらの属性で指定された記憶領域に関する所定ビット幅のデータ転送を表現したものであって、これらの属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化プログラム。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムであって、
前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んでおり、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定のアドレスと所定のデータサイズの2つの属性を含み、これらの属性で指定された記憶領域に関するダミーリードを表現したものであって、これらの属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化プログラム。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムであって、
前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んでおり、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定のアドレスと所定のビット位置と所定の論理値の3つの属性を含み、これらの属性で指定された該当記憶領域の該当ビットが所定の論理値となるまでの待ち動作を表現したものであって、これらの属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化プログラム。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムであって、
前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んでおり、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定の待ち時間の属性を含み、該属性で指定された時間の待ち動作を表現したものであって、該属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化プログラム。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムであって、
前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んでおり、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも所定の関数へのポインタの属性を含み、該属性で指定された関数への関数コールを表現したものであって、該属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化プログラム。 - CPUと、該CPUによって実行されるプログラムを格納するROMを備えたマイクロコンピュータにおいて、当該マイクロコンピュータのリセット信号が解除された後、かつオペレーティングシステムが起動される前に実行され、前記マイクロコンピュータの初期化を行う初期化プログラムであって、
前記CPUにより直接実行可能な命令コードを格納する第一の領域と、前記CPUが直接実行不可能なデータを格納する少なくとも一箇所以上の第二の領域とに分けて構成され、
前記第二の領域が格納している前記データは、前記初期化プログラムに対する指示を前記CPUが直接実行不可能な形式で記述しており、
前記第二の領域が、前記ROM中に表もしくはテーブル形式のデータにより構成されており、
前記第一の領域は、前記第二の領域が格納しているデータを逐次読み出して前記CPUが直接実行できる命令に変換し、前記CPUに対して初期化処理のシーケンスを実行させる翻訳ルーチンを含んでおり、
前記表またはテーブル形式のデータは、前記初期化プログラムが初期化処理を実施する際に用いるパラメータを記述しており、
前記パラメータは、
少なくとも初期化処理の終了を意味する属性を含み、第一の領域による翻訳実行の終了を表現したものであって、該属性が前記第一の領域の翻訳ルーチンより探索可能であるような規約に基づき、所定の列、もしくは各行先頭よりの所定のオフセット・アドレスに従って格納される
ことを特徴とするマイクロコンピュータの初期化プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366598A JP4808016B2 (ja) | 2005-12-20 | 2005-12-20 | マイクロコンピュータの初期化装置および車載用制御装置 |
EP06026292.0A EP1808765B1 (en) | 2005-12-20 | 2006-12-19 | Initializing apparatus of microcomputer and control apparatus for a vehicle |
US11/640,962 US20070143586A1 (en) | 2005-12-20 | 2006-12-19 | Initializing apparatus of microcomputer and control apparatus for a vehicle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366598A JP4808016B2 (ja) | 2005-12-20 | 2005-12-20 | マイクロコンピュータの初期化装置および車載用制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007172147A JP2007172147A (ja) | 2007-07-05 |
JP4808016B2 true JP4808016B2 (ja) | 2011-11-02 |
Family
ID=37914289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005366598A Active JP4808016B2 (ja) | 2005-12-20 | 2005-12-20 | マイクロコンピュータの初期化装置および車載用制御装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070143586A1 (ja) |
EP (1) | EP1808765B1 (ja) |
JP (1) | JP4808016B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9576090B2 (en) * | 2010-02-19 | 2017-02-21 | National Ict Australia Limited | Co-design of a testbench and driver of a device |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3449722A (en) * | 1966-05-02 | 1969-06-10 | Honeywell Inc | Electronic multiprocessing apparatus including common queueing technique |
GB1441816A (en) * | 1973-07-18 | 1976-07-07 | Int Computers Ltd | Electronic digital data processing systems |
JPH01183729A (ja) * | 1988-01-18 | 1989-07-21 | Citizen Watch Co Ltd | メモリの自動初期化機能を備えたプリンタ |
US4947477A (en) * | 1988-03-04 | 1990-08-07 | Dallas Semiconductor Corporation | Partitionable embedded program and data memory for a central processing unit |
JPH02242355A (ja) * | 1989-03-16 | 1990-09-26 | Fujitsu Ltd | 拡張アドレス空間を持つマイクロプロセシングシステム |
US5442764A (en) * | 1990-08-20 | 1995-08-15 | Texas Instruments Incorporated | Digital signal processing having improved execution efficiency |
US5574926A (en) * | 1993-03-11 | 1996-11-12 | Olympus Optical Co., Ltd. | One-chip microcomputer system having function for substantially correcting contents of program |
JP3767085B2 (ja) * | 1996-09-04 | 2006-04-19 | セイコーエプソン株式会社 | 情報処理回路及びマイクロコンピュータ |
JPH11110294A (ja) * | 1997-10-01 | 1999-04-23 | Toshiba Corp | マイクロコンピュータ及び情報処理装置 |
JP2000311080A (ja) * | 1999-04-28 | 2000-11-07 | Toshiba Corp | コンピュータシステムおよびその動作環境切り替え方法 |
WO2001029670A2 (en) * | 1999-10-21 | 2001-04-26 | Matsushita Electric Industrial Co., Ltd. | A semiconductor memory card access apparatus, a computer-readable recording medium, an initialization method, and a semiconductor memory card |
JP3681590B2 (ja) * | 1999-10-28 | 2005-08-10 | 株式会社ルネサステクノロジ | データ処理装置及びデータ処理システム |
JP3696014B2 (ja) * | 1999-12-02 | 2005-09-14 | 三洋電機株式会社 | デジタルテレビ放送受信機 |
JP3988636B2 (ja) * | 2002-02-15 | 2007-10-10 | 株式会社デンソー | マイクロコンピュータ及び車両用ecu |
JP2004062373A (ja) * | 2002-07-26 | 2004-02-26 | Canon Inc | マイクロコンピュータを使用する機器 |
DE10236571A1 (de) * | 2002-08-08 | 2004-02-26 | Astrium Gmbh | Verfahren zum Betrieb einer Datenverarbeitungseinrichtung unter Verwendung komprimierter Daten |
US7107441B2 (en) | 2003-05-21 | 2006-09-12 | Intel Corporation | Pre-boot interpreted namespace parsing for flexible heterogeneous configuration and code consolidation |
US7822105B2 (en) * | 2003-09-02 | 2010-10-26 | Sirf Technology, Inc. | Cross-correlation removal of carrier wave jamming signals |
US20050068558A1 (en) * | 2003-09-30 | 2005-03-31 | Jianxin Wang | Method and system to automatically update in real-time a printer driver configuration |
US7185190B2 (en) * | 2003-12-29 | 2007-02-27 | Intel Corporation | Pushing capabilities into firmware by an operating system |
US20050198233A1 (en) * | 2004-01-07 | 2005-09-08 | Microsoft Corporation | Configuring network settings of thin client devices using portable storage media |
JP2006004280A (ja) * | 2004-06-18 | 2006-01-05 | Toshiba Kyaria Kk | マイクロコンピュータおよび電気機器 |
KR20060020284A (ko) * | 2004-08-31 | 2006-03-06 | 삼성전자주식회사 | 중앙 처리장치의 초기화 장치 및 방법 |
JP4066381B2 (ja) * | 2005-03-01 | 2008-03-26 | 三菱電機株式会社 | 車載電子制御装置 |
US7844971B2 (en) * | 2005-09-28 | 2010-11-30 | Intel Corporation | Method and apparatus for detecting cross-thread stack access in multithreaded programs |
US7533290B2 (en) * | 2006-02-21 | 2009-05-12 | Realtek Semiconductor Corp. | Microcode updating error handling apparatus and method thereof |
-
2005
- 2005-12-20 JP JP2005366598A patent/JP4808016B2/ja active Active
-
2006
- 2006-12-19 US US11/640,962 patent/US20070143586A1/en not_active Abandoned
- 2006-12-19 EP EP06026292.0A patent/EP1808765B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007172147A (ja) | 2007-07-05 |
EP1808765A2 (en) | 2007-07-18 |
EP1808765B1 (en) | 2017-02-08 |
US20070143586A1 (en) | 2007-06-21 |
EP1808765A3 (en) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4050764B2 (ja) | コンパイルシステム | |
US7917899B2 (en) | Program development apparatus, method for developing a program, and a computer program product for executing an application for a program development apparatus | |
US20050160415A1 (en) | Method and system for improving performance of Java virtual machine | |
JP2003323463A5 (ja) | ||
US20130290693A1 (en) | Method and Apparatus for the Automatic Generation of RTL from an Untimed C or C++ Description as a Fine-Grained Specialization of a Micro-processor Soft Core | |
CN106980597B (zh) | 片上系统验证方法及验证系统 | |
JPH11513512A (ja) | ディジタル信号プロセッサの製造方法 | |
CN112947998A (zh) | 寄存器提供操作码指令 | |
US6745320B1 (en) | Data processing apparatus | |
EP4231138A1 (en) | Method and apparatus for fixing weak memory ordering problem | |
CN111666210A (zh) | 一种芯片验证方法及装置 | |
US7676774B2 (en) | System LSI verification system and system LSI verification method | |
JP3990332B2 (ja) | データ処理システム | |
CA2820058A1 (en) | Multi-modal compiling apparatus and method for generating a hybrid codefile | |
US9329872B2 (en) | Method and apparatus for the definition and generation of configurable, high performance low-power embedded microprocessor cores | |
US20040010781A1 (en) | Parameter parsing system | |
CN111930359B (zh) | 一种异构嵌入式系统上进行算法开发的系统及方法 | |
KR101826828B1 (ko) | 로그 데이터 관리 시스템 및 방법 | |
JP4808016B2 (ja) | マイクロコンピュータの初期化装置および車載用制御装置 | |
US10795704B2 (en) | Serialization of objects to java bytecode | |
US11886839B2 (en) | Non-transitory computer-readable recording medium, function generation method, and information processing device | |
US20110167417A1 (en) | Programming system in multi-core, and method and program of the same | |
JP2008204023A (ja) | プログラマブルコントローラシステム、プログラマブルコントローラのデバッグ方法 | |
Haug et al. | Reconfigurable hardware as shared resource in multipurpose computers | |
CN116610368B (zh) | 一种可配置的芯片启动引导方法、系统及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080116 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4808016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |