JP4807274B2 - メイン制御部とサブ制御部を有する制御機器 - Google Patents

Description

この発明は、メイン制御部とサブ制御部を有する制御機器に関し、特にサブ制御部に対するデータ送信に関するものである。

オーディオ機器、ＤＶＤ再生機器、ＴＶ機器などにおいて、データの再生処理などを制御するためのメインＣＰＵとは別に、ボタン押下や電源スタンバイなどの制御を行うためのサブＣＰＵが設けられている。

図１に、メインＣＰＵ２、サブＣＰＵ４が設けられた機器のブロック図を示す。メインＣＰＵ２は、ハードディスク１４、ＣＤ−ＲＯＭ１６からデータを読み出して再生したり、ランボード１８を介してインターネットからデータを取得して再生したり、これらを制御したりする。その処理プログラムは、ＲＯＭ／ＲＡＭ１０と、ＨＤＤ１４とに記録されている。

サブＣＰＵ４は、フラッシュＲＯＭ２６に記録されたファームウエアによって制御を行う。サブＣＰＵ４は、機器に設けられている各ボタン２０、２２、２４・・・が押下されたかどうかを検出する。各ボタン２０、２２、２４・・・の押下を検出すると、いずれのボタンが押されたかを、ＵＡＲＴラインを介してメインＣＰＵ２に伝送する。メインＣＰＵ２は、これを受けて、押されたボタンに対応する処理を実行する。たとえば、再生ボタン２２が押下されると、これをサブＣＰＵ４が検出してメインＣＰＵ２に伝送し、メインＣＰＵ２によって再生処理が開始される。

電源オンの状態において電源ボタン２０が押下されると、サブＣＰＵ４はこれを検出して、電源制御信号POWER-ONを「Ｌ」にする。これにより、メイン電源１２は、メインＣＰＵ２に対する電源供給を停止する。一方、その後、電源ボタン２０が押下されたことを検出する必要があるので、サブＣＰＵ４に対しては、スタンバイ電源６から電力が供給される。

電源オフの状態において電源ボタン２０が押下されると、サブＣＰＵ４はこれを検出して、電源制御信号POWER-ONを「Ｈ」にする。これにより、メイン電源１２は、メインＣＰＵ２に対する電源供給を開始する。

また、電源コンセントが抜かれている状態から電源コンセントが差し込まれた場合や電源ラインを直接開閉する一次スイッチがオンにされた場合には、システムリセット回路８が、リセット信号~RESETを「H」から「L」に変える。これにより、サブＣＰＵ４がリセットされる。サブＣＰＵ４は、自らのリセットを行った後、メインリセット信号~OCIRSTを「Ｈ」から「Ｌ」に変える。これにより、メインＣＰＵ２もリセットされ、機器全体が初期状態となる。

上記のような機器において、フラッシュＲＯＭに記録されているファームウエアのバージョンアップを行いたい場合などには、フラッシュＲＯＭ２６の書換を行う必要がある。従来は、このような場合、サブＣＰＵ４を書換モードにし（これによりファームウエアは停止する）、サブＣＰＵ４のフラッシュＲＯＭ２６のプログラム書換専用端子にパソコンのシリアル通信端子を接続して、パソコンからファームウエアの書換を行っていた。あるいは、サブＣＰＵ４の専用のプログラムライタによって、ファームウエアの書換を行っていた。

たとえば、特許文献１は、上記のようにシリアル通信端子を用いてファームウエアの書換を行う方法を開示している。

また、特許文献２は、拡張ボード上のファームウエアをシステムの側からアップデートすることが可能なサーバ装置を開示している。

特開２００２−２０８８８６号公報

特開２００１−７５８１０号公報

しかしながら、プログラム専用書換端子を用いたり、専用のプログラムライタを用いる方法では、ユーザがこれを簡単に行うことは困難であった。そのため、ファームウエアのアップデートが困難になるという問題があった。

特許文献２に記載のサーバ装置は、特殊な機器を用いることなく、機器の一部を構成するＣＰＵによってファームウエアの書換を行う点を開示している。しかし、特許文献２の方法を、メインＣＰＵとサブＣＰＵを有する機器に適用することはできない。なぜなら、メインＣＰＵとサブＣＰＵを有する機器においては、サブＣＰＵを書換モードにすると制御プログラムが停止し、その結果、メインＣＰＵに対する電源を停止させる電源停止信号が出力されたり、メインＣＰＵをリセットするメインリセット信号が出力されたりするからである。つまり、サブＣＰＵに対してファームウエアの書換を行おうとするメインＣＰＵが停止されてしまい、目的を達成できない。

この発明は、上記のような問題点を解決して、特殊な機器を用いなくとも、メイン制御部の制御によって、サブ制御部の制御プログラムを書き換えることのできる制御機器を提供することを目的とする。

この発明のいくつかの側面を以下に示す。

(1)この発明に係る制御機器は、ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力する制御機器において、
メイン制御部とサブ制御部との間に書換制御回路を設け、
メイン制御部は書換実行手段を有しており、当該メイン制御部の書換実行手段は、通常モードを書換モードに切り換えるための書換モード切換信号を出力する書換モード切換信号出力手段と、前記書換モード切換信号出力手段が書換モード切換信号を出力した後、サブ制御部をリセットするためのサブリセット信号を出力する第１リセット信号出力手段と、前記第１リセット信号出力手段がサブリセット信号を出力した後、信号ラインを介してサブ制御部に制御プログラムを送信するための通信手段と、通信手段による制御プログラムの送信が完了した後、サブ制御部をリセットするためのサブリセット信号を出力する第２リセット信号出力手段と、書換モードを通常モードに切り換えるための通常モード切換信号を出力する通常モード切換信号出力手段とを備え、
当該書換制御回路は、メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からの電源停止信号の有無に拘わらず電源供給信号を保持するとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からの電源停止信号を機能させる電源信号制御手段を備えたことを特徴としている。

したがって、メイン制御部からサブ制御部の制御プログラムを書き換えようとする場合に、メイン制御部がサブ制御部によって電源供給を停止されることがない。すなわち、メイン制御部からの制御によってサブ制御部の制御プログラムを書き換えることが可能となる。

(2)この発明に係る制御機器は、ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力し、メイン制御部をリセットするためのメインリセット信号をメイン制御部に出力する制御機器において、
メイン制御部とサブ制御部との間に書換制御回路を設け、
メイン制御部は書換実行手段を有しており、当該メイン制御部の書換実行手段は、通常モードを書換モードに切り換えるための書換モード切換信号を出力する書換モード切換信号出力手段と、前記書換モード切換信号出力手段が書換モード切換信号を出力した後、サブ制御部をリセットするためのサブリセット信号を出力する第１リセット信号出力手段と、前記第１リセット信号出力手段がサブリセット信号を出力した後、信号ラインを介してサブ制御部に制御プログラムを送信するための通信手段と、通信手段による制御プログラムの送信が完了した後、サブ制御部をリセットするためのサブリセット信号を出力する第２リセット信号出力手段と、書換モードを通常モードに切り換えるための通常モード切換信号を出力する通常モード切換信号出力手段とを備え、
当該書換制御回路は、メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からの電源停止信号の有無に拘わらず電源供給信号を保持するとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からの電源停止信号を機能させる電源信号制御手段と、メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からのメインリセット信号がメイン制御部に与えられないようにするとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からのメインリセット信号がメイン制御部に与えられるようにするメインリセット制御手段とを備えている。

したがって、メイン制御部からサブ制御部の制御プログラムを書き換えようとする場合に、メイン制御部がサブ制御部によって電源供給を停止されたりリセットがかけられたりすることがない。すなわち、メイン制御部からの制御によってサブ制御部の制御プログラムを書き換えることが可能となる。

(3)この発明に係る制御機器は、メイン制御部の通信手段は、通常モードにおいてＵＡＲＴラインとして用いられているラインを、書換モードにおける書換データの通信ラインとして共用することを特徴としている。

したがって、書換のための通信ラインを別途用意する必要がない。

(4)この発明に係る制御機器は、メイン制御部は、起動時に前記サブ制御部に対して起動状態の問い合わせを行い、所定時間以内にサブ制御部から確認応答がない場合には、サブ制御部の起動異常であると判断する異常判断手段を備え、前記書換実行手段は、前記異常判断手段がサブ制御部に起動異常があると判断した場合に、サブ制御部に対する書換処理を実行することを特徴としている。

したがって、立ち上げ時に自動的にサブ制御部の異常を判断し、異常であれば、サブ制御部の制御プログラムを書き換えることができる。

(5)この発明に係る書換制御回路は、所定の複数のボタンが同時に押下されたことを検知する複数ボタン押下検知手段を備え、前記メイン制御部の書換実行手段は、前記複数ボタン押下検知手段が所定の複数のボタンが同時に押下されたと判断した場合に、サブ制御部に対する書換処理を実行することを特徴としている。

したがって、サブ制御部の制御プログラムがボタンの押下を検出できなくなった場合であっても、当該制御プログラムを書き換えて修復することができる。

(6)この発明に係る制御機器は、ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力し、メイン制御部をリセットするためのメインリセット信号をメイン制御部に出力する制御機器において、メイン制御部からサブ制御部に制御プログラムを送信して書き換えを行うため、メイン制御部とサブ制御部との間に設ける書換制御回路であって、
メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からの電源停止信号の有無に拘わらず電源供給信号を保持するとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からの電源停止信号を機能させる電源信号制御手段と、メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からのメインリセット信号がメイン制御部に与えられないようにするとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からのメインリセット信号がメイン制御部に与えられるようにするメインリセット制御手段とを備えている。

したがって、メイン制御部からサブ制御部の制御プログラムを書き換えようとする場合に、メイン制御部がサブ制御部によって電源供給を停止されたりリセットがかけられたりすることがない。すなわち、メイン制御部からの制御によってサブ制御部の制御プログラムを書き換えることが可能となる。

(7)この発明に係る書換事項プログラムは、ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力し、メイン制御部をリセットするためのメインリセット信号をメイン制御部に出力する制御機器において、メイン制御部のＣＰＵに下記機能を実現させるための書換実行プログラムであって、通常モードを書換モードに切り換えるための書換モード切換信号を出力する書換モード切換信号出力手段と、前記書換モード切換信号出力手段が書換モード切換信号を出力した後、サブ制御部をリセットするためのサブリセット信号を出力する第１リセット信号出力手段と、前記第１リセット信号出力手段がサブリセット信号を出力した後、信号ラインを介してサブ制御部に制御プログラムを送信するための通信手段と、通信手段による制御プログラムの送信が完了した後、サブ制御部をリセットするためのサブリセット信号を出力する第２リセット信号出力手段と、書換モードを通常モードに切り換えるための通常モード切換信号を出力する通常モード切換信号出力手段とをＣＰＵによって実現するための書換実行プログラムである。

したがって、メイン制御部からの制御によってサブ制御部の制御プログラムを書き換えることが可能となる。

(8)この発明に係る書換方法は、ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力し、メイン制御部をリセットするためのメインリセット信号をメイン制御に出力する制御機器において、メイン制御部からサブ制御部のプログラムを書き換える書換方法であって、メイン制御部からサブ制御に対して、通常モードを書換モードに切り換えるための書換モード切換信号、およびサブ制御部をリセットするためのサブリセット信号を出力し、書換モードの間は、サブ制御部からの電源停止信号およびメインリセット信号を機能させないようにし、書換モードにおいて、メイン制御部から、通信ラインを介して、書換対象である制御プログラムを送信し、サブ制御部において当該プログラムを記録することによって書き換えを行い、サブ制御部における書換が終了すると、メイン制御部からサブ制御部に対して、サブ制御部をリセットするためのサブリセット信号、および書換モードを通常モードに切り換えるための通常モード切換信号を出力し、サブリセット信号を受けたサブ制御部からメイン制御部に対するメインリセット信号によって、メイン制御部をリセットすることを特徴としている。

したがって、メイン制御部からサブ制御部の制御プログラムを書き換えようとする場合に、メイン制御部がサブ制御部によって電源供給を停止されたりリセットがかけられたりすることがない。すなわち、メイン制御部からの制御によってサブ制御部の制御プログラムを書き換えることが可能となる。

(9)この発明に係る書換方法は、サブ制御部における書換が終了した後にメイン制御部からサブ制御部に対して出力するサブリセット信号および通常モード切換信号は、サブリセット信号、通常モード切換信号の順に出力することを特徴としている。

したがって、メインＣＰＵが書換処理を行っている間に、メインＣＰＵに対してリセット信号が出力されるおそれがない。

(10)この発明に係る制御機器は、サブ制御部の制御プログラムが停止すると、サブ制御部からの停止指令によってメイン制御部が停止される制御機器において、
メイン制御部とサブ制御部との間に書換制御回路を設け、
前記書換制御回路は、メイン制御部からのモード切換信号が、通常モードを示している間は、サブ制御部からのメイン制御部に対する停止指令を活性化させ、
メイン制御部からのモード切換信号が、書換モードを示している間は、サブ制御部からのメイン制御部に対する停止指令を非活性化させて、メイン制御部の制御によりサブ制御部の制御プログラムを書き換えることを特徴としている。

したがって、メイン制御部からサブ制御部の制御プログラムを書き換えようとする場合に、メイン制御部がサブ制御部によって動作を停止されることがない。すなわち、メイン制御部からの制御によってサブ制御部の制御プログラムを書き換えることが可能となる。

(11)この発明に係る制御機器は、ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、メイン制御部への電源供給が停止される制御機器において、
メイン制御部とサブ制御部との間に書換制御回路を設け、
前記書換制御回路は、メイン制御部からのモード切換信号が、通常モードを示している間は、サブ制御部からのメイン制御部に対する電源停止指令を活性化させ、メイン制御部からのモード切換信号が、書換モードを示している間は、サブ制御部からのメイン制御部に対する電源停止指令を非活性化させることを特徴としている。

したがって、メイン制御部からサブ制御部の制御プログラムを書き換えようとする場合に、メイン制御部がサブ制御部によって電源供給を停止されることがない。すなわち、メイン制御部からの制御によってサブ制御部の制御プログラムを書き換えることが可能となる。

(12)この発明に係る制御機器は、ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、メイン制御部への電源供給が停止され、メイン制御部に対してリセットがなされる制御機器において、
メイン制御部とサブ制御部との間に書換制御回路を設け、
前記書換制御回路は、メイン制御部からのモード切換信号が、通常モードを示している間は、サブ制御部からのメイン制御部に対する電源停止信号およびメインリセット信号を機能させ、メイン制御部からのモード切換信号が、書換モードを示している間は、サブ制御部からのメイン制御部に対する電源停止信号およびメインリセット信号を機能させないことを特徴としている。

したがって、メイン制御部からサブ制御部の制御プログラムを書き換えようとする場合に、メイン制御部がサブ制御部によって電源供給を停止されたりリセットがかけられたりすることがない。すなわち、メイン制御部からの制御によってサブ制御部の制御プログラムを書き換えることが可能となる。

この発明において、「制御プログラム」とは、ＣＰＵによって何らかの制御を行うプログラムをいう。実施形態では、ファームウエアがこれに該当する。

「書き換え」とは、既に存在するデータの上に上書きをする場合だけでなく、新たに書き込む場合も含む概念である。

「通信手段」とは、少なくともデータを送信または受信するための制御を行う手段をいう。実施形態では、図６のステップＳ４がこれに対応する。

「書換モード切換信号出力手段」とは、サブ制御部を書換モードに切り換えるための信号を出力するための手段をいう。実施形態では、図６のステップＳ１がこれに対応する。

「第１リセット信号出力手段」とは、サブ制御部をリセットするための手段をいう。実施形態では、図６のステップＳ２、Ｓ３がこれに対応する。

「第２リセット信号出力手段」とは、サブ制御部をリセットするための手段をいう。実施形態では、図６のステップＳ６、Ｓ８がこれに対応する。

「通常モード切換信号出力手段」とは、サブ制御部を通常モードに切り換えるための信号を出力するための手段をいう。実施形態では、図６のステップＳ７がこれに対応する。

「リセット手段」とは、メイン制御部をリセットするための手段をいう。実施形態では、図６のステップＳ１０がこれに対応する。

「メインリセット制御手段」とは、サブ制御部からのメインリセット信号をメイン制御部に与えないようにする手段をいう。実施形態では、図４ＡのＯＲ７０、ＮＯＴ７２、７４がこれに該当する。

「電源信号制御手段」とは、サブ制御部からの電源停止信号をメイン制御部に与えないようにする手段をいう。実施形態では、図４ＡのＯＲ７６、ＮＯＴ７２、７４がこれに該当する。

「プログラム」とは、ＣＰＵにより直接実行可能なプログラムだけでなく、ソース形式のプログラム、圧縮処理がされたプログラム、暗号化されたプログラム等を含む概念である。

発明を実施するための形態

１．全体構成
図２に、この発明の一実施形態による書換制御回路を有する制御機器の機能ブロック図を示す。メイン制御部３、サブ制御部５は、ともにＣＰＵを備えている。メイン制御部３とサブ制御部５との間には、書換制御回路３０が設けられている。サブ制御部５には、ＣＰＵによって制御を行うためのファームウエアが記録されている。

サブ制御部５のファームウエアの書換を行う場合には、メイン制御部３の書換モード切換信号出力手段４４は、サブ制御部５に対して、書換モード切換信号を出力する。また、メイン制御部３の第１リセット信号出力手段４６は、サブ制御部５に対して、第１リセット信号を出力する。

これを受けて、サブ制御部５は、通常モードから書換モードに入る。書換モードに入ると、サブ制御部５のファームウエアは、その処理を停止する。ファームウエアの動作中に当該ファームウエアを書き換えることはできないからである。

なお、サブ制御部５のファームウエアは、通常モードにおいては、メイン制御部をリセットしたり、その電源供給を制御したりしている。ここで、ファームウエアが停止すると、メインリセット信号および電源停止信号が出力されることになる。

サブ制御部５から出力されたメインリセット信号および電源停止信号は、書換制御回路３０に与えられる。書換制御回路３０のメインリセット制御手段３２および電源信号制御手段３４は、書換モード中においては、受け取ったメインリセット信号および電源停止信号を、メイン制御部３、メイン電源１２に与えないように制御している。したがって、書換モードにおいて、メイン制御部３が停止したりリセットされたりすることがなく、メイン制御部３による書換処理を続行することができる。

次に、メイン制御部３の通信手段４２は、通信ラインを介して、ファームウエアのデータをサブ制御部５に送信する。サブ制御部５は、このファームウエアのデータを受けて、元からあったファームウエアと置き換えて記録し、書き換えを行う。

書き換えが終了すると、メイン制御部３の第２リセット信号出力手段４８は、第２リセット信号をサブ制御部５に与える。また、メイン制御部３の通常モード切換信号出力手段５０は、通常モード切換信号をサブ制御部５に与える。

これを受けて、サブ制御部３は、書換モードから通常モードに入る。通常モードにて立ち上がったサブ制御部５は、メインリセット信号を出力する。このメインリセット信号は、書換制御回路３０のメインリセット制御手段３２に与えられる。メインリセット制御手段３２は、通常モードにおいては、受け取ったメインリセット信号をメイン制御部３に伝える。したがって、メイン制御部３のリセット手段５２は、このメインリセット信号を受けて、メイン制御部３のリセット動作を行い、初期状態にする。

上記のようにして、サブ制御部５のファームエアを書き換えた後、通常モードにて立ち上げることができる。なお、通常モードに入った後は、書換制御回路３０のメインリセット制御手段は、サブ制御部５からのメインリセット信号をメイン制御部３に与え、電源信号制御手段３４は、サブ制御部５からの電源停止信号をメイン電源１２に与える。したがって、電源スイッチが押下されたことによるスタンバイ状態および起動処理を行うことができる。

なお、この実施形態では、通信手段４２、書換モード切換信号出力手段４４、第１リセット信号出力手段４６、第２リセット信号出力手段４８、通常モード切換信号出力手段５０によって、書換実行手段が構成されている。

２．ハードウエア構成
図３に、制御機器のハードウエア構成を示す。この実施形態においては、メインＣＰＵ２とサブＣＰＵ４との間に、書換制御回路３０を設けている。書換制御回路３０の詳細を図４Ａに示す。また、システムリセット回路８の詳細を図４Ｂに示す。

サブＣＰＵ４に接続（または内蔵）されたフラッシュＲＯＭ２６には、ファームウエアが記録されている。サブＣＰＵ４は、通常モードにおいてこのファームウエアに従って、各ボタンの押下検出などの処理を行う。サブＣＰＵ４によって検出されたボタン押下の情報は、ファームウエアの処理によって、ＵＡＲＴプロトコルによるＵＡＲＴ信号として通信ライン８０を介してメインＣＰＵ２に伝えられる。

メインＣＰＵ２に接続されたＲＯＭ／ＲＡＭ（記録部）１０には、再生などの制御を行う処理プログラムが記録されている。この処理プログラムは、サブＣＰＵ４からのボタン押下情報に従って、当該ボタンに対応する処理を実行する。

また、この実施形態においては、ハードディスク１４に、フラッシュＲＯＭ２６のファームウエアを書き換えるための書換制御プログラムが記録されている。

メインＣＰＵ２のメモリやコアには、スタンバイ電源が供給され、周辺機器への入出力端子にはメイン電源が供給される。

３．ファームエア書換時の処理
図６、図７に、メインＣＰＵ２のハードディスク１４に記録された書換制御プログラムのフローチャートおよびサブＣＰＵ４の動作フローチャートを示す。なお、書換処理においては、サブＣＰＵ４はファームウエアではなく、ハードウエアによって動作を行う。

書換処理が開始されると、メインＣＰＵ２は、モード切換信号ＰＡ５を「Ｌ」にする（ステップＳ１）。モード切換信号ＰＡ５が「Ｈ」なら通常モード、「Ｌ」なら書換モードを示す。このモード切換信号ＰＡ５「Ｌ」は、図４Ａの書換制御回路３０のＮＯＴ７２によって反転され、モード切換信号ＦＬＭＯＤ「Ｈ」として、サブＣＰＵ４に与えられる（ステップＳ１１）。

サブＣＰＵ４は、モード切換信号ＦＬＭＯＤが「Ｌ」の時にリセットがかけられると通常モード、「Ｈ」の時にリセットがかけられると書換モードとなる。

次に、メインＣＰＵ２は、サブリセット信号ＴＸＤ１を「Ｌ」にする（ステップＳ２）。この実施形態では、サブリセット信号ＴＸＤ１が「Ｌ」から「Ｈ」に変わった時点において、ＣＰＵ２のリセットを行えるようにしている。このサブリセット信号ＴＸＤ１「Ｌ」は、書換制御回路３０のＮＯＴ７４、ＮＯＴ７８を介して、サブリセット信号〜ＲＳＴとしてサブＣＰＵ４に与えらえる。なお、この明細書において、「〜」は反転論理を示す。

サブＣＰＵ４は、サブリセット信号〜ＲＳＴが「Ｌ」から「Ｈ」に変わったときにリセット処理を実行する。ここでは、サブリセット信号〜ＲＳＴ「Ｌ」が与えられただけであるから、まだリセットは行わない。なお、サブＣＰＵ４は、サブリセット信号〜ＲＳＴ「Ｌ」を受けて、ファームウエアを停止する（ステップＳ１２）。

このようにファームウエアを停止すると、サブＣＰＵ４のメインリセット信号〜ＯＣＩ＿ＲＳＴは「Ｌ」に、少し遅れて電源制御信号ＰＯＷＥＲ＿ＯＮは「Ｌ」になる(ステップＳ１３）。

メインリセット信号ＸＲＳＴが「Ｌ」から「Ｈ」に変化するとメインＣＰＵ２はリセットされるようになっている。また、メイン電源１２は、電源制御信号ＰＯＷＥＲ＿ＯＮが「Ｌ」になると、メインＣＰＵ２への電力供給を停止するようになっている。したがって、サブＣＰＵ４のメインリセット信号〜ＯＣＩ＿ＲＳＴ「Ｌ」、電源制御信号ＰＯＷＥＲ＿ＯＮ「Ｌ」が、そのまま、メインＣＰＵ４、メイン電源１２に与えられると、メインＣＰＵ２が停止し、書換処理の続行ができなくなってしまう。そこで、この発明では以下のようにして、サブＣＰＵ４によるメインリセット信号〜ＯＣＩ＿ＲＳＴ「Ｌ」、電源制御信号ＰＯＷＥＲ＿ＯＮ「Ｌ」をブロックし、機能しないようにしている。

メインリセット信号〜ＯＣＩ＿ＲＳＴ「Ｌ」、電源制御信号ＰＯＷＥＲ＿ＯＮ「Ｌ」は、書換制御回路３０のＯＲ７０、ＯＲ７６にそれぞれ与えられる。今、メインＣＰＵ２からモード切換信号ＰＡ５「Ｌ」、サブリセット信号ＴＸＤ１「Ｌ」が与えられており、これらの反転信号「Ｈ」が、それぞれ、ＯＲ７０、ＯＲ７６に与えられている。したがって、メインリセット信号〜ＯＣＩ＿ＲＳＴが「Ｌ」、電源制御信号ＰＯＷＥＲ＿ＯＮが「Ｌ」になっても、電源制御回路３０のメインリセット信号ＸＲＳＴ（ＯＲ７０の出力）、電源制御信号Ｐ−ＯＮ（ＯＲ７６の出力）は、「Ｈ」を維持し続ける。このようにして、書換モードにおいては、サブＣＰＵ４によるメインリセット信号〜ＯＣＩ＿ＲＳＴ「Ｌ」、電源制御信号ＰＯＷＥＲ＿ＯＮ「Ｌ」を機能しないようにしている。

次に、メインＣＰＵ２は、サブリセット信号ＴＸＤ１を「Ｈ」にする(ステップＳ３）。このサブリセット信号ＴＸＤ１「Ｈ」は、書換制御回路３０により、サブリセット信号〜ＲＳＴ「Ｈ」として、サブＣＰＵ４に与えられる。したがって、サブＣＰＵ４はリセット動作を行う。この時、モード切換信号ＦＬＭＯＤが「Ｈ」であることから、書換モードにて立ち上がる（ステップＳ１４）。

以上の処理について各信号のタイムチャートを図５の左側に示す。このタイムチャートからも明らかなように、サブＣＰＵ４からのメインリセット信号〜ＯＣＩ＿ＲＳＴ、電源制御信号ＰＯＷＥＲ＿ＯＮが「Ｌ」になっているにも拘わらず、メインリセット信号ＸＲＳＴ、電源制御信号Ｐ−ＯＮは、「Ｈ」のまま維持されていることがわかる。

続いて、メインＣＰＵ２は、書換のためのファームウエアデータ（たとえば、バージョンアップされたファームウエアのデータ）を、ハードディスク１４、ＣＤ−ＲＯＭ１６などから読み出して、通信ライン８０を介してサブＣＰＵ４に送信する（ステップＳ４）。なお、書換モードになったサブＣＰＵ４は、ファームウエアが動作していないため、通信ライン８０における通信にＵＡＲＴプロトコルを用いることはできない。したがって、ＣＰＵ２の側においても、サブＣＰＵ４の用いることの可能なＴＸ／ＲＸモードにて通信を行うことになる。

ファームウエアの書換データを受信したサブＣＰＵ４は、これをフラッシュＲＯＭ２６に記録するように制御する（ステップＳ１５）。このようにして、ファームウエアの書換が行われる。

メインＣＰＵ２は、書換のためのデータを全て送信したかどうかを判断する（ステップＳ５）。つまり、最後の書換データを受信したことをサブＣＰＵ４から知らされたかどうかを判断する。

書換のためのデータを全て送信し終わると、メインＣＰＵ２は、サブリセット信号ＴＸＤ１を「Ｌ」にする（図７のステップＳ６）。このサブリセット信号ＴＸＤ１「Ｌ」は、書換制御回路３０によってサブリセット信号〜ＲＳＴ「Ｌ」としてサブＣＰＵ４に与えられる（ステップＳ１６）。サブＣＰＵ４は、サブリセット信号〜ＲＳＴが「Ｌ」から「Ｈ」になるとリセットされるようになっている。したがって、この時点では、サブＣＰＵ４はリセットされない。

続いて、メインＣＰＵ２は、モード切換信号ＰＡ５を「Ｈ」にする（ステップＳ７）。このモード切換信号ＰＡ５「Ｈ」は、書換制御回路３０のＮＯＴ７２によって反転され、モード切換信号ＦＬＭＯＤ「Ｌ」とされて、サブＣＰＵ４に与えられる。

次に、メインＣＰＵ２は、サブリセット信号ＴＸＤ１を「Ｈ」にする（ステップＳ８）。このサブリセット信号ＴＸＤ１「Ｈ」は、書換制御回路３０を介して、サブリセット信号ＴＸＤ１「Ｈ」として、サブＣＰＵ４に与えられる。サブＣＰＵ４は、これを受けてリセットを行う。なお、この時、モード切換信号ＦＬＭＯＤは「Ｌ」であるから、サブＣＰＵ４は通常モードにて立ち上がる（ステップＳ１８）。そして、書き換えられたファームウエアが起動する（ステップＳ１９）。

また、メインＣＰＵ２が、上記のようにモード切換信号ＰＡ５を「Ｈ」にし、サブリセット信号ＴＸＤ１を「Ｈ」にすると、書換制御回路３０のＯＲ７０の入力ｂ、入力ｃ、ＯＲ７６の入力ｄ、入力ｅが「Ｌ」となる。これにより、サブＣＰＵ４からのメインリセット信号〜ＯＣＩ＿ＲＳＴおよび電源制御信号ＰＯＷＥＲ＿ＯＮのブロックは解除される。つまり、サブＣＰＵ４からのメインリセット信号〜ＯＣＩ＿ＲＳＴ、電源制御信号ＰＯＷＥＲ＿ＯＮが、そのまま、メインリセット信号ＸＲＳＴ、電源制御信号Ｐ−ＯＮとして、書換制御回路３０から出力されることになる。

したがって、図５の時刻ｔ５に示すように、書換制御回路３０からは、メインリセット信号ＸＲＳＴが「Ｌ」（ステップＳ９）、電源制御信号Ｐ−ＯＮが「Ｌ」として出力される。これにより、メインＣＰＵ２に対する電力供給は遮断される。

サブＣＰＵ４が立ち上がると、サブＣＰＵ４は、電源制御信号ＰＯＷＥＲ＿ＯＮを「Ｈ」にする（ステップＳ２０）。これにより、書換制御回路３０から、電源制御信号Ｐ−ＯＮ「Ｈ」が出力され、メインＣＰＵ２に対して電力が供給される。

所定時間経過後（図５の時刻ｔ６）、サブＣＰＵ４は、メインリセット信号〜ＯＣＩ＿ＲＳＴを「Ｈ」にする（ステップＳ２１）。これにより、書換制御回路３０から、メインリセット信号ＸＲＳＴが「Ｈ」として出力される。これを受けて、メインＣＰＵ２は、リセット動作を行った後、初期状態にて立ち上がる（ステップＳ１０）。そして、通常の処理プログラムが起動する（ステップＳ１０ａ）。

以上のようにして、サブＣＰＵ４のファームウエアの書き換えが行われた後、システム全体が初期化されて立ち上がる。

上記において、メインＣＰＵ２は、書換終了後、信号ＴＸＤ１を「Ｌ」、信号ＰＡ５を「Ｈ」、信号ＴＸＤ１を「Ｈ」の順に出力している。この順序を逆にすると、メインリセット信号ＸＲＳＴ「Ｌ」、電源制御信号Ｐ−ＯＮ「Ｌ」が出力されてしまうからである。

４．通常モードにおける処理
図８に、通常モードにおける処理のうち、電源ボタンが押下された場合の処理を示す。図においては、サブＣＰＵ４のファームウエアと、メインＣＰＵ２のフローチャートを示している。

機器に電源が供給されている状態（メイン電源１２から電力が供給されている状態）において、ユーザが電源ボタン（図１参照）を押下すると、サブＣＰＵ４がこれを検知する（ステップＳ５１）。これにより、サブＣＰＵ４は、電源制御信号ＰＯＷＥＲ＿ＯＮを「Ｌ」にする（ステップＳ５２）。

通常の動作状態においては、メインＣＰＵ２は、モード切替信号ＰＡ５を「Ｈ」にし、サブリセット信号ＴＸＤ１を「Ｈ」にしている。したがって、書換制御回路３０のＯＲ７０、ＯＲ７６は、電源制御信号ＰＯＷＥＲ＿ＯＮ「Ｌ」を、そのまま、電源制御信号Ｐ−ＯＮ「Ｌ」として出力する。これにより、メイン電源１２は周辺機器（ＨＤＤ、ＣＤ−ＲＯＭ、ＬＡＮ）に対する電力供給を停止するので、周辺機器は停止する。

ただし、スタンバイ電源６は停止せずにサブＣＰＵ４に対する電力供給を続ける。したがって、サブＣＰＵ４は、電源ボタンが押下されたかどうかを検知することができる（ステップＳ５３）。

再び電源ボタンが押下されると、サブＣＰＵ４は、電源制御信号ＰＯＷＥＲ＿ＯＮを「Ｈ」にする（ステップＳ５４）。

通常、メインＣＰＵ２によってモード切替信号ＰＡ５は「Ｈ」、サブリセット信号ＴＸＤ１は「Ｈ」となっている。したがって、書換制御回路３０のＯＲ７０、ＯＲ７６は、サブＣＰＵ４からの電源制御信号ＰＯＷＥＲ＿ＯＮ「Ｈ」を、そのまま、電源制御信号Ｐ−ＯＮ「Ｈ」として出力する。これにより、メイン電源１２はメインＣＰＵ２の入出力端子と周辺機器に対する電力供給を開始する。また、メインＣＰＵ２は、ＵＡＲＴでサブＣＰＵ４から起動命令を受信後、立ち上がる（ステップＳ６１）。

以上のように、通常モードにおいては、書換制御回路３０は、電源制御信号ＰＯＷＥＲ＿ＯＮを、そのまま、電源制御信号Ｐ−ＯＮとして出力する。

なお、電源プラグがコンセントから抜かれた場合（あるいは電源ラインのスイッチをオフにした場合）には、メイン電源１２だけでなく、スタンバイ電源６も電力の供給を停止し、完全に機器の動作が停止する。

再び電源プラグをコンセントに差し込むと、図４Ｂに示すリセットＩＣ６０がサブリセット信号〜ＲＥＳＥＴを「Ｌ」から「Ｈ」に変化させる。このサブリセット信号〜ＲＥＳＥＴは、図４Ａの書換制御回路３０のＮＯＴ７８の出力に結合されている。つまり、サブリセット信号〜ＴＸＤ１とワイヤードＯＲがとられ、サブリセット信号〜ＲＳＴが出力されている。したがって、電源プラグをコンセントに差し込むと、サブリセット信号〜ＲＳＴが「Ｌ」から「Ｈ」に変わり、サブＣＰＵ４がリセットされる。そして、ファームウエアが起動して、メインリセット信号〜ＯＣＩ＿ＲＳＴが出力され、メインリセット信号ＸＲＳＴが生成されて、メインＣＰＵ２がリセットされる。このようにして、システムが初期化されて起動する。

５．異常自動検出と書換処理
上記の実施形態においては、たとえば、ユーザがボタンを操作し、機器のディスプレイに表示されるメニューにしたがって、ファームウエア書換処理を選択することによって、これを実行することができる。

しかしながら、ファームウエアが動作不良になったり、書き換えに失敗したような場合には、ユーザのボタン操作をサブＣＰＵ４が認識することができない。したがって、ボタン操作を認識させるためにファームウエアを再書き込みしようとしても、サブＣＰＵ４がボタン操作を認識できないため、ファームウエア書換処理を実行することができない。

そこで、この実施形態では、図９に示すようなハードウエア回路を設け、サブＣＰＵ４がボタン操作を認識できなくとも、メインＣＰＵ２をリセットして、ハードディスク１４の書換制御プログラムを立ち上げることができるようにしている。

信号Ｋ０、Ｋ１、Ｋ２は、それぞれ、機器のボタンＳＴＡＮＢＹ／ＯＮ、ボタンＥＮＴＥＲ、ボタンＣＤ＿ＳＴＯＰが押下されると「Ｌ」になる。押下されていないときは、「Ｈ」である。

論理回路９０は、信号Ｋ１、Ｋ２がともに「Ｌ」の場合に出力を「Ｌ」とし、それ以外の場合には出力を「Ｈ」にする。バッファ９２、９４，９６、９８、１００、１０２、１０４、１０６の出力は、「Ｈ」でない場合にはフローティング状態になっている。これは、平常時には、本回路が他に影響を与えることが無いようにするためである。

立上モード信号ＢＯＯＴ＿ＭＯＤＥは、メインＣＰＵ２に与えられている。立上モード信号ＢＯＯＴ＿ＭＯＤＥが「Ｈ」の時にメインＣＰＵ２にリセットがかけられると、ハードディスク１４が起動デバイスとして選択される。立上モード信号ＢＯＯＴ＿ＭＯＤＥが「Ｌ」の時にメインＣＰＵ２が立ち上げられると、ＣＤ−ＲＯＭ１６が起動デバイスとして選択される。

ファームウエアが壊れてサブＣＰＵ４がボタン押下を認識しなくなった場合には、インストールプログラムが記録されたＣＤ−ＲＯＭ１６をドライブに挿入する。次に、ボタンＳＴＡＮＢＹ／ＯＮ、ボタンＥＮＴＥＲ、ボタンＣＤ＿ＳＴＯＰを同時に押下しながら、プラグをコンセントに差し込む。

ボタンＥＮＴＥＲ、ボタンＣＤ＿ＳＴＯＰが押下されているため、信号Ｋ１、Ｋ２は「Ｌ」となり、論理回路９０の出力も「Ｌ」となる。したがって、全てのバッファ９２、９４、９６、９８、１００、１０２、１０４、１０６が開き、入力側の信号が出力側に伝えられる。

プラグが差し込まれることによりＶｃｃが「Ｈ」となり、電源制御信号Ｐ＿ＯＮが「Ｈ」となって、メインＣＰＵ２に電力が供給される。続いて、遅延回路１０８による遅延時間の後、メインリセット信号ＸＲＳＴが「Ｈ」となり、メインＣＰＵ２がリセット後、起動される。

ここで、ボタンＳＴＡＮＢＹ／ＯＮが押されているので、立上モード信号ＢＯＯＴ＿ＭＯＤＥは「Ｌ」である。したがって、メインＣＰＵ２は、ＲＯＭ／ＲＡＭ１０のＢＩＯＳによって、ＣＤ−ＲＯＭ１６から立ち上がることになる。

ＣＤ−ＲＯＭ１６には、メインＣＰＵ２のための処理プログラムおよびサブＣＰＵ４のためのファームウエアをインストールするためのインストールプログラムが記録されている。したがって、メインＣＰＵ２は、まず処理プログラムを、ハードディスク１４に記録してインストールする。続いて、メインＣＰＵ２は、ファームウエアを、フラッシュＲＯＭ２６に記録してインストールする。このファームウエアのインストールは、前述の書換処理と同様にして実現することができる。

上記のようにして、ファームウエアが壊れた場合にも、ファームウエアの書換を実行することが可能である。

また、工場での機器の組み立て時には、ファームウエア、書換制御プログラム、処理プログラムなどが記録されていない状態である。この場合にも、上記の手順によって、処理プログラム、ファームウエアをインストールすることができる。つまり、特別な機器を用いることなく、処理プログラム、ファームウエアなどのインストールを実行することが可能である。

６．起動時の自動判断
他の実施形態として、機器の立ち上げ時に、サブＣＰＵ４のファームウエアの異常を自動検出し、異常がある場合には書換を行うようにしてもよい。この場合の、サブＣＰＵ４の立上時のＢＩＯＳの処理フローチャートと、メインＣＰＵ２の処理プログラムの処理フローチャートを、図１０に示す。この実施形態では、機器の立ち上げ時に、メインＣＰＵ２からサブＣＰＵ４に対し、正常に立ち上がったか否かを問い合わせるようにしている。サブＣＰＵ４が正常に立ち上がらなかった場合には、メインＣＰＵ２は、前述のファームウエア書き換え処理を実行して、サブＣＰＵ４のファームウエアを書き換える。

図１０Ａが正常に立ち上がった場合である。電源を投入すると、サブＣＰＵ４がリセットされ起動状態に入る（ステップＳ１０１）。その後メインＣＰＵ２がリセットされる（ステップＳ２０１）。メインＣＰＵ２は、まず、サブＣＰＵ４に対し、通信ライン８０を使用して起動状態の問い合わせを行う（ステップＳ２０２）。サブＣＰＵ４は、正常に起動を完了していれば、通信ライン８０を介してメインＣＰＵ２に確認信号を送り返す（ステップＳ１０２）。この確認信号が、所定時間内に返ってくれば、メインＣＰＵ２は、通常動作に移行する（ステップＳ２０３）。

図１０Ｂが、サブＣＰＵ４の立ち上がりに異常がある場合である。ファームウエアの破壊などによってサブＣＰＵ４の立ち上がりに異常があると、所定時間内に返答ができない（ステップＳ１０４、Ｓ１０５）。メインＣＰＵ２は、このように所定時間内にサブＣＰＵ４からの返答がないことにより、異常を検知することができる（ステップＳ２０４）。

異常を検知すると、メインＣＰＵ２は、前述のファームウエア書換処理を開始し（ステップＳ２０５）、サブＣＰＵ４のファームウエアを書き換える（ステップＳ２０６）。なお、書き換えのためのファームウエアは、ハードディスク１４にあらかじめ記録しておく。たとえば、前述のインストール時に、ハードディスク１４に記録しておくとよい。メインＣＰＵ２は、ハードディスク１４からファームウエアのデータを読み出して、サブＣＰＵ４に送信する。書換が終了すると（ステップＳ２０６）、メインＣＰＵ２は、サブＣＰＵ４をリセットした後、通常動作を実行する（ステップＳ１０９、Ｓ２０８）。

上記のようにして、ファームウエアが壊れた場合であっても自動的にこれを修復して、正常に立ち上げることができる。

なお、サブＣＰＵ４の動作不良によって、サブＣＰＵ４がメインＣＰＵ２をリセットしない場合には、上記の処理は実行できない。このような場合には、ボタンＥＮＴＥＲ、ボタンＣＤ＿ＳＴＯＰを同時に押下しながら、プラグをコンセントに差し込む（図９参照）。これにより、メインＣＰＵ２がリセットされ、ハードディスク１４から起動が行われる（ボタンＳＴＡＮＢＹ／ＯＮが押下されていないためである）。これにより、ＣＰＵ２は、図１０ＢのステップＳ２０２の起動状態問い合わせ以下の処理を実行する。したがって、サブＣＰＵ４に不具合があっても、ファームウエアの書換処理を実行することができる。

７．その他の実施形態
上記実施形態では、オーディオ機器、ＤＶＤ再生機器、ＴＶ機器などを例として説明したが、サブＣＰＵがメインＣＰＵの電源、リセットなどを制御している様な機器全般に適用することができる。

また、サブＣＰＵがメインＣＰＵの電源、リセットを制御している機器を例として説明した。つまり、電源停止信号、メインリセット信号をメイン制御部に対する停止指令として説明した。しかし、電源停止信号、メインリセット信号以外の停止指令（たとえば、入出力禁止信号など）を有する機器にも適用することができる。

また、上記実施形態では、サブＣＰＵがメインＣＰＵの電源、リセットの双方を制御している場合について説明した。しかし、サブＣＰＵがメインＣＰＵの電源だけを制御している場合や、リセットだけを制御している場合にも適用することができる。

上記実施形態では、書換制御回路３０をハードウエアのみによって実現した。しかし、その機能の一部または全部をソフトウエアによって実現してもよい。

従来の制御機器のハードウエア構成を示す図である。 この発明の一実施形態による制御機器の機能ブロック図である。 この発明の一実施形態による制御機器のハードウエア構成である。 図４Ａは書換制御回路の回路図、図４Ｂはシステムリセット回路の回路図である。 制御機器の動作を示すタイムチャートである。 ファームウエア書換処理のフローチャートである。 ファームウエア書換処理のフローチャートである。 通常モードにおける電源ボタン処理を示すフローチャートである。 ボタン押下によって立ち上げを行うための回路である。 サブＣＰＵ４の異常を自動的に判断し、ファームウエアの書換を行う処理のフローチャートである。

符号の説明

３・・・メイン制御部
５・・・サブ制御部
３０・・・書換制御回路
４２・・・通信手段
４４・・・書換モード切換信号出力手段
４６・・・第１リセット信号出力手段
４８・・・第２リセット信号出力手段
５０・・・通常モード切換信号出力手段
５２・・・リセット手段

Claims (12)

1. ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力する制御機器において、
   メイン制御部とサブ制御部との間に書換制御回路を設け、
   メイン制御部は書換実行手段を有しており、
   当該メイン制御部の書換実行手段は、
   通常モードを書換モードに切り換えるための書換モード切換信号を、サブ制御部および書換制御回路に対して出力する書換モード切換信号出力手段と、
   前記書換モード切換信号出力手段が書換モード切換信号を出力した後、サブ制御部をリセットするためのサブリセット信号を出力する第１リセット信号出力手段と、
   前記第１リセット信号出力手段がサブリセット信号を出力した後、信号ラインを介してサブ制御部に制御プログラムを送信するための通信手段と、
   通信手段による制御プログラムの送信が完了した後、サブ制御部をリセットするためのサブリセット信号を出力する第２リセット信号出力手段と、
   書換モードを通常モードに切り換えるための通常モード切換信号を、サブ制御部および書換制御回路に対して出力する通常モード切換信号出力手段と、
   を備え、
   当該書換制御回路は、
   メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からの電源停止信号の有無に拘わらず、メイン制御部に対する電源供給信号を継続するように制御するとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からの電源停止信号を機能させる電源信号制御手段を備えたこと
   を特徴とする制御機器。
2. ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力し、メイン制御部をリセットするためのメインリセット信号をメイン制御部に出力する制御機器において、
   メイン制御部とサブ制御部との間に書換制御回路を設け、
   メイン制御部は書換実行手段を有しており、
   当該メイン制御部の書換実行手段は、
   通常モードを書換モードに切り換えるための書換モード切換信号を、サブ制御部および書換制御回路に対して出力する書換モード切換信号出力手段と、
   前記書換モード切換信号出力手段が書換モード切換信号を出力した後、サブ制御部をリセットするためのサブリセット信号を出力する第１リセット信号出力手段と、
   前記第１リセット信号出力手段がサブリセット信号を出力した後、信号ラインを介してサブ制御部に制御プログラムを送信するための通信手段と、
   通信手段による制御プログラムの送信が完了した後、サブ制御部をリセットするためのサブリセット信号を出力する第２リセット信号出力手段と、
   書換モードを通常モードに切り換えるための通常モード切換信号を、サブ制御部および書換制御回路に対して出力する通常モード切換信号出力手段と、
   を備え、
   当該書換制御回路は、
   メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からの電源停止信号の有無に拘わらず、メイン制御部に対する電源供給信号を継続するように制御するとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からの電源停止信号を機能させる電源信号制御手段と、
   メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からのメインリセット信号がメイン制御部に与えられないようにするとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からのメインリセット信号がメイン制御部に与えられるようにするメインリセット制御手段と、
   を備えた制御機器。
3. 請求項１または２の制御機器において、
   前記通信手段は、通常モードにおいてＵＡＲＴラインとして用いられているラインを、書換モードにおける書換データの通信ラインとして共用することを特徴とする制御機器。
4. 請求項１〜３のいずれかの制御機器において、
   前記メイン制御部は、起動時に前記サブ制御部に対して起動状態の問い合わせを行い、所定時間以内にサブ制御部から確認応答がない場合には、サブ制御部の起動異常であると判断する異常判断手段を備え、
   前記書換実行手段は、前記異常判断手段がサブ制御部に起動異常があると判断した場合に、サブ制御部に対する書換処理を実行することを特徴とする制御機器。
5. 請求項１〜４のいずれかの制御機器において、
   所定の複数のボタンが同時に押下されたことを検知する複数ボタン押下検知手段を備え、
   前記メイン制御部の書換実行手段は、前記複数ボタン押下検知手段が所定の複数のボタンが同時に押下されたと判断した場合に、サブ制御部に対する書換処理を実行することを特徴とする制御機器。
6. ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力し、メイン制御部をリセットするためのメインリセット信号をメイン制御部に出力する制御機器において、メイン制御部からサブ制御部に制御プログラムを送信して書き換えを行うため、メイン制御部とサブ制御部との間に設ける書換制御回路であって、
   メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からの電源停止信号の有無に拘わらず、メイン制御部に対する電源供給信号を継続するように制御するとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からの電源停止信号を機能させる電源信号制御手段と、
   メイン制御部から受けたモード切換信号が書換モードを示している時は、サブ制御部からのメインリセット信号がメイン制御部に与えられないようにするとともに、メイン制御部から受けたモード切換信号が通常モードを示している時は、サブ制御部からのメインリセット信号がメイン制御部に与えられるようにするメインリセット制御手段と、
   を備えた書換制御回路。
7. ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力し、メイン制御部をリセットするためのメインリセット信号をメイン制御部に出力する制御機器において、メイン制御部のＣＰＵに下記機能を実現させるための書換実行プログラムであって、
   通常モードを書換モードに切り換えるための書換モード切換信号を、サブ制御部に対して出力する書換モード切換信号出力手段と、
   前記書換モード切換信号出力手段が書換モード切換信号を出力した後、サブ制御部をリセットするためのサブリセット信号を出力する第１リセット信号出力手段と、
   前記第１リセット信号出力手段がサブリセット信号を出力した後、信号ラインを介してサブ制御部に制御プログラムを送信するための通信手段と、
   通信手段による制御プログラムの送信が完了した後、サブ制御部をリセットするためのサブリセット信号を出力する第２リセット信号出力手段と、
   書換モードを通常モードに切り換えるための通常モード切換信号を、サブ制御部に対して出力する通常モード切換信号出力手段と、
   をＣＰＵによって実現するための書換実行プログラム。
8. ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部はメイン制御部に対する電力供給を停止するための電源停止信号を出力し、メイン制御部をリセットするためのメインリセット信号をメイン制御部に出力する制御機器において、メイン制御部からサブ制御部のプログラムを書き換える書換方法であって、
   メイン制御部からサブ制御部に対して、通常モードを書換モードに切り換えるための書換モード切換信号、およびサブ制御部をリセットするためのサブリセット信号を出力し、
   書換モードの間は、サブ制御部からの電源停止信号およびメインリセット信号を機能させないようにし、
   書換モードにおいて、メイン制御部から、通信ラインを介して、書換対象である制御プログラムを送信し、サブ制御部において当該プログラムを記録することによって書き換えを行い、
   サブ制御部における書換が終了すると、メイン制御部からサブ制御部に対して、サブ制御部をリセットするためのサブリセット信号、および書換モードを通常モードに切り換えるための通常モード切換信号を出力し、
   サブリセット信号を受けたサブ制御部からメイン制御部に対するメインリセット信号によって、メイン制御部をリセットすること
   を特徴とするプログラムを書き換える書換方法。
9. 請求項８の書換方法において、
   サブ制御部における書換が終了した後にメイン制御部からサブ制御部に対して出力するサブリセット信号および通常モード切換信号は、サブリセット信号、通常モード切換信号の順に出力すること
   を特徴とする書換方法。
10. サブ制御部の制御プログラムが停止すると、サブ制御部からの停止指令によってメイン制御部が停止される制御機器において、
    メイン制御部とサブ制御部との間に書換制御回路を設け、
    前記書換制御回路は、
    メイン制御部からのモード切換信号が、通常モードを示している間は、サブ制御部からのメイン制御部に対する停止指令を活性化させ、
    メイン制御部からのモード切換信号が、書換モードを示している間は、メイン制御部の制御によりサブ制御部の制御プログラムを書き換えるようにするため、サブ制御部からのメイン制御部に対する停止指令を非活性化させること、
    を特徴とする制御機器。
11. ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部からメイン制御部に対する電源停止指令が出されて、メイン制御部への電源供給が停止される制御機器において、
    メイン制御部とサブ制御部との間に書換制御回路を設け、
    前記書換制御回路は、
    メイン制御部からのモード切換信号が、通常モードを示している間は、サブ制御部からのメイン制御部に対する電源停止指令を活性化させ、
    メイン制御部からのモード切換信号が、書換モードを示している間は、サブ制御部からのメイン制御部に対する電源停止指令を非活性化させること、
    を特徴とする制御機器。
12. ＣＰＵを有するメイン制御部とＣＰＵを有するサブ制御部とを有し、サブ制御部の制御プログラムが停止すると、サブ制御部からメイン制御部に対する電源停止指令およびメインリセット信号が出されて、メイン制御部への電源供給が停止され、メイン制御部に対してリセットがなされる制御機器において、
    メイン制御部とサブ制御部との間に書換制御回路を設け、
    前記書換制御回路は、
    メイン制御部からのモード切換信号が、通常モードを示している間は、サブ制御部からのメイン制御部に対する電源停止信号およびメインリセット信号を機能させ、
    メイン制御部からのモード切換信号が、書換モードを示している間は、サブ制御部からのメイン制御部に対する電源停止信号およびメインリセット信号を機能させないこと、
    を特徴とする制御機器。
    
    
    

Images