JP4807111B2 - インナーストライプ型半導体レーザ - Google Patents

インナーストライプ型半導体レーザ Download PDF

Info

Publication number
JP4807111B2
JP4807111B2 JP2006064755A JP2006064755A JP4807111B2 JP 4807111 B2 JP4807111 B2 JP 4807111B2 JP 2006064755 A JP2006064755 A JP 2006064755A JP 2006064755 A JP2006064755 A JP 2006064755A JP 4807111 B2 JP4807111 B2 JP 4807111B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
ridge portion
type semiconductor
confinement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006064755A
Other languages
English (en)
Other versions
JP2007242971A (ja
Inventor
一郎 増本
滋 河本
和宏 芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006064755A priority Critical patent/JP4807111B2/ja
Publication of JP2007242971A publication Critical patent/JP2007242971A/ja
Application granted granted Critical
Publication of JP4807111B2 publication Critical patent/JP4807111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、インナーストライプ型半導体レーザに関する。
近年、光ディスク用光源等として、半導体レーザ素子が使用されている。図4および図5に、従来の半導体レーザ素子7、8を示す(例えば、特許文献1参照)。
図4の半導体レーザ素子8は、半導体基板80上に、下部クラッド層81、光ガイド層82、活性層83、エレクトロンブロック層84、光ガイド層85、上部クラッド層86、電流狭窄層87、コンタクト層89を積層したものである。
この半導体レーザ素子8は、電流狭窄層87が上部クラッド層86中に埋め込まれたレーザ素子であり、電流狭窄層87が電流狭窄機能および光閉じ込め機能を有するものとなっている。
なお、図4において、符号90は、SiO膜、符号91は、p電極、符号92は、n電極を示す。
一方、図5の半導体レーザ素子7は、半導体基板80上に、下部クラッド層81、光ガイド層82、活性層83、エレクトロンブロック層84、光ガイド層75(層75aおよび層75bから構成される)、電流狭窄層77、コンタクト層89、上部クラッド層78を設けたものとなっている。上部クラッド層78は、リッジ部78Aを有し、電流狭窄層77は、光ガイド層75中に埋め込まれている。
このような半導体レーザ素子7では、特許文献1の段落0024にもあるように、電流狭窄を電流狭窄層77で行い、横モードの発振制御をリッジ部78Aにより行なっている。
特開2001−144374号公報
近年、半導体レーザ素子の消費電力の更なる低減化が要請されている。消費電力低減の要請に応えるためには、半導体レーザ素子の動作電圧を充分に低くする必要がある。
しかしながら、上記特許文献1記載の従来技術では、このような動作電圧の低減に応えることが難しい。
図4に示した半導体レーザ素子8は、リッジ部を有しておらず、リッジ部上部にのみp側電極を設けたリッジ型半導体レーザ素子に比べ、p側電極91のコンタクト層89に対するコンタクト面積が広く取れると考えられる。そのため、コンタクト抵抗を低くすることができ、低電圧で動作する半導体レーザ素子を実現できると推測されていた。しかしながら、本発明者らが検討した結果、電極幅20μmまではコンタクト抵抗が低減するものの、電極幅を20μm以上とした場合であっても、コンタクト抵抗は低減せず、充分に低い動作電圧を得ることは困難であることがわかった。
また、図5に示した半導体レーザ素子7においても、充分に低い動作電圧を得ることは困難である。これに加え、図5に示した半導体レーザ素子7では、電流狭窄を電流狭窄層77で行い、横モードの発振制御をリッジ部78Aにより行なっている。従って、リッジ部78Aの幅を横モード発振制御ができるよう狭く形成しなければならず、一般にリッジ幅は電流狭窄層77の開口幅以下となる。このような半導体レーザ素子7では、リッジ部78Aの幅を狭く、精度よく形成しなければならず、半導体レーザ素子7の製造の歩留まりを向上させることが非常に難しい。
本発明によれば、活性層と、前記活性層上に設けられた電流狭窄および光閉じ込め機能を有する層と、前記電流狭窄および光閉じ込め機能を有する層上に形成され、リッジ部を有し、超格子構造のクラッド層と、前記クラッド層のリッジ部の頂部を覆うとともに、前記リッジ部の側面に直接接触する電極とを備え、前記電流狭窄および光閉じ込め機能を有する層には、ストライプ状の開口が形成され、前記クラッド層が有する前記リッジ部のうち最も幅寸法が小さい部分の幅をW1、前記開口幅をW2とした場合、W1>W2であるインナーストライプ型半導体レーザが提供される。
ここで、開口幅とは、開口の長手方向と直交する方向の幅である。リッジ幅も同様に、前記開口の長手方向と直交する方向の幅のことである。
また、インナーストライプ型半導体レーザとは、電流狭窄機能と光閉じ込め機能を有する層がクラッド層に埋め込まれた半導体レーザ素子のことをいう。
この構成によれば、クラッド層は超格子構造となっている。この超格子構造を構成する各層の界面には、ピエゾ効果によるキャリアが誘起されるため、層厚方向の抵抗が低減される。これにより、インナーストライプ型半導体レーザの動作電圧を大幅に低減することができる。
さらには、本発明では、超格子構造のクラッド層のリッジ部の側面に電極が直接接触している。超格子構造のクラッド層では、前述したように、超格子構造を構成する各層の界面に、キャリアが誘起されるため、層厚方向の抵抗が低減され、さらに、層方向のキャリア易動度が増加する。これにより、クラッド層のリッジ部側面からの電流注入が可能となり、リッジ部の側面に接触する電極を設けることで、電極のコンタクト面積を大きくすることができる。これにより、さらなる動作電圧の低減を図ることができる。
また、本発明において、クラッド層のリッジ部は、側面から電流を注入するためのものであり、光閉じ込めを行なうために設けられたものではない。従って、リッジ幅を狭く形成する必要がなく、本発明のインナーストライプ型半導体レーザのリッジ幅は、電流狭窄および光閉じ込め機能を有する層の開口幅よりも大きくなっている。このように、本発明では、リッジ幅を広くしているため、電極のコンタクト面積を大きく確保することができ、コンタクト抵抗を低減させることができる。これによっても、さらなる動作電圧の低減を図ることができる。
また、本発明では、リッジ部の側面に電極を設けるとともに、リッジ部のリッジ幅を電流狭窄および光閉じ込め機能を有する層の開口幅よりも広くしているので、電極の面積を大きくすることができる。これにより、電極の放熱性を向上させることもできる。
図5に示した従来の半導体レーザ素子では、リッジ部により光閉じ込めを行なっていたので、リッジ幅を精度よく狭く形成しなければならない。しかしながら、リッジ部を精度よく狭く加工することは非常に難しいため、光閉じ込め機能が充分でない半導体レーザ素子が製造されてしまうことがあり、製造の歩留まりが悪い。
これに対し、本発明では、リッジ部により、光閉じ込めを行なうのではなく、電流狭窄および光閉じ込め機能を有する層で光閉じ込めを行なっている。そのため、リッジ部を精度よく加工できなかったとしても、光閉じ込め機能が低下することはなく、光閉じ込め機能を充分に発揮することができるインナーストライプ型半導体レーザを安定して製造することができ、製造の歩留まりを向上させることができる。
本発明によれば、動作電圧を低減することができ、製造の歩留まりを向上させることができるインナーストライプ型半導体レーザが提供される。
以下、本発明の実施形態を図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第一実施形態)
図1を参照して、本発明の第一実施形態について説明する。
まず、インナーストライプ型半導体レーザ1の概要について説明する。
インナーストライプ型半導体レーザ1は、活性層(3周期多重量子井戸(MQW)層)105と、活性層105上に設けられた電流狭窄および光閉じ込め機能を有する層114と、電流狭窄および光閉じ込め機能を有する層114上に形成され、リッジ部108Aを有し、超格子構造のクラッド層(p型クラッド層)108と、クラッド層108のリッジ部108Aの頂部を覆うとともに、リッジ部108Aの側面に直接接触する電極(p側電極)112とを備える。
電流狭窄および光閉じ込め機能を有する層114には、ストライプ状の開口114Aが形成され、クラッド層108のリッジ幅をW1、開口114Aの開口幅をW2とした場合、W1>W2である。
以下に、インナーストライプ型半導体レーザ1について詳細に説明する。
インナーストライプ型半導体レーザ1は、n型GaN基板101と、このn型GaN基板101上に設けられたSiドープn型GaN層102と、Siドープn型GaN層102上に設けられたn型クラッド層103と、n型クラッド層103上に設けられたn型光閉じ込め層104と、n型光閉じ込め層104上に設けられた活性層105と、活性層105上に設けられたキャップ層106と、キャップ層106上に設けられたp型GaNガイド層107と、p型GaNガイド層107上に設けられた電流狭窄および光閉じ込め機能を有する層114と、電流狭窄および光閉じ込め機能を有する層114上に設けられたp型クラッド層108と、クラッド層108上に設けられたp型コンタクト層109と、p側電極112と、n側電極113とを有する。
Siドープn型GaN層102は、例えば、Si濃度4×1017cm−3、厚さ1μmの層である。
n型クラッド層103は、例えばSiドープn型Al0.05Ga0.95N(Si濃度4×1017cm−3、厚さ2μm)からなるものである。
さらに、n型光閉じ込め層104は、例えば、Siドープn型GaN(Si濃度4×1017cm−3、厚さ0.1μm)からなるものである。
活性層105は、例えば、In0.1Ga0.9N(厚さ3nm)井戸層とアンドープGaN(厚さ10nm)バリア層からなる3周期多重量子井戸(MQW)層である。
キャップ層106は、例えば、Mgドープp型Al0.2Ga0.8Nからなるものであり、p型GaNガイド層107は、例えば、Mgドープp型GaN(Mg濃度1×1019cm−3、厚さ0.1μm)からなるものである。
電流狭窄および光閉じ込め機能を有する層114は、III族窒化物半導体層であり、例えば、InGaAl1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)である。また、電流狭窄および光閉じ込め機能を有する層114は、AlN層であることが好ましい。
この電流狭窄および光閉じ込め機能を有する層114には、ストライプ状の開口114Aが形成されている。この開口114Aの開口幅W2(開口114Aの長手方向と直交する幅寸法)は、例えば、1μm以上、3μm以下である。
また、この電流狭窄および光閉じ込め機能を有する層114の厚みは、50nm以上、500nm以下である。なかでも、電流狭窄および光閉じ込め機能を有する層114の厚みは、100nm以上であることが好ましい。100nm以上とすることで、光閉じ込め機能を充分に発揮させることができる。
また、電流狭窄および光閉じ込め機能を有する層114は、200nm以下であることが好ましい。電流狭窄および光閉じ込め機能を有する層114の厚みを200nm以下とすることで、電流狭窄および光閉じ込め機能を有する層114の結晶性の悪化を防止することができる。
p型クラッド層108は、少なくともGaNを含む超格子構造であり、GaN層と、AlGa1−xN層(0<x<1)とが交互に積層されたものである。本実施形態では、p型クラッド層108は、GaN層およびAl0.1Ga0.9N層が交互に積層された超格子構造を有する。超格子の周期数は、少なくとも50周期以上、より好ましくは140周期以上である。本実施形態では130周期とする。
このp型クラッド層108は、電流狭窄および光閉じ込め機能を有する層114の前記開口114Aから成長したものである。p型クラッド層108と、p型GaNガイド層107との界面は、電流狭窄および光閉じ込め機能を有する層114の開口114Aの底部にある。
このようなp型クラッド層108には、凸形状のリッジ部108Aが形成されている。リッジ部108Aは、その両脇に埋め込み層が設けられていない非埋め込み型のリッジであり、リッジ部108Aの側面には、p側電極112が直接接触している。
このリッジ部108Aは、電流狭窄および光閉じ込め機能を有する層114の開口114A上方に位置し、開口114Aの長手方向に沿って延びている。
リッジ部108Aの幅寸法W1(開口114Aの長手方向と直交する幅寸法)は、開口114Aの開口幅W2よりも大きい。ここで、幅寸法W1は、リッジ部108Aの開口114Aの長手方向と直交する幅寸法のうち、最も小さい幅寸法である。本実施形態のようにリッジ部108Aが断面逆テーパ形状である場合にはリッジ部108Aの最上部の幅寸法となる。
また、W1/W2は、1.5以上、30以下となっている。なかでも、W1/W2は、5以上であることが好ましい。W1/W2を5以上とすることで、p側電極112のコンタクト面積を大きく確保することができ、コンタクト抵抗の低減を図ることができる。
さらには、W1/W2は、20以下であることが好ましい。W1/W2を、20以下とすることで、リッジ部108Aの側面からの電流の注入を効果的に行なうことができる。
また、2μm≦W1≦30μmである。なかでも、W1は15μm以上であることが好ましく、さらには、25μm以下であることが好ましい。W1を15μm以上とすることで、p側電極112のコンタクト面積を確実に大きく確保することができ、コンタクト抵抗の低減を図ることができる。
このリッジ部108Aは、p側電極112からの電流の注入を行なうために設けられたものであり、光閉じ込めを行なうものではない。
p型コンタクト層109は、p型クラッド層108のリッジ部108Aの頂部のみを覆うように形成されている。このp型コンタクト層109は、例えば、Mgドープp型GaN(Mg濃度2×1020cm−3以下、厚さ0.02μm)からなる層である。
p側電極112は、p型クラッド層108のリッジ部108Aの頂部を覆うとともに、リッジ部108Aの側面に直接接触している。より詳細に説明すると、p側電極112は、リッジ部108Aの頂部に設けられたp型コンタクト層109に直接接触し、このp型コンタクト層109を覆うとともに、リッジ部108Aの側面に直接接触している。さらには、p側電極112は、p型クラッド層108のリッジ部108Aの外側部分にも接触している。
ここで、リッジ部108Aの側面は、その全面がp側電極112により覆われている。
p側電極112としては、例えば、Tiを含有する積層電極があげられる。
n側電極113は、n型GaN基板101の裏面(Siドープn型GaN層102が積層されていない側の面)に設けられている。このn側電極113としては、例えば、Tiを含有する積層電極があげられる。
次に、以上のような構造のインナーストライプ型半導体レーザ1の製造方法について説明する。
はじめにn型GaN基板101上に、Siドープn型GaN層102、n型クラッド層103、n型光閉じ込め層104、活性層105、キャップ層106、p型GaNガイド層107を、たとえば、有機金属気相成長法(以下MOVPE法)により積層する。
次に、p型GaNガイド層107上に、電流狭窄および光閉じ込め機能を有する層114を積層する。
電流狭窄および光閉じ込め機能を有する層114は、低温堆積により非結晶層を形成した後、エッチングにより開口114Aを設け、その後、非結晶層形成温度よりも高い温度でp型クラッド層108よりも上部の層を形成することにより、非結晶層を結晶層に変換するという工程により形成される。
電流狭窄および光閉じ込め機能を有する層114となるAlN層は、MOVPE法により600℃以下の低温で堆積される。これはMOVPE法によりp型GaNガイド層107上に高温で単結晶AlN層を作製すると、堆積時にAlN層にクラックが発生するためである。600℃以下の低温で非結晶のAlNを約0.1μm堆積する。次に、非結晶のAlNを選択的に除去し、開口114Aを形成する。ここでは、リン酸および硫酸を含有するエッチング液を使用する。
その後、電流狭窄および光閉じ込め機能を有する層114上に、p型クラッド層108をAlN層の堆積温度よりも高い温度(例えば、800℃〜1200℃)で積層し、さらに、p型コンタクト層109を積層する。なお、p型クラッド層108は、電流狭窄および光閉じ込め機能を有する層114の開口114Aから成長し、電流狭窄および光閉じ込め機能を有する層114を埋め込む。
次に、p型コンタクト層109上に開口114Aの長手方向に沿って延びるマスクを形成する。その後、p型クラッド層108およびp型コンタクト層109の一部をドライエッチングにより選択的に除去し、リッジ部108Aを形成する。p型コンタクト層109は、リッジ部108Aの頂部にのみ残ることとなる。
その後、p側電極112、n側電極113を設ける。以上のような工程により、インナーストライプ型半導体レーザ1を製造することができる。
以下、本実施形態にかかるインナーストライプ型半導体レーザ1の作用効果について説明する。
本実施形態では、p型クラッド層108は超格子構造となっている。この超格子構造を構成する各層の界面には、ピエゾ効果によるキャリアが誘起されるため、層厚方向の抵抗が低減される。これにより、インナーストライプ型半導体レーザ1の動作電圧を大幅に低減することができる。
さらに、本実施形態では、超格子構造のp型クラッド層108のリッジ部108Aの側面にp側電極112が直接接触している。超格子構造のp型クラッド層108では、前述したように、超格子構造を構成する各層の界面に、キャリアが誘起されるため、層厚方向の抵抗が低減されるとともに、さらに、層方向のキャリア易動度が増加する。これにより、p型クラッド層108のリッジ部108Aの側面からの電流注入が可能となり、リッジ部108Aの側面に接触するp側電極112を設けることで、p側電極112のコンタクト面積を大きくすることができる。これにより、さらなる動作電圧の低減を図ることができる。
また、リッジ幅W1と、電流狭窄および光閉じ込め機能を有する層114の開口幅W2との比であるW1/W2を1.5以上とすることで、リッジ幅を広くし、p側電極112のコンタクト面積を大きく確保することができ、コンタクト抵抗のより一層の低減を図ることができる。これにより、さらなる動作電圧の低減を図ることができる。
これに加え、W1を15μm以上とすることによっても、p側電極112のコンタクト面積を大きく確保することができ、コンタクト抵抗のより一層の低減を図ることができる。
さらに、本実施形態では、p型クラッド層108のリッジ部108Aの側面の全面をp側電極112で覆っている。これにより、p側電極112のコンタクト面積をより一層大きなものとすることができ、さらなる動作電圧の低減を図ることができる。
また、本実施形態では、リッジ部108Aのリッジ幅を広くするとともに、リッジ部108Aの側面に接触するp側電極112を設けているため、p側電極112の面積を大きくすることができるので、p側電極112の放熱性を向上させることもできる。特に、本実施形態では、リッジ部108Aの側面の全面をp側電極112で覆っており、p側電極112の面積を大きなものとすることができるので、p側電極112の放熱性をより一層高めることができる。
さらに、p型クラッド層108のリッジ部108Aは、電流を注入するために設けられたものであり、光閉じ込めを行なうものではない。これは、リッジ部108Aの幅W1を2μm≦W1とし、シングルモードとなるリッジ幅よりも大きな幅寸法としていることからも明らかである。
ここで、リッジ部により、光閉じ込めを行なう場合には、リッジ幅を狭く、精度よく形成しなければならない。T. Asano et al., Proc. SPIE 5635 (2004) 297に記載されているリッジ幅に対するシングルモード光出力の計算によれば、リッジ部で光閉じ込めを行なう場合、100mW以上のシングルモードの光出力を得るためには、リッジ幅を1.5μm以下としなければならない。さらに、本発明者らが検討したところ、リッジ部で光閉じ込めを行なう場合には、2μm以上のリッジ幅では、50mW以下の光出力でキンクが発生するとの結果が得られている。従って、100mW以上のシングルモードの光出力を得るためには、リッジ幅を2μm未満(好ましくは1.5μm以下)とする必要がある。
従って、本実施形態では、リッジ部108Aの幅W1を2μm以上としていることから、リッジ部108Aは、光閉じ込めを行なうためのものでないことは明らかである。
このように、リッジ部108Aは、光閉じ込めを行なうためのものではないため、リッジ幅を狭く、精度よく形成する必要がない。本実施形態では、例え、リッジ部108Aを精度よく加工できなかったとしても、光閉じ込め機能が低下することはなく、光閉じ込め機能を発揮することができるインナーストライプ型半導体レーザ1を安定して製造することができ、製造の歩留まりを向上させることができる。
また、本実施形態では、リッジ部108Aの幅W1と電流狭窄および光閉じ込め機能を有する層114の開口幅W2との比であるW1/W2を30以下とし、さらには、リッジ部108Aの幅W1を30μm以下としている。リッジ部108Aの幅を必要以上に大きく確保する必要がなく、インナーストライプ型半導体レーザ1の小型化を図ることができる。また、リッジ部の幅を大きくしすぎると、リッジ部の側面から開口114Aまでの距離が離れ、電気的抵抗が上昇し、動作電圧の低減効果が飽和すると考えられる。電流狭窄および光閉じ込め機能を有する層114の開口幅W2との比であるW1/W2を30以下とし、さらには、リッジ部108Aの幅W1を30μm以下とすることで、インナーストライプ型半導体レーザ1の小型化をはかりつつ、動作電圧の低減効果を発揮することができる。
また、本実施形態では、電流狭窄および光閉じ込め機能を有する層114の厚みを50nm以上としているので、光閉じ込め機能を充分に発揮させることができる。
なお、III族窒化物半導体層である電流狭窄および光閉じ込め機能を有する層114の厚みを50nm以上とするためには、前述したように、低温でIII族窒化物半導体層の非結晶層を形成し、非結晶層形成温度よりも高い温度でp型クラッド層108よりも上部の層を形成することにより、非結晶層を結晶層に変換するという工程により形成することができる。
ECR(Electron Coupling Resonance)スパッタ法により、III族窒化物半導体層である電流狭窄層を形成する場合には、特許文献1の段落0010にも記載されているように、30nmが限界である。特許文献1に記載されているようにECR(Electron Coupling Resonance)スパッタ法により、30nmを超えるIII族窒化物半導体層の電流狭窄層を形成した場合には、クラックが発生してしまう。これに加え、伊藤健治(1992)「AlxGa1-xNのMOVPE成長と結晶学的光学的特性に関する研究」名古屋大学博士学位論文p36, 図3-9では、GaN上に成長した単結晶AlNは10nm程度でクラックが発生するとも言われている(図2参照。図2は、Matthewsらの理論に従って計算されたGaN膜上のAlGa1-xN膜の組成xと、臨界膜厚との関係を示す(実線は転位の発生する臨界膜厚、破線はクラックが発生する臨界膜厚を示す))。
従って、特許文献1では、電流狭窄層の厚みを確保することができないため、電流狭窄層により、光閉じ込めを行なうことは不可能である。
さらに、本実施形態では、電流狭窄および光閉じ込め機能を有する層114の厚みを500nm以下としているので、電流狭窄および光閉じ込め機能を有する層114をp型クラッド層108で埋め込む際に時間を要しない。これに加え、電流狭窄および光閉じ込め機能を有する層114の厚みを500nm以下としているので、電流狭窄および光閉じ込め機能を有する層114の結晶品質を良好なものとすることができる。
(第二実施形態)
図3を参照して、本発明の第二実施形態について説明する。
本実施形態のインナーストライプ型半導体レーザ2では、電流狭窄および光閉じ込め機能を有する層214の形状が、前記実施形態の電流狭窄および光閉じ込め機能を有する層114の形状と異なっている。
本実施形態では、p型クラッド層108のリッジ部108A以外の部分(リッジ部108Aの両側部分)直下の領域の一部には、電流狭窄および光閉じ込め機能を有する層214が設けられていない。すなわち、電流注入領域の周囲に電流狭窄および光閉じ込め機能を有する層214が設けられており、さらにその外側の領域においては電流狭窄および光閉じ込め機能を有する層214が設けられていない構造となっている。
この電流狭窄および光閉じ込め機能を有する層214は、p型クラッド層108中に埋め込まれた状態となっており、開口114Aの長手方向と直交する断面において、電流狭窄および光閉じ込め機能を有する層214の端部は、p型クラッド層108の端部よりも内側に位置している。
この電流狭窄および光閉じ込め機能を有する層214のp型GaNガイド層107(下地層)に対する被覆率は、50%以下である。より好ましくは、この電流狭窄および光閉じ込め機能を有する層214のp型GaNガイド層107に対する被覆率は、20%以下である。
なお、電流狭窄および光閉じ込め機能を有する層214は、電流注入領域に両脇に設けられた一対のストライプ状の層から構成されており、一対のストライプ状の層間が開口114Aとなっている。
また、インナーストライプ型半導体レーザ2は、絶縁層220を有する。この絶縁層220は、p型クラッド層108上に設けられ、絶縁層220には開口が形成されている。絶縁層220の開口端220Aは、リッジ部108Aの外側にある。すなわち、本実施形態では、絶縁層220は、リッジ部108A以外の部分を被覆している。
絶縁層220は、少なくとも、開口114A以外の部分であり、電流狭窄および光閉じ込め機能を有する層214が形成されていない部分の上部を被覆すればよい。ただし、絶縁層220の開口端220Aが、電流狭窄および光閉じ込め機能を有する層214の上部に位置していることが好ましい。
ここで、絶縁層220としては、例えば、シリコン酸化膜、シリコン窒化膜等があげられる。
なお、本実施形態のインナーストライプ型半導体レーザ2は、絶縁層220および電流狭窄および光閉じ込め機能を有する層214以外の構造は、前記実施形態のインナーストライプ型半導体レーザ1と同じである。
このようなインナーストライプ型半導体レーザ2は、前記実施形態と同様の方法で製造することができる。なお、絶縁層220は、以下のように形成される。
リッジ部108Aを形成した後、リッジ部108Aおよびリッジ部108A以外の部分の全面を覆うように絶縁層を設ける。そして、リッジ部108A上の絶縁層をエッチングにより選択的に除去する。これにより、絶縁層220が形成されることとなる。
このような本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏する。
電流狭窄および光閉じ込め機能を有する層214のp型GaNガイド層107に対する被覆率を50%以下としている。このように電流狭窄および光閉じ込め機能を有する層214の被覆率を小さくすることで、電流狭窄および光閉じ込め機能を有する層214に起因して発生する歪を小さくすることができる。従って、電流狭窄および光閉じ込め機能を有する層214の上に設けられるp型クラッド層108の結晶性を良好なものとすることができる。
また、前述したように、電流狭窄および光閉じ込め機能を有する層214の被覆率を小さくすることでp型クラッド層108の結晶性を良好なものとすることができる。
しかしながら、電流狭窄および光閉じ込め機能を有する層214の被覆率を小さくした場合、電極から注入されたキャリアの漏出が懸念される。そこで、絶縁層220を設け、開口114A以外の部分であり、電流狭窄および光閉じ込め機能を有する層214が形成されていない部分の上部を被覆することで、電流狭窄および光閉じ込め機能を有する層214が設けられていない領域に電流が注入されない構造を実現することができる。これにより、電流狭窄および光閉じ込め機能を有する層214による歪みの発生を抑制し、かつ、良好な電流注入効率を実現することが可能となる。
なお、絶縁層220には、素子の寄生容量を低減する効果もあり、絶縁層220を設けることは、周波数特性の点においても有利となる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記各実施形態では、電流狭窄および光閉じ込め機能を有する層114、214として、AlN層を例示したが、これに限らず、AlGaN層であってもよい。さらには、AlN層やAlGaN層に、シリコンや酸素等のn型不純物をドーピングしてもよい。電流狭窄および光閉じ込め機能を有する層114、214にはp型クラッド層108の埋め込み成長時にp型不純物であるMgが拡散して無効電流が増加することが懸念されるが、電流狭窄および光閉じ込め機能を有する層114、214にn型不純物をドーピングすることによってこれを補償して、無効電流を低減できる。加えて電流狭窄および光閉じ込め機能を有する層114、214とp型クラッド層108の界面にpn接合による空乏層が形成されるため、より完全な電流狭窄が行われて閾値電流が低減される。
また、前記実施形態では、p側電極112は、リッジ部108Aの側面の全面を覆っていたが、これに限らず、リッジ部108Aの側面の一部を覆うものであってもよい。例えば、リッジ部108Aの頂部およびリッジ部108Aの側面のうち、頂部近傍部分をp側電極により覆ってもよい。p電極により、リッジ部の側面の一部を覆うことによっても、リッジ部側面からの電流注入を行なうことができ、動作電圧が低いインナーストライプ型半導体レーザとすることができる。
さらに、前記実施形態では、インナーストライプ型半導体レーザ1,2の基板として、GaN基板101を使用したが、これに限られるものではなく、例えば、SiC基板や、サファイア基板等であってもよい。
(実施例1)
図1に示したインナーストライプ型半導体レーザ1を製造した。
基板としてn型キャリア濃度が1×1018cm−3程度のGaN(0001)基板を用いた。インナーストライプ型半導体レーザの作製にはMOVPE装置を用いた。キャリアガスには水素と窒素の混合ガスを用い、Ga、Al、Inソースとしてそれぞれトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)、n型ドーパントにシラン(SiH)、p型ドーパントにビスシクロペンタジエニルマグネシウム(CpMg)を用いた。
はじめに、各層102〜107を積層するとともに、低温AlN成長を行う。以下この工程を「活性層成長工程」という。
n型GaN基板101を成長装置に投入後、NHを供給しながら基板101を昇温し、成長温度まで達した時点で成長を開始した。Siドープn型GaN層102(Si濃度4×1017cm−3、厚さ1μm)、Siドープn型Al0.05Ga0.95N(Si濃度4×1017cm−3、厚さ2μm)からなるn型クラッド層103、Siドープn型GaN(Si濃度4×1017cm−3、厚さ0.1μm)からなるn型光閉じ込め層104、In0.1Ga0.9N(厚さ3nm)井戸層とアンドープIn0.01Ga0.99N(厚さ10nm)バリア層からなる3周期多重量子井戸(MQW)層である活性層105、Mgドープp型Al0.2Ga0.8Nからなるキャップ層106、Mgドープp型GaN(Mg濃度2×1019cm−3、厚さ0.1μm)からなるp型GaNガイド層107を順次堆積した。
GaN成長は基板温度1080℃、TMG供給量58μmol/min、NH供給量0.36mol/min、AlGaN成長は、基板温度1080℃、TMA供給量36μmol/min、TMG供給量58μmol/min、NH供給量0.36mol/minにて行った。活性層105の成長は、基板温度850℃、TMG供給量8μmol/min、NH供給量0.36mol/minとした。また、TMIn供給量は井戸層で48μmol/min、バリア層で3μmol/minとした。これらの構造を堆積後、引き続いて基板温度を400℃まで降温し、低温成長AlN層(厚さ100nm、後に電流狭窄および光閉じ込め機能を有する層114となる)の堆積を行った。
次に、低温成長AlN層にストライプ状の開口114Aを形成した(「ストライプ形成工程」)。
まず、低温成長AlN層上にSiOを100nm堆積し、その表面にレジストを塗布した後、フォトリソグラフィーにより幅1.5μmのストライプパターンを形成した。次にバッファードフッ酸によりレジストをマスクとしてSiOをエッチング後、レジストを有機溶媒により除去し、水洗を行った。
次にSiOをマスクとして低温成長AlN層のエッチングを行った。エッチング液にはリン酸と硫酸を体積比1:1の割合で混合した溶液を用いた。SiOマスクでカバーされていない領域のAlN層は、90℃に保持した上記溶液中8.5分間のエッチングにより除去され、ストライプ状の開口114Aが得られた。この開口114Aの開口幅W2は、1.5μmであった。さらにバッファードフッ酸でマスクとして用いたSiOを除去した。
以上により得られたストライプ状の開口114Aを有する試料に対し、p型クラッド層108の埋め込み成長を行なった。MOVPE装置に投入後、NH供給量0.36mol/minにて成長温度である1100℃まで昇温した。1100℃に達した後、GaN(厚さ2.5nm)井戸層とMgドープAl0.1Ga0.9N(Mg濃度1×1019cm−3、厚さ2.5nm)バリア層を130周期成長したp型クラッド層108を堆積した。
その後、Mgドープp型GaN(Mg濃度1×1020cm−3、厚さ0.02μm)からなるコンタクト層109を堆積した。以下この工程を「pクラッド再成長工程」という。
次にドライエッチングによりリッジ部108Aの形成を行った。以下この工程を「リッジ部形成工程」と呼ぶ。
まず、熱化学気相堆積法を用いて、全面にSiO膜を形成し、その表面にレジストを塗布した後、フォトリソグラフィーにより幅20μmのストライプパターンを形成した。次に、バッファードフッ酸によりレジストをマスクとしてSiO膜をエッチング後、レジストを有機溶媒により除去し、水洗を行った。さらに、ストライプ上のSiO膜をマスクとして、塩素ガスを用いた反応性イオンビームエッチング法により、p型クラッド層108の一部を残すようにエッチングを行った。さらにバッファードフッ酸でマスクとして用いたSiO膜を除去し、20μm幅(W1=20μm)のリッジ部108Aを有す構造を得た。
その後、p側電極112およびn側電極113を真空蒸着法により形成した。この工程を「電極工程」という。電極形成後の試料をストライプに垂直な方向に劈開し、インナーストライプ型半導体レーザ1とした。典型的な素子長は650μmとした。
以上の工程により得られたインナーストライプ型半導体レーザ1をヒートシンクに融着し発光特性を調べたところ、平均で電圧4.1Vでレーザ発振し、素子抵抗は17Ωであった。
実施例1では、動作電圧の低いインナーストライプ型半導体レーザ1を得ることができた。
実施例1のインナーストライプ型半導体レーザ1では、リッジ部側面からの電流注入により素子抵抗が低減し、動作電圧が低くなったと考えられる。また、実施例1のインナーストライプ型半導体レーザ1の製造の歩留まりは良好であった。
(実施例2)
図3に示したインナーストライプ型半導体レーザ2を製造した。
実施例1と同様の活性層成長工程、ストライプ形成工程、pクラッド再成長工程、リッジ部形成工程を実施した。開口114Aの開口幅、リッジ部のリッジ幅は実施例1と同じである。
なお、ストライプ形成工程では、開口114Aを形成するとともに、電流狭窄および光閉じ込め機能を有する層214の開口114Aの長手方向と直交する方向の端部を除去した。
これにより、Siドープn型GaN層102、n型クラッド層103、n型光閉じ込め層104、活性層105、キャップ層106、p型GaNガイド層107、電流狭窄および光閉じ込め機能を有する層214、p型クラッド層108、p型コンタクト層109を備える試料を得た。
その後、p型コンタクト層109上に絶縁層220として7000オングストロームのSiO膜をCVD法により堆積し、フォトリソグラフィーにより、20μm幅のストライプ状の開口を形成した。絶縁層220の開口端220Aは、リッジ部108Aの外側にあり、絶縁層220は、リッジ部108A以外の部分を覆っている。
その後、実施例1と同様の「電極工程」を得て、p側電極112およびn側電極113を形成した。電極形成後の試料をストライプに垂直な方向に劈開し、インナーストライプ型半導体レーザ2を得た。典型的な素子長は650μmとした。
以上の工程により得られたインナーストライプ型半導体レーザ2をヒートシンクに融着し、それぞれの電極をワイヤボンディングして発光特性を調べたところ、電流密度3.0kA/cm、電圧4.0Vにてレーザ発振を確認した。
実施例2では、素子面積の90%以上を厚さ5000オングストローム以上のSiO膜によって覆い、p側電極112の幅を開口114Aの幅の10倍程度に制限した。得られたインナーストライプ型半導体レーザ2は、電流注入効率に優れ、低容量、低電圧動作であり、ワイヤボンディング等による破損の起きにくいものであった。実施例2のインナーストライプ型半導体レーザ2では、リッジ部側面からの電流注入により素子抵抗が低減し、動作電圧が低くなったと考えられる。また、インナーストライプ型半導体レーザ2全体にわたってp型クラッド層108の平坦な埋め込み成長が可能になり、高い歩留まりを有するインナーストライプ型半導体レーザ2を安定して得ることができた。
(比較例1)
リッジ部を有しないインナーストライプ型半導体レーザを製造した。他の条件は、実施例1と同じである。p側電極の電極幅は20μmとした。
このインナーストライプ型半導体レーザをヒートシンクに融着しそれぞれの電極をワイヤボンディングして発光特性を調べたところ、閾値電圧は4.3Vであり、素子抵抗は20Ωであった。
本発明の第一実施形態にかかるインナーストライプ型半導体レーザを示す断面図である。 Matthewsらの理論に従って計算されたGaN膜上のAlGa1-xN膜の組成xと、臨界膜厚との関係を示す図(実線は転位の発生する臨界膜厚、破線はクラックが発生する臨界膜厚を示す)である。 本発明の第二実施形態にかかるインナーストライプ型半導体レーザを示す断面図である。 従来の半導体レーザ素子を示す断面図である。 従来の半導体レーザ素子を示す断面図である。
符号の説明
1 インナーストライプ型半導体レーザ
2 インナーストライプ型半導体レーザ
7 半導体レーザ素子
8 半導体レーザ素子
75 光ガイド層
77 電流狭窄層
78 上部クラッド層
78A リッジ部
80 半導体基板
81 下部クラッド層
82 光ガイド層
83 活性層
84 エレクトロンブロック層
85 光ガイド層
86 上部クラッド層
87 電流狭窄層
89 コンタクト層
90 SiO
91 p電極
92 n電極
101 n型GaN基板
102 Siドープn型GaN層
103 n型クラッド層
104 n型光閉じ込め層
105 活性層
106 キャップ層
107 p型GaNガイド層
108 クラッド層
108A リッジ部
109 p型コンタクト層
112 p側電極
113 n側電極
114 電流狭窄および光閉じ込め機能を有する層
114A 開口
214 電流狭窄および光閉じ込め機能を有する層
220 絶縁層
220A 開口端
W1 リッジ幅
W2 開口幅

Claims (8)

  1. 活性層と、
    前記活性層上に設けられた電流狭窄および光閉じ込め機能を有する層と、
    前記電流狭窄および光閉じ込め機能を有する層上に形成され、リッジ部を有し、超格子構造のクラッド層と、
    前記クラッド層のリッジ部の頂部を覆うとともに、前記リッジ部の側面に直接接触する電極とを備え、
    前記電流狭窄および光閉じ込め機能を有する層には、ストライプ状の開口が形成され、
    前記クラッド層が有する前記リッジ部のうち最も幅寸法が小さい部分の幅をW1、前記開口幅をW2とした場合、W1>W2であるインナーストライプ型半導体レーザ。
  2. 請求項1に記載のインナーストライプ型半導体レーザにおいて、
    W1/W2が1.5以上、30以下であるインナーストライプ型半導体レーザ。
  3. 請求項1または2に記載のインナーストライプ型半導体レーザにおいて、
    前記電流狭窄および光閉じ込め機能を有する層の厚みが50nm以上、500nm以下であるインナーストライプ型半導体レーザ。
  4. 請求項1乃至3のいずれかに記載のインナーストライプ型半導体レーザにおいて、
    2μm≦W1≦30μm
    であるインナーストライプ型半導体レーザ。
  5. 請求項1乃至4のいずれかに記載のインナーストライプ型半導体レーザにおいて、
    前記電極は、前記クラッド層の前記リッジ部の側面の全面を覆うインナーストライプ型半導体レーザ。
  6. 請求項1乃至5のいずれかに記載のインナーストライプ型半導体レーザにおいて、
    前記クラッド層上に設けられ、開口を有する絶縁層を備え、
    前記絶縁層の開口端が前記リッジ部の外側に位置しているインナーストライプ型半導体レーザ。
  7. 請求項1乃至6のいずれかに記載のインナーストライプ型半導体レーザにおいて、
    前記クラッド層は、前記電流狭窄および光閉じ込め機能を有する層の前記開口から成長したものであるインナーストライプ型半導体レーザ。
  8. 請求項1乃至7のいずれかに記載のインナーストライプ型半導体レーザにおいて、
    前記電流狭窄および光閉じ込め機能を有する層の下地層に対する被覆率が50%以下であるインナーストライプ型半導体レーザ。
JP2006064755A 2006-03-09 2006-03-09 インナーストライプ型半導体レーザ Active JP4807111B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006064755A JP4807111B2 (ja) 2006-03-09 2006-03-09 インナーストライプ型半導体レーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006064755A JP4807111B2 (ja) 2006-03-09 2006-03-09 インナーストライプ型半導体レーザ

Publications (2)

Publication Number Publication Date
JP2007242971A JP2007242971A (ja) 2007-09-20
JP4807111B2 true JP4807111B2 (ja) 2011-11-02

Family

ID=38588206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064755A Active JP4807111B2 (ja) 2006-03-09 2006-03-09 インナーストライプ型半導体レーザ

Country Status (1)

Country Link
JP (1) JP4807111B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244099A (ja) * 2011-05-24 2012-12-10 Renesas Electronics Corp 半導体発光素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206555B2 (ja) * 1998-08-13 2001-09-10 日本電気株式会社 窒化ガリウム系半導体発光素子及びその製造方法
JP3936109B2 (ja) * 1999-04-26 2007-06-27 富士通株式会社 半導体発光装置及びその製造方法
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Iii族窒化物半導体素子の製造方法
WO2005124950A1 (ja) * 2004-06-18 2005-12-29 Nec Corporation Iii族窒化物半導体光素子およびその製造方法
JP4179280B2 (ja) * 2004-12-28 2008-11-12 ソニー株式会社 半導体発光素子の製造方法

Also Published As

Publication number Publication date
JP2007242971A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4246242B2 (ja) 半導体発光素子
JP4166885B2 (ja) 光半導体装置およびその製造方法
AU771942B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2010177651A (ja) 半導体レーザ素子
JP2009141340A (ja) 窒化物半導体レーザ素子
JP2007142038A (ja) Iii族窒化物半導体発光装置
JP4850324B2 (ja) 窒化物半導体素子および窒化物半導体レーザ素子
JP5507792B2 (ja) Iii族窒化物半導体光素子
JP3446660B2 (ja) 窒化物半導体発光素子
US7596160B2 (en) Nitride semiconductor lasers and its manufacturing method
JP2013012599A (ja) 窒化ガリウム系半導体レーザ素子、及び、窒化ガリウム系半導体レーザ素子の製造方法
JP2002314203A (ja) 3族窒化物半導体レーザ及びその製造方法
US7167489B2 (en) GaN-based semiconductor laser device
JPH1174622A (ja) 窒化物系半導体発光素子
JP4821385B2 (ja) Iii族窒化物半導体光素子
JP2004063537A (ja) 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2010272593A (ja) 窒化物半導体発光素子及びその製造方法
JP4877294B2 (ja) 半導体発光素子の製造方法
JP2008226865A (ja) 半導体レーザダイオード
JP2001148544A (ja) 半導体発光素子
JP5083165B2 (ja) 半導体発光素子
JP4807111B2 (ja) インナーストライプ型半導体レーザ
JP2009038408A (ja) 半導体発光素子
JP2001007443A (ja) 半導体発光装置の製造方法
JP5341353B2 (ja) Iii族窒化物半導体素子およびiii族窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4807111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250