JP4799974B2 - Nitride semiconductor light emitting device and a manufacturing method thereof - Google Patents

Nitride semiconductor light emitting device and a manufacturing method thereof

Info

Publication number
JP4799974B2
JP4799974B2 JP2005270566A JP2005270566A JP4799974B2 JP 4799974 B2 JP4799974 B2 JP 4799974B2 JP 2005270566 A JP2005270566 A JP 2005270566A JP 2005270566 A JP2005270566 A JP 2005270566A JP 4799974 B2 JP4799974 B2 JP 4799974B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005270566A
Other languages
Japanese (ja)
Other versions
JP2007081313A (en )
Inventor
弘 大澤
高史 程田
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は窒化物系半導体発光素子および、その製造方法に関し、特に基板剥離工程を含んだ上下電極構造をとるタイプの窒化物系半導体発光素子において、光取り出し効率を向上できる構造およびその製造方法に関する。 The present invention is a nitride semiconductor light emitting device and relates to its manufacturing method, in the type of the nitride-based semiconductor light-emitting device, in particular taking vertical electrode structure including a substrate peeling step to a structure and a manufacturing method thereof can improve the light extraction efficiency .

近年、短波長光発光素子用の半導体材料としてGaN系化合物半導体材料が注目を集めている。 Recently, GaN-based compound semiconductor material has attracted attention as semiconductor materials for short wavelength light-emitting element. GaN系化合物半導体は、サファイア単結晶をはじめとして、種々の酸化物基板やIII―V族化合物を基板として、その上に有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)等によって形成される。 GaN-based compound semiconductor, including the sapphire single crystal, various oxides substrate and a Group III-V compound as a substrate, the organic metal chemical vapor deposition method (MOCVD method) or molecular beam epitaxy method (MBE method ) is formed by such.
サファイア単結晶基板はGaNとは格子定数が10%以上も異なるが、AlNやAlGaNなどのバッファ層を形成することにより、その上に良好な窒化物半導体が形成でき、一般的に広く用いられている。 Sapphire single crystal substrate is lattice constant of GaN differ by more than 10%, by forming a buffer layer such as AlN and AlGaN, its good nitride semiconductor can be formed on, and generally widely used there. サファイア単結晶基板を用いた場合、n型半導体層、発光層、p型半導体層がこの順で積層される。 When using single-crystal sapphire substrate, n-type semiconductor layer, light emitting layer, p-type semiconductor layer are stacked in this order. サファイア基板は絶縁体であるので、その素子構造は一般的に、p型半導体層上に形成された正極と、n型半導体層上に形成された負極が存在することになる。 Since the sapphire substrate is an insulator, the element structure is generally a p-type semiconductor cathode formed on layer, so that the negative electrode formed on the n-type semiconductor layer is present. この種の発光素子には、ITOなどの透明電極を正極に使用しp型半導体側から光を取り出すフェイスアップ方式、Agなどの高反射膜を正極に使用してサファイア基板側から光を取り出すフリップチップ方式の2種類が知られている。 This type of light-emitting elements, flip to extract light transparent electrode such as ITO face-up system light is extracted from the p-type semiconductor side using the positive electrode, from the sapphire substrate side of the high-reflection film using the positive electrode such as Ag two types of chip method is known.

このようにサファイア単結晶基板は発光素子用基板として一般的に広く用いられているが、絶縁体であるためにいくつかの問題点がある。 This single-crystal sapphire substrate as is generally widely used as a substrate for a light-emitting element, there are some problems because of the insulator. 第一に、負極を形成するために発光層をエッチングなどにより一部除去してn型半導体層を露出させるために、負極の部分だけ発光層の面積が減ってしまい、その分、出力が低下する。 First, in order to expose the n-type semiconductor layer is partially removed by etching the light emitting layer to form a negative electrode, would be reduced the area of ​​the light-emitting layer only part of the negative electrode, correspondingly, reduced output to. 第二に、正極と負極が同一面にあるために、電流の流れが水平方向になってしまい、局部的に電流密度の高いところができてしまい素子が発熱してしまう。 Secondly, because the positive electrode and the negative electrode are on the same plane, the flow of current becomes horizontally, the element will be able to place high locally the current density resulting in heat generation. 第三に、サファイア基板の熱伝導率は低いので、発生した熱が拡散せず、発光素子の温度が上昇してしまう。 Thirdly, since heat conductivity of a sapphire substrate is low, generated heat is not diffused, the temperature of the light emitting element increases.

以上の問題を解決させるために、サファイア単結晶基板上にn型半導体層、発光層、p型半導体層をこの順で積層した素子に導電性基板を接着し、その後にサファイア単結晶基板を除去して、正極と負極を上下に配置させる方法が開示されている。 To solve the above problems, n-type semiconductor layer on a sapphire single crystal substrate, a light emitting layer, p-type semiconductor layer to bond the conductive substrate to the element formed by laminating in this order, followed by removing the sapphire single crystal substrate and a method of arranging the positive electrode and the negative electrode in the vertical direction is disclosed. (特許文献1参照) (See Patent Document 1)
更に、導電性基板を接着させるのではなく、メッキにより基板を作成する方法が開示されている。 Further, instead of adhering a conductive substrate, a method of making a substrate is disclosed by plating. (特許文献2参照) (See Patent Document 2)
特許第3511970号公報 Patent No. 3511970 Publication 特開2004−47704号公報 JP 2004-47704 JP

前記従来の導電性基板を接着させる方法には、AuSnなどの低融点金属化合物を接着材として接着させる方法や、真空中でアルゴンプラズマなどで接合面を活性化させて接着させる活性化接合などの方法が知られている。 Wherein the method of adhering the conventional conductive substrate, a method of adhering a low-melting-point metal compound such as AuSn as an adhesive, such as activated bonding to bond by activating the bonding surface, such as an argon plasma in a vacuum methods are known.
この方法であると接着面は極めて平滑であることが要求されパーティクルなどの異物があると、その部分が浮いてしまい、接着が良好にできないなど、均一な接着面を形成することが難しい問題がある。 When that this adhesive surface and a method is extremely smooth and there is a foreign matter such as is required particle, will float that part, adhesion and can not be good, it is difficult to form a uniform adhesive surface problems is there.
サファイアなどの基板上に積層されるGaN膜は、1〜10μmと厚膜であること、積層時の温度が1000℃付近と高温であることなどから、極めて高い膜応力を有している。 GaN film laminated on a substrate such as sapphire, it is 1~10μm and thick, and the like that the temperature during lamination is high and around 1000 ° C., has a very high film stress. 例えば、板厚0.4mmのサファイア基板にGaN膜を5μmの厚さに積層した場合、基板に50〜100μm程度のソリが発生してしまう。 For example, when stacking a GaN film on a sapphire substrate having a thickness of 0.4mm with a thickness of 5 [mu] m, 50 to 100 [mu] m approximately warpage occurs in the substrate.

さらに、メッキ法で支持基板を作成する場合、サファイアよりもメッキ支持基板の機械強度が弱いこと、生産上の効率性からメッキ支持基板の膜厚(板厚)が10μm〜200μmと限定されることから、先の膜応力に起因するソリがメッキ支持基板に発生するため、支持基板剥離後のソリの影響はさらに大きくなってしまう問題がある。 Furthermore, when creating a supporting substrate by plating, that mechanical strength of the plating supporting substrate than the sapphire is weak, the film thickness of the plated supporting substrate (plate thickness) is limited as 10μm~200μm For efficiency in production from, since warpage due to the previous film stress is generated in the plating supporting substrate, the influence of the warpage after the supporting substrate peeling, there is a problem that becomes larger.
前記GaN膜による基板のソリの影響を軽減するためには、基板上に積層されたGaN膜をあらかじめ分割してしまうことが有効である。 Wherein in order to reduce the influence of the GaN film due to the substrate warpage, it is effective to result in dividing the GaN film laminated on the substrate in advance. 例えば、基板上にGaN膜を成膜した後、GaN膜上に複数の発光素子を作り込む場合、発光素子毎にGaN膜を複数に分割しておけば、GaN膜が分割された部分で応力緩和が起き基板全体のソリを低減することができる。 For example, after forming a GaN film on a substrate, when fabricated a plurality of light emitting elements on the GaN film, if dividing the GaN layer into a plurality of each light emitting element, the stress at a portion where GaN film is divided relaxation can be reduced warp of the entire substrate occurred.

一方、GaN膜を分割してからメッキ支持基板を作成する場合、支持基板全体のソリ低減には有効であるが、以下の2つの問題点が発生する。 On the other hand, when creating a plated supporting substrate after dividing the GaN layer, is effective for warpage reduction of the entire support substrate, the following two problems occur.
(1)n型半導体層が露出してしまうので、そのままメッキするとn型半導体層とp型半導体層がメッキ層により短絡してしまう。 (1) Since the n-type semiconductor layer will be exposed, as it is when plating n-type semiconductor layer and the p-type semiconductor layer is short-circuited by the plating layer.
(2)メッキ支持基板を形成するための単にメッキ処理を行ったのでは、露出したp型半導体層、発光層、n型半導体層の側面にもメッキ支持基板形成用のメッキが入り込んでしまうために、これらの側面をめっき層が遮蔽することとなり、側面からの光取出しが出来なくなるので、発光素子から得られる光強度が低下する問題がある。 (2) Plating supporting substrate than was simply plating for forming the exposed p-type semiconductor layer, light emitting layer, since the on the side surface of the n-type semiconductor layer may enter the plating for plating the support substrate formed to, will be these aspects plating layer shields, since it becomes impossible to light extraction from the side, there is a problem that the light intensity obtained from the light emitting element decreases.

前記(1)の問題については、p型半導体層、発光層、n型半導体層の側面に保護膜を形成すれば解決することが可能であると考えられるが、前記(2)の問題については、p型半導体層、発光層、n型半導体層を合わせた部分の側面の深さが1〜10μmと深いことから容易に解決することが難しい問題がある。 The problem of the (1), p-type semiconductor layer, light emitting layer, but is considered to be possible to solve by forming a protective on the side surface of the n-type semiconductor layer film, the problem of the (2) , p-type semiconductor layer, light emitting layer, the depth of the side surface of the portion combining the n-type semiconductor layer may be difficult problem easily solved since 1~10μm and deep.

本発明者等は上記問題を解決するために、鋭意努力検討した結果、少なくともn型半導体層、発光層、p型半導体層が積層されてなる発光素子部が構成され、前記発光素子部の周囲に透光性絶縁部が設けられているものとすることで、製造時の成膜応力に起因するソリの影響が少なく、側面からの光取り出し効率も確保することができることを見出した。 For the present inventors have to solve the above problems, intensive efforts considered the result, at least the n-type semiconductor layer, light emitting layer, the light emitting element portion p-type semiconductor layer are laminated is formed, the periphery of the light emitting element section translucent insulating portion that shall be provided, less affected by warpage due to deposition stress during manufacture, been found that it is possible to secure the light extraction efficiency from the sides.
更に本発明者らは、基板上に成膜した積層体に複数の発光素子部を作り込み、その後に素子分割と基板分離を行って得られる発光素子構造の場合、発光素子部間に透光性絶縁体を充填した後にメッキ支持基板を作成することにより、サファイア基板などとの基板剥離後もソリが少なく、側面からの光取り出し効率も両立させることが可能になることを見出した。 Furthermore, the present inventors of building a plurality of light emitting element portions in the laminated body was deposited on a substrate, if subsequently a light emitting device structure obtained by performing element division and substrate isolation, translucent between the light emitting element section by creating a plated supporting substrate after filling the sex insulator substrate after separation of the sapphire substrate is also less warpage was found that it is possible also to achieve both the light extraction efficiency from the side. 即ち本発明は以下に関する。 That is, the present invention relates to the following.

(1)少なくともn型半導体層、発光層、p型半導体層が積層されてなる発光素子部を備えた窒化物系半導体発光素子であって、前記発光素子部の周囲に透光性絶縁部が設けられていて、前記p型半導体層上には、オーミックコンタクト層および反射層が順に形成されていて、前記反射層の上面と、前記オーミックコンタクト層および前記反射層の側面と、前記反射層の周囲に位置する前記p型半導体層の上面と、前記透光性絶縁部の上面とを覆うように、密着層とメッキ密着層とメッキ金属板とが順次積層されてなることを特徴とする窒化物系半導体発光素子。 (1) at least n-type semiconductor layer, light emitting layer, a nitride-based semiconductor light-emitting device having a light emitting element portion p-type semiconductor layer are laminated, transparent insulating portion around the light emitting element section provided by, the said p-type semiconductor layer, the ohmic contact layer and a reflective layer have been formed in this order, and the upper surface of the reflective layer, and the side surface of the ohmic contact layer and the reflective layer, the reflective layer nitride to the upper surface of the p-type semiconductor layer positioned around, so as to cover the upper surface of the translucent insulating portion, characterized in that the adhesion layer and the plating adhesion layer and the plated metal plate, which are sequentially stacked object-based semiconductor light-emitting device.
)前記発光素子部が、基板上に複数形成されて素子分割されたものであり、前記透光性絶縁部が、前記基板上の複数の素子間に充填された透光性絶縁体が前記素子分割後において前記発光素子部の周囲に残留されたものであることを特徴とする(1 )に記載の窒化物系半導体発光素子。 (2) the light emitting element section, which is divided by a plurality of forming elements on a substrate, wherein the transparent insulating portion is translucent insulator filled between a plurality of elements on said substrate the nitride semiconductor light emitting device according to (1), wherein is after device division those remaining on the periphery of the light emitting element section.
)前記透光性絶縁部が、シリカ系絶縁体からなることを特徴とする請求項(1 )または(2)に記載の窒化物系半導体発光素子。 (3) the translucent insulating portion, the nitride-based semiconductor light-emitting device according to claim (1) or (2), characterized in that it consists of a silica-based insulating material.
)前記シリカ系絶縁体が、SOG材料を用いて形成されることを特徴とする( )に記載の窒化物系半導体発光素子。 (4) the silica insulator, a nitride semiconductor light emitting device according to characterized in that it is formed by using an SOG material (3).
)前記SOG材料が、シロキサン系またはシラザン系であることを特徴とする( )に記載の窒化物系半導体発光素子。 (5) the SOG material, a nitride-based semiconductor light-emitting device according to, characterized in that a siloxane-based or silazane (4).
)前記オーミックコンタクト層が、Pt、Ru、Os、Rh、Ir、Pd、またはAgの単体金属およびそれらの合金で構成されることを特徴とする(1)〜(5)のいずれかに記載の窒化物系半導体発光素子。 (6) the ohmic contact layer, Pt, Ru, Os, Rh , Ir, Pd or an elemental metal and characterized in that it is composed of an alloy of these Ag (1) to one of the - (5), the nitride semiconductor light emitting device according.
)前記反射層が、Ag合金またAl合金で構成されることを特徴とする(1)〜(6)のいずれかに記載の窒化物系半導体発光素子。 (7) the reflecting layer, characterized in that it is constituted by an Ag alloy The Al alloy (1) The nitride semiconductor light emitting device according to any one of the - (6).
)前記密着層が、Ti,V,Cr,Zr,Nb,Mo,Hf,Ta,Wの単体金属およびそれらの合金で構成されることを特徴とする(1)〜(7)のいずれかに記載の窒化物系半導体発光素子。 (8) the adhesive layer is either Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, characterized in that it is constituted by a single metal and alloys of W (1) to (7) the nitride semiconductor light emitting device according to any.
)前記メッキ金属板の膜厚が10μm〜200μmであることを特徴とする( )〜( )のいずれかに記載の窒化物系半導体発光素子。 (9) The film thickness of the plated metal plate characterized in that it is a 10 m to 200 m (1) The nitride semiconductor light emitting device according to any one of the - (8).
10 )前記メッキ金属板が、NiP合金、Cu,またはCu合金により形成されることを特徴とする( )〜( )のいずれかに記載の窒化物系半導体発光素子。 (10) The plated metal plate, NiP alloy, Cu or being formed by a Cu alloy (1) The nitride semiconductor light emitting device according to any one of the - (9).
11 )前記メッキ密着層が、メッキの50wt%以上を占める主成分と同一の組成を50wt%以上有することを特徴とする(1)〜(10)のいずれかに記載の窒化物系半導体発光素子。 (11) The plating adhesion layer, the same composition as the main component, which accounts for more than 50 wt% of the plating and having more than 50 wt% (1) ~ nitride semiconductor light emitting according to any one of (10) element.
12 )前記メッキ密着層が、NiP合金またはCu合金により形成されることを特徴とする(1)〜(11)のいずれかに記載の窒化物系半導体発光素子。 (12) The plating adhesion layer, characterized in that it is formed by the NiP alloy or a Cu alloy (1) The nitride semiconductor light emitting device according to any one of the - (11).
13 )少なくともn型半導体層、発光層、p型半導体層が積層されてなる発光素子部を備え、前記発光素子部の周囲に透光性絶縁部が設けられている窒化物系半導体発光素子を製造する方法であって、基板上に少なくともバッファ層、n型半導体層、発光層、p型半導体層を積層して積層体を形成し、前記積層体を前記基板上で素子分割して複数の発光素子部を形成する工程と、前記発光素子部間に透光性絶縁体を充填する工程と、前記p型半導体層上にオーミックコンタクト層および反射層を順次形成する工程と、前記反射層の上面と、前記オーミックコンタクト層および前記反射層の側面と、前記反射層の周囲に位置する前記p型半導体層の上面と、前記透光性絶縁部の上面とを覆うように、密着層とメッキ密着層とメッキ金属板と (13) at least n-type semiconductor layer, light emitting layer, p-type semiconductor layer is laminated with a light emitting element portion formed by the light emitting element section nitride semiconductor light-emitting device of the translucent insulating portion is provided around the a method of manufacturing a, at least a buffer layer on the substrate, n-type semiconductor layer, light emitting layer, by laminating a p-type semiconductor layer to form a laminate, the laminate was elements divided over the substrate a plurality forming a light-emitting element portion, wherein the step of filling the transparent insulating material between the light emitting element section, a step of sequentially forming an ohmic contact layer and a reflective layer on the p-type semiconductor layer, the reflective layer and the upper surface of the side surface of the ohmic contact layer and the reflective layer, and the upper surface of the p-type semiconductor layer located on the periphery of the reflective layer, so as to cover the upper surface of the translucent insulating portion, and the contact layer and plating adhesion layer and the plated metal plate 順次積層する工程と、前記基板と前記バッファ層とを除去して前記n型半導体層の表面を露出させる工程と、前記発光素子部単位で前記メッキ金属板を分割することにより、前記発光素子部の周囲に透光性絶縁部を形成する工程とを備えることを特徴とする窒化物系半導体発光素子の製造方法。 A step of sequentially laminating, exposing a surface of removing the substrate and the buffer layer and the n-type semiconductor layer, by dividing the plated metal plate with the light emitting element portion unit, the light emitting element section production method for a nitride semiconductor light emitting device characterized by comprising a step of forming a transparent insulating portion around the.
14 )前記基板をレーザにより除去することを特徴とする( 13 )に記載の窒化物系半導体発光素子の製造方法。 (14) The production method for a nitride semiconductor light emitting device according to the substrate to and removing by laser (13).
15 )前記メッキ金属板を積層した後、100℃〜300℃で熱処理をすることを特徴とする( 13 )または( 14 )に記載の窒化物系半導体発光素子の製造方法。 (15) wherein after the plated metal plate are laminated, characterized by a heat treatment at 100 ° C. to 300 ° C. (13) or (14) The production method for a nitride semiconductor light emitting device according to.

本発明によれば、少なくともn型半導体層、発光層、p型半導体層が積層されてなる発光素子部を備えた窒化物系半導体発光素子であって、前記発光素子部の周囲に透光性絶縁部が設けられていることにより、発光素子部の側面におけるn型半導体層とp型半導体層との短絡を防止することができる。 According to the present invention, at least the n-type semiconductor layer, light emitting layer, a nitride-based semiconductor light-emitting device having a light emitting element portion p-type semiconductor layer are laminated, translucent around the light emitting element section by insulating portion is provided, it is possible to prevent a short circuit between the n-type semiconductor layer and the p-type semiconductor layer at the side surface of the light emitting element section. しかも、本発明によれば、透光性絶縁部が、発光素子部側面側から出力される光を通過させることができるので、側面側からの光取り出し効率も良好にすることができる。 Moreover, according to the present invention, the light-transmissive insulating portion, since the light output from the light-emitting element side surface side can pass through, it can be made even better light extraction efficiency from the side. また、本発明によれば、発光素子部間に透光性絶縁体を充填してから、発光素子部上および前記透光性絶縁体上にメッキ金属板を積層するので、サファイア基板などの基板を除去した後もソリが少ないものとなる。 Further, according to the present invention, after filling a transparent insulating material between the light emitting element section, since the stacked plated metal plate on the light emitting element section and the transparent insulator, such as sapphire substrate board also it becomes warpage is less after the removal of the. これにより、信頼性が高く、出力の高い窒化物系半導体発光素子を提供することが可能になる。 Thus, high reliability, it is possible to provide a high nitride-based semiconductor light-emitting element output.
なお、本発明において透光性絶縁部あるいは透光性絶縁体としての光透過性とは、350nm〜550nmの波長範囲で光の透過性を有することを意味する。 Here, the light transmittance of the translucent insulating portion or the light-transmissive insulating material in the present invention, means having a light permeability in the wavelength range of 350Nm~550nm. 窒化物半導体発光素子として光取り出し性を良好にするためには、透光性絶縁部あるいは透光性絶縁体として光透過性を80%以上とすることが好ましい。 In order to improve the light extraction efficiency as a nitride semiconductor light emitting device, it is preferable that the light transmitting the translucent insulating section or translucent insulating material 80%.

以下、本発明の実施の形態について、図面を参照にして説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. ただし、本発明は以下の各実施形態に限定されるものではなく、例えばこれら実施形態の構成要素同士を適宜組み合わせても良い。 However, the present invention is not limited to the following embodiments, it may for example be combined components together these embodiments as appropriate.
図1は、本実施形態に係る窒化物半導体発光素子の一例の断面模式図を示すものである。 Figure 1 shows a schematic cross-sectional view of an example of a nitride semiconductor light emitting device according to the present embodiment. 図1に示す窒化物半導体発光素子Aは、n型半導体層13、発光層14、p型半導体層15からなる発光素子部5を備えている。 The nitride semiconductor light emitting device A shown in FIG. 1, n-type semiconductor layer 13, and a light emitting element portion 5 consisting of the light-emitting layer 14, p-type semiconductor layer 15. 該発光素子部5の側面全部は、透光性絶縁部6によって覆われている。 Side all of the light emitting element 5 is covered by a translucent insulating portion 6. p型半導体層105上には、金属膜層4であるオーミックコンタクト層7および反射層8が順次形成され、更に反射層8の上面と、オーミックコンタクト層7および反射層8の側面、反射層8の周囲に位置するp型半導体層105の上面、並びに、透光性絶縁部6の上面覆うように、金属膜層4である密着層9と、メッキ密着層10と、メッキ金属板11とが順次積層されている。 On the p-type semiconductor layer 105, the ohmic contact layer 7 and a reflective layer 8 which is a metal film layer 4 are sequentially formed, further the upper surface of the reflective layer 8, the side surface of the ohmic contact layer 7 and a reflective layer 8, the reflective layer 8 the upper surface of the p-type semiconductor layer 105 located on the periphery of, and to cover the upper surface of the translucent insulating portion 6, and the adhesive layer 9 is a metal film layer 4, and the plating adhesion layer 10, and the plated metal plate 11 They are sequentially laminated.

なお、前記発光素子部5の平面形状は4角型、丸形あるいはその他の形状で差し支えないが、透光性絶縁部6はその側面全部を覆っていることが好ましい。 Incidentally, the planar shape of the light emitting element portion 5 square type, but no problem in round or other shape, the translucent insulating portion 6 preferably covers the entire side surface thereof. しかし、本願発明において透光性絶縁部6が発光素子部5の側面全部を完全に覆っていることを要するものではない。 However, the translucent insulating part 6 in the present invention is not intended to require that completely covers the side all of the light emitting element portion 5.
また、図1に示す窒化物半導体発光素子Aにおいては、n型半導体層103の下面側に負極23が形成され、メッキ金属板11の上面側に正極12が形成された上下電極構造とされている。 In the nitride semiconductor light emitting device A shown in FIG. 1, the negative electrode 23 is formed on the lower surface side of the n-type semiconductor layer 103, is a vertical electrode structure positive electrode 12 is formed on the upper surface of the plated metal plate 11 there.

図1に示す構造の窒化物半導体発光素子Aを製造するには、例えば、図2に示す如く基板101上に複数の窒化物半導体発光素子Aとなり得る窒化物半導体部分を整列形成し、これらを素子分離するとともに個々に基板101から分離することで製造することができる。 To manufacture the nitride semiconductor light emitting device A having the structure shown in FIG. 1, for example, a nitride semiconductor portion can be a plurality of nitride semiconductor light emitting element A on a substrate 101 as shown in FIG. 2 aligned form, these it can be prepared by separating from the substrate 101 individually as well as isolation.
例えば、基板101上に、図2に示す如くバッファ層102を形成し、このバッファ層102上にn型半導体層、発光層、p型半導体層を順次積層して積層体を形成する。 For example, on the substrate 101, forming a buffer layer 102 as shown in FIG. 2, n-type semiconductor layer on the buffer layer 102, light emitting layer, are sequentially stacked a p-type semiconductor layer to form a laminate. その後、積層体を素子分離するべき境界に沿って素子分割して分離溝26を形成し、基板101上に矩形状などのn型半導体層13、発光層14、p型半導体層15が積層された個々の発光素子部5に素子分離する。 Then element divided to form a separation groove 26 along the boundary to be isolation laminates, n-type semiconductor layer 13, such as a rectangular shape, the light emitting layer 14, p-type semiconductor layer 15 is laminated on a substrate 101 device isolation into individual light emitting element portion 5.

次いで露出した分離溝26に透光性絶縁体106を充填する。 Then filling the translucent insulating material 106 to the isolation trenches 26 exposed.
次いで、p型半導体15上にオーミックコンタクト層7を形成する。 Then forming an ohmic contact layer 7 on the p-type semiconductor 15. オーミックコンタクト層7上には光の反射性を向上させるために反射層8を設けるが、この反射層8は略しても良い。 The on the ohmic contact layer 7 providing the reflective layer 8 in order to improve the reflectivity of the light, the reflective layer 8 may be short.
次いでメッキ処理を施す。 Then subjected to a plating process. ただし、メッキ処理を施す前に、透光性絶縁体106上やp型半導体層15上との密着性を向上させるために密着層9とメッキ密着層10を設け、これらの形成後にメッキ処理によりメッキ金属板111を形成する。 However, before plating treatment, the provided adhesion layer 9 and the plating adhesion layer 10 in order to improve the adhesion between the upper and the p-type semiconductor layer 15 above the translucent insulating member 106, a plating treatment after their formation forming a plated metal plate 111. これらの密着層9とメッキ密着層10は形成した方が好ましいが、これらの形成を略しても良い。 These adhesion layer 9 and the plating adhesion layer 10 is preferably better to form, but may be short for their formation.
前述のメッキ金属板111の形成後、基板101の剥離を実施し、さらにバッファ層102を除去してn型半導体層13の表面を露出させる。 After formation of the aforementioned plated metal plate 111, to implement separation of substrate 101, thereby further removing the buffer layer 102 to expose the surface of n-type semiconductor layer 13. その後、正電極12、負電極13を形成する。 Thereafter, the positive electrode 12, to form the negative electrode 13. そして、最終的にはメッキ金属板111およびメッキ金属板111上の各層をダイシングなどにより発光素子部5単位で分割することにより、透光性絶縁体106が分断されて発光素子部5の周囲に透光性絶縁部6の形成された図1に示す断面構造の窒化物半導体発光素子Aが製造される。 By eventually divide the individual layers on the plated metal plate 111 and the plated metal plate 111 in the light emitting element portion 5 units by dicing, around the light emitting element portion 5 translucent insulator 106 is divided the nitride semiconductor light emitting device a of the sectional structure shown in FIG. 1 formed of light-transmissive insulating part 6 is manufactured.

前述した一連の製造工程において、基板101としては、サファイア単結晶(Al ;A面、C面、M面、R面)、スピネル単結晶(AgAl )、ZnO単結晶、LiAlO 単結晶、LiGaO 単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶などの公知の基板材料を何ら制限無く用いることができる。 In a series of manufacturing steps described above, the substrate 101, a sapphire single crystal (Al 2 O 3; A plane, C plane, M-plane, R-plane), spinel single crystal (AgAl 2 O 4), ZnO single crystal, LiAlO 2 single crystal, LiGaO 2 single crystal, oxide single crystals such as MgO single crystal, Si single crystal, SiC single crystal, can be used without any limitation known substrate materials such as GaAs single crystal.
また、SiCなどの導電性基板を用いれば、正極と負極を上下に配置させた窒化物半導体発光素子Aの作成は基板剥離をしなくとも可能であるが、その場合、絶縁体であるバッファ層102を使用することができなくなるので、その上に成長する窒化物系半導体層(n型半導体層13、発光層14、p型半導体層15)の結晶が劣化してしまい良好な発光素子を形成することができない。 Further, by using a conductive substrate such as SiC, but the creation of the positive electrode and the nitride semiconductor light emitting element A was placed a negative electrode in the vertical is possible even without the substrate peeling, in which case, the buffer layer is an insulator since 102 can not be used, forming a growing nitride semiconductor layer (n-type semiconductor layer 13, the light emitting layer 14, p-type semiconductor layer 15) good luminous elements crystals will be deteriorated thereon Can not do it. 本発明においては、導電性のSiC、Siを用いた場合でも基板剥離を実施することが好ましい。 In the present invention, a conductive SiC, it is preferred to carry out the substrate peeling even when using Si.

前記バッファ層102は、例えばサファイア単結晶の基板101とGaNの格子定数が10%以上も異なるために、その中間の格子定数を有するAlNやAlGaNなどがGaNの結晶性を向上させるために一般的に使用されており、本発明においてもAlNやAlGaNを何ら制限なく適用できる。 The buffer layer 102 is, for example, to the lattice constant of the substrate 101 and the GaN of the sapphire single crystal is different by more than 10%, generally for such AlN or AlGaN improves the crystallinity of GaN having a lattice constant of the intermediate It is used to be applied any unlimited AlN or AlGaN in the present invention.
本実施の形態において窒化物系半導体(発光素子部5)は、例えばn型半導体層13、発光層14、p型半導体層15からなるヘテロ接合構造で構成される。 Nitride-based semiconductor in the present embodiment (the light emitting element portion 5), for example n-type semiconductor layer 13, and a heterojunction structure consisting of the light-emitting layer 14, p-type semiconductor layer 15. 窒化物系半導体層としては一般式AlxInyGa1−x−yN(0≦x<1、0≦y<1、x+y<1)で表される半導体が多数知られており、本発明においても一般式AlxInyGa1−x−yN(0≦x<1、0≦y<1、x+y<1)で表される窒化物系半導体が何ら制限なく用いられる。 As the nitride-based semiconductor layer is a semiconductor represented by a general formula AlxInyGa1-x-yN (0 ≦ x <1,0 ≦ y <1, x + y <1) is known a number, in the present invention the general formula AlxInyGa1 -x-yN (0 ≦ x <1,0 ≦ y <1, x + y <1) nitride semiconductor represented by is used without any limitation.

これらの窒化物系半導体(発光素子部5)の成長方法は特に限定されず、有機金属化学気相成長法(MOCVD)、ハイドライド気相成長法(HPVE)、分子線エピタキシー法(MBE)、などIII族窒化物系半導体を成長させることが知られている全ての方法を適用できる。 Method for growing these nitride semiconductor (light emitting element section 5) is not particularly limited, metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HPVE), molecular beam epitaxy (MBE), etc. all methods to grow a group III nitride semiconductor has been known can be applied. 好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。 Preferred growth method, film thickness controllability, a MOCVD method from the viewpoint of mass productivity.
MOCVD法では、キャリアガスとして水素(H )または窒素(N )、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてはアンモニア(NH )、ヒドラジン(N )などが用いられる。 In the MOCVD method, hydrogen as a carrier gas (H 2) or nitrogen (N 2), III group trimethylgallium as a Ga source which is a raw material (TMG) or triethyl gallium (TEG), trimethyl aluminum (TMA) or triethyl aluminum as the Al source (TEA), trimethyl indium as an in source (TMI) or triethyl indium (TEI), ammonia (NH 3) as the N source which is a group V material, hydrazine (N 2 H 4) or the like is used. また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH )またはジシラン(Si )を、Ge原料としてゲルマン(GeH )を用い、p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(Cp Mg)またはビスエチルシクロペンタジエニルマグネシウム((EtCp)2Mg)を用いる。 As the dopant, the n-type monosilane Si material (SiH 4) or disilane (Si 2 H 6), germane (GeH 4) is used as Ge raw material, as the Mg raw material to p-type for example Bisushikuro using cyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium ((EtCp) 2Mg).

窒化物系半導体(発光素子部5)をサファイアの基板101上で分割する方法としては、ドライエッチング等のエッチング法、レーザカッティング法など公知の技術を何ら制限なく用いることが出来る。 Nitride semiconductor (the light emitting element portion 5) as a method for dividing on a substrate 101 of sapphire, etching such as dry etching, can be used without any limitation known techniques such as laser cutting method. レーザリフトオフ法を用いる場合、窒化物系半導体が分割されるが、サファイア基板にはダメージが与えられないようにすることが良好な基板剥離をするためには好ましい。 When using a laser lift-off method, the nitride semiconductor is divided, in order to be adapted is not given damage to the sapphire substrate to a good substrate peeling preferred. 従って、エッチング法で分割する場合、窒化物系半導体に対してはエッチングレートが早く、サファイア基板に対してはエッチングレートが遅い手法を用いることが好ましい。 Accordingly, when dividing by etching, faster etching rate for the nitride-based semiconductor, it is preferable that the etching rate is used a slow approach for the sapphire substrate. レーザで分割する場合はGaNとサファイアに対する吸収波長の違いから、300−400nmの波長を持ったレーザを用いることが好ましい。 A difference in the absorption wavelength for GaN and sapphire when dividing a laser, it is preferable to use a laser having a wavelength of 300-400nm.

発光素子部5を基板101上において素子分割する場合、これらの側面側に形成する分割溝26の幅を1〜30μm程度、深さを1〜10μm程度とする。 If you element dividing the light emitting element portion 5 on the substrate 101, 1 to 30 [mu] m approximately the width of the dividing groove 26 formed on these side surfaces, the depth of about 1 to 10 [mu] m. 本実施形態においては、分割溝26には透光性絶縁部6が埋め込まれている。 In the present embodiment, the light-transmissive insulating portion 6 is embedded in the dividing grooves 26. 分割溝26を埋める手段としては、CVD、スパッタ、蒸着などによる成膜手法では、成膜レートが遅く、実用的な大量生産手段として用いることは困難である。 As a means to bridge the dividing grooves 26, CVD, sputtering, a film formation technique such as by vapor deposition, the deposition rate is slow, it is difficult to use as a practical mass production means. このような厚膜を形成するためには、SOG(スピン・オン・グラス)などの液体塗布材料が適している。 Such thick film to form the can, liquid coating material such as SOG (spin on glass) is suitable.

SOG材料としては、メチルシロキサン系、ハイメチルシロキサン系、水素化メチルメチルシロキサン系、燐ドープシリケート系、ポリシラザン系など透光性を有している絶縁体であれば公知の材料を何ら制限なく用いることが出来る。 Used as the SOG material, methyl siloxane, a high methyl siloxane, hydride methyl siloxane, phosphorus-doped silicate-based, without any limitation a known material as long as insulator has such translucent polysilazane it can be. 透光性絶縁部6の透光性は350nm〜550nmの範囲で透過率80%以上であることが好ましい。 Translucent translucent insulating portion 6 is preferably a transmittance of 80% or more in the range of 350Nm~550nm.
SOG材料の塗布後に加湿条件で処理することが、シリカガラスへの転化が容易に進むために好ましい。 It is preferred for the conversion to silica glass proceeds readily be processed by humidification condition after coating the SOG material. また、SOG材料の塗布後に100℃〜500℃でベークすることが、剛性向上やSOG中に含まれる水分や有機成分の除去のために好ましい。 Further, it is preferred for removal of water and organic components contained in the rigidity improvement and SOG baking at 100 ° C. to 500 ° C. After application of the SOG material. SOG材料の塗布には、スピンコート法、スプレー法、ディップコート法など公知の方法を用いることができるが、生産性の観点からスピンコート法を用いることが好ましい。 The coating of the SOG material, a spin coating method, a spray method, it is possible to use a known method such as a dip coating method, it is preferable to use a spin-coating method from the viewpoint of productivity.

前記オーミックコンタクト層7に要求される性能としては、p型半導体層15との接触抵抗が小さいことが必須である。 The performance required for the ohmic contact layer 7, it is essential contact resistance between the p-type semiconductor layer 15 is small. オーミックコンタクト層7の材料はp型半導体層15との接触抵抗の観点から、Pt、Ru、Os、Rh、Ir、Pd等の白金族またはAgが好ましい。 From the viewpoint of contact resistance of the material of the ohmic contact layer 7 and the p-type semiconductor layer 15, Pt, Ru, Os, Rh, Ir, platinum group or Ag and Pd are preferred. さらに好ましくはPt,Ir,RhおよびRuである。 More preferably Pt, Ir, Rh and Ru. Ptが特に好ましい。 Pt is particularly preferred. Agを用いることは良好な反射を得るためには好ましいが、接触抵抗はPtよりも低い。 While it is preferred in order to obtain a good reflection using Ag, the contact resistance is lower than Pt. したがって、接触抵抗がそれほど要求されない用途にはAgを用いることも可能である。 Thus, in applications where contact resistance is not required so much it is possible to use Ag.
オーミックコンタクト層7の厚さは、低接触抵抗を安定して得るために0.1nm以上とすることが好ましい。 The thickness of the ohmic contact layer 7 is preferably set to 0.1nm or more to get a low contact resistance stable. さらに好ましくは1nm以上であり、この厚さ範囲を満たすことで均一な接触抵抗が得られる。 Even more preferably 1nm or more, it is a uniform contact resistance satisfying the thickness range is obtained.

オーミックコンタクト層7上には、Ag合金などの反射層8を形成することが好ましい。 On the ohmic contact layer 7, it is preferable to form the reflective layer 8, such as an Ag alloy. Pt,Ir,Rh,Ru,OS,PdなどはAg合金と比較すると可視光から紫外領域の反射率が低い。 Pt, Ir, Rh, Ru, OS, Pd, etc. is low reflectance in the ultraviolet region from the visible light when compared to Ag alloy. したがって、発光層からの光が十分に反射せずに出力の高い素子を得ることが難しい。 Therefore, it is difficult to light from the light emitting layer to obtain a high element of output not sufficiently reflected. この場合、オーミックコンタクト層7を光が十分に透過するほどに薄く形成し、Ag合金などの反射層を形成して反射光を得る方が、良好なオーミック接触が得られ、かつ出力の高い素子を作成することができる。 In this case, the ohmic contact layer 7 is formed thin enough light is sufficiently transparent, who obtain light reflected by a reflective layer such as Ag alloy, good ohmic contact is obtained and a high output element it is possible to create. この場合、オーミックコンタクト層7の膜厚は30nm以下とすることが好ましい。 In this case, the thickness of the ohmic contact layer 7 is preferably set to 30nm or less. さらにオーミックコンタクト層7の膜厚として好ましくは10nm以下である。 More preferably the thickness of the ohmic contact layer 7 is 10nm or less.
オーミックコンタクト層7および反射層8の成膜方法については、特に制限されることはなく公知のスパッタ法や蒸着法を用いることができる。 O The method of forming the ohmic contact layer 7 and a reflective layer 8, can be used particularly limited as that known sputtering and evaporation instead.

密着層9にはGaNと密着性の良い金属を用いることができる。 The adhesion layer 9 can be used a good metal adhesion and GaN. 密着層9の材料としては、Ti,V,Cr,Zr,Nb,Mo,Hf,Ta,Wの単体金属及び/またはそれらを組み合わせた合金を用いることができる。 As the material of the adhesion layer 9 can be used Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, elemental metals and / or alloys that combine these W. さらに、メッキ金属板111との密着性を向上させるためにメッキ密着層10を形成しても良い。 Furthermore, it may be formed plating adhesion layer 10 in order to improve the adhesion between the plated metal plate 111. メッキ密着層10の材料は、使用するメッキによって異なってくるが、メッキ成分に主に含まれる物質を含んでいたほうが密着性を向上させることができる。 The material of the plating adhesion layer 10 is varies by plating to be used, it can be better to include a substance contained in the main to the plating components improving adhesion. 例えば、NiPメッキを用いる場合、メッキ密着層10にはNi系合金を用いることが好ましい。 For example, when using a NiP plating, the plating adhesion layer 10 is preferably used Ni-based alloy. さらに好ましくはNiPを用いることである。 More preferably is the use of NiP. Cuメッキを用いる場合は、メッキ密着層10にはCu系合金を用いることが好ましい。 In the case of using a Cu plating, the plating adhesion layer 10 is preferably used Cu-based alloy. さらに好ましくはCuを用いることである。 More preferably is the use of Cu.
密着層9、メッキ密着層10の厚さは、良好な密着性を得るために0.1nm以上とすることが好ましい。 Adhesion layer 9, the thickness of the plating adhesion layer 10 is preferably a 0.1nm or more in order to obtain good adhesion. さらに好ましくは1nm以上であり、均一な密着性が得られる。 More preferably at 1nm or more, uniform adhesion can be obtained. 厚さの上限は特に限定されないが、生産性の観点から2μm以下にすることが好ましい。 The upper limit of thickness is not particularly limited, it is preferable to 2μm or less from the viewpoint of productivity.

密着層9、メッキ密着層10の成膜方法については、特に制限されることはなく公知のスパッタ法や蒸着法を用いることができる。 Adhesion layer 9, for the film-forming method of the plating adhesion layer 10, may be a known sputtering and evaporation is not particularly limited. スパッタ法はスパッタ粒子が高エネルギーを持って基板表面に衝突して成膜されるので、密着性の高い膜を得ることができる。 Since sputtering is sputtered particles are deposited collide with the substrate surface with a high energy, it is possible to obtain a high adhesion film. したがって、スパッタ法を用いる方がさらに好ましい。 Accordingly, further preferable to use a sputtering method.
メッキには無電解メッキ、電解メッキどちらを用いることができる。 The plating can be used either electroless plating, electrolytic plating. 無電解メッキの場合、材料としてはNiP合金メッキを用いることが好ましい。 For electroless plating, it is preferable to use a NiP alloy plating as a material. 電解メッキの場合は、材料としてはCu、またはCu合金を用いることが好ましい。 For electrolytic plating, it is preferable to use Cu or a Cu alloy, as the material.
メッキ金属板111の厚さは、基板としての強度を保つために10μm以上とすることが好ましい。 The thickness of the plated metal plate 111 is preferably set to 10μm or more in order to maintain the strength as a substrate. 厚くなるとメッキの剥離が起こりやすくなり、かつ生産性も低くなるので200μm以下であることが好ましい。 When thicker prone peeling of the plating, and because the productivity is also low is preferably 200μm or less.

なお、メッキを実施する前には、汎用の中性洗剤等を用いて脱脂洗浄することが好ましい。 Note that before performing the plating, it is preferable to degreasing using a general-purpose neutral detergent or the like. また、硝酸などの酸を用いてメッキ密着層などの表面を化学エッチングを施すことによりメッキ密着層上の自然酸化膜を除去するのが好ましい。 Further, to remove a natural oxide film on the plate adhesion layer by applying chemical etching the surface of the plating adhesion layer using acids such as nitric acid are preferred.
NiPメッキなどのメッキ処理方法としては、メッキ浴として、例えば、硫酸ニッケル、塩化ニッケルなどのニッケル源と、次亜リン酸塩などのリン源を含むものを用いた無電解メッキ処理法を採用することができる。 As plating method such as NiP plating, a plating bath, for example, to employ nickel sulfate, and nickel source such as nickel chloride, an electroless plating treatment using those containing phosphorus source such as hypophosphite be able to. 無電解メッキ法に用いられるメッキ浴として好適な市販品としては、上村工業製のニムデンHDXなどがある。 Suitable commercially available products as a plating bath used in the electroless plating method, and a Nimuden HDX made Uemura &. 無電解メッキ処理を行う際のメッキ浴のpHは4〜10、温度は30〜95℃とすることが好ましい。 pH of the plating bath when performing an electroless plating process 4-10, the temperature is preferably set to 30 to 95 ° C..
CuまたはCu合金のメッキ処理方法としては、メッキ浴として、例えば硫酸銅などのCu源を用いる電解メッキ処理法を採用することができる。 The plating method of Cu or Cu alloy, a plating bath, for example, can be employed electroplating treatment method using a Cu source, such as copper sulfate. 電気メッキ処理を行う際のメッキ浴のpHは2以下の強酸条件下で実施することが好ましい。 pH of the plating bath at the time of performing the electroplating process is preferably carried out with a strong acid under the conditions of 2 or less. 温度は10〜50℃とすることが好ましく、さらには常温(25℃)で実施することがさらに好ましい。 Temperature is preferably 10 to 50 ° C., and it is more further preferably carried out at room temperature (25 ° C.). 電流密度は0.5〜10A/dm2で実施することが好ましい。 Current density is preferably carried out in 0.5~10A / dm2. さらに好ましい電流密度は2〜4A/dm2で実施することである。 Further preferred current density is to be implemented in 2~4A / dm2. 表面を平滑化させるためにレベリング剤を添加することがより好ましい。 It is more preferred to add a leveling agent in order to smooth the surface. レベリング剤に用いられる市販品としては、例えば上村工業製のETN−1−AやETN−1−Bなどが用いられる。 Examples of commercially available products for use in the leveling agent, for example, Uemura & made of ETN-1-A and ETN-1-B is used.

このようにして得られたメッキ金属板111の密着性を向上させるためには、熱処理することが好ましい。 In order to improve the adhesion of the plated metal plate 111 obtained in this manner, it is preferable to heat treatment. 熱処理温度は100〜300℃が密着性向上のために好ましい。 The heat treatment temperature is preferred for improving adhesion is 100 to 300 ° C.. これ以上温度を上げると密着性はさらに向上するかもしれないが、オーミックコンタクト性が低下してしまう危険性がある。 More adhesion and raising the temperature might be further improved, there is a risk that the ohmic contact resistance is reduced.
メッキ金属板111の形成後、サファイアなどの基板101の剥離を実施する。 After the formation of the plated metal plate 111, to implement the separation of the substrate 101 such as sapphire. 基板剥離の方法としては、研磨法、エッチング法、レーザリフトオフ法など公知の技術を何ら制限なく用いることが出来る。 As a method for substrate delamination, polishing, etching, it can be used without any limitation known techniques such as laser lift-off method.
基板101を剥離した後、研磨法、エッチング法などによりバッファ層102を除去しn型半導体層13を露出させる。 After removing the substrate 101, the polishing method to expose the n-type semiconductor layer 13 to remove the buffer layer 102 by etching or the like method. ここでn型半導体層13上に負極23を形成する。 Here forming the negative electrode 23 on the n-type semiconductor layer 13. 負極23としては、各種組成および構造の負極が公知であり、これら公知の負極を何ら限なく用いることが出来る。 Examples of the negative electrode 23, negative electrodes of various compositions and structures are known, it is possible to use these known negative electrodes any limit without. 正極12はAu,Al,NiおよびCu等の材料を用いた各種構造が公知であり、これら公知の材料を何ら制限なく用いることが出来る。 The positive electrode 12 is Au, Al, a variety of structures known in which a material such as Ni and Cu, can be used without any limitation of these known materials.

以下、実施例を示して本発明の作用効果を明確にする。 Hereinafter, to clarify the effects of the present invention by showing Examples. ただし、本発明は以下の実施例に限定されるものではない。 However, the present invention is not limited to the following examples.
(実施例1) (Example 1)
図1に示す断面構造の窒化物半導体発光素子を以下に示すようにして製造した。 The nitride semiconductor light emitting device having the cross-sectional structure shown in FIG. 1 were prepared as shown below.
サファイアからなる基板上に、AlNからなるバッファ層(厚さ10nm)を介して、厚さ5μmのSiドープn型GaNコンタクト層と、厚さ30nmのn型In0.1Ga0.9Nクラッド層と、厚さ30nmのSiドープGaN障壁層および厚さ2.5nmのIn0.2Ga0.8Nの井戸層を5回積層し、最後に障壁層を設けた多重井戸構造の発光層と、厚さ50nmのMgドープp型Al0.07Ga0.93Nのクラッド層、厚さ150nmのMgドープp型GaNコンタクト層を順に積層して窒化物半導体の積層体を形成した。 On a substrate made of sapphire, a buffer layer made of AlN via (thickness 10 nm), a Si-doped n-type GaN contact layer having a thickness of 5 [mu] m, and n-type In0.1Ga0.9N cladding layer having a thickness of 30 nm, the thickness is the well layer of In0.2Ga0.8N of Si-doped GaN barrier layer and thickness 2.5nm of 30nm are stacked five times, the last light-emitting layer having the multiple well structure in which a barrier layer, having a thickness of 50 nm Mg-doped cladding layer of p-type Al0.07Ga0.93N, and by laminating a Mg-doped p-type GaN contact layer having a thickness of 150nm in order to form a laminate of the nitride semiconductor.

次いで、図2に示すように、基板101上でドライエッチングによりバッファ層102に至るまで窒化物系半導体の積層体を掘って分離溝26を形成し、各発光素子部5に素子分割した。 Then, as shown in FIG. 2, down to the buffer layer 102 by digging a laminate of the nitride semiconductor to form a separation groove 26 by dry etching on the substrate 101, and elements divided into the light emitting element portion 5. その後、SOGを塗布して分離溝26を充填した。 It was then filled isolation trenches 26 by applying the SOG. SOG材料にはClariant社製のポリシラザンSOD Signiflow100を用いた。 The SOG material using a polysilazane SOD Signiflow100 of Clariant Corporation. SOGの塗布後150℃で2分間プリベークし、50℃、80%RHで30分間加湿処理をし、300℃30分間N 雰囲気で処理を実施した。 Baked 2 minutes at 0.99 ° C. After the SOG coating, 50 ° C., at 80% RH was 30 minutes humidification was performed treated with an N 2 atmosphere 300 ° C. for 30 minutes.

次に、窒化物系半導体のp型コンタクト層(p型半導体層15)上に厚さ1.5nmのPt層をオーミック接触層7としてスパッタ法により成膜し、オーミック接触層7の上に反射層8としてAgを20nmスパッタ法により成膜した。 Then, p-type contact layer of the nitride-based semiconductor of the (p-type semiconductor layer 15) Pt layer having a thickness of 1.5nm on formed by sputtering as an ohmic contact layer 7, reflected on the ohmic contact layer 7 Ag as a layer 8 was formed by 20nm sputtering. SOG、Pt、Agのパターンは、公知のフォトリソグラフィー技術およびリフトオフ技術を用いて形成した。 SOG, Pt, the Ag patterns were formed by conventional photolithography and lift-off technique.
その後、密着層9としてCrを20nmスパッタ法により成膜し、その上にメッキ密着層10としてNiP合金(Ni:80at%、P:20at%)を30nmスパッタ法により成膜した。 Thereafter, formed by 20nm sputtering Cr as an adhesive layer 9, NiP alloy as plating adhesion layer 10 thereon (Ni: 80at%, P: 20at%) was formed by the 30nm sputtering. 次いで、メッキ密着層10の表面を硝酸水溶液(5N)に浸漬し、温度25℃、時間30秒処理して酸化皮膜を除去した。 Then, the surface of the plating adhesion layer 10 was immersed in an aqueous nitric acid solution (5N), temperature 25 ° C., to remove the oxide film and processing time 30 seconds.

次いで、メッキ浴(上村工業製、ニムデンHDX−7G)を用いて、メッキ密着層10上に50μmのNiP合金からなる無電解メッキを形成し、メッキ金属板111を得た。 Then, the plating bath (Uemura & Co., Ltd., Nimuden HDX-7G) was used to form an electroless plating comprised of 50μm of NiP alloy on the plating adhesion layer 10, to obtain a plated metal plate 111. この際の、処理条件はpH4.6、温度90℃、時間3時間とした。 In this case, treatment conditions pH 4.6, temperature 90 ° C., and a time of 3 hours. 次いで、このメッキ金属板111を水洗、乾燥した後、クリーンオーブンを用いて250℃の条件下で1時間処理した。 Then, washing the plated metal plate 111, dried, and treated for 1 hour under conditions of 250 ° C. using a clean oven. 次いで、サファイア基板101およびバッファ層102をレーザリフトオフ法により剥離し、n型半導体層13を露出させた。 Then, the sapphire substrate 101 and buffer layer 102 was removed by a laser lift-off method to expose the n-type semiconductor layer 13.

その後、n型半導体層13の表面にITO(SnO2:10wt%)を400nm蒸着により成膜した。 Thereafter, ITO on the surface of the n-type semiconductor layer 13: and the (SnO2 10 wt%) was formed by 400nm deposition. 次いで、ITO表面上の中央部にCr(40nm)、Ti(100nm)、Au(1000nm)からなる負極23を蒸着法により成膜した。 Then, Cr (40 nm) in the central portion on the ITO surface, Ti (100nm), was formed by vapor deposition anode 23 made of Au (1000 nm). 負極のパターンは、公知のフォトリソグラフィー技術およびリフトオフ技術を用いて形成した。 Pattern of the negative electrode was formed using conventional photolithography and lift-off technique. メッキ金属板111の表面上にはAu(1000nm)からなる正極12を蒸着法により成膜した。 On the surface of the plated metal plate 111 was formed by vapor deposition a positive electrode 12 made of Au (1000 nm).
次いで、メッキ金属板111およびメッキ金属板111上の各層をダイシングにより発光素子部5単位で分割することにより、透光性絶縁体106が分断されて発光素子部5の周囲に透光性絶縁部6の形成された350μm角の図1に示す窒化物系半導体素子Aを得た。 Then, by dividing the light emitting element portion 5 units by dicing the layers on the plated metal plate 111 and the plated metal plate 111, the light-transmissive insulating portion around the light emitting element portion 5 translucent insulator 106 is divided nitrides 1 of 6 350 .mu.m angle formed with the system to obtain a semiconductor device a.

得られた素子については、TO−18缶パッケージに実装してテスターによって印加電流20mAにおける、発光出力を測定した。 The resultant device, at an applied current 20mA a tester and mounted on TO-18 cans package, luminescence was measured output. 発光出力は18mWであった。 The light-emitting output was 18mW.

(実施例2) (Example 2)
メッキ密着層としてNiP合金膜の代わりにCuをスパッタ法より30nm成膜し、かつ、メッキとしてはNiP合金膜の代わりにCuを電解メッキで50μm成膜した以外は実施例1と同様の処理を施した。 The Cu instead of the NiP alloy film was 30nm deposited from sputtering a plating adhesion layer, and the same treatment as in Example 1 except for using 50μm deposited by electroplating Cu instead of the NiP alloy film as a plating gave.
Cuのメッキ条件としては、CuSO4:80g/L、硫酸:200g/L、レベリング剤(上村工業製ETN−1−A:1.0mL/L,ETN−1−B:1−mL/L)を使用し、電流密度2.5A/dm2で常温にてメッキを実施した。 The plating conditions for Cu, CuSO4: 80g / L, sulfuric acid: 200 g / L, leveling agent (Uemura & manufactured ETN-1-A: 1.0mL / L, ETN-1-B: 1-mL / L) a use was performed plated at ambient temperature at a current density of 2.5A / dm @ 2. メッキ時間は3時間とし50μmのCu膜を成膜した。 Plating time was formed a Cu film of 50μm and 3 hours. また陽極には含リン酸銅を使用した。 Also using the phosphorus-containing copper in the anode.

得られた素子については、TO−18缶パッケージに実装してテスターによって印加電流20mAにおける、発光出力を測定した。 The resultant device, at an applied current 20mA a tester and mounted on TO-18 cans package, luminescence was measured output. 発光出力は18mWであった。 The light-emitting output was 18mW.

(比較例) (Comparative Example)
溝26内に露出した発光素子部5の側面にSiO を100nm成膜した。 The SiO 2 was 100nm formed on the side surface of the light emitting element portion 5 exposed in the groove 26. SiO の成膜方法としてCVDを用いた。 Using CVD as a deposition method for SiO 2. それ以外は実施例1と同様に処理を実施した。 Otherwise it was carried out in the same manner as in Example 1.

得られた素子については、TO−18缶パッケージに実装してテスターによって印加電流20mAにおける、発光出力を測定した。 The resultant device, at an applied current 20mA a tester and mounted on TO-18 cans package, luminescence was measured output. 発光出力は12mWであった。 The light-emitting output was 12mW.

比較例では、発光素子部5の側面にメッキが入り込んでしまっているため、発光素子部5の側面からの光取り出しが出来なかった。 In the comparative example, since the I enters the plating on the side surface of the light emitting element section 5, could not light extraction from the side surface of the light emitting element portion 5. このため、出力が12mWと低くなった。 For this reason, the output is as low as 12mW.
一方、実施例1では、発光素子部5の側面に透光性絶縁体106を形成することにより、発光素子部5の側面からのメッキの入り込みを防いだので、発光素子部5単位で分割した後は、側面からの光取り出しが可能なり、出力が18mWと高い出力が得られた。 On the other hand, in Example 1, by forming a light-transmitting insulator 106 on the side surface of the light emitting element portion 5, since prevented the entry of the plating from the side of the light emitting element portion 5, divided by the light emitting element portion 5 units after is made possible light extraction from the side, the output is 18mW and a high output is obtained. また、 メッキ金属板にCuを用いた実施例2おいても実施例1と同様に18mWと高い出力が得られた。 Also, Example 2 Oite using Cu Similarly 18mW and high output as in Example 1 were obtained in the plated metal plate.

(産業上の利用可能性) (Industrial Applicability)
本発明によって提供された窒化物系半導体素子は、優れた特性と安定性を有し、発光ダイオードおよびランプ等の材料として有用である。 Nitride-based semiconductor device provided by the present invention has excellent characteristics and has a stability, which is useful as a material such as light emitting diodes and lamps.

図1は本発明に係る窒化物半導体発光素子の実施形態を示す断面図である。 Figure 1 is a sectional view showing an embodiment of a nitride semiconductor light emitting device according to the present invention. 図2は同実施形態の窒化物半導体発光素子を製造する途中において基板上に複数の素子を作り込んだ状態を示す断面図である。 Figure 2 is a sectional view showing a state in which elaborate produce a plurality of elements on a substrate in the course of manufacturing the nitride semiconductor light emitting device of the embodiment.

符号の説明 DESCRIPTION OF SYMBOLS

A 窒化物半導体発光素子 13 n型半導体層 14 発光層 15 p型半導体層 4 金属膜層 5 発光素子部 6 透光性絶縁部 7 オーミックコンタクト層 8 反射層 9 密着層10 メッキ密着層11 メッキ金属板12 負極23 正極 A nitride semiconductor light emitting device 13 n-type semiconductor layer 14 light-emitting layer 15 p-type semiconductor layer 4 metal film layer 5 light-emitting element unit 6 translucent insulating portion 7 the ohmic contact layer 8 reflective layer 9 adhesive layer 10 plating adhesion layer 11 plated metal plate 12 negative electrode 23 positive

Claims (15)

  1. 少なくともn型半導体層、発光層、p型半導体層が積層されてなる発光素子部を備えた窒化物系半導体発光素子であって、 At least the n-type semiconductor layer, light emitting layer, a nitride-based semiconductor light-emitting device having a light emitting element portion p-type semiconductor layer are laminated,
    前記発光素子部の周囲に透光性絶縁部が設けられていて、 Said transparent insulating portion around the light emitting element section provided,
    前記p型半導体層上には、オーミックコンタクト層および反射層が順に形成されていて、前記反射層の上面と、前記オーミックコンタクト層および前記反射層の側面と、前記反射層の周囲に位置する前記p型半導体層の上面と、前記透光性絶縁部の上面とを覆うように、密着層とメッキ密着層とメッキ金属板とが順次積層されてなることを特徴とする窒化物系半導体発光素子。 The said p-type semiconductor layer, the ohmic contact layer and a reflective layer have been formed in this order, and the upper surface of the reflective layer, and the side surface of the ohmic contact layer and the reflective layer, located around the reflective layer and the and the upper surface of the p-type semiconductor layer, wherein so as to cover the upper surface of the translucent insulating portion, the adhesion layer and the plating adhesion layer and the plated metal plate and are sequentially stacked nitride, characterized by comprising the semiconductor light emitting element .
  2. 前記発光素子部が、基板上に複数形成されて素子分割されたものであり、 The light emitting element section, which is formed with a plurality elements divided on a substrate,
    前記透光性絶縁部が、前記基板上の複数の素子間に充填された透光性絶縁体が前記素子分割後において前記発光素子部の周囲に残留されたものであることを特徴とする請求項1に記載の窒化物系半導体発光素子。 Claims wherein the translucent insulating portion, characterized in that transparent insulating material filled between the plurality of elements on the substrate is one which is remaining around the light emitting element portion after the device division the nitride semiconductor light emitting device according to claim 1.
  3. 前記透光性絶縁部が、シリカ系絶縁体からなることを特徴とする請求項1 または2に記載の窒化物系半導体発光素子。 The translucent insulating portion, the nitride-based semiconductor light-emitting device according to claim 1 or 2, characterized in that it consists of a silica-based insulating material.
  4. 前記シリカ系絶縁体が、SOG材料を用いて形成されることを特徴とする請求項に記載の窒化物系半導体発光素子。 The silica insulator, nitride semiconductor light emitting device according to claim 3, characterized in that it is formed using the SOG material.
  5. 前記SOG材料が、シロキサン系またはシラザン系であることを特徴とする請求項に記載の窒化物系半導体発光素子。 The SOG material is a nitride-based semiconductor light-emitting device according to claim 4, characterized in that a siloxane-based or silazane.
  6. 前記オーミックコンタクト層が、Pt、Ru、Os、Rh、Ir、Pd、またはAgの単体金属およびそれらの合金で構成されることを特徴とする請求項1〜5のいずれかに記載の窒化物系半導体発光素子。 The ohmic contact layer, Pt, Ru, Os, Rh , Ir, nitride according to any one of claims 1 to 5, characterized in that it is constituted by a Pd or elemental metals and their alloys Ag, semiconductor light-emitting element.
  7. 前記反射層が、Ag合金またAl合金で構成されることを特徴とする請求項1〜6のいずれかに記載の窒化物系半導体発光素子。 The reflective layer is a nitride-based semiconductor light-emitting device according to any one of claims 1 to 6, characterized in that it is constituted by an Ag alloy The Al alloy.
  8. 前記密着層が、Ti,V,Cr,Zr,Nb,Mo,Hf,Ta,Wの単体金属およびそれらの合金で構成されることを特徴とする請求項1〜7のいずれかに記載の窒化物系半導体発光素子。 Nitride according to claim 1, wherein the adhesion layer is Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, characterized in that it is constituted by a single metal and their alloys of W object-based semiconductor light-emitting device.
  9. 前記メッキ金属板の膜厚が10μm〜200μmであることを特徴とする請求項のいずれかに記載の窒化物系半導体発光素子。 Nitride-based semiconductor light-emitting device according to any one of claims 1 to 8, the film thickness of the plated metal plate is characterized by a 10 m to 200 m.
  10. 前記メッキ金属板が、NiP合金、Cu,またはCu合金により形成されることを特徴とする請求項のいずれかに記載の窒化物系半導体発光素子。 The plated metal plate, NiP alloy, Cu or a nitride-based semiconductor light-emitting device according to any one of claims 1 to 9, characterized in that it is formed by the Cu alloy.
  11. 前記メッキ密着層が、メッキの50wt%以上を占める主成分と同一の組成を50wt%以上有することを特徴とする請求項1〜10のいずれかに記載の窒化物系半導体発光素子。 The plating adhesion layer, nitride semiconductor light emitting device according to claim 1, characterized in that it comprises a main component the same composition as the account for more than 50 wt% of the plating least 50 wt%.
  12. 前記メッキ密着層が、NiP合金またはCu合金により形成されることを特徴とする請求項1〜11のいずれかに記載の窒化物系半導体発光素子。 The plating adhesion layer, a nitride-based semiconductor light-emitting device according to any one of claims 1 to 11, characterized in that it is formed by the NiP alloy or a Cu alloy.
  13. 少なくともn型半導体層、発光層、p型半導体層が積層されてなる発光素子部を備え、前記発光素子部の周囲に透光性絶縁部が設けられている窒化物系半導体発光素子を製造する方法であって、 At least the n-type semiconductor layer, light emitting layer, a light-emitting element portion to p-type semiconductor layer are laminated to produce a nitride semiconductor light emitting device translucent insulating portion is provided around the light emitting element section there is provided a method,
    基板上に少なくともバッファ層、n型半導体層、発光層、p型半導体層を積層して積層体を形成し、前記積層体を前記基板上で素子分割して複数の発光素子部を形成する工程と、 At least a buffer layer on the substrate, n-type semiconductor layer, light emitting layer, p-type semiconductor layer was laminated to form a laminate, the step of the laminate to form a plurality of light emitting element portions and elements divided on the substrate When,
    前記発光素子部間に透光性絶縁体を充填する工程と、 And filling a light-transmitting insulator between the light emitting element section,
    前記p型半導体層上にオーミックコンタクト層および反射層を順次形成する工程と、 Sequentially forming an ohmic contact layer and a reflective layer on the p-type semiconductor layer,
    前記反射層の上面と、前記オーミックコンタクト層および前記反射層の側面と、前記反射層の周囲に位置する前記p型半導体層の上面と、前記透光性絶縁部の上面とを覆うように、密着層とメッキ密着層とメッキ金属板とを順次積層する工程と、 And the upper surface of the reflective layer, and the side surface of the ohmic contact layer and the reflective layer, and the upper surface of the p-type semiconductor layer located on the periphery of the reflective layer, so as to cover the upper surface of the translucent insulating portion, a step of sequentially laminating the adhesion layer and the plating adhesion layer and the plated metal plate,
    前記基板と前記バッファ層とを除去して前記n型半導体層の表面を露出させる工程と、 Exposing a surface of the n-type semiconductor layer is removed and the substrate and the buffer layer,
    前記発光素子部単位で前記メッキ金属板を分割することにより、前記発光素子部の周囲に透光性絶縁部を形成する工程とを備えることを特徴とする窒化物系半導体発光素子の製造方法。 By dividing the plated metal plate with the light emitting element portion unit, a method of manufacturing a nitride-based semiconductor light emitting device characterized by comprising a step of forming a transparent insulating portion around the light emitting element section.
  14. 前記基板をレーザにより除去することを特徴とする請求項13に記載の窒化物系半導体発光素子の製造方法。 Production method for a nitride semiconductor light emitting device according to claim 13, characterized in that the removal by the laser to the substrate.
  15. 前記メッキ金属板を積層した後、100℃〜300℃で熱処理をすることを特徴とする請求項13または14に記載の窒化物系半導体発光素子の製造方法。 Wherein after the plated metal plate are laminated, a method of manufacturing a nitride-based semiconductor light emitting device according to claim 13 or 14, characterized in that the heat treatment at 100 ° C. to 300 ° C..
JP2005270566A 2005-09-16 2005-09-16 Nitride semiconductor light emitting device and a manufacturing method thereof Active JP4799974B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005270566A JP4799974B2 (en) 2005-09-16 2005-09-16 Nitride semiconductor light emitting device and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005270566A JP4799974B2 (en) 2005-09-16 2005-09-16 Nitride semiconductor light emitting device and a manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007081313A true JP2007081313A (en) 2007-03-29
JP4799974B2 true JP4799974B2 (en) 2011-10-26

Family

ID=37941258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270566A Active JP4799974B2 (en) 2005-09-16 2005-09-16 Nitride semiconductor light emitting device and a manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4799974B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289230B1 (en) 2007-07-23 2013-07-29 엘지이노텍 주식회사 Light emitting device and method for manufacturing the same
JP5258275B2 (en) 2007-12-07 2013-08-07 三菱電機株式会社 The nitride semiconductor device and a manufacturing method thereof
KR101506264B1 (en) * 2008-06-13 2015-03-30 삼성전자주식회사 A light emitting device, the light emitting device and manufacturing method of the light emitting element
JP5621106B2 (en) * 2013-04-12 2014-11-05 株式会社東芝 The semiconductor light emitting device and a semiconductor light emitting device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202339A (en) * 1993-12-28 1995-08-04 Ricoh Co Ltd Semiconductor laser element and manufacture thereof
JPH08213456A (en) * 1995-02-03 1996-08-20 Mitsubishi Electric Corp Semiconductor device
JPH11161933A (en) * 1997-11-28 1999-06-18 Showa Alum Corp Plated substrate, magnetic recording medium and their production
DE60036449D1 (en) * 1999-03-30 2007-10-31 Seiko Epson Corp A process for the operations department of a thin film field effect transistor
JP2001102632A (en) * 1999-10-01 2001-04-13 Advantest Corp Compound semiconductor device and manufacturing method therefor
JP4122785B2 (en) * 2002-01-30 2008-07-23 日亜化学工業株式会社 The light-emitting element
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP3985742B2 (en) * 2002-07-08 2007-10-03 日亜化学工業株式会社 Production method and a nitride semiconductor device of the nitride semiconductor device
JP3896044B2 (en) * 2002-07-11 2007-03-22 シャープ株式会社 Production method and product of the nitride-based semiconductor light-emitting element
JP2004095765A (en) * 2002-08-30 2004-03-25 Nichia Chem Ind Ltd Light emitting device and method for manufacturing the same
JP2005040408A (en) * 2003-07-24 2005-02-17 Olympus Corp Heating element
JP4590905B2 (en) * 2003-10-31 2010-12-01 豊田合成株式会社 Emitting element and a light emitting device
JP2005158887A (en) * 2003-11-21 2005-06-16 Dept Corp Circuit board and its production process
JP2005223165A (en) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd Nitride-based light emitting element

Also Published As

Publication number Publication date Type
JP2007081313A (en) 2007-03-29 application

Similar Documents

Publication Publication Date Title
US20040140474A1 (en) Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US20080048206A1 (en) Vertical gallium nitride-based light emitting diode and method of manufacturing the same
US20090078951A1 (en) Gallium nitride-based compound semiconductor light-emitting device
US20110062479A1 (en) Method of manufacturing group-iii nitride semiconductor light-emitting device, and group-iii nitride semiconductor light-emitting device, and lamp
US20120049232A1 (en) Semiconductor light-emitting element, method for producing the same, lamp, lighting device, electronic equipment, mechanical device and electrode
US20040130263A1 (en) High brightness led and method for producing the same
US20050017253A1 (en) Nitride-based compound semiconductor light-emitting device and method of fabricating the same
US20100203661A1 (en) Method for producing light-emitting diode
US20010028062A1 (en) Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
WO2005050748A1 (en) Semiconductor device and method for manufacturing same
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JPH06314822A (en) Gallium nitride compound semiconductor light emitting element and electrode formation thereof
US20130214320A1 (en) Semiconductor light emitting element and method for producing the same
JP2006066903A (en) Positive electrode for semiconductor light-emitting element
JP2008205005A (en) Gallium-nitride-based light emitting device element
WO2009084670A1 (en) Semiconductor light emitting element and method for manufacturing the same
US20040087050A1 (en) Group III nitride compound semiconductor light-emitting device and method for producing the same
JP2004260178A (en) Electric contact used for photoelectron semiconductor chip, and method for manufacturing the same
JP2007299935A (en) Nitride-based semiconductor light emitting element, process for fabricating the same and lamp
US20050145875A1 (en) Flip chip type nitride semiconductor light emitting device and manufacturing method thereof
US20090008672A1 (en) Light-emitting device, manufacturing method thereof, and lamp
KR20070005984A (en) Manufacturing process of light emitting diode
JP2009094107A (en) ELECTRODE FOR GaN-BASED LED DEVICE AND GaN-BASED LED DEVICE USING THE SAME
JP2005117020A (en) Gallium nitride based compound semiconductor device and its manufacturing method
JP2007287845A (en) Semiconductor light emitting element, its manufacturing method, and lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3