JP4796524B2 - 設計方法、プログラム及び記憶媒体 - Google Patents
設計方法、プログラム及び記憶媒体 Download PDFInfo
- Publication number
- JP4796524B2 JP4796524B2 JP2007060971A JP2007060971A JP4796524B2 JP 4796524 B2 JP4796524 B2 JP 4796524B2 JP 2007060971 A JP2007060971 A JP 2007060971A JP 2007060971 A JP2007060971 A JP 2007060971A JP 4796524 B2 JP4796524 B2 JP 4796524B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power plane
- plane
- power supply
- mesh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09681—Mesh conductors, e.g. as a ground plane
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
C = ε0 ×εr × S / d 式(2)
これらに対応するために、解析モデルのパラメータを算出する時に電源ペアの近傍にある電源プレーンを探索し、探索された電源プレーンの層位置からパラメータを補正する必要がある。
(付記1)
回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計するコンピュータによる設計方法であって、
該回路基板のCADデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する工程と、
該電源プレーンの形状を所定の幅で拡張する拡張工程と、
拡張後の電源プレーンを用いて、互いに異なる層に存在する2つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する工程と、
該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成すると共にメッシュ分割を行う工程と、
ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、該メッシュ面積を用いて該パラメータを補正する工程とを含むことを特徴とする、設計方法。
(付記2)
該拡張工程は、該電源プレーンの外形を外側に向かって拡げることを特徴とする、付記1記載の設計方法。
(付記3)
該拡張工程は、該電源プレーンに穴が設けられている場合、前記穴を内側に向かって拡げることを特徴とする、付記1記載の設計方法。
(付記4)
該拡張工程は、拡張対象の電源プレーンのある層と、拡張対象の電源プレーンがある層に近接する層との層間距離に比例した値に、該所定の幅を設定することを特徴とする、付記1乃至3のいずれか1項記載の設計方法。
(付記5)
該拡張工程は、該回路基板上の観測対象のLSIからの距離に応じた値に該所定の幅を設定することを特徴とする、付記1乃至4のいずれか1項記載の設計方法。
(付記6)
各メッシュを該パラメータの等価回路に変換した電源メッシュモデルを該解析モデルとして生成する工程を更に含むことを特徴とする、付記1乃至5のいずれか1項記載の設計方法。
(付記7) 該パラメータは、インダクタンス値、キャパシタンス値或いは抵抗値の中から選択されたものであることを特徴とする、付記1乃至6のいずれか1項記載の設計方法。
(付記8)
コンピュータに、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計させるプログラムであって、
該コンピュータに、該回路基板のCADデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成させる手順と、
該コンピュータに、該電源プレーンの形状を所定の幅で拡張させる拡張手順と、
該コンピュータに、拡張後の電源プレーンを用いて、互いに異なる層に存在する2つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成させる手順と、
該コンピュータに、該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成させると共にメッシュ分割を行わせる手順と、
該コンピュータに、ノード間のパラメータを求めさせ、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求めさせ、該メッシュ面積を用いて該パラメータを補正させる手順とを含むことを特徴とする、プログラム。
(付記9)
該拡張手順は、該コンピュータに、該電源プレーンの外形に対しては外側に向かって拡げさせ、該電源プレーンに設けられた穴に対しては内側に向かって拡げさせることを特徴とする、付記8記載のプログラム。
(付記10)
該拡張手順は、該コンピュータに、拡張対象の電源プレーンのある層と、拡張対象の電源プレーンがある層に近接する層との層間距離に比例した値に、該所定の幅を設定させることを特徴とする、付記8又は9記載のプログラム。
(付記11)
該拡張手順は、該コンピュータに、該回路基板上の観測対象のLSIからの距離に応じた値に該所定の幅を設定させることを特徴とする、付記8乃至10のいずれか1項記載のプログラム。
(付記12)
該コンピュータに、各メッシュを該パラメータの等価回路に変換した電源メッシュモデルを該解析モデルとして生成させる手順を更に含むことを特徴とする、付記8乃至11のいずれか1項記載のプログラム。
(付記13)
該パラメータは、インダクタンス値、キャパシタンス値或いは抵抗値の中から選択されたものであることを特徴とする、付記8乃至12のいずれか1項記載のプログラム。
(付記14)
付記8乃至13のいずれか記載のプログラムを格納したことを特徴とする、コンピュータ読み取り可能な記憶媒体。
(付記15)
回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計する設計装置であって、
該回路基板のCADデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する手段と、
該電源プレーンの形状を所定の幅で拡張する拡張手段と、
拡張後の電源プレーンを用いて、互いに異なる層に存在する2つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する手段と、
該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成すると共にメッシュ分割を行う手段と、
ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、該メッシュ面積を用いて該パラメータを補正する手段とを備えたことを特徴とする、設計装置。
(付記16)
コンピュータにより回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計するCADシステムであって、
該回路基板のCADデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する手段と、
該電源プレーンの形状を所定の幅で拡張する拡張手段と、
拡張後の電源プレーンを用いて、互いに異なる層に存在する2つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する手段と、
該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成すると共にメッシュ分割を行う手段と、
ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、該メッシュ面積を用いて該パラメータを補正する手段とを備えたことを特徴とする、CADシステム。
52,52−1〜52−3 電源プレーン
53〜55 穴
56 LSI
61 電源ペア
100 コンピュータシステム
101 本体部
102 ディスプレイ
102a 表示画面
103 キーボード
104 マウス
105 モデム
106 記録媒体
110 ディスク
200 バス
201 CPU
202 メモリ部
203 ディスクドライブ
204 ハードディスクドライブ
Claims (9)
- 回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計するコンピュータによる設計方法であって、
該回路基板のCADデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する工程と、
該電源プレーンの形状を所定の幅で拡張する拡張工程と、
拡張後の電源プレーンを用いて、互いに異なる層に存在する2つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する工程と、
該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成すると共にメッシュ分割を行う工程と、
ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、該メッシュ面積を用いて該パラメータを補正する工程とを含むことを特徴とする、設計方法。 - 該拡張工程は、拡張対象の電源プレーンのある層と、拡張対象の電源プレーンがある層に近接する層との層間距離に比例した値に、該所定の幅を設定することを特徴とする、請求項1記載の設計方法。
- 該拡張工程は、該回路基板上の観測対象のLSIからの距離に応じた値に該所定の幅を設定することを特徴とする、請求項1又は2記載の設計方法。
- 該パラメータは、インダクタンス値、キャパシタンス値或いは抵抗値の中から選択されたものであることを特徴とする、請求項1乃至3のいずれか1項記載の設計方法。
- コンピュータに、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計させるプログラムであって、
該コンピュータに、該回路基板のCADデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成させる手順と、
該コンピュータに、該電源プレーンの形状を所定の幅で拡張させる拡張手順と、
該コンピュータに、拡張後の電源プレーンを用いて、互いに異なる層に存在する2つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成させる手順と、
該コンピュータに、該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成させると共にメッシュ分割を行わせる手順と、
該コンピュータに、ノード間のパラメータを求めさせ、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求めさせ、該メッシュ面積を用いて該パラメータを補正させる手順とを含むことを特徴とする、プログラム。 - 該拡張手順は、該コンピュータに、該電源プレーンの外形に対しては外側に向かって拡げさせ、該電源プレーンに設けられた穴に対しては内側に向かって拡げさせることを特徴とする、請求項5記載のプログラム。
- 該拡張手順は、該コンピュータに、拡張対象の電源プレーンのある層と、拡張対象の電源プレーンがある層に近接する層との層間距離に比例した値に、該所定の幅を設定させることを特徴とする、請求項5又は6記載のプログラム。
- 該拡張手順は、該コンピュータに、該回路基板上の観測対象のLSIからの距離に応じた値に該所定の幅を設定させることを特徴とする、請求項5乃至7のいずれか1項記載のプログラム。
- 該コンピュータに、各メッシュを該パラメータの等価回路に変換した電源メッシュモデルを該解析モデルとして生成させる手順を更に含むことを特徴とする、請求項5乃至8のいずれか1項記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007060971A JP4796524B2 (ja) | 2007-03-09 | 2007-03-09 | 設計方法、プログラム及び記憶媒体 |
US12/041,216 US7975251B2 (en) | 2007-03-09 | 2008-03-03 | Method, recording medium, and design support system for designing an electronics device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007060971A JP4796524B2 (ja) | 2007-03-09 | 2007-03-09 | 設計方法、プログラム及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008225698A JP2008225698A (ja) | 2008-09-25 |
JP4796524B2 true JP4796524B2 (ja) | 2011-10-19 |
Family
ID=39742927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007060971A Expired - Fee Related JP4796524B2 (ja) | 2007-03-09 | 2007-03-09 | 設計方法、プログラム及び記憶媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7975251B2 (ja) |
JP (1) | JP4796524B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9864829B2 (en) | 2015-04-20 | 2018-01-09 | Toshiba Memory Corporation | Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5136333B2 (ja) * | 2008-09-29 | 2013-02-06 | 富士通株式会社 | 電源ノイズ解析モデル作成方法、電源ノイズ解析モデル作成装置および電源ノイズ解析モデル作成プログラム |
JP5605087B2 (ja) * | 2010-08-30 | 2014-10-15 | 富士通株式会社 | 設計支援装置、設計支援方法および設計支援プログラム |
JP5179628B2 (ja) | 2011-07-15 | 2013-04-10 | ユニーテック株式会社 | 4価白金錯体及びそれを含む医薬組成物 |
US8680403B2 (en) * | 2011-09-08 | 2014-03-25 | Texas Instruments Incorporated | Apparatus for broadband matching |
CN104111376A (zh) * | 2014-07-28 | 2014-10-22 | 王涵宇 | 一种变电站接地网特性参数的数值计算与分析方法 |
CN106802970B (zh) * | 2015-11-26 | 2020-05-19 | 英业达科技有限公司 | 印刷电路板布局方法及系统 |
US10785867B2 (en) * | 2018-09-25 | 2020-09-22 | International Business Machines Corporation | Automatic determination of power plane shape in printed circuit board |
US11259403B1 (en) * | 2020-10-30 | 2022-02-22 | SK Hynix Inc. | Printed circuit board structure for solid state drives |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0721250A (ja) * | 1993-07-06 | 1995-01-24 | Hitachi Ltd | 配線抵抗シミュレーション方式 |
JP3531733B2 (ja) * | 2000-08-08 | 2004-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体集積回路装置、電気回路装置、電子機器及び制御機器 |
JP2003141205A (ja) | 2001-10-31 | 2003-05-16 | Fujitsu Ltd | モデル解析方法及び装置、コンピュータプログラム並びに記憶媒体 |
JP4325274B2 (ja) | 2002-12-06 | 2009-09-02 | 富士通株式会社 | 半導体装置モデル作成方法及び装置 |
JP2004334654A (ja) * | 2003-05-09 | 2004-11-25 | Fujitsu Ltd | 電源ノイズ解析モデル生成装置、電源ノイズ解析モデル生成方法、電源ノイズ解析モデル生成プログラム |
JP2006031510A (ja) | 2004-07-20 | 2006-02-02 | Nec Electronics Corp | ジッタ解析方法、ジッタ解析装置及びジッタ解析プログラム |
JP4450751B2 (ja) * | 2005-03-17 | 2010-04-14 | 富士通株式会社 | メッシュモデル作成方法、シミュレーション装置及びプログラム |
JP4499781B2 (ja) * | 2005-03-28 | 2010-07-07 | 富士通株式会社 | 電磁界強度算出方法、電磁界強度算出装置、制御プログラム |
JP4760574B2 (ja) * | 2006-07-04 | 2011-08-31 | 日本電気株式会社 | 等価回路モデル作成方法、等価回路モデル作成プログラム及び等価回路モデル作成装置 |
US20080291602A1 (en) * | 2007-05-24 | 2008-11-27 | Daniel Devoe | Stacked multilayer capacitor |
US7633739B2 (en) * | 2007-05-24 | 2009-12-15 | Daniel Devoe | Stacked multilayer capacitor |
-
2007
- 2007-03-09 JP JP2007060971A patent/JP4796524B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-03 US US12/041,216 patent/US7975251B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9864829B2 (en) | 2015-04-20 | 2018-01-09 | Toshiba Memory Corporation | Multilayer substrate, design method of multilayer substrate, manufacturing method of semiconductor device, and recording medium |
Also Published As
Publication number | Publication date |
---|---|
US20080222593A1 (en) | 2008-09-11 |
JP2008225698A (ja) | 2008-09-25 |
US7975251B2 (en) | 2011-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4796524B2 (ja) | 設計方法、プログラム及び記憶媒体 | |
Zheng et al. | A computational study of the effect of false vocal folds on glottal flow and vocal fold vibration during phonation | |
US9348965B2 (en) | Parasitic component library and method for efficient circuit design and simulation using the same | |
JP4450751B2 (ja) | メッシュモデル作成方法、シミュレーション装置及びプログラム | |
JPH10275176A (ja) | 相互接続モデリングシステム及び方法 | |
JP2006209629A (ja) | 有限要素法を用いた構造解析方法 | |
JP4780342B2 (ja) | 半導体集積回路の電源モデル作成方法、装置、およびプログラム | |
JP2006293726A (ja) | 電子部品の設計方法 | |
US20040225487A1 (en) | Power supply noise analysis model generator, power supply noise analysis model generation method, and power supply noise analysis model generation program | |
JP2012221389A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
JP2004240801A (ja) | 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法 | |
JP5136333B2 (ja) | 電源ノイズ解析モデル作成方法、電源ノイズ解析モデル作成装置および電源ノイズ解析モデル作成プログラム | |
JP2008293066A (ja) | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 | |
JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
JP4678027B2 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
JP2008165355A (ja) | 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置 | |
JP4539376B2 (ja) | 伝送信号波形解析方法及びプログラム | |
KR20080000709A (ko) | 반도체 집적회로의 타이밍 시뮬레이션 방법 | |
JP2007004418A (ja) | 電源系解析装置、電源系解析方法及びそのプログラム | |
JP4879163B2 (ja) | モデリング方法及び装置、プログラム及び記憶媒体 | |
JP2009140216A (ja) | 回路解析方法、回路解析プログラム、及び回路解析装置 | |
JP2007219667A (ja) | 共振周波数算出装置および共振周波数算出方法 | |
JP4998213B2 (ja) | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 | |
Ding et al. | Physics-Based Modeling for Determining Transient Current Flow In Multi-layer PCB PI Designs | |
Pathak et al. | Fast layout generation of RF embedded passive circuits using mathematical programming |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |