JP4758000B2 - A method for manufacturing a semiconductor device - Google Patents

A method for manufacturing a semiconductor device Download PDF

Info

Publication number
JP4758000B2
JP4758000B2 JP2000362446A JP2000362446A JP4758000B2 JP 4758000 B2 JP4758000 B2 JP 4758000B2 JP 2000362446 A JP2000362446 A JP 2000362446A JP 2000362446 A JP2000362446 A JP 2000362446A JP 4758000 B2 JP4758000 B2 JP 4758000B2
Authority
JP
Japan
Prior art keywords
region
crystal
method
film
crystal growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000362446A
Other languages
Japanese (ja)
Other versions
JP2001223166A5 (en
JP2001223166A (en
Inventor
理 中村
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1999338929 priority Critical
Priority to JP33892999 priority
Priority to JP11-338929 priority
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2000362446A priority patent/JP4758000B2/en
Publication of JP2001223166A publication Critical patent/JP2001223166A/en
Publication of JP2001223166A5 publication Critical patent/JP2001223166A5/ja
Application granted granted Critical
Publication of JP4758000B2 publication Critical patent/JP4758000B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は半導体薄膜材料と、その作成方法と、その半導体薄膜材料を用いたデバイスの作成方法に関する。 The present invention provides a semiconductor thin film material, and how to create, on how to create a device using the semiconductor thin film material. 特に本発明は、薄膜状の半導体材料の特性向上を目的とし、本発明による半導体材料を利用することによって特性の改善された薄膜半導体装置を作製することが可能となる。 In particular, the present invention is directed to improving the characteristics of the thin-film semiconductor material, it is possible to manufacture a thin film semiconductor device with improved properties by using a semiconductor material according to the present invention.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
薄膜の性質は薄膜を用いて作製するデバイスの特性を左右する。 Nature of the membrane affects the characteristics of devices fabricated using thin film. 特に薄膜の結晶性は、デバイスの電気的、又は光学的な特性に深く関与し、一般に単結晶に近い薄膜、すなわち結晶が周期的に配列し、格子欠陥がすくない薄膜を用いたデバイスほど、良い特性が得られる。 In particular crystalline thin film, electrical devices, or deeply involved in optical properties, generally a thin film close to a single crystal, i.e., crystals are periodically arranged, as a device using the lattice defects is small thin film, good characteristics can be obtained. 従って高性能のデバイスを作製するためには結晶性の良い薄膜を用いる必要がある。 Therefore in order to produce a high-performance device is required to use a good film crystallinity. 結晶方位を可能な限り揃えることで結晶性は改善できる。 Crystallinity to align as far as possible the crystal orientation can be improved.
【0003】 [0003]
薄膜の結晶方位を揃えるために次の手段がとられている。 Following means in order to align the crystal orientation of the thin film are taken. 成膜時に多結晶化を行う気相成長法やレーザーアニール、ランプアニールで結晶化を行う液層成長法や熱処理で結晶化を行う固相成長法である。 A polycrystalline vapor deposition and laser annealing perform solid phase growth method to crystallize in the liquid layer deposition and heat treatment for crystallization in lamp annealing during deposition.
【0004】 [0004]
これらの方法では多数の核から結晶成長させ、多結晶を形成する。 In these methods by crystal growth from a number of nuclei, to form a polycrystalline. 従って各結晶粒は様々な大きさ、様々な結晶方位をとり、膜中には粒界が多数存在する。 Thus each crystal grain is different sizes, have various crystal orientations, grain boundaries there are a large number in the film. 従って多結晶膜を用いたデバイスでは、Siウエハ等の単結晶を用いて作製したデバイスと比べて、特性が劣る。 Therefore, in the device using a polycrystalline film, as compared to devices fabricated using a single crystal such as Si wafers, characteristics inferior.
【0005】 [0005]
絶縁基板上に形成する半導体薄膜の結晶性を改善する方法として、すなわちより単結晶に近い結晶を得る方法として、結晶核を発生させる位置を制御し、この結晶核からデバイスを作り込む領域に限定して結晶化を行う方法がある。 Limited As a method for improving the crystallinity of the semiconductor thin film formed on an insulating substrate, namely as a method for obtaining crystals closer to the single crystal to control the position of generating crystal nuclei, in a region to fabricate the device from the crystal nuclei there is a way to do crystallized. この方法を今後、横成長法と呼ぶ。 The future this method, referred to as a lateral growth method. 横成長法の説明を行う。 A description of the lateral growth method.
【0006】 [0006]
図1において、106はガラス基板、107は酸化珪素膜でなる絶縁膜、108はSi等の半導体薄膜を示す。 In Figure 1, 106 glass substrate 107 is an insulating film made of a silicon oxide film, 108 denotes a semiconductor film such as Si. 横成長法においては結晶核形成領域101部に結晶成長の開始点となる結晶核を発生させ、結晶核形成領域101部の外側の薄膜に向けて結晶をエピタキシャル成長させる。 In the lateral growth method to generate a crystal nucleus as a starting point for crystal growth in the crystal nucleation region 101 parts crystal is epitaxially grown toward the outside of the thin-film crystal nucleation region 101 parts. 従ってエピタキシャル成長領域102部に結晶化された良質の薄膜を得ることが出来る。 Therefore it is possible to obtain a good quality thin film crystallized in the epitaxial growth region 102 parts.
【0007】 [0007]
結晶核形成領域101部に選択的に結晶核を発生させるには、結晶化を促進させることが可能な金属を結晶核形成領域101部にのみドープする方法、液層成長法では温度勾配をつくり、結晶核形成領域101部から結晶核を発生させる方法などがある。 To selectively generates crystal nuclei in the crystal nucleation region 101 parts, a method of doping only 101 parts of crystalline nucleation region a metal capable of promoting the crystallization, create a temperature gradient in a liquid layer deposition , and a method of generating crystal nuclei from the crystal nucleation region 101 parts. 本願発明は、結晶成長の過程を利用するものである。 The present invention is to utilize the process of crystal growth. 従って、金属を利用する方法を例にとって、結晶核形成領域101部に発生した結晶核から結晶が成長していく過程を、微視的な視点から詳しく説明する。 Thus, as an example a method of using a metal, a process in which crystals of the crystal nuclei generated in the nucleation region 101 parts grows, is described in detail from the microscopic viewpoint.
【0008】 [0008]
結晶核から結晶成長が進行するのは、結晶核の壁面からエピタキシャル成長が起こる為である。 The crystal growth from the crystal nucleus to proceed is because the epitaxial growth from the wall surface of the crystal nucleus occurs. 結晶核は様々な方位の結晶面を持つが、各結晶面によってエピタキシャル成長の起こり易さは異なっている。 Crystal nuclei are having a crystal plane of a variety of orientations, it is different from likelihood of occurrence of the epitaxial growth by the crystal faces. 従って最もエピタキシャル成長が起こりやすい結晶核の結晶面のエピタキシャル成長が優先的に進行しやすい。 Therefore epitaxial growth of the crystal faces of the most epitaxial growth prone crystal nuclei are likely to proceed preferentially. この結晶面に垂直な方向、即ち結晶が成長していく方向を今後、優先結晶成長方向と呼ぶ。 A direction perpendicular to the crystal surface, that is the future the direction in which the crystal grows, referred to as a priority direction of crystal growth.
【0009】 [0009]
ここで薄膜に対して平行な方向の定義を行う。 Here it will be defined direction parallel to the film. 図3はガラス基板306上に、酸化珪素膜からなる絶縁膜307が形成してあり、さらに絶縁膜307には図3に示すように段差が形成してあるものとする(この段差は薄膜表面の凹凸ではなく、意図的に形成するテーパー形状等を想定している)。 3 on a glass substrate 306, Yes formed insulating film 307 made of silicon oxide film is further assumed that the insulating film 307 is formed a step, as shown in FIG. 3 (this step the thin film surface rather than a concave-convex assumes a tapered shape to intentionally form). この絶縁膜307の上にSi等の半導体薄膜308が形成してある。 The semiconductor thin film 308 of Si or the like on the insulating film 307 is formed. 薄膜中の点305に於ける、薄膜に対して平行な方向とは、先ず点305から薄膜に対する法線を立て、その法線と直交する全ての方向を示すものとする。 In the point 305 in the thin film, with respect to the parallel direction thin film, making a normal to thin film first from point 305, it is intended to designate any direction orthogonal to the normal line.
【0010】 [0010]
横成長法においては、結晶核形成領域101で、様々な方向を向いた結晶核が発生するが、図1のエピタキシャル成長領域102部において結晶成長が進行するのは、優先結晶成長方向が薄膜に対して平行となっている場合である。 In the lateral growth method, the crystal nucleation region 101, the crystal nuclei oriented in various directions are generated, the crystal growth to proceed in the epitaxial grown region 102 parts of Figure 1, preferred crystal growth direction to film Te is a case that has become a parallel. 優先結晶成長方向が薄膜に対して平行となっていない結晶核からの結晶成長は薄膜の上下界面にぶつかり、結晶成長が抑制される為である。 Crystal growth from the crystal nuclei preferred crystal growth direction is not in parallel to the film strikes on the upper and lower interfaces of the film is because the crystal growth is suppressed. 薄膜におけるこれらの結晶成長の機構に関してはC.Hayzelden,LLBatstone(J.Appl.Phys.73(12))らによって詳しい研究がなされている。 Regarding the mechanism of crystal growth in the thin film C.Hayzelden, detailed studies by LLBatstone (J.Appl.Phys.73 (12)) it has been made.
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
【0011】 [0011]
しかし横成長法には次のような欠点がある。 However, the lateral growth method has the following drawbacks. すなわち図1に示すエピタキシャル成長領域102部では薄膜に対して平行な様々な結晶方位の結晶が混在する(ただし通常の多結晶と比較すると、結晶核形成領域からエピタキシャル成長しているため成長方向に対する結晶の連続性は良い)。 That is, in the epitaxial growth region 102 parts shown in FIG. 1 when compared to parallel various crystal crystal orientation are mixed (but usually polycrystalline the thin film, the crystals from the nucleation region to the growth direction because of the epitaxial growth continuity is good). さらに優先結晶成長方向を軸としたときの回転方向の方位に関して、結晶方位が揃っていない。 Further to the orientation of the rotational direction when the preferred crystal growth direction as the axis, the crystal orientation is not aligned. これらはX線回折、電子線回折の結果からも明らかとなっている。 These X-ray diffraction, which revealed from the results of electron diffraction.
【0012】 [0012]
本発明が解決しようとする課題は横成長法において、薄膜に対して平行な面内における結晶成長の方向を揃えることである。 An object of the present invention is to provide in the lateral growth method is to align the direction of crystal growth in a plane parallel with respect to the thin film. また、更に結晶成長の回転方向における結晶成長をも揃え、従来よりも結晶性の優れた薄膜を作製することである。 Moreover, it is further justified even crystal growth in the direction of rotation of the crystal growth than conventional to produce excellent crystallinity thin films.
【課題を解決するための手段】 In order to solve the problems]
【0013】 [0013]
課題を解決するための手段を模式的な図4を用いて説明を行う。 It means for solving the problems will be described with reference to the schematic FIG. 図4はガラス基板等の上に形成した、半導体薄膜を上から眺めている。 4 was formed on a glass substrate or the like, looking at the semiconductor thin film from above. まず、図4において第1の領域401に選択的に結晶核を発生させる。 First, to generate selectively crystal nuclei in the first region 401 in FIG. 4. この領域に選択的に結晶核を発生させるには、結晶化を促進させることが可能な金属を用いることができるし、また液層成長の場合には温度勾配を利用すればよい。 To generate a selectively crystal nuclei in this region, to be able to use a metal capable of promoting the crystallization, also may be utilized temperature gradients in the case of the liquid layer growth. ここがエピタキシャル成長の出発点となる。 Here is the starting point of the epitaxial growth.
【0014】 [0014]
次に第2の領域402において第1の領域401の結晶核からエピタキシャル成長を行う。 Then perform epitaxial growth from the crystal nuclei of the first region 401 in the second region 402. エピタキシャル成長は熱処理によって進行させることができる。 Epitaxial growth can proceed by heat treatment. また液層成長の場合には液層の冷却過程でエピタキシャル成長が進行する。 Also in the case of the liquid layer grown epitaxially growth proceeds in the cooling process of the liquid layer.
【0015】 [0015]
次に第3の領域403では、特定の成長方向にのみ結晶成長をさせる。 Next, in the third region 403, it causes only the crystal growth in a specific growth direction. すなわち特定の優先結晶成長方向への結晶成長を助長すればよい。 That may be conducive to crystal growth to a specific preferred crystal growth direction. 結晶化を促進させることが可能な金属を用いる場合には電界をかけることが有効である。 In the case of using a metal capable of promoting the crystallization, it is effective to apply an electric field. また特定の優先結晶成長以外の方向への結晶成長を抑制してもよい。 It may also inhibit the crystal growth in the direction other than the specific preferred crystal growth. 微細な線状の島状半導体層を形成し、結晶成長方向を制限する方法などがある。 Forming an island-shaped semiconductor layer of fine linear, there is a method to limit the crystal growth direction. さらに第3の領域403では、回転方向の結晶方位も揃える。 Further, in the third region 403, aligned crystal orientations of the rotating direction. この方法に関して以下に詳細に説明を行う。 It will be described in more detail below with respect to this method.
【0016】 [0016]
第3の領域403において、回転方向の結晶方位を揃えることを実現する為に、結晶核の優先結晶成長方向が一般的には複数個あることに着目した(図6)。 In the third region 403, in order to realize that aligning the crystal orientation of the rotational direction, preferential crystal growth direction of the crystal nuclei is generally focused on that plurality (Figure 6). 図24は結晶化を促進させることが可能な金属Niを用いて横成長を行った時の光学顕微鏡写真であり、針状に結晶成長している様子が分かる。 Figure 24 is an optical microscope photograph when subjected to lateral growth by using a metal Ni capable of promoting the crystallization, it can be seen that the crystal growth in a needle shape. この針状結晶が所々で折り曲がっているが、この折り曲がりの角度がNiSi 2結晶の異なる{111}面のなす角度と一致している。 This needle-like crystals are bent in places, the angle of the folds is consistent with the angle of the different {111} plane of NiSi 2 crystals. すなわち折れ曲がって結晶成長することが可能であることを示している。 It indicates that that is capable of crystal growth bent.
【0017】 [0017]
回転方向の方位を定めるには優先結晶方位を2つ固定すればよい。 To determine the orientation of the rotational direction may be two fixed a preferred crystal orientation. 図2はこれを模式的に表したものであり、2515は第2の領域における優先結晶方位示すベクトルを示し、2516はその他の優先結晶成長方位がとりうるベクトルからなる円錐を示している。 Figure 2 is a representation of this schematically, 2515 denotes a vector indicating preferred crystal orientation in the second region, 2516 denotes a cone consisting of a vector other preferred crystal growth orientation can take. 第3の領域403でこの円錐のいずれか一方向に結晶成長の進路を誘導すれば、回転方向の方位も揃った結晶を選択することができる。 If guideway of crystal growth in any direction of the cone in the third region 403, it is possible to select the orientation of the rotational direction aligned crystals. この誘導する方向、すなわち折り曲げる角度は半導体薄膜材料に固有の値であり、結晶化を促進させる金属Niを用いた場合にはNiSi 2結晶の異なる{111}面のなす角度となる。 Direction the induced, i.e. bending angle is unique to the semiconductor thin film material, the angle between different {111} plane of NiSi 2 crystal in the case of using a metal Ni which promotes crystallization. 従って回転方向の方位を定めるため、第3の領域403において、結晶成長の進行方向を結晶核に固有の角度で折り曲げる。 Therefore to define the orientation of the rotational direction, in the third section 403, the traveling direction of the crystal growth crystal nuclei bent by a unique angle. 結晶成長の進行方向を折り曲げるには第3の領域403に上面からみて線状の島状半導体層を形成し、途中でこの島状半導体層を折り曲げればよいし、断面から見てテーパー状の段差を形成することによって結晶成長方向を変えてもよい。 To bend the traveling direction of the crystal growth is viewed from the upper surface to form a linear semiconductor island in the third region 403, may be Orimagere the island-shaped semiconductor layer in the middle, tapered when viewed from the cross section it may be changed crystal growth direction by forming steps. また電場を加える方向を変化させることによって結晶成長方向を変えてもよい。 Or it may be changed crystal growth direction by changing the direction of applying an electric field.
【0018】 [0018]
最後の第4の領域404は、結晶方位が揃った結晶をエピタキシャル成長させる領域であり、この第4の領域404にトランジスタ等のデバイスを形成する。 The last fourth region 404 is a region epitaxially growing a crystal orientation aligned crystals, forming a device such as a transistor to the fourth region 404. 第2の領域と第3の領域と第4の領域の境界は明確に区別できないこともある(すなわち第3の領域に第2の領域が含まれてしまう場合もある)。 Boundary of the second region and the third region and the fourth region may not be clearly distinguished (i.e. when some of would contain a second region to the third region). 第3の領域403は一種のフィルターとしての役割を持たせており、角度を折り曲げる回数は複数回の方が効果的である。 The third region 403 has to have a role as a kind of filter, the number of times of bending the angle is a plurality of times effective towards.
【0019】 [0019]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
本願発明は、半導体薄膜デバイスの素子形成技術に対して実施することが可能である。 The present invention can be performed on the element formation technique of a semiconductor thin film devices.
【0020】 [0020]
本願発明は、結晶核に於ける2つ以上の優先結晶成長方位を使って結晶成長方向を規定することによって、結晶性の改善をはかることを本質とする。 The present invention, by defining the crystal growth direction with two or more preferred crystal growth orientation in the crystal nuclei to the essence that improve the crystallinity. 本願発明を実施するには、第3の領域において結晶成長の進行方向を、別の優先結晶成長方向へ誘導する方法が重要である。 In carrying out the present invention, the traveling direction of the crystal growth in the third section, a method of inducing to another preferred crystal growth direction is important. 以下この方法の説明を行う。 Following a description of this method.
【0021】 [0021]
最初に第3の領域を線状の形状にして、結晶成長を別の優先結晶成長方向へ誘導する方法の説明を行う。 First and third regions into a linear shape, a description of the method for inducing crystal growth to another preferred crystal growth direction. 図5において、基板506には、ガラス基板や石英基板を使用することができる。 In Figure 5, the substrate 506 can be a glass substrate or a quartz substrate. その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。 Silicon substrate Besides, the may be a substrate having an insulating film formed on the metal substrate, or a stainless substrate. 耐熱性が許せばプラスチック基板を用いることも可能である。 It is also possible to use a plastic substrate permitting heat resistance. そして、基板506のTFTが形成される表面には、珪素(シリコン)を含む絶縁膜からなる下地膜507を形成する。 On the surface of the TFT substrate 506 is formed, a base film 507 made of an insulating film containing silicon.
【0022】 [0022]
次に下地膜507の上に20〜100nmの厚さの、非晶質Si 半導体薄膜又は、Si以外の半導体薄膜、シリコンゲルマニウム薄膜等508を公知の成膜法で形成する。 Then the thickness of 20~100nm on the base film 507, an amorphous Si semiconductor film or to form a semiconductor thin film other than Si, a silicon-germanium thin film or the like 508 in a known film formation method.
【0023】 [0023]
この半導体膜508上の第3の領域503に、公知のフォトリソ工程によってレジストマスクを形成し、ドライエッチングプロセスにより第3の領域503に半導体膜からなる上面からみて線状の島状半導体層を形成する。 The third region 503 on the semiconductor film 508, a resist mask is formed by a known photolithography process, forming a third linear semiconductor island in an area 503 when viewed from the top surface of semiconductor film by a dry etching process to. 線状の島状半導体層の形状については後に説明を行う。 Performing explained later shape of the linear semiconductor island.
【0024】 [0024]
次に第1の領域501において結晶核を発生させる。 Then generating a crystal nucleus in the first region 501. 第1の領域501に結晶核を発生させる方法には液層成長による温度勾配をつける方法や、機械的なダメージを与える方法等があるが、ここでは半導体薄膜として非晶質Siを、結晶成長を促進する金属としてNiを用いる場合の説明を行う。 The method of generating crystal nuclei in the first region 501 and how a temperature gradient due to the liquid layer growth, there is a method in which mechanically damaged, an amorphous Si as the semiconductor thin film where crystal growth a description of the case of using Ni as the metal to promote.
【0025】 [0025]
まず第1の領域501にNiをドープする。 It is first doped with Ni in the first region 501. Niのドープの方法としてはNiのイオン注入法、Niのスパッタによる成膜法、Ni溶液のスピンコート法などがある。 As a method of Ni-doped ion implantation of Ni, film forming method by sputtering Ni, there is a spin coating method of Ni solution.
【0026】 [0026]
次に500℃〜600℃の温度で1時間〜12時間熱処理を行うと、第1の領域501においてNiとSiからNiSi 2が形成され、このNiSi 2の結晶を核として、NiSi2の{111}面からSiのエピタキシャル成長が始まる。 Now for one hour to 12 hours heat treatment at a temperature of 500 ° C. to 600 ° C., NiSi 2 from Ni and Si in the first region 501 is formed, a crystal of the NiSi 2 as a nucleus, the NiSi2 {111} epitaxial growth of Si from the surface begins. NiSi 2の優先結晶成長方向は[111]方向である。 Preferred crystal growth direction of the NiSi 2 is [111] direction.
【0027】 [0027]
図6にNiSi 2の各優先結晶成長方向を模式的に示す。 Figure 6 shows the respective preferred crystal growth direction of NiSi 2 schematically. 第1の領域のNiSi 2の結晶核からエピタキシャル成長を始めた結晶が、第2の領域を6015に示す方向に結晶成長しているものとする。 Crystals began to epitaxial growth from the crystal nuclei of NiSi 2 of the first region, assumed to crystal growth in the direction of a second region 6015. このときその他の優先結晶成長方向は6017と6018に示す方向である。 Other preferred crystal growth direction at this time is the direction shown in 6017 and 6018. 従って第3の領域において線状の島状半導体層を、上面からみて6015と6017が為す角度または、6015と6018が為す角度に折り曲げれば、回転方向の方位が揃った結晶のみを選択的に成長させることができる。 The thus linear island-like semiconductor layer in the third region, the angle 6015 when viewed from the top and 6017 do or if Orimagere an angle 6015 and 6018 are made, selectively only the orientation of the direction of rotation are aligned crystals it can be grown. この角度はNiSi 2の場合は [111]方向が為す角度70.53度または109.47度となる。 This angle is in the case of NiSi 2 is [111] direction angle formed 70.53 ° or 109.47 °.
【0028】 [0028]
第3の領域503における線状島状半導体層の幅は薄膜の厚さ20〜100nmと同程度にするのが望ましいが、 通常のNiをドープした非晶質Siの横成長による結晶化において、その結晶成長距離は数10μm〜100μm程度であることから、島状半導体層の幅は、その1〜2桁小さければ、結晶方位は十分に選択できるものと考えられる。 The width of the third linear island-like semiconductor layers in the regions 503 it is desirable to thickness 20~100nm and comparable thin film, in the crystallization by the lateral growth of the amorphous Si doped with conventional Ni, since the crystal growth distance is about several 10 m - 100 m, the width of the island-like semiconductor layer, if the two orders of magnitude smaller, the crystal orientation is believed to be sufficiently selected. また第3の領域503における線状島状半導体層の間隔は可能な限り小さくする。 The spacing of the linear island-like semiconductor layer in the third region 503 is as small as possible. これは結晶方位選択後の生き残った結晶の密度をできるだけ高く保つ為である。 This is for keeping the highest possible density of the crystal that survived after the crystal orientation selected.
【0029】 [0029]
第3の領域503の線状島状半導体層はドライエッチング以外の方法でも形成してもよい。 Linear island-shaped semiconductor layer of the third region 503 may be formed also by a method other than dry etching. たとえば第3の領域において島状半導体層形成領域以外の場所に酸素をイオンドーピングし、熱処理を加えることで、ドーピングされた領域を酸化する方法などによる。 For example, oxygen to the third location other than the island-like semiconductor layer forming regions in the region of the ion doping, by heat treatment, by a method of oxidizing the doped region. すなわち、結晶成長速度に差が生じればよい。 That is, the difference in crystal growth rate may be Shojire.
【0030】 [0030]
以上を実行することにより、第4の領域504に結晶性方位の揃った薄膜を形成することができる。 By executing the above, it is possible to form a uniform thin film having crystallinity orientation to a fourth region 504. また結晶成長を促進する金属を用いる方法を用いる固相成長法に限らず通常の固相成長の場合や液相成長の場合であっても、第1の領域からエピタキシャル成長させる方法であれば、この方法が適用できる。 Further, even if the case or the liquid phase growth of conventional solid phase growth is not limited to a solid-phase growth method using a method of using a metal that promotes crystal growth, as long as the method of epitaxially growing the first region, the the method can be applied.
【0031】 [0031]
次に第3の領域で、結晶成長を別の優先結晶成長方向へ誘導する他の方法の説明を行う。 Next, in the third region, a description of another method for inducing crystal growth to another preferred crystal growth direction. この方法は、第3の領域で薄膜を、薄膜に対して平行な方向から特定の角度だけ折り曲げる方法である。 This method, a thin film in the third region, a method for bending by a certain angle from a direction parallel to the thin film. これを実施する方法を示す。 It shows how to do this.
【0032】 [0032]
図8において、基板806には、ガラス基板や石英基板を使用することができる。 8, the substrate 806 can be a glass substrate or a quartz substrate. その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。 Silicon substrate Besides, the may be a substrate having an insulating film formed on the metal substrate, or a stainless substrate. 耐熱性が許せばプラスチック基板を用いることも可能である。 It is also possible to use a plastic substrate permitting heat resistance. そして、基板806のTFTが形成される表面には、珪素(シリコン)を含む絶縁膜からなる下地膜807を形成する。 On the surface of the TFT substrate 806 is formed, a base film 807 made of an insulating film containing silicon.
【0033】 [0033]
次に酸化膜若しくは高融点金属であるWやTaのマスク810を形成する。 Then forming a W and Ta mask 810 is an oxide film or a refractory metal. マスクの厚さはこの後の半導体薄膜の結晶化させる距離を考えて適切な膜厚、数千nm〜数百nmとする。 The thickness of the mask is suitable thickness consider the distance of crystallizing the semiconductor thin film after that, thousands nm~ several hundred nm. マスクの形成はフォトリソ工程とドライエッチングプロセスによる。 Formation of a mask by a photolithography process and dry etching process. このドライエッチング時に、公知の方法により図8に示すテーパーを形成する。 During this dry etching, to form the taper shown in FIG. 8 by a known method.
【0034】 [0034]
第3の領域803の傾斜角度は、半導体薄膜として非晶質Si薄膜、結晶成長を促進する金属としてNiを用い、固層成長法で結晶成長を行う場合には、テーパー部の斜平面と基板平面が為す角度811を優先結晶成長方位間の為す角度70.53度又は109.47度とする。 The inclination angle of the third region 803, the amorphous Si thin film as a semiconductor thin film, using Ni as the metal which promotes crystal growth, when crystal growth is performed in a solid phase growth method, the oblique plane of the tapered portion and the substrate the angle 811 plane made an angle 70.53 degrees or 109.47 degrees that forms the inter-preferred crystal growth orientation. また、この場合、角度は0度<角度811<70.53度若しくは,109.47度<角度811<180度である中間の値であってもよい。 In this case, the angle is 0 ° <angle 811 <70.53 ° or may be an intermediate value is 109.47 ° <angle 811 <180 degrees. このときには生き残る結晶方位は2つとなる。 Crystal orientation to survive in this case is two. これは図7に示すように、7016の円錐と斜平面とが交差する2方向を示している。 This is because, as shown in FIG. 7, illustrates the two directions and the conical swash plane 7016 intersect.
【0035】 [0035]
次に20〜100nmの厚さの、非晶質Si 半導体薄膜808を公知の成膜法で基板全面に成膜し、第1の領域801にNiをドープし、その後拡散炉等の装置を用いて500℃〜600℃で熱処理を行うと、先ず結晶核形成領域801にてNiSi2の核が発生し、第2の領域802でエピタキシャル成長が進行し,第3の領域803で結晶成長方向の向きを変え、第4の領域には、第3の領域で選択された結晶から結晶成長が進行する。 The next thickness of 20 to 100 nm, an amorphous Si semiconductor thin film 808 is deposited on the entire surface of the substrate by a known film formation method, the Ni doped first region 801, using the device of the subsequent diffusion furnace or the like When subjected to heat treatment at 500 ° C. to 600 ° C. Te, nuclei of NiSi2 at nucleation region 801 occurs first, epitaxial growth proceeds in the second region 802, the orientation of the third crystal growth direction in the region 803 of the instead, the fourth region, the crystal growth proceeds from the selected crystals in the third region. 第4の領域804に結晶性の良い薄膜を形成することができる。 It is possible to form a good thin film crystallinity in the fourth region 804.
【0036】 [0036]
このようにして得られる第4の領域を用いて公知の方法でデバイスを完成させれば良い。 In this way, using a fourth region obtained by it is sufficient to complete the device in a known manner. また結晶化後にデバイスを作製してもよいし、デバイス作製プロセスの途中工程に結晶化を組み込むこともできる。 Also may be fabricated devices after crystallization, it can also be incorporated into crystallization during step of device fabrication process.
【0037】 [0037]
半導体素子を基板上に形成した電気光学装置(液晶表示装置、EL表示装置、イメージセンサ等)を作製する際に本願発明は実施できる。 A semiconductor element electro-optical device formed on the substrate (liquid crystal display devices, EL display devices, image sensors, etc.) the present invention in making can be carried out.
【0038】 [0038]
〔実施例1〕 Example 1
本願発明を実施して得られる薄膜を活性層に使用したTFTの作製方法の説明を行う。 A description of a manufacturing method of a TFT using a thin film obtained by carrying out the present invention in the active layer. 本実施例では活性層となる薄膜の結晶化に関して、第3の領域を線状の形状にして、結晶成長を別の優先結晶成長方向へ誘導する方法を用いる。 Respect crystallization of a thin film to be an active layer in the present embodiment, and a third region in a linear shape, a method of inducing crystal growth to another preferred crystal growth direction.
【0039】 [0039]
図9において、基板906には、ガラス基板や石英基板を使用する。 9, the substrate 906 uses a glass substrate or a quartz substrate. その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。 Silicon substrate Besides, the may be a substrate having an insulating film formed on the metal substrate, or a stainless substrate. 耐熱性が許せばプラスチック基板を用いることも可能である。 It is also possible to use a plastic substrate permitting heat resistance. そして、基板906のTFTが形成される表面には、珪素(シリコン)を含む絶縁膜からなる下地膜907を形成する。 On the surface of TFT substrate 906 is formed, a base film 907 made of an insulating film containing silicon.
【0040】 [0040]
次に下地膜907の上に20〜100nmの厚さの、非晶質Si 半導体薄膜908を公知の成膜法で形成する。 Then the thickness of 20~100nm on the base film 907, an amorphous Si semiconductor thin film 908 by a known deposition method.
【0041】 [0041]
この半導体膜908上の第3の領域903において、公知のフォトリソ工程によってレジストマスクを形成し、ドライエッチングプロセスにより第3の領域903に折れ曲がった線状の島状半導体層を形成する。 In the third region 903 on the semiconductor film 908, a resist mask is formed by a known photolithography process, to form a third linear semiconductor island which is bent in a region 903 of a dry etching process.
【0042】 [0042]
次に第1の領域901にスパッタ若しくはイオンドープ若しくはスピンコート法でNiをドープし、基板を550℃の温度で4時間熱処理することで、第4の領域904に活性層として使用する半導体膜の結晶化を行うことができる。 Next, Ni doped with sputtering or ion doping or spin coating on the first region 901, by heat treatment for 4 hours the substrate at a temperature of 550 ° C., the semiconductor film used as an active layer in the fourth region 904 it is possible to perform the crystallization. このとき第3の領域903における線状の島状半導体層の折れ曲がりの角度を、優先結晶成長方向[111]が為す角度70.53度又は109.47度とする。 The angle of bending of this time linear island-like semiconductor layer in the third region 903, preferred crystal growth direction [111] is an angle 70.53 degrees or 109.47 degrees do.
【0043】 [0043]
第1の領域から第4の領域までの配置はTFTの回路に合わせて、設計を行えばよい。 Arrangement from the first region to the fourth region in accordance with the circuit of TFT, may be carried out design. 実際の設計では結晶核を発生させる第1の領域と結晶成長の方位を選択させる第3の領域の位置を決めることによって、活性層として使いたい第4の領域の位置が決まることになる。 By the actual design for positioning of the third region for selecting the orientation of the crystal growth and the first region for generating a crystal nucleus, the position of the fourth area to be used as an active layer is determined. 第1の領域から第4の領域までの配置は図9に示すように複雑な形状であっても構わない。 Arrangement from the first region to the fourth region may be a complex shape as shown in FIG. 以上のプロセスにより、第4の領域904に結晶性の良い薄膜を形成することができる。 Through the above process, it is possible to form a good thin film crystallinity in the fourth region 904.
【0044】 [0044]
次にこの薄膜を用いて、画素部とその周辺に設けられる駆動回路のTFTを同時に作製する方法について、図10〜図13を使って工程順に説明する。 Then by using this thin film, a method for manufacturing a TFT of a driver circuit provided in its peripheral pixel portion at the same time, it will be described in the order of steps by using FIGS. 10 to 13. 但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路などの基本回路であるCMOS回路と、サンプリング回路を形成するnチャネル型TFTとを図示することにする。 However, in order to simplify the explanation, in the driving circuit will be illustrated shift register circuit, a CMOS circuit which is a basic circuit such as a buffer circuit, and an n-channel TFT forming a sampling circuit.
【0045】 [0045]
図10(B)において、半導体膜203上に第4の領域が形成されている。 In FIG. 10 (B), the fourth region is formed on the semiconductor film 203. 図10(c)において、半導体膜203を島状にパターン形成して、島状半導体層204〜207を形成する。 In FIG. 10 (c), the by patterning the semiconductor film 203 into an island shape to form island-like semiconductor layers 204 to 207. その後、プラズマCVD法またはスパッタ法により50〜100nmの厚さの酸化シリコン膜によるマスク層208を形成する。 Thereafter, by a plasma CVD method or a sputtering method to form a mask layer 208 by a silicon oxide film having a thickness of 50 to 100 nm. 当然、第4の領域904を活性層として使用するようにしておく。 Of course, keep the use of the fourth region 904 as an active layer. また第4の領域は島状半導体層の中の、特にトランジスターのチャネルが形成されるゲート下の領域にだけ配置してもよい。 The fourth region is in the island-like semiconductor layer may be only disposed on the particular region under the gate where the channel of the transistor is formed.
【0046】 [0046]
次にしきい値電圧を制御する目的で、レジストマスク209を設け、nチャネル型TFTを形成する島状半導体層210〜212の全面に1×10 16 〜5×10 17 atoms/cm 3程度の濃度でp型を付与する不純物元素としてボロン(B)を添加する。 Then for the purpose of controlling the threshold voltage, the resist mask 209 is provided, the concentration of approximately 1 × 10 16 ~5 × 10 17 atoms / cm 3 on the entire surface of the island-like semiconductor layers 210 to 212 forming the n-channel type TFT in addition of boron (B) as the impurity element imparting p-type. (図10(D)) (FIG. 10 (D))
【0047】 [0047]
駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層210、211に選択的に添加する。 To form the LDD regions of the n-channel TFT of the driver circuit, for selectively adding an impurity element imparting n-type to the island-like semiconductor layers 210 and 211. そのために、あらかじめレジストマスク213〜216を形成した。 Therefore, to form a pre-resist mask 213-216. n型を付与する不純物元素としては、リン(P)や砒素(As)を用いれば良く、ここではリン(P)を添加すべく、フォスフィン(PH 3 )を用いたイオンドープ法を適用する。 As the impurity element imparting n-type conductivity, an phosphorus (P) or arsenic (As), where in order to add phosphorus (P), to apply an ion doping using phosphine (PH 3). 形成された不純物領域217、218のリン(P)濃度は2×10 16 〜5×10 19 atoms/cm 3の範囲とすれば良い。 Phosphorus (P) concentration of the formed impurity regions 217 and 218 may be in the range of 2 × 10 16 ~5 × 10 19 atoms / cm 3. 本明細書中では、ここで形成された不純物領域に含まれるn型を付与する不純物元素の濃度を(n-)と表す。 In the present specification, the concentration of impurity element imparting n-type contained in the impurity regions formed here as (n-). また、不純物領域219は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン(P)を添加する。 The impurity region 219 is a semiconductor layer for forming the storage capacitor of the pixel portion, the addition of phosphorus (P) in this region at the same concentration. (図10(E)) (Fig. 10 (E))
【0048】 [0048]
次に、マスク層208をフッ酸などにより除去して、図10(D)と図10(E)で添加した不純物元素を活性化させる工程を行う。 Next, a mask layer 208 is removed by hydrofluoric acid, a step of activating the impurity elements added in Fig. 10 (D) and FIG. 10 (E). 活性化は、窒素雰囲気中において500〜600℃で1〜4時間の熱処理を行ってもよいし、レーザー活性化やRTA法を行ってもよい。 Activation may be subjected to heat treatment for 1 to 4 hours at 500 to 600 ° C. in a nitrogen atmosphere, it may be performed with a laser activation and the RTA method. 両者を併用して行ってもよい。 It may be carried out in combination.
【0049】 [0049]
次に、ゲート絶縁膜220をプラズマCVD法またはスパッタ法を用いて10〜150nmの厚さでシリコンを含む絶縁膜で形成する。 Next, an insulating film containing silicon with a thickness of 10~150nm using plasma CVD or sputtering to a gate insulating film 220. 例えば、120nmの厚さで酸化窒化シリコン膜を形成する。 For example, a silicon oxynitride film with a thickness of 120 nm. ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。 A gate insulating film may be an insulating film containing other silicon as a single layer or a laminate structure. (図11(A)) (FIG. 11 (A))
【0050】 [0050]
次に、ゲート電極およびゲート配線とする導電膜を形成する。 Next, a conductive film for the gate electrode and the gate wiring. この導電膜は単層の導電膜で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることが好ましい。 The conductive film may be formed of a conductive film of a single layer, but it is preferable to form a lamination structure such as two layers or three layers when necessary. 本実施例では、第1導電膜221と第2導電膜222とでなる積層膜を形成した。 In this embodiment, to form a laminated film and the first conductive film 221 made of a second conductive film 222. 第1導電膜221は10〜50nm(好ましくは20〜30nm)とし、第2導電膜222は200〜400nm(好ましくは250〜350nm)とすれば良い。 The first conductive film 221 is a 10 to 50 nm (preferably 20 to 30 nm), the second conductive film 222 may be set to 200 to 400 nm (preferably 250 to 350 nm). (図11(B)) (FIG. 11 (B))
【0051】 [0051]
次に、レジストマスク223〜227を形成し、第1導電膜221と第2導電膜222とを一括でエッチングしてゲート電極228〜231、ゲート配線(ゲート電極に接続する配線)、容量配線232を形成する。 Next, a resist mask 223 to 227 are formed, the first conductive film 221 and the second conductive film 222 and are etched collectively gate electrode 228 to 231, a gate wiring (wiring connected to the gate electrode), a capacitor wiring 232 to form. この時、駆動回路に形成するゲート電極234、235は不純物領域217、218の一部と、ゲート絶縁膜220を介して重なるように形成する。 At this time, the gate electrodes 234 and 235 to form the driving circuit are formed so as to overlap over a portion of the impurity regions 217 and 218, the gate insulating film 220. この重なる部分が後にLov領域となる。 This overlap portion becomes the Lov region after. (図11(C)) (FIG. 11 (C))
【0052】 [0052]
そして、ゲート電極および容量配線をマスクとして、ゲート絶縁膜220をエッチングし、少なくともゲート電極の下にゲート絶縁膜233〜236を残存するようにして、島状半導体層の一部を露出させる。 Then, the gate electrode and the capacitor wiring as a mask, the gate insulating film 220 is etched so as to leave the gate insulating film 233 to 236 under at least the gate electrode to expose a portion of the island-like semiconductor layer. (このとき、容量配線の下にも絶縁膜237が形成される。)これは、後の工程でソース領域またはドレイン領域を形成するための不純物元素を添加する工程において、不純物元素を効率良く添加するために実施するものであり、この工程を省略して、ゲート絶縁膜を島状半導体層の全面に残存させておいても構わない。 (At this time, even under the capacitor wiring insulating film 237 is formed.) This, in the step of adding an impurity element for forming the source region or drain region in a subsequent process, effectively adding an impurity element is intended to implement in order to, skip this step, it may be allowed to leave the gate insulating film on the entire surface of the island-like semiconductor layer. (図11(D)) (FIG. 11 (D))
【0053】 [0053]
次いで、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行う。 Then, in order to form a source region and a drain region of the p-channel TFT of the driver circuit, a step of adding an impurity element imparting p-type. ここでは、ゲート電極228をマスクとして、自己整合的に不純物領域を形成する。 Here, the gate electrode 228 as a mask to form a self-aligned manner impurity regions. このとき、nチャネル型TFTが形成される領域はレジストマスク238で被覆しておく。 In this case, a region where the n-channel TFT is formed is left covered with the resist mask 238. そして、ジボラン(B 26 )を用いたイオンドープ法で不純物領域239を形成する。 Then, to form impurity regions 239 by ion doping using diborane (B 2 H 6). この領域のボロン(B)濃度は3×10 20 〜3×10 21 atoms/cm 3となるようにする。 Boron (B) concentration of this region is made to be 3 × 10 20 ~3 × 10 21 atoms / cm 3. 本明細書中では、ここで形成された不純物領域239に含まれるp型を付与する不純物元素の濃度を(p+)と表す。 In the present specification, the concentration of impurity element imparting p-type contained in the impurity regions 239 formed here as (p +). (図12(A)) (FIG. 12 (A))
【0054】 [0054]
次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行う。 Next, the n-channel type TFT, and performs formation of an impurity region functioning as a source region or a drain region. ゲート電極およびpチャネル型TFTとなる領域を覆う形でレジストマスク240〜242を形成し、n型を付与する不純物元素が添加して不純物領域243〜247を形成する。 So as to cover the region to be the gate electrode and the p-channel type TFT forming a resist mask 240-242, the impurity element imparting n-type to form impurity regions 243 to 247 added. これは、フォスフィン(PH 3 )を用いたイオンドープ法で行い、この領域のリン(P)濃度を1×10 20 〜1×10 21 atoms/cm 3とする。 This is carried out by ion doping using phosphine (PH 3), the phosphorus (P) concentration of this region and 1 × 10 20 ~1 × 10 21 atoms / cm 3. 本明細書中では、ここで形成された不純物領域217〜218に含まれるn型を付与する不純物元素の濃度を(n+)と表す。 In the present specification, the concentration of impurity element imparting n type contained in the impurity regions 217-218 formed here as (n +). (図12(B)) (FIG. 12 (B))
【0055】 [0055]
不純物領域243〜247には、既に前工程で添加されたリン(P)またはボロン(B)が含まれているが、それに比して十分に高い濃度でリン(P)が添加されるので、前工程で添加されたリン(P)またはボロン(B)の影響は考えなくても良い。 The impurity regions 243 to 247, since it already contains phosphorus added in the previous step (P) or boron (B), phosphorus (P) at a sufficiently high concentration is added relative thereto, it may not consider the influence of added in the previous step phosphorus (P) or boron (B). また、不純物領域243に添加されたリン(P)濃度は図12(A)で添加されたボロン(B)濃度の1/2〜1/3なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはない。 Also, phosphorus is added to impurity regions 243 (P) concentration conductivity of the added boron (B) concentration of 1 / 2-1 / 3, so p-type in FIG. 12 (A) is secured, the characteristics of the TFT It does not in any way affect.
【0056】 [0056]
次に、レジストマスクを除去して、画素部のnチャネル型TFTのLDD領域を形成するためにn型を付与する不純物添加の工程を行う。 Next, the resist mask is removed, an impurity addition step of imparting n-type to form an LDD region of the n-channel type TFT of the pixel portion.
ここで添加するリン(P)の濃度は1×10 16 〜5×10 18 atoms/cm 3であり、図10(E)および図12(A)、(B)で添加する不純物元素の濃度よりも低濃度で添加することで、不純物領域249、250が形成される。 The concentration of phosphorus (P) to be added here is 1 × 10 16 ~5 × 10 18 atoms / cm 3, FIG. 10 (E) and FIG. 12 (A), the more the concentration of the impurity element added in (B) also be added at a low concentration, the impurity regions 249 and 250 are formed. 本明細書中では、ここで形成された不純物領域に含まれるn型を付与する不純物元素の濃度を(n--)と表す。 In the present specification, the concentration of impurity element imparting n-type contained in the impurity regions formed here as (n--). (図12(C)) (FIG. 12 (C))
【0057】 [0057]
そして、後に第1の層間絶縁膜の一部となる保護絶縁膜251を形成する。 Then, a protective insulating film 251 serving as a part of the first interlayer insulating film later. 保護絶縁膜251は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。 Protective insulating film 251 is a silicon nitride film, a silicon oxide film may be formed of a silicon nitride oxide film or a laminate combining these films. また、膜厚は100〜400nmとすれば良い。 In addition, the film thickness may be set 100~400nm.
【0058】 [0058]
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行う。 Thereafter, a heat treatment step for activating the impurity element imparting the added n-type or p-type in the respective concentrations. この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。 This step can be carried out by furnace annealing, laser annealing or rapid thermal annealing (RTA). さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行う。 Further, in an atmosphere containing 3 to 100% hydrogen, performing heat treatment for 1 to 12 hours at 300 to 450 ° C., a step of hydrogenating the island-like semiconductor layer. この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。 This step is to terminate dangling bonds in the active layer by thermally excited hydrogen. 水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。 As another means for hydrogenation may be performed Plasma hydrogenation (using hydrogen excited by plasma).
【0059】 [0059]
島状半導体層には第1の領域にドープした微量の金属Niが残っている。 The island-like semiconductor layer remains metallic Ni traces of doped first region. そのような状態でもTFTを完成させることが可能であるが、残留する結晶化を促進する金属を少なくともチャネル形成領域から除去する方がより好ましい。 Although such conditions it is possible to complete the TFT even, better to remove metal which promotes crystallization remaining from at least the channel forming regions is more preferable. この結晶化を促進する金属を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段があるが、ゲッタリングに必要なリン(P)の濃度は図12(B)で形成した不純物領域(n+)と同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から金属Niをゲッタリングすることができる。 There are means for utilizing the one gettering action by phosphorus (P) into the means for removing the metal which promotes crystallization, the concentration of phosphorus (P) necessary for gettering is formed in FIG. 12 (B) an impurity region (n +) and comparable with, and by heat treatment of the activation step carried out here, the metal Ni can be gettered from the channel formation region of the n-channel type TFT and p-channel type TFT. (図12(D)) (FIG. 12 (D))
【0060】 [0060]
活性化工程を終えたら、保護絶縁膜251の上に500〜1500nmの厚さの層間絶縁膜252を形成する。 After completing the activation process, an interlayer insulating film 252 having a thickness of 500~1500nm on the protective insulating film 251. 前記保護絶縁膜251と層間絶縁膜252とでなる積層膜を第1の層間絶縁膜とする。 A laminated film consisting of said protective insulating film 251 and the interlayer insulating film 252 and the first interlayer insulating film. その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線253〜256と、ドレイン配線257〜259を形成する。 Thereafter, a contact hole reaching the source region or the drain region of each TFT is formed, the source wiring 253 to 256, to form a drain wiring 257-259.
【0061】 [0061]
次に、パッシベーション膜260として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50〜500nm(代表的には100〜300nm)の厚さで形成する。 Next, as a passivation film 260, a silicon nitride film, it is formed to a thickness of silicon oxide film or a silicon nitride oxide film 50 to 500 nm, (typically 100~300nm is). この状態で水素化処理、あるいはプラズマ水素化を行っても良い。 Hydrotreating in this state, or may be performed plasma hydrogenation. (図13(A)) (FIG. 13 (A))
【0062】 [0062]
その後、有機樹脂からなる第2の層間絶縁膜261を1.0〜1.5μmの厚さに形成する。 Thereafter, a second interlayer insulating film 261 made of organic resin is formed to a thickness of 1.0 to 1.5 [mu] m. 有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。 As the organic resin, it is possible to use polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene) or the like. そして、第2の層間絶縁膜261にドレイン配線259に達するコンタクトホールを形成し、画素電極262を形成する。 Then, a contact hole is formed to reach the drain wiring 259 in the second interlayer insulating film 261 to form a pixel electrode 262. 画素電極262は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。 Pixel electrodes 262, the case of a transmission type liquid crystal display device may be formed using a transparent conductive film, a metallic film may be used in the case of a reflective liquid crystal display device. (図13(B)) (FIG. 13 (B))
【0063】 [0063]
こうして同一基板上に、駆動回路と画素部とを有したアクティブマトリクス基板が完成できる。 Thus on the same substrate, the active matrix substrate having a driver circuit and a pixel portion can be completed. 駆動回路にはpチャネル型TFT285、第1のnチャネル型TFT286、第2のnチャネル型TFT287、画素部にはnチャネル型TFT288でなる画素TFTが形成できる。 Driving circuit p-channel type TFT285 the first n-channel type TFT286, the second n-channel type TFT287, pixel TFT can be formed consisting of an n-channel type TFT288 in the pixel portion.
【0064】 [0064]
駆動回路のpチャネル型TFT285には、チャネル形成領域263、ソース領域264、ドレイン領域265を有している。 The p-channel type TFT285 of the driver circuit, a channel formation region 263, source region 264 and a drain region 265. 第1のnチャネル型TFT286には、チャネル形成領域266、Lov領域267、ソース領域268、ドレイン領域269を有している。 The first n-channel type TFT286, has a channel forming region 266, Lov region 267, source region 268, a drain region 269. 第2のnチャネル型TFT287には、チャネル形成領域270、LDD領域271,272、ソース領域273、ドレイン領域274を有している。 The second n-channel type TFT287, has a channel forming region 270, LDD regions 271 and 272, source region 273, a drain region 274. 画素部のnチャネル型TFT288には、チャネル形成領域275、276、Loff領域277〜280を有している。 The n-channel type TFT288 of the pixel portion has a channel forming region 275 and 276, and a Loff region 277-280. Loff領域はゲート電極に対してオフセット形成され、オフセット領域の長さは0.02〜0.2μmである。 Loff region is offset form the gate electrode, the length of the offset region is 0.02~0.2Myuemu. さらに、ゲート電極と同時に形成される容量配線232と、ゲート絶縁膜と同じ材料から成る絶縁膜と、nチャネル型TFT288のドレイン領域283に接続するn型を付与する不純物元素が添加された半導体層284とから保持容量289が形成されている。 Further, the capacitor wiring 232 is formed simultaneously with the gate electrode, an insulating film made of the same material as the gate insulating film, a semiconductor layer to which an impurity element is added that imparts n-type is connected to the drain region 283 of the n-channel type TFT288 storage capacitor 289 is formed from 284 Metropolitan. 図13(B)では画素部のnチャネル型TFT287をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。 Figure 13 (B) in but a double gate structure n-channel type TFT287 of the pixel portion may be a single gate structure, no problem even a multi-gate structure in which a plurality of gate electrodes.
【0065】 [0065]
[実施例2] [Example 2]
本実例では、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。 In this example, the active matrix substrate, a process of manufacturing an active matrix liquid crystal display device. 図14に示すように、実施例1で作製した図13(B)の状態のアクティブマトリクス基板に対し、配向膜601を形成する。 As shown in FIG. 14, with respect to the active matrix substrate in the state shown in FIG. 13 (B) prepared in Example 1, to form the alignment film 601. 通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。 The normal alignment film of a liquid crystal display device is often used a polyimide resin. 対向側の対向基板602には、遮光膜603、透明導電膜604および配向膜605を形成した。 The counter substrate 602 on the opposite side, the light shielding film 603, to form a transparent conductive film 604 and an alignment film 605. 配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。 After forming the alignment film, so as to oriented with a certain pretilt angle liquid crystal molecules rubbed. そして、画素部と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ(共に図示せず)などを介して貼りあわせる。 Then, a pixel portion, an active matrix substrate and the counter substrate CMOS circuit is formed, bonded via a sealing material or spacers (both not shown) by a known cell assembling process. その後、両基板の間に液晶材料606を注入し、封止剤(図示せず)によって完全に封止する。 Thereafter, a liquid crystal material is injected 606 between the substrates, and completely sealed by a sealant (not shown). 液晶材料には公知の液晶材料を用いれば良い。 It may be a known liquid material in the liquid crystal material. このようにして図7に示すアクティブマトリクス型液晶表示装置が完成する。 The active matrix liquid crystal display device shown in FIG. 7 is thus completed.
【0066】 [0066]
次にこのアクティブマトリクス型液晶表示装置の構成を、図15の斜視図および図16の上面図を用いて説明する。 Then the structure of the active matrix type liquid crystal display device will be described with reference to the top view of the perspective view and FIG. 16 in FIG. 15. 尚、図15と図16は、図10〜図13と図14の断面構造図と対応付けるため、共通の符号を用いている。 Incidentally, 15 and 16, for associating a cross-sectional view of FIGS. 10 to 13 and 14, common reference numerals are used. また、図16で示すA―A'に沿った断面構造は、図13(B)に示す画素部の断面図に対応している。 The sectional structure along line A-A 'shown in FIG. 16 corresponds to the sectional view of the pixel portion shown in FIG. 13 (B).
【0067】 [0067]
アクティブマトリクス基板は、ガラス基板201上に形成された、画素部701と、走査信号側駆動回路702と、画像信号側駆動回路703で構成される。 The active matrix substrate was formed on the glass substrate 201, a pixel portion 701, a scanning signal side driving circuit 702, and an image signal driving circuit 703. 画素部にはnチャネル型TFT288が設けられ、周辺に設けられるドライバー回路はCMOS回路を基本として構成されている。 n-channel type TFT288 is provided in the pixel portion, a driver circuit provided in the periphery are constructed based on a CMOS circuit. 走査信号側駆動回路702と、画像信号側駆動回路703はそれぞれゲート配線231(ゲート電極に接続し、延在して形成される意味で同じ符号を用いて表す)とソース配線256で画素部のnチャネル型TFT288に接続している。 The scanning signal driving circuit 702, the image signal side driver circuit 703 are each gate line 231 (connected to the gate electrode, represented by the same reference numerals in the sense that is formed to extend) and the pixel portion on the source wiring 256 It is connected to the n-channel type TFT288. また、FPC731が外部入出力端子734に接続される。 Further, FPC731 is connected to the external input and output terminal 734.
【0068】 [0068]
図16は画素部701の一部分(ほぼ一画素分)を示す上面図である。 Figure 16 is a top view of a portion of a pixel portion 701 (approximately one pixel). ゲート配線231は、図示されていないゲート絶縁膜を介してその下の活性層と交差している。 Gate wiring 231 intersects the active layer below it through a gate insulating film (not shown). 図示はしていないが、活性層には、ソース領域、ドレイン領域、n--領域でなるLoff領域が形成されている。 Although not shown, the active layer, a source region, a drain region, the Loff region made by n-- regions are formed. また、290はソース配線256とソース領域281とのコンタクト部、292はドレイン配線259とドレイン領域283とのコンタクト部、292はドレイン配線259と画素電極262のコンタクト部である。 Further, 290 denotes a contact portion of the source wiring 256 and the source regions 281, 292 contact portion between the drain wiring 259 and the drain region 283, 292 is a contact portion of the drain wiring 259 and the pixel electrode 262. 保持容量289は、nチャネル型TFT288のドレイン領域から延在する半導体層284とゲート絶縁膜を介して容量配線232が重なる領域で形成される。 Storage capacitor 289 is formed in a region where the capacitor wiring 232 overlap through the semiconductor layer 284 and the gate insulating film extending from the drain region of the n-channel type TFT288.
【0069】 [0069]
なお、本実施例のアクティブマトリクス型液晶表示装置は、以下の実施例におけるいずれの構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。 Incidentally, the active matrix type liquid crystal display device of this embodiment, it is possible to manufacture the active matrix liquid crystal display device freely combined with any structure in the following Examples.
【0070】 [0070]
〔実施例3〕 Example 3
実施例3では第1の領域における結晶核の位置制御の方法として、温度勾配を利用した例を取り上げる。 As a method for positional control of crystal nuclei in Example 3 in the first area, pick an example of utilizing the temperature gradient. 図17において、基板1706には、ガラス基板や石英基板を使用することができる。 17, the substrate 1706 may be a glass substrate or a quartz substrate. 基板1706のTFTが形成される表面には、珪素(シリコン)を含む絶縁膜からなる下地膜1707を形成する。 On the surface of the TFT substrate 1706 is formed, a base film 1707 made of an insulating film containing silicon. 本実施例では、下地膜1707として、200nm厚の窒化酸化珪素膜を形成する。 In this embodiment, as the base film 1707, thereby forming a 200nm thick silicon nitride oxide film.
【0071】 [0071]
次に高融点金属であるWやTa層を成膜し、フォトリソ工程、ドライエッチング工程を経て、金属マスク1710を形成する。 Then forming a W or Ta layer is a refractory metal, photolithography, via a dry etching process to form a metal mask 1710. ドライエッチング時に、金属マスクにテーパーを形成する。 During dry etching to form a taper in the metal mask. テーパーの角度1711は異なる2つの優先結晶成長方向が為す角度にする。 Angle 1711 of the taper is the angle formed two preferred crystal growth direction different.
【0072】 [0072]
次にシリコンを含むゲート絶縁膜1709をプラズマCVD法またはスパッタ法を用いて10〜150nmの厚さに形成し、さらにプラズマCVDを用いて20〜100nmの厚さの、非晶質Si薄膜1708を成膜する。 The next gate insulating film 1709 containing silicon by plasma CVD or sputtering to a thickness of 10 to 150 nm, further thickness of 20~100nm using plasma CVD, the amorphous Si thin film 1708 It is deposited.
【0073】 [0073]
次に、非晶質Si薄膜1708に対してレーザーから発する光(レーザー光)を照射する。 Then, irradiation with light (laser beam) emitted from the laser with respect to the amorphous Si thin film 1708. レーザーとしては、パルス発振型または連続発振型のエキシマレーザーを用いれば良いが、連続発振型のアルゴンレーザーでも良い。 As the laser, it may be used excimer laser of a pulse oscillation type or continuous oscillation type, but may be argon laser of a continuous oscillation type. またはNd:YAGレーザーの第2高調波、第3高調波または第4高調波を用いても良い。 Or Nd: second harmonic of a YAG laser may be used a third harmonic or fourth harmonic. さらに、レーザー光のビーム形状は線状(長方形状も含む)であっても矩形状であっても構わない。 Moreover, the beam shape of the laser beam may be a rectangular shape may be linear (including rectangular).
【0074】 [0074]
また、レーザー光の代わりにランプから発する光(ランプ光)を照射(以下、ランプアニールという)しても良い。 The irradiation with light (lamp light) emitted from a lamp instead of laser light (hereinafter, referred to as lamp annealing) to be. ランプ光としては、ハロゲンランプ、赤外ランプ等から発するランプ光を用いることができる。 The lamp light, a halogen lamp, can be used lamp light emanating from the infrared lamp or the like.
【0075】 [0075]
これらの光を照射することにより金属マスク1710上とその周囲の非晶質Si薄膜1708は液化するが、金属マスク1710が熱溜となり、金属マスク下の非晶質Si薄膜に温度勾配が生じ、固化は金属マスク1710の周囲の非晶質Si薄膜から始まる。 Amorphous Si thin film 1708 above and surrounding the metal mask 1710 by irradiating these light liquefy, but the metal mask 1710 becomes the heat reservoir, a temperature gradient occurs in the amorphous Si thin film under the metal mask, solidification begins amorphous Si thin film around the metal mask 1710. つまりこの場合、第1の領域1701から結晶核が発生し、第2の領域1702でエピタキシャル成長し、第3の領域1703で結晶成長方向が折り曲げられ、第4の領域1704で結晶性の良い薄膜が得られることになる。 That is, in this case, crystal nuclei from the first region 1701 is generated, epitaxially grown in the second area 1702, the crystal growth direction is bent in the third region 1703, a good thin film crystallinity in the fourth region 1704 It will be obtained. そして更に別の第3の領域1713でフィルターにかけられ、金属マスク真上の第4の領域1714で良い結晶が得られる。 And further the filtered in a different third region 1713 may crystals are obtained in the fourth region 1714 of the metal mask immediately above. これは金属マスク1710の両端から起こる。 This happens from both ends of the metal mask 1710.
【0076】 [0076]
このようにして得られた薄膜を用いて高性能なデバイスを形成することができる。 The thin film obtained in this manner can form a high-performance device with. また、液層成長における横成長法と線状の島状半導体層を形成する方法や、電場を加える方法を組み合わせてもよい。 Further, a method of forming the island-shaped semiconductor layer of the lateral growth method and linear in the liquid layer growth, may be combined method of applying an electric field.
【0077】 [0077]
〔実施例4〕 Example 4
実施例4では第3の領域で結晶成長を別の優先結晶成長方向へ誘導する方法として電場を加える方法の説明を行う。 A description of how to make an electric field as a method for inducing crystal growth Example in 4 third region to another preferred crystal growth direction. これは電場の方向へ結晶成長が促進又は抑制されることを利用するものである。 Which utilizes the fact that crystal growth in the direction of the electric field is promoted or suppressed. 結晶成長を促進する金属としてNiを使用したときの、電場を印加したときの、結晶化促進に関してはSang-Hyun Parkらによって報告されている。 When using Ni as the metal which promotes crystal growth, when applying an electric field, has been reported by Sang-Hyun Park et al respect crystallization accelerating. (Jpn.J.Appl.Phys. Vol.38(1999) Pt.2,No.2A) (Jpn.J.Appl.Phys. Vol.38 (1999) Pt.2, No.2A)
【0078】 [0078]
図18において、基板1806には、ガラス基板や石英基板を使用することができる。 18, the substrate 1806 may be a glass substrate or a quartz substrate. 基板1806のTFTが形成される表面には、珪素(シリコン)を含む絶縁膜からなる下地膜1807を形成する。 On the surface of the TFT substrate 1806 is formed, a base film 1807 made of an insulating film containing silicon. 本実施例では、下地膜1807として、200nm厚の窒化酸化珪素膜を形成する。 In this embodiment, as the base film 1807, thereby forming a 200nm thick silicon nitride oxide film. さらにプラズマCVDを用いて20〜100nmの厚さの、非晶質Si薄膜1808を成膜する。 Furthermore the thickness of 20 to 100 nm, the amorphous Si thin film 1808 is deposited by plasma CVD.
【0079】 [0079]
次に第1の領域1801に結晶化を促進させる金属Niのドープを行い、550℃の温度で熱処理を行う。 Then perform doping of metallic Ni which promotes crystallization in the first region 1801, a heat treatment is carried out at a temperature of 550 ° C.. この時基板外部若しくは内部に作り込んだ電極(図示はしていない)から、非晶質Si薄膜に平行に電場を加える。 From this time the substrate external or internal to elaborate make electrodes (shown not), an electric field is applied parallel to the amorphous Si thin film. このとき最初の1時間は方向1818から電場を加え、続けて次の3時間は方向1819から電場を加える。 In this case the first hour electrical field applied in the direction 1818, followed by the next three hours application of an electric field from the direction 1819. 電場を加える方向は、角度1811がNiSi 2の優先結晶成長方向[111]が為す70.53度又は109.47度となるようにする。 Direction application of an electric field, the angle 1811 is made to be 70.53 degrees or 109.47 degrees that forms the preferred crystal growth direction of NiSi 2 [111]. 電場を加える方向を変えたために結晶成長の進行方向が変化した領域が第3の領域1803となる。 Region traveling direction of crystal growth is changed to changed the direction of applying an electric field becomes the third region 1803. 電場の向きを変える周期を短くし、何回も変化させると更に効果的である。 The period for changing the electric field direction of the short and is more effective to alter many times. 周期は分単位や秒単位であってもよいし、秒単位以下であってもよい。 Period may be in minutes and seconds, may be less seconds. このように結晶成長時にフィルターを通すことによって第4の領域1804において単結晶に近い結晶を作ることができる。 It can make crystal close to a single crystal in the fourth section 1804 by passing the filter in this way during the crystal growth. 第4の領域1804を使って様々なデバイスが形成でき、このデバイスを用いることで高性能な製品を作ることが可能となる。 Use the fourth region 1804 can be formed various devices, it is possible to make a high performance product by using this device.
【0080】 [0080]
〔実施例5〕 [Example 5]
第3の領域で、結晶成長を別の優先結晶成長方向へ誘導する方法として、マスクの段差を用いる方法を、発明実施の形態で説明したが、実施例5では溝を使った方法を示す。 In the third region, as a method for inducing crystal growth to another preferred crystal growth direction, a method of using a step of mask has been described in the invention embodiment, a method that uses a groove in the fifth embodiment. 図19において、基板1906には、ガラス基板や石英基板を使用することができる。 19, the substrate 1906 may be a glass substrate or a quartz substrate. その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。 Silicon substrate Besides, the may be a substrate having an insulating film formed on the metal substrate, or a stainless substrate. 耐熱性が許せばプラスチック基板を用いることも可能である。 It is also possible to use a plastic substrate permitting heat resistance. そして、基板1906のTFTが形成される表面には、珪素(シリコン)を含む絶縁膜からなる下地膜1907を形成する。 On the surface of the TFT substrate 1906 is formed, a base film 1907 made of an insulating film containing silicon. 本実施例では、下地膜1907として、200nm厚の窒化酸化珪素膜を形成する。 In this embodiment, as the base film 1907, thereby forming a 200nm thick silicon nitride oxide film.
【0081】 [0081]
次に酸化膜若しくは高融点金属であるWやTa層1910を形成する。 Then forming a W or Ta layer 1910 is an oxide film or a refractory metal. この層の厚さはこの後成膜を行う半導体膜の厚さ20〜100nmに対して1桁〜2桁大きいものとする。 The thickness of this layer is assumed 1 two orders of magnitude larger than the thickness of 20~100nm the semiconductor film to do this after deposition. 更にこの時、ドライエッチングプロセスを用いて、図Hに示す溝を形成する。 Further, at this time, by dry etching process, to form a groove shown in FIG. H. 溝の斜面部分の斜平面と基板平面が為す角度1911が重要である。 Angle 1911 formed by the oblique plane and the substrate plane of the ramp portion of the groove is important. 以下この角度に関して説明を行う。 It will be described with reference to the following this angle.
【0082】 [0082]
溝の斜面部分の斜平面と基板平面が為す角度1911を70.53度または109.47度とする。 The angle 1911 formed by the oblique plane and the substrate plane of the ramp portion of the groove and 70.53 degrees or 109.47 degrees. この角度はNiSi 2の異なる優先結晶成長方向[111]が為す角度である。 This angle is the angle made different preferred crystal growth direction [111] of NiSi 2. テーパー部の斜平面と基板平面が為す角度1911が70.53度より小さくてもよい。 Angle 1911 oblique plane and the substrate plane of the tapered portion is made may be smaller than 70.53 °.
【0083】 [0083]
次に20〜100nmの厚さの、非晶質Si 半導体薄膜1908を公知の成膜法で基板全面に成膜する。 Then the thickness of 20 to 100 nm, is formed on the entire surface of the substrate an amorphous Si semiconductor thin film 1908 by a known film formation method.
【0084】 [0084]
そして第1の領域1901にNiをドープし、その後拡散炉等の装置を用いて550℃で熱処理を行う。 Then the Ni doped first region 1901, the heat treatment is performed at 550 ° C. using the apparatus of the subsequent diffusion furnace or the like. 非晶質Si 半導体薄膜1908の斜面部分における第2の領域1902でエピタキシャル成長が進行し、第3の領域1903で薄膜が折れ曲がり、結晶成長方向にふるいがかけられる。 The second region 1902 epitaxial growth proceeds with the ramp portion of the amorphous Si semiconductor thin film 1908, bent thin film in the third region 1903, sieving the crystal growth direction is applied. 第4の領域1904で結晶成長を行う。 Performing crystal growth in the fourth region 1904.
【0085】 [0085]
こうして結晶化を行った第4の領域1904を使用したデバイスを作製すれば、高性能の製品を作ることができる。 Thus if making a device using the fourth region 1904 of performing crystallization, it is possible to make a high performance product.
【0086】 [0086]
〔実施例6〕 Example 6
図20は、活性層となる薄膜の結晶化に関して、第3の領域を線状の形状にして、結晶成長を別の優先結晶成長方向へ誘導する方法を用いる場合に、第3の領域を複数個使用したものである。 20, with respect to crystallization of a thin film to be an active layer, and a third region in a linear shape, in the case of using the method for inducing crystal growth to another preferred crystal growth direction, a plurality of third regions it is obtained by individual use.
【0087】 [0087]
図20において、基板2006には、ガラス基板や石英基板等を使用する。 In Figure 20, the substrate 2006, using a glass substrate, a quartz substrate, or the like. 基板2006のTFTが形成される表面には、珪素(シリコン)を含む絶縁膜からなる下地膜2007を形成する。 On the surface of the TFT substrate 2006 is formed, a base film 2007 made of an insulating film containing silicon. 本実施例では、下地膜2007として、200nm厚の窒化酸化珪素膜を形成する。 In this embodiment, as the base film 2007, thereby forming a 200nm thick silicon nitride oxide film. さらに20〜100nmの厚さの、非晶質Si 半導体薄膜2008を公知の成膜法で基板全面に成膜する。 Furthermore the thickness of 20 to 100 nm, is formed on the entire surface of the substrate an amorphous Si semiconductor thin film 2008 by a known film formation method. 次に第3の領域2003に線状の島状半導体層を形成する。 Then to form the linear island-shaped semiconductor layer of the third region 2003. この島状半導体層は複数回折れ曲がったものとし、その折れ曲がりの角度は結晶の優先結晶成長方向に基づいた角度とする。 The island-like semiconductor layer is assumed to bent a plurality of times, the angle of bending is an angle based on the preferred crystal growth direction of the crystal.
【0088】 [0088]
次に第1の領域に結晶化を促進させる金属Niを添加し、550℃で4時間の熱処理第を行うことにより、第1の領域2001から核発生させ、第2の領域2002でエピタキシャル成長させ、第3の領域2003で結晶成長の進行方向を選択し、第4の領域2004に結晶性のよい薄膜を形成することができる。 Then the metal Ni for promoting crystallization in the first region is added by performing first heat treatment for 4 hours at 550 ° C., nucleation is generated from the first region 2001, it is epitaxially grown on the second region 2002, select the traveling direction of crystal growth in the third region 2003, it is possible to form a good thin film crystallinity in the fourth region 2004. 第4の領域をデバイス形成に使用する。 Using the fourth region to the device formation.
【0089】 [0089]
〔実施例7〕 [Example 7]
本実施例では第3の領域で薄膜を、薄膜に対して平行な方向から特定の角度だけ折り曲げる方法を複数回使った方法を説明する。 A thin film in the third region in the present embodiment, a method of using a plurality of times a process of bending by a certain angle describing the direction parallel to the film.
【0090】 [0090]
図21において、基板2106には、ガラス基板や石英基板等を使用する。 In Figure 21, the substrate 2106, using a glass substrate, a quartz substrate, or the like. 基板2106のTFTが形成される表面には、珪素(シリコン)を含む絶縁膜からなる下地膜2107を形成する。 On the surface of the TFT substrate 2106 is formed, a base film 2107 made of an insulating film containing silicon. 本実施例では、下地膜2107として、200nm厚の窒化酸化珪素膜を形成する。 In this embodiment, as the base film 2107, thereby forming a 200nm thick silicon nitride oxide film.
【0091】 [0091]
次にパターニングとドライエッチングプロセスを用いて、図21に示す溝を形成する。 Then a patterning and dry etching process to form a groove shown in FIG. 21. このとき溝の斜面部分における各斜平面が為す角度を結晶の優先結晶成長方向に基づいた角度とする。 In this case the angle based on the angle formed by the oblique plane in ramp portion of the groove in the preferred crystal growth direction of the crystal. この後、20〜100nmの厚さの、非晶質Si 半導体薄膜2108を公知の成膜法で基板全面に成膜する。 Thereafter, the thickness of 20 to 100 nm, is formed on the entire surface of the substrate an amorphous Si semiconductor thin film 2108 by a known film formation method.
【0092】 [0092]
第1の領域2101に結晶化を促進させる金属Niを添加した後、550℃で4時間の熱処理を行うことにより、第1の領域2101で核発生させ、第2の領域2102でエピタキシャル成長させ、第3の領域2103で結晶成長の進行方向を選択し、第4の領域2104に結晶性のよい薄膜を形成できる。 After addition of metal Ni for promoting crystallization in the first region 2101, by performing a heat treatment for 4 hours at 550 ° C., nucleation generated in the first region 2101, is epitaxially grown on the second region 2102, the in third region 2103 to select the travel direction of the crystal growth, it can form a good thin film crystallinity in the fourth region 2104. この第4の領域2104をデバイス形成に使用する。 Using this fourth region 2104 to the device formation.
【0093】 [0093]
[実施例8] [Example 8]
本発明はアクティブマトリクス型EL表示装置に適用することが可能である。 The present invention can be applied to an active matrix type EL display device. 図22はアクティブマトリクス型EL表示装置の回路図である。 Figure 22 is a circuit diagram of an active matrix type EL display device. 画素部11の周辺にはX方向駆動回路12、Y方向駆動回路13が設けられている。 The periphery of the pixel portion 11 X-direction driving circuit 12, Y-direction driving circuit 13 is provided. 画素部11の各画素は、スイッチ用TFT14、コンデンサ15、電流駆動用TFT7016、有機EL素子17を有し、スイッチ用TFT14にX方向信号線18a、Y方向信号線20aが接続され、電流駆動用TFTには電源線19aが接続される。 Each pixel of the pixel portion 11, switching TFT 14, a capacitor 15, the current driving TFT7016, has an organic EL element 17, X-direction signal lines 18a, Y-direction signal lines 20a are connected to the switching TFT 14, a current for driving power line 19a is connected for the TFT.
【0094】 [0094]
本発明のアクティブマトリクス型EL表示装置では、X方向駆動回路12、Y方向駆動回路13または電流駆動用TFT17に用いられるTFTを図13(B)のpチャネル型TFT285、nチャネル型TFT286、またはnチャネル型TFT287を組み合わせて形成する。 In the active matrix type EL display device of the present invention, X-direction driving circuit 12, Y-direction driving circuit 13 or the p-channel type TFT285 shown in FIG. 13 (B) a TFT used in the current driving TFT 17, n-channel type TFT286 or n, formed by combining the channel TFT287. また、スイッチ用TFT14を図13(B)のnチャネル型TFT288で形成する。 Further, to form a switch for TFT14 in n-channel type TFT288 in FIG 13 (B).
【0095】 [0095]
尚、本実施例のアクティブマトリクス型EL表示装置に対して、実施例1〜実施例7のいずれの構成を組み合わせても良い。 Incidentally, with respect to the active matrix type EL display device of this embodiment may be combined with any structure of Embodiments 1 to 7.
【0096】 [0096]
[実施例9] [Example 9]
本発明を実施して作製された画素部や駆動回路を同一の基板上に一体形成したアクティブマトリクス基板は、さまざまな電気光学装置(アクティブマトリクス型液晶表示装置、アクティブマトリクス型EL表示装置、アクティブマトリクス型EC表示装置)に用いることができる。 The active matrix substrate formed integrally with the pixel portion and the driving circuit manufactured by implementing the present invention on the same substrate, various electro-optical devices (active matrix type liquid crystal display device, active matrix EL display device, active matrix it can be used to mold EC display device). 即ち、これらの電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。 That is, the present invention can be applied to all electronic devices incorporating these electro-optical device as a display unit.
【0097】 [0097]
そのような電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯電話または電子書籍など)が上げられる。 Examples of such electronic devices, a video camera, a digital camera, a projector (rear type or front type), a head-mounted display (goggle type display), a car navigation system, a personal computer, such as a mobile phone or e-books), and the like. それらの一例を図23に示す。 Examples of these are shown in Figure 23.
【0098】 [0098]
図23(A)は携帯電話であり、本体9001、音声出力部9002、音声入力部9003、表示部9004、操作スイッチ9005、アンテナ9006から構成されている。 Figure 23 (A) is a mobile phone which includes a main body 9001, an audio output portion 9002, an audio input portion 9003, a display portion 9004, operation switches 9005, and an antenna 9006. 本願発明はアクティブマトリクス基板を備えた表示部9004に適用することができる。 The present invention can be applied to the display portion 9004 including the active matrix substrate.
【0099】 [0099]
図23(B)はビデオカメラであり、本体9101、表示部9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。 Figure 23 (B) shows a video camera including a main body 9101, a display portion 9102, an audio input portion 9103, operation switches 9104, a battery 9105, it consists image receiving portion 9106. 本願発明はアクティブマトリクス基板を備えた表示部9102に適用することができる。 The present invention can be applied to the display portion 9102 including the active matrix substrate.
【0100】 [0100]
図23(C)はモバイルコンピュータであり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、表示部9205で構成されている。 Figure 23 (C) shows a mobile computer including a main body 9201, a camera portion 9202, an image receiving portion 9203, operation switches 9204, and a display unit 9205. 本願発明はアクティブマトリクス基板を備えた表示部9205に適用することができる。 The present invention can be applied to the display portion 9205 including the active matrix substrate.
【0101】 [0101]
図23(D)はゴーグル型ディスプレイであり、本体9301、表示部9302、アーム部9303で構成される。 Figure 23 (D) shows a goggle type display including a main body 9301, a display portion 9302, and an arm portion 9303. 本願発明は表示部9302に適用することができる。 The present invention can be applied to the display portion 9302. また、表示されていないが、その他の駆動回路に使用することもできる。 Further, although not shown, it may also be used for other drive circuits.
【0102】 [0102]
図23(E)はリア型プロジェクターであり、本体9401、光源9402、表示装置9403、偏光ビームスプリッタ9404、リフレクター9405、9406、スクリーン9407で構成される。 Figure 23 (E) shows a rear type projector, which includes a main body 9401, a light source 9402, a display device 9403, polarizing beam splitter 9404, reflectors 9405,9406, and a screen 9407. 本発明は表示装置9403に適用することができる。 The present invention can be applied to the display device 9403.
【0103】 [0103]
図23(F)は携帯書籍であり、本体9501、表示部9502、9503、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスク(MD)やDVDに記憶されたデータや、アンテナで受信したデータを表示するものである。 Figure 23 (F) is a portable book, a main body 9501, a display unit 9502,9503, storage medium 9504, operation switches 9505, which is an antenna 9506, and data stored in the mini disc (MD) and DVD, it is for displaying the data received by the antenna. 本発明は、表示部9502、9503は直視型の表示装置に適用することができる。 The present invention relates to a display unit 9502,9503 can be applied to a direct-view display device.
【0104】 [0104]
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサパーソナルコンピュータの表示部に適用することも可能である。 Further, where although not shown, the other to be the invention, it can be applied to the display unit of the car navigation system and an image sensor personal computer. このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。 Thus, the scope of the present invention can be very wide, applied to electronic devices in various fields. また、本実施例の電子機器は実施例1〜8のどのような組み合わせから成る構成を用いても実現することができる。 The electronic device of this embodiment can be realized by using a structure consisting of combination of embodiments 1 to 8 throat.
【発明の効果】 【Effect of the invention】
本願発明を用いることで、結晶性の良い薄膜を形成することが可能となり、半導体装置(ここでは具体的に電気光学装置)の動作性能や信頼性を大幅に向上させることができる。 By using the present invention, it is possible to form a good thin film crystallinity, it is possible to greatly improve the operation performance and reliability of the (specifically an electro-optical device in this example) semiconductor device.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 従来技術を示す図。 FIG. 1 is a diagram showing a prior art.
【図2】 優先結晶成長方向を示す図。 Figure 2 illustrates a preferred crystal growth direction.
【図3】 薄膜に対して平行な方向を示す図。 FIG. 3 shows a direction parallel to the film.
【図4】 発明を解決する方法を示す模式的な図。 Figure 4 is a schematic diagram depicting a method for solving the invention.
【図5】 線状の島状半導体層を用いる方法を示す図。 Figure 5 illustrates a method of using a linear semiconductor island.
【図6】 NiSi 2の優先結晶成長方向を示す図。 6 shows a preferred crystal growth direction of NiSi 2.
【図7】 テーパーの角度を示す図。 FIG. 7 is a diagram showing the angle of the taper.
【図8】 折り曲がった半導体薄膜を用いる方法を示す図。 [8] folding curved diagram showing a method of using a semiconductor thin film.
【図9】 線状の島状半導体層を用いる方法を示す図。 9 is a diagram showing a method of using a linear semiconductor island.
【図10】 画素部、駆動回路の作製工程を示す断面図。 [10] a pixel portion, cross-sectional views illustrating a manufacturing process of a driver circuit.
【図11】 画素部、駆動回路の作製工程を示す断面図。 [11] a pixel portion, cross-sectional views illustrating a manufacturing process of a driver circuit.
【図12】 画素部、駆動回路の作製工程を示す断面図。 [12] a pixel portion, cross-sectional views illustrating a manufacturing process of a driver circuit.
【図13】 画素部、駆動回路の作製工程を示す断面図。 [13] a pixel portion, cross-sectional views illustrating a manufacturing process of a driver circuit.
【図14】 アクティブマトリクス型液晶表示装置の断面構造図。 FIG. 14 is a cross-sectional structural view of an active matrix type liquid crystal display device.
【図15】 アクティブマトリクス型液晶表示装置の斜視図。 Figure 15 is a perspective view of an active matrix type liquid crystal display device.
【図16】 画素部の上面図。 Figure 16 is a top view of the pixel portion.
【図17】 温度勾配を利用して結晶核発生位置を制御した場合を示す図。 Figure 17 is a graph using a temperature gradient indicating a case of controlling the crystal nucleation position.
【図18】 電場を加えて結晶方位を選択させる方法を示す図。 Figure 18 illustrates a method for selecting the crystal orientation by the addition of an electric field.
【図19】 折り曲がった半導体薄膜を用いる方法を示す図。 [Figure 19] folding curved diagram showing a method of using a semiconductor thin film.
【図20】 結晶方位の選択を複数回利用する方法を示す図。 Figure 20 illustrates a method for utilizing a plurality of times to select the crystal orientation.
【図21】 結晶方位の選択を複数回利用する方法を示す図。 Figure 21 illustrates a method for utilizing a plurality of times to select the crystal orientation.
【図22】 アクティブマトリクス型EL表示装置を示す図。 Figure 22 illustrates an active matrix type EL display device.
【図23】 半導体装置の一例を示す図。 FIG. 23 is a diagram showing an example of a semiconductor device.
【図24】 結晶成長の折れ曲がりを示す図。 FIG. 24 is a diagram showing a bending of the crystal growth.

Claims (5)

  1. 半導体薄膜のうち第1の領域に結晶核を発生させ、 To generate a crystal nucleus in the first region of the semiconductor thin film,
    前記結晶核から、前記半導体薄膜のうち前記第1の領域と接する第2の領域へ向けて複数の優先結晶成長方向に結晶成長を行い、 From said crystal nucleus, performs crystal growth in a plurality of preferred crystal growth direction towards the second region in contact with said first region of said semiconductor thin film,
    前記半導体薄膜のうち前記第2の領域と接する第3の領域において、前記複数の優先結晶成長方向のうち、前記半導体薄膜に対して平行な面内における1つの優先結晶成長方向のみに結晶成長が起こるように結晶成長の方向を変え、 Wherein the third region in contact with the second region of the semiconductor thin film, among the plurality of preferred crystal growth Direction, crystal growth to only one preferred crystal growth direction in a plane parallel to said semiconductor thin film changing the direction of crystal growth, as occurs,
    前記第3の領域から、前記半導体薄膜のうち前記第3の領域と接する第4の領域に向けて結晶成長を行うことを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device which is characterized in that the crystal growth direction from the third region, the fourth region in contact with said third region of said semiconductor thin film.
  2. 前記第3の領域を上面からみて線状の島状半導体層に加工することを特徴とする請求項1に記載の半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim 1, characterized in that it is processed into the island-shaped semiconductor layer linear as viewed from the upper surface of the third region.
  3. 前記第3の領域を断面からみてテーパー形状をもつ半導体層に加工することを特徴とする請求項1に記載の半導体装置の作製方法。 The method for manufacturing a semiconductor device according to claim 1, characterized in that for processing the semiconductor layer having a tapered shape when viewed from cross-section the third region.
  4. 前記第3の領域に電場をかけて、結晶成長の方向を変えることを特徴とする請求項1に記載の半導体装置の作製方法。 At an electric field to said third region, a method for manufacturing a semiconductor device according to claim 1, characterized in that changing the direction of crystal growth.
  5. 前記第1の領域に、イオン注入法、スパッタによる成膜法、又はスピンコート法によって結晶化を促進させる金属をドープし前記結晶核を発生させることを特徴とする請求項1に記載の半導体装置の作製方法。 To the first region, ion implantation, film deposition method by sputtering, or a semiconductor device according to claim 1, characterized in that to generate the crystal nucleus doped with metal for promoting the crystallization by a spin coating method a method for manufacturing a.
JP2000362446A 1999-11-30 2000-11-29 A method for manufacturing a semiconductor device Expired - Fee Related JP4758000B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1999338929 1999-11-30
JP33892999 1999-11-30
JP11-338929 1999-11-30
JP2000362446A JP4758000B2 (en) 1999-11-30 2000-11-29 A method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000362446A JP4758000B2 (en) 1999-11-30 2000-11-29 A method for manufacturing a semiconductor device

Publications (3)

Publication Number Publication Date
JP2001223166A JP2001223166A (en) 2001-08-17
JP2001223166A5 JP2001223166A5 (en) 2008-01-24
JP4758000B2 true JP4758000B2 (en) 2011-08-24

Family

ID=26576262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000362446A Expired - Fee Related JP4758000B2 (en) 1999-11-30 2000-11-29 A method for manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP4758000B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4149168B2 (en) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 The light-emitting device
KR101050467B1 (en) * 2010-04-14 2011-07-20 삼성모바일디스플레이주식회사 Polysilicon film, the method for fabrication thereof, thin film transistor with the polysilicon film and organic light emitting display device with the thin film transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140915A (en) * 1988-11-22 1990-05-30 Seiko Epson Corp Manufacture of semiconductor device
JPH03110825A (en) * 1989-09-26 1991-05-10 Fujitsu Ltd Manufacture of semiconductor device
JPH05190570A (en) * 1992-01-17 1993-07-30 Sanyo Electric Co Ltd Thin film transistor and manufacture thereof
JP3919838B2 (en) * 1994-09-16 2007-05-30 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP2001223166A (en) 2001-08-17

Similar Documents

Publication Publication Date Title
US6531713B1 (en) Electro-optical device and manufacturing method thereof
US6965122B2 (en) Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US7701541B2 (en) In-plane switching display device having electrode and pixel electrode in contact with an upper surface of an organic resin film
JP5184439B2 (en) Display device
US6674136B1 (en) Semiconductor device having driver circuit and pixel section provided over same substrate
US6426245B1 (en) Method for manufacturing a semiconductor device
JP5337780B2 (en) Semiconductor device
JP4275336B2 (en) A method for manufacturing a semiconductor device
US7476937B2 (en) Semiconductor device and method of fabricating the same
US7122409B2 (en) Semiconductor device and a method of manufacturing the same
US6858480B2 (en) Method of manufacturing semiconductor device
JP4372943B2 (en) A semiconductor device and a manufacturing method thereof
US6737304B2 (en) Process of fabricating a semiconductor device
US7635866B2 (en) Semiconductor device and its manufacturing method
US6620711B2 (en) Method of manufacturing a semiconductor device
US8093591B2 (en) Semiconductor device and manufacturing method thereof
EP1054452B1 (en) Method for fabricating a TFT
EP1041641B1 (en) A method for manufacturing an electrooptical device
US6380007B1 (en) Semiconductor device and manufacturing method of the same
US20020197778A1 (en) Semiconductor device and method of manufacturing the same
US20010004121A1 (en) Semiconductor device and method of manufacturing the same
CN1043703C (en) Semiconductor device, method for producing same, and liquid crystal display including same
US6878968B1 (en) Semiconductor device
EP1564713A2 (en) Active matrix liquid crystal display with pixel capacitor
JP4386978B2 (en) A method for manufacturing a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees