JP4754541B2 - Current drive - Google Patents
Current drive Download PDFInfo
- Publication number
- JP4754541B2 JP4754541B2 JP2007280077A JP2007280077A JP4754541B2 JP 4754541 B2 JP4754541 B2 JP 4754541B2 JP 2007280077 A JP2007280077 A JP 2007280077A JP 2007280077 A JP2007280077 A JP 2007280077A JP 4754541 B2 JP4754541 B2 JP 4754541B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- misfet
- semiconductor chip
- misfets
- reference current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 194
- 230000005540 biological transmission Effects 0.000 description 75
- 238000010586 diagram Methods 0.000 description 48
- 238000012986 modification Methods 0.000 description 17
- 230000004048 modification Effects 0.000 description 16
- 238000005401 electroluminescence Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Description
本発明は、電流駆動装置に関するものであり、特に、有機EL(Electro Luminescence)パネルなどの表示用ドライバとして好適な電流駆動装置の技術に関する。 The present invention relates to a current drive device, and more particularly to a technology of a current drive device suitable as a display driver such as an organic EL (Electro Luminescence) panel.
近年、有機ELパネルなどのフラットパネルディスプレイについては、大型化、高精細化、薄型・軽量化および低コスト化が進んでいる。一般に、大型・高精細の表示パネルの駆動方式としてアクティブマトリクス方式が好んで用いられる。以下、従来のアクティブマトリクス型表示パネルの表示用ドライバについて説明する。 In recent years, flat panel displays such as organic EL panels have been increased in size, definition, thickness, weight, and cost. In general, an active matrix method is preferably used as a driving method for a large and high-definition display panel. Hereinafter, a display driver for a conventional active matrix display panel will be described.
図20は、表示パネルと、表示パネルに接続された表示用ドライバである従来の電流駆動装置の構成を示す回路図である。ここでは、表示パネルは有機ELパネルである。 FIG. 20 is a circuit diagram showing a configuration of a display panel and a conventional current driving device which is a display driver connected to the display panel. Here, the display panel is an organic EL panel.
同図に示すように、従来の電流駆動装置は、表示パネル上に設けられた複数の画素回路1005a1、1005a2、…、1005an(以下、各画素回路を区別しないで呼ぶときは画素回路1005aと称する)のそれぞれに駆動電流を供給するための電流供給部1001a1、1001a2、…、1001an(以下、各電流供給部を区別しないで呼ぶときは電流供給部1001aと称する)と、それぞれの電流供給部1001aに基準電流を供給するための基準電流供給部(バイアス回路)1101とを備えている。なお、本明細書中で「基準電流」とは、基準電流源から流れる所定値の電流を表す他、基準電流源からの電流が、カレントミラー回路によって伝達された電流をも表すものとする。 As shown in the figure, the conventional current driving device has a plurality of pixel circuits 1005a1, 1005a2,..., 1005an (hereinafter referred to as pixel circuit 1005a when called without distinction). ), And 1001an (hereinafter referred to as current supply unit 1001a when not distinguished from each other), and current supply units 1001a, 1001a1, 1001a2,. And a reference current supply unit (bias circuit) 1101 for supplying a reference current. In the present specification, the “reference current” represents a current having a predetermined value flowing from the reference current source, and also represents a current transmitted from the reference current source by the current mirror circuit.
テレビ用表示装置など、表示パネルのサイズが大きい場合、多数の電流供給部1001aは複数の半導体チップ1105上に分割して設けられている。これらの半導体チップ1105は、表示パネルの額縁部に配置されることが多い。
In the case where the size of the display panel is large, such as a television display device, a large number of current supply units 1001 a are provided on a plurality of
画素回路1005a1、1005a2、…、1005anのそれぞれは、信号線を介して電流供給部1001aに接続されているpチャネル型の第1のTFT(Thin-Film-Transistor)1104と、第1のTFT1104とカレントミラー回路を構成する第2のTFT1102と、第2のTFT1102から供給される電流に応じて発光する有機EL素子1103とを有している。
Each of the pixel circuits 1005a1, 1005a2,..., 1005an includes a p-channel first TFT (Thin-Film-Transistor) 1104 connected to the current supply unit 1001a via a signal line, a
基準電流供給部1101は、一端に電源電圧が供給されたpチャネル型の第1のMISFET1108と、第1のMISFET1108に接続され、基準電流を発生させるための抵抗1107と、第1のMISFET1108とカレントミラー回路を構成するpチャネル型の第2のMISFET1109と、第2のMISFET1109に接続され、基準電流を電流供給部1001aに伝達するためのnチャネル型の電流入力用MISFET1110とを有している。
The reference
電流供給部1001aのそれぞれは、mビットの階調を制御する場合、画素回路1005aに接続された出力部に対して並列に配置された電流源1112−1、1112−2、…、1112−m(mは正の整数)と、電流源1112−1、1112−2、…、1112−mのそれぞれを流れる電流をオンまたはオフに制御するスイッチ1115−1、1115−2、…、1115−mとを有している。ここで、電流源1112−1、1112−2、…、1112−mのそれぞれは、電流入力用MISFET1110とカレントミラー回路を構成するnチャネル型のMISFETから構成されている。また、スイッチ1115−1、1115−2、…、1115−mのそれぞれは、表示データに基づいて、独立にスイッチング動作をする。
When each of the current supply units 1001a controls m-bit gradation, the current sources 1112-1, 1112-2,..., 1112-m arranged in parallel to the output unit connected to the pixel circuit 1005a. (M is a positive integer) and switches 1115-1, 1115-2,..., 1115-m that control currents flowing through the current sources 1112-1, 1112-2,. And have. Here, each of the current sources 1112-1, 1112-2,..., 1112-m is configured by a
図23は、従来の電流駆動装置のうち、電流供給部の回路配置及び回路構成を示す図である。ここでは、各々に6個の電流源が設けられている、64階調用の電流供給部の例を示す。電流源1112−1、1112−2、…、1112−6には、互いにサイズ及び特性の等しいMISFETがそれぞれ1個、2個、…、32個設けられている。これらのMISFETは、平面的に見て図23の上図のように配置され、互いに隣接するMISFETは、同一の出力部に接続されるように接続されている。 FIG. 23 is a diagram showing a circuit arrangement and a circuit configuration of a current supply unit in a conventional current driving device. Here, an example of a current supply unit for 64 gradations, in each of which six current sources are provided, is shown. The current sources 1112-1, 1112-2,..., 1112-6 are provided with one, two,. These MISFETs are arranged as shown in the upper diagram of FIG. 23 in plan view, and adjacent MISFETs are connected to be connected to the same output unit.
以上の構成により、電流供給部1001aは、実質的には電流加算型のD/Aコンバータとして動作し、デジタル信号として表示データを受け、アナログ信号として、その表示データに対応した大きさの電流を出力部から引き込むようになっている。 With the above configuration, the current supply unit 1001a substantially operates as a current addition type D / A converter, receives display data as a digital signal, and generates a current corresponding to the display data as an analog signal. It pulls in from the output part.
周知のように、有機EL素子は、ダイオードと同様に整流性を呈し、通電される電流量に応じてその輝度を変化させる。画素回路1005aにおいて、有機EL素子1103に通電される電流量は、TFT1104を流れる電流量に応じて変化する。したがって、有機EL素子1103は、電流供給部1001aによって電流駆動され、その輝度を変化させる。
As is well known, the organic EL element exhibits rectification like a diode and changes its luminance in accordance with the amount of current that is energized. In the pixel circuit 1005a, the amount of current supplied to the
以上のように、電流駆動装置は、表示データに基づいて、表示パネルにおける複数の画素回路1005aを電流駆動し、階調表示を実現する(例えば、特開平11−88072号公報、特開平11−340765号公報参照)。
しかしながら、上述の構成を有する表示装置では、画像の表示中に表示むら等、画像表示の乱れが見られることがあった。この原因としては、いくつかのことが考えられる。 However, in the display device having the above-described configuration, image display disturbance such as display unevenness may be observed during image display. There are several possible causes for this.
まず、表示パネルからの電荷注入や瞬時的なバイアス電圧の変動による表示の乱れ、いわゆるクロストークの発生が考えられる。これについて以下に説明する。 First, display disturbance due to charge injection from the display panel or instantaneous bias voltage fluctuation, so-called crosstalk, can be considered. This will be described below.
図21(a)は、表示パネルにおける白黒表示の例を示す図、(b)は、(a)に示す表示パネルのXXIb−XXIb線上に配置された画素回路と、該画素回路に接続された従来の電流供給部とを示す回路図、(c)は、黒表示時におけるTFTの動作点を示すグラフ図であり、(d)は、白表示時におけるTFTの動作点を示すグラフ図である。また、図22(a)は、図21(a)と同様に、表示パネルにおける白黒表示の例を示す図、(b)は、表示パネルのXXIIb−XXIIb線上に配置された画素回路と、該画素回路に接続された従来の電流供給部とを示す回路図、(c)は、黒表示時から白表示に切り替わった場合のTFTの動作点を示すグラフ図であり、(d)は、連続して白表示を行なう場合のTFTの動作点を示すグラフ図である。 FIG. 21A is a diagram showing an example of monochrome display on the display panel, and FIG. 21B is a pixel circuit arranged on the XXIb-XXIb line of the display panel shown in FIG. The circuit diagram which shows the conventional electric current supply part, (c) is a graph which shows the operating point of TFT at the time of black display, (d) is a graph which shows the operating point of TFT at the time of white display . FIG. 22A is a diagram showing an example of black and white display on the display panel, as in FIG. 21A, and FIG. 22B is a diagram showing pixel circuits arranged on the XXIIb-XXIIb line of the display panel. The circuit diagram which shows the conventional electric current supply part connected to the pixel circuit, (c) is a graph figure which shows the operating point of TFT at the time of switching from black display time to white display, (d) is continuous It is a graph showing the operating point of the TFT when performing white display.
図21(b)に示すように、従来の表示装置において黒表示を行なう場合、電流供給部1001a内のスイッチ1115−1、1115−2、…、1115−mはすべてオフになっており、白表示を行なう場合、電流供給部1001a内のスイッチ1115−1、1115−2、…、1115−mはすべてオンになっている。 As shown in FIG. 21B, when black display is performed in the conventional display device, the switches 1111-1, 115-2,..., 1115-m in the current supply unit 1001a are all off, and white When the display is performed, all the switches 1115-1, 1115-2, ..., 1115-m in the current supply unit 1001a are turned on.
このとき、黒表示を行なう画素回路1005a1やこれに接続された信号線などに生じる浮遊容量1220a1は、電源によって充電され、第1のTFT1104及び第2のTFT1102のゲート電圧は例えば4V程度に上昇する。図21(c)に示すように、この際の第1のTFT1104及び第2のTFT1102の動作点は、電流供給部1001aのIV特性曲線とTFTのIV特性曲線との交点となる。
At this time, the stray capacitance 1220a1 generated in the pixel circuit 1005a1 that performs black display and the signal line connected thereto is charged by the power supply, and the gate voltages of the
一方、白表示の際には、電流供給部1001an側に電荷が引き抜かれるため、画素回路1005anやこれに接続された信号線などに生じる浮遊容量1220anに保持される電荷は黒表示のときに比べて少なくなる。そのため、第1のTFT1104及び第2のTFT1102のゲート電圧は例えば2V程度になり、図21(d)に示すように、第1のTFT1104及び第2のTFT1102の動作点は、黒表示の場合よりも低電圧側になっている。これらTFTの動作点電圧は、TFTのオン抵抗と、電流供給部1001aが引き込む電流の大きさによって変化する。
On the other hand, when white is displayed, charge is drawn to the current supply portion 1001an side, so that the charge held in the stray capacitance 1220an generated in the pixel circuit 1005an or a signal line connected thereto is larger than that in black display. Less. Therefore, the gate voltages of the
また、図22(b)では、黒表示から白表示に切り替わった場合の画素回路及び電流供給部と白表示が続く場合の画素回路及び電流供給部とを示す。黒表示から白表示に切り替わると、電流供給部1001a1のスイッチ1115−1、1115−2、…、1115−6はすべてオンとなり、パネル側から最大量の電流が流れ込む。これにより、画素回路1005a1における有機EL素子1103は、最大輝度での発光する。
FIG. 22B shows the pixel circuit and the current supply unit when the black display is switched to the white display, and the pixel circuit and the current supply unit when the white display continues. When the black display is switched to the white display, all of the switches 1115-1, 1115-2, ..., 1115-6 of the current supply unit 1001a1 are turned on, and the maximum amount of current flows from the panel side. Thereby, the
このとき、電流供給部1001a1には、信号線を介して浮遊容量1220a1に蓄積された電荷が注入される。 At this time, the electric charge accumulated in the floating capacitance 1220a1 is injected into the current supply unit 1001a1 through the signal line.
注入される電荷の量が比較的少ない場合、電荷は電流源1112−1、1112−2、…、1112−6を通りグランドに抜ける。しかし、画素回路1005a1は直前まで黒色表示であったため、浮遊容量1220a1は電源電圧近傍まで充電されている。したがって、電流供給部1001a1と画素回路1005a1とが電気的に接続された瞬間、電流源1112−1、1112−2、…、1112−6の各ドレインに電源電圧に近い電圧が印加され、ゲート−ドレイン間に存在する寄生容量Cgdを通じて、バイアス線1050の電位が一時的に押し上げられてしまう。図22(b)に示す波形1051は、バイアス線1050に生じた電圧変動を表している。
When the amount of injected charge is relatively small, the charge passes through the current sources 1112-1, 1112-2, ..., 1112-6 to the ground. However, since the pixel circuit 1005a1 displayed black just before, the stray capacitance 1220a1 is charged to near the power supply voltage. Therefore, at the moment when the current supply unit 1001a1 and the pixel circuit 1005a1 are electrically connected, a voltage close to the power supply voltage is applied to each drain of the current sources 1112-1, 1112-2,. The potential of the
他の電流供給部1001a内の電流源のゲート電極もバイアス線1050に接続されているため、バイアス線1050に波形1051のような電圧変化が生じると、電流供給部1001aを流れる電流量が一時的に多くなる。この結果、図22(d)に点線で示すように、電流供給部1001anは一時的に過剰ドライブ状態となる。
Since the gate electrode of the current source in the other current supply unit 1001a is also connected to the
バイアス線1050の電圧変動が表示データの書き込み期間内に収束すれば、電流供給部1001aは所定の駆動状態に戻り、正常な表示が行われる。しかし、電圧変動が表示データの書き込み期間内に収束しない場合、画素回路1005aは、次のフレームまで過剰ドライブ状態を続けるため、輝線が視認されるクロストーク表示が発生する。
When the voltage variation of the
これに対し、白表示から黒表示に切り替わる場合のバイアス線1050では、上記とは逆に、一時的な電圧の落ち込みが発生する。これにより、輝度の低下した暗線が視認されるクロストーク表示が生じてしまう。
On the other hand, on the
ところで、浮遊容量1220aは、携帯電話用途の小型パネルの場合は数pF〜数10pFであるが、大型パネルになると100pF以上になる場合もある。したがって、表示パネルが大型化するとクロストーク表示はより顕著なものとなる。特に、有機ELパネル用の電流駆動装置は、数10nA程度の極微小の電流で画素回路を駆動するため、クロストーク表示を起こし易い。 By the way, the stray capacitance 1220a is several pF to several tens of pF in the case of a small panel for mobile phone use, but may be 100 pF or more in the case of a large panel. Therefore, when the display panel is enlarged, the crosstalk display becomes more prominent. In particular, a current driving device for an organic EL panel drives a pixel circuit with a very small current of about several tens of nA, and thus easily causes a crosstalk display.
なお、上述のクロストーク以外の理由でも、画像表示の乱れを起こすことがある。 Note that the image display may be disturbed for reasons other than the above-described crosstalk.
また、近年は表示パネルの大画面化はさらに進んでおり、それにつれて表示装置用のドライバLSIの長さ(長辺方向の長さ)が10mm〜20mmに達する場合がでてきた。このような場合、従来の電流駆動装置を設けた半導体チップでは、互いに離れた出力端子間で出力電圧のばらつきが生じ、表示画像に明暗部を生じるなど、画質の低下を引き起こすおそれがあった。 In recent years, the display panel has become larger in screen, and accordingly, the length of the driver LSI for the display device (length in the long side direction) has reached 10 mm to 20 mm. In such a case, in the semiconductor chip provided with the conventional current driving device, there is a possibility that the output voltage varies between the output terminals separated from each other, and the image quality is deteriorated, for example, a bright and dark part is generated in the display image.
本願発明者が表示装置用ドライバLSI(半導体チップ)の出力端子間で出力電圧がばらつく原因について調べたところ、半導体チップ上の電流源1112(図20参照)を構成するMISFETに分配される電流にばらつきがあることが分かった。そもそも、カレントミラー回路は、これを構成するトランジスタの拡散条件が等しく、しきい値Vtやキャリア移動度に有意差がないことを前提としている。その上で、トランジスタのサイズ比によって電流が分配されるのである。ところが、表示装置用ドライバLSIのチップの長さが10mmから20mmもの長さになると、トランジスタに含まれる不純物の拡散を均一に行なうことが困難になると考えられる。その他にも、トランジスタの位置が異なれば、エッチングのばらつきなど、製造工程によっても表示のばらつきが生じうる。この結果、カレントミラーとなるトランジスタのしきい値にばらつきが生じる。トランジスタのしきい値がばらつくと、同一のゲート電圧を印加した場合に、出力電流に誤差を生じることとなる。通常は、拡散の変動はウエハー面に対し徐々に傾きを持つ。このため、一定の表示データによる均一表示を行った場合でも、表示パネル上で明から暗のグラデーションが発生することになる。 The inventor of the present application investigated the cause of the variation in output voltage between the output terminals of the display device driver LSI (semiconductor chip). As a result, the current distributed to the MISFET constituting the current source 1112 (see FIG. 20) on the semiconductor chip It turned out that there was variation. In the first place, the current mirror circuit is based on the premise that the diffusion conditions of the transistors constituting the current mirror circuit are equal, and that there is no significant difference in threshold value Vt and carrier mobility. In addition, the current is distributed according to the size ratio of the transistors. However, when the length of the chip of the driver LSI for display device is as long as 10 mm to 20 mm, it is considered difficult to uniformly diffuse the impurities contained in the transistor. In addition, if the positions of the transistors are different, display variations such as etching variations may occur depending on the manufacturing process. As a result, the threshold value of the transistor serving as the current mirror varies. If the threshold value of the transistor varies, an error occurs in the output current when the same gate voltage is applied. Usually, the variation in diffusion has a gradual inclination with respect to the wafer surface. For this reason, even when uniform display is performed with constant display data, a bright to dark gradation occurs on the display panel.
また、上述のように大画面の表示パネルを有する表示装置では、電流供給部を含む電流駆動装置が設けられた半導体チップが複数個用いられている。このような場合、異なる半導体チップ上の電流駆動装置から出力される電流値にばらつきが生じる。表示装置において、互いに隣接して配置される半導体チップの拡散条件などの製造条件は、異なっていることが多い。従って、電流供給部1001a1の電流源を構成するMISFETの特性のずれも大きくなり、半導体チップごとに表示むらが視認されやすくなる。 Further, as described above, a display device having a large-screen display panel uses a plurality of semiconductor chips provided with a current driving device including a current supply unit. In such a case, the current values output from the current driving devices on different semiconductor chips vary. In display devices, manufacturing conditions such as diffusion conditions of semiconductor chips arranged adjacent to each other are often different. Accordingly, the deviation in the characteristics of the MISFETs constituting the current source of the current supply unit 1001a1 is increased, and the display unevenness is easily visually recognized for each semiconductor chip.
このように、電流供給部1001aの出力部ごとのばらつき、及び半導体チップごとの特性ばらつきも、クロストークと同様に画像表示を乱れさせる。 As described above, the variation in the output units of the current supply unit 1001a and the variation in the characteristics of the semiconductor chips also disturb the image display similarly to the crosstalk.
本発明の目的は、上述の種々の不具合のいずれかの解決を図ることにより、画像表示の乱れを抑制可能な電流駆動装置を提供することにある。 An object of the present invention is to provide a current driving device capable of suppressing disturbance of image display by solving any of the various problems described above.
本発明の第1の電流駆動装置は、半導体チップ上に設けられた電流駆動装置であって、基準電流を流すための基準電流源から、上記基準電流が伝達される第1導電型の第1のMISFETと、上記第1のMISFETとカレントミラー回路を構成し、上記基準電流を流すための第1導電型の電流分配用MISFETと、上記電流分配用MISFETに接続された第2導電型の電流入力用MISFETと、上記電流入力用MISFETとカレントミラー回路を構成する第2導電型の電流源用MISFETと、表示データに応じた電流を出力するための出力端子とを有する複数の電流供給部と、上記電流源用MISFET及び上記電流入力用MISFETとカレントミラー回路を構成する第2導電型の電流伝達用MISFETと、上記半導体チップのうち、上記電流伝達用MISFETからの距離が200μm以下の領域上に設けられ、上記電流伝達用MISFETから伝達される電流を出力するための基準電流出力端子とを備えている。 A first current driving device of the present invention is a current driving device provided on a semiconductor chip, and is a first conductivity type first device that transmits the reference current from a reference current source for supplying a reference current. MISFET, the first MISFET and a current mirror circuit, and a first conductivity type current distribution MISFET for flowing the reference current, and a second conductivity type current connected to the current distribution MISFET. A plurality of current supply units each including an input MISFET, a current source MISFET constituting the current mirror circuit and the current input MISFET, and an output terminal for outputting a current corresponding to display data; A current transmission MISFET constituting a current mirror circuit with the current source MISFET and the current input MISFET, and the semiconductor chip. Of the distance from the current transmitting MISFET is provided on the following areas 200 [mu] m, and a reference current output terminal for outputting a current transmitted from the current transmitting MISFET.
これにより、本発明の電流駆動装置を設けた半導体チップを複数個並べて大画面の表示パネルを駆動する場合、次段の半導体チップに誤差の小さい電流を基準電流として伝達できるので、従来の電流駆動回路に比べ、半導体チップごとの出力電流のばらつきを低減することができる。その結果、表示むらや表示の乱れが抑えられた大画面あるいは高精細の表示装置を実現することができる。 Thus, when a large-screen display panel is driven by arranging a plurality of semiconductor chips provided with the current driving device of the present invention, a current with a small error can be transmitted as a reference current to the next-stage semiconductor chip. Compared with a circuit, variation in output current for each semiconductor chip can be reduced. As a result, a large-screen or high-definition display device in which display unevenness and display disturbance are suppressed can be realized.
上記基準電流出力端子が、上記半導体チップのうち、上記電流伝達用MISFETからの距離が100μm以内の領域上に設けられていれば、次段の半導体チップに伝達する電流の誤差をさらに低減できるので、より好ましい。 If the reference current output terminal is provided on a region of the semiconductor chip within a distance of 100 μm from the current transmission MISFET, an error in the current transmitted to the next semiconductor chip can be further reduced. More preferable.
上記基準電流源は上記半導体チップの外部にあり、上記半導体チップのうち、上記電流入力用MISFETからの距離が200μm以下の領域上には、上記基準電流源に接続され、上記電流入力用MISFETに電流を伝達するための第1の基準電流入力端子がさらに設けられていることにより、半導体チップをカスケード接続する場合、前段の半導体チップから出力された基準電流を、誤差の小さい状態で電流入力用MISFETに伝達できる。従って、表示装置に用いる場合に、半導体チップごとに生じる表示むらを低減することができる。 The reference current source is outside the semiconductor chip, and is connected to the reference current source on a region of the semiconductor chip having a distance of 200 μm or less from the current input MISFET, and is connected to the current input MISFET. Since the first reference current input terminal for transmitting the current is further provided, when the semiconductor chips are cascade-connected, the reference current output from the preceding semiconductor chip can be used for current input with a small error. Can be transmitted to MISFET. Therefore, when used in a display device, display unevenness generated for each semiconductor chip can be reduced.
上記第1のMISFETのドレインに接続され、上記半導体チップのうち上記電流入力用MISFETからの距離が200μm以下の領域上に設けられた第1の基準電流入力端子と、上記第1のMISFETのドレインに接続され、第2導電型のMISFETから構成される入力側カレントミラー回路と、上記入力側カレントミラー回路に接続され、上記半導体チップのうち上記電流入力用MISFETからの距離が200μm以下の領域上に設けられた上記第2の基準電流入力端子と、上記電流伝達用MISFETから上記基準電流出力端子への電流伝達経路上に設けられ、第1導電型のMISFETから構成される出力側カレントミラー回路とをさらに備えていることにより、表示パネル上の画素回路を単一の半導体チップを並べて駆動することが可能となるので、複数種類の半導体チップを用いる場合に比べて表示装置の製造コストを低減することが可能となる。 A first reference current input terminal connected to the drain of the first MISFET and provided on a region of the semiconductor chip having a distance of 200 μm or less from the current input MISFET; and a drain of the first MISFET An input-side current mirror circuit composed of a second conductivity type MISFET, and an input-side current mirror circuit connected to the input-side current mirror circuit, on a region of the semiconductor chip having a distance of 200 μm or less from the current input MISFET An output-side current mirror circuit which is provided on the current transmission path from the current transmission MISFET to the reference current output terminal and which is configured by a MISFET of the first conductivity type. And driving the pixel circuit on the display panel by arranging a single semiconductor chip. Therefore, the manufacturing cost of the display device can be reduced as compared with the case where a plurality of types of semiconductor chips are used.
上記電流分配用MISFETと上記電流入力用MISFETとのペアが上記半導体チップにつき複数組み設けられている場合、1つの電流入力用MISFETに接続される電流源用MISFETのゲート電極の数が従来に比べて減らせるので、電流源用MISFETのゲート電位の変化を速やかに収束させることが可能になる。そのため、本発明の電流駆動装置を用いれば、半導体チップごとの表示むらを抑えると同時にクロストーク表示を抑えることもできるようになる。 When a plurality of pairs of the current distribution MISFETs and the current input MISFETs are provided for the semiconductor chip, the number of gate electrodes of the current source MISFETs connected to one current input MISFET is larger than that of the conventional one. Therefore, the change in the gate potential of the current source MISFET can be quickly converged. Therefore, by using the current driving device of the present invention, it is possible to suppress display unevenness for each semiconductor chip and simultaneously suppress crosstalk display.
上記電流分配用MISFETと上記電流入力用MISFETとの間に、上記電流分配用MISFETを所定の期間ごとに異なる上記電流入力用MISFETに接続させるように切り替えるための接続切替え手段をさらに備えている場合には、電流分配用MISFETの特性ばらつきを平均化することができるので、さらに表示むらを抑えた表示装置を実現することができる。 In the case of further comprising connection switching means for switching the current distribution MISFET between the current distribution MISFET and the current input MISFET so that the current distribution MISFET is connected to a different current input MISFET every predetermined period. Since the variation in characteristics of the current distribution MISFETs can be averaged, a display device in which display unevenness is further suppressed can be realized.
上記半導体チップ上には、上記電流源用MISFETがまとまって設けられる複数のMISFET領域が列状に配置されており、上記複数の電流供給部の各々は、少なくとも2つの上記MISFET領域内に配置されたMISFETを有していることにより、電流源用MISFETの特性ばらつきを平均化することができるので、表示むらが視認されにくく、表示品質の高い表示装置を実現することができる。 On the semiconductor chip, a plurality of MISFET regions in which the current source MISFETs are collectively provided are arranged in a row, and each of the plurality of current supply units is arranged in at least two of the MISFET regions. By having the MISFET, the characteristic variation of the current source MISFET can be averaged, so that display unevenness is hardly visible and a display device with high display quality can be realized.
上記電流分配用MISFETのゲート電極は、バイアス線に共通に接続されており、上記バイアス線上であって互いに隣接する上記電流分配用MISFETのゲート電極間には、抵抗素子がさらに設けられていることにより、電流分配用MISFETにかかるゲート電圧を、電流分配用MISFETのしきい値のばらつきに合わせて傾斜させることができるので、結果として、各電流供給部に分配する基準電流のばらつきを低減することができる。 The gate electrode of the current distribution MISFET is commonly connected to a bias line, and a resistance element is further provided between the gate electrodes of the current distribution MISFETs adjacent to each other on the bias line. As a result, the gate voltage applied to the current distribution MISFET can be tilted in accordance with the variation in threshold value of the current distribution MISFET. As a result, variation in the reference current distributed to each current supply unit can be reduced. Can do.
本発明の第2の電流駆動装置は、駆動時に基準電流が流れる第1導電型の第1のMISFETと、上記第1のMISFETとカレントミラー回路を構成し、上記基準電流を流すための第1導電型の第1の電流分配用MISFETと、ドレインに上記第1の電流分配用MISFETが接続された第2導電型の第1の電流入力用MISFETと、上記第1の電流入力用MISFETとカレントミラー回路を構成する第2導電型の電流源用MISFETと、上記電流源用MISFETのそれぞれに接続され、表示データに応じて上記電流源用MISFETを流れる電流をオンまたはオフに切り替えるためのスイッチと、上記スイッチに接続され、上記表示データに応じた電流を表示パネルに出力するための出力端子とを有する複数の電流供給部とを備え、半導体チップ上に設けられた電流駆動装置であって、上記第1の電流分配用MISFETと上記第1の電流入力用MISFETとのペアが上記半導体チップにつき複数組み設けられており、上記第1のMISFETのゲート電極と上記第1の電流分配用MISFETのゲート電極とに共通に接続されるバイアス線をさらに備えている。 The second current driver of the present invention comprises a first conductivity type first MISFET through which a reference current flows during driving, the first MISFET and a current mirror circuit, and a first current for flowing the reference current. A first conductivity type MISFET, a second conductivity type first MISFET whose drain is connected to the first current distribution MISFET, a first current input MISFET and a current A second-conductivity-type current source MISFET constituting a mirror circuit, and a switch connected to each of the current source MISFETs for switching on or off the current flowing through the current source MISFET according to display data; A plurality of current supply units connected to the switch and having an output terminal for outputting a current corresponding to the display data to the display panel; In the current driving device provided on the semiconductor chip, a plurality of pairs of the first current distribution MISFET and the first current input MISFET are provided for the semiconductor chip. And a bias line commonly connected to the gate electrode of one MISFET and the gate electrode of the first current distribution MISFET.
これにより、1つの第1の電流入力用MISFETに接続される電流源用MISFETのゲート電極の数が従来に比べて減らせるので、電流源用MISFETのゲート電位の変化を速やかに収束させることが可能になる。従って、本発明の電流駆動装置によれば、クロストーク表示の発生を抑えることができるので、大画面あるいは高精細の表示パネルを有する表示装置を実現することができる。 As a result, the number of gate electrodes of the current source MISFET connected to one first current input MISFET can be reduced as compared with the prior art, so that the change in the gate potential of the current source MISFET can be quickly converged. It becomes possible. Therefore, according to the current driving device of the present invention, the occurrence of crosstalk display can be suppressed, so that a display device having a large screen or a high-definition display panel can be realized.
上記複数の電流供給部内のすべての上記電流源用MISFETのゲート電極とすべての上記第1の電流入力用MISFETのゲート電極とは互いに接続されていることにより、電流源用MISFETにかかるゲート電位をしきい値のばらつきに合わせて傾斜させることができるので、出力端子ごとの出力電流のばらつきを抑えることができる。 Since the gate electrodes of all the current source MISFETs and all the first current input MISFETs in the plurality of current supply units are connected to each other, the gate potential applied to the current source MISFETs can be reduced. Since the inclination can be made in accordance with the variation in the threshold value, the variation in the output current for each output terminal can be suppressed.
上記複数の電流供給部のそれぞれは、上記スイッチと上記出力端子との間に介設され、駆動時にはゲート電極に上記表示パネルの電源電圧以下の電圧が印加されてオン状態となる第2導電型の第1のカスコードMISFETを有していることにより、本発明の電流駆動装置を表示装置に用いた場合、第1のカスコードMISFETがnチャネル型であれば、表示の切替え時に表示パネルから電流源用MISFETに高電圧が印加されるのを防ぐことができる。そのため、クロストーク表示の発生を抑制することが可能になる。 Each of the plurality of current supply units is interposed between the switch and the output terminal, and is turned on when a voltage lower than the power supply voltage of the display panel is applied to the gate electrode during driving. When the current driving device of the present invention is used for a display device, if the first cascode MISFET is an n-channel type, a current source is supplied from the display panel at the time of display switching. It is possible to prevent a high voltage from being applied to the MISFET for use. Therefore, occurrence of crosstalk display can be suppressed.
上記スイッチが、上記電流源用MISFETとカスコード接続を構成し、駆動時のゲート電極に所定の電圧が印加されるか否かによりオンまたはオフに制御される第2のカスコードMISFETであることによっても、出力端子が表示パネルに接続された場合、第2のカスコードMISFETが表示パネルから印加される高電圧を制限することができるので、クロストーク表示の発生を抑制することが可能になる。特に、スイッチを電圧制限用のMISFETとすることで、電圧制限用のMISFETを別に設ける場合よりも回路面積を低減することができる。 The switch is also a second cascode MISFET that forms a cascode connection with the current source MISFET and is controlled to be turned on or off depending on whether a predetermined voltage is applied to the gate electrode during driving. When the output terminal is connected to the display panel, the second cascode MISFET can limit the high voltage applied from the display panel, so that the occurrence of crosstalk display can be suppressed. In particular, when the switch is a MISFET for voltage limitation, the circuit area can be reduced as compared with the case where a MISFET for voltage limitation is separately provided.
上記第1の電流分配用MISFETと上記第1の電流入力用MISFETとの間に、上記第1の電流分配用MISFETを任意の期間ごとに異なる上記電流入力用MISFETに接続させるように切り替えるための接続切替え手段をさらに備えていることにより、電流分配用MISFETによって分配された基準電流がシャフリングされて出力されることとなるので、電流分配用MISFETの特性ばらつきを平均化することができる。 Switching between the first current distribution MISFET and the first current input MISFET so that the first current distribution MISFET is connected to a different current input MISFET every arbitrary period. By further providing the connection switching means, the reference current distributed by the current distribution MISFET is shuffled and output, so that the characteristic variation of the current distribution MISFET can be averaged.
特に、上記接続切替え手段は、第1のバイアス電流切替スイッチと、第2のバイアス電流切替スイッチとを有していることが好ましい。 In particular, the connection switching means preferably includes a first bias current switching switch and a second bias current switching switch.
上記半導体チップ上には、駆動時に一時的に上記第1のバイアス電流切替スイッチに接続される第1の端子と、駆動時に一時的に上記第2のバイアス電流切替スイッチに接続される第2の端子とがさらに設けられていることにより、半導体チップを複数個配置して表示パネルを駆動する場合に、電流分配用MISFETによって分配された電流を、第1の端子及び第2の端子を介して隣接する半導体チップの出力端子から出力するように切り替えることもできる。このため、半導体チップ内のみならず、互いに隣接する半導体チップ上に設けられた電流駆動装置の出力電流のばらつきをも平均化することができる。 On the semiconductor chip, a first terminal temporarily connected to the first bias current changeover switch during driving and a second terminal temporarily connected to the second bias current changeover switch during driving. The terminal is further provided, so that when the display panel is driven by arranging a plurality of semiconductor chips, the current distributed by the current distribution MISFET is passed through the first terminal and the second terminal. It can also be switched to output from the output terminal of the adjacent semiconductor chip. For this reason, not only in the semiconductor chip but also in the output current of the current driving device provided on the semiconductor chips adjacent to each other can be averaged.
また、本発明の第2の電流駆動装置は、上記第1のMISFET及び上記第1の電流分配用MISFETとカレントミラー回路を構成する第1導電型のダミー電流分配用MISFETと、上記ダミー電流分配用MISFETと上記電流入力用MISFETとを一時的に接続させるためのダミー接続切替え手段とをさらに備えていることにより、例えば隣接する電流入力用MISFET間で接続される電流分配用MISFETを順次切り替えるよう制御することができるので、比較的容易に出力端子からの出力電流を均一にすることが可能となる。 The second current driving device of the present invention includes a first conductive type dummy current distribution MISFET constituting a current mirror circuit with the first MISFET and the first current distribution MISFET, and the dummy current distribution. And a dummy connection switching means for temporarily connecting the current MISFET and the current input MISFET, for example, to sequentially switch the current distribution MISFETs connected between the adjacent current input MISFETs. Since it can be controlled, the output current from the output terminal can be made uniform relatively easily.
上記半導体チップ上には、上記電流源用MISFETがまとまって設けられる複数のMISFET領域が列状に配置されており、上記複数の電流供給部の各々は、少なくとも2つの上記MISFET領域内に配置されたMISFETを有していることにより、電流分配用MISFET及び電流源用MISFETの特性ばらつきを平均化することができるので、出力端子間の出力電流の誤差を低減できる。特に、新たな素子を設ける必要がなく、配線構造を任意に変更すればよいので、回路面積の増加を抑えることができる。 On the semiconductor chip, a plurality of MISFET regions in which the current source MISFETs are collectively provided are arranged in a row, and each of the plurality of current supply units is arranged in at least two of the MISFET regions. By having the MISFET, the characteristic variation of the current distribution MISFET and the current source MISFET can be averaged, so that an error in the output current between the output terminals can be reduced. In particular, it is not necessary to provide a new element and the wiring structure may be arbitrarily changed, so that an increase in circuit area can be suppressed.
上記バイアス線上であって互いに隣接する上記電流分配用MISFETのゲート電極間に設けられた抵抗素子をさらに備えていることにより、電流分配用MISFETにかかるゲート電圧を、電流分配用MISFETのしきい値のばらつきに合わせて傾斜させることができる。 By further including a resistance element provided between the gate electrodes of the current distribution MISFETs that are adjacent to each other on the bias line, the gate voltage applied to the current distribution MISFET is set to the threshold value of the current distribution MISFET. It can be tilted according to the variation of
本発明の第3の電流駆動装置は、駆動時に第1の基準電流が流れる第1導電型の第1の電流入力用MISFETと、駆動時に第2の基準電流が流れる第1導電型の第2の電流入力用MISFETと、上記第1の電流入力用MISFETとカレントミラー回路を構成する第1導電型の電流源用MISFETと、上記電流源用MISFETのそれぞれに接続され、表示データに応じて上記電流源用MISFETを流れる電流をオンまたはオフに切り替えるためのスイッチと、上記電流源用MISFETと上記スイッチとの間にそれぞれ設けられ、上記第2の電流入力用MISFETとカレントミラー回路を構成する第1導電型のカスコードMISFETと、上記スイッチに接続され、上記表示データに応じた電流を出力するための出力端子とを有する複数の電流供給部とを備え、半導体チップ上に設けられている。 The third current driver of the present invention includes a first conductivity type first current input MISFET in which a first reference current flows during driving, and a first conductivity type second MISFET in which a second reference current flows during driving. Current input MISFET, the first current input MISFET and the first conductivity type current source MISFET constituting the current mirror circuit, and the current source MISFET, respectively. A switch for switching on or off the current flowing through the current source MISFET, and a second current input MISFET and a current mirror circuit that are provided between the current source MISFET and the switch, respectively. A cascode MISFET of one conductivity type, and an output terminal connected to the switch for outputting a current corresponding to the display data. And a plurality of current supply portion that is provided on the semiconductor chip.
これにより、出力端子からの出力電流は電流源用MISFETを流れるはずの電流とカスコードMISFETを流れるはずの電流の平均値となるので、電流源用MISFETの特性ばらつきとカスコードMISFETの特性ばらつきとが相殺され、結果として、出力端子からの出力電流のばらつきを低減できることとなる。 As a result, the output current from the output terminal becomes an average value of the current that should flow through the current source MISFET and the current that should flow through the cascode MISFET, and thus the characteristic variation of the current source MISFET and the characteristic variation of the cascode MISFET cancel each other. As a result, variation in output current from the output terminal can be reduced.
本発明の第4の電流駆動装置は、半導体チップ上に設けられた電流駆動装置であって、第1の基準電流を入力するための第1の基準電流入力端子と、第1の期間に上記第1の基準電流入力端子を流れる電流が伝達される第1導電型の第1の電流入力用MISFETと、上記第1の期間に上記第1の電流入力用MISFETとカレントミラー回路を構成する第1導電型の電流源用MISFETと、表示データに応じた電流を出力するための出力端子とを有する複数の電流供給部と、上記第1の期間に上記第1の電流入力用MISFET及び上記電流源用MISFETとカレントミラー回路を構成する第1導電型の第1の電流伝達用MISFETと、上記第1の期間に上記第1の電流伝達用MISFETを流れる電流が伝達される第1の基準電流出力端子と、第2の基準電流を入力するための第2の基準電流入力端子と、第2の期間に上記第2の基準電流入力端子を流れる電流が伝達され、且つ上記電流源用MISFETとカレントミラー回路を構成する第1導電型の第2の電流入力用MISFETと、上記第2の期間に上記電流源用MISFETとカレントミラー回路を構成する第1導電型の第2の電流伝達用MISFETと、上記第2の期間に上記第2の電流伝達用MISFETを流れる電流が伝達される第2の基準電流出力端子と、上記第1の基準電流入力端子と上記第1の電流入力用MISFETとの間の電流伝達経路上に設けられた第1のスイッチと、上記第1の電流伝達用MISFETと上記第1の基準電流出力端子との間の電流伝達経路上に設けられた第2のスイッチと、上記第2の基準電流入力端子と上記第2の電流入力用MISFETとの間の電流伝達経路上に設けられた第3のスイッチと、上記第2の電流伝達用MISFETと上記第2の基準電流出力端子との間の電流伝達経路上に設けられた第4のスイッチとを備えている。 A fourth current driver of the present invention is a current driver provided on a semiconductor chip, and includes a first reference current input terminal for inputting a first reference current, and the first reference current input terminal for a first period. A first current input MISFET of the first conductivity type to which a current flowing through the first reference current input terminal is transmitted, and a first current input MISFET and a current mirror circuit constituting the first current input MISFET in the first period. A current source MISFET of one conductivity type, a plurality of current supply units having an output terminal for outputting a current corresponding to display data, the first current input MISFET and the current in the first period; A first current transfer MISFET of the first conductivity type that forms a current mirror circuit with the source MISFET, and a first reference current to which a current flowing through the first current transfer MISFET is transmitted during the first period A second reference current input terminal for inputting a second reference current, a current flowing through the second reference current input terminal during a second period, and the current source MISFET, A first conductivity type second current input MISFET constituting a current mirror circuit, and a first conductivity type second current transmission MISFET constituting a current mirror circuit with the current source MISFET in the second period. A second reference current output terminal to which a current flowing through the second current transmission MISFET is transmitted during the second period, the first reference current input terminal, the first current input MISFET, A first switch provided on the current transmission path between the first current transmission MISFET and the second switch provided on the current transmission path between the first reference current output terminal When A third switch provided on a current transmission path between the second reference current input terminal and the second current input MISFET; the second current transmission MISFET; and the second reference current. And a fourth switch provided on a current transmission path to the output terminal.
これにより、第1の期間には第1、第2のスイッチを共にオンにし、第2の期間には第3、第4のスイッチをオフにすることで、第1の基準電流で駆動する場合と第2の基準電流で駆動する場合とに切り替えることが可能となる。その結果、電流供給部からの出力電流のばらつきが抑えられ、均一な表示が可能となる。 Thus, when the first reference current is driven by turning on both the first and second switches in the first period and turning off the third and fourth switches in the second period. And the case of driving with the second reference current. As a result, variation in output current from the current supply unit is suppressed, and uniform display is possible.
本発明の第1の表示装置は、供給された電流の量に応じて輝度が変化する発光素子を有する画素回路が設けられた表示パネルと、列状に配置された複数の半導体チップのそれぞれに設けられ、上記画素回路に駆動電流を供給するための電流駆動装置とを備えている表示装置であって、上記複数の半導体チップの各々は、端部に設けられ、基準電流を入力するための基準電流入力端子と、端部に設けられ、次段の半導体チップ用の基準電流を出力するための基準電流出力端子とを有しており、上記複数の半導体チップのうち、互いに隣接する半導体チップの上記基準電流入力端子と上記基準電流出力端子とは対向するように設けられている。 The first display device of the present invention includes a display panel provided with a pixel circuit having a light-emitting element whose luminance changes in accordance with the amount of supplied current, and a plurality of semiconductor chips arranged in a row. Provided with a current driving device for supplying a driving current to the pixel circuit, wherein each of the plurality of semiconductor chips is provided at an end for inputting a reference current A semiconductor chip adjacent to each other among the plurality of semiconductor chips, having a reference current input terminal and a reference current output terminal provided at an end for outputting a reference current for a next-stage semiconductor chip The reference current input terminal and the reference current output terminal are provided to face each other.
これにより、電流駆動装置が設けられた半導体チップ間で基準電流の伝達経路を最短にすることができるので、半導体チップごとの出力電流のばらつきを従来よりも低減することができる。 As a result, the reference current transmission path can be made shortest between the semiconductor chips provided with the current driving device, so that variations in the output current for each semiconductor chip can be reduced as compared with the prior art.
本発明の第2の表示装置は、供給された電流の量に応じて輝度が変化する発光素子を有する画素回路が設けられた表示パネルと、それぞれに上記画素回路に駆動電流を供給するための電流駆動装置が設けられた複数の半導体チップとを備えている表示装置であって、上記電流駆動装置は、駆動時に基準電流が流れる第1導電型の第1のMISFETと、上記第1のMISFETとカレントミラー回路を構成し、上記基準電流を流すための第1導電型の複数の電流分配用MISFETと、ドレインに上記複数の電流分配用MISFETの各々が接続された第2導電型の複数の電流入力用MISFETと、上記電流入力用MISFETとカレントミラー回路を構成する第2導電型の電流源用MISFETと、表示データに応じた駆動電流を上記画素回路に出力するための出力端子とを有する複数の電流供給部とを有している。 A second display device of the present invention includes a display panel provided with a pixel circuit having a light-emitting element whose luminance changes in accordance with the amount of supplied current, and a driving current supplied to each of the pixel circuits. A display device including a plurality of semiconductor chips provided with a current driving device, wherein the current driving device includes a first conductivity type first MISFET through which a reference current flows during driving, and the first MISFET. And a plurality of first conductivity type current distribution MISFETs for supplying the reference current and a plurality of second conductivity type MISFETs each having a drain connected to each of the plurality of current distribution MISFETs. The current input MISFET, the second conductivity type current source MISFET constituting the current mirror circuit and the current input MISFET, and the drive current corresponding to the display data are displayed on the screen. And a plurality of current supply section and an output terminal for outputting the circuit.
これにより、電流源用MISFETのゲート電位の変動を速やかに収束させることができるので、クロストーク表示の発生を抑え、均一な表示を実現することができる。 As a result, fluctuations in the gate potential of the current source MISFET can be quickly converged, so that occurrence of crosstalk display can be suppressed and uniform display can be realized.
本発明の第3の表示装置は、供給された電流の量に応じて輝度が変化する発光素子を有する画素回路が設けられた表示パネルと、それぞれに上記画素回路に駆動電流を供給するための電流駆動装置が設けられた複数の半導体チップとを備えている表示装置であって、上記電流駆動装置は、駆動時に第1の基準電流が流れる第1導電型の第1の電流入力用MISFETと、駆動時に第2の基準電流が流れる第1導電型の第2の電流入力用MISFETと、上記第1の電流入力用MISFETとカレントミラー回路を構成する第1導電型の電流源用MISFETと、上記電流源用MISFETのそれぞれに接続され、表示データに応じて上記電流源用MISFETを流れる電流をオンまたはオフに切り替えるためのスイッチと、上記電流源用MISFETと上記スイッチとの間にそれぞれ設けられ、上記第2の電流入力用MISFETとカレントミラー回路を構成する第1導電型のカスコードMISFETと、上記スイッチに接続され、上記表示データに応じた駆動電流を上記画素回路に出力するための出力端子とを有する複数の電流供給部と
を有している。
According to a third display device of the present invention, there is provided a display panel provided with a pixel circuit having a light emitting element whose luminance changes in accordance with the amount of supplied current, and for supplying a driving current to each of the pixel circuits. A display device including a plurality of semiconductor chips provided with a current driving device, wherein the current driving device includes a first conductivity type first current input MISFET through which a first reference current flows during driving, A first conductivity type second current input MISFET in which a second reference current flows during driving; a first conductivity type current source MISFET that forms a current mirror circuit with the first current input MISFET; A switch connected to each of the current source MISFETs for switching on or off a current flowing through the current source MISFET according to display data; and the current source MI A cascode MISFET of the first conductivity type that is provided between the FET and the switch and constitutes a current mirror circuit with the second current input MISFET, and a drive current corresponding to the display data connected to the switch And a plurality of current supply units having output terminals for outputting to the pixel circuit.
これにより、出力端子からの出力電流は電流源用MISFETを流れるべき電流とカスコードMISFETを流れるべき電流の平均値となるので、電流源用MISFETの特性ばらつきとカスコードMISFETの特性ばらつきとが相殺され、結果として、出力端子からの出力電流のばらつきを低減できることとなる。 As a result, the output current from the output terminal is an average value of the current that should flow through the current source MISFET and the current that should flow through the cascode MISFET, and thus the characteristic variation of the current source MISFET and the characteristic variation of the cascode MISFET are offset. As a result, variation in output current from the output terminal can be reduced.
上記半導体チップ上には、上記第1の基準電流を入力するための第1の基準電流入力端子と、上記第1の基準電流を出力するための第1の基準電流出力端子と、上記第2の基準電流を入力するための第2の基準電流入力端子と、上記第2の基準電流を出力するための第2の基準電流出力端子とがさらに設けられており、上記第1の基準電流出力端子は隣接する上記半導体チップの上記第1の基準電流入力端子に接続され、上記第2の基準電流出力端子は隣接する上記半導体チップの上記第2の基準電流入力端子に接続されていることにより、同一半導体チップ内の端子からの出力電流のばらつきが低減されると同時に、半導体チップ間の出力電流のばらつきも低減されるので、表示パネル全体に亘って均一な表示を行えるようになる。 On the semiconductor chip, a first reference current input terminal for inputting the first reference current, a first reference current output terminal for outputting the first reference current, and the second A second reference current input terminal for inputting a second reference current, and a second reference current output terminal for outputting the second reference current. The first reference current output The terminal is connected to the first reference current input terminal of the adjacent semiconductor chip, and the second reference current output terminal is connected to the second reference current input terminal of the adjacent semiconductor chip. The variation in the output current from the terminals in the same semiconductor chip is reduced, and the variation in the output current between the semiconductor chips is also reduced, so that uniform display can be performed over the entire display panel.
本発明の電流駆動装置によれば、基準電流を分配するための電流分配用MISFET及び電流入力用MISFETを半導体チップ当たり複数個設けることで、電流供給部を構成するMISFETのゲートにおける出力インピーダンスを相対的に下げることができるので、表示装置に用いた場合、表示パネル側から流れる電流によるMISFETのゲート電位の変動を抑えることができる。その結果、表示装置におけるクロストークの発生を抑制することが可能となる。 According to the current driver of the present invention, by providing a plurality of current distribution MISFETs and current input MISFETs per semiconductor chip for distributing the reference current, the output impedance at the gate of the MISFET constituting the current supply unit is relatively Therefore, when used in a display device, fluctuations in the gate potential of the MISFET due to current flowing from the display panel can be suppressed. As a result, occurrence of crosstalk in the display device can be suppressed.
(第1の実施形態)
図1は、本発明の第1の実施形態に係る電流駆動装置が設けられた2つのチップの接続部分を示す回路図である。
(First embodiment)
FIG. 1 is a circuit diagram showing a connection portion of two chips provided with a current driving device according to a first embodiment of the present invention.
本実施形態の表示装置は、有機EL素子を有する画素回路(図示せず)が設けられた表示パネルと、画素回路に信号線を介して駆動電流を供給するための電流駆動装置とを備えている。電流駆動装置は、図20に示す電流駆動装置と同様に、有機EL表示装置など、電流駆動型表示装置のソースドライバとして用いられる。本実施形態の表示装置においては、集積化された電流駆動装置が設けられた半導体チップが表示パネルの額縁部に複数個並べられている。図1では、互いに接続された2つの半導体チップをそれぞれ第1の半導体チップ20、第2の半導体チップ22として示す。
The display device of this embodiment includes a display panel provided with a pixel circuit (not shown) having an organic EL element, and a current driving device for supplying a driving current to the pixel circuit via a signal line. Yes. The current driving device is used as a source driver of a current driving display device such as an organic EL display device, similarly to the current driving device shown in FIG. In the display device of the present embodiment, a plurality of semiconductor chips provided with integrated current driving devices are arranged on the frame portion of the display panel. In FIG. 1, two semiconductor chips connected to each other are shown as a
本実施形態の表示装置において、第1の半導体チップ20には、表示パネル上に設けられた複数の画素回路(図示せず)のそれぞれに駆動電流を供給するための電流供給部40と、電流供給部40に基準電流を供給するための基準電流供給部と、nチャネル型の第1の電流伝達用MISFET7と、第1の電流伝達用MISFET7に接続された基準電流出力端子9とが設けられている。基準電流出力端子9は、第1の半導体チップ20のうち、第2の半導体チップ22と対向する位置に設けられている。電流供給部40は、実際には多数(例えば528個)設けられているが、図1では1つのみ示している。
In the display device of the present embodiment, the
基準電流供給部は、一端に電源電圧が供給されたpチャネル型の第1のMISFET1と、第1のMISFET1に接続され、基準電流を発生させるための基準電流源4と、第1のMISFET1とカレントミラー回路を構成するpチャネル型の第2のMISFET(電流分配用MISFET)2と、第2のMISFET2に接続され、基準電流を電流供給部40に伝達するためのnチャネル型の電流入力用MISFET3とを有している。
The reference current supply unit is connected to the
また、電流供給部40は、電流源5−1、5−2、…、5−m(mは正の整数)と、各電流源を流れる電流をオンまたはオフにするためのスイッチとを有している。電流源5−1、5−2、…、5−mのそれぞれは、電流入力用MISFET3及び第1の電流伝達用MISFET7とカレントミラー回路を構成するMISFET(電流源用MISFET)から構成されており、例えば、電流源5−1は1個のMISFETから、電流源5−2は互いに並列に接続された2個のMISFETから、電流源5−mは、互いに並列に接続された2m−1個のMISFETから構成されている。電流供給部40は、いわゆる電流加算型D/Aコンバータであり、表示データに応じて各スイッチがオンまたはオフすることにより、2m階調の表示を可能にしている。
The
第2の半導体チップ22には、基準電流出力端子9に接続された基準電流入力端子11と、基準電流入力端子11に接続されたpチャネル型の第3のMISFET13と、第3のMISFET13にカスコード接続され、ゲート電極が基準電流入力端子11に接続されたpチャネル型の第4のMISFET15と、第3のMISFET13とカレントミラー回路を構成するpチャネル型の第5のMISFET17と、第5のMISFET17にカスコード接続され、第4のMISFET15とカレントミラー回路を構成するpチャネル型の第6のMISFET19と、第6のMISFET19を流れる基準電流を受けるnチャネル型の第7のMISFET23(第1の半導体チップ20における電流入力用MISFETに相当)と、表示パネル上に設けられた複数の画素回路(図示せず)のそれぞれに駆動電流を供給するための電流供給部41と、次段の半導体チップに基準電流を伝達するためのnチャネル型の第2の電流伝達用MISFET27とを有している。また、第2の半導体チップ22上には、第2の電流伝達用MISFET27に接続された基準電流出力端子(図示せず)も設けられている。
The
基準電流入力端子11は、第2の半導体チップ22のうち、第1の半導体チップに対向する位置の近傍に設けられており、特に基準電流出力端子9に近接するように配置されている。
The reference
また、第2の半導体チップ22では、第3のMISFET13、第4のMISFET15、第5のMISFET17、第6のMISFET19、及び第7のMISFET23は、第1の半導体チップ20から基準電流出力端子9を介して伝達された基準電流を電流供給部41に伝達するための基準電流供給部として機能する。
In the
電流供給部41は、電流源25−1、25−2、…、25−mと、各電流源を流れる電流をオンまたはオフにするためのスイッチとを有している。電流源25−1、25−2、…、25−mのそれぞれは、電流源5−1、5−2、…、5−mと同様に、第7のMISFET23及び第2の電流伝達用MISFET27とカレントミラー回路を構成するMISFETから構成されている。
The
図1では2つの半導体チップのみを示しているが、表示パネルのサイズに応じて、第2の半導体チップ22と同一構成のチップをさらに配置してもよい。通常の表示装置では、電流供給部が設けられた半導体チップは、一列に配置することが多いが、その場合には、各半導体チップの端部付近に設けられた基準電流出力端子9から基準電流入力端子11へとカスケード状に基準電流が伝達される。
Although only two semiconductor chips are shown in FIG. 1, a chip having the same configuration as the
以上のような構成を有する本実施形態の半導体チップの特徴は、第2の半導体チップ22の基準電流供給部が基準電流入力端子11の近傍に配置されていることと、第1の半導体チップ20の電流伝達用MISFET7が基準電流出力端子9の近傍に配置されていることである。ここで、第7のMISFET23を含む基準電流供給部と基準電流入力端子11との距離、及び電流伝達用MISFET7と基準電流出力端子9との距離は、不純物の拡散等による電気的特性のばらつきが問題とならない程度であればよい。この距離は、製造条件や工程によって異なってくるが、200μm以下であれば許容することができ、一般的に100μm以下であれば特に好ましい。
The semiconductor chip of the present embodiment having the above-described configuration is characterized in that the reference current supply unit of the
このことにより、互いに隣接する半導体チップの電流伝達用MISFET7の出力電流を第2の半導体チップ22用の基準電流として分配することができるので、半導体チップごとの出力電流(画素回路の駆動電流)のばらつきを従来よりも低減することができる。その結果、より均一な表示を行なう表示装置を実現することができる。
As a result, the output current of the current transmitting
これに加え、本実施形態の表示装置においては、半導体チップの基準電流供給部及び基準電流入力端子11とは、半導体チップのうち、前段の半導体チップに対向する位置の近傍に配置され、電流伝達用MISFETと基準電流出力端子9は、半導体チップのうち、次段の半導体チップに対向する位置の近傍に配置されている。
In addition, in the display device according to the present embodiment, the reference current supply unit and the reference
これにより、基準電流出力端子9と基準電流入力端子11との距離が短くなるので、電流供給部から出力される電流の、半導体チップごとのばらつきをさらに抑えることができる。ただし、半導体チップごとのばらつきを抑える効果は、基準電流の入出力端子を基準電流を伝達するMISFETの近傍に設けることにより得られる効果に比べて小さいので、必ずしも基準電流出力端子9と基準電流入力端子11とを半導体チップの端部に設けなくてもよい。
Thereby, since the distance between the reference
なお、1個の半導体チップ内においては、本実施形態のように基準電流供給部(またはMISFET)をチップの端部に配置するよりもチップの中央部に配置する方が電流供給部の位置による特性ばらつきは小さくなる。従って、この方式においても、基準電流出力端子9及び基準電流入力端子11を基準電流供給部に近接させて設けることが好ましい。
In a single semiconductor chip, the reference current supply unit (or MISFET) is arranged at the center of the chip depending on the position of the current supply unit rather than the end of the chip as in the present embodiment. The characteristic variation is reduced. Therefore, also in this method, it is preferable to provide the reference
以上のように、本実施形態の半導体チップを用いれば、半導体チップ間の特性ばらつきを抑えることができるので、表示むら等の発生が低減された表示装置を実現することができる。 As described above, by using the semiconductor chip of this embodiment, it is possible to suppress variation in characteristics between semiconductor chips, so that a display device in which occurrence of display unevenness and the like is reduced can be realized.
なお、第1の電流伝達用MISFET7と基準電流出力端子9との間に、pチャネル型MISFETで構成されるカレントミラー回路が設けられていてもよい。
Note that a current mirror circuit formed of a p-channel type MISFET may be provided between the first
図2は、第1の実施形態に係る電流駆動装置の一例が設けられた2つのチップの接続部分を示す回路図である。 FIG. 2 is a circuit diagram showing a connection portion between two chips provided with an example of the current driving device according to the first embodiment.
同図に示す例では、第1の半導体チップ20において、第1の電流伝達用MISFET7と基準電流出力端子9との間に、第1の電流伝達用MISFET7に接続されたpチャネル型の第3の電流伝達用MISFET10と、第3の電流伝達用MISFET10とカレントミラー回路を構成するpチャネル型の第4の電流伝達用MISFET12とが設けられている。
In the example shown in the figure, in the
また、第2の半導体チップ22の基準電流供給部においては、図1の基準電流供給部を構成するMISFETの導電型をすべて入れ替えた構成となっている。すなわち、第2の半導体チップ22には、基準電流入力端子11に接続されたnチャネル型の第8のMISFET33と、第8のMISFET33にカスコード接続され、ゲート電極が基準電流入力端子11に接続されたnチャネル型の第9のMISFET35と、第8のMISFET33とカレントミラー回路を構成するnチャネル型の第10のMISFET37と、第10のMISFET37にカスコード接続され、第9のMISFET35とカレントミラー回路を構成するnチャネル型の第11のMISFET39と、第10のMISFET37を流れる基準電流を受けるpチャネル型の第12のMISFET43とが設けられている。このような構成においては、第1の電流伝達用MISFET7、第3の電流伝達用MISFET10及び第4の電流伝達用MISFET12のそれぞれと第1の半導体チップ20の基準電流出力端子9との距離が200μm以下になっており、第1の電流伝達用MISFET7、第3の電流伝達用MISFET10及び第4の電流伝達用MISFET12の3つのMISFET間の距離もそれぞれ200μm以下となっている。また、第2の半導体チップ22の基準電流入力端子11と
第1の電流伝達用MISFET7から200μm以下の近傍に第1の半導体チップ20の基準電流出力端子9と第8のMISFET33、第9のMISFET35、第10のMISFET37、第11のMISFET39及び第12のMISFET43との距離はそれぞれ200μm以下となっており、各MISFET間の距離も200μm以下となっている。これに加え、第2の半導体チップ22の基準電流入力端子11と第1の半導体チップ20の基準電流出力端子9とが近接するように配置されることは変わらないので、半導体チップごとの出力電流のばらつきを小さく抑えることができる。
Further, the reference current supply unit of the
また、図1及び図2に示す第1の半導体チップ20と第2の半導体チップ22とは、基準電流供給部の構成が多少異なっている。これに対し、表示装置に用いる半導体チップにおいて、基準電流供給部の構成を同一構成とすることもできる。
The
図3は、第1の実施形態の変形例に係る電流駆動装置が設けられた2つのチップの接続部分を示す回路図である。同図に示す第1の実施形態の変形例において、第1の半導体チップ20の端部付近には、第1の基準電流入力端子11a1及び第2の基準電流入力端子11b1が設けられている。また、基準電流供給部の構成は図2に示す第2の半導体チップ22の基準電流供給部と同じであるが、第1の基準電流入力端子11a1及び第2の基準電流入力端子11b1に接続されているところが異なっている。
FIG. 3 is a circuit diagram showing a connection portion between two chips provided with a current driver according to a modification of the first embodiment. In the modification of the first embodiment shown in the figure, a first reference current input terminal 11a1 and a second reference current input terminal 11b1 are provided near the end of the
すなわち、本変形例の第1の半導体チップ20には、第2の基準電流入力端子11b1に接続されたnチャネル型の第8のMISFET33a1と、第8のMISFET33a1にカスコード接続され、ゲート電極が第1の基準電流入力端子11a1に接続されたnチャネル型の第9のMISFET35a1と、第8のMISFET33a1とカレントミラー回路を構成するnチャネル型の第10のMISFET37a1と、第10のMISFET37a1にカスコード接続され、第9のMISFET35a1とカレントミラー回路を構成するnチャネル型の第11のMISFET39a1と、第10のMISFET37a1を流れる基準電流を受けるpチャネル型の第1のMISFET1とが設けられている。そして、第1のMISFET1及び第2のMISFET2のゲート電極、第1のMISFET1のドレイン、第10のMISFET37a1のドレインのそれぞれは、第1の基準電流入力端子11a1に接続されている。
That is, the
本変形例においては、第1の半導体チップ20と第2の半導体チップ22の構成は同一となっている。ただし、第1の半導体チップ20において、第1の基準電流入力端子11a1は接地された抵抗16(または基準電流源)に接続され、第2の基準電流入力端子11b1は接地されているのに対し、第2の半導体チップ22において、第1の基準電流入力端子11a2はオープン状態で、第2の基準電流入力端子11b2は第1の半導体チップ20の基準電流出力端子9に接続されている。
In this modification, the configuration of the
本変形例の半導体チップを用いれば、表示パネルの駆動を1種類のチップのみで行なうことができるので、表示装置の製造コストを低減することが可能となる。 If the semiconductor chip of this modification is used, the display panel can be driven by only one type of chip, so that the manufacturing cost of the display device can be reduced.
なお、以上で説明した半導体チップまたは電流駆動装置の例では、電流源5−1、5−2、…、5−mを構成するMISFETがnチャネル型であったが、このMISFETをpチャネル型に代えても同様に動作させることができる。この場合には、基準電流供給部を構成するMISFETや電流伝達用MISFETの導電型を入れ替えればよい。 In the example of the semiconductor chip or current driving device described above, the MISFETs constituting the current sources 5-1, 5-2,..., 5-m are n-channel type. Even if it replaces, it can be operated similarly. In this case, the conductivity types of the MISFET and the current transmission MISFET constituting the reference current supply unit may be switched.
なお、本変形例の半導体チップを複数個カスケード接続する際に、最終段となる半導体チップの基準電流出力端子に抵抗16と同じ抵抗値を有する抵抗を接続してもよい。
When a plurality of semiconductor chips according to this modification are cascade-connected, a resistor having the same resistance value as that of the
また、本実施形態の電流駆動装置において、第1の半導体チップ20の基準電流出力端子9から出力される電流の値は、必ずしも基準電流源4を流れる基準電流の値に等しくなくてもよい。基準電流出力端子9から出力される電流は、第2の半導体チップ22にとっての基準電流(第2の基準電流と呼ぶ)となるが、適当なミラー比のカレントミラー回路を基準電流入力端子11と第7のMISFET23との間に設ければ、電流供給部40を構成する電流源中のMISFETと電流供給部41を構成する電流源中のMISFETにそれぞれ等しい電流を供給することができる。
In the current driver of this embodiment, the value of the current output from the reference
(第2の実施形態)
図4は、本発明の第2の実施形態に係る電流駆動装置を示す回路図である。本実施形態の電流駆動装置の特徴は、図21に示す従来の電流駆動装置に加え、電流供給部59の各々に基準電流を伝達するための電流分配用MISFET55及び電流入力用MISFET57が設けられている点である。ここで、「電流供給部59」とは、図4に示す電流供給部59−1〜mの各々を意味し、「電流分配用MISFET55」とは、電流分配用MISFET55−1〜mの各々を、「電流入力用MISFET57」とは、電流入力用MISFET57−1〜mの各々を意味するものとする。
(Second Embodiment)
FIG. 4 is a circuit diagram showing a current driver according to the second embodiment of the present invention. The current driving device of this embodiment is characterized in that, in addition to the conventional current driving device shown in FIG. 21, a
図4に示すように、本実施形態の電流駆動装置は、pチャネル型の第1のMISFET53と、第1のMISFET53に接続され、基準電流を生成するための基準電流源58と、第1のMISFET53とカレントミラー回路を構成し、基準電流を分配するためのpチャネル型の電流分配用MISFET55−1、55−2、…、55−nと、電流分配用MISFET55−1、55−2、…、55−nにそれぞれ接続されたnチャネル型の電流入力用MISFET57−1、57−2、…、57−nと、電流入力用MISFET57−1、57−2、…、57−nからカレントミラーを介して基準電流を伝達され、画素回路(図示せず)に駆動電流を供給するための電流供給部59−1、59−2、…、59−nとを備えている。ここで、nは半導体チップあたりの出力数である。また、第1のMISFET53のゲート電極と、電流分配用MISFET55−1、55−2、…、55−nの各ゲート電極とは、共通のバイアス線56に接続されている。
As shown in FIG. 4, the current driver according to the present embodiment includes a p-channel first MISFET 53, a reference
また、電流供給部59−1、59−2、…、59−nの各々の構成は第1の実施形態で説明した電流供給部40(図1参照)とほぼ同一である。例えば、電流供給部59−1は、電流入力用MISFET57−1とカレントミラー回路を構成するMISFETからなるm個の電流源と、該電流源を流れる電流をオンまたはオフにするためのスイッチ(図示せず)とを有している。ただし、電流源を構成するMISFETのうち、異なる出力端子に接続されるMISFETのゲート電極同士は、図4に示すように接続されていなくてもよいが、後述するように互いに接続されていてもよい。 Further, the configuration of each of the current supply units 59-1, 59-2,..., 59-n is substantially the same as the current supply unit 40 (see FIG. 1) described in the first embodiment. For example, the current supply unit 59-1 includes m current sources composed of MISFETs 57-1 constituting a current mirror circuit and a current input MISFET 57-1, and a switch for turning on or off the current flowing through the current source (FIG. Not shown). However, among the MISFETs constituting the current source, the gate electrodes of the MISFETs connected to different output terminals may not be connected as shown in FIG. 4, but may be connected to each other as described later. Good.
この電流供給部59がm個の電流源を有する場合、2m階調の表示が可能になる。図4に示す例では、図示を省略しているが、電流供給部59のそれぞれは、6ビット分の電流源を有しており、互いに同サイズの63個のMISFETで構成されている。なお、図4では、電流供給部59と電流入力用MISFETの一組を電流供給ユニット51として示している。ここで、「電流供給ユニット51」は、電流供給ユニット51−1〜mの各々を意味するものとする。
When this
本実施形態の電流駆動装置においては、電流供給部59ごとに基準電流を分配するための電流分配用MISFET55及び電流入力用MISFET57を設けているので、表示装置が黒表示から白表示に切り替わる際に、パネル側から電流が流れ込んでも電流供給部59中の電流源の動作は影響を受けにくくなっている。つまり、本実施形態の電流駆動装置においては、電流分配用MISFET55及び電流入力用MISFET57を電流供給部ごとに設けることで、電流分配用MISFET55及び電流入力用MISFET57の1組みに接続されるMISFETのゲート電極数が従来に比べて少なくなっている。このため、電流入力用MISFET57のゲート電極と電流供給部59の電流源を構成するMISFETのゲート電極とを接続するバイアス配線の容量が低減するので、電流供給部59中の電流源を構成するMISFETのゲート電極の電位の変動を吸収しやすくなっている。その結果、電流供給部59の出力の変動が抑えられる。
In the current driving device of the present embodiment, the
これと同様の理由で、白表示から黒表示に切り替わる際にも、電流分配用MISFET55は影響を受けず、常時一定の電流を電流供給部59に分配することができる。
For the same reason, even when switching from white display to black display, the
従って、本実施形態の電流駆動装置を用いれば、表示データの書き込み期間内に、電流供給部59内の電流源用MISFETのゲート電位の変動が速やかに収束するので、クロストークの発生を抑え、表示の乱れが少ない電流駆動型の表示装置を実現することができる。
Therefore, if the current driver of this embodiment is used, the fluctuation of the gate potential of the current source MISFET in the
また、本実施形態の電流駆動装置を設けた半導体チップに、第1の実施形態で説明した基準電流の入力端子、出力端子を設けることにより、表示の乱れや表示むらをさらに抑えた表示装置を実現することが可能になる。 Further, by providing the semiconductor chip provided with the current driving device of this embodiment with the input terminal and the output terminal of the reference current described in the first embodiment, a display device that further suppresses display disturbance and display unevenness. Can be realized.
図5は、基準電流の入力端子及び出力端子をチップの端部に設けた場合の本実施形態の半導体チップを示す図である。 FIG. 5 is a diagram showing the semiconductor chip of this embodiment when the input terminal and the output terminal for the reference current are provided at the end of the chip.
図5に示す第1の半導体チップ70及び第2の半導体チップ72には、それぞれ先に説明した本実施形態の電流駆動装置が設けられている。そして、第1の半導体チップ70には、電流分配用MISFET55及び第1のMISFET53とカレントミラー回路を構成するpチャネル型の電流伝達用MISFET61と、電流伝達用MISFET61に接続された基準電流出力端子9とが設けられている。
Each of the
一方、第2の半導体チップ72には、基準電流出力端子9に接続された基準電流入力端子11と、基準電流入力端子11に接続されたnチャネル型の第8のMISFET33と、第8のMISFET33にカスコード接続され、ゲート電極が基準電流入力端子11に接続されたnチャネル型の第9のMISFET35と、第8のMISFET33とカレントミラー回路を構成するnチャネル型の第10のMISFET37と、第10のMISFET37にカスコード接続され、第9のMISFET35とカレントミラー回路を構成するnチャネル型の第11のMISFET39と、第10のMISFET37を流れる基準電流を受けるpチャネル型の第12のMISFET43と、基準電流出力端子9(図示せず)とが設けられている。なお、ここでは、図2に示す第1の実施形態と同じ部材には同じ部材名、同じ符号を付している。
On the other hand, the
また、基準電流出力端子9は、例えば第1の半導体チップ70及び第2の半導体チップ72の端部付近に配置されている。さらに、基準電流出力端子9と電流伝達用MISFET61との距離は約100μm以下となっている。また、基準電流入力端子11は、例えば第2の半導体チップ72の端部付近に配置され、第1の半導体チップ70の基準電流出力端子9に対向するように設けられている。そして、基準電流入力端子11と第12のMISFET43など基準電流供給部を構成するMISFETとの距離はそれぞれ約100μm以下となっている。
Further, the reference
基準電流源58と第1のMISFET53とに生じる基準電流は、カレントミラーを介して電流伝達用MISFET61に伝達され、基準電流出力端子9から出力される。次いで、基準電流は基準電流入力端子11に入力され、第8のMISFET33、第9のMISFET35、第10のMISFET37及び第11のMISFET39を介して第12のMISFET43に入力される。そして、基準電流は、第2の半導体チップ72上に設けられ、第12のMISFET43とカレントミラー回路を構成する電流伝達用MISFET(図示せず)に伝達される。電流伝達用MISFETに伝達された基準電流は、基準電流出力端子9(図示せず)を介して、さらに次段の半導体チップへと伝達される。
The reference current generated in the reference
以上のような構成により、互いに近接した基準電流出力端子9から基準電流入力端子11へと誤差の小さい基準電流が伝達されるので、同一半導体チップ内において、クロストークの発生を抑えると共に、電流駆動装置が設けられた半導体チップごとの出力電流のばらつきを小さく抑えることができる。
With the configuration as described above, a reference current with a small error is transmitted from the reference
従って、以上のような基準電流の入出力構成を取ることで、よりムラの少ない画像表示を実現することが可能になり、大画面且つ高精細の有機EL表示パネルやLED表示パネルなどを実現することが可能となる。 Therefore, by adopting the reference current input / output configuration as described above, it becomes possible to realize image display with less unevenness, and to realize a large screen and high-definition organic EL display panel, LED display panel, and the like. It becomes possible.
また、図示しないが、基準電流供給部を図3に示す例と同様の構成とすることで、表示装置に用いる半導体チップを1種類のみとすることができ、製造コストの低減を図ることができる。 Although not shown, the reference current supply unit having the same configuration as the example shown in FIG. 3 can have only one type of semiconductor chip used for the display device, and can reduce the manufacturing cost. .
なお、本実施形態の電流駆動装置において、図4では電流分配用MISFET55及び電流入力用MISFET57を電流供給部59ごとに設ける例を示したが、2つ以上の電流供給部59に対して1組みの電流分配用MISFET55及び電流入力用MISFET57が設けられていてもよい。この場合、半導体チップあたり電流分配用MISFET55と電流入力用MISFET57のペアが2組み以上あればよい。クロストークの抑制効果は電流分配用MISFET55が多いほど大きくなるが、実際の回路では、回路面積と性能のバランスを考慮して設計することが好ましい。
In the current driver of this embodiment, FIG. 4 shows an example in which the
また、図6は、本実施形態の電流駆動装置の一変形例を示す回路図である。半導体チップにおいて、基準電流入力端子から基準電流出力端子へと向かう方向(チップの長手方向)に配置されたMISFETのしきい値電圧Vtは、不純物濃度の勾配などの要因により、例えば入力端子に近い側では高く、出力端子に近い側では低くなるように勾配がついている。 FIG. 6 is a circuit diagram showing a modified example of the current driver of the present embodiment. In the semiconductor chip, the threshold voltage Vt of the MISFET arranged in the direction from the reference current input terminal to the reference current output terminal (longitudinal direction of the chip) is close to, for example, the input terminal due to factors such as an impurity concentration gradient. The slope is high on the side and low on the side close to the output terminal.
そこで、図6に示すように、本実施形態の電流駆動装置において、電流供給部59−1〜m内の電流源を構成するMISFETのうち、異なる出力端子に接続されるMISFETのゲート電極同士、及び電流入力用MISFET57のゲート電極同士は、互いに接続してもよい。この場合、各MISFETのしきい値の勾配に合わせて各MISFETのゲート電極に勾配をつけた電圧を印加することができるので、電流供給部59から出力される電流のばらつきを低減することができる。なお、本変形例の場合、電流入力用MISFET57及び電流供給部59内のMISFETとカレントミラー回路を構成するnチャネル型の電流伝達用MISFET66と、電流伝達用MISFET66に接続された基準電流出力端子9とを設け、次段の半導体チップに接続する。この際に、図3の例のように、電流伝達用MISFET66及び基準電流出力端子9を半導体チップの端部付近に配置すれば、半導体チップごとの出力電流のばらつきを低減することができる。
Therefore, as shown in FIG. 6, in the current driving device of the present embodiment, among the MISFETs constituting the current sources in the current supply units 59-1 to 59-m, the gate electrodes of the MISFETs connected to different output terminals, The gate electrodes of the
(第3の実施形態)
図7は、本発明の第3の実施形態に係る電流駆動装置を示す回路図であり、図8(a)、(b)は、本実施形態の電流駆動装置のうち、電流供給ユニット51の構成例を拡大して示す回路図である。
(Third embodiment)
FIG. 7 is a circuit diagram showing a current driving device according to the third embodiment of the present invention. FIGS. 8A and 8B show the
図7に示すように、本実施形態の電流駆動装置は、第2の実施形態の電流駆動装置と同様に、複数の電流分配用MISFETを備えている。ただし、以下の点が第2の実施形態の電流駆動装置と異ななる本実施形態の電流駆動装置の特徴である。 As shown in FIG. 7, the current drive device according to the present embodiment includes a plurality of current distribution MISFETs, similarly to the current drive device according to the second embodiment. However, the following points are the characteristics of the current driving device of the present embodiment, which are different from the current driving device of the second embodiment.
まず、本実施形態の電流駆動装置の第1の特徴は、電流供給部59において電流源となるnチャネル型MISFETにカスコード接続されるnチャネル型のカスコードMISFET77が設けられていることである。ここで、電流供給部59の構成は、図7では簡略化して示しているが、実際には図8(a)または(b)のようになっている。
First, the first feature of the current driver of the present embodiment is that an n-
図8(a)に示す例では、mビット分の電流源60−1、60−2、…60−mに対し、スイッチ64−1、64−2、…64−mを介して1つのカスコードMISFET77が設けられている。そして、カスコードMISFET77のゲート電圧Vclpは、表示パネルの電源電圧(例えば3V程度)よりも低い値に設定されている。また、カスコードMISFET77のしきい値電圧は、ゲート電圧Vclp以下となっており、カスコードMISFET77は、駆動時を通してオン状態となっている。
In the example shown in FIG. 8 (a), one cascode is supplied to each of the m-bit current sources 60-1, 60-2,... 60-m via the switches 64-1, 64-2,. A
これにより、カスコードMISFET77は、クランプ回路として機能し、スイッチ64−1、64−2、…64−mが非導通状態から一斉に導通状態に切り替わる際に、パネル側から流入する電流を制限することができる。特に、ゲート電圧Vclpが表示パネルの電源電圧よりも低い値に設定されていることにより、表示パネル側から瞬時に高電圧が出力端子68に印加される場合にも、電流源60−1、60−2、…60−mを構成する各MISFETのドレインに印加される電圧をゲート電圧Vclp以下にすることができる。従って、電流源60−1、60−2、…60−mを構成するMISFETのゲート電位が表示パネルから流れ込む電流による変動を受けにくくなるので、本実施形態の電流駆動装置では、クロストーク表示の発生が抑えられ、均一な表示が実現されている。
As a result, the
なお、電流制御手段として、カスコードMISFET77に代えて、ポリシリコン抵抗、拡散抵抗、ウエル抵抗などの抵抗素子を設けてもよい。半導体集積回路では、一般に、外部からの電荷の流入を防止するための電流制限用の抵抗を配置し、内部回路を静電破壊から保護している。ここで、当該抵抗は、表示パネルからの電荷の流入に制限を加え、高周波成分を除去する役割を果たす。そして、高周波成分が除去されることによって、電流源であるMISFETのゲート−ドレイン間の寄生容量を低減できるので、パネルから流入する電荷によるゲート電位の変動を抑えることができる。
As the current control means, instead of the
また、本実施形態の電流駆動装置における電流供給部は、図8(b)に示すような構成をとってもよい。この例では、電流供給部59に流れる電流量を制御するためのスイッチ(図8(a)でのスイッチ64−1〜mに相当)に代えて、カスコードMISFET77−1、77−2、…、77−mが設けられている。そして、カスコードMISFET77−1、77−2、…、77−mのそれぞれは、表示パネルの電源電圧よりも低いゲート電圧Vclpが印加されてオン状態
となる。なお、本実施例のカスコードMISFET77−1、77−2、…、77−mは、電流供給部59の出力制御スイッチを兼ねているので、表示データに従ってオン又はオフに制御される。
Further, the current supply unit in the current driver of the present embodiment may have a configuration as shown in FIG. In this example, cascode MISFETs 77-1, 77-2,... Instead of switches (corresponding to switches 64-1 to m in FIG. 8A) for controlling the amount of current flowing through the
これにより、カスコードMISFET77−1、77−2、…、77−mは黒表示から白表示への切替時などに、電流供給部59の電流源に急激に大電流が流れるのを防ぐように働く。さらに、この構成によれば、図8(a)に示す実施例に比べて回路面積を低減することができるので、本実施例の電流駆動装置は、特にドライバLSIの小面積化が要求される表示装置に好ましく用いられる。
Accordingly, the cascode MISFETs 77-1, 77-2,..., 77-m serve to prevent a large current from flowing suddenly to the current source of the
次に、本実施形態の電流駆動装置の第2の特徴は、pチャネル型の電流分配用MISFET55と電流入力用MISFET57との間に、電流分配用MISFET55にカスコード接続され、電流分配用MISFET55と同導電型の第2の電流分配用MISFET73が設けられている点である。このため、本実施形態の電流駆動装置は、第1のMISFET53のドレインと基準電流源58との間に設けられたpチャネル型の第13のMISFET71と、電流伝達用MISFET61にカスコード接続し、第13のMISFET71とカレントミラー回路を構成するpチャネル型の第4の電流伝達用MISFET75とを有している。そして、第2の電流分配用MISFET73の各ゲート電極は共通のバイアス線に接続され、第13のMISFET71及び第4の電流伝達用MISFET75とカレントミラー回路を構成する。ここで、「第2の電流分配用MISFET73」とは、第2の電流分配用MISFET73−1〜mのそれぞれを区別しない場合の表現とする。
Next, the second feature of the current driver of the present embodiment is that the
このような構成により、本実施形態の電流駆動装置では、電流入力用MISFET57を介して電流供給部59の電流源60−1〜mに伝達される基準電流の変動を抑え、安定化させることができる。そのため、本実施形態の電流駆動装置を用いることにより、電流駆動型表示装置の表示品質をさらに向上させることができる。
With such a configuration, in the current driving device of the present embodiment, it is possible to suppress and stabilize the fluctuation of the reference current transmitted to the current sources 60-1 to 60-m of the
次に、本実施形態の電流駆動装置の第3の特徴は、第1の実施形態で説明したように、基準電流出力端子9及び基準電流入力端子11が半導体チップの端部付近に設けられており、且つ互いにカレントミラー回路を構成するnチャネル型の電流伝達用MISFET79、81も半導体チップの端部付近に設けられている点である。さらに、図7に示す例において、基準電流源58が第1の半導体チップ70の外部にあり、基準電流源58と第13のMISFET71のドレインとの間に基準電流入力端子が設けられている場合には、第1の半導体チップ70と第2の半導体チップ72とを同一構成にすることができる。
Next, as described in the first embodiment, the third feature of the current driver of the present embodiment is that the reference
これにより、半導体チップ間の出力電流のばらつきが抑えられると共に、表示装置のドライバを単一種類の半導体チップで構成することができる。 As a result, variations in output current between the semiconductor chips can be suppressed, and the driver of the display device can be configured with a single type of semiconductor chip.
なお、本実施形態の電流駆動装置において、上述の3つの特徴を有する例を説明したが、いずれか1つの特徴のみを有する場合や、いずれか2つの特徴を組み合わせるであっても、従来に比べてより均一な表示を実現することができる。 In the current driving device of the present embodiment, the example having the above three features has been described. However, even when only one of the features or a combination of any two features is used, compared to the conventional case. More uniform display.
なお、本実施形態の電流駆動装置において、電流供給部59に含まれるMISFETの導電型をpチャネル型とし、電流供給部59側を表示パネルよりも高電位としてもよい。その場合、電流駆動装置を構成するMISFETの導電型をすべて逆にすればよい。これは、以下の実施形態でも同様である。
In the current drive device of this embodiment, the conductivity type of the MISFET included in the
(第4の実施形態)
図9は、本発明の第4の実施形態に係る電流駆動装置を示す回路図である。
(Fourth embodiment)
FIG. 9 is a circuit diagram showing a current driver according to the fourth embodiment of the present invention.
同図に示すように、本実施形態の電流駆動装置は、第2の実施形態の電流駆動装置において、電流分配用MISFET55から構成されるカレントミラー回路によって分配された基準電流を、任意に切り替えて(シャッフルして)電流供給部59の出力端子から出力することを特徴としている。従って、本実施形態の電流駆動装置において、電流供給ユニット51−1〜n内部の回路構成は第2の実施形態と同一である。
As shown in the figure, the current driving device of this embodiment is the current driving device of the second embodiment, in which the reference current distributed by the current mirror circuit composed of the
図9に示す本実施形態の電流駆動装置の例では、電流分配用MISFET55が電流供給部59ごとに設けられており、且つ、電流分配用MISFET55のドレインと電流入力用MISFET57のドレインとの間に第1のバイアス電流切替スイッチ91と第2のバイアス電流切替スイッチ92とが設けられている。例えば、電流分配用MISFET55−1と電流入力用MISFET57−1との間には第1のバイアス電流切替スイッチ91−1及び第2のバイアス電流切替スイッチ92−1が、電流分配用MISFET55−2と電流入力用MISFET57−2との間には第1のバイアス電流切替スイッチ91−2及び第2のバイアス電流切替スイッチ92−2が、それぞれ設けられている。
In the example of the current drive device of this embodiment shown in FIG. 9, a
この構成により、電流分配用MISFET55−1〜nのそれぞれにより分配される基準電流を、任意の期間ごとに異なる電流供給部59の出力端子から出力させることができる。第1のバイアス電流切替スイッチ91及び第2のバイアス電流切替スイッチ92の接続の切り替えのタイミングは、例えばnラインごと(nは正の整数)、あるいは1フレームごとなど、任意に設定できる。
With this configuration, the reference current distributed by each of the current distribution MISFETs 55-1 to 55-n can be output from the output terminal of the
図10(a)〜(c)は、本実施形態の電流駆動装置において、出力電流の切替方式の一例を示す回路図であり、図11(a)〜(c)は、本実施形態の電流駆動装置において、出力電流の切替方式の別の一例を示す回路図である。 FIGS. 10A to 10C are circuit diagrams illustrating an example of an output current switching method in the current driving device of the present embodiment. FIGS. 11A to 11C are diagrams illustrating the current of the present embodiment. FIG. 6 is a circuit diagram showing another example of an output current switching method in the drive device.
図10(a)〜(c)では、1つの電流分配用MISFET55について見た場合、両隣に位置する電流分配用MISFET55と電流供給ユニット51への接続を切り替える方法を示している。ここで、隣接する電流分配用MISFET55同士で接続を切り替える際には、電流分配用MISFET55−1の隣と電流分配用MISFET55−nの隣に、電流分配用MISFET55−1〜nを挟んでそれぞれダミー電流分配用MISFET95、99を設けるとよい。この際には、ダミーバイアス電流切替スイッチ96、97、100、101も設けておく。
FIGS. 10A to 10C show a method of switching the connection between the
電流分配用MISFET55−1を例にとって本方式を説明する。ここでは、接続の切り替えを水平走査期間ごとに行なう例を示す。 The present system will be described by taking the current distribution MISFET 55-1 as an example. Here, an example is shown in which connection switching is performed for each horizontal scanning period.
まず、最初の水平走査期間に、図10(a)に示すように通常通り、電流分配用MISFET55−1は電流供給ユニット51−1に接続される。 First, during the first horizontal scanning period, as shown in FIG. 10A, the current distribution MISFET 55-1 is connected to the current supply unit 51-1, as usual.
次の水平走査期間では、図10(b)に示すように、電流分配用MISFET55−1は、電流供給ユニット51−2に接続される。 In the next horizontal scanning period, as shown in FIG. 10B, the current distribution MISFET 55-1 is connected to the current supply unit 51-2.
さらに次の水平走査期間では、図10(c)に示すように、電流分配用MISFET55−1は、ダミー配線に接続される。なお、ここでは、電流分配用MISFET55−1のみの説明をしたが、他の電流分配用MISFET55の接続も同様に切り替える。
Further, in the next horizontal scanning period, as shown in FIG. 10C, the current distribution MISFET 55-1 is connected to the dummy wiring. Although only the current distribution MISFET 55-1 has been described here, the connection of other
以上のように、電流分配用MISFET55と出力電流との関係を3通りに切り替えることができるので、電流分配用MISFET55の特性ばらつきを相殺することができる。このため、本実施形態の電流駆動装置を用いれば、表示のちらつきが抑えられた電流駆動型の表示装置を実現することができる。なお、図10に示す例では、接続の切り替えパターンが(a)〜(c)に示す3通りであったが、これより多くてもよいし、(b)、(c)に示す2通りのみでもよい。
As described above, since the relationship between the
また、本実施形態の電流駆動装置は、図11(a)〜(c)に示すような切り替え方式をとることもできる。 Moreover, the current drive device of this embodiment can also take the switching system as shown to Fig.11 (a)-(c).
すなわち、最初の水平走査期間には、図11(a)に示すように、電流分配用MISFET55−1は電流供給ユニット51−3に接続される。 That is, in the first horizontal scanning period, as shown in FIG. 11A, the current distribution MISFET 55-1 is connected to the current supply unit 51-3.
そして、次の水平走査期間には、図11(b)に示すように、電流分配用MISFET55−1は電流供給ユニット51−2に接続される。 In the next horizontal scanning period, as shown in FIG. 11B, the current distribution MISFET 55-1 is connected to the current supply unit 51-2.
さらに、次の水平走査期間には、図11(c)に示すように、電流分配用MISFET55−1は、ダミーバイアス電流切替スイッチ97bに接続される。このような切り替え方法によっても、電流供給部59からの出力電流の誤差は見かけ上相殺される。
Further, in the next horizontal scanning period, as shown in FIG. 11C, the current distribution MISFET 55-1 is connected to the dummy bias current changeover switch 97b. Even with such a switching method, the error in the output current from the
なお、本実施形態の電流駆動装置において、電流分配用MISFET55の接続切り替え方法は上述の方法に限らず、電流分配用MISFET55−1〜nのそれぞれが接続される電流供給ユニット51は、任意に切り替えることができる。ただし、電流分配用MISFET55は、なるべく近傍に位置する第2のバイアス電流切替スイッチ92に接続させる方が、配線を短くするとともに単純化できるので、より好ましい。従って、互いに隣接する電流分配用MISFET55同士で接続を切り替えることが最も好ましい。
In the current driver of the present embodiment, the connection switching method of the
なお、本実施形態の電流駆動装置では、出力端子間の接続を切り替えるためのバイアス電流切替スイッチ91、92を、電流分配用MISFET55と電流入力用MISFET57との間に設けたが、電流供給部59−1を構成するnチャネル型のMISFETのドレインとスイッチ64(図8参照)との間にそれぞれ第1及び第2のバイアス電流切替スイッチ91、92を設けてもよい。
In the current driver of this embodiment, the bias current changeover switches 91 and 92 for switching the connection between the output terminals are provided between the
また、図9〜図11に示す電流駆動装置では、電流分配用MISFET55と電流入力用MISFET57との接続切替え手段としてスイッチ(あるいは切替用端子)を用いたが、これ以外の切替え手段を設けてもよい。
Further, in the current driver shown in FIGS. 9 to 11, the switch (or switching terminal) is used as the connection switching means between the
なお、本実施形態の電流駆動装置において、回路面積が限られる場合、電流分配用MISFET55及び電流入力用MISFET57は、複数の電流供給部59あたり1つの割で設けられていてもよい。
In the current driver of the present embodiment, when the circuit area is limited, the
−第4の実施形態の変形例−
図12は、本発明の第4の実施形態の変形例に係る電流駆動装置及び半導体チップを示す回路図である。
-Modification of the fourth embodiment-
FIG. 12 is a circuit diagram showing a current driver and a semiconductor chip according to a modification of the fourth embodiment of the present invention.
本変形例の電流駆動装置は、図9に示す電流駆動装置とほぼ同様の構成をとっている。ただし、第1の半導体チップ70においては、第1のバイアス電流切替スイッチ91−nに接続された第1の端子160と、第2のバイアス電流切替スイッチ92−nに接続された第2の端子162が設けられている点が第4の実施形態と異なっている。また、第2の半導体チップ72においては、第1の端子160、第2の端子162に加え、第1のバイアス電流切替スイッチ91−1に接続された第3の端子164と、第2のバイアス電流切替スイッチ92−1に接続された第4の端子166とがさらに設けられている。
The current driver of this modification has a configuration substantially similar to that of the current driver shown in FIG. However, in the
これにより、本変形例の電流駆動装置が設けられた半導体チップを複数個配置する場合、同一半導体チップ内のみならず、互いに隣接する半導体チップ上に設けられた電流分配用MISFET55と電流入力用MISFETとの間で接続を切り替えることができるようになる。なお、図12に示す例では、第1の端子160は第1のバイアス電流切替スイッチ91−nに接続され、第2の端子162は第2のバイアス電流切替スイッチ92−nに接続されているが、第1の端子160及び第2の端子162は、それぞれより遠くに位置する第1のバイアス電流切替スイッチ91及び第2のバイアス電流切替スイッチ92に接続されるように設計してもよい。
As a result, when a plurality of semiconductor chips provided with the current driving device of the present modification are arranged, the
本変形例の電流駆動装置を以上のように駆動させることにより、半導体チップ内の出力端子からの出力電流のばらつきが低減されるだけでなく、半導体チップ間の出力電流のばらつきをも低減することが可能となる。 By driving the current driving device of this modification as described above, not only variations in output current from the output terminals in the semiconductor chip are reduced, but also variations in output current between the semiconductor chips are reduced. Is possible.
(第5の実施形態)
図13は、本発明の第5の実施形態に係る電流駆動装置の第1の具体例において、電流供給部の構成を示す図である。
(Fifth embodiment)
FIG. 13 is a diagram showing a configuration of a current supply unit in the first specific example of the current driver according to the fifth embodiment of the present invention.
本発明の第1〜4までの実施形態に係る電流駆動装置において、電流供給部59−1、59−2、…、59−3を構成するMISFETは、図13の上側に示すレイアウト図のように、各電流供給部ごとにまとまって配置されることが多い。以下の説明において、これらのMISFETが設けられている領域のうち、電流供給部59−1を構成しているMISFETが配置される領域を第1のMISFET領域76−1、電流供給部59−2を構成しているMISFETが配置される領域を第2のMISFET領域76−2、電流供給部59−3を構成しているMISFETが配置される領域を第3のMISFET領域76−3と呼ぶものとする。なお、第1〜第3のMISFET領域を区別しないで呼ぶときは、MISFET領域76と称するものとする。なお、図14には図示を省略しているが、MISFET領域76内には、それぞれ16個と32個の同サイズのMISFETがさらに設けられている。 In the current driving devices according to the first to fourth embodiments of the present invention, the MISFETs constituting the current supply units 59-1, 59-2,..., 59-3 are as shown in the layout diagram on the upper side of FIG. In many cases, the current supply units are arranged together. In the following description, among the regions where these MISFETs are provided, the regions where the MISFETs constituting the current supply unit 59-1 are arranged are the first MISFET region 76-1, the current supply unit 59-2. A region in which the MISFET constituting the MISFET is arranged is called a second MISFET region 76-2, and a region in which the MISFET constituting the current supply unit 59-3 is arranged is called a third MISFET region 76-3. And Note that the first to third MISFET regions are referred to as MISFET regions 76 when called without distinction. Although not shown in FIG. 14, 16 and 32 MISFETs of the same size are further provided in the MISFET region 76, respectively.
本具体例の電流駆動装置は、このような回路配置の電流駆動装置において、1つの電流供給部59が、異なるMISFET領域76内に設けられたMISFETから構成されていることを特徴としている。
The current driving device of this specific example is characterized in that, in the current driving device having such a circuit arrangement, one
電流供給部59を構成するMISFETについては、半導体チップ内の位置の違いや製造工程などによって特性ばらつきが見られる。特に、異なるMISFET領域内のMISFET同士の特性ばらつきは比較的大きくなっている。従って、本具体例の電流駆動装置では、隣接する出力端子間、あるいは互いに離れた出力端子間で出力電流をシャフリングすることにより、電流供給部59を構成するMISFETの特性ばらつきを平均化することができるので、出力端子ごとの出力電流のばらつきを抑えることができる。よって、本具体例の電流駆動装置を表示装置に用いることで、表示むらを抑え、表示画質の向上を図ることが可能となる。
The MISFET constituting the
なお、本具体例の電流駆動装置では、半導体チップ内の任意のMISFET領域76内のMISFETを組み合わせて1つの電流供給部59を構成してもよいが、図13に示すように、互いに隣接するMISFET領域内のMISFETを組み合わせれば、配線が容易となるので特に好ましい。ただし、出力電流をより均一化するためには、互いに離れたMISFET領域内のMISFETを組み合わせることが必要となるので、実際には配線の容易さとばらつき低減の効果のバランスを考えて設計する。いずれの場合においても、回路設計時に、どのMISFET領域内のMISFETをどの電流供給部59の出力端子に接続するかは、乱数などを用いて決定すればよい。
In the current driver of this example, one
また、図14は、第5の実施形態に係る電流駆動装置の第2の具体例において、電流供給部の構成を示す図である。 FIG. 14 is a diagram illustrating a configuration of a current supply unit in the second specific example of the current driver according to the fifth embodiment.
第1の具体例の電流駆動装置では、各MISFET領域76内でビットに応じた電流源となるMISFETの配置が固定されていた(図13参照)。 In the current driving device of the first specific example, the arrangement of MISFETs serving as current sources corresponding to the bits in each MISFET region 76 is fixed (see FIG. 13).
これに対し、本具体例の電流駆動装置では、図14の上側のレイアウト図に示すように、MISFET領域76内に設けられた任意のMISFETのゲート電極同士を接続して電流供給部59の電流源を構成している。言い換えれば、本具体例の電流駆動装置では、出力端子ごとに電流源を構成するMISFETの選択をランダムに変えている。
On the other hand, in the current driver of this specific example, as shown in the layout diagram on the upper side of FIG. 14, the gate electrodes of arbitrary MISFETs provided in the MISFET region 76 are connected to each other and the current of the
同一のMISFET領域76内に設けられたMISFETでも、位置により特性のばらつきが見られるので、本具体例のように、各MISFET領域76内に設けられたMISFETからランダムに選択したMISFETで電流供給部59を構成することにより、第1の具体例よりもさらに出力電流のばらつきを均一化し、抑えることが可能となる。これにより、本具体例の電流駆動装置を表示装置に用いることで、表示むらを抑え、表示画質の向上を図ることが可能となる。また、スイッチを設ける面積が不要となるので、第4の実施形態に比べて回路面積を小さくすることが可能である。 Even in the MISFETs provided in the same MISFET region 76, variation in characteristics is observed depending on the position. Therefore, as in this example, the current supply unit is selected by MISFETs randomly selected from the MISFETs provided in each MISFET region 76. By configuring 59, it becomes possible to make the variation in output current more uniform and to be suppressed than in the first specific example. Thus, by using the current driving device of this example for a display device, it is possible to suppress display unevenness and improve display image quality. Further, since the area for providing the switch is not necessary, the circuit area can be reduced as compared with the fourth embodiment.
なお、本実施形態の第1及び第2の具体例に係る電流駆動装置の回路配置及び配線構造は、第1〜第4の実施形態に限らず、図20に示す従来の電流駆動装置にも応用しても同様の効果を得られる。また、第4の実施形態に本実施形態の配線構造を適用すれば、出力端子による電流の誤差を顕著に小さくすることができる。 The circuit arrangement and wiring structure of the current driver according to the first and second specific examples of the present embodiment are not limited to those of the first to fourth embodiments, but also in the conventional current driver shown in FIG. Even if applied, the same effect can be obtained. Further, if the wiring structure of this embodiment is applied to the fourth embodiment, the current error due to the output terminal can be remarkably reduced.
(第6の実施形態)
図15は、本発明の第6の実施形態に係る電流駆動装置を示す回路図である。
(Sixth embodiment)
FIG. 15 is a circuit diagram showing a current driver according to the sixth embodiment of the present invention.
同図に示すように、本実施形態の電流駆動装置は、図4に示す第2の電流駆動装置において、バイアス線56上であって互いに隣接する電流分配用MISFET55のゲート電極間に、抵抗62が設けられていることを特徴とする。ここで、「抵抗62」とは、図15中の抵抗62−1、62−2、…、62−(n−1)のそれぞれを区別しない場合の表現である。なお、図15に示すバイアス線56の基準電流出力端子側には、電位勾配を作るための電流源または配線(図示せず)が接続されている。
As shown in the figure, the current driver of this embodiment is similar to the second current driver shown in FIG. 4 except that a
本実施形態の電流駆動装置においては、抵抗62が設けられていることにより、出力端子間で出力電流の誤差が低減されている。以下、このことについて説明する。
In the current driving device of the present embodiment, the provision of the
カレントミラー回路は、これを構成するトランジスタの拡散条件が等しく、しきい値Vtやキャリア移動度に有意差がないことを前提としている。ところが、表示装置用ドライバLSIのチップの長さが10mmから20mmもの長さになると、トランジスタに含まれる不純物の拡散を均一に行なうことが困難になってくる。この結果、カレントミラーとなるトランジスタのしきい値にばらつきが生じ、ひいては出力電圧のばらつきを生じることになる。通常は、拡散の変動はウエハー面に対し徐々に傾きを持つ。このため、例えば、電流分配用MISFET55のしきい値電圧Vtは、電流分配用MISFET55−1から電流分配用MISFET55−nの方向に向かうにつれ、低くなる。
The current mirror circuit is based on the premise that the diffusion conditions of the transistors constituting the current mirror circuit are equal, and that there is no significant difference in threshold value Vt and carrier mobility. However, when the chip length of the driver LSI for display device is as long as 10 mm to 20 mm, it becomes difficult to uniformly diffuse the impurities contained in the transistor. As a result, the threshold value of the transistor serving as the current mirror varies, and as a result, the output voltage varies. Usually, the variation in diffusion has a gradual inclination with respect to the wafer surface. For this reason, for example, the threshold voltage Vt of the
本実施形態の電流駆動装置においては、バイアス線56上に抵抗62が設けられているので、電流分配用MISFET55−1〜nに加わるゲート電圧を、しきい値Vtの勾配に合わせて傾斜させることができるので、結果的に、電流分配用MISFET55に流れる電流値をほぼ一定にすることができる。
In the current driver of this embodiment, since the
従って、本実施形態の電流駆動装置によれば、半導体チップ内の電流供給部59からの出力電流のばらつきを抑え、表示装置の画質を向上させることができる。
Therefore, according to the current drive device of this embodiment, it is possible to suppress variations in output current from the
なお、本実施形態の電流駆動装置には、第1の実施形態で説明したような基準電流の入出力端子の構成や、第4、第5の実施形態で説明した構成を併せて採用してもよい。 Note that the current driver of this embodiment employs the reference current input / output terminal configuration described in the first embodiment and the configuration described in the fourth and fifth embodiments. Also good.
(第7の実施形態)
図16は、本発明の第7の実施形態に係る電流駆動装置を示す回路図である。
(Seventh embodiment)
FIG. 16 is a circuit diagram showing a current driver according to the seventh embodiment of the present invention.
同図に示すように、本実施形態の電流駆動装置には、図20に示すような従来の電流駆動装置に加え、電流供給部59の電流源を構成するMISFETのそれぞれに、該MISFETと同導電型で、且つ該MISFETとカスコード接続を形成するカスコードMISFET80が設けられている。図16に示す電流供給部59の構成は、図7に示す電流供給部59の構成と似ているように見えるが、電流源を構成するMISFETごとにカスコードMISFET80が設けられている点、カスコードMISFET80と出力端子(図示せず)との間に、出力電流の階調制御を行なうためのスイッチ64が設けられている点、さらに、各カスコードMISFET80のゲート電極が第2の電流入力用MISFET105のゲート電極に共通に接続されている点が異なる。そして、第2の電流入力用MISFET105のドレインとゲート電極とは互いに接続され、基準電流が流れるように設定されている。また、カスコードMISFET80は第2の電流入力用MISFET105とカレントミラー回路を構成している。この第2の電流入力用MISFET105のドレインには、例えば、基準電流を分配するための第2の電流分配用MISFET(図示せず)が接続されている。
As shown in the figure, the current driver of this embodiment includes the same MISFET as each of the MISFETs constituting the current source of the
従って、本実施形態で説明する電流供給部59の各々においては、電流入力用MISFET57側からと第2の電流入力用MISFET105側からの両方向からバイアス電圧を受けることになっている。
Therefore, in each of the
この構成により、電流供給部59の出力電流は、カスコードMISFET80が接続されない場合の電流源を構成するMISFET(電流源用MISFET)に流れるはずの電流とカスコードMISFET80を単独で設けた場合に流れるはずの電流とが平均化される。すべての電流源用MISFETには互いに等しいゲート電圧が印加され、且つすべてのカスコードMISFET80にも互いに等しいゲート電圧が印加されるが、電流源用MISFET及びカスコードMISFET80のしきい値は、半導体チップ上の位置により、図16の右方向から左方向へ互いに逆方向の勾配がついて変化している。そのため、電流源用MISFETを流れるはずの電流とカスコードMISFET80を流れるはずの電流とを平均化することで、出力端子ごとの出力電流のばらつきが平均化され、均一化されることとなる。従って、本実施形態の電流駆動装置を用いれば、表示むらが抑えられた高精細の表示装置を実現することができる。
With this configuration, the output current of the
なお、図16では、電流入力用MISFET57と電流分配用MISFET(第1のMISFET)55のペア、及び第2の電流入力用MISFET105と第2の電流分配用MISFETのペアが半導体チップあたり1ペアずつ設けられている例を示したが、第2の実施形態の電流駆動装置で説明した構成と組み合わせてもよい。
In FIG. 16, a pair of a
図17は、本実施形態の電流駆動装置において、第2の実施形態と組み合わせた場合の電流駆動装置を示す回路図である。本電流駆動装置においては、電流入力用MISFET57と電流分配用MISFET55のペアが複数組み設けられている。
FIG. 17 is a circuit diagram showing the current driver when the current driver according to this embodiment is combined with the second embodiment. In the current drive device, a plurality of pairs of a
この場合、第2の電流入力用MISFET105と第2の電流分配用MISFET55bのペアも半導体チップあたり複数組み設けることが好ましい。特に、電流入力用MISFET57と電流分配用MISFET55のペア数と第2の電流入力用MISFET105と第2の電流分配用MISFET55bのペア数とを等しくすれば、出力電流の端子ごとのばらつきをより効果的に低減できるので特に好ましい。なお、第2の電流分配用MISFET55bのゲート電極は、共通のバイアス線56bに接続されている。このような構成により、本実施形態の電流駆動装置を表示装置に用いた場合に、クロストーク表示の発生を抑えることができる。
In this case, it is preferable to provide a plurality of pairs of the second
なお、この構成をとる場合には、第4、第5の実施形態で説明した構成と組み合わせることも可能である。例えば、図17に示す電流駆動装置は、電流分配用MISFET55と電流入力用MISFET57との間に設けられた接続切替手段130aと、第2の電流分配用MISFET55bと第2の電流入力用MISFET105との間に設けられた接続切替手段130bとをさらに備えている。そして、接続切替手段130aは、任意に設定した期間ごとに電流分配用MISFET55を異なる電流入力用MISFET57に接続させる。同様に、接続切替手段130bは、任意に設定した期間ごとに第2の電流分配用MISFET55bを異なる第2の電流入力用MISFET105に接続させる。これにより、電流供給部59からの出力電流をより均一化することができる。
In addition, when taking this structure, it is also possible to combine with the structure demonstrated in 4th, 5th embodiment. For example, the current driving device shown in FIG. 17 includes a connection switching unit 130a provided between the
また、本実施形態の電流駆動装置の構成を、第1の実施形態で説明した構成と組み合わせてもよい。 Further, the configuration of the current driving device of the present embodiment may be combined with the configuration described in the first embodiment.
図18は、本実施形態の電流駆動装置において、第1の実施形態で説明した端子構造を有する場合の電流駆動装置を示す回路図である。同図に示すように、本実施例の電流駆動装置では、半導体チップのうち、電流入力用MISFET57からの距離が200μm以下、好ましくは100μm以下の範囲内に第1の基準電流入力端子124及び第1の基準電流出力端子126を設け、第2の電流入力用MISFET105からの距離が200μm以下、好ましくは100μm以下の範囲内に第2の基準電流入力端子128及び第2の基準電流出力端子130を設ければよい。そして、表示パネルの額縁部に電流駆動装置が設けられた半導体チップを複数枚並べる場合、第1の基準電流出力端子126と次段の第2の半導体チップ122の第1の基準電流入力端子124とを接続し、第2の基準電流出力端子130と第2の半導体チップ122の第2の基準電流入力端子128とを接続すればよい。これにより、半導体チップ間の出力電流のばらつきも抑えられる。
FIG. 18 is a circuit diagram showing the current driver when the current driver according to the present embodiment has the terminal structure described in the first embodiment. As shown in the figure, in the current driver of the present embodiment, the first reference
(第8の実施形態)
図19は、本発明の第8の実施形態に係る電流駆動装置が形成された半導体チップを示す回路図である。同図に示す電流駆動装置において、電流供給部40の構成は、図2に示す電流供給部40と同一であるので、以下ではそれ以外の構成について説明する。
(Eighth embodiment)
FIG. 19 is a circuit diagram showing a semiconductor chip on which a current driver according to the eighth embodiment of the present invention is formed. In the current driving device shown in the figure, the configuration of the
本実施形態の半導体チップの特徴は、表示パネルの周辺部に例えば一列に並べた場合、任意の時間間隔ごとに基準電流が流れる方向が切り替わることである。 A feature of the semiconductor chip of the present embodiment is that the direction in which the reference current flows is switched at every arbitrary time interval when the semiconductor chip is arranged in a line on the periphery of the display panel, for example.
図19に示すように、本実施形態の電流駆動装置は、第1の基準電流を流すための基準電流源151に接続された第1の基準電流入力端子146と、電流源5を構成するMISFETとカレントミラー回路を構成し、ゲート電極とドレインとが互いに接続され、第1の基準電流が伝達される第1の電流入力用MISFET3aと、電流源5を構成するMISFET及び第1の電流入力用MISFET3aとカレントミラー回路を構成する第1の電流伝達用MISFET7bと、第1の電流伝達用MISFET7bからの出力電流が伝達される第1の基準電流出力端子150と、第2の基準電流源153、あるいは次段の半導体チップから出力された第2の基準電流を入力するための第2の基準電流入力端子148と、電流源5を構成するMISFETとカレントミラー回路を構成し、ゲート電極とドレインとが接続された第2の電流入力用MISFET36と、第2の電流入力用MISFET及び電流源5を構成するMISFETとカレントミラー回路を構成する第2の電流伝達用MISFET7aと、第2の電流伝達用MISFET7aからの出力電流が伝達される第2の基準電流出力端子144と、第2の基準電流出力端子144に接続されたスイッチSW1と、第1の基準電流入力端子146に接続されたスイッチSW2と、第2の基準電流入力端子148に接続されたスイッチSW3と、第1の基準電流出力端子150に接続されたスイッチSW4とを備えている。また、第1の基準電流入力端子146と第1の電流入力用MISFET3aとの間の電流伝達経路上、及び第2の基準電流出力端子144と第2の電流伝達用MISFET7aとの間の電流伝達経路上には、基準電流切替スイッチ154が設けられ、第2の基準電流入力端子148と第2の電流入力用MISFET3bとの間の電流伝達経路上、及び第1の基準電流出力端子150と第1の電流伝達用MISFET7bとの間の電流伝達経路上には、基準電流用スイッチ156が設けられている。
As shown in FIG. 19, the current driver according to the present embodiment includes a first reference
また、第1の基準電流入力端子146と第1の電流入力用MISFET3aとの距離は、好ましくは200μm以下、さらに好ましくは100μm以下となっており、第1の基準電流出力端子150と第1の電流伝達用MISFET7bとの距離も好ましくは200μm以下、さらに好ましくは100μm以下となっている。これと同様に、第2の基準電流入力端子148と第2の電流入力用MISFET3bとの距離は、好ましくは200μm以下、さらに好ましくは100μm以下となっており、第2の基準電流出力端子144と第2の電流伝達用MISFET7aとの距離も好ましくは200μm以下、さらに好ましくは100μm以下となっている。
Further, the distance between the first reference
これにより、本実施形態の半導体チップ同士をカスケード接続する場合に、半導体チップごとの出力電流(画素回路の駆動電流)のばらつきを低減することができる。 Thereby, when the semiconductor chips of this embodiment are cascade-connected, it is possible to reduce variations in output current (drive current of the pixel circuit) for each semiconductor chip.
また、表示装置において、第1の半導体チップ140と第2の半導体チップが隣接して配置されている場合、第1の半導体チップ140の第1の基準電流出力端子150と第2の半導体チップ142の第1の基準電流入力端子146とは互いに接続され、第1の半導体チップ140の第2の基準電流出力端子148と第2の半導体チップ142の第2の基準電流入力端子144とは互いに接続されている。
In the display device, when the
本実施形態の電流駆動装置では、スイッチSW1とスイッチSW3とは互いに同期して動作し、スイッチSW2とスイッチSW4とは互いに同期して動作する。加えて、スイッチSW1、SW3の動作は、スイッチSW2、SW4の動作とオンまたはオフが逆になるよう制御される。そして、本実施形態の電流駆動装置の動作時には、次に説明するように、第1の基準電流が複数の半導体チップに伝達される第1の期間と、第2の基準電流が複数の半導体チップに伝達される第2の期間とが交互に繰り返される。 In the current driver of this embodiment, the switch SW1 and the switch SW3 operate in synchronization with each other, and the switch SW2 and the switch SW4 operate in synchronization with each other. In addition, the operations of the switches SW1 and SW3 are controlled so that the operations of the switches SW2 and SW4 are turned on or off. During the operation of the current driver of the present embodiment, as will be described below, the first period in which the first reference current is transmitted to the plurality of semiconductor chips and the second reference current in the plurality of semiconductor chips. And the second period transmitted to are alternately repeated.
まず、第1の期間には、図19に示すように、スイッチSW2、SW4がオン、スイッチSW1、SW3がオフになると共に、基準電流用スイッチ154は、第1の基準電流入力端子146と第1の電流入力用MISFET3aとの間の電流伝達経路を導通させ、第2の基準電流出力端子144と第2の電流伝達用MISFET7bとの間の電流伝達経路を遮断する。これと同時に、基準電流用スイッチ156は、第1の基準電流出力端子150と第1の電流伝達用MISFET7bとの間の電流伝達経路を導通させ、第2の基準電流入力端子148と第2の電流入力用MISFET3bとの間の電流伝達経路を遮断する。このような制御により、第1の基準電流が、第1の基準電流入力端子146と第1の基準電流出力端子150とを介して複数の半導体チップに伝達されてゆく。
First, in the first period, as shown in FIG. 19, the switches SW2 and SW4 are turned on, the switches SW1 and SW3 are turned off, and the reference
次に、第2の期間には、スイッチSW2、SW4がオフ、スイッチSW1、SW3がオンになると共に、基準電流用スイッチ154は、第1の基準電流入力端子146と第1の電流入力用MISFET3aとの間の電流伝達経路を遮断し、第2の基準電流出力端子144と第2の電流伝達用MISFET7bとの間の電流伝達経路を導通させる。これと同時に、基準電流用スイッチ156は、第1の基準電流出力端子150と第1の電流伝達用MISFET7bとの間の電流伝達経路を遮断し、第2の基準電流入力端子148と第2の電流入力用MISFET3bとの間の電流伝達経路を導通させる。このような制御により、第2の基準電流源153から供給される第2の基準電流が、第2の基準電流入力端子148と第2の基準電流出力端子144とを介して複数の半導体チップに伝達されてゆく。
Next, in the second period, the switches SW2 and SW4 are turned off, the switches SW1 and SW3 are turned on, and the reference
大画面の表示パネルを駆動する際には、電流駆動装置を設けた半導体チップを多数個並べる必要があるが、基準電流を一方からのみ供給する従来の電流駆動装置では、第一段の半導体チップに供給される基準電流と最終段の半導体チップに伝達される基準電流との間に誤差が生じやすかった。これに比べ、本実施形態の電流駆動装置では、2種類の基準電流源からの基準電流が任意の期間ごとに交互に伝達されるので、出力端子からの出力電流のばらつきが平均化される。そのため、本実施形態の電流駆動装置用いることにより、表示パネルのサイズが大型化した場合であっても表示が均一化された表示装置を実現することができる。 When driving a large-screen display panel, it is necessary to arrange a large number of semiconductor chips provided with a current driving device, but in a conventional current driving device that supplies a reference current from only one side, the first-stage semiconductor chip An error is likely to occur between the reference current supplied to the semiconductor chip and the reference current transmitted to the final semiconductor chip. In contrast, in the current driving device of the present embodiment, the reference currents from the two types of reference current sources are alternately transmitted every arbitrary period, so that variations in the output current from the output terminals are averaged. Therefore, by using the current driver of this embodiment, it is possible to realize a display device in which the display is uniform even when the size of the display panel is increased.
なお、図19では電流供給部40の構成を第1の実施形態と同一にしたが、基準電流が流れる方向を切り替えることができる構成であれば、その他の実施形態の電流供給部と同様の構成をとってもよい。
In FIG. 19, the configuration of the
また、第1の基準電流入力端子146と第1の電流入力用MISFET3aとの間の電流伝達経路と、第2の基準電流出力端子144と第2の電流伝達用MISFET7bとの間の電流伝達経路とが一部共通になっているが、それぞれの電流伝達経路を別々に設けてもよい。この場合には、基準電流用スイッチが不要となる。これと同様に、第1の基準電流出力端子150と第1の電流伝達用MISFET7bとの間の電流伝達経路と、第2の基準電流入力端子148と第2の電流入力用MISFET3bとの間の電流伝達経路とを別々に設けてもよい。
Further, a current transmission path between the first reference
1、53 第1のMISFET
2 第2のMISFET
3 電流入力用MISFET
4、58 基準電流源
5、5−1〜m、25、25−1〜m、60 電流源
7 第1の電流伝達用MISFET
9 基準電流出力端子
10 第3の電流伝達用MISFET
11 基準電流入力端子
11a 第1の基準電流入力端子
11b 第2の基準電流入力端子
12 第4の電流伝達用MISFET
13 第3のMISFET
15 第4のMISFET
16 抵抗
17 第5のMISFET
19 第6のMISFET
20 第1の半導体チップ
22 第2の半導体チップ
23 第7のMISFET
27 第2の電流伝達用MISFET
33、33a 第8のMISFET
35、35a 第9のMISFET
37、37a 第10のMISFET
39、39a 第11のMISFET
40、41、59、59−1〜n 電流供給部
43 第12のMISFET
51、51−1〜n 電流供給ユニット
55、55−1〜n 電流分配用MISFET
56 バイアス線
57、57−1〜n 電流入力用MISFET
61、66、79、81 電流伝達用MISFET
62 抵抗
64 スイッチ
68 出力端子
70 第1の半導体チップ
71 第13のMISFET
72 第2の半導体チップ
73 第2の電流分配用MISFET
75 第4の電流伝達用MISFET
76 MISFET領域
76−1 第1のMISFET領域
76−2 第2のMISFET領域
76−3 第3のMISFET領域
77、77−1〜m、80 カスコードMISFET
91 第1のバイアス電流切替スイッチ
92 第2のバイアス電流切替スイッチ
95、95a、95b、99 ダミー電流分配用MISFET
96、96a、96b ダミーバイアス電流切替スイッチ
97、97a、97b、100、101 ダミーバイアス電流切替スイッチ
105 第2の電流入力用MISFET
1, 53 First MISFET
2 Second MISFET
3 MISFET for current input
4,58 Reference current source
5, 5-1 to m, 25, 25-1 to m, 60 Current source
7 MISFET for first current transmission
9 Reference current output terminal
10 Third MISFET for current transmission
11 Reference current input terminal
11a First reference current input terminal
11b Second reference current input terminal
12 MISFET for fourth current transmission
13 Third MISFET
15 4th MISFET
16 resistance
17 Fifth MISFET
19 Sixth MISFET
20 First semiconductor chip
22 Second semiconductor chip
23 Seventh MISFET
27 Second MISFET for current transmission
33, 33a Eighth MISFET
35, 35a Ninth MISFET
37, 37a Tenth MISFET
39, 39a Eleventh MISFET
40, 41, 59, 59-1 to n Current supply unit
43 12th MISFET
51, 51-1 to n Current supply unit
55, 55-1 to MISFET for current distribution
56 Bias line
57, 57-1-n MISFET for current input
61, 66, 79, 81 MISFET for current transmission
62 Resistance
64 switches
68 Output terminal
70 First semiconductor chip
71 13th MISFET
72 Second semiconductor chip
73 Second MISFET for current distribution
75 Fourth MISFET for current transmission
76 MISFET region
76-1 First MISFET region
76-2 Second MISFET region
76-3 Third MISFET region
77, 77-1 to 80, cascode MISFET
91 1st bias current changeover switch
92 Second bias current selector switch
95, 95a, 95b, 99 MISFET for dummy current distribution
96, 96a, 96b Dummy bias current selector switch
97, 97a, 97b, 100, 101 Dummy bias current selector switch
105 MISFET for second current input
Claims (11)
上記第1のMISFETとカレントミラー回路を構成し、上記基準電流を流すための第1導電型の第1の電流分配用MISFETと、
ドレインに上記第1の電流分配用MISFETが接続された第2導電型の第1の電流入力用MISFETと、
上記第1の電流入力用MISFETとカレントミラー回路を構成する第2導電型の電流源用MISFETと、上記電流源用MISFETのそれぞれに接続され、表示データに応じて上記電流源用MISFETを流れる電流をオンまたはオフに切り替えるためのスイッチと、上記スイッチに接続され、上記表示データに応じた電流を表示パネルに出力するための出力端子とを有する複数の電流供給部と
を備え、半導体チップ上に設けられた電流駆動装置であって、
上記第1の電流分配用MISFETと上記第1の電流入力用MISFETとのペアが上記半導体チップにつき複数組み設けられており、
上記第1のMISFETのゲート電極と上記第1の電流分配用MISFETのゲート電極とに共通に接続されるバイアス線をさらに備え、
上記複数の電流供給部内のすべての上記電流源用MISFETのゲート電極とすべての上記第1の電流入力用MISFETのゲート電極とは互いに接続されている、電流駆動装置。 A first MISFET of a first conductivity type in which a reference current flows during driving;
A first current distribution MISFET of a first conductivity type configured to form a current mirror circuit with the first MISFET and to pass the reference current;
A second conductivity type first current input MISFET having a drain connected to the first current distribution MISFET;
A current flowing through the current source MISFET according to display data, connected to the first current input MISFET, the second conductivity type current source MISFET constituting the current mirror circuit, and the current source MISFET. A plurality of current supply units connected to the switch and having an output terminal for outputting a current corresponding to the display data to the display panel. A current driving device provided;
A plurality of pairs of the first current distribution MISFET and the first current input MISFET are provided for the semiconductor chip,
A bias line connected in common to the gate electrode of the first MISFET and the gate electrode of the first current distribution MISFET ;
The current driving device, wherein the gate electrodes of all of the current source MISFETs and all of the first current input MISFETs in the plurality of current supply units are connected to each other .
上記複数の電流供給部のそれぞれは、上記スイッチと上記出力端子との間に介設され、駆動時にはゲート電極に上記表示パネルの電源電圧以下の電圧が印加されてオン状態となる第2導電型の第1のカスコードMISFETを有している、電流駆動装置。 The current driver according to claim 1 ,
Each of the plurality of current supply units is interposed between the switch and the output terminal, and is turned on when a voltage lower than the power supply voltage of the display panel is applied to the gate electrode during driving. A current driving device having the first cascode MISFET.
上記スイッチは、上記電流源用MISFETとカスコード接続を構成し、駆動時のゲート電極に所定の電圧が印加されるか否かによりオンまたはオフに制御される第2のカスコードMISFETである、電流駆動装置。 The current driver according to claim 1 ,
The switch is a second cascode MISFET that forms a cascode connection with the current source MISFET and is controlled to be turned on or off depending on whether or not a predetermined voltage is applied to the gate electrode during driving. apparatus.
上記第1のMISFETに接続され、駆動時に上記基準電流が流れる第1導電型の第2のMISFETと、
上記第1の電流分配用MISFETと上記第1の電流入力用MISFETとの間に設けられ、ゲート電極同士が上記第2のMISFETのゲート電極と共通に接続される第1導電型の第2の電流分配用MISFETと
をさらに備えている、電流駆動装置。 In the current drive device according to any one of claims 1 to 3 ,
A second MISFET of a first conductivity type connected to the first MISFET and through which the reference current flows during driving;
A first conductivity type second MISFET provided between the first current distribution MISFET and the first current input MISFET and having gate electrodes connected in common to the gate electrode of the second MISFET. A current driving device further comprising a current distribution MISFET.
上記第1の電流分配用MISFETと上記第1の電流入力用MISFETとの間に、上記第1の電流分配用MISFETを任意の期間ごとに異なる上記電流入力用MISFETに接続させるように切り替えるための接続切替え手段をさらに備えている、電流駆動装置。 In the current drive device according to any one of claims 1 to 4 ,
Switching between the first current distribution MISFET and the first current input MISFET so that the first current distribution MISFET is connected to a different current input MISFET every arbitrary period. A current driving device further comprising connection switching means.
上記接続切替え手段は、
第1のバイアス電流切替スイッチと、
第2のバイアス電流切替スイッチと
を有している、電流駆動装置。 The current driver according to claim 5 , wherein
The connection switching means is
A first bias current selector switch;
A current driving device having a second bias current changeover switch.
上記第1のMISFET及び上記第1の電流分配用MISFETとカレントミラー回路を構成する第1導電型のダミー電流分配用MISFETと、
上記ダミー電流分配用MISFETと上記電流入力用MISFETとを一時的に接続させるためのダミー接続切替え手段と
をさらに備えている、電流駆動装置。 The current driver according to claim 5 or 6 ,
A first conductivity type dummy current distribution MISFET constituting a current mirror circuit with the first MISFET and the first current distribution MISFET;
A current driving device further comprising dummy connection switching means for temporarily connecting the dummy current distribution MISFET and the current input MISFET.
上記半導体チップ上には、
駆動時に一時的に上記第1のバイアス電流切替スイッチに接続される第1の端子と、
駆動時に一時的に上記第2のバイアス電流切替スイッチに接続される第2の端子と
がさらに設けられている、電流駆動装置。 The current driver according to claim 6 ,
On the semiconductor chip,
A first terminal temporarily connected to the first bias current changeover switch during driving;
And a second terminal that is temporarily connected to the second bias current changeover switch during driving.
上記半導体チップ上には、上記電流源用MISFETがまとまって設けられる複数のMISFET領域が列状に配置されており、
上記複数の電流供給部の各々は、少なくとも2つの上記MISFET領域内に配置されたMISFETを有している、電流駆動装置。 In the current drive device according to any one of claims 1 to 8 ,
On the semiconductor chip, a plurality of MISFET regions in which the current source MISFETs are collectively provided are arranged in a row,
Each of the plurality of current supply units includes a MISFET disposed in at least two of the MISFET regions.
上記バイアス線上であって互いに隣接する上記第1の電流分配用MISFETのゲート電極間に設けられた抵抗素子をさらに備えている、電流駆動装置。 In the current drive device according to any one of claims 1 to 9 ,
A current driving apparatus further comprising a resistance element provided between the gate electrodes of the first current distribution MISFETs adjacent to each other on the bias line.
駆動時に上記基準電流を伝達するための第1導電型の複数の第3の電流分配用MISFETと、
ゲート電極及びドレインが上記複数の第3の電流分配用MISFETのそれぞれに接続される第2導電型の複数の第2の電流入力用MISFETと、
上記第2の電流入力用MISFETとカレントミラー回路を構成し、且つ上記電流源用MISFETのそれぞれと上記スイッチとの間に設けられた第2導電型の第3のカスコードMISFETと
をさらに備えている、電流駆動装置。 In the current drive device according to any one of claims 1 to 10 ,
A plurality of first conductivity type third current distribution MISFETs for transmitting the reference current during driving;
A plurality of second current input MISFETs of a second conductivity type, each having a gate electrode and a drain connected to each of the plurality of third current distribution MISFETs;
The second MISFET for current input and a current mirror circuit are configured, and a third cascode MISFET of a second conductivity type provided between each of the current source MISFETs and the switch is further provided. Current drive.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007280077A JP4754541B2 (en) | 2007-10-29 | 2007-10-29 | Current drive |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007280077A JP4754541B2 (en) | 2007-10-29 | 2007-10-29 | Current drive |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003133342A Division JP2004334124A (en) | 2003-05-12 | 2003-05-12 | Current driving device and display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008058990A JP2008058990A (en) | 2008-03-13 |
JP4754541B2 true JP4754541B2 (en) | 2011-08-24 |
Family
ID=39241698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007280077A Expired - Fee Related JP4754541B2 (en) | 2007-10-29 | 2007-10-29 | Current drive |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4754541B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359296A (en) * | 1993-09-10 | 1994-10-25 | Motorola Inc. | Self-biased cascode current mirror having high voltage swing and low power consumption |
JP5226920B2 (en) * | 2001-08-24 | 2013-07-03 | 旭化成エレクトロニクス株式会社 | Display panel drive circuit |
JP5108187B2 (en) * | 2001-08-22 | 2012-12-26 | 旭化成エレクトロニクス株式会社 | Display panel drive circuit |
EP1434193A4 (en) * | 2001-09-07 | 2009-03-25 | Panasonic Corp | El display, el display driving circuit and image display |
JPWO2003027998A1 (en) * | 2001-09-25 | 2005-01-13 | 松下電器産業株式会社 | EL display device |
JP3810364B2 (en) * | 2002-12-19 | 2006-08-16 | 松下電器産業株式会社 | Display device driver |
-
2007
- 2007-10-29 JP JP2007280077A patent/JP4754541B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008058990A (en) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004334124A (en) | Current driving device and display device | |
KR100443238B1 (en) | Current driver circuit and image display device | |
US7038392B2 (en) | Active-matrix light emitting display and method for obtaining threshold voltage compensation for same | |
JP3810364B2 (en) | Display device driver | |
US8358297B2 (en) | Display apparatus and display-apparatus driving method | |
US8791883B2 (en) | Organic EL display device and control method thereof | |
US7079125B2 (en) | Display device driving circuit and display device | |
US20130088416A1 (en) | OLED Display Driver Circuits and Techniques | |
US20060221005A1 (en) | Display, array substrate, and method of driving display | |
JP4066360B2 (en) | Current drive device and display device | |
JP6124573B2 (en) | Display device | |
JP2006284916A (en) | Display device, array substrate, and method of driving display device | |
KR20140008399A (en) | Oled display drive circuits and techniques | |
JP4889205B2 (en) | Active matrix display device | |
US7639215B2 (en) | El display having a blanking period, scanning period including precharge operation, and display period | |
JP4754541B2 (en) | Current drive | |
US6909410B2 (en) | Driving circuit for a light-emitting element | |
JP4428535B2 (en) | Display device driver | |
JP2005266309A (en) | Image display arrangement | |
JP4619793B2 (en) | Organic EL display | |
JP2004361942A (en) | Active matrix type display device and its driving method | |
JP2005134459A (en) | Tft array substrate, electrooptical device, and electronic equipment using the same | |
US20070160066A1 (en) | Display and method of driving the same | |
JP2005165258A (en) | Display device and driving method therefor | |
JP2007189703A (en) | Output circuit for gradation control and apparatus for inspection thereof, and method for inspecting the output circuit for gradation control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |