JP4749896B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP4749896B2
JP4749896B2 JP2006069637A JP2006069637A JP4749896B2 JP 4749896 B2 JP4749896 B2 JP 4749896B2 JP 2006069637 A JP2006069637 A JP 2006069637A JP 2006069637 A JP2006069637 A JP 2006069637A JP 4749896 B2 JP4749896 B2 JP 4749896B2
Authority
JP
Japan
Prior art keywords
data
raster
image data
pixels
raster data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006069637A
Other languages
Japanese (ja)
Other versions
JP2007251405A (en
Inventor
茂弘 玉木
慎 引野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006069637A priority Critical patent/JP4749896B2/en
Publication of JP2007251405A publication Critical patent/JP2007251405A/en
Application granted granted Critical
Publication of JP4749896B2 publication Critical patent/JP4749896B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、ブロックデータ形態の画像データをラスタデータ形態の画像データに変換して表示用リフレッシュメモリに格納する画像表示装置に関するものである。   The present invention relates to an image display device that converts image data in a block data format into image data in a raster data format and stores the image data in a display refresh memory.

例えば、JPEG(Joint Photographic Experts Group)圧縮方式では、画像データを圧縮するに際して、離散コサイン変換(DCT:Discrete Cosine Transform)を使用する。
DCTの圧縮技術では、画像データを8画素×8画素単位のブロックに分けてデータ(ブロックデータ形態のデータ)を処理するものである。
しかし、表示用モニタ受像機には、画像データをライン単位に連続して入力する必要がある。即ち、表示用モニタ受像機には、画像データを画面走査順序(1画像全体に対して、左から右方向に走査し、かつ、上から下方向に走査する)で連続して入力する必要がある。
したがって、ブロックデータ形態の画像データをラスタデータ形態の画像データに変換し、そのラスタデータ形態の画像データを表示用モニタ受像機に与える必要があり、そのためには、最小、8ライン分の画像データを貯蔵することができるバッファメモリが必要である。
For example, in the JPEG (Joint Photographic Experts Group) compression method, discrete cosine transform (DCT: Discrete Cosine Transform) is used when compressing image data.
In the DCT compression technique, image data is divided into blocks of 8 pixels × 8 pixels and the data (block data format data) is processed.
However, it is necessary to continuously input image data in line units to the display monitor receiver. That is, it is necessary to continuously input image data to the display monitor receiver in the screen scanning order (scanning from left to right and scanning from top to bottom with respect to one entire image). is there.
Therefore, it is necessary to convert the image data in the block data form into the image data in the raster data form, and supply the image data in the raster data form to the display monitor receiver. A buffer memory is needed.

8ライン分の画像データが貯蔵されているバッファメモリから全ての画像データを読み出すまでは、新しい画像データをバッファメモリに格納することができないので、画像データを連続的に処理するには、8ライン分の画像データを貯蔵することができるバッファメモリが更に必要である。
このように、従来の画像表示装置は、8ラインのバッファメモリを2系統用意し、ブロックデータ形態の画像データを一方の8ラインのバッファメモリに書き込んでいる期間中、他方の8ラインのバッファメモリに貯蔵されている画像データをラスタデータ形態で読み出すようにしている。
なお、画像データは、輝度成分Yと色成分U,Vで構成されているので、各々の成分に対して2系統の8ラインバッファメモリが必要である(例えば、特許文献1参照)。
Until new image data cannot be stored in the buffer memory until all the image data is read from the buffer memory in which the image data for 8 lines is stored, 8 lines are required to continuously process the image data. A buffer memory capable of storing a minute amount of image data is further required.
As described above, the conventional image display device prepares two systems of 8-line buffer memories, and writes the block data form image data to one 8-line buffer memory while the other 8-line buffer memory is being written. The image data stored in is read in the form of raster data.
Since the image data is composed of a luminance component Y and color components U and V, two lines of 8-line buffer memory are required for each component (see, for example, Patent Document 1).

以下、従来の画像表示装置の処理内容を具体的に説明する。
例えば、画像表示装置を構成するJPEGデコーダが16画素×8画素の画素群(MCU:Minimum Coded Unit)の画像データをブロックデータ形態で出力するものとする。図3は16画素×8画素からなるMCUの構成を示す説明図である。
ブロックデータ形態の画像データは、サブサンプリング仕様がYUV=4:2:2の場合、1つのMCUの画像データを構成する成分データ(Yデータ(輝度データ)、Uデータ(色データ)、Vデータ(色データ))が、各々、Yデータ(128バイト)→Uデータ(64バイト)→Vデータ(64バイト)の順に、256バイト単位で纏められて出力される形態のデータである。図4はブロックデータ形態の画像データの出力順序を示す説明図である。
The processing contents of the conventional image display apparatus will be specifically described below.
For example, it is assumed that a JPEG decoder constituting an image display device outputs image data of a pixel group (MCU: Minimum Coded Unit) of 16 pixels × 8 pixels in the form of block data. FIG. 3 is an explanatory diagram showing the configuration of an MCU composed of 16 pixels × 8 pixels.
When the sub-sampling specification is YUV = 4: 2: 2, the block data form image data is component data (Y data (luminance data), U data (color data), V data) constituting image data of one MCU. (Color data)) is data that is output in a unit of 256 bytes in the order of Y data (128 bytes) → U data (64 bytes) → V data (64 bytes). FIG. 4 is an explanatory diagram showing the output order of image data in the form of block data.

1つのMCUを構成する3つの成分データ(Yデータ、Uデータ及びVデータのブロックデータ)を点順次に連続して出力されるラスタデータ形態(表示用データ形式)の画像データに変換する場合、図5に示すように、1水平走査有効期間分の画素数×ブロック構成ライン数(8ライン)×輝度・色データバイトサイズ分のバッファメモリ(データ並び替え用メモリ)を用意する。
そして、ブロックデータをバッファメモリに一時的に格納して、そのブロックデータを表示用水平・垂直走査に対応する点順次のラスタデータ形態の画像データに変換し、ラスタデータ形態の画像データを表示用リフレッシュメモリに格納する。
When converting three component data (block data of Y data, U data, and V data) constituting one MCU into image data in a raster data format (display data format) that is output dot-sequentially, As shown in FIG. 5, a buffer memory (data rearrangement memory) corresponding to the number of pixels for one horizontal scanning effective period × the number of block configuration lines (8 lines) × luminance / color data byte size is prepared.
Then, the block data is temporarily stored in the buffer memory, and the block data is converted into dot-sequential raster data image data corresponding to display horizontal / vertical scanning, and the raster data image data is displayed. Store in refresh memory.

ただし、バッファメモリに書き込まれた640列画素×8行画素分のブロックデータが、そのバッファメモリからラスタデータ形態の画像データとして出力が完了するまでは、新しいブロックデータをバッファメモリに書き込んで更新することができない。
このため、JPEGデコーダは、ブロックデータを1バイト/クロックの更新速度で1フレーム連続して出力することができるが、640列画素×8行画素のブロックデータを書き込んだ後、640列画素×8行画素のブロックデータがラスタデータ形態の画像データとして出力が完了するまでは待機する動作となる。また、ラスタデータ形態の画像データの出力も同様に、640列画素×8行画素のブロックデータの書き込みが終了するまでは出力を待機する動作となり、出力速度が半減する。
However, new block data is written to the buffer memory and updated until the output of the block data of 640 columns × 8 rows written in the buffer memory as image data in the form of raster data from the buffer memory is completed. I can't.
For this reason, the JPEG decoder can output block data continuously for one frame at an update rate of 1 byte / clock, but after writing block data of 640 column pixels × 8 rows of pixels, 640 column pixels × 8 The operation is to wait until the block pixel block data is output as raster data image data. Similarly, the output of image data in the form of raster data is an operation of waiting for the output until the writing of the block data of 640 columns × 8 rows is completed, and the output speed is halved.

そこで、従来の画像表示装置は、図6に示すように、待ち時間なく変換動作を実行して出力期間を最小にするために、640列画素×8行画素×2バンク(系統)を格納することができるバッファメモリ(データ並び替え用メモリ)を用意し、2系統のバッファメモリに対して、交互に書き込みと読み出しを切り替える構成を取っている。
なお、表示用リフレッシュメモリにラスタデータ形態の画像データを書き込む処理は、図7に示すように、ラスタデータ形態の画像データが、1水平走査有効期間分の連続した画素データストリーム形態のラスタデータであることを前提として設計されているので、1水平走査有効期間分の画素数(640画素)×ブロック構成ライン数(8ライン)×輝度・色データバイトサイズ(2バイト)分のバッファメモリ(データ並び替え用メモリ)を複数系統(2系統)設ける構成にしている。即ち、20480バイトのバッファメモリ(データ並び替え用メモリ)を設ける構成にしている。
Therefore, as shown in FIG. 6, the conventional image display apparatus stores 640 columns × 8 rows × 2 banks (system) in order to perform the conversion operation without waiting time and minimize the output period. A buffer memory (data rearranging memory) that can be used is prepared, and a configuration is adopted in which writing and reading are alternately switched for two buffer memories.
As shown in FIG. 7, the processing for writing the image data in the raster data format into the display refresh memory is as follows. The raster data format image data is raster data in the form of a continuous pixel data stream for one horizontal scanning effective period. Since it is designed on the assumption that there is a buffer memory (data for the number of pixels for one horizontal scanning effective period (640 pixels) x the number of block configuration lines (8 lines) x luminance / color data byte size (2 bytes) The rearrangement memory is provided with a plurality of systems (two systems). That is, a 20480-byte buffer memory (data rearrangement memory) is provided.

特開2004−159330号公報(第7頁〜第8頁、図1)JP 2004-159330 A (pages 7 to 8, FIG. 1)

従来の画像表示装置は以上のように構成されているので、ラスタデータ形態の画像データが、1水平走査有効期間分の連続した画素データストリーム形態のラスタデータであることを前提として設計されている。そのため、出力速度の半減を回避するには、数多くのバッファメモリ(データ並び替え用メモリ)を用意する必要があり、コスト高を招くなどの課題があった。   Since the conventional image display device is configured as described above, it is designed on the assumption that image data in the form of raster data is raster data in the form of a continuous pixel data stream for one horizontal scanning effective period. . Therefore, in order to avoid halving the output speed, it is necessary to prepare a large number of buffer memories (data rearranging memories), and there is a problem that the cost is increased.

この発明は上記のような課題を解決するためになされたもので、数多くのバッファメモリを用意することなく、出力速度の半減を回避することができる画像表示装置を得ることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an image display apparatus that can avoid half of the output speed without preparing a large number of buffer memories.

この発明に係る画像表示装置は、画像データ変換手段が、ブロックデータが到来する順番を特定する変数である水平方向のMCUの数、ブロックデータの識別番号、ブロックデータ内の垂直方向画素数及び水平方向画素数を用いて、ラスタデータの出力順番に対応するメモリ書き込みアドレスを演算し、マッピング手段によりラスタデータの読み出し処理が行われていない方のバッファメモリにおける上記メモリ書き込みアドレスに、ブロックデータの書き込み処理を実施することで、ラスタデータをバッファメモリに格納し、マッピング手段が、画像データ変換手段により書き込み処理が行われていない方のバッファメモリからラスタデータを読み出し、表示用リフレッシュメモリにおける水平方向の先頭アドレスから終端アドレスに至るまで、水平方向に連続するアドレスにラスタデータを順番に書き込み、その終端アドレスまでラスタデータの書き込みを終えると、垂直方向に1つ下のラインにおいて、水平方向の先頭アドレスから終端アドレスに至るまで、水平方向に連続するアドレスにラスタデータを順番に書き込むようにしたものである。 In the image display device according to the present invention, the image data conversion means is a variable for specifying the order in which block data arrives, the number of horizontal MCUs, the block data identification number, the number of vertical pixels in the block data, and the horizontal Using the number of directional pixels, the memory write address corresponding to the raster data output order is calculated, and the block data is written to the memory write address in the buffer memory on which the raster data is not read by the mapping means. By executing the processing, the raster data is stored in the buffer memory, and the mapping means reads the raster data from the buffer memory that has not been written by the image data conversion means, and the horizontal direction in the display refresh memory From start address to end address Then, when the raster data is sequentially written to the addresses that are continuous in the horizontal direction and the writing of the raster data to the end address is finished, in the line one line down in the vertical direction, from the horizontal start address to the end address, Raster data is sequentially written at addresses that are continuous in the horizontal direction.

この発明によれば、画像データ変換手段が、ブロックデータが到来する順番を特定する変数である水平方向のMCUの数、ブロックデータの識別番号、ブロックデータ内の垂直方向画素数及び水平方向画素数を用いて、ラスタデータの出力順番に対応するメモリ書き込みアドレスを演算し、マッピング手段によりラスタデータの読み出し処理が行われていない方のバッファメモリにおける上記メモリ書き込みアドレスに、ブロックデータの書き込み処理を実施することで、ラスタデータをバッファメモリに格納し、マッピング手段が、画像データ変換手段により書き込み処理が行われていない方のバッファメモリからラスタデータを読み出し、表示用リフレッシュメモリにおける水平方向の先頭アドレスから終端アドレスに至るまで、水平方向に連続するアドレスにラスタデータを順番に書き込み、その終端アドレスまでラスタデータの書き込みを終えると、垂直方向に1つ下のラインにおいて、水平方向の先頭アドレスから終端アドレスに至るまで、水平方向に連続するアドレスにラスタデータを順番に書き込むように構成したので、数多くのバッファメモリを用意することなく、出力速度の半減を回避することができる効果がある。

According to this invention, the image data conversion means is a variable that specifies the order of arrival of block data, the number of horizontal MCUs, the block data identification number, the number of vertical pixels in the block data, and the number of horizontal pixels. Is used to calculate the memory write address corresponding to the output order of the raster data, and the block data write processing is performed at the memory write address in the buffer memory that is not subjected to the raster data read processing by the mapping means. Thus, the raster data is stored in the buffer memory, and the mapping means reads the raster data from the buffer memory that has not been written by the image data conversion means, and starts from the horizontal start address in the display refresh memory. Horizontal to the end address When the raster data is written sequentially to the consecutive addresses, and the raster data is written up to the end address, it continues in the horizontal direction from the top address to the end address in the horizontal direction on the next line in the vertical direction. Since the raster data is sequentially written to the addresses to be written , there is an effect that half of the output speed can be avoided without preparing many buffer memories.

実施の形態1.
図1はこの発明の実施の形態1による画像表示装置の構成及びデータ変換動作を示す説明図であり、図において、JPEGデコーダ1は複数の画素から構成されている画素群(MCU:Minimum Coded Unit)の画像データ、即ち、JPEG圧縮方式で圧縮されているMCUの画像データを入力し、MCUの画像データを画素の輝度成分Y及び色差成分U,V毎に纏めてブロックデータ形態の画像データ(以下、ブロックデータという)を出力する。なお、JPEGデコーダ1はデコード手段を構成している。
画像データ変換部2はJPEGデコーダ1から出力されたブロックデータをMCUを構成している画素の点順次に対応するラスタデータ形態の画像データ(以下、ラスタデータという)に変換する処理を実施する。なお、画像データ変換部2は画像データ変換手段を構成している。
Embodiment 1 FIG.
FIG. 1 is an explanatory diagram showing a configuration and data conversion operation of an image display device according to Embodiment 1 of the present invention. In FIG. 1, a JPEG decoder 1 is a pixel group (MCU: Minimum Coded Unit) composed of a plurality of pixels. ) Image data, that is, MCU image data compressed by the JPEG compression method, and the MCU image data is grouped for each of the luminance component Y and the color difference components U and V of the pixel image data ( (Hereinafter referred to as block data). The JPEG decoder 1 constitutes decoding means.
The image data converter 2 performs a process of converting the block data output from the JPEG decoder 1 into raster data image data (hereinafter referred to as raster data) corresponding to the dot sequence of the pixels constituting the MCU. The image data conversion unit 2 constitutes image data conversion means.

バッファメモリ3は画像データ変換部2により変換されたラスタデータを一時的に格納するデータ並び替え用メモリである。
マッピング部4はラスタデータのメモリマッピングが表示用水平・垂直走査に対応するように、バッファメモリ3に格納されているラスタデータをSDRAM5に格納する処理を実施する。なお、バッファメモリ3及びマッピング部4からマッピング手段が構成されている。
SDRAM5はラスタデータを格納する表示用リフレッシュメモリである。
The buffer memory 3 is a data rearrangement memory that temporarily stores raster data converted by the image data conversion unit 2.
The mapping unit 4 performs a process of storing the raster data stored in the buffer memory 3 in the SDRAM 5 so that the memory mapping of the raster data corresponds to the horizontal / vertical scanning for display. The buffer memory 3 and the mapping unit 4 constitute mapping means.
The SDRAM 5 is a display refresh memory that stores raster data.

次に動作について説明する。
JPEGデコーダ1は、JPEG圧縮方式で圧縮されているMCUの画像データを入力すると、MCUの画像データを画素の輝度成分Y及び色差成分U,V毎に纏めてブロックデータを出力する。
即ち、JPEGデコーダ1は、MCUの画像データを構成するYデータ(輝度データ)、Uデータ(色データ)、Vデータ(色データ)のデータ比YUVが4:2:2である場合、図4に示すアドレス順00(16進)→FF(16進)で、Yデータ(128バイト)・Uデータ(64バイト)・Vデータ(64バイト)をそれぞれ纏めて、合計256バイトのブロックデータをMCU毎に出力する。
なお、1つのMCUは、図3で示すように、表示画面に対応させると、16画素×8ラインの画面を占めており、水平方向40MCU×垂直方向60MCUでVGAサイズの1表示画面を構成するものである。
Next, the operation will be described.
When the JPEG decoder 1 receives MCU image data compressed by the JPEG compression method, the JPEG decoder 1 collects the MCU image data for each of the pixel luminance component Y and the color difference components U and V, and outputs block data.
That is, when the data ratio YUV of the Y data (luminance data), U data (color data), and V data (color data) constituting the image data of the MCU is 4: 2: 2, the JPEG decoder 1 is shown in FIG. In the order of addresses 00 (hexadecimal) → FF (hexadecimal) shown in Fig. 8, Y data (128 bytes), U data (64 bytes), and V data (64 bytes) are collected, and block data of a total of 256 bytes is converted into MCU. Output every time.
As shown in FIG. 3, one MCU occupies a screen of 16 pixels × 8 lines when corresponding to the display screen, and constitutes one display screen of VGA size with horizontal MCU 40 × vertical 60 MCU. Is.

画像データ変換部2は、JPEGデコーダ1からブロックデータを受けると、そのブロックデータをMCUを構成している画素の点順次に対応するラスタデータに変換する処理を実施する。
即ち、画像データ変換部2は、マッピング部4が読み出しアドレスを0から1ずつインクリメントしながら、バッファメモリ3からデータを読み出せば、点順次の走査(U・Y・V・Y・・・)になるように、JPEGデコーダ1から出力されるブロックデータの到来順序に基づいてバッファメモリ3に対する書き込みアドレスを演算する。
When the image data conversion unit 2 receives block data from the JPEG decoder 1, the image data conversion unit 2 performs a process of converting the block data into raster data corresponding to the dot sequence of the pixels constituting the MCU.
That is, the image data conversion unit 2 performs dot-sequential scanning (U · Y · V · Y...) If the mapping unit 4 reads the data from the buffer memory 3 while incrementing the read address by 1 from 0. Based on the arrival order of the block data output from the JPEG decoder 1, the write address for the buffer memory 3 is calculated.

画像データ変換部2は、JPEGデコーダ1からブロックデータを受ける毎に、バッファメモリ3に対する書き込みアドレスを演算するが、その書き込みアドレスにデータを書き込むと、結果的に、ラスタデータがバッファメモリ3に格納されることになる。
なお、この実施の形態1では、256バイトのバッファメモリ3が2系統用意されている。その理由は、JPEGデコーダ1から出力されるブロックデータを待たせることなく、連続して交互に書き込みと読み出しアクセスをできるようにして、変換動作速度を最大にするためである。
Each time the block data is received from the JPEG decoder 1, the image data converter 2 calculates a write address for the buffer memory 3. When data is written to the write address, the raster data is stored in the buffer memory 3 as a result. Will be.
In the first embodiment, two systems of 256-byte buffer memory 3 are prepared. The reason is that the block operation data output from the JPEG decoder 1 can be continuously and alternately written and read out without waiting for the block data to maximize the conversion operation speed.

この実施の形態1では、画像データ変換部2がブロックデータをラスタデータに変換して、そのラスタデータをバッファメモリ3に格納し、マッピング部4がバッファメモリ3に格納されているラスタデータを読み出すものについて説明するが、画像データ変換部2がブロックデータをバッファメモリ3に格納し、マッピング部4がバッファメモリ3に格納されているブロックデータを読み出す際に、そのブロックデータをラスタデータに変換するようにしてもよい。   In the first embodiment, the image data conversion unit 2 converts block data into raster data, stores the raster data in the buffer memory 3, and the mapping unit 4 reads the raster data stored in the buffer memory 3. The image data conversion unit 2 stores block data in the buffer memory 3 and the mapping unit 4 converts the block data into raster data when reading out the block data stored in the buffer memory 3. You may do it.

以下、画像データ変換部2がブロックデータをラスタデータに変換する処理を具体的に説明する。
まず、ブロックデータが到来する順番を、水平方向のMCUの数MH、データブロック(block0_Y、block1_Y、block0,1_U、block0,1_V)の識別番号G、データブロック内の垂直方向画素数L、データブロック内の水平方向画素数Pを変数とする下記の式(1)で表現する。
256MH+64G+8L+P=0〜511バイト (1)
ただし、
MH:0〜1 …1MH=4G
G :0〜3 …1G=8L
0→block0_Y
1→block1_Y
2→block0,1_U
3→block0,1_V
L :0〜7 …1L=8P
P :0〜7
Hereinafter, the process in which the image data conversion unit 2 converts block data into raster data will be specifically described.
First, the order of arrival of block data is the number of MCUs MH in the horizontal direction, the identification number G of the data block (block 0_Y, block 1_Y, block 0, 1_U, block 0, 1_V), the number of vertical pixels L in the data block, the data block Is expressed by the following equation (1) using the horizontal pixel number P as a variable.
256MH + 64G + 8L + P = 0 to 511 bytes (1)
However,
MH: 0 to 1 ... 1MH = 4G
G: 0-3 ... 1G = 8L
0 → block0_Y
1 → block1_Y
2 → block0,1_U
3 → block0, 1_V
L: 0-7 ... 1L = 8P
P: 0 to 7

次に、MCUの画素構成を走査するラスタデータの出力順番を、水平方向のMCUの数MH、データブロック内の垂直方向画素数L、1MCU内のYUV(Y:U:V=4:2:2)のサイクル数W、1サイクルのYUV(Y:U:V=4:2:2)のデータ順番Nを変数とする下記の式(2)で表現する。
256MH+32L+4W+N=0〜511バイト (2)
ただし、
MH:0〜1 …1MH=8L
L :0〜7 …1L=8W
(1MCUはITU−R.656形式のデータの8サイクル=32バイトのデータの8行分で構成される)
W :0〜7(16画素/MCU÷2画素/サイクル) …1W=4N
N :0〜3
0→Uデータ
1→Y偶数データ
2→Vデータ
3→Y奇数データ
Next, the output order of raster data for scanning the pixel configuration of the MCU is as follows: the number of MCUs in the horizontal direction MH, the number of vertical pixels L in the data block, and the YUV in the MCU (Y: U: V = 4: 2: It is expressed by the following formula (2) using the data number N of 2) cycle number W and 1 cycle YUV (Y: U: V = 4: 2: 2) as a variable.
256MH + 32L + 4W + N = 0 to 511 bytes (2)
However,
MH: 0 to 1 ... 1MH = 8L
L: 0-7 ... 1L = 8W
(1 MCU is composed of 8 rows of ITU-R.656 format data = 8 rows of 32 bytes of data)
W: 0 to 7 (16 pixels / MCU / 2 pixels / cycle) 1W = 4N
N: 0 to 3
0 → U data 1 → Y even data 2 → V data 3 → Y odd data

画像データ変換部2は、JPEGデコーダ1から出力されるブロックデータの順番を計数して、上記の式(1)を構成する変数[MH,G,L,P]を生成する。
そして、画像データ変換部2は、式(1)を構成する変数で式(2)を構成する変数[MH,L,W,N]を導出して、MCUの画素構成を走査するラスタデータの出力順番に対応するメモリ書き込みアドレスADRS[8..0]を生成する。
ADRS[8..0]=256MH[0] +32L[2..0] +4W[2..0] +N[1..0];
case G is
when 0 => W[2..0]=P[2..1]+0; N[1..0]=(P[0],1);
when 1 => W[2..0]=P[2..1]+4; N[1..0]=(P[0],1);
when 2 => W[2..0]=P[2..0]; N[1..0]=0;
when 3 => W[2..0]=P[2..0]; N[1..0]=2;
end case;
The image data conversion unit 2 counts the order of the block data output from the JPEG decoder 1 and generates variables [MH, G, L, P] constituting the above equation (1).
Then, the image data conversion unit 2 derives variables [MH, L, W, N] constituting the equation (2) from the variables constituting the equation (1), and raster data for scanning the pixel configuration of the MCU. Memory write address ADRS [8. . 0] is generated.
ADRS [8..0] = 256MH [0] + 32L [2..0] + 4W [2..0] + N [1..0];
case G is
when 0 => W [2..0] = P [2..1] +0; N [1..0] = (P [0], 1);
when 1 => W [2..0] = P [2..1] +4; N [1..0] = (P [0], 1);
when 2 => W [2..0] = P [2..0]; N [1..0] = 0;
when 3 => W [2..0] = P [2..0]; N [1..0] = 2;
end case;

画像データ変換部2は、上記のようにして、メモリ書き込みアドレスADRS[8..0]を生成すると、そのアドレスADRS[8..0]にブロックデータの書き込み処理を実施することにより、ラスタデータをバッファメモリ3に格納する。   As described above, the image data converter 2 reads the memory write address ADRS [8. . 0] is generated, its address ADRS [8. . 0], the raster data is stored in the buffer memory 3 by executing the block data writing process.

マッピング部4は、画像データ変換部2がラスタデータをバッファメモリ3に格納すると、ラスタデータのメモリマッピングが表示用水平・垂直走査に対応するように、バッファメモリ3に格納されているラスタデータをSDRAM5に格納する処理を実施する。
以下、SDRAM5に対するマッピング部4の書き込み処理を具体的に説明する。
When the image data conversion unit 2 stores the raster data in the buffer memory 3, the mapping unit 4 converts the raster data stored in the buffer memory 3 so that the memory mapping of the raster data corresponds to the horizontal / vertical scanning for display. A process of storing in the SDRAM 5 is performed.
Hereinafter, the writing process of the mapping unit 4 to the SDRAM 5 will be specifically described.

マッピング部4の書き込み処理は、最初に、図2に示す同期タイミングsync_FP、sync_MV、sync_MCU、sync_MHの発生にしたがって先頭アドレスofstx(0×8+0〜7)+0を算出する。
先頭アドレスofstx(0×8+0〜7)+0を算出すると、以降の連続するアドレスに、16画素分のデータ(32バイト)を格納する動作を8ライン分繰返し実行し、その後、先頭アドレスofstx(0×8+0〜7)+1×32を算出する。
また、先頭アドレスofstx(0×8+0〜7)+1×32を算出すると、以降の連続するアドレスに、16画素分のデータ(32バイト)を格納する動作を8ライン分繰返して実行する。
その次に、先頭アドレスofstx(0×8+0〜7)+2×32を算出し、以降の連続するアドレスに、16画素分のデータ(32バイト)を格納する動作を8ライン分繰返して実行する。
In the writing process of the mapping unit 4, first, the head address ofstx (0 × 8 + 0 to 7) +0 is calculated according to the generation of the synchronization timings sync_FP, sync_MV, sync_MCU, sync_MH shown in FIG.
When the start address ofstx (0 × 8 + 0 to 7) +0 is calculated, the operation of storing 16 pixels of data (32 bytes) in successive addresses is repeated for 8 lines, and then the start address ofstx (0 X8 + 0-7) + 1x32 is calculated.
When the head address ofstx (0 × 8 + 0 to 7) + 1 × 32 is calculated, the operation of storing data for 16 pixels (32 bytes) at successive addresses is repeated for 8 lines.
Next, the head address ofstx (0 × 8 + 0 to 7) + 2 × 32 is calculated, and the operation of storing 16 pixels of data (32 bytes) at successive addresses is repeated for 8 lines.

このように、マッピング部4は、図2に示す同期タイミングsync_FP、sync_MV、sync_MCU、sync_MHの発生回数を評価することで、計数変数MV(0〜59)、MCU(0〜39)、MH(0〜7)を生成することにより、先頭アドレスofstx(MV×8+MH)+MCU×32を算出して、以降の連続するアドレスに、16画素分のデータ(32バイト)を格納する動作を8ライン分繰返し実行する。
こうして、1MCU毎に、水平方向40MCU×垂直方向60MCUについて動作を実行して、VGAサイズの1表示画面に相当するラスタデータをSDRAM5に格納する一方で、表示タイミングに同期してSDRAM5からラスタデータを読み出すことにより、画面走査順序のラスタデータ形態の表示出力データが得られる。
As described above, the mapping unit 4 evaluates the number of occurrences of the synchronization timings sync_FP, sync_MV, sync_MCU, and sync_MH shown in FIG. 2, so that the counting variables MV (0 to 59), MCU (0 to 39), MH (0 ~ 7) is generated, the head address ofstx (MV × 8 + MH) + MCU × 32 is calculated, and the operation of storing 16 pixels of data (32 bytes) at successive addresses is repeated for 8 lines. Execute.
Thus, for each MCU, the operation is performed for 40 MCUs in the horizontal direction × 60 MCUs in the vertical direction, and the raster data corresponding to one display screen of VGA size is stored in the SDRAM 5, while the raster data from the SDRAM 5 is synchronized with the display timing. By reading, display output data in the form of raster data in the screen scanning order is obtained.

以上で明らかなように、この実施の形態1によれば、JPEGデコーダ1から出力されたブロックデータをMCUを構成している画素の点順次に対応するラスタデータに変換して、そのラスタデータをバッファメモリ3に格納する画像データ変換部2を設け、マッピング部4がラスタデータのメモリマッピングが表示用水平・垂直走査に対応するように、バッファメモリ3に格納されているラスタデータをSDRAM5に格納するように構成したので、数多くのバッファメモリを用意することなく、出力速度の半減を回避することができる効果を奏する。   As is apparent from the above, according to the first embodiment, the block data output from the JPEG decoder 1 is converted into raster data corresponding to the dot sequence of the pixels constituting the MCU, and the raster data is converted into the raster data. An image data conversion unit 2 to be stored in the buffer memory 3 is provided, and the mapping unit 4 stores the raster data stored in the buffer memory 3 in the SDRAM 5 so that the memory mapping of the raster data corresponds to the horizontal / vertical scanning for display. Thus, the output speed can be halved without preparing a large number of buffer memories.

即ち、この実施の形態1によれば、1MCU(256バイト)×2系統の計4,096ビットのバッファメモリ3を使用するだけで、JPEGデコーダ1が出力するブロックデータを保持する時間が極力少なくなるようにMCU単位のラスタデータを生成し、それに合わせた表示メモリコントロール機能を適用することにより、所要のバッファメモリ3のメモリ容量を従来の163,840ビット(20,480バイト)から4,096ビット(512バイト)にまで削減してコストを抑えることができる。   That is, according to the first embodiment, the time for holding the block data output from the JPEG decoder 1 is minimized as much as possible by using only a total of 4,096 bits of buffer memory 3 of 1 MCU (256 bytes) × 2 systems. Thus, by generating raster data in MCU units and applying a display memory control function according to the raster data, the required memory capacity of the buffer memory 3 is reduced from the conventional 163,840 bits (20,480 bytes) to 4,096. The cost can be reduced by reducing the number of bits to 512 bytes.

この発明の実施の形態1による画像表示装置の構成及びデータ変換動作を示す説明図である。It is explanatory drawing which shows the structure and data conversion operation | movement of an image display apparatus by Embodiment 1 of this invention. SDRAMに対するラスタデータの書込処理を示す説明図である。It is explanatory drawing which shows the write-in process of the raster data with respect to SDRAM. 16画素×8画素からなるMCUの構成を示す説明図である。It is explanatory drawing which shows the structure of MCU which consists of 16 pixels x 8 pixels. ブロックデータ形態の画像データの出力順序を示す説明図である。It is explanatory drawing which shows the output order of the image data of a block data form. 従来の画像表示装置の構成及びデータ変換動作を示す説明図である。It is explanatory drawing which shows the structure and data conversion operation | movement of the conventional image display apparatus. 従来の画像表示装置の構成及びデータ変換動作を示す説明図である。It is explanatory drawing which shows the structure and data conversion operation | movement of the conventional image display apparatus. 従来の画像表示装置の構成及びデータ変換動作を示す説明図である。It is explanatory drawing which shows the structure and data conversion operation | movement of the conventional image display apparatus.

符号の説明Explanation of symbols

1 JPEGデコーダ(デコード手段)、2 画像データ変換部(画像データ変換手段)、3 バッファメモリ(マッピング手段)、4 マッピング部(マッピング手段)、5 SDRAM(表示用リフレッシュメモリ)。   1 JPEG decoder (decoding unit), 2 image data conversion unit (image data conversion unit), 3 buffer memory (mapping unit), 4 mapping unit (mapping unit), 5 SDRAM (refresh memory for display).

Claims (3)

複数の画素から構成されている画素群であるMCUの画像データを入力し、上記MCUの画像データを画素の輝度成分及び色差成分毎に纏めてブロックデータ形態の画像データであるブロックデータを出力するデコード手段と、上記デコード手段から出力されたブロックデータを、上記MCUを構成している画素の点順次に対応するラスタデータ形態の画像データに変換する画像データ変換手段と、上記画像データ変換手段により変換されたラスタデータ形態の画像データであるラスタデータを一時的に格納するバッファメモリと、上記バッファメモリに格納されているラスタデータを読み出し、上記ラスタデータのメモリマッピングが表示用水平・垂直走査対応するように上記ラスタデータを表示用リフレッシュメモリに格納するマッピング手段とを備え、
上記バッファメモリは、2系統用意されており、
上記画像データ変換手段は、上記ブロックデータが到来する順番を特定する変数である水平方向の上記MCUの数、上記ブロックデータの識別番号、上記ブロックデータ内の垂直方向画素数及び水平方向画素数を用いて、上記ラスタデータの出力順番に対応するメモリ書き込みアドレスを演算し、上記マッピング手段によりラスタデータの読み出し処理が行われていない方のバッファメモリにおける上記メモリ書き込みアドレスに、上記ブロックデータの書き込み処理を実施することで、上記ラスタデータを上記バッファメモリに格納し、
上記マッピング手段は、上記画像データ変換手段により書き込み処理が行われていない方のバッファメモリからラスタデータを読み出し、上記表示用リフレッシュメモリにおける水平方向の先頭アドレスから終端アドレスに至るまで、水平方向に連続するアドレスに上記ラスタデータを順番に書き込み、その終端アドレスまでラスタデータの書き込みを終えると、垂直方向に1つ下のラインにおいて、水平方向の先頭アドレスから終端アドレスに至るまで、水平方向に連続するアドレスに上記ラスタデータを順番に書き込むことを特徴とする画像表示装置。
Inputting image data of the MCU is a group of pixels and a plurality of pixels, collectively image data of the MCU for each luminance and chrominance of the pixel, outputs the block data is image data of the block data forms Decoding means, image data conversion means for converting the block data output from the decoding means into image data in a raster data format corresponding to the dot sequence of the pixels constituting the MCU , and the image data conversion means A raster memory that temporarily stores raster data , which is image data in the form of raster data converted by, and raster data stored in the buffer memory are read out, and the memory mapping of the raster data is used for horizontal and vertical scanning for display. map for storing the raster data so as to correspond to the display refresh memory and For example Bei and packaging means,
Two systems of buffer memory are prepared,
The image data converting means calculates the number of the MCUs in the horizontal direction, the identification number of the block data, the number of vertical pixels and the number of horizontal pixels in the block data, which are variables specifying the order in which the block data arrives. The memory write address corresponding to the output order of the raster data is calculated, and the block data write process is performed on the memory write address in the buffer memory that is not subjected to the raster data read process by the mapping means. To store the raster data in the buffer memory,
The mapping means reads raster data from the buffer memory that has not been written by the image data conversion means, and continues in the horizontal direction from the horizontal start address to the end address in the display refresh memory. When the raster data is sequentially written to the address to be written and the raster data is written to the end address, the raster data continues in the horizontal direction from the top address to the end address in the horizontal direction on the next line in the vertical direction. An image display device, wherein the raster data is sequentially written to an address.
デコード手段は、JPEG圧縮方式で圧縮されている画素群の画像データを入力することを特徴とする請求項1記載の画像表示装置。   2. The image display device according to claim 1, wherein the decoding means inputs image data of a pixel group compressed by the JPEG compression method. デコード手段は、画素群の画像データを構成する輝度データ、U色データ及びV色データのデータ比が4対2対2であり、画素群を構成している画素の個数が水平方向に16画素で垂直方向に8画素であることを特徴とする請求項1または請求項2記載の画像表示装置。   In the decoding means, the data ratio of luminance data, U color data, and V color data constituting the image data of the pixel group is 4 to 2: 2, and the number of pixels constituting the pixel group is 16 pixels in the horizontal direction. 3. The image display device according to claim 1, wherein the number of pixels is eight in the vertical direction.
JP2006069637A 2006-03-14 2006-03-14 Image display device Expired - Fee Related JP4749896B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069637A JP4749896B2 (en) 2006-03-14 2006-03-14 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069637A JP4749896B2 (en) 2006-03-14 2006-03-14 Image display device

Publications (2)

Publication Number Publication Date
JP2007251405A JP2007251405A (en) 2007-09-27
JP4749896B2 true JP4749896B2 (en) 2011-08-17

Family

ID=38595265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069637A Expired - Fee Related JP4749896B2 (en) 2006-03-14 2006-03-14 Image display device

Country Status (1)

Country Link
JP (1) JP4749896B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1042286A (en) * 1996-07-19 1998-02-13 Canon Inc Device and method for processing image and computer readable memory device
JP4280319B2 (en) * 1998-03-11 2009-06-17 キヤノン株式会社 Image processing apparatus, image processing method, and computer-readable storage medium

Also Published As

Publication number Publication date
JP2007251405A (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP2008506295A (en) Method and system for displaying a series of image frames
JP4971442B2 (en) Image processing apparatus and method for pixel data conversion
US9786025B2 (en) Image processing device which performs format conversion on decoded image data
JP2007293533A (en) Processor system and data transfer method
CN102740039A (en) Image processing apparatus that enables to reduce memory capacity and memory bandwidth
CN101867808B (en) Method for accessing image data and relevant device thereof
JP4749896B2 (en) Image display device
JPH1155676A (en) Moving image data coder employing synchronization type memory
JP2001285644A (en) Control method for line memory
JP4270169B2 (en) Method and apparatus for transforming an image without using a line buffer
JP2000324337A (en) Image magnification and reducing device
JP2001195347A (en) Dma transfer device
US20100254618A1 (en) Method for Accessing Image Data and Related Apparatus
JPH10262220A (en) Semiconductor integrated circuit
JP3333336B2 (en) Encoding / decoding device
JP2000322566A (en) Image display device and its controlling method
US7382924B2 (en) Pixel reordering and selection logic
JP2007020112A (en) Image signal processing apparatus, image signal processing method and imaging device
JP5125205B2 (en) Data signal processing device, image processing device, image output device, and data signal processing method
JP2751143B2 (en) Image processing system
JPH0955869A (en) Device and method for synchronizing picture
JP2006141001A (en) Image processing apparatus reduced in power consumption and method
JP2020195038A (en) Image processing apparatus, image processing method, and program
JPH07225562A (en) Scan converter
JPH10136405A (en) Device and method for processing image

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070921

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees