JP4746948B2 - Electronic component mounting apparatus and mounting method - Google Patents

Electronic component mounting apparatus and mounting method Download PDF

Info

Publication number
JP4746948B2
JP4746948B2 JP2005273941A JP2005273941A JP4746948B2 JP 4746948 B2 JP4746948 B2 JP 4746948B2 JP 2005273941 A JP2005273941 A JP 2005273941A JP 2005273941 A JP2005273941 A JP 2005273941A JP 4746948 B2 JP4746948 B2 JP 4746948B2
Authority
JP
Japan
Prior art keywords
substrate
electronic component
mounting
imaging
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005273941A
Other languages
Japanese (ja)
Other versions
JP2007088149A (en
Inventor
勇 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2005273941A priority Critical patent/JP4746948B2/en
Publication of JP2007088149A publication Critical patent/JP2007088149A/en
Application granted granted Critical
Publication of JP4746948B2 publication Critical patent/JP4746948B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は基板に電子部品としての半導体チップを、これら基板と半導体チップとに熱と圧力を加えながら実装する電子部品の実装装置及び実装方法に関する。   The present invention relates to an electronic component mounting apparatus and mounting method for mounting a semiconductor chip as an electronic component on a substrate while applying heat and pressure to the substrate and the semiconductor chip.

電子部品としての半導体チップを基板に実装する場合、いわゆるフリップチップ方式の実装装置が用いられる。この実装装置はウエハステージを備えている。このウエハステージには粘着シートに貼られた半導体ウエハが保持されている。この半導体ウエハはさいの目状の多数の半導体チップに切断されている。   When a semiconductor chip as an electronic component is mounted on a substrate, a so-called flip chip type mounting apparatus is used. This mounting apparatus includes a wafer stage. A semiconductor wafer affixed to the adhesive sheet is held on the wafer stage. This semiconductor wafer is cut into a large number of dice-shaped semiconductor chips.

上記ウエハステージからはピックアップツールによって半導体チップが1つずつ取り出される。ピックアップツールは半導体チップを取り出してから上下方向に180度回転して上記半導体チップを反転させる。つまり、バンプが形成された面を下に向ける。   Semiconductor chips are taken out from the wafer stage one by one by a pickup tool. The pick-up tool takes out the semiconductor chip and then rotates 180 degrees in the vertical direction to invert the semiconductor chip. That is, the surface on which the bump is formed faces downward.

反転された半導体チップはバンプが形成された面を下にしてX、Y及びZ方向に駆動される実装ツールに受け渡される。半導体チップを受けた実装ツールは搬送手段によって搬送されて位置決めされた基板の上方に移動する。   The inverted semiconductor chip is delivered to a mounting tool that is driven in the X, Y, and Z directions with the surface on which the bumps are formed facing down. The mounting tool that has received the semiconductor chip moves above the substrate positioned by being conveyed by the conveying means.

上記基板と、この基板の上方に移動した半導体チップは撮像手段によって撮像される。そして、半導体チップは、この半導体チップと上記基板との撮像による位置認識に基いて上記基板に対して位置決めされる。   The substrate and the semiconductor chip moved above the substrate are imaged by the imaging means. Then, the semiconductor chip is positioned with respect to the substrate based on position recognition by imaging the semiconductor chip and the substrate.

搬送手段によって位置決めされた上記基板は下面が実装ステージによって支持される。つまり、実装ステージは上下方向に駆動可能となっていて、基板が位置決めされると同時に上昇してその下面を支持する。   The lower surface of the substrate positioned by the conveying means is supported by the mounting stage. In other words, the mounting stage can be driven in the vertical direction, and as the substrate is positioned, it rises and supports its lower surface.

そして、上記撮像手段の撮像による位置認識に基いて上記半導体チップが位置決めされると、上記実装ツールが下降方向に駆動されて上記半導体チップを基板に実装する。基板に対する半導体チップの実装は熱と圧力によって行われる。   When the semiconductor chip is positioned based on the position recognition by the image pickup by the image pickup means, the mounting tool is driven in the downward direction to mount the semiconductor chip on the substrate. The semiconductor chip is mounted on the substrate by heat and pressure.

すなわち、半導体チップを吸着保持する実装ツールと、位置決めされた基板の下面を支持する実装ステージにはそれぞれヒータが設けられている。実装ツールと実装ステージは上記ヒータによってたとえば400℃程度に加熱される。   That is, a heater is provided in each of the mounting tool that holds the semiconductor chip by suction and the mounting stage that supports the lower surface of the positioned substrate. The mounting tool and the mounting stage are heated to, for example, about 400 ° C. by the heater.

したがって、実装ツールが下降して半導体チップを基板に押圧すれば、基板の実装位置に予め塗布された熱硬化性の接着剤が溶融硬化して、上記半導体チップが上記基板に接合されることになる。   Therefore, when the mounting tool is lowered and the semiconductor chip is pressed against the substrate, the thermosetting adhesive previously applied to the mounting position of the substrate is melted and cured, and the semiconductor chip is bonded to the substrate. Become.

従来、上記基板は、上記搬送手段によって所定の位置に搬送されて位置決めされると、それと同時に実装ステージが上昇して基板の下面が支持されるようになっていた。そして、基板が実装ステージで支持された状態で、上記基板と半導体チップとが撮像手段によって撮像され、その撮像による位置認識に基いて半導体チップが位置決めされてから、上記実装ツールを下降させて半導体チップを基板に実装するようにしていた。   Conventionally, when the substrate is transported to a predetermined position by the transport means and positioned, the mounting stage is raised simultaneously to support the lower surface of the substrate. Then, with the substrate supported by the mounting stage, the substrate and the semiconductor chip are imaged by the imaging means, the semiconductor chip is positioned based on the position recognition by the imaging, and then the mounting tool is lowered to perform the semiconductor The chip was mounted on the substrate.

しかしながら、搬送手段によって基板が位置決めされた直後から、この基板を実装ステージによって支持するようにすると、基板は実装ステージに設けられたヒータから熱影響を受けることが避けられない。基板はその材質によって熱影響を受けると伸びたり、収縮するものがある。   However, if the substrate is supported by the mounting stage immediately after the substrate is positioned by the conveying means, it is inevitable that the substrate is affected by heat from the heater provided on the mounting stage. Some substrates expand or contract when affected by the heat of the material.

基板が実装ステージによって支持されてから、この基板に半導体チップが実装されるまでの時間は、たとえば半導体チップを実装位置に供給されて位置決めされるまでに要する時間が長く掛かる場合があるなどして一定しない。   The time from when the substrate is supported by the mounting stage until the semiconductor chip is mounted on the substrate may take a long time, for example, until the semiconductor chip is supplied to the mounting position and positioned. Not constant.

そのため、従来は基板が実装ステージから受ける熱影響の時間にばらつきが生じて基板の収縮度合が不均一となり、その基板に対する半導体チップの実装精度にもばらつきが生じるということがあった。   For this reason, in the past, there has been a variation in the time of the heat effect that the substrate receives from the mounting stage, the degree of shrinkage of the substrate becomes non-uniform, and the mounting accuracy of the semiconductor chip on the substrate may also vary.

つまり、基板は、その材質(品種)によって実装ステージから受ける熱影響時間が短い方がよい場合や所定時間熱影響を受けて収縮状態が安定してから半導体チップを実装した方がよい場合、さらには熱影響を無視してタクトタイムを短縮することが優先される場合などがある。   In other words, the board should have a short heat-affected time from the mounting stage depending on the material (product type), or if it is better to mount the semiconductor chip after the thermal shrinkage has stabilized after a predetermined time, In some cases, priority is given to shortening the tact time by ignoring the thermal effect.

しかしながら、従来は基板が受ける熱影響の時間を考慮することなく、半導体チップを実装するようにしていたので、実装精度にばらつきが生じるということがあった。しかも、基板が受ける熱影響の時間が長くなると、基板に予め塗布された熱硬化性の接着剤が硬化してしまうことがあり、そのような場合には半導体チップの接合不良を招くということがある。   However, in the past, since the semiconductor chip was mounted without considering the time of heat influence on the substrate, the mounting accuracy sometimes varied. In addition, when the time of the heat effect applied to the substrate becomes longer, the thermosetting adhesive previously applied to the substrate may be cured, and in such a case, the bonding failure of the semiconductor chip may be caused. is there.

この発明は、搬送位置決めされた基板が実装ステージによって支持されるタイミングを、基板と電子部品を撮像して位置認識する順序との関係で設定することで、基板が受ける熱影響を制御できるようにした電子部品の実装装置及び実装方法を提供することにある。   According to the present invention, the timing at which the transported and positioned board is supported by the mounting stage is set in relation to the order of recognizing the position by imaging the board and the electronic component, so that the thermal influence on the board can be controlled. Another object of the present invention is to provide an electronic component mounting apparatus and mounting method.

この発明は、基板に電子部品を実装する実装装置であって、
上記基板を搬送位置決めする搬送手段と、
この搬送手段によって位置決めされた基板の下面側に設けられ上昇することでこの基板の下面を支持する実装ステージと、
この実装ステージによって下面が支持された上記基板の上面に上記電子部品を実装する実装ツールと、
上記基板と上記電子部品を撮像しその撮像による位置認識に基いて上記基板と電子部品を位置決めする撮像手段と、
この撮像手段によって上記基板と電子部品を位置認識する順序と、上記実装ステージを上昇させて上記基板の下面を支持するタイミングを設定に基いて制御して上記基板に上記電子部品を実装させる制御手段を具備し、
上記制御手段は、
上記撮像手段の撮像により位置認識する順序を、上記基板と電子部品のうち撮像可能となった方から行う第1の位置認識パターンと、基板を撮像して位置認識してから電子部品を撮像して位置認識する第2の位置認識パターンと、電子部品を撮像して位置認識してから基板を撮像して位置認識する第3の位置認識パターンのいずれかに設定可能で、
上記基板の下面を支持するタイミングを、基板が搬送位置決めされた直後に行う第1の支持タイミングと、上記撮像手段によって上記基板の位置認識が可能となった直後に行う第2の支持タイミングと、上記撮像手段による上記基板と電子部品の位置認識が終了した後に行う第3の支持タイミングのいずれかに設定可能であって、
上記基板と電子部品を撮像して位置認識する順序と、上記実装ステージを上昇させて上記基板の下面を支持するタイミングを設定するためのデータ入力手段を備えていることを特徴とする電子部品の実装装置にある。
The present invention is a mounting apparatus for mounting electronic components on a substrate,
Conveying means for conveying and positioning the substrate;
A mounting stage which is provided on the lower surface side of the substrate positioned by the conveying means and supports the lower surface of the substrate by ascending;
A mounting tool for mounting the electronic component on the upper surface of the substrate whose lower surface is supported by the mounting stage;
Imaging means for imaging the substrate and the electronic component and positioning the substrate and the electronic component based on position recognition by the imaging;
Control means for mounting the electronic component on the substrate by controlling the order of recognizing the position of the substrate and the electronic component by the imaging unit and the timing of raising the mounting stage and supporting the lower surface of the substrate based on the setting. Comprising
The control means includes
The first position recognition pattern for performing position recognition by imaging by the imaging means is performed from the board and the electronic component that can be imaged, and the electronic component is imaged after the board is imaged and the position is recognized. Can be set to either a second position recognition pattern for recognizing a position and a third position recognition pattern for recognizing a position by imaging a substrate after imaging the electronic component,
A timing for supporting the lower surface of the substrate; a first support timing that is performed immediately after the substrate is transported and positioned; a second support timing that is performed immediately after the position of the substrate can be recognized by the imaging unit; It can be set to any one of the third support timings performed after the position recognition of the substrate and the electronic component by the imaging unit is completed ,
An electronic component comprising: a data input means for setting an order for recognizing a position by imaging the substrate and the electronic component; and a timing for raising the mounting stage and supporting the lower surface of the substrate . In the mounting device.

この発明は、基板に電子部品を実装する実装方法であって、
上記基板を搬送位置決めする工程と、
位置決めされた基板の下面を支持する工程と、
下面が支持された上記基板の上面に上記電子部品を実装する工程と、
上記基板と上記電子部品とを撮像し、その撮像による位置認識に基いて上記基板と上記電子部品を位置決めする工程と、
上記基板と電子部品を撮像して位置認識する順序と、上記基板の下面を支持するタイミングを設定に基いて制御して上記基板に上記電子部品を実装する工程を具備し、
上記基板と電子部品を撮像して位置認識する順序は、上記基板と電子部品のうち撮像可能となった方から行う第1の位置認識パターンと、基板を撮像して位置認識してから電子部品を撮像して位置認識する第2の位置認識パターンと、電子部品を撮像して位置認識してから基板を撮像して位置認識する第3の位置認識パターンのいずれかに設定可能であって、
上記基板の下面を支持するタイミングは、基板が搬送位置決めされた直後に行う第1の支持タイミングと、上記撮像手段によって上記基板の位置認識が可能となった直後に行う第2の支持タイミングと、上記撮像手段による上記基板と電子部品の位置認識が終了した後に行う第3の支持タイミングのいずれかの設定可能であって、
上記基板と電子部品を撮像して位置認識する順序と、上記基板の下面を支持するタイミングは、上記基板と電子部品とが熱影響を受けたときの変形に応じて設定することを特徴とする電子部品の実装方法にある。
This invention is a mounting method for mounting an electronic component on a substrate,
A step of conveying and positioning the substrate;
Supporting the lower surface of the positioned substrate;
Mounting the electronic component on the upper surface of the substrate on which the lower surface is supported;
Imaging the substrate and the electronic component and positioning the substrate and the electronic component based on position recognition by the imaging;
The process of mounting the electronic component on the substrate by controlling the order in which the substrate and the electronic component are imaged and recognizing the position and the timing of supporting the lower surface of the substrate based on the setting,
The order in which the board and the electronic component are imaged to recognize the position is the first position recognition pattern performed from the board and the electronic component that can be imaged, and the electronic component after the board is imaged and the position is recognized. Can be set to any one of a second position recognition pattern for recognizing the position by imaging and a third position recognition pattern for recognizing the position by imaging the electronic component and then recognizing the position,
The timing for supporting the lower surface of the substrate includes a first support timing that is performed immediately after the substrate is transported and positioned, a second support timing that is performed immediately after the position of the substrate can be recognized by the imaging unit, Any one of the third support timings to be performed after the position recognition of the substrate and the electronic component by the imaging unit is completed ,
The order of recognizing the position by imaging the board and the electronic component and the timing for supporting the lower surface of the board are set according to the deformation when the board and the electronic component are affected by heat. There is an electronic component mounting method.

この発明によれば、基板に電子部品を実装する際、基板と電子部品を撮像する順序と、基板の下面を実装ステージによって支持するタイミングを設定に基いて制御するため、基板が実装ステージに支持されてから電子部品が実装されるまでの時間、つまり基板が実装ステージから受ける熱影響の時間を、たとえば品種ごとにばらつきが生じるようなことなく制御することが可能となる。   According to the present invention, when mounting electronic components on a substrate, the order in which the substrate and the electronic components are imaged and the timing at which the lower surface of the substrate is supported by the mounting stage are controlled based on the setting, so the substrate is supported by the mounting stage. It is possible to control the time from when the electronic component is mounted to the time when the electronic component is mounted, that is, the time of the thermal effect that the substrate receives from the mounting stage without causing variations among the products.

以下、この発明の実施の形態を図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1乃至図3はこの発明の一実施の形態を示し、図1に示すフリップチップ方式の実装装置は部品供給部としてのウエハステージ1を備えている。このウエハステージ1は、ベース2の一端部に順次設けられたYテーブル3、Xテーブル4及びθテーブル5を有し、θテーブル5上には半導体ウエハ7が保持されたウエハホルダ8が設けられている。   1 to 3 show an embodiment of the present invention. The flip-chip mounting apparatus shown in FIG. 1 includes a wafer stage 1 as a component supply unit. The wafer stage 1 has a Y table 3, an X table 4, and a θ table 5 sequentially provided at one end of a base 2, and a wafer holder 8 holding a semiconductor wafer 7 is provided on the θ table 5. Yes.

上記Xテーブル4はYテーブル3に設けられたY駆動源3aによってY方向に駆動され、θテーブル5はXテーブル4に設けられたX駆動源4aによってX方向に駆動される。上記ウエハホルダ8はθテーブル5に設けられたθ駆動源5aによって回転方向に駆動される。それによって、ウエハホルダ8はX、Y及びθ方向に駆動可能となっている。   The X table 4 is driven in the Y direction by a Y drive source 3 a provided on the Y table 3, and the θ table 5 is driven in the X direction by an X drive source 4 a provided on the X table 4. The wafer holder 8 is driven in the rotational direction by a θ drive source 5 a provided on the θ table 5. Thereby, the wafer holder 8 can be driven in the X, Y, and θ directions.

上記半導体ウエハ7は、多数の正方形の電子部品である、半導体チップ6に分割されている。上記半導体チップ6はピックアップ装置を構成するピックアップツール11によって取り出される。このピックアップツール11はL字状をなし、支軸12を支点として図1に鎖線で示す位置と実線で示す位置との180度の範囲で矢印方向に回転駆動させることができるとともに、先端部には半導体チップ6を真空吸着する吸着ノズル13が設けられている。さらに、ピックアップツール11は図示せぬ駆動手段によってX、Y方向(水平方向)及びZ方向(上下方向)に駆動可能となっている。   The semiconductor wafer 7 is divided into semiconductor chips 6 which are a large number of square electronic components. The semiconductor chip 6 is taken out by a pickup tool 11 constituting a pickup device. The pickup tool 11 is L-shaped and can be driven to rotate in the direction of the arrow within a range of 180 degrees between the position indicated by the chain line and the position indicated by the solid line in FIG. Is provided with a suction nozzle 13 for vacuum suction of the semiconductor chip 6. Further, the pickup tool 11 can be driven in the X, Y direction (horizontal direction) and Z direction (vertical direction) by a driving means (not shown).

上記ベース2の他端部には支持体15が設けられている。この支持体15の上面には、一端部を支持体15に固定し、他端部を上記ウエハステージ1の方向に突出させた第1のベース16が水平に設けられている。この第1のベース16の他端部の上面にはステージテーブル17が設けられている。   A support 15 is provided at the other end of the base 2. On the upper surface of the support 15, a first base 16 having one end fixed to the support 15 and the other end protruding in the direction of the wafer stage 1 is provided horizontally. A stage table 17 is provided on the upper surface of the other end of the first base 16.

このステージテーブル17はXテーブル18と、このXテーブル18上に設けられ上記ウエハステージ1に対して接離するX方向に駆動されるYテーブル19及びこのYテーブル19上に設けられて上記X、Y方向に駆動される実装ステージ20を有する。   The stage table 17 is provided with an X table 18, a Y table 19 provided on the X table 18 and driven in the X direction to come in contact with and away from the wafer stage 1, and the Y table 19 provided on the Y table 19. The mounting stage 20 is driven in the Y direction.

上記Xテーブル18にはYテーブル19をX方向に駆動するX駆動源18aが設けられ、Yテーブル19には実装ステージ20をY方向に駆動するY駆動源19aが設けられている。実装ステージ20はZ駆動源20aによって上下方向である、Z方向に駆動されるようになっている。つまり、実装ステージ20はX、Y方向及びZ方向に駆動可能となっている。   The X table 18 is provided with an X drive source 18a for driving the Y table 19 in the X direction, and the Y table 19 is provided with a Y drive source 19a for driving the mounting stage 20 in the Y direction. The mounting stage 20 is driven in the Z direction, which is the vertical direction, by the Z drive source 20a. That is, the mounting stage 20 can be driven in the X, Y, and Z directions.

上記実装ステージ20の上方には搬送ガイド21が設けられている。この搬送ガイド21には、上記ピックアップツール11によって後述するごとくウエハホルダ8から取り出された半導体チップ6が実装されるリードフレームなどの基板22が所定方向にピッチ送りされ、半導体チップ6を実装する実装位置で位置決めするようになっている。つまり、上記搬送ガイド21及び基板22をピッチ送りする駆動機構によって搬送手段23を構成している。   A conveyance guide 21 is provided above the mounting stage 20. A substrate 22 such as a lead frame on which the semiconductor chip 6 taken out from the wafer holder 8 is mounted on the transport guide 21 by a pitch as described later by the pickup tool 11 is pitch-fed in a predetermined direction, and a mounting position where the semiconductor chip 6 is mounted. It is designed to position with. That is, the transport means 23 is configured by a driving mechanism that pitch-feeds the transport guide 21 and the substrate 22.

上記実装ステージ20には図示しないヒータが内蔵されている。このヒータ20は実装ステージ20を、たとえば300〜400℃に加熱する。加熱された実装ステージ20が上昇方向に駆動されると、その上面で上記搬送ガイド21に位置決めされた基板22の下面を支持する。それによって、基板22は実装ステージ20によって300〜400℃に加熱されるようになっている。   The mounting stage 20 includes a heater (not shown). The heater 20 heats the mounting stage 20 to, for example, 300 to 400 ° C. When the heated mounting stage 20 is driven in the upward direction, the upper surface of the mounting stage 20 supports the lower surface of the substrate 22 positioned on the transport guide 21. Thereby, the substrate 22 is heated to 300 to 400 ° C. by the mounting stage 20.

上記第1のベース16の一端部には第1のスペーサ24を介して第2のベース25が一端部を固定して水平に設けられている。この第2のベース25は上記第1のベース16よりも長さ寸法が短く、他端部は上記ウエハステージ1側に突出している。   A second base 25 is provided horizontally at one end of the first base 16 with a first spacer fixed via a first spacer 24. The second base 25 is shorter in length than the first base 16, and the other end protrudes toward the wafer stage 1.

上記第2のベース25の他端部の上面にはカメラテーブル26が設けられている。このカメラテーブル26はXテーブル27を有する。このXテーブル27上にはX駆動源27aによってX方向に駆動されるYテーブル28が設けられている。このYテーブル28上にはY駆動源28aによってY方向に駆動される取り付け部材29が設けられている。   A camera table 26 is provided on the upper surface of the other end of the second base 25. The camera table 26 has an X table 27. On the X table 27, a Y table 28 driven in the X direction by an X drive source 27a is provided. On this Y table 28, there is provided an attachment member 29 that is driven in the Y direction by a Y drive source 28a.

上記取り付け部材29には撮像手段を構成するカメラユニット31が設けられている。このカメラユニット31は、図2に示すように中空箱形状に形成されたケース31aを有し、このケース31a内には上記搬送ガイド21に沿って搬送される基板22を撮像する第1のカメラ32と、上記ピックアップツール11から後述する実装ツール49の吸着面49aに受け渡された半導体チップ6を撮像する第2のカメラ33とが設けられている。各カメラ32,33はCCD(固体撮像素子)からなる。   The attachment member 29 is provided with a camera unit 31 that constitutes an imaging means. The camera unit 31 has a case 31a formed in a hollow box shape as shown in FIG. 2, and a first camera that images the substrate 22 transported along the transport guide 21 in the case 31a. 32 and a second camera 33 that images the semiconductor chip 6 transferred from the pickup tool 11 to a suction surface 49a of a mounting tool 49 described later. Each of the cameras 32 and 33 is composed of a CCD (solid state imaging device).

上記カメラユニット31の先端部の下面と上面とにはそれぞれ撮像窓36が形成されている。カメラユニット31の先端部内には上記撮像窓36に対して45度の角度で傾斜した2つの反射面37を有するミラー38が収容されている。下側の撮像窓36から入射して一方の反射面37で反射した光は上記第1のカメラ32に入射する。上側の撮像窓36から入射して他方の反射面37で反射した光は第2のカメラ33に入射する。   Imaging windows 36 are respectively formed on the lower surface and the upper surface of the tip of the camera unit 31. A mirror 38 having two reflecting surfaces 37 inclined at an angle of 45 degrees with respect to the imaging window 36 is accommodated in the distal end portion of the camera unit 31. Light incident from the lower imaging window 36 and reflected by one reflecting surface 37 enters the first camera 32. Light incident from the upper imaging window 36 and reflected by the other reflecting surface 37 enters the second camera 33.

図2に示すように、各カメラ32,33からの撮像信号は制御装置39に設けられた画像処理部40(図3に示す)に入力し、ここで処理されてデジタル信号に変換されるようになっている。なお、制御装置39は図1に示すように上記支持体15に設けられている。   As shown in FIG. 2, the imaging signals from the cameras 32 and 33 are input to an image processing unit 40 (shown in FIG. 3) provided in the control device 39, where they are processed and converted into digital signals. It has become. The control device 39 is provided on the support 15 as shown in FIG.

図1に示すように、上記第2のベース25の一端部の上面には第2のスペーサ41が設けられている。この第2のスペーサ41には第3のベース42が一端部を固定して水平に設けられている。第3のベース42の他端部の上面にはヘッドテーブル43が設けられている。このヘッドテーブル43はXテーブル44を有する。このXテーブル44の上面にはX駆動源44aによってX方向に駆動されるYテーブル45が設けられている。このYテーブル45の上面にはY駆動源45aによってY方向に駆動される取り付け体46が設けられている。   As shown in FIG. 1, a second spacer 41 is provided on the upper surface of one end of the second base 25. The second spacer 41 is provided with a third base 42 horizontally with one end fixed. A head table 43 is provided on the upper surface of the other end of the third base 42. The head table 43 has an X table 44. On the upper surface of the X table 44, a Y table 45 driven in the X direction by an X drive source 44a is provided. An attachment body 46 that is driven in the Y direction by a Y drive source 45 a is provided on the upper surface of the Y table 45.

上記取り付け体46の前端面にはZテーブル47が設けられ、このZテーブル47にはZ駆動源47aによって上記X方向とY方向とがなす平面に対して直交するZ方向に駆動される実装ヘッド48が設けられている。   A Z table 47 is provided on the front end surface of the mounting body 46, and the Z table 47 is driven by a Z drive source 47a in a Z direction perpendicular to a plane formed by the X direction and the Y direction. 48 is provided.

上記実装ヘッド48の先端には断面形状が矩形状の図示しないヒータを内蔵した上記実装ツール49がθテーブル50によって水平方向の回転角度の調整可能に設けられている。つまり、実装ツール49はX、Y、Z及びθ方向に駆動可能となっている。実装ツール49はウエハステージ1から取り出して吸着保持した半導体チップ6を、たとえば300〜400℃程度に加熱するようになっている。   At the tip of the mounting head 48, the mounting tool 49 containing a heater (not shown) having a rectangular cross section is provided by a θ table 50 so that the horizontal rotation angle can be adjusted. That is, the mounting tool 49 can be driven in the X, Y, Z, and θ directions. The mounting tool 49 is configured to heat the semiconductor chip 6 taken out from the wafer stage 1 and held by suction to, for example, about 300 to 400 ° C.

図3は制御回路のブロック図である。上記制御装置39は制御部55、上記画像処理部40及び駆動出力部57を有する。上記制御部55にはタッチパネルやキーボードなどのデータ入力手段58及びHDDなどのデータ保存媒体59が接続されている。上記データ入力手段58は、上記制御部55に上記基板22に半導体チップ6を実装するときの後述する実装条件を入力することができるようになっている。   FIG. 3 is a block diagram of the control circuit. The control device 39 includes a control unit 55, the image processing unit 40, and a drive output unit 57. The control unit 55 is connected to data input means 58 such as a touch panel and a keyboard and a data storage medium 59 such as an HDD. The data input means 58 can input mounting conditions, which will be described later, when the semiconductor chip 6 is mounted on the substrate 22 to the control unit 55.

上記画像処理部40には上記カメラユニット31に設けられた第1のカメラ32と第2のカメラ33からの撮像信号が入力される。第1のカメラ32と第2のカメラ33からの撮像信号を取り込んだ上記画像処理部40は、その撮像信号をデジタル信号に変換して上記制御部55に出力する。なお、第1、第2のカメラ32,33からの撮像信号は、上記画像処理部40に接続されたモニタ61に表示できるようになっている。   Imaging signals from the first camera 32 and the second camera 33 provided in the camera unit 31 are input to the image processing unit 40. The image processing unit 40 that has captured the imaging signals from the first camera 32 and the second camera 33 converts the imaging signal into a digital signal and outputs the digital signal to the control unit 55. The imaging signals from the first and second cameras 32 and 33 can be displayed on a monitor 61 connected to the image processing unit 40.

上記制御部55はデジタル信号に変換された撮像信号によって搬送ガイド21に位置決めされた基板22と、実装ツール49に保持された半導体チップ6の位置を認識し、その認識に基いて実装ツール49をX、Y方向に駆動して半導体チップ6を基板22の実装位置に位置決めする。   The control unit 55 recognizes the position of the substrate 22 positioned on the transport guide 21 and the position of the semiconductor chip 6 held by the mounting tool 49 based on the imaging signal converted into a digital signal, and the mounting tool 49 is determined based on the recognition. The semiconductor chip 6 is positioned at the mounting position of the substrate 22 by driving in the X and Y directions.

すなわち、上記制御部55は、第1のカメラ32と第2のカメラ33の画像処理部40でデジタル信号に変換された撮像信号のいずれか一方の撮像信号を取り込んで画像処理(基板22又は半導体チップ6の一方の位置認識)をした後、他方の撮像信号を取り込んで画像処理するようになっている。つまり、各カメラ32,33からの撮像信号を順次に処理する。   That is, the control unit 55 takes in one of the imaging signals converted into a digital signal by the image processing unit 40 of the first camera 32 and the second camera 33 and performs image processing (the substrate 22 or the semiconductor). After the position of one of the chips 6 is recognized, the other imaging signal is captured and image processing is performed. That is, the imaging signals from the cameras 32 and 33 are sequentially processed.

さらに、制御部55は、データ入力手段58によって設定された実装条件、つまり上記第1のカメラ33と第2のカメラ32から取り込まれた撮像信号の画像処理順序と、上記実装ステージ20により搬送ガイド21に位置決めされた基板22を支持するタイミングを制御する。   Further, the control unit 55 implements the mounting conditions set by the data input means 58, that is, the image processing order of the imaging signals captured from the first camera 33 and the second camera 32, and the conveyance guide by the mounting stage 20. The timing for supporting the substrate 22 positioned at 21 is controlled.

撮像信号の画像処理順序、つまり基板22と半導体チップ6の位置認識としては、上記基板22と半導体チップ6のうち各カメラ32,33によって撮像が可能となった方から行う第1の位置認識パターン(A)と、基板22を撮像してその撮像信号を処理して位置認識してから半導体チップ6を撮像してその撮像信号を処理して位置認識する第2の位置認識パターン(B)と、半導体チップ6を撮像してその撮像信号を処理して位置認識してから基板22を撮像してその撮像信号を処理して位置認識する第3の位置認識パターン(C)の3つの設定が可能となっている。   As the image processing order of the imaging signals, that is, the position recognition of the substrate 22 and the semiconductor chip 6, the first position recognition pattern performed from the one of the substrate 22 and the semiconductor chip 6 that can be imaged by the cameras 32 and 33. (A) and a second position recognition pattern (B) in which the substrate 22 is imaged, the image signal is processed and the position is recognized, the semiconductor chip 6 is imaged, the image signal is processed and the position is recognized. Three settings of the third position recognition pattern (C) for imaging the semiconductor chip 6 and processing the imaging signal to recognize the position and then imaging the substrate 22 and processing the imaging signal to recognize the position are as follows. It is possible.

上記基板22の下面を支持するタイミングは、基板22が搬送ガイド21の所定の位置に位置決めされた直後に行う第1の支持タイミング(L)と、第1のカメラ32によって上記基板22の位置認識が可能となった直後に行う第2の支持タイミング(M)と、上記第1、第2のカメラ32,33による上記基板22と半導体チップ6の位置認識が終了した後に行う第3の支持タイミング(N)との3つの設定が可能となっている。   The timing of supporting the lower surface of the substrate 22 includes a first support timing (L) performed immediately after the substrate 22 is positioned at a predetermined position of the conveyance guide 21, and the position recognition of the substrate 22 by the first camera 32. The second support timing (M) performed immediately after the first and second cameras 32 and 33 have completed the position recognition of the substrate 22 and the semiconductor chip 6 by the first and second cameras 32 and 33. Three settings (N) are possible.

したがって、上記データ入力手段58により、画像処理順序の3つの設定A、B、Cと、基板22を支持する3つのタイミングL,M,Nを組み合わせることで、合計9つの実装条件を設定することができるようになっている。つまり、(A+L)、(A+M)、(A+N)、(B+L)、(B+M)、(B+N)、(C+L)、(C+M)及び(C+N)の第1乃至第9の実装条件を設定できる。   Therefore, a total of nine mounting conditions can be set by combining the three settings A, B, and C of the image processing order and the three timings L, M, and N for supporting the substrate 22 by the data input means 58. Can be done. That is, the first to ninth mounting conditions of (A + L), (A + M), (A + N), (B + L), (B + M), (B + N), (C + L), (C + M), and (C + N) can be set.

なお、上記制御部55による上記ウエハステージ1、ピックアップツール11、実装ステージ20、搬送手段23、カメラユニット31及び実装ツールの駆動は、制御部55に接続された駆動出力部57から出力される駆動信号によって行われる。   Note that the driving of the wafer stage 1, the pickup tool 11, the mounting stage 20, the transfer means 23, the camera unit 31 and the mounting tool by the control unit 55 is output from a drive output unit 57 connected to the control unit 55. Done by signal.

つぎに、第1乃至第9の実装条件で基板22に半導体チップ6を実装する場合に作用について説明する。   Next, the operation when the semiconductor chip 6 is mounted on the substrate 22 under the first to ninth mounting conditions will be described.

(A+L)の第1の実装条件の場合、基板2と半導体チップ6の撮像認識は、認識可能となった方から行うため、第1、第2のカメラ32,33による基板22と半導体チップ6との撮像認識に待ち時間が発生することがない。しかも、基板22は搬送位置決め後に直ちに実装ステージ20で下面が支持されているから、撮像認識後に直ちに半導体チップ6を基板2に実装することができる。   In the case of the first mounting condition of (A + L), since the imaging recognition of the substrate 2 and the semiconductor chip 6 is performed from the one that can be recognized, the substrate 22 and the semiconductor chip 6 by the first and second cameras 32 and 33 are used. There is no waiting time for image recognition. Moreover, since the lower surface of the substrate 22 is supported by the mounting stage 20 immediately after the conveyance positioning, the semiconductor chip 6 can be mounted on the substrate 2 immediately after the imaging recognition.

つまり、タクトタイムを最も短縮することが可能である反面、第1、第2のカメラ32,33による基板22と半導体チップ6との撮像認識に時間が掛かると、基板22や半導体チップ6が受ける熱影響が大きくなるから、とくに基板22の熱影響を小さくしたい場合には好ましくない。換言すれば、熱影響を無視してタクトタイムを短縮したい場合に好適する。   In other words, the tact time can be shortened most, but if the imaging recognition between the substrate 22 and the semiconductor chip 6 by the first and second cameras 32 and 33 takes time, the substrate 22 and the semiconductor chip 6 receive. Since the thermal effect becomes large, it is not preferable when it is desired to reduce the thermal effect of the substrate 22 in particular. In other words, it is suitable when it is desired to shorten the tact time by ignoring the thermal effect.

(A+M)の第2の実装条件の場合、第1の実装条件の場合と同様、第1、第2のカメラ32,33による基板22と半導体チップ6との撮像認識に待ち時間が発生することがない。また、実装ステージ20によって基板22を支持するタイミングは基板2の位置認識が可能となった直後であるから、第1の実装条件の場合よりも基板22を支持するタイミングが遅くなることがあり、その分、基板22に与える熱影響を小さくすることができる。   In the case of the second mounting condition of (A + M), as in the case of the first mounting condition, there is a waiting time for imaging recognition of the substrate 22 and the semiconductor chip 6 by the first and second cameras 32 and 33. There is no. In addition, since the timing for supporting the substrate 22 by the mounting stage 20 is immediately after the position of the substrate 2 can be recognized, the timing for supporting the substrate 22 may be slower than in the case of the first mounting condition. Accordingly, the thermal effect on the substrate 22 can be reduced.

(A+N)の第3の実装条件の場合、第1の実装条件の場合と同様、第1、第2のカメラ32,33による基板22と半導体チップ6との撮像認識に待ち時間が発生することがない。また、実装ステージ20によって基板22を支持するタイミングは基板22と半導体チップ6の撮像認識が終了した後であるから、第2の実装条件の場合よりもさらに基板22を支持するタイミングが遅くなるから、基板22に与える熱影響をさらに小さくすることができる。   In the case of the third mounting condition (A + N), as in the case of the first mounting condition, there is a waiting time for image recognition of the substrate 22 and the semiconductor chip 6 by the first and second cameras 32 and 33. There is no. In addition, since the timing at which the substrate 22 is supported by the mounting stage 20 is after the imaging recognition of the substrate 22 and the semiconductor chip 6 is completed, the timing at which the substrate 22 is supported is further delayed than in the second mounting condition. Further, the thermal effect on the substrate 22 can be further reduced.

(B+L)の第4の実装条件の場合、基板22を撮像認識してから、半導体チップ6を撮像認識するため、半導体チップ6が実装ツール49によって保持されている時間を短くすることができる。それによって、半導体チップ6が受ける熱影響を小さくできる。また、基板22は搬送位置決めされた直後に実装ステージ20によって支持されるから、基板22が受ける熱影響は大きくなるが、実装ステージ20によって支持された状態で第1のカメラ32によって撮像されるから、うねりがある基板22などの場合には撮像精度を高めることができる。   In the case of the fourth mounting condition of (B + L), since the semiconductor chip 6 is imaged and recognized after the substrate 22 is imaged and recognized, the time during which the semiconductor chip 6 is held by the mounting tool 49 can be shortened. Thereby, the thermal influence which the semiconductor chip 6 receives can be made small. In addition, since the substrate 22 is supported by the mounting stage 20 immediately after being transported and positioned, the thermal effect on the substrate 22 is increased, but the image is captured by the first camera 32 while being supported by the mounting stage 20. In the case of the substrate 22 having waviness, the imaging accuracy can be increased.

(B+M)の第5の実装条件の場合、基板22を撮像認識してから、半導体チップ6を撮像認識するため、第4の実装条件と同様、半導体チップ6が実装ツール49によって保持されている時間、つまり実装ツール49から熱影響を受ける時間を短くすることができる。基板22は第1のカメラ32によって撮像認識が可能となったときに実装ステージ20によって支持されるから、第4の実装条件の場合よりも基板22が支持されるタイミングが遅くなり、その分、基板22が受ける熱影響を小さくできる。   In the case of the fifth mounting condition (B + M), the semiconductor chip 6 is held by the mounting tool 49 as in the fourth mounting condition in order to recognize the image of the semiconductor chip 6 after the image recognition of the substrate 22. The time, that is, the time affected by the heat from the mounting tool 49 can be shortened. Since the substrate 22 is supported by the mounting stage 20 when imaging recognition is possible by the first camera 32, the timing at which the substrate 22 is supported is slower than in the case of the fourth mounting condition. The thermal effect which the board | substrate 22 receives can be made small.

(B+N)の第6の実装条件の場合、基板22を撮像認識してから、半導体チップ6を撮像認識するため、第4の実装条件と同様、半導体チップ6が実装ツール49によって保持されている時間、つまり実装ツール49から熱影響を受ける時間を短くすることができる。基板22は半導体チップ6が実装される直前、つまり基板22と半導体チップ6の撮像認識が終了した後、実装ステージ20によって支持されるから、基板22が受ける熱影響を小さくすることができる。   In the case of the sixth mounting condition (B + N), the semiconductor chip 6 is held by the mounting tool 49 in the same manner as the fourth mounting condition in order to recognize the image of the semiconductor chip 6 after the substrate 22 is imaged and recognized. The time, that is, the time affected by the heat from the mounting tool 49 can be shortened. Since the substrate 22 is supported by the mounting stage 20 immediately before the semiconductor chip 6 is mounted, that is, after the imaging recognition of the substrate 22 and the semiconductor chip 6 is completed, the thermal effect on the substrate 22 can be reduced.

(C+L)の第7の実装条件の場合、半導体チップ6を撮像認識してから基板22を撮像認識する。基板22は搬送位置決めされた直後に実装ステージ20によって支持される。そのため、半導体チップ6と基板22とがともに熱影響を受けても問題ない場合にこの実装条件を適用するとよい。   In the case of the seventh mounting condition (C + L), the semiconductor chip 6 is imaged and recognized, and then the substrate 22 is imaged and recognized. The substrate 22 is supported by the mounting stage 20 immediately after being transported and positioned. Therefore, this mounting condition is preferably applied when there is no problem even if both the semiconductor chip 6 and the substrate 22 are affected by heat.

(C+M)の第8の実装条件の場合、半導体チップ6を撮像認識してから基板22を撮像認識する一方、基板22は第1のカメラ32によって撮像認識が可能になったときに実装ステージ20で支持される。そのため、第7の実装条件に比べて基板22が受ける熱影響を小さくすることができ、しかも基板22が実装ステージ20で支持された状態でその基板22が撮像認識されるから、基板22の撮像認識の精度を高めることができる。   In the case of the eighth mounting condition of (C + M), the semiconductor chip 6 is imaged and recognized, and then the substrate 22 is imaged and recognized. On the other hand, the substrate 22 is mounted and recognized by the first camera 32. Supported by Therefore, the thermal effect on the substrate 22 can be reduced compared to the seventh mounting condition, and the substrate 22 is imaged and recognized in a state where the substrate 22 is supported by the mounting stage 20. Recognition accuracy can be increased.

(C+M)の第9の実装条件の場合、半導体チップ6を撮像認識してから基板22を撮像認識する一方、基板22と半導体チップ6を撮像認識してから基板22を実装ステージ20で支持する。そのため、第8の実装条件よりもさらに基板22が受ける熱影響を小さくすることができる。   In the case of the ninth mounting condition of (C + M), the semiconductor chip 6 is imaged and recognized, and then the substrate 22 is imaged and recognized, while the substrate 22 and the semiconductor chip 6 are imaged and recognized, and then the substrate 22 is supported by the mounting stage 20. . Therefore, it is possible to reduce the thermal effect that the substrate 22 receives further than the eighth mounting condition.

このように、この実施の形態においては、第1、第2のカメラ32,33によって基板22と半導体チップ6を撮像して位置認識する順序と、基板22を実装テーブル20によって支持するタイミングとを設定することができるようにした。   As described above, in this embodiment, the order in which the substrate 22 and the semiconductor chip 6 are imaged and recognized by the first and second cameras 32 and 33 and the timing at which the substrate 22 is supported by the mounting table 20 are determined. Enabled to set.

したがって、これらの条件を組み合わせることで、基板22に半導体チップ6を実装する実装条件を種々変えることができるから、その実装条件に応じて基板22や半導体チップ6に与える熱影響を、たとえば基板22や半導体チップ6の品種などに応じて設定したり、実装に要するタクトタイムを優先するなどのことができる。   Therefore, by combining these conditions, the mounting conditions for mounting the semiconductor chip 6 on the substrate 22 can be variously changed. Therefore, the thermal effect exerted on the substrate 22 and the semiconductor chip 6 according to the mounting conditions, for example, the substrate 22 It can be set according to the type of the semiconductor chip 6 and the tact time required for mounting can be prioritized.

上記一実施の形態では基板と半導体チップを撮像認識するのに第1のカメラと第2のカメラとが一体的に設けられ、上下方向に位置する上記基板と半導体チップを同時に撮像することができるカメラユニットを用いたが、別体となった第1のカメラと第2のカメラを用いて上記基板と半導体チップを別々に撮像認識するようにしてもよい。   In the above embodiment, the first camera and the second camera are integrally provided to recognize and image the substrate and the semiconductor chip, and the substrate and the semiconductor chip positioned in the vertical direction can be imaged simultaneously. Although the camera unit is used, the substrate and the semiconductor chip may be separately imaged and recognized using the first camera and the second camera which are separated.

この発明の一実施の形態を示す実装装置の概略的構成図。BRIEF DESCRIPTION OF THE DRAWINGS The schematic block diagram of the mounting apparatus which shows one embodiment of this invention. 実装時に基板と半導体チップとを撮像するカメラの断面図。Sectional drawing of the camera which images a board | substrate and a semiconductor chip at the time of mounting. 制御装置及びこの制御装置によって制御される機器を示すブロック図。The block diagram which shows the apparatus controlled by a control apparatus and this control apparatus.

符号の説明Explanation of symbols

6…半導体チップ(電子部品)、22…基板、23…搬送手段、32…第1のカメラ、33…第2のカメラ、39…制御装置、40…画像処理部、49…実装ツール、55…制御部、57…駆動出力部、58…データ入力手段。   DESCRIPTION OF SYMBOLS 6 ... Semiconductor chip (electronic component), 22 ... Board | substrate, 23 ... Conveyance means, 32 ... 1st camera, 33 ... 2nd camera, 39 ... Control apparatus, 40 ... Image processing part, 49 ... Mounting tool, 55 ... Control unit, 57... Drive output unit, 58.

Claims (2)

基板に電子部品を実装する実装装置であって、
上記基板を搬送位置決めする搬送手段と、
この搬送手段によって位置決めされた基板の下面側に設けられ上昇することでこの基板の下面を支持する実装ステージと、
この実装ステージによって下面が支持された上記基板の上面に上記電子部品を実装する実装ツールと、
上記基板と上記電子部品を撮像しその撮像による位置認識に基いて上記基板と電子部品を位置決めする撮像手段と、
この撮像手段によって上記基板と電子部品を位置認識する順序と、上記実装ステージを上昇させて上記基板の下面を支持するタイミングを設定に基いて制御して上記基板に上記電子部品を実装させる制御手段を具備し、
上記制御手段は、
上記撮像手段の撮像により位置認識する順序を、上記基板と電子部品のうち撮像可能となった方から行う第1の位置認識パターンと、基板を撮像して位置認識してから電子部品を撮像して位置認識する第2の位置認識パターンと、電子部品を撮像して位置認識してから基板を撮像して位置認識する第3の位置認識パターンのいずれかに設定可能で、
上記基板の下面を支持するタイミングを、基板が搬送位置決めされた直後に行う第1の支持タイミングと、上記撮像手段によって上記基板の位置認識が可能となった直後に行う第2の支持タイミングと、上記撮像手段による上記基板と電子部品の位置認識が終了した後に行う第3の支持タイミングのいずれかに設定可能であって、
上記基板と電子部品を撮像して位置認識する順序と、上記実装ステージを上昇させて上記基板の下面を支持するタイミングを設定するためのデータ入力手段を備えていることを特徴とする電子部品の実装装置。
A mounting device for mounting electronic components on a substrate,
Conveying means for conveying and positioning the substrate;
A mounting stage which is provided on the lower surface side of the substrate positioned by the conveying means and supports the lower surface of the substrate by ascending;
A mounting tool for mounting the electronic component on the upper surface of the substrate whose lower surface is supported by the mounting stage;
Imaging means for imaging the substrate and the electronic component and positioning the substrate and the electronic component based on position recognition by the imaging;
Control means for mounting the electronic component on the substrate by controlling the order of recognizing the position of the substrate and the electronic component by the imaging unit and the timing of raising the mounting stage and supporting the lower surface of the substrate based on the setting. Comprising
The control means includes
The first position recognition pattern for performing position recognition by imaging by the imaging means is performed from the board and the electronic component that can be imaged, and the electronic component is imaged after the board is imaged and the position is recognized. Can be set to either a second position recognition pattern for recognizing a position and a third position recognition pattern for recognizing a position by imaging a substrate after imaging the electronic component,
A timing for supporting the lower surface of the substrate; a first support timing that is performed immediately after the substrate is transported and positioned; a second support timing that is performed immediately after the position of the substrate can be recognized by the imaging unit; It can be set to any one of the third support timings performed after the position recognition of the substrate and the electronic component by the imaging unit is completed ,
An electronic component comprising: a data input means for setting an order for recognizing a position by imaging the substrate and the electronic component; and a timing for raising the mounting stage and supporting the lower surface of the substrate . Mounting device.
基板に電子部品を実装する実装方法であって、
上記基板を搬送位置決めする工程と、
位置決めされた基板の下面を支持する工程と、
下面が支持された上記基板の上面に上記電子部品を実装する工程と、
上記基板と上記電子部品とを撮像し、その撮像による位置認識に基いて上記基板と上記電子部品を位置決めする工程と、
上記基板と電子部品を撮像して位置認識する順序と、上記基板の下面を支持するタイミングを設定に基いて制御して上記基板に上記電子部品を実装する工程を具備し、
上記基板と電子部品を撮像して位置認識する順序は、上記基板と電子部品のうち撮像可能となった方から行う第1の位置認識パターンと、基板を撮像して位置認識してから電子部品を撮像して位置認識する第2の位置認識パターンと、電子部品を撮像して位置認識してから基板を撮像して位置認識する第3の位置認識パターンのいずれかに設定可能であって、
上記基板の下面を支持するタイミングは、基板が搬送位置決めされた直後に行う第1の支持タイミングと、上記撮像手段によって上記基板の位置認識が可能となった直後に行う第2の支持タイミングと、上記撮像手段による上記基板と電子部品の位置認識が終了した後に行う第3の支持タイミングのいずれかの設定可能であって、
上記基板と電子部品を撮像して位置認識する順序と、上記基板の下面を支持するタイミングは、上記基板と電子部品とが熱影響を受けたときの変形に応じて設定することを特徴とする電子部品の実装方法。
A mounting method for mounting electronic components on a substrate,
A step of conveying and positioning the substrate;
Supporting the lower surface of the positioned substrate;
Mounting the electronic component on the upper surface of the substrate on which the lower surface is supported;
Imaging the substrate and the electronic component and positioning the substrate and the electronic component based on position recognition by the imaging;
The process of mounting the electronic component on the substrate by controlling the order in which the substrate and the electronic component are imaged and recognizing the position and the timing of supporting the lower surface of the substrate based on the setting,
The order in which the board and the electronic component are imaged to recognize the position is the first position recognition pattern performed from the board and the electronic component that can be imaged, and the electronic component after the board is imaged and the position is recognized. Can be set to any one of a second position recognition pattern for recognizing the position by imaging and a third position recognition pattern for recognizing the position by imaging the electronic component and then recognizing the position,
The timing for supporting the lower surface of the substrate includes a first support timing that is performed immediately after the substrate is transported and positioned, a second support timing that is performed immediately after the position of the substrate can be recognized by the imaging unit, Any one of the third support timings to be performed after the position recognition of the substrate and the electronic component by the imaging unit is completed ,
The order of recognizing the position by imaging the board and the electronic component and the timing for supporting the lower surface of the board are set according to the deformation when the board and the electronic component are affected by heat. Electronic component mounting method.
JP2005273941A 2005-09-21 2005-09-21 Electronic component mounting apparatus and mounting method Active JP4746948B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005273941A JP4746948B2 (en) 2005-09-21 2005-09-21 Electronic component mounting apparatus and mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005273941A JP4746948B2 (en) 2005-09-21 2005-09-21 Electronic component mounting apparatus and mounting method

Publications (2)

Publication Number Publication Date
JP2007088149A JP2007088149A (en) 2007-04-05
JP4746948B2 true JP4746948B2 (en) 2011-08-10

Family

ID=37974849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005273941A Active JP4746948B2 (en) 2005-09-21 2005-09-21 Electronic component mounting apparatus and mounting method

Country Status (1)

Country Link
JP (1) JP4746948B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078787B2 (en) * 2008-07-24 2012-11-21 芝浦メカトロニクス株式会社 Electronic component mounting apparatus and mounting method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026074A (en) * 2000-06-30 2002-01-25 Shibaura Mechatronics Corp Device and method for bonding
JP2003031619A (en) * 2001-07-17 2003-01-31 Matsushita Electric Ind Co Ltd Bonding device and method therefor
JP2003282640A (en) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd Apparatus and method for mounting electronic component
JP2004152807A (en) * 2002-10-28 2004-05-27 Shibaura Mechatronics Corp Apparatus and method for bonding
JP2004260223A (en) * 2004-06-17 2004-09-16 Fujitsu Ltd Device for mounting semiconductor bare chip
JP2005236031A (en) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd Component transferring method and its apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026074A (en) * 2000-06-30 2002-01-25 Shibaura Mechatronics Corp Device and method for bonding
JP2003031619A (en) * 2001-07-17 2003-01-31 Matsushita Electric Ind Co Ltd Bonding device and method therefor
JP2003282640A (en) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd Apparatus and method for mounting electronic component
JP2004152807A (en) * 2002-10-28 2004-05-27 Shibaura Mechatronics Corp Apparatus and method for bonding
JP2005236031A (en) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd Component transferring method and its apparatus
JP2004260223A (en) * 2004-06-17 2004-09-16 Fujitsu Ltd Device for mounting semiconductor bare chip

Also Published As

Publication number Publication date
JP2007088149A (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP6086763B2 (en) Collet cleaning method and die bonder using the same
JP2000012568A (en) Die bonder
JP4746948B2 (en) Electronic component mounting apparatus and mounting method
JP5008952B2 (en) Die bonder and die bonding method
JP2006108281A (en) Electronic component pickup method and method and device for mounting electronic component
JP5391007B2 (en) Electronic component mounting apparatus and mounting method
JPWO2020044580A1 (en) Component mounting system and component mounting method
KR102062121B1 (en) Semiconductor manufacturing device and manufacturing method of semiconductor device
JP7010638B2 (en) Manufacturing method of die bonding equipment and semiconductor equipment
JP4713287B2 (en) Electronic component mounting apparatus and mounting method
WO2009125520A1 (en) Bonding device, method for recognizing position of bonding object used in bonding device, and recording medium on which program for recognizing position of bonding object is recorded
JP2003133797A (en) Part mounting apparatus
JP2005181789A (en) Packaging method and packaging apparatus for large-sized flat display panel
JP2000059098A (en) Component mounting equipment
JP4486914B2 (en) Die-bonding method and apparatus for solid-state imaging device
JP2006310480A (en) Apparatus and method for processing semiconductor device
JPH09139399A (en) Image recognition method, its equipment, wire bonder image recognition method and its equipment
JP4237718B2 (en) Electronic component mounting apparatus and mounting method
JP4571460B2 (en) Electronic component mounting method and mounting apparatus
JP4634227B2 (en) Electronic component mounting apparatus and mounting method
JPH1022347A (en) Bonding device for work with bump
KR20070047575A (en) Die bonding apparatus
JP6391225B2 (en) Flip chip bonder and flip chip bonding method
JPH11176883A (en) Device and method for thermocompression bonding of electronic component having bumps
JPH11214428A (en) Bonding device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4746948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150