JP4728424B2 - 集積化されたpll濾波器に係る変動するチャージポンプ電流 - Google Patents
集積化されたpll濾波器に係る変動するチャージポンプ電流 Download PDFInfo
- Publication number
- JP4728424B2 JP4728424B2 JP2009503215A JP2009503215A JP4728424B2 JP 4728424 B2 JP4728424 B2 JP 4728424B2 JP 2009503215 A JP2009503215 A JP 2009503215A JP 2009503215 A JP2009503215 A JP 2009503215A JP 4728424 B2 JP4728424 B2 JP 4728424B2
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- circuit
- vco
- output path
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000001914 filtration Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Description
本開示は一般的にエレクトロニクスに、そしてより特定的には位相ロックループ回路(phase lock loop circuit)に対するデュアルパスループ濾波器(dual path loop filter)の設計に関する。
位相ロックループ(PLL;phase lock loop)回路はよく知られており、そして種々の応用分野において周波数制御のために使用される。たとえば、それらは、周波数てい倍器(frequency multiplier)、復調器、トラッキング発生器、あるいはクロック回復器として構成されることが可能である。典型的なPLL回路は、位相コンパレータあるいはPLL回路内のチャージポンプ(charge pump)によって発生されるスプール(spur)のような高周波成分を濾波するためのループ濾波器(loop filter)を有する。典型的なループ濾波器はスプールのような何れかの望ましくない信号を濾波するために、コンデンサおよび抵抗等の受動素子を用いる。しかしながら、典型的なループ濾波器はスプールのような高周波成分を濾波するために大容量のコンデンサを必要とする。集積回路において大容量コンデンサは広い空間を占有するから、大容量コンデンサはPLL回路を含む集積回路の中に集積することは不可能である。その結果、ループ濾波器は通常集積回路の外側に配置される。
ここではPLL回路が記述されている。一つの実施例においては、PLL回路は第1の出力経路および第2の出力経路を有するチャージポンプを含んでいる。出力経路のそれぞれは、第2の出力経路からの電流が第1の出力経路からの電流に対して比率が小さいような電流信号を出力する。PLLはさらにスプールのような不必要な信号を濾波するためのチャージポンプに結合されているループ濾波器を含む。ループ濾波器は第1の出力経路に結合された抵抗器およびキャペシタ、そして第2の出力経路に結合された他のキャパシタを含む。PLL回路はまたループ濾波器に結合された電圧制御発振器(VCO)を含む。VCOは第1の出力経路および第2の出力経路に結合された2個のバラクタを含む。
Cv∝CVgd、従ってw∝CVgd
である。
実施例に従ったPLL回路においては、C4のキャパシタンスは従来のPLL回路のループ濾波器と比較してBだけより小さい。Bに対する値を注意深く選定することによって、キャパシタC4のキャパシタンスはキャパシタC4が主IC回路の中に集積されてしまうように、減じることが出来る。PLL回路100の構造は主ICの外側になければならないほど大きいキャパシタを使用することなく形成が可能であり、そしてデュアルパスループ濾波器110を付加的雑音の原因となる電力消費を増加させる能動回路なしに形成されることを可能とする。
)等に対して使用されることができる。CDMAシステムは広帯域CDMA(W−CDMA;Wideband CDMA)、cdma2000等の無線接続(RAT;radio access technology)技術を実現するであろう。RATはオーバージエア通信(over-the-air-communication)に使用される技術に帰せられる。TDMAシステムは移動体通信のためのグローバルシステム(GSM;Global System for Mobile Communication)等のようなRATを実行することができる。ユニバーサル移動体通信システム(UMIT;Universal Mobile Telecommunication System)はW−CDMAおよびGSMをRATとして使用するシステムである。PLL回路はまた種々の周波数帯に対して使用されることができ、たとえば824〜894MHzのセルラ帯、1850〜1990MHzのパーソナル通信システム(PCS;Personal Communication System)帯、1710〜1880MZのデジタルセルラシステム(DCS;Digital Cellular System)帯、1920〜2170MHzの国際移動通信−2000(IMT−2000;International Mobile Telecommunications-2000)帯等である。
Claims (13)
- 回路であって
第1の電流を出力する第1の出力経路と第2の電流を出力する第2の出力経路とを有するチャージポンプと、
望ましくない信号を濾波するためのチャージポンプに結合されたループ濾波器と、ここでループ濾波器は
第1の出力経路に結合された抵抗器と、
第1に出力経路に結合された第1のキャパシタと、そして
第2の出力経路に結合された第2のキャパシタとを含み、そして
ループ濾波器に結合された電圧制御発振器(VCO)と、ここでVCOは
第1の出力経路に結合されたゲートと、そして第2出力経路に結合されたドレインを有する第1のバラクタと、そして
第1の出力経路に結合されたゲートとおよび第2の出力経路に結合されたドレインを有する第2のバラクタとを含み、
ここで第2の電流は第1の電流よりも比率が小さい
回路。 - 第2の出力経路は第1および第2のバラクタのドレイン間にあるノードに結合されている、請求項1記載の回路。
- 第1および第2のバラクタのキャパシタンスは第1および第2の電流の総量を変化することによって変化させられる、請求項2記載の回路。
- 第1および第2のバラクタのキャパシタンスの変動は、VCOの出力信号の周波数あるいは位相を変化させる、請求項3記載の回路。
- VCOはさらに、
第1の出力経路と、そして各端部が第1および第2のバラクタのゲートにそれぞれ結合されたチョークと、そして
VCOの出力信号の中央周波数を決定するため、第1および第2のバラクタのゲートに各AC結合キャパシタとして動作するキャパシタを介してそれぞれ結合された第3のキャパシタおよびインダクタとを含む、請求項4記載の回路。 - VCOはさらに、
VCOの出力信号の振動の原因となる正帰還を与えるために互いにクロス結合された第1のタランジスタおよび第2のトランジスタを含む、請求項5記載の回路。 - 参照入力の信号とVCOの出力信号間の位相差を決定する位相検出器とをさらに含み、位相検出器出力は位相差を反映するチャージポンプに制御信号を出力する、請求項6記載の回路。
- チャージポンプは、制御信号にもとづいて第1および第2の電流の総量を変化させる請求項7記載の回路。
- VCOの出力信号の周波数を分割するためのデバイダをさらに含む、請求項8記載の回路。
- 回路であって、
第1の電流を出力する第1の出力経路、および第2の電流を出力する第2の出力経路を有するチャージポンプと、
不必要な信号を濾波するため、チャージポンプに結合されたループ濾波器と、
ループ濾波器に結合された電圧制御発振器(VCO)と、なおVCOは、
第1の出力経路に結合されたゲートと、第2の出力経路に結合されたドレインとを有する第1のバラクタと、そして
第1の出力経路に結合されたゲートと、第2の出力経路に結合されたドレインとを有する第2のバラクタとを有し、
ここで、第2の電流は第1の電流よりも比率が小さく、そしてここで、第2の出力経路は第1と第2のバラクタのドレイン間にあるノードに結合されている、
回路。 - 第1および第2のバラクタの容量は第1および第2の電流の総量を変えることによって変えられ、そして第1の電流および第2の電流は反対の方向に流れる、請求項10記載の回路。
- 第1および第2のバラクタのキャパシタンスの変動は、VCOの出力信号の周波数あるいは位相を変化させる、請求項11記載の回路。
- 参照入力信号とVCOの出力信号との間の位相差を決定する位相検出器をさらに含み、
位相検出器はチャージポンプに対して位相差にもとづいて第1の電流および第2の電流の総量を制御する制御信号を出力する、請求項12記載の回路。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78707806P | 2006-03-28 | 2006-03-28 | |
US60/787,078 | 2006-03-28 | ||
US11/486,516 | 2006-07-13 | ||
US11/486,516 US7706767B2 (en) | 2006-03-28 | 2006-07-13 | Dual path loop filter for phase lock loop |
PCT/US2007/065021 WO2007112390A1 (en) | 2006-03-28 | 2007-03-27 | Differing charge pump currents for integrated pll filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009531995A JP2009531995A (ja) | 2009-09-03 |
JP4728424B2 true JP4728424B2 (ja) | 2011-07-20 |
Family
ID=38229962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009503215A Active JP4728424B2 (ja) | 2006-03-28 | 2007-03-27 | 集積化されたpll濾波器に係る変動するチャージポンプ電流 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7706767B2 (ja) |
EP (1) | EP2005592B1 (ja) |
JP (1) | JP4728424B2 (ja) |
KR (1) | KR101097081B1 (ja) |
CN (1) | CN101411067B (ja) |
TW (1) | TW200746645A (ja) |
WO (1) | WO2007112390A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7848725B2 (en) * | 2007-07-02 | 2010-12-07 | Broadcom Corporation | RF transmitter with stable on-chip PLL |
US9905265B2 (en) * | 2007-12-03 | 2018-02-27 | Jonathan Mohler | Destructive system having a functional layer and an adjacent reactive layer and an associated method |
US8503597B2 (en) * | 2010-12-30 | 2013-08-06 | Advanced Micro Devices, Inc. | Method to decrease locktime in a phase locked loop |
US8723567B1 (en) | 2011-11-01 | 2014-05-13 | Yen Dang | Adjustable pole and zero location for a second order low pass filter used in a phase lock loop circuit |
TWI462485B (zh) * | 2012-02-23 | 2014-11-21 | Phison Electronics Corp | 頻率產生系統 |
US8766683B2 (en) * | 2012-08-17 | 2014-07-01 | St-Ericsson Sa | Double output linearized low-noise charge pump with loop filter area reduction |
JP2014183531A (ja) * | 2013-03-21 | 2014-09-29 | Sony Corp | 位相同期回路及びクロック・データ・リカバリ回路 |
US9099958B2 (en) * | 2013-09-30 | 2015-08-04 | Infineon Technologies Ag | System and method for a voltage controlled oscillator |
US9385729B1 (en) | 2015-12-21 | 2016-07-05 | International Business Machines Corporation | System and method for controlling a phase lock loop |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020075091A1 (en) * | 2000-10-12 | 2002-06-20 | Lo Chi Wa | Phase-locked loop circuit |
JP2004056818A (ja) * | 2002-07-16 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 発振器、pll回路、通信機器、発振方法 |
JP2005079897A (ja) * | 2003-08-29 | 2005-03-24 | Sharp Corp | 電圧制御発振回路、pll回路及びチューナ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6526113B1 (en) * | 1999-08-11 | 2003-02-25 | Broadcom Corporation | GM cell based control loops |
US6281758B1 (en) | 1999-09-30 | 2001-08-28 | Conexant Systems, Inc. | Differential LC-VCO, charge pump, and loop filter architecture for improved noise-immunity in integrated phase-locked loops |
DE10050294B4 (de) * | 2000-10-10 | 2006-08-24 | Atmel Germany Gmbh | PLL-Schaltung |
US6670833B2 (en) * | 2002-01-23 | 2003-12-30 | Intel Corporation | Multiple VCO phase lock loop architecture |
JP4220839B2 (ja) * | 2003-06-11 | 2009-02-04 | パナソニック株式会社 | 位相同期回路 |
US7277518B2 (en) | 2003-11-20 | 2007-10-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low-jitter charge-pump phase-locked loop |
CN1310430C (zh) * | 2004-07-01 | 2007-04-11 | 威盛电子股份有限公司 | 锁相环电路 |
US7345550B2 (en) | 2005-12-05 | 2008-03-18 | Sirific Wireless Corporation | Type II phase locked loop using dual path and dual varactors to reduce loop filter components |
US7432750B1 (en) * | 2005-12-07 | 2008-10-07 | Netlogic Microsystems, Inc. | Methods and apparatus for frequency synthesis with feedback interpolation |
-
2006
- 2006-07-13 US US11/486,516 patent/US7706767B2/en active Active
-
2007
- 2007-03-27 EP EP07759465A patent/EP2005592B1/en active Active
- 2007-03-27 JP JP2009503215A patent/JP4728424B2/ja active Active
- 2007-03-27 WO PCT/US2007/065021 patent/WO2007112390A1/en active Application Filing
- 2007-03-27 CN CN2007800107632A patent/CN101411067B/zh not_active Expired - Fee Related
- 2007-03-27 KR KR1020087025556A patent/KR101097081B1/ko active IP Right Grant
- 2007-03-28 TW TW096110832A patent/TW200746645A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020075091A1 (en) * | 2000-10-12 | 2002-06-20 | Lo Chi Wa | Phase-locked loop circuit |
JP2004056818A (ja) * | 2002-07-16 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 発振器、pll回路、通信機器、発振方法 |
JP2005079897A (ja) * | 2003-08-29 | 2005-03-24 | Sharp Corp | 電圧制御発振回路、pll回路及びチューナ |
Also Published As
Publication number | Publication date |
---|---|
EP2005592A1 (en) | 2008-12-24 |
KR101097081B1 (ko) | 2011-12-22 |
WO2007112390A1 (en) | 2007-10-04 |
JP2009531995A (ja) | 2009-09-03 |
KR20080109862A (ko) | 2008-12-17 |
EP2005592B1 (en) | 2012-11-28 |
TW200746645A (en) | 2007-12-16 |
CN101411067A (zh) | 2009-04-15 |
US20070298747A1 (en) | 2007-12-27 |
CN101411067B (zh) | 2012-01-18 |
US7706767B2 (en) | 2010-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4728424B2 (ja) | 集積化されたpll濾波器に係る変動するチャージポンプ電流 | |
US7230504B1 (en) | Controlled oscillator | |
US7026883B2 (en) | Feedback loop for LC VCO | |
EP1514351B1 (en) | Lc oscillator with wide tuning range and low phase noise | |
US7170358B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same | |
US8665030B2 (en) | Voltage-controlled oscillator | |
CN104601168B (zh) | 自偏置锁相环 | |
JP2007300623A (ja) | 電源回路組込み型発振回路 | |
US20110254632A1 (en) | Pll frequency synthesizer | |
WO2007072551A1 (ja) | 電圧制御リングオシレータ | |
US7675374B2 (en) | Voltage controlled oscillator with switching bias | |
US7893782B2 (en) | Voltage-controlled oscillator | |
US7026879B2 (en) | Loop filter for use in a phase-locked loop | |
US7126435B2 (en) | Voltage controlled oscillator amplitude control circuit | |
US7944318B2 (en) | Voltage controlled oscillator, and PLL circuit and radio communication device each including the same | |
JP4598691B2 (ja) | Pll回路及び半導体装置 | |
US11528022B2 (en) | Leakage-current compensation | |
US20070060081A1 (en) | Calibration of phase locked loop parameters based on static band information | |
US7394329B2 (en) | Analog varactor | |
US6985045B2 (en) | Gain control circuits for voltage controlled oscillators | |
US20100026397A1 (en) | Pll circuit | |
US7978015B2 (en) | Oscillator with reduced phase noise characteristics | |
DiClemente et al. | Current-Mode Phase-Locked Loops with Low Supply Voltage Sensitivity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4728424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |