JP4717472B2 - Substrate polishing method - Google Patents

Substrate polishing method

Info

Publication number
JP4717472B2
JP4717472B2 JP2005058670A JP2005058670A JP4717472B2 JP 4717472 B2 JP4717472 B2 JP 4717472B2 JP 2005058670 A JP2005058670 A JP 2005058670A JP 2005058670 A JP2005058670 A JP 2005058670A JP 4717472 B2 JP4717472 B2 JP 4717472B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
polishing
step
wafer
substrate
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005058670A
Other languages
Japanese (ja)
Other versions
JP2006245269A (en )
Inventor
栄一 河村
文彦 赤星
Original Assignee
富士通セミコンダクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、基板表面をCMP法により研磨する基板研磨方法に関し、特に、多数の基板を効率よく研磨するのに適した基板研磨方法に関する。 The present invention relates to a substrate polishing method of polishing a substrate surface by CMP, in particular, it relates to a substrate polishing method suitable for polishing a large number of substrates efficiently.

半導体集積回路の製造工程において、薄膜層の表面を正確に平坦化するために、化学的機械的研磨(CMP:Chemical Mechanical Polishing)方式による半導体ウェハ研磨装置が広く用いられている。 In the manufacturing process of the semiconductor integrated circuit, to accurately planarize the surface of the thin film layer, the chemical mechanical polishing: a semiconductor wafer polishing apparatus is widely used by (CMP Chemical Mechanical Polishing) method. この手法によれば、特に酸化膜からなる層間絶縁膜の表面について良好な平坦性を得ることができ、製品の歩留まりが大幅に向上する。 According to this approach, particularly for the surface of the interlayer insulating film formed of an oxide film can obtain good flatness, the yield of the product is significantly improved.

しかし、CMP法では、研磨パッド、研磨剤(スラリー)などの消耗部材の状態や、ウェハを保持する研磨ヘッドの状態が、研磨レート、研磨分布などの特性に大きく影響を与えるという問題があった。 However, the CMP method, the polishing pad, and the state of consumable members, such as abrasive (slurry), the state of the polishing head for holding a wafer, the polishing rate, there is a problem that greatly affects the characteristics such as the polishing distribution . また、研磨対象である半導体ウェハについても、成膜した酸化膜の状態のみならず、デバイスの構造、パターンレイアウトなどの要因が、研磨後の仕上がりに影響を与えるという問題もあった。 As for the semiconductor wafer to be polished, not only the state of the formed oxide film, the structure of the device, the factors such as the pattern layout, there is a problem that affects the finish after polishing.

このような影響をできるだけ排除するために、製品化の対象となるデバイスウェハ(以下、製品ウェハと呼称する)の研磨の前に、モニタ用のウェハを研磨して研磨速度の測定を行い、その測定結果を参照して製品ウェハの研磨条件を経験的に決定する方法が、一般的に採られている。 To eliminate as much as possible this effect, the device wafer to be commercialized (hereinafter, referred to as product wafer) prior to polishing, is performed to measure the polishing rate in polishing a wafer for monitoring, the method with reference to the measurement results to determine the polishing conditions of a product wafer empirically have been generally taken.

図12は、CMP法による従来の半導体ウェハの研磨手順の一例を示すフローチャートである。 Figure 12 is a flow chart showing an example of the polishing procedure of the conventional semiconductor wafer by CMP.
〔ステップS1〕まず、製品ウェハを研磨するのと同じプラテンやヘッドなどの部材をセットした研磨装置を用いて、製品ウェハの研磨対象部位と同じ材質を成膜したモニタウェハを研磨する。 [Step S1] First, by using a polishing apparatus equipped with a member, such as the same platen and head and for polishing product wafers, polishing the monitor wafer was deposited with the same material as the polished portion of the product wafer. そして、研磨の前後における膜厚を計測して、その結果から研磨レートを算出する。 Then, the film thickness before and after polishing was measured, to calculate the polishing rate from the result. これにより、パッドやスラリなどの消耗材、部材の組み付け状態などから生じるバラツキを把握することができる。 This makes it possible to grasp the variations consumables such as pads and slurries, and the like assembled state of members occur.

〔ステップS2〕所定のパターンが形成された製品ウェハの中からパイロットウェハを抜き取り、このパイロットウェハを研磨する。 [Step S2] withdrawn pilot wafer from the product wafer on which a predetermined pattern is formed, polishing the pilot wafer. パターンが形成されたウェハでは、パターンのない場合より研磨時間が少なくて済むため、 モニタウェハから求めた研磨レートを基に研磨時間を調整する。 The wafer on which a pattern is formed, because requires less grinding time than when there is no pattern, to adjust the polishing time based on the polishing rate obtained from the monitor wafer. そして、研磨の前後の膜厚の測定結果から、目標としていた膜厚とのずれを求め、このずれを考慮した研磨時間をあらためて求める。 Then, from the measurement results of the film thickness before and after polishing, it obtains a deviation between the film thickness that was the target, again obtains the polishing time in consideration of this misalignment.

〔ステップS3〕パイロットウェハの研磨結果から求めた研磨時間で、製品ウェハを研磨する。 In [Step S3] polishing time calculated from the polishing results of pilot wafer, polishing the product wafer.
この工程においては、例えば1日に1回程度、モニタウェハを用いた研磨レートの算出を行う。 In this step, for example, about once a day, and calculates the polishing rate using the monitor wafer. また、同種の製品ウェハに対する所定数の研磨処理を行うごとに、パイロットウェハを用いて研磨レートを算出する。 Also, every time performing a polishing process of a predetermined number for the product wafer of the same type, to calculate the polishing rate using a pilot wafer. 例えば、別の種類の製品ウェハを研磨した後には、次の種類の製品ウェハの研磨の前に、パイロットウェハを用いた研磨レートの算出を行うようにする。 For example, after polishing a different type of product wafer, prior to the polishing of the following types of product wafers, so as to calculate the polishing rate using a pilot wafer.

以上の手順で研磨を行うことにより、製品ウェハの研磨時に近い条件で研磨時間を正確に求めることができ、製品ウェハの研磨精度が向上される。 By performing the polishing by the above procedure, it is possible to obtain the polishing time under the condition close to the time of polishing of the product wafer accurately, polishing accuracy of the product wafer is improved. しかし、このような工程は手間と時間がかかり、製造効率が悪化することが問題であった。 However, such a process is awkward and time, the manufacturing efficiency is deteriorated has been a problem.

このような問題に対して、製品ウェハの品種もしくは工程ごとの固有研磨パラメータとして基準ウェハからの研磨シフト量をあらかじめ求めておき、装置の研磨能力を基準ウェハを用いて適宜計測して、研磨能力と固有研磨パラメータとから製品ウェハの研磨時間を正確に算出するようにした半導体ウェハの研磨方法があった(例えば、特許文献1参照)。 To solve this problem, obtained in advance the polishing shift amount from the reference wafer as a unique polishing parameters of each model or process of the product wafer, appropriately measured using the reference wafer polishing capability of the apparatus, the polishing capability that there was a method of polishing a semiconductor wafer so as to accurately calculate the polishing time of a product wafer and a unique polishing parameters (e.g., see Patent Document 1).

また、生産期間内の複数の時点において、製品ウェハの研磨速度とモニタウェハの研磨速度との比を求め、その比の経時的な変化の記録に基づいて、現在の比を推定して製品ウェハの研磨条件を設定するようにした半導体集積回路の生産方法もあった(例えば、特許文献2参照)。 Further, in a plurality of time points in the production period, obtains the ratio of the polishing rate of the monitor wafer product wafer, based on the recording of the temporal change of the ratio, the product wafer to estimate the current ratio there was also a method of producing a semiconductor integrated circuit so as to set the polishing conditions (e.g., see Patent Document 2).
特開2004−47747号公報(段落番号〔0014〕〜〔0031〕、図1) JP 2004-47747 JP (paragraphs [0014] - [0031], FIG. 1) 特開2004−79728号公報(段落番号〔0029〕〜〔0046〕、図2) JP 2004-79728 JP (paragraphs [0029] - [0046], FIG. 2)

しかし、半導体集積回路の製造工程に対しては、より一層の作業の効率化や高速化、低コスト化が求められており、モニタウェハやパイロットウェハの研磨工程をできるだけ実行せずに、製品ウェハの研磨条件をより正確に算出し、高精度な研磨を行うことが可能な手法が求められていた。 However, with respect to the manufacturing process of the semiconductor integrated circuit, more efficient and faster more work, and cost reduction is required, without running as possible polishing process monitor wafer and the pilot wafer, the product wafer the polishing conditions more accurately calculate the highly accurate polishing capable of performing a method has been desired.

本発明はこのような点に鑑みてなされたものであり、作業工数や材料コストを抑制しながらも高精度の研磨が可能な基板研磨方法を提供することを目的とする。 The present invention has been made in view of these points, and an object thereof is while suppressing the working man-hour and material cost to provide a substrate polishing method which can polish a high accuracy.

本発明では上記課題を解決するために、図1に示すように、基板表面をCMP法により研磨する基板研磨方法において、研磨対象と同じ膜材を成膜したブランク基板を用いた研磨レートRmnの計測間隔の時間超過を判定する第1の判定ステップ(S102)と、前記研磨レートRmnの計測履歴に基づいて前記研磨レートRmnの異常を判定する第2の判定ステップ(S105)と、基板を所定の厚さに研磨するための前記研磨レートRmnに基づく研磨パラメータの履歴の異常を判定する第3の判定ステップ(S106)と、前記研磨パラメータの履歴に基づいて前記研磨パラメータの予測値を算出する予測値算出ステップ(S107)と、前記予測値を用いて基板をCMP法により研磨する研磨ステップ(S108)とを含むことを特 In the present invention, in order to solve the above problems, as shown in FIG. 1, the substrate surface in a substrate polishing method for polishing by CMP, the polishing rate Rmn with blank substrate was deposited the same film material and polished given to the time exceeds a first determination step of determining the measurement interval (S102), the second determination step of determining an abnormality of the polishing rate Rmn (S105) on the basis of the measured history of the polishing rate Rmn, the substrate and the polishing rate Rmn third determining abnormality history polishing parameters based on for polishing to a thickness of the determination step (S106), calculates the predicted value of the polishing parameters based on a history of the polishing parameters JP predicted value calculation step (S107), that a substrate using the predicted value comprising a polishing step (S108) of polishing by CMP とする基板研磨方法が提供される。 Substrate polishing method according to is provided.

このような半導体ウェハの研磨方法では、例えば、第1の判定ステップ(S102)で、研磨対象と同じ膜材を成膜したブランク基板を用いた研磨レートRmnの計測間隔の時間超過を判定し、計測間隔が所定時間を超過している場合に、第2の判定ステップ(S105)で、研磨レートRmnの計測履歴に基づいて研磨レートRmnの異常を判定し、さらに研磨レートRmnが正常と判定した場合には、第3の判定ステップ(S106)で、基板を所定の厚さに研磨するための研磨レートRmnに基づく研磨パラメータの履歴の異常を判定し、さらに研磨パラメータの履歴が正常と判定した場合には、予測値算出ステップ(S107)で、研磨パラメータの履歴に基づいて研磨パラメータの予測値を算出して、研磨ステップ(S108)で In such a method of polishing a semiconductor wafer, for example, in the first determination step (S102), to determine the time exceeded measurement interval of polishing rate Rmn with blank substrate was deposited the same film material and polished, If the measurement interval has exceeded a predetermined time, in the second determination step (S105), based on the measurement history of the polishing rate Rmn to determine an abnormality of the polishing rate Rmn, further polishing rate Rmn is determined to be normal in this case, in the third determination step (S106), and determines the abnormality history polishing parameters based on the polishing rate Rmn for polishing a substrate to a predetermined thickness, further history of polishing parameters were determined to be normal If this occurs, the predicted value calculation step (S107), and calculates the predicted value of the polishing parameters on the basis of the history of the polishing parameters, polishing step (S108) 算出された予測値を用いて基板(例えば製品となるウェハ)をCMP法により研磨する。 Substrate using the calculated predicted value (such as the product to become wafer) is polished by CMP. このような工程により、研磨レートRmnの推移が安定し、かつ、研磨レートRmnに基づく基板の研磨パラメータの推移が安定している場合には、ブランク基板を用いたテスト研磨や、研磨対象の基板から抜き出したパイロットウェハを用いたテスト研磨を行うことなく、研磨パラメータを予測して基板の研磨が行われる。 By this process, the polishing changes the rate Rmn is stable and, when the transition of the polishing parameters of the substrate based on the polishing rate Rmn is stable, the test polishing or using a blank substrate, the substrate being polished without testing polishing using a pilot wafer taken out from the polishing of the substrate is performed by predicting the polishing parameters.

本発明の基板研磨方法によれば、ブランク基板を用いた研磨レートの計測間隔が所定時間を超過している場合でも、研磨レートの推移が安定し、かつ、研磨レートに基づく基板の研磨パラメータの推移が安定している場合には、ブランク基板を用いて研磨レートを算出するテスト研磨や、研磨対象の基板から抜き出したパイロット基板を用いて研磨パラメータを算出するテスト研磨が行われることなく、研磨パラメータの履歴に基づいて研磨パラメータの予測値を用いて基板が研磨されるので、研磨精度を低下させることなく、作業工数を削減して基板のスループットを向上でき、またテスト研磨の省略により材料コストを低減できる。 According to the substrate polishing method of the present invention, even when the measurement interval of the polishing rate using a blank substrate exceeds the predetermined time, it changes the polishing rate is stabilized, and the polishing parameters of the substrate based on the polishing rate If the transition is stable, the test polishing and for calculating the polishing rate using a blank substrate, without the test polishing is performed to calculate the polishing parameters using a pilot substrate taken out from the substrate to be polished, the polishing since the substrate is polished using the predicted values ​​of the polishing parameters based on the parameter history, without reducing polishing accuracy can be improved substrate throughput by reducing the number of operation steps and material cost by omitting the test polishing It can be reduced.

以下、本発明の実施の形態を図面を参照して詳細に説明する。 Hereinafter, detailed description of the embodiments of the present invention with reference to the drawings.
《第1の実施の形態》 "The first embodiment"
図2は、CMP研磨工程に用いられるシステム構成例を示す図である。 Figure 2 is a diagram showing an example of a system configuration used in the CMP polishing process.

図2は、半導体集積回路の層間絶縁膜を研磨するためのシステム構成例を示しており、このシステムは、研磨装置10、膜厚計測装置20、制御装置30を具備している。 Figure 2 shows an example of a system configuration for polishing an interlayer insulating film of a semiconductor integrated circuit, the system, the polishing apparatus 10, the film thickness measuring device 20 and a controller 30. 研磨装置10はウェハを研磨する装置であり、膜厚計測装置20は、ウェハの膜厚を例えば光学的に計測する装置であり、これにより研磨処理の前後でウェハの膜厚を計測できるようになっている。 The polishing apparatus 10 is an apparatus for polishing a wafer, a film thickness measuring device 20 is a device for measuring the thickness of the wafer for example optically, thereby to allow measuring the film thickness of the wafer before and after polishing treatment going on. なお、配線が形成されたウェハでは、その配線上の膜厚を計測することはできないので、ウェハ上に平坦なモニタ領域を設けておき、すべてのウェハで同じモニタ領域の膜厚を計測するようにする。 In a wafer on which a wiring is formed, it is not possible to measure the film thickness on the wires, may be provided a flat monitor area on the wafer, so as to measure the thickness of the same monitoring region in all the wafers to.

制御装置30は、研磨装置10および膜厚計測装置の動作を制御する装置であり、制御装置30を統括的に制御するCPU31と、各種プログラムやデータを記憶する記憶部32と、研磨装置10および膜厚計測装置20とのデータ送受信を行うための通信インタフェース(I/F)33と、ユーザがデータを入力するための入力部34とを具備する。 Controller 30 is a device for controlling the operation of the polishing apparatus 10 and the film thickness measuring device, the CPU31 that performs overall control of the control unit 30, a storage unit 32 for storing various programs and data, a polishing apparatus 10 and a communication interface (I / F) 33 for performing data transmission and reception between the film thickness measuring device 20, a user comprises an input unit 34 for inputting data.

ユーザは例えば、この制御装置30の入力部34を用いて、研磨対象のウェハのロット番号などを入力し、研磨工程を実行させる。 The user may, for example, using the input unit 34 of the control device 30, such as by entering the lot number to be polished of the wafer to perform the polishing process. 制御装置30は、所定のプログラムを実行して、膜厚計測装置20の測定結果を基に最適な研磨パラメータを演算し、研磨装置10を制御する。 The controller 30 executes a predetermined program, calculates the optimum polishing parameters based on measurement results of the film thickness measuring device 20, which controls the polishing apparatus 10. また、後述するように、制御装置30は、研磨装置10による製品ウェハおよびモニタウェハの研磨パラメータの履歴を随時記憶して、それらのパラメータの傾向を基に最適なパラメータを予測する。 As described later, the control device 30 stores the history of the polishing parameters of the product wafers and monitor wafers by polishing device 10 from time to time, to predict the optimum parameters based on the tendency of those parameters. これにより、研磨精度を維持しながらも、製品ウェハのパイロットウェハやモニタウェハを用いたテスト研磨の回数を減少させ、研磨工程のスループットを向上させる。 Thus, while maintaining the polishing precision, reduces the number of tests polishing using pilot wafer or a monitor wafer product wafer, improve the throughput of the polishing step.

なお、研磨工程のためのシステムには、上記構成の他に例えば、ウェハの搬送機構や洗浄装置なども含まれ、これらの動作を制御装置30によって制御できるようにしてもよい。 Note that the system for polishing process, for example, in addition to the above configuration, include, among other things, the conveying mechanism or the cleaning apparatus of the wafer may be able to control device 30 controls these operations.

図3は、CMP研磨装置の概略構成例を示す図である。 Figure 3 is a diagram showing a schematic configuration example of a CMP polishing apparatus.
CMP研磨装置10は、図3に示すように、半導体集積回路の層間絶縁膜を研磨する装置であり、研磨対象のウェハ11を保持するウェハホルダ12と、上面に研磨パッド13が敷設されたプラテン14と、スラリーを供給するノズル15と、研磨パッド13を目立てるドレス部16を具備している。 CMP polishing apparatus 10, as shown in FIG. 3, an apparatus for polishing an interlayer insulating film of a semiconductor integrated circuit, the wafer holder 12 for holding the wafer 11 to be polished, a platen 14 which polishing pad 13 on the upper surface is laid When a nozzle 15 for supplying the slurry, which includes a dress portion 16 that dressing the polishing pad 13.

ウェハ11の研磨を行う際には、ウェハ11がウェハホルダ12に吸着されて保持され、研磨パッド13に押圧される。 When performing the polishing of the wafer 11, the wafer 11 is held by being adsorbed on the wafer holder 12, it is pressed against the polishing pad 13. そして、ノズル15からのスラリーが研磨パッド13に供給され、プラテン14およびウェハホルダ12がともに回転することで、ウェハ11の表面全面が均一に研磨されて平坦化される。 The slurry from the nozzle 15 is supplied to the polishing pad 13, by the platen 14 and wafer holder 12 rotates together, and planarized is uniformly polished over the entire surface of the wafer 11. また、ドレス部16の目立て面は研磨パッド13に押圧されて回転され、これにより研磨パッド13の表面を目立て、研磨パッド13の目詰まりを防止してその研磨性能を維持させる。 Also, dressing surface of the dress portion 16 is rotated is pressed against the polishing pad 13, thereby dressing the surface of the polishing pad 13, to prevent clogging of the polishing pad 13 to maintain the polishing performance.

次に、研磨工程について具体的に説明する。 Next, specifically described polishing process.
図4は、研磨時間と研磨量との関係を説明するための図である。 Figure 4 is a diagram for explaining a relationship between the polishing time and the polishing amount.
本実施の形態の研磨工程には、各種パターンが形成された製品ウェハの他に、モニタウェハによるテスト研磨工程が含まれる。 A polishing step of the present embodiment, in addition to the product wafer on which various patterns are formed, includes testing the polishing step by the monitor wafer. モニタウェハは、製品ウェハ上の研磨対象の膜材(ここでは層間絶縁膜を構成する酸化膜)を平坦面に成膜した、いわゆるブランクウェハである。 Monitor wafers are polished film material on the product wafer (here, the oxide film constituting the interlayer insulating film) was formed on the flat surface, a so-called blank wafer.

図4では、製品ウェハに対する目標の研磨量を最適研磨量A_tr_pol、この量だけ研磨するのに要する時間を最適研磨時間T_tr_polとしている。 In Figure 4, the optimum polishing amount of the polishing amount of the target for the product wafer A_tr_pol, and the time required for polishing by this amount and optimum polishing time T_tr_pol. この図4に示すように、モニタウェハを研磨した場合、研磨量は研磨時間に比例して直線状に増加する。 As shown in FIG. 4, when polishing the monitor wafer, the polishing amount increases linearly in proportion to the polishing time. これに対して製品ウェハの場合、研磨の初期段階(研磨時間が0〜T1の間)では、配線パターン上に成膜された凸状の部位が研磨され、この部位の研磨速度は平坦部分より高速になる。 For product wafer contrast, in the initial stage of polishing (between polishing time 0 to t1), the convex portion which is formed on the wiring pattern is polished, from the polishing rate flat portion of this site It becomes high speed. そして、表面の段差が研磨されたT1以降は、平坦部が研磨されるため、その研磨速度はモニタウェハの場合と同様になる。 Then, after T1 the step surface is polished, since the flat portion is polished, the polishing rate becomes similar to the case of the monitor wafer.

研磨の初期段階の研磨速度は、配線パターンのレイアウトや層間絶縁膜の成膜量などに応じて決まるので、製品ウェハの研磨時間を設定するためには、モニタウェハによる研磨時間に上記条件に応じたオフセットを与える必要がある。 Polishing rate for early stages of polishing, so determined depending on the deposition amount of the layout and the interlayer insulating film of the wiring pattern, in order to set the polishing time of the product wafer, depending on the conditions in the polishing time by the monitor wafers and it is necessary to give the offset. 本実施の形態では、製品ウェハの上面の凸状部位を含まない平坦部の研磨時間(図中の研磨時間T1〜T_tr_pol)を研磨時間の初期値T_def_polとして設定する。 In this embodiment, setting the polishing time of the flat portion without the convex portion of the upper surface of the product wafer (the polishing time T1~T_tr_pol in the drawing) as an initial value T_def_pol polishing time. また、製品ウェハの上端部から研磨時間初期値T_def_polだけ研磨したときの研磨量を、研磨量初期値A_def_polとする。 Moreover, the polishing amount at the time of polishing by polishing time initial value T_def_pol from the upper end portion of the product wafer, and polishing amount initial value A_def_pol.

そして、製品ウェハの上端部から研磨時間初期値T_def_polだけ研磨した後、その残りを研磨するために必要な研磨時間または研磨量を、オフセット量と考える。 Then, after polishing by polishing time initial value T_def_pol from the upper end portion of the product wafer, the polishing time or a polishing amount required for polishing the remainder, considered offset. すなわち、残りの研磨に必要な研磨時間を最適研磨時間オフセットT_tr_of、その研磨量を最適研磨量オフセットA_tr_ofとする。 That is, the remaining optimum polishing time offset T_tr_of the polishing time required for polishing and the polishing amount and optimum polishing amount offset A_tr_of.

ここで、モニタウェハの研磨レート(研磨量/研磨時間)をRmnとすると、上記設定値には以下の式(1)および(2)の関係が成立する。 Here, the monitor wafer polishing rate (polishing amount / polishing time) and Rmn, relationship to the set value following formula (1) and (2) is satisfied. これらの式(1)および(2)からわかるように、例えばモニタウェハの研磨レートRmnが安定している場合、最適研磨量オフセットA_tr_ofも安定すると予測できる。 These formulas (1) and as can be seen from (2), can be predicted for example, when the polishing rate Rmn monitor wafer is stable, and also stable optimum polishing amount offset A_tr_of. 換言すれば、研磨レートRmnが時間の経過に応じて直線的に変動している場合、その推移に基づいて最適研磨量オフセットA_tr_ofを予測して設定しても、精度を低下させずに研磨を実行できる。 In other words, if the polishing rate Rmn is linearly varied according to the elapsed time, it is set by predicting the optimum amount of polishing offset A_tr_of based on the transition, the polishing without reducing the accuracy It can be executed.
T_tr_pol=T_def_pol+T_tr_of ……(1) T_tr_pol = T_def_pol + T_tr_of ...... (1)
T_tr_of=A_tr_of/Rmn ……(2) T_tr_of = A_tr_of / Rmn ...... (2)
図5は、研磨のためのパラメータを説明するための図である。 Figure 5 is a diagram for explaining parameters for polishing.

図5の左側は製品ウェハの断面図であり、CMP法での研磨対象となる層間絶縁膜111には、下層(配線層)112の上部に凸状部113が形成されている。 Left side of FIG. 5 is a sectional view of a product wafer, the interlayer insulating film 111 to be polished in the CMP method, the convex portion 113 is formed on top of the layer (wiring layer) 112. また、この例では、Cu層114の上部にディッシング部115が形成されている。 In this example, dishing portion 115 is formed on the Cu layer 114.

CMP研磨装置10による層間絶縁膜111の研磨工程では、上述した研磨量初期値A_def_polとともに、残りの研磨量(オフセット量)の初期値として研磨量オフセット初期値A_def_ofが設定される。 The polishing process of the interlayer insulating film 111 by CMP polishing apparatus 10, the polishing amount initial value A_def_pol described above, the polishing amount offset initial value A_def_of is set as the initial value of the remaining amount of polishing (amount of offset). この研磨量オフセット初期値A_def_ofは、研磨量の誤差により目標以上の量が研磨されることのないように、実際に必要な研磨量より小さくされている。 The polishing amount offset initial value A_def_of, as not to the amount of more than the target is polished by the error of the polishing amount, it is actually smaller than the polishing amount required. そして、所定のロットの研磨工程では、この研磨量オフセット初期値A_def_ofを基に、同じロットのパイロットウェハや実際に研磨した製品ウェハの膜厚計測結果に基づいて、最適研磨量オフセットA_tr_ofが算出されていく。 Then, in the step of polishing a given lot, based on the amount of polishing offset initial value A_def_of, based on the thickness measurement results of the polished product wafer pilot wafer or indeed the same lot, the optimum polishing amount offset A_tr_of is calculated To go.

研磨後の製品ウェハ全体の膜厚測定値(平均値)をTH_af_pol、あらかじめ設定される目標の膜厚をTH_tg、ディッシング部115を平坦化するための研磨量補正値(平均値)をA_dishとすると、最適研磨量オフセットA_tr_ofは次の式(3)により算出される。 Product wafers total thickness measurement after polishing (average value) TH_af_pol, TH_tg the thickness of the target to be set in advance, when the polishing amount correction value for flattening the dishing portion 115 (average value) and A_dish , optimum polishing amount offset A_tr_of is calculated by the following equation (3).
A_tr_of=A_def_of+TH_af_pol−(TH_tg+A_dish) ……(3) A_tr_of = A_def_of + TH_af_pol- (TH_tg + A_dish) ...... (3)
本実施の形態では、モニタウェハの研磨レートRmnの履歴情報と、製品ウェハおよびパイロットウェハの膜厚計測結果に基づく最適研磨量オフセットA_tr_of(または最適研磨時間オフセットT_tr_of)のロットごとの履歴情報とを、制御装置30の記憶部32に記憶する。 In the present embodiment, the history information of the polishing rate Rmn monitor wafer, and a history information for each lot of the optimal polishing amount based on the thickness measurement results of the product wafer and the pilot wafer offset A_tr_of (or optimum polishing time offset T_tr_of) in the storage unit 32 of the control device 30. そして、履歴情報中の値が安定的に変動している場合には、設定するオフセット量として予測値を用い、モニタウェハやパイロットウェハを用いたテスト研磨を適宜省略する。 Then, if the value in the history information is changing stably uses the predicted value as an offset amount set appropriately omitted test polishing using a monitor wafer or a pilot wafer. これにより、研磨精度を落とすことなく、製品ウェハのスループットを向上させる。 Thus, without reducing polishing accuracy, improve the product wafer throughput.

図1は、第1の実施の形態でのCMP研磨工程の全体の流れを示すフローチャートである。 Figure 1 is a flow chart showing the overall flow of the CMP polishing process of the first embodiment. なお、以下の処理は、制御装置30のCPU31が、記憶部32に記憶された処理プログラムを実行することにより行われる。 Incidentally, the following processes, CPU 31 of the controller 30 is performed by executing a stored program in the storage unit 32.

〔ステップS101〕制御装置30は、入力部34を通じてユーザからのロット問い合わせを受け付け、これに応じて記憶部32を検索して、対応する研磨パラメータおよびその履歴情報を検索する。 [Step S101] The control device 30 receives a lot query from a user through the input unit 34, searches the storage unit 32 in response to this, to find the corresponding polishing parameters and historical information.

〔ステップS102〕対応するモニタウェハ(ブランクウェハ)の当日の研磨レートRmnが記憶部32に存在しているか否かを判定し、存在している場合はステップS103へ、存在していない場合はステップS105に進む。 [Step S102] On the day of the polishing rate Rmn of the corresponding monitor wafers (blank wafer), it is determined whether or not present in the storage unit 32, if if present to the step S103, does not exist Step the process proceeds to S105.

〔ステップS103〕製品ウェハの研磨パラメータ(ここでは最適研磨量オフセットA_tr_of)の履歴情報を参照し、この研磨パラメータの推移が安定しているか否かを判定する。 [Step S103] product wafer polishing parameters (in this case the optimum amount of polishing offset A_tr_of) refers to the history information, determines whether the transition of the polishing parameter is stable. 例えば、最適研磨量オフセットA_tr_ofと時間との関係を示す一次近似式を求め、最適研磨量オフセットA_tr_pfと一次近似式上の対応する値との相関値R1を算出する。 For example, calculated primary approximate expression indicating the relationship between the optimum polishing amount offset A_tr_of and time, calculates a correlation value R1 with the corresponding values ​​of the optimal polishing amount offset A_tr_pf the primary approximate expression. そして、(R1) 2が例えば0.6を超えた場合に、推移が安定していると判定する。 Then, it is determined that if it exceeds (R1) 2, for example 0.6, transitive stable. 推移が安定している場合はステップS107へ、安定していない場合はステップS104に進む。 Transition is to step S107 if stable, if not stable proceeds to step S104.

〔ステップS104〕研磨パラメータ(最適研磨量オフセットA_tr_of)の履歴情報を参照して、最適研磨量オフセットA_tr_ofと研磨レートRmn(当日の値も含む)との相関が高いか否かを判定する。 [Step S104] with reference to the history information of the polishing parameters (optimum polishing amount offset A_tr_of), it determines whether the correlation is high or not the optimum polishing amount offset A_tr_of the polishing rate Rmn (including day values). 例えば、これらの値の相関値をR2としたとき、(R2) 2が0.6を超えた場合に相関があると判定する。 For example, it is determined when the correlation of these values with R2, and there is a correlation when exceeded (R2) 2 is 0.6. なお、このとき、研磨のための研磨装置10の他の装置パラメータの履歴情報も記憶部32に記憶されている場合には、この装置パラメータの変動と研磨レートRmnとの変動との相関が高いか否かも判定してもよい。 At this time, if also stored in the storage unit 32 the history information of the other device parameters of the polishing apparatus 10 for polishing is highly correlated with the variation of the polishing rate Rmn and variations of this device parameter whether it might be determined. そして、すべての相関が高いと判定された場合にステップS107に進み、そうでない場合にステップS112に進む。 Then, the process proceeds to step S107 if all of the correlation is determined to be high, processing proceeds to step S112 otherwise.

〔ステップS105〕研磨レートRmnの履歴情報を参照し、前回計測時までの研磨レートRmnの推移が安定しているか否かを判定する。 [Step S105] refers to the history information of the polishing rate Rmn, determines whether the transition of the polishing rate Rmn to the previous measurement is stable. 例えば、研磨レートRmnと、研磨レートRmnの変動を示す一次近似式上の対応する値との相関値R3を算出し、(R3) 2が例えば0.6を超えた場合に推移が安定していると判定する。 For example, the polishing rate Rmn, the polishing rate was calculated Rmn correlation value R3 of the corresponding values on the primary approximate expression indicating the variation of, (R3) 2 is transitive if it exceeds example 0.6 stable It determines that there. 推移が安定している場合はステップS106へ、安定してない場合はステップS111に進む。 Transition is to step S106 if stable, if not stable and the process proceeds to step S111.

〔ステップS106〕ステップS103の処理と同様に、研磨パラメータ(最適研磨量オフセットA_tr_of)の履歴情報を参照して、このオフセット量の推移が安定しているか否かを判定する。 In the same manner as the processing of [Step S106] Step S103, by referring to the history information of the polishing parameters (optimum polishing amount offset A_tr_of), a decision is made as to whether the offset amount of the transition is stable. 安定している場合はステップS107へ、安定していない場合はステップS112に進む。 To a stable if have step S107, if not stable proceeds to step S112.

〔ステップS107〕研磨パラメータ(最適研磨量オフセットA_tr_of)の履歴情報から求めた一次近似式に基づいて、製品ウェハの研磨パラメータ(最適研磨量オフセットA_tr_of)の予測値を算出する。 [Step S107] based on a linear approximation formula obtained from the history information of the polishing parameters (optimum polishing amount offset A_tr_of), calculates the predicted value of the polishing parameters of the product wafer (optimum polishing amount offset A_tr_of). 例えば、この例のように最適研磨量オフセットA_tr_ofの変動を一次近似式により近似した場合には、その近似直線において現在の時間に対応する値を予測値とする。 For example, when approximating the optimum polishing amount primary approximate expression variations in offset A_tr_of as in this example, the predicted value of the value corresponding to the current time in the approximate straight line.

〔ステップS108〕算出した研磨パラメータを研磨装置10に設定し、製品ウェハを研磨装置10に搬送させて、この製品ウェハの研磨処理を実行させる。 [Step S108] The polishing parameters calculated set in the polishing apparatus 10, by conveying the product wafer polishing apparatus 10, to perform a polishing process of a product wafer. なお、研磨の前後には、膜厚計測装置20を用いて製品ウェハ上のモニタ領域の膜厚を計測させ、制御装置30はその計測値を取得する。 Incidentally, before and after the polishing using a film thickness measuring device 20 is measured the thickness of the monitor area on the product wafer, the controller 30 obtains the measured value.

〔ステップS109〕膜厚の測定結果に基づき、製品ウェハの膜厚が目標値となっている場合には工程を終了する。 Based on the [Step S109] The measurement result of the film thickness, and ends the process when the thickness of the product wafer has become a target value. なお、実際には例えば、算出された研磨パラメータを基にして所定数の製品ウェハを連続して研磨する。 Incidentally, in practice, for example, polished consecutively a predetermined number of product wafer polishing parameters calculated based on. また、製品ウェハの膜厚が目標値となっていない場合は、ステップS110に進む。 Further, if the thickness of the product wafers is not the target value, the process proceeds to step S110.

〔ステップS110〕例えば、最新の研磨レートRmnを用いて、追加研磨のための研磨パラメータを算出する。 [Step S110] For example, using the latest polishing rate Rmn, and calculates the polishing parameters for the additional polishing. この後ステップS108に戻って製品ウェハを再び研磨し、目標の膜厚となるまで研磨を繰り返す。 Again polished product wafer returns to step S108 and then repeats the polished to a target thickness.

〔ステップS111〕モニタウェハを用いたテスト研磨工程を実行させる。 [Step S111] to execute the test polishing step using a monitor wafer. この工程では、製品ウェハの研磨対象部と同じ材料が成膜されたモニタウェハ(ブランクウェハ)を研磨し、研磨前後の膜厚を計測する。 In this step, by polishing the monitor wafers same material as the polished portion of the product wafer has been deposited (blank wafer), to measure the film thickness before and after polishing. 制御装置30は、膜厚の測定結果と研磨時間とから研磨レートRmnを算出し、記憶部32の履歴情報に記憶する。 Controller 30 calculates a polishing rate Rmn from the film thickness measurement results of the polishing time, and stores the history information storage unit 32. このテスト研磨工程により、研磨に使用する研磨装置10の固有の能力基準が求められる。 The test polishing step, inherent ability criteria of the polishing apparatus 10 used in polishing is required. この工程実行後にはステップS112に進む。 After the step execution proceeds to step S112.

〔ステップS112〕製品ウェハの中からパイロットウェハを選び、このパイロットウェハを用いたテスト研磨工程を実行させる。 [Step S112] to select pilot wafer from the product wafer, to execute a test polishing process using the pilot wafer. このテスト研磨工程は、製品ウェハの研磨時と同じ条件下における正確な研磨時間を求めるための工程であり、その詳細については後の図6で説明する。 The test polishing step is a step for obtaining an accurate polishing time under the same conditions as the polishing of the product wafer, is described in Figure 6 after the details thereof. 工程実行後にはステップS108に進む。 After step execution proceeds to step S108.

なお、以上の工程のステップS103,S104,S106では、オフセット量として最適研磨量オフセットA_tr_ofを用いたが、その代わりに最適研磨時間オフセットT_tr_ofを用いて演算を行ってもよい。 In the above steps S103 step, S104, S106, but using the optimal polishing amount offset A_tr_of as an offset amount, the computation may be performed using the optimum polishing time offset T_tr_of instead.

図6は、パイロットウェハを用いたテスト研磨工程の流れを示すフローチャートである。 Figure 6 is a flowchart showing the flow of the test the polishing process using the pilot wafer.
〔ステップS201〕研磨対象のロットの製品ウェハの中からパイロットウェハを抽出する。 [Step S201] extracting a pilot wafer from the product wafer to be polished of the lot.

〔ステップS202〕パイロットウェハの研磨パラメータを研磨装置10に設定するとともに、その設定値を制御装置30の記憶部32に記憶する。 It sets the polishing parameters in [Step S202] pilot wafer polishing apparatus 10, and stores the set value in the memory unit 32 of the control device 30.
〔ステップS203〕パイロットウェハを研磨装置10に搬送させて、このパイロットウェハの研磨処理を実行させる。 [Step S203] by carrying the pilot wafer polishing apparatus 10, to perform a polishing process of the pilot wafer. なお、研磨の前後には、膜厚計測装置20を用いてパイロットウェハ上のモニタ領域の膜厚を計測させ、制御装置30はその計測値を取得する。 Incidentally, before and after the polishing using a film thickness measuring device 20 is measured the thickness of the monitor region on the pilot wafer, the controller 30 obtains the measured value.

〔ステップS204〕膜厚の測定結果に基づき、パイロットウェハの膜厚が目標値となっている場合には、図1のステップS108に進んで、製品ウェハの研磨を開始する。 Based on the [Step S204] The measurement result of the film thickness, when the thickness of the pilot wafer is a target value, the process proceeds to step S108 in FIG. 1, to start polishing product wafers. このとき、ステップS202(または後のステップS205)で記憶された研磨パラメータが、製品ウェハの研磨パラメータとして用いられる。 At this time, polishing parameters stored in step S202 (or after step S205 in) is used as a polishing parameter product wafer. また、パイロットウェハの膜厚が目標値となっていない場合には、ステップS205に進む。 Further, when the thickness of the pilot wafer is not the target value, the process proceeds to step S205.

〔ステップS205〕例えば、最新の研磨レートRmnを用いて、追加研磨のための研磨パラメータを算出するとともに、ステップS202で記憶部32に記憶した研磨パラメータを更新する。 [Step S205] For example, using the latest polishing rate Rmn, calculates the polishing parameters for the additional polishing, updates the polishing parameters stored in the storage unit 32 in step S202. この後ステップS203に戻ってパイロットウェハを再び研磨し、目標の膜厚となるまで研磨を繰り返す。 Again polished pilot wafer process returns to step S203 and then repeats the polished to a target thickness.

ここで、図7は、研磨レートRmnの推移の例を示すグラフである。 Here, FIG. 7 is a graph showing an example of transition of the polishing rate Rmn.
この図7では、所定期間内に例として1日おきに研磨レートRmnが計測された場合の計測値を基に、1次近似式を用いて近似直線を算出し、この近似式と各計測値との相関値R3を算出している。 In FIG. 7, on the basis of the measurement value when the polishing rate Rmn every other day as an example within a predetermined time period is measured, an approximate line is calculated using a first-order approximation formula, the approximation equation and the measured values and it calculates the correlation value R3 between. この相関値が高い場合、すなわち計測値が近似直線に近い場合には、研磨レートRmnの推移が安定していると判定でき、近似直線の延長線上から次の研磨レートRmnの予測値をとることができる。 If the correlation value is high, that is, when the measured value is close to the approximate line is the transition of the polishing rate Rmn can be determined to be stable, that from the extended line of the approximate straight line takes the predicted value of the next polishing rate Rmn can. 図7の例では(R3) 2 =0.2706と算出され、(R3) 2 >0.6を安定性の判定基準とした場合、推移が安定していないと判定される。 In the example of FIG. 7 is calculated as (R3) 2 = 0.2706, it is determined that (R3) 2> 0.6 If was stability criteria, transition is not stable.

また、図8は、最適研磨時間オフセットT_tr_ofの推移の例を示すグラフである。 8 is a graph showing an example of transition of the optimum polishing time offset T_tr_of.
この図8では、所定期間内に例として1日おきに最適研磨時間オフセットT_tr_ofが計測された場合の計測値に基づく1次近似式と、各計測値との相関値R1を算出している。 In FIG. 8, optimum polishing time offset T_tr_of every other day as an example is calculated a primary approximate expression that is based on the measurement value when measured, the correlation value R1 with the measured value within a predetermined time period. この相関値が高い場合、すなわち計測値が近似直線に近い場合には、研磨レートRmnの場合と同様に最適研磨時間オフセットT_tr_ofの推移が安定していると判定でき、近似直線の延長線上から次の最適研磨時間オフセットT_tr_ofの予測値をとることができる。 If the correlation value is high, that is, when the measured value is close to the fitted line, it can be determined that as in the case optimum polishing time course of offset T_tr_of polishing rate Rmn is stable, following the extension of the approximate straight line It may take the predicted value of the optimum polishing time offset T_tr_of. 図8の例では(R1) 2 =0.0048と算出され、(R1) 2 >0.6を安定性の判定基準とした場合、推移が安定していないと判定される。 In the example of FIG. 8 is calculated as (R1) 2 = 0.0048, it is determined that (R1) 2> 0.6 If was stability criteria, transition is not stable.

なお、上記処理例では、相関値の算出に一次近似式を用いたが、これに限らず他の近似式を用いてもよい。 In the above processing example, although using a linear approximation formula for the calculation of the correlation value may be used other approximate expressions is not limited thereto.
以上で説明したCMP研磨工程では、モニタウェハを用いた研磨レートRmnの計測がその日に1回でも行われていた場合には、オフセット量(すなわち最適研磨量オフセットA_tr_ofまたは最適研磨時間オフセットT_tr_of)の推移が安定していれば、あらためてパイロットウェハを用いたテスト研磨を行うことなく、オフセット量の推移から算出した予測値を用いて製品ウェハを研磨する(ステップS102,S103,S107)。 The CMP polishing step described above, when the measurement of the polishing rate Rmn using monitor wafer has been performed at least once that day, the offset amount (i.e., optimum polishing amount offset A_tr_of or optimum polishing time offset T_tr_of) if transition is long stable without testing polishing using again pilot wafer, polishing the product wafer using the predicted value calculated from a change of the offset amount (step S102, S103, S107).

また、オフセット量の推移が安定していない場合でも、オフセット量と研磨レートRmnとの相関が高い場合には、オフセット量の変動が研磨装置10の状態の変動に起因するものであり、その他の原因によるものでない可能性が高いと考えられることから、パイロットウェハを用いたテスト研磨を行わずにオフセット量を予測して製品ウェハを研磨する(ステップS102〜S104,S107)。 Further, even when the offset amount of the transition is not stable, when the correlation between the offset amount and the polishing rate Rmn is high, which variation of the offset amount caused by the change of state of the polishing apparatus 10, other since the potential is not due to causes is considered to be high, to polish the product wafer by predicting the offset amount without test polishing using pilot wafer (step S 102 to S 104, S107).

一方、モニタウェハを用いた研磨レートRmnの計測がその日に1回も行われていない場合でも、直前の計測までの研磨レートRmnの推移が安定し、かつオフセット量の推移も安定している場合には、モニタウェハを用いたテスト研磨もパイロットウェハを用いたテスト研磨も行わずに、オフセット量の推移から算出した予測値を用いて製品ウェハを研磨する(ステップS102,S105〜S107)。 On the other hand, even when the measurement of the polishing rate Rmn using monitor wafer is not performed even once that day, the transition of the polishing rate Rmn just before the measurement is stabilized, and if also stable transition of the offset amount the, without performing tests polishing using test polishing also pilot wafer using the monitor wafer, polishing the product wafer using the predicted value calculated from a change of the offset amount (step S102, S105 to S107).

このように、研磨レートRmnやオフセット量の推移に応じて、モニタウェハあるいはパイロットウェハを用いたテスト研磨が必要か否かを判断し、これらのテスト研磨を適宜省略するので、研磨精度を低下させることなく、従来と比較してテスト研磨の実行回数をより少なくして工程を効率化し、製品ウェハのスループットを向上させることができる。 Thus, in accordance with the transition of the polishing rate Rmn and offset, it is determined whether the test or polishing is necessary with monitor wafer or pilot wafer, since the skip these tests properly polished, lowering the polishing precision it not, as compared with the conventional process to streamline and less the number of times the test is run polishing, it is possible to improve the product wafer throughput. モニタウェハおよびパイロットウェハの数を減らすことができ、またテスト研磨に用いるスラリーなども不要となるので、製造コストを削減することができる。 It is possible to reduce the number of monitor wafers and pilot wafer, and because such becomes unnecessary slurry used to test the polishing, it is possible to reduce the manufacturing cost.

なお、モニタウェハを用いた研磨レートRmnの計測は、ある程度の期間内に定期的に実行しておくことが望ましい。 The measurement of the polishing rate Rmn with monitor wafer, it is desirable to perform regularly within a certain period. 例えば、計測を省略する期間を最大7日程度とする。 For example, the maximum 7 days about the omitted period measurement. また、研磨レートRmnの推移が安定している場合には、連続して計測を省略する日数を徐々に延長するようにしてもよい。 Further, when the transition of the polishing rate Rmn is stable, may be gradually extended days omitted measured continuously.

図9は、研磨レートRmnの計測を省略する日数を徐々に延長する場合の処理例を示すフローチャートである。 Figure 9 is a flowchart showing a process example in a case of gradually extending the omitted days to measure the polishing rate Rmn. なお、このフローチャートは、図1のステップS105の処理を置き換えるものである。 This flowchart is intended to replace the process in step S105 of FIG.

〔ステップS301〕図1のステップS102において、当日の研磨レートRmnが記憶部32に記憶されていない場合には、まず研磨レートRmnの履歴情報を参照し、前回計測時までの研磨レートRmnの推移が安定しているか否かを判定する。 In [Step S301] Step S102 in FIG. 1, when the day of the polishing rate Rmn is not stored in the storage unit 32 first refers to the history information of the polishing rate Rmn, changes in polishing rate Rmn to the previous measurement determines whether stable. 安定している場合にはステップS303に進み、安定していない場合にはステップS302に進む。 Stable flow proceeds to step S303 if being, if not stable, the process proceeds to step S302.

〔ステップS302〕記憶部32に記憶した変数Nに0を設定し、その後、図1のステップS111に進んでモニタウェハを用いたテスト研磨を実行させる。 [Step S302] 0 is set to the variable N stored in the storage unit 32, then, to execute the test polishing using monitor wafer proceeds to step S111 in FIG.
〔ステップS303〕研磨レートRmnが安定している場合には、以後の処理により、現在の変数Nと、研磨レートRmnの履歴情報から求めた、計測を省略した日数、すなわち最後に研磨レートRmnを計測してからの経過日数とに応じた処理を行う。 When the [Step S303] The polishing rate Rmn is stable, the subsequent processing, the current variable N, obtained from the history information of the polishing rate Rmn, the number of days is omitted measurement, i.e. the last polishing rate Rmn It performs processing in accordance with the number of days elapsed since the measurement. ステップS303では、変数Nが0である場合はステップS304に進み、そうでない場合はステップS306に進む。 In step S303, if the variable N is 0 processing proceeds to step S304, otherwise proceeds to step S306.

〔ステップS304〕省略日数が1未満である場合はステップS305に進む。 [Step S304] If omitted days is less than 1, the process proceeds to step S305. また、1である場合は図1のステップS107に進んで、モニタウェハおよびパイロットウェハを用いたテスト研磨を行わずに、研磨パラメータの予測値を算出して、製品ウェハの研磨を実行させる。 Also, if it is 1, the routine proceeds to step S107 in FIG. 1, without the test polishing using monitor wafer and the pilot wafer, and calculates the predicted value of the polishing parameters, to perform the polishing of the product wafer.

〔ステップS305〕変数Nに1を加算し、ステップS111に進んでモニタウェハを用いたテスト研磨を実行させる。 1 is added to the [Step S305] variable N, to execute the test polishing using monitor wafer proceeds to step S111.
〔ステップS306〕変数Nが1である場合はステップS307に進み、そうでない場合はステップS308に進む。 [Step S306] When the variable N is 1, the flow proceeds to step S307, otherwise it proceeds to step S308.

〔ステップS307〕省略日数が2未満である場合はステップS305に進む。 [Step S307] If omitted days is less than 2, the process proceeds to step S305. また、2である場合は図1のステップS107に進んで、研磨パラメータの予測値を算出して、製品ウェハの研磨を実行させる。 Also, if it is 2 proceeds to step S107 in FIG. 1, to calculate the predicted value of the polishing parameters, to perform the polishing of the product wafer.

〔ステップS308〕変数Nが2である場合はステップS309に進み、そうでない場合はステップS310に進む。 [Step S308] When the variable N is 2 proceeds to step S309, the otherwise it proceeds to step S310.
〔ステップS309〕省略日数が4未満である場合はステップS305に進む。 [Step S309] If omitted days is less than 4, the process proceeds to step S305. また、4である場合は図1のステップS107に進んで、研磨パラメータの予測値を算出して、製品ウェハの研磨を実行させる。 Also, if it is 4 proceeds to step S107 in FIG. 1, to calculate the predicted value of the polishing parameters, to perform the polishing of the product wafer.

〔ステップS310〕省略日数が7未満である場合には、変数Nの加算をせずに、ステップS111に進んでモニタウェハを用いたテスト研磨を実行させる。 [Step S310] If omitted days is less than 7, without the addition of a variable N, to execute the test polishing using monitor wafer proceeds to step S111. また、省略日数が7である場合は図1のステップS107に進んで、研磨パラメータの予測値を算出して、製品ウェハの研磨を実行させる。 Further, if the optional number of days is 7 proceeds to step S107 in FIG. 1, to calculate the predicted value of the polishing parameters, to perform the polishing of the product wafer.

以上の処理によれば、研磨レートRmnの推移が安定している場合、モニタウェハを用いたテスト研磨が1日おき、2日おき、4日おき、7日おきと徐々に間隔を空けて実行されるようになり(ただし、最大7日おきとされる)、研磨精度を低下させることなく、テスト研磨の実行回数を減少させて、製品ウェハのスループットを向上させることができる。 According to the above process, if the transition of the polishing rate Rmn is stable, the test polishing every other day using a monitor wafer, every two days, every four days, gradually performed at intervals of 7 days every is the way it (but are up to 7 days every), without reducing polishing accuracy, reduce the number of times the test is run polishing, it is possible to improve the product wafer throughput.

《第2の実施の形態》 "The second embodiment"
ところで、上記の第1の実施の形態では、モニタウェハの研磨レートRmnによって、研磨パッドやスラリー、ドレス部などの消耗材を含めた研磨装置の状態による研磨精度の誤差を打ち消すようにしているが、この研磨レートRmnを安定させることにより、研磨レートRmnの計測の周期を延ばして、作業工数と材料コストを削減することができる。 Incidentally, in the first embodiment described above, the polishing rate Rmn monitor wafer, the polishing pad and slurry, but so as to cancel the error of the polishing precision by the state of the polishing apparatus including a consumable material such as dresses portion , by the polishing rate Rmn stabilized, to extend the period of the measurement of the polishing rate Rmn, it is possible to reduce the man-hour and material cost.

研磨レートRmnに影響するパラメータとしては、研磨パッドに対してウェハを押圧する圧力、プラテンやウェハホルダの回転数、研磨時の温度などが考えられる。 The parameters affecting the polishing rate Rmn, the pressure for pressing the wafer against the polishing pad, rotational speed of the platen or the wafer holder, such as temperature at the time of polishing can be considered. このうち温度に関しては、温度制御可能なクーラントをプラテン内に流すことである程度の制御は可能であるが、温度制御の反応が遅く、実際に研磨が行われている研磨パッドとウェハとが接している部分の微妙な温度制御は難しい。 With respect to these temperatures, it is possible to some extent controlled by passing a temperature-controllable coolant within the platen, slow reaction of temperature control, actually the polishing pad and wafer polishing is being performed against subtle temperature control of the part you are is difficult. そこで、本実施の形態では、例えば赤外線温度センサを用いて研磨パッドの表面の温度をモニタして、その温度が適切になるようにウェハの圧力あるいは回転数を制御することで、研磨レートRmnを安定化させる。 Thus, in this embodiment, for example, by monitoring the temperature of the surface of the polishing pad using an infrared temperature sensor, by controlling the pressure or the rotational speed of the wafer so that its temperature is suitable, the polishing rate Rmn stabilize.

図10は、第2の実施の形態に係るシステム構成例を示す図である。 Figure 10 is a diagram showing a system configuration example according to the second embodiment.
この図10の示すシステムでは、図2に示した構成に赤外線温度センサ40が設けられている。 In the system shown the FIG. 10, the infrared temperature sensor 40 is provided to the configuration shown in FIG. 赤外線温度センサ40は、研磨パッドの表面の温度を計測して、通信I/F33を通じて温度情報を制御装置30に出力する。 Infrared temperature sensor 40, the temperature of the surface of the polishing pad is measured, and outputs temperature information to the controller 30 through the communication I / F33. 制御装置30のCPU31は、赤外線温度センサ40からの温度情報に応じて、研磨装置10に載置されたウェハに対する圧力、あるいは研磨パッドおよびウェハホルダの回転数を制御する。 CPU31 of the control device 30 in accordance with the temperature information from the infrared temperature sensor 40, controls the rotational speed of the pressure or the polishing pad and wafer holder, for the placed wafer polishing apparatus 10.

図11は、モニタウェハを用いたテスト研磨工程の流れを示すフローチャートである。 Figure 11 is a flowchart showing the flow of the test the polishing process using the monitor wafer. なお、この図11の工程は、図1のステップS111の工程を置き換えるものである。 The step of FIG. 11 is to replace the process in step S111 of FIG. また、このフローチャートではウェハを押圧する圧力を変化させる例を示しているが、圧力を増減させる代わりに回転数を増減させてもよい。 Further, an example of changing the pressure for pressing the wafer in this flowchart may be increased or decreased rotational speed instead of increasing or decreasing the pressure.

この工程では、モニタウェハにおける最適な温度の上限および下限を、それぞれHmax、Hminとしている。 In this step, the upper and lower limits of the optimum temperature in the monitor wafer, respectively and Hmax, and Hmin. まず、モニタウェハの研磨パラメータを研磨装置10に設定するとともに、その設定値を制御装置30の記憶部32に記憶する(ステップS401)。 First, it sets the polishing parameters of the monitor wafer polishing apparatus 10, and stores the set value in the memory unit 32 of the control device 30 (step S401). 次に、モニタウェハを研磨装置10に搬送させて、このモニタウェハの研磨処理を開始させる(ステップS402)。 Then, by conveying the monitor wafer polishing apparatus 10, to start the polishing process of this monitor wafer (step S402). なお、研磨の前には、膜厚計測装置20を用いてモニタウェハ上のモニタ領域の膜厚を計測させ、制御装置30はその計測値を記憶する。 Incidentally, before the polishing by using the film thickness measuring device 20 is measured the thickness of the monitor region on the monitor wafer, the controller 30 stores the measured value.

研磨の実行中には、赤外線温度センサ40からの温度情報を随時取得する。 During execution of the abrasive, from time to time obtains the temperature information from the infrared temperature sensor 40. そして、赤外線温度センサ40による検出温度HがHmaxを超えた場合(ステップS403)は、モニタウェハを押圧する圧力を低下させる(ステップS404)。 Then, if the detected temperature H by the infrared temperature sensor 40 exceeds Hmax (step S403) reduces the pressure to press the monitor wafer (step S404). また、検出温度HがHminより低い場合(ステップS405)は、圧力を上昇させる(ステップS406)。 Further, if the detected temperature H is lower than Hmin (step S405) it raises the pressure (step S406). このような温度に応じた制御を設定時間が経過するまで繰り返し(ステップS407)、設定時間が経過すると、膜厚計測装置20にモニタウェハの膜厚を計測させて、目標の膜厚となっていた場合(ステップS408)にはテスト研磨工程を終了するが、目標の膜厚となっていない場合には、最新の研磨レートRmnを用いて、追加研磨のための研磨パラメータを算出するとともに、ステップS401で記憶部32に記憶した研磨パラメータを更新する(ステップS409)。 Repeated until such setting time control according to temperature has elapsed (step S407), after a lapse of the set time, the film thickness measuring device 20 by measuring the thickness of the monitor wafer, making it the target of a thickness If it is (step S408) and terminates the test polishing step was, along with if not the intended film thickness, using the latest polishing rate Rmn, and calculates the polishing parameters for the additional polishing, step update polishing parameters stored in the storage unit 32 in S401 (step S409). この後ステップS402に戻ってモニタウェハを再び研磨し、目標の膜厚となるまで研磨を繰り返す。 Again polished monitor wafer returns to step S402 and then repeats the polished to a target thickness.

以上の工程により、研磨パッドの表面がほぼ一定範囲の温度に保たれるので、温度変動に伴う研磨誤差が排除され、研磨レートRmnの推移がより安定化しやすくなる。 Through the above steps, the surface of the polishing pad is substantially maintained at a temperature of a range, it is eliminated polished error due to temperature variations, changes in polishing rate Rmn is more easily stabilized. 従って、研磨レートの計測が実行される回数が少なくなり、研磨精度を低下させることなく、製品ウェハのスループットを向上させ、製造コストを低減することができる。 Therefore, the number of times the measurement of the polishing rate is executed is reduced, without reducing polishing accuracy, improve product wafer throughput, it is possible to reduce the manufacturing cost.

なお、以上の各実施の形態では、本発明を半導体ウェハの研磨工程に適用した場合について説明したが、これ以外に例えば、磁気ディスクの製造工程、セラミック基板を用いたマルチチップモジュールの製造工程、液晶などの表示用あるいはフォトマスク用のガラス基板の製造工程などにおける研磨工程に適用した場合にも、研磨対象の基板の高精度に研磨し、そのスループットを向上させることができる。 Incidentally, in the above respective embodiments, the present invention has been described as applied to a polishing process of a semiconductor wafer, for example, in addition to this, manufacturing process of the magnetic disk, manufacturing process of the multi-chip module using a ceramic substrate, even when applied to a polishing step such as in the manufacturing process of a glass substrate for a display or a photomask such as a liquid crystal, polished to a high accuracy of the substrate to be polished, thereby improving the throughput.

(付記1) 基板表面をCMP法により研磨する基板研磨方法において、 In (Supplementary Note 1) substrate polishing method the substrate surface is polished by CMP,
研磨対象と同じ膜材を成膜したブランク基板を用いた研磨レートの計測間隔の時間超過を判定する第1の判定ステップと、 A first judgment step of judging time exceeded measurement interval of the polishing rate using the blank substrate was deposited the same film material and polished,
前記研磨レートの計測履歴に基づいて前記研磨レートの異常を判定する第2の判定ステップと、 A second determination step of determining an abnormality of the polishing rate on the basis of the measurement history of the polishing rate,
基板を所定の厚さに研磨するための前記研磨レートに基づく研磨パラメータの履歴の異常を判定する第3の判定ステップと、 A third determination step of determining an abnormality of the history of polishing parameters based on the polishing rate for polishing the substrate to a predetermined thickness,
前記研磨パラメータの履歴に基づいて前記研磨パラメータの予測値を算出する予測値算出ステップと、 A predicted value calculation step of calculating a predicted value of the polishing parameters based on a history of the polishing parameters,
前記予測値を用いて基板をCMP法により研磨する研磨ステップと、 A polishing step of polishing by CMP a substrate using the predicted value,
を含むことを特徴とする基板研磨方法。 Substrate polishing method which comprises a.

(付記2) 前記第2の判定ステップでは、前記研磨レートの推移を近似した近似式を算出し、前記研磨レートの過去の計測値と前記近似式上の対応する値との相関値を基に、前記研磨レートの推移が安定しているか否かを判定することを特徴とする付記1記載の基板研磨方法。 (Supplementary Note 2) In the second determination step, the calculated the approximate expression that approximates the change in the polishing rate, based on the correlation value with the corresponding value on past measurement value and the approximate expression of the polishing rate the substrate polishing method according to Supplementary note 1, wherein the transition of the polishing rate to determine whether stable.

(付記3) 前記第2の判定ステップで、前記研磨レートが異常であると判定した場合に、前記ブランク基板を用いたテスト研磨を行って現在の前記研磨レートを算出する研磨レート算出ステップを実行することを特徴とする付記1記載の基板研磨方法。 (Supplementary Note 3) In the second determination step, if the polishing rate is abnormal, perform the polishing rate calculation step of calculating the current of the polishing rate tested polishing using the blank substrate substrate polishing method according to Supplementary note 1, wherein the to.

(付記4) 前記研磨レート算出ステップの後、算出された前記研磨レートを用いて、研磨対象の基板から抜き出したパイロット基板を研磨し、前記研磨パラメータを算出する研磨パラメータ算出ステップをさらに実行することを特徴とする付記3記載の基板研磨方法。 (Supplementary Note 4) after the polishing rate calculation step, using the calculated the polishing rate, the pilot board taken out from the substrate to be polished is polished, the performing a polishing parameter calculating step of calculating a polishing parameters further Supplementary note 3 substrate polishing method, wherein.

(付記5) 前記研磨レート算出ステップでは、前記ブランク基板を研磨する研磨パッドの温度に応じて、前記ブランク基板の前記研磨パッドに対する圧力、または、前記研磨パッドおよび前記ブランク基板の少なくとも一方の回転数を補正することを特徴とする付記3記載の基板研磨方法。 In (Supplementary Note 5) The polishing rate calculation step, in response to said temperature of the polishing pad for polishing a blank substrate, the pressure against the polishing pad of the blank substrate or at least one of the rotational speed of the polishing pad and the blank substrate Supplementary note 3 substrate polishing method wherein a corrected.

(付記6) 前記第2の判定ステップで、前記研磨レートが正常であると判定した場合でも、前記研磨レートが一定期間計測されていない場合には、前記ブランク基板を用いたテスト研磨を行って現在の前記研磨レートを算出する研磨レート算出ステップを実行することを特徴とする付記1記載の基板研磨方法。 (Supplementary Note 6) In the second determination step, even if the polishing rate is determined to be normal, when said polishing rate is not a period of time measured is tested polishing using the blank substrate substrate polishing method according to Supplementary note 1, wherein the performing the polishing rate calculation step of calculating the current of the polishing rate.

(付記7) 前記第2の判定ステップで前記研磨レートが正常であると連続して判定された場合、前記研磨レート算出ステップを実行する間隔を徐々に長くすることを特徴とする付記6記載の基板研磨方法。 (Supplementary Note 7) The case where the polishing rate in the second determination step determines continuously as normal, according to Note 6, wherein the gradually lengthen the interval for performing the polishing rate calculation step substrate polishing method.

(付記8) 前記第3の判定ステップでは、前記研磨パラメータの推移を近似した近似式を算出し、前記研磨パラメータの過去の値と前記近似式上の対応する値との相関値を基に、前記研磨パラメータの推移が安定しているか否かを判定することを特徴とする付記1記載の基板研磨方法。 In (Supplementary Note 8) The third determination step to calculate an approximate expression that approximates the change in the polishing parameters, based on the correlation value of past values ​​and the corresponding value on the approximate expression of the polishing parameters, substrate polishing method according to Supplementary note 1, wherein the transition of the polishing parameters to determine whether stable.

(付記9) 前記第3の判定ステップで、前記研磨パラメータの履歴が異常であると判定した場合に、研磨対象の基板から抜き出したパイロット基板を用いたテスト研磨を行って前記研磨パラメータを算出する研磨パラメータ算出ステップを実行することを特徴とする付記1記載の基板研磨方法。 In (Supplementary Note 9) The third determination step, when the history of the polishing parameters is abnormal, calculates the polishing parameters tested polishing using pilot substrate taken out from the substrate to be polished substrate polishing method according to Supplementary note 1, wherein performing a polishing parameter calculating step.

(付記10) 前記第1の判定ステップで、過去の所定期間内に前記研磨レートが計測されていた場合に、前記研磨パラメータの履歴の異常を判定する第4の判定ステップを実行し、前記研磨パラメータの履歴が正常であると判定した場合には前記予測値算出ステップを実行することを特徴とする付記1記載の基板研磨方法。 In (Supplementary Note 10) The first determination step, when the polishing rate has been measured in the past predetermined period, perform the fourth determination step of determining an abnormality in the history of the polishing parameters, the polishing substrate polishing method according to Supplementary note 1, wherein performing said predicted value calculating step when the parameter history is determined to be normal.

(付記11) 前記第4の判定ステップでは、前記研磨パラメータの推移を近似した近似式を算出し、前記研磨パラメータの過去の値と前記近似式上の対応する値との相関値を基に、前記研磨パラメータの推移が安定しているか否かを判定することを特徴とする付記10記載の基板研磨方法。 In (Supplementary Note 11) The fourth determination step calculates an approximate expression that approximates the change in the polishing parameters, based on the correlation value of past values ​​and the corresponding value on the approximate expression of the polishing parameters, substrate polishing method according to Supplementary note 10, wherein the transition of the polishing parameters to determine whether stable.

(付記12) 前記第4の判定ステップで、前記研磨パラメータの履歴が異常であると判定した場合に、前記研磨パラメータの履歴と前記研磨レートの履歴とを参照して、前記研磨パラメータの推移と前記研磨レートの推移との相関が高いか否かを判定する第5の判定ステップを実行し、相関が高い場合には前記予測値算出ステップを実行することを特徴とする付記10記載の基板研磨方法。 In (Supplementary Note 12) The fourth determination step, when the history of the polishing parameters is abnormal, with reference to the history of the polishing rate and the history of the polishing parameters, changes in the polishing parameters and run the fifth determination step of determining whether or not a high correlation with the transition of the polishing rate, the substrate polishing according to note 10, wherein if the correlation is high, characterized by performing the predictive value calculating step Method.

(付記13) 前記第5の判定ステップで、前記研磨パラメータの推移と前記研磨レートの推移との相関が低い場合には、研磨対象の基板から抜き出したパイロット基板を用いたテスト研磨を行って前記研磨パラメータを算出する研磨パラメータ算出ステップを実行することを特徴とする付記12記載の基板研磨方法。 (Supplementary Note 13) In the fifth determination step, when the correlation is low between the transition of the transition between the polishing rate of the polishing parameters, said tested polishing using pilot substrate taken out from the substrate to be polished substrate polishing method according to Supplementary note 12, wherein the performing the polishing parameter calculating step of calculating a polishing parameters.

(付記14) 前記予測値算出ステップでは、前記研磨パラメータの推移を近似した近似式による直線または曲線において現在の時間に対応する値を前記予測値として算出することを特徴とする付記1記載の基板研磨方法。 (Supplementary Note 14) In the predicted value calculation step, the substrate according to Note 1, wherein the calculating the value corresponding to the current time in the line or curve by the approximate expression that approximates the change in the polishing parameters as the predicted value polishing method.

第1の実施の形態でのCMP研磨工程の全体の流れを示すフローチャートである。 Is a flow chart showing the overall flow of the CMP polishing process of the first embodiment. CMP研磨工程に用いられるシステム構成例を示す図である。 Is a diagram illustrating an example of a system configuration used in the CMP polishing process. CMP研磨装置の概略構成例を示す図である。 It is a diagram showing a schematic configuration example of a CMP polishing apparatus. 研磨時間と研磨量との関係を説明するための図である。 It is a diagram for explaining a relationship between the polishing time and the polishing amount. 研磨のためのパラメータを説明するための図である。 It is a view for explaining parameters for polishing. パイロットウェハを用いたテスト研磨工程の流れを示すフローチャートである。 Is a flowchart showing the flow of the test the polishing process using the pilot wafer. 研磨レートの推移の例を示すグラフである。 Is a graph showing an example of transition of the polishing rate. 最適研磨時間オフセットの推移の例を示すグラフである。 Is a graph showing an example of transition of the optimum polishing time offset. 研磨レートの計測を省略する日数を徐々に延長する場合の処理例を示すフローチャートである。 It is a flowchart showing a process example in a case of gradually extending the omitted days to measure the polishing rate. 第2の実施の形態に係るシステム構成例を示す図である。 It shows a system configuration example according to the second embodiment. モニタウェハを用いたテスト研磨工程の流れを示すフローチャートである。 Is a flowchart showing the flow of the test the polishing process using the monitor wafer. CMP法による従来の半導体ウェハの研磨手順の一例を示すフローチャートである。 Is a flow chart showing an example of the polishing procedure of the conventional semiconductor wafer by CMP.

符号の説明 DESCRIPTION OF SYMBOLS

10 研磨装置 11 ウェハ 12 ウェハホルダ 13 研磨パッド 14 プラテン 15 ノズル 16 ドレス部 20 膜厚計測装置 30 制御装置 31 CPU 10 polishing apparatus 11 wafer 12 wafer holder 13 polishing pad 14 platen 15 nozzle 16 dress portion 20 thickness measuring device 30 the control device 31 CPU
32 記憶部 33 通信I/F 32 storage unit 33 communication I / F
34 入力部 34 input section

Claims (3)

  1. 基板表面をCMP法により研磨する基板研磨方法において、 In the substrate polishing method the substrate surface is polished by CMP,
    研磨対象と同じ膜材を成膜したブランク基板を用いた研磨レートの計測間隔の時間超過を判定する第1の判定ステップと、 A first judgment step of judging time exceeded measurement interval of the polishing rate using the blank substrate was deposited the same film material and polished,
    前記研磨レートが所定時間計測されていないと判定された場合に、前記研磨レートの計測履歴に基づき、 前記研磨レートの推移を近似した第1の近似式を算出し、前記研磨レートの過去の計測値と前記第1の近似式上の対応する値との相関値を基に、前記研磨レートの推移が安定しているか否かを判定する第2の判定ステップと、 When the polishing rate is determined not to be a predetermined time measurement, based on the measurement history of the polishing rate to calculate a first approximation formula that approximates the change in the polishing rate, past measurement of the polishing rate based on the correlation value with the corresponding value on the value first approximate expression, and a second determination step of determining whether the transition of the polishing rate is stable,
    前記研磨レートの推移が安定していると判定された場合に、基板を所定の厚さに研磨するために設定した目標研磨量または目標研磨時間である研磨パラメータの履歴に基づき、 前記研磨パラメータの推移を近似した第2の近似式を算出し、前記研磨パラメータの過去の値と前記第2の近似式上の対応する値との相関値を基に、前記研磨パラメータの推移が安定しているか否かを判定する第3の判定ステップと、 If the transition of the polishing rate is determined to be stable, based on the history of the target amount of polishing or polishing parameters is the target polishing time was set to polish the substrate to a predetermined thickness, the polishing parameters calculating a second approximation formula that approximates the trend, based on the correlation value with the corresponding value on past values and the second approximate expression of the polishing parameters, or changes in the polishing parameters are stable a third judgment step of judging whether,
    前記研磨パラメータの推移が安定していると判定された場合に、前記研磨パラメータの推移を近似した近似式による直線または曲線における現在の時間に対応する値を、前記研磨パラメータの予測値として算出する予測値算出ステップと、 If the transition of the polishing parameter is determined to be stable, the values corresponding to the current time in the line or curve by the approximate expression that approximates the change in the polishing parameters, calculated as a predicted value of the polishing parameters and the predicted value calculation step,
    前記予測値を用いて基板をCMP法により研磨する研磨ステップと、 A polishing step of polishing by CMP a substrate using the predicted value,
    を含むことを特徴とする基板研磨方法。 Substrate polishing method which comprises a.
  2. 前記第1の判定ステップで、過去の所定期間内に前記研磨レートが計測されていた場合に、前記研磨パラメータの履歴に基づき、前記研磨パラメータの推移を近似した第3の近似式を算出し、前記研磨パラメータの過去の値と前記第3の近似式上の対応する値との相関値を基に、前記研磨パラメータの推移が安定しているか否かを判定する第4の判定ステップを実行し、前記研磨パラメータの推移が安定していると判定した場合には前記予測値算出ステップを実行することを特徴とする請求項1記載の基板研磨方法。 In the first determination step, when the polishing rate has been measured in the past predetermined period, based on the history of the polishing parameters, and calculates a third approximate expression that approximates the change in the polishing parameters, based on the correlation value with the corresponding value on past values and the third approximate expression of the polishing parameters, changes in the polishing parameters executes the fourth determination step of determining whether stable the substrate polishing method according to claim 1, wherein when the transition of the polishing parameters is determined to be stable, characterized in that executing the prediction value calculation step.
  3. 前記第4の判定ステップで、前記研磨パラメータの推移が安定していないと判定した場合に、前記研磨パラメータの履歴と前記研磨レートの履歴とを参照して、前記研磨パラメータの推移と前記研磨レートの推移との相関値に基づく値が所定のしきい値を超えるかを判定する第5の判定ステップを実行し、当該相関値に基づく値が前記所定のしきい値を超えた場合には前記予測値算出ステップを実行することを特徴とする請求項2記載の基板研磨方法。 In the fourth determination step, when the transition of the polishing parameter is determined not to be stable, with reference to the history of the history and the polishing rate of the polishing parameters, changes to the polishing rate of the polishing parameters perform the fifth determination step of determining whether the value based on the correlation value exceeds a predetermined threshold value and transition, the if the value based on the correlation value exceeds the predetermined threshold value substrate polishing method according to claim 2, wherein the performing the predictive value calculating step.
JP2005058670A 2005-03-03 2005-03-03 Substrate polishing method Active JP4717472B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005058670A JP4717472B2 (en) 2005-03-03 2005-03-03 Substrate polishing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005058670A JP4717472B2 (en) 2005-03-03 2005-03-03 Substrate polishing method

Publications (2)

Publication Number Publication Date
JP2006245269A true JP2006245269A (en) 2006-09-14
JP4717472B2 true JP4717472B2 (en) 2011-07-06

Family

ID=37051372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005058670A Active JP4717472B2 (en) 2005-03-03 2005-03-03 Substrate polishing method

Country Status (1)

Country Link
JP (1) JP4717472B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5301818B2 (en) * 2007-11-26 2013-09-25 中村留精密工業株式会社 Registration method of the correction value in the sides processing apparatus for a glass substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788533B2 (en) * 1996-09-30 2006-06-21 東京エレクトロン株式会社 Polishing apparatus and a polishing method
JP2003068689A (en) * 2001-08-22 2003-03-07 Tokyo Seimitsu Co Ltd Apparatus for feedback polishing and method for polishing
JP4108392B2 (en) * 2002-07-12 2008-06-25 株式会社ルネサステクノロジ Polishing method and a polishing system for semiconductor wafer of the plurality varieties
JP4152149B2 (en) * 2002-08-15 2008-09-17 川崎マイクロエレクトロニクス株式会社 Process for the production of semiconductor integrated circuit

Also Published As

Publication number Publication date Type
JP2006245269A (en) 2006-09-14 application

Similar Documents

Publication Publication Date Title
US7160739B2 (en) Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US5609718A (en) Method and apparatus for measuring a change in the thickness of polishing pads used in chemical-mechanical planarization of semiconductor wafers
US5664987A (en) Methods and apparatus for control of polishing pad conditioning for wafer planarization
US20010039462A1 (en) System and method for predicting software models using material-centric process instrumentation
US6211094B1 (en) Thickness control method in fabrication of thin-film layers in semiconductor devices
US6625513B1 (en) Run-to-run control over semiconductor processing tool based upon mirror image target
US20020192966A1 (en) In situ sensor based control of semiconductor processing procedure
US6905571B2 (en) Wafer polishing method and wafer polishing apparatus in semiconductor fabrication equipment
US5888120A (en) Method and apparatus for chemical mechanical polishing
US6230069B1 (en) System and method for controlling the manufacture of discrete parts in semiconductor fabrication using model predictive control
US7201936B2 (en) Method of feedback control of sub-atmospheric chemical vapor deposition processes
US5951370A (en) Method and apparatus for monitoring and controlling the flatness of a polishing pad
US6379980B1 (en) Method and apparatus for monitoring material removal tool performance using endpoint time removal rate determination
US20030049390A1 (en) Feedback control of plasma-enhanced chemical vapor deposition processes
US20100130100A1 (en) Using optical metrology for wafer to wafer feed back process control
US6276989B1 (en) Method and apparatus for controlling within-wafer uniformity in chemical mechanical polishing
US20050142991A1 (en) Substrate polishing apparatus
US6120348A (en) Polishing system
US6402589B1 (en) Wafer grinder and method of detecting grinding amount
US6986698B1 (en) Wafer refining
US6623333B1 (en) System and method for controlling a wafer polishing process
US6196897B1 (en) Automatic lapping method and a lapping apparatus using the same
US6764379B2 (en) Method and system for endpoint detection
US6914000B2 (en) Polishing method, polishing system and process-managing system
US7070477B2 (en) Method of polishing semiconductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350