JP4699856B2 - Current generation circuit and the voltage generating circuit - Google Patents

Current generation circuit and the voltage generating circuit Download PDF

Info

Publication number
JP4699856B2
JP4699856B2 JP2005292718A JP2005292718A JP4699856B2 JP 4699856 B2 JP4699856 B2 JP 4699856B2 JP 2005292718 A JP2005292718 A JP 2005292718A JP 2005292718 A JP2005292718 A JP 2005292718A JP 4699856 B2 JP4699856 B2 JP 4699856B2
Authority
JP
Japan
Prior art keywords
transistor
connected
current
differential amplifier
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005292718A
Other languages
Japanese (ja)
Other versions
JP2007102563A (en
Inventor
一志 清山
Original Assignee
旭化成エレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成エレクトロニクス株式会社 filed Critical 旭化成エレクトロニクス株式会社
Priority to JP2005292718A priority Critical patent/JP4699856B2/en
Publication of JP2007102563A publication Critical patent/JP2007102563A/en
Application granted granted Critical
Publication of JP4699856B2 publication Critical patent/JP4699856B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、種々の電子電気装置に適用され、電源電圧が低い場合でも正確な基準電流のカレントミラー動作を可能とし、出力電流端子の電位の影響を受けない、正確な電流及び電圧を出力する電流発生回路及び電圧発生回路に関する。 The present invention is applicable to a variety of electronic and electrical devices, and enables the current mirror operation of the accurate reference current even when the power supply voltage is low, is not affected by the potential of the output current terminal, and outputs the correct current and voltage It relates to a current generating circuit and a voltage generating circuit.

従来の電流発生回路は、例えば図6に示すように、基準電圧Vrefの印加入力端子が負極入力端子(−)に接続された差動増幅器op111と、差動増幅器op111の出力端子がゲートに接続され、差動増幅器op111の正極入力端子(+)及びアース間に接続ている抵抗器R111にドレインが接続された第1のPチャネルトランジスタM111によって電圧電流変換機能を実現し、また、差動増幅器op111の出力端子がゲートに接続された第2のPチャネルトランジスタM112によって基準電流を所望の比率で増幅するミラー回路によって、出力電流Ioutを得る構成が一般的である。 Conventional current generating circuit, for example as shown in FIG. 6, the reference voltage applied input terminal negative input terminal of Vref (-) and a differential amplifier op111 connected to, connecting an output terminal of the differential amplifier op111 is the gate is, to achieve a voltage-current conversion function by a first P-channel transistor M111 that drain to the positive input terminal (+) and ground resistor being connected between R111 of the differential amplifier op111 is connected, also, the differential amplifier by a mirror circuit for amplifying a reference current in a desired ratio by a second P-channel transistor M112 that the output terminal of op111 is connected to a gate, configured to obtain an output current Iout is common.

ここで、差動増幅器op111は負帰還の系として動作するため、負極入力端子(−)、正極入力端子(+)は該差動増幅器opl11の利得によりほぼ同電位となる。 Since the differential amplifier op111 operating as a negative feedback system, the negative input terminal (-), positive input terminal (+) becomes substantially the same potential by the gain of the differential amplifier Opl11. つまりトランジスタM111のドレイン電圧は差動増幅器op111の負極入力端子(−)に入力されている基準電圧Vrefに等しくなる。 That the drain voltage of the transistor M111 is the negative input terminal of the differential amplifier OP111 - equal to the reference voltage Vref is input to the (). また、差動増幅器op111の出力端子と、トランジスタM111のドレイン端子との間には、位相補償用のキャパシタC111が接続されている。 Further, an output terminal of the differential amplifier OP111, between the drain terminal of the transistor M111, the capacitor C111 for phase compensation is connected.

これにより、トランジスタM111は基準電圧Vrefと抵抗器R111の比で決定される基準電流Iref=Vref/R111が流れる。 Thus, transistor M111 flows the reference current Iref = Vref / R111 which is determined by the ratio of the reference voltage Vref resistor R111. このとき差動増幅器op111の出力端子はトランジスタM111がIrefを流すのに必要な電圧が出力されている。 The output terminal of the time differential amplifier op111 the voltage required to transistor M111 is flow Iref is outputted.
差動増幅器opl11の出力は、トランジスタM112のゲートに接続されており、該トランジスタM112はPチャネルトランジスタM111のトランジスタサイズに比例した電流を流すことが可能である。 The output of the differential amplifier opl11 is connected to the gate of the transistor M112, the transistor M112 is capable of supplying a current proportional to the transistor size of the P-channel transistor M111. 例えば、トランジスタM111のチャネル長をW1,チャネル幅をL1、トランジスタM112のチャネル長をW2,チャネル幅をL2とすると、トランジスタM112に流れる出力電流はIref・(W2/L2)/(W1/L1)となる。 For example, the channel length of the transistor M111 W1, the channel width L1, the transistor channel length W2 of M112, the channel width is L2, the output current flowing through the transistor M112 is Iref · (W2 / L2) / (W1 / L1) to become. また、このときトランジスタM112は飽和領域で動作する必要があり、出力端電圧VoはVo<Vdd−ΔV112までが動作可能電圧となる。 At this time, the transistor M112 must operate in a saturation region, the output terminal voltage Vo to Vo <Vdd-ΔV112 is operable voltage.

ここで、Vddは正の電源電圧であり、ΔV112はトランジスタM112の飽和電圧(M112のゲート−ソース間電圧−M112の閾値電圧)である。 Here, Vdd is a positive power supply voltage, Derutabui112 the saturation voltage of the transistor M112 - a (gate of M112 threshold voltage of the source voltage -M112).
しかし、図6の構成では、トランジスタM111のドレイン端電圧VaとトランジスタM112のドレイン端電圧(出力端電圧)Moとが異なる場合、チャネル変調効果により、トランジスタM112に流れる電流、つまり出力電流IoutがトランジスタM112のドレイン電圧により、変動してしまう。 However, in the configuration of FIG. 6, when the drain terminal voltage (output terminal voltage) Mo at the drain end voltage Va the transistor M112 of the transistor M111 is different, the channel modulation effect, the current flowing through the transistor M112, that is, the output current Iout transistor by the drain voltage of M112, it fluctuates.

この欠点を解決するために、図7に示すように、基準電流源の2つの直列接続されたPチャネルトランジスタM121,M122、及び出力電流源の2つの直列接続されたPチャネルトランジスタM123,M124を備えたカスコードカレントミラー回路を用いて構成することが知られている。 To solve this drawback, as shown in FIG. 7, two series-connected P-channel transistor of the reference current source M121, M122, and the P-channel transistor M123, M124 connected two series of output current sources it is known to constitute with the cascode current mirror circuit having.
しかし、いずれのトランジスタM121〜M124も飽和領域で動作する必要があるため、出力端電圧VoがVdd−(Vgs123+ΔV124)以下となることが必要となる。 However, since any of the transistors M121~M124 it is necessary to operate in the saturation region, it is necessary to output voltage Vo becomes Vdd- (Vgs123 + ΔV124) below. なお、ΔV124はトランジスタM124の飽和電圧である。 Incidentally, Derutabui124 is the saturation voltage of the transistor M124. つまり電源電圧が低い場合などには出力端子の電圧を図6の回路よりも低くしなくてはならないという欠点がある。 That is, if the power supply voltage is low to such a drawback that must be lower than the circuit of Figure 6 the voltage of the output terminal.

更に、この欠点を改善するために、特許文献1に記載されているカスコードカレントミラー回路が提案されおり、これを利用して電流出力回路を構成することも可能である。 Furthermore, in order to improve this drawback, cascode current mirror circuit described in Patent Document 1 has been proposed, it is also possible to configure the current output circuit utilizing the same. 図8を用いてこの回路を説明する。 This circuit is described with reference to FIG.
直列接続したトランジスタM131,M132の各ゲートをトランジスタM132のドレインに接続し、かつ直列接続した2つの出力トランジスタM133,M134のゲートに接続する。 The gates of the transistors M131, M132 connected in series connected to the drain of the transistor M132, and two output transistors connected in series M133, is connected to the gate of M134. なお、トランジスタM131,M133を飽和領域で動作させるために、トランジスタM132のゲートソース電圧Vgs132をトランジスタM131の閾値電圧よりも低くし、且つ、トランジスタM134のゲートソース電圧Vgs134をトランジスタM133の閥値電圧よりも低くする。 In order to operate the transistors M131, M133 in the saturation region, the gate-source voltage Vgs132 of the transistor M132 is lower than the threshold voltage of the transistor M131, and the gate source voltage Vgs134 of the transistor M134 than clique value voltage of the transistor M133 also lower.

これによって、トランジスタM134のドレイン電圧(出力電圧端)Voを、Vdd−(Vgs133−Vgs134+ΔV132)とすることができ、出力電圧端子の電圧余裕度を上げることが可能となる。 Thereby, the drain voltage (the output voltage terminal) Vo of transistor M134, can be Vdd- (Vgs133-Vgs134 + ΔV132), it becomes possible to increase the voltage margin of the output voltage terminal.
特開平11−234060号公報 JP 11-234060 discloses

しかし、上記特許文献1の図8に示したカレントミラーを用いた電流出力回路においては、図6に示したような、カレントミラー部を1つのトランジスタで構成した回路における出力端子の電圧余裕度Vdd−ΔV112には及ばない。 However, the current output circuit using a current mirror shown in FIG. 8 of Patent Document 1, as shown in FIG. 6, the voltage margin Vdd output terminal in the circuit constitutes a current mirror with a single transistor It falls short of -ΔV112.
更に、図8に示す回路方式では、2つの直列に接続されたトランジスタの飽和動作条件(Vgs132>Vt131,Vgs134>Vt133)を満足させることが必要であり、これを実現する手段として多閾値プロセスを用いることが提案されているが、これは言うまでも無く製造コストを上げることとなる。 Further, in the circuit system shown in FIG. 8, a saturated operating condition of the transistor connected to the two series (Vgs132> Vt131, Vgs134> Vt133) it is necessary to satisfy the multi-threshold process as a means of achieving this Although it has been proposed to be used, this is a possible to increase the production without cost to say.

また、他の実現手段として、トランジスタM132,M134をゲート長の短いトランジスタで構成し、いわゆる短チャネル効果を利用して、弱反転領域の動作を実現する方法が提案されている。 As another implementation means, the transistor M132, M134 constitute a short transistor gate length, by using a so-called short-channel effects, a method of realizing the operation of the weak inversion region have been proposed. この方法によると、トランジスタM131,M133を、短チャネル効果を生じない充分長いチャネル長としなくてはならず、素子を不必要に大きくする必要性が生じる場合がある。 According to this method, there is a case where the transistors M131, M133, without sufficiently long channel length that does not cause a short channel effect should not occur a need to increase the elements unnecessarily.

また、基板バイアス効果による閥値電圧の上昇の影響も無視できない。 Moreover, not negligible influence of elevated clique value voltage due to the substrate bias effect. これを抑制するために、トランジスタのバルクを電源に接続する手段は、基板電位の極性により、Pトランジスタ、或いはNトランジスタの何れかに限られてしまう。 To suppress this, means for connecting the bulk of the transistor to a power source, the polarity of the substrate potential, is limited to one of the P-transistor, or the N-transistor. 例えば、図8の基板極性がN極性基板である場合は、トランジスタM132,M134の基板を電源に接続することができないため、基板バイアス効果により閾値が上昇してしまい、短チャネル効果を利用した実現が不可能になる場合もある。 For example, implemented substrate polarity of FIG. 8 when a N-polar substrate, it is not possible to connect the substrate of the transistor M132, M134 to the power supply, the threshold will be increased by the substrate bias effect, using the short channel effect in some cases it is impossible.
本発明は、このような課題に鑑みてなされたものであり、電源電圧が低い場合でも正確な基準電流のカレントミラー動作を可能とし、これによって正確な出力電流又は出力電圧を得ることができる電流発生回路及び電圧発生回路を提供することを目的としている。 The present invention has been made in view of such problems, and allows a current mirror operation of the accurate reference current even when the power supply voltage is low, whereby a current which can obtain an accurate output current or output voltage and its object is to provide a generator and a voltage generating circuit.

上記目的を達成するために、本発明の請求項1による電流発生回路は、入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電流発生回路において、前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第1の差動増幅器と、この第1の差動増幅器の出力端子にゲートが接続された第1のトランジスタと、電源とアース間に前記第1のトランジスタと共に直列接続され、前記第1の差動増幅器の正極入力端子にドレインが接続された第2のトランジスタと、この第2のトランジスタのドレインと電源線間に接続された抵抗器とを備え、前記電流ミラー回路は、前記第1の差動増幅器の出力端子及び前記第1のトランジスタのゲートに、ゲートが接続された To achieve the above object, the current generating circuit according to claim 1 of the present invention, the reference current obtained by converting the reference voltage applied to the input terminal by the voltage-to-current conversion circuit, the output terminal is amplified by the current mirror circuit in the current generating circuit for outputting the voltage-current conversion circuit, the said input terminal and a first differential amplifier connected to the negative input terminal, a gate connected to an output terminal of the first differential amplifier a first transistor, connected in series with said first transistor between the power supply and the ground, a second transistor having a drain to the positive input terminal of said first differential amplifier is connected, the drain of the second transistor and a resistor connected between the power supply line, said current mirror circuit, the gate of the output terminal and the first transistor of said first differential amplifier, the gate of which is connected 3のトランジスタと、この第3のトランジスタのドレインに正極入力端子が接続され、前記第1及び第2のトランジスタの接続部分に負極入力端子が接続され、前記第2のトランジスタのゲートに出力端子が接続された第2の差動増幅器とを備え、前記第3のトランジスタのドレインを前記出力端子に接続して電流を出力することを特徴とする。 And third transistor, the positive input terminal to the drain of the third transistor is connected, a negative input terminal connected to the first and the connecting portion of the second transistor, the output terminal to the gate of said second transistor and a second differential amplifier connected, and outputs a current by connecting the drain of the third transistor to the output terminal.

また、本発明の請求項2による電流発生回路は、請求項1において、前記第1〜第3のトランジスタは、P及びNチャネルの何れかのチャネル構造を有することを特徴とする。 The current generating circuit according to claim 2 of the present invention, in claim 1, wherein the first to third transistors, and having any of the channel structure of the P and N-channel.
これら請求項1及び2の構成によれば、第2の差動増幅器が、第1のトランジスタのドレインと第3のトランジスタのドレイン、つまり双方のトランジスタの電流出力端子を同電位とする制御を行うので、従来回路で生じていた第3のトランジスタのドレイン電圧による電流変動を抑え、正確な電流出力を可能とする。 According to the configuration of claim 1 and 2, the second differential amplifier performs the drain, i.e. the control of the same potential of the current output terminals of both transistors the drain of the third transistor of the first transistor since, suppress the current fluctuation due to the drain voltage of the third transistor, which occurs in the conventional circuit, to allow accurate current output.

また、本発明の請求項3による電発生回路は、入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電発生回路において、前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第1の差動増幅器と、この第1の差動増幅器の出力端子にゲートが接続された第1のトランジスタと、電源とアース間に前記第1のトランジスタと共に直列接続され、前記第1の差動増幅器の正極入力端子にドレインが接続された第2のトランジスタと、この第2のトランジスタのドレインと電源線間に接続された抵抗器とを備え、前記電流ミラー回路は、前記第1の差動増幅器の出力端子及び前記第1のトランジスタのゲートに、ゲートが接続された第3のトランジスタと Also, pressure generator collector of claim 3 of the present invention, the reference current obtained by converting the reference voltage applied to the input terminal by the voltage-to-current conversion circuit, amplifies and outputs to voltage generated from the output terminal in the current mirror circuit in the circuit, the voltage-to-current converting circuit includes a first differential amplifier that the input terminal is connected to the negative input terminal, a first transistor having a gate connected to an output terminal of the first differential amplifier , connected in series with said first transistor between the power supply and the ground, a second transistor having a drain connected to the positive input terminal of said first differential amplifier, between the drain and the power line of the second transistor and a resistor connected, said current mirror circuit, the gate of the output terminal and the first transistor of said first differential amplifier, a third transistor having a gate connected この第3のトランジスタのドレインに正極入力端子が接続され、前記第1及び第2のトランジスタの接続部分に負極入力端子が接続され、前記第2のトランジスタのゲートに出力端子が接続された第2の差動増幅器とを備え、前記第3のトランジスタのドレインと前記電源線との間に複数の抵抗器を接続し、各抵抗器の接続点を前記出力端子として用い、これら出力端子から電を取り出すことを特徴とする。 The positive input terminal to the drain of the third transistor is connected, a negative input terminal connected to the first and the connecting portion of the second transistor, the second output terminal to the gate of the second transistor is connected and a differential amplifier, said third connecting a plurality of resistors between the drain and the source line of the transistor, using a connecting point of the resistors as the output terminal, pressure electrodeposition from these output terminals and wherein the taking out a.
この構成によれば、複数の抵抗器の間に複数の電流出力端子が設けられているので、広範囲で高精度の電圧出力を得ることが可能となる。 According to this configuration, since a plurality of current output terminal between a plurality of resistors are provided, it is possible to obtain a precision voltage output over a wide range.

以上説明したように本発明によれば、電源電圧が低い場合でも正確な基準電流のカレントミラー動作を可能とし、これによって正確な出力電流又は出力電圧を得ることができるという効果がある。 According to the present invention as described above, to enable the current mirror operation of the accurate reference current even when the power supply voltage is low, whereby there is an effect that it is possible to obtain an accurate output current or output voltage.

以下、本発明の実施の形態を、図面を参照して説明する。 Hereinafter, the embodiments of the present invention will be described with reference to the drawings.
図1は、本発明の実施の形態に係る電流発生回路の構成を示す回路図である。 Figure 1 is a circuit diagram showing a configuration of a current generating circuit according to an embodiment of the present invention.
図1に示す電流発生回路において、M141〜M143はPチャネルトランジスタである。 In the current generating circuit shown in FIG. 1, M141~M143 are P-channel transistors. R141は抵抗器である。 R141 is a resistor. op141,op142は差動増幅器であり、C141は差動増幅器op141の位相補償用キャパシタである。 op141, op142 is a differential amplifier, C141 is a phase compensation capacitor of the differential amplifier Op141.

トランジスタM141のソース端子は電源Vddに接続され、ドレイン端子はトランジスタM142のソース端子、及び差動増幅器op142の負極入力端子(−)に接続され、ゲート端子は差動増幅器op141の出力端子に接続されている。 The source terminal of the transistor M141 is connected to the power supply Vdd, and the drain terminal is the source terminal of the transistor M142, and the negative input terminal of the differential amplifier op142 (-) is connected to a gate terminal connected to the output terminal of the differential amplifier op141 ing. トランジスタM142のドレイン端子は抵抗器R141の一端、及び、差動増幅器op141の正極入力端子(+)に接続され、ゲート端子は差動増幅器op142の出力端子に接続されている。 Drain terminal end of the resistor R141 of the transistors M142, and are connected to the positive input terminal of the differential amplifier op141 (+), a gate terminal connected to the output terminal of the differential amplifier Op142. トランジスタM143のゲート端子は差動増幅器op141の出力端子に接続され、ドレイン端子は出力電流Ioutが出力される電流出力端子となっている。 The gate terminal of the transistor M143 is connected to the output terminal of the differential amplifier Op141, the drain terminal has a current output terminal of the output current Iout is output. 差動増幅器op141の負極入力端子(−)には基準電圧Vrefが印加されている。 Negative input terminal of the differential amplifier op141 (-) reference voltage Vref is applied to. 抵抗器R141の他端はアースに接続されている。 The other end of the resistor R141 is connected to ground. 差動増幅器op141の出力端子と、トランジスタM142のドレイン端子間にはキャパシタC141が接続されている。 An output terminal of the differential amplifier Op141, the capacitor C141 is connected between the drain terminal of the transistor M142.

図2は、上記の差動増幅器op141,op142を実現する回路の一例である。 Figure 2 is an example of a circuit for realizing the above-described differential amplifier op141, op142. Mo141,Mo142はNトランジスタであり、ゲート長、ゲート幅はそれぞれ同一である。 Mo141, Mo142 is N transistors, the gate length, gate width are respectively the same. Mo143,Mo144はPトランジスタであり、ゲート長、ゲート幅は同一である。 Mo143, Mo144 is a P transistor, a gate length, gate width is the same. Io146は電流源である。 Io146 is a current source. なお、差動増幅器op141とop142は同一のものである必要はない。 Incidentally, the differential amplifier op141 and op142 need not identical.

トランジスタMo141,Mo142のトランスコンダクタンスをgmo1並びに出力インピーダンスを1/gdo1、トランジスタMo143,Mo144のトランスコンダクタンスをgmo2並びに出力インピーダンスを1/gdo2とした場合、差動増幅器のゲインAop≒gmo1/(gdo1+gdo2)となる。 Transistor Mo141, the Gmo1 and output impedance transconductance of Mo142 1 / gdo1, transistors Mo143, if the gmo2 and output impedance transconductance of Mo144 was 1 / gdo2, gain Aop ≒ gmo1 / (gdo1 + gdo2) of the differential amplifier and Become. 通常gmo1>100 * gdoであり、本構成の差動増幅器で50倍以上のゲインを得ることができる。 Usually gmo1> 100 * gdo, the differential amplifier of this configuration can be obtained a gain of more than 50 times.

図3は、上記の差動増幅器op141のゲインをA1、差動増幅器op142のゲインをA2として、図1の電流発生回路を小信号等価回路に置き換えた回路である。 3, the gain of the differential amplifier Op141 A1, as the gain of the differential amplifier Op142 A2, a circuit obtained by replacing the current generating circuit of FIG. 1 in a small-signal equivalent circuit. なお、直流動作を示すにあたり、キャパシタC141は省略する。 Incidentally, when showing a DC operation, the capacitor C141 is omitted.
図3中、gm1,gd1はトランジスタM141の等価回路であり、gm2,gd2はトランジスタM142の等価回路であり、gm3,gd3はトランジスタM143の等価回路である。 In Figure 3, gm1, gd1 is an equivalent circuit of the transistor M141, gm2, gd2 is an equivalent circuit of the transistor M142, gm3, gd3 is an equivalent circuit of the transistor M143. R1は抵抗器R141である。 R1 is a resistor R141. Ioutは出力電流である。 Iout is the output current.
また、基準電圧をV、節点Aの電位をVa、節点Bの電位をVb、出力端の電圧をVoとする。 Also, the reference voltage V, and the potential of the node A Va, the potential of the node B Vb, the voltage of the output terminal to Vo.

図3における節点Aにおいてキルヒホッフの法則を用いると数式(1)が表せる。 Expressed formulas (1) Using the Kirchhoff's laws in node A in FIG. 3.
A:(−A1・gm1−gd2)・Va−{(A2+1)・gm2−gd2−gd1}・Vb+A2・gm2・Vo+A1・gm1・V=0 …(1) A: (- A1 · gm1-gd2) · Va - {(A2 + 1) · gm2-gd2-gd1} · Vb + A2 · gm2 · Vo + A1 · gm1 · V = 0 ... (1)
図3における節点Bにおいてキルヒホッフの法則を用いると数式2が表せる。 Expressed formulas 2 Using Kirchhoff's law at node B in FIG.
B:(gd2+1/R1)・Va+{A2+1)・gm2−gd2}Vb−A2・gm2・Vo=0 …(2) B: (gd2 + 1 / R1) · Va + {A2 + 1) · gm2-gd2} Vb-A2 · gm2 · Vo = 0 ... (2)

図3における出力端Cにおいてキルヒホッフの法則を用いると数式3が表せる。 At the output C in FIG. 3 using Kirchhoff's law when expressed formulas 3.
C:A1・gm3・(Va−V)−gd3・Vo=Iout …(3) C: A1 · gm3 · (Va-V) -gd3 · Vo = Iout ... (3)
A1>>1,A2>>1,gm1>>gd1,gm2>>gd2であるから、数式(1)及び(2)は数式(4-1)と(4−2)のように近似できる。 A1 >> 1, A2 >> 1, gm1 >> gd1, gm2 >> because it is gd2, Equation (1) and (2) can be approximated as Equation (4-1) and (4-2).
A:(−A1・gm1・gd2)・Va−(A2・gm2・gd1)・Vb+A2・gm2・Vo+A1・gm1・V=0 …(4−1) A: (- A1 · gm1 · gd2) · Va- (A2 · gm2 · gd1) · Vb + A2 · gm2 · Vo + A1 · gm1 · V = 0 ... (4-1)
B:(gd2+1/R1)・Va+A2・gm2・Vb−A2・gm2・Vo=0 B: (gd2 + 1 / R1) · Va + A2 · gm2 · Vb-A2 · gm2 · Vo = 0
…(4−2) ... (4-2)

数式(4-1)及び(4−2)から次の数式(5)が得られる。 Equation (4-1) and the following formula from (4-2) (5) is obtained.
Va=A1・gm1/(A1・gm1・1/R1)・V+gd1/(A1・gm1−1/R1)・Vo …(5) Va = A1 · gm1 / (A1 · gm1 · 1 / R1) · V + gd1 / (A1 · gm1-1 / R1) · Vo ... (5)
数式(3)と数式(5)から数式(6)が得られる。 Equation (6) is obtained from the formula (3) and Equation (5).
A1・gm3・1/(A1・gm1−1/R1)・V/R1+(A1・gm3・gd1−A1・gd3・gm1+1/R1・gd3)・1/{A1・gm3・(A1・gm1−1/R1)1}=Iout …(6) A1 · gm3 · 1 / (A1 · gm1-1 / R1) · V / R1 + (A1 · gm3 · gd1-A1 · gd3 · gm1 + 1 / R1 · gd3) · 1 / {A1 · gm3 · (A1 · gm1-1 / R1) 1} = Iout ... (6)

ここで、トランジスタM143は通常、トランジスタM141のカレントミラー回路を構成するため、M141の逓倍チャネル幅を用いることから、gd3=k・gd1,gm3=k・gm1と置くことができ、これを用いて数式(6)を書き換えると数式(7)が得られる。 Here, the transistor M143 is typically used to form a current mirror circuit of the transistors M 141, from using multiplication channel width of M 141, can put a gd3 = k · gd1, gm3 = k · gm1, and used to rewriting equation (6) equation (7) is obtained.
k・{A1・gm1・1/(A1・gm1・1/R1)・V/R1+gd1・/(A1・gm1−1/R1)・Vo/R1}=Iout …(7) k · {A1 · gm1 · 1 / (A1 · gm1 · 1 / R1) · V / R1 + gd1 · / (A1 · gm1-1 / R1) · Vo / R1} = Iout ... (7)
ここで基準電流IrefはVa/R1となり数式(5)から数式(8)のように表される。 Here, the reference current Iref is expressed from Va / R1 becomes Equation (5) as in Equation (8).
A1・gm1・1/(A1・gm1−1/R1)・V/R1+gd1・/(A1・gm1−1/R1)・Vo/R1=Iref …(8) A1 · gm1 · 1 / (A1 · gm1-1 / R1) · V / R1 + gd1 · / (A1 · gm1-1 / R1) · Vo / R1 = Iref ... (8)
数式(7)と数式(8)から分かるように出力電流Iout=Iref・kとなり、正確な電流比となっていることが分かる。 Equation (7) and Equation output as can be seen from (8) a current Iout = Iref · k, and the it is understood that the accurate current ratios.

そして、通常A1・gm1>>1/R1,A1/gm1>>gd1であることから、数式(7),(8)は数式(9),(10)のように表すことができる。 Then, usually A1 · gm1 >> 1 / R1, A1 / gm1 >> since it is gd1, Equation (7), (8) Equation (9) can be expressed as (10).
k・V/R1=Iout …(9) k · V / R1 = Iout ... (9)
V/R1=Iref …(10) V / R1 = Iref ... (10)
数式(9),(10)から分かるように、基準電圧Vと抵抗器R1により、正確な出力電流k・V/R1を得ることができる。 Equation (9), as can be seen from (10), the reference voltage V and the resistor R1, it is possible to obtain an accurate output current k · V / R1.

出力電流Ioutの端子の電圧余裕度は、図1のトランジスタM143が飽和領域で動作すればよく、Vdd−ΔV143となり、図6に示した電流出力回路と同じとなる。 Voltage margin terminal of the output current Iout may be operating in the transistor M143 is a saturation region in FIG. 1, Vdd-ΔV143 next, the same as the current output circuit shown in FIG. ここで、ΔV143はトランジスタM143の飽和電圧である。 Here, Derutabui143 is the saturation voltage of the transistor M143.
更に、数式(7),(8)の第2項に注目すると、トランジスタM141,M143の出力インピーダンス1/gd1、1/gd3(=k * gd1)は、差動増幅器op141のゲインによりA倍に増幅されていることが分かる。 Further, Equation (7), focusing on the second term of (8), the transistors M 141, M143 output impedance 1 / gd1,1 / gd3 (= k * gd1) is the A times the gain of the differential amplifier op141 it can be seen that is being amplified. これは言い換えると、短チャネル効果による出力電流Ioutの変動を抑制することと同等であり、電流精度を得るために、不必要に素子面積を増大させる必要がなくなる。 It other words, it is equivalent that to suppress the fluctuation of the output current Iout due to the short channel effect, in order to obtain the current accuracy, necessary to increase the element area unnecessarily is eliminated.

また、本実施の形態において、トランジスタM141とM143は従属接続されているが、トランジスタM142のゲートは差動増幅器op142の出力端子が接続されているため、基板効果によりM142の閾値が高くなったとしても、差動増幅器op142の出力電圧が下がることで、トランジスタM141,M143の飽和領域動作を可能としている。 Further, as in the present embodiment, the transistor M141 and M143 are connected in cascade, the gate of the transistor M142 is output terminal of the differential amplifier op142 is connected, the threshold of the M142 is increased by the substrate effect also, that the output voltage of the differential amplifier op142 decreases, thereby enabling the saturation region operation of the transistors M 141, M143. つまり、基板効果の影響を受けにくい回路であることが分かる。 In other words, it is found that hardly circuit affected by the body effect. 同様の理由から、すべてのトランジスタM141〜M143は同一の閾値で動作可能であるため、多閥値のプロセスを使用することによるコストの増大も回避することができる。 For the same reason, all the transistors M141~M143 is because it is operable with the same threshold, the process of multi-faction values ​​can cost increase also avoids by using.

以上説明したように、本実施の形態によれば、低電源電圧においても、出力端電圧によらない、基準電圧Vと抵抗器R141で決定される正確な電流出力を得ることができる。 As described above, according to this embodiment, even in low power supply voltage, not according to the output voltage, it is possible to obtain an accurate current output that is determined by the reference voltage V resistor R141.
また、差動増幅器op142の位相余裕を確保する必要がある場合、差動増幅器op142の出力端子と電源Vdd間あるいは、節点A間等にキャパシタを挿入することで容易に実現することができる。 Also, if it is necessary to secure the phase margin of the differential amplifier Op142, between the output terminal and the power supply Vdd of the differential amplifier Op142 or it can be easily realized by inserting a capacitor between node A and the like.
但し、上記実施の形態はPチャネルトランジスタの電流出力回路に限定されるものではなく、図4に示す本実施の形態の第1応用例に示すように、Nチャネルトランジスタの電流出力回路に適用することもできる。 However, the above-described embodiment is not intended to be limited to the current output circuit of P-channel transistors, as shown in the first application example of the embodiment shown in FIG. 4, is applied to the current output circuit of the N-channel transistor it is also possible.

図4の電流発生回路は、図1の電流発生回路と対称な構成となっており、トランジスタM171のドレイン端子がアースに接続され、ソース端子がトランジスタM172のソース端子、及び差動増幅器op172の負極入力端子(−)に接続され、ゲート端子が差動増幅器op171の出力端子に接続されている。 Current generating circuit in Figure 4, has a current generator circuit and symmetrical configuration of FIG. 1, the drain terminal of the transistor M171 is connected to the ground, the source terminal of the source terminal is the transistor M172, and the negative pole of the differential amplifier op172 input terminal (-) is connected to a gate terminal connected to the output terminal of the differential amplifier Op171. トランジスタM172のソース端子が抵抗器R171の一端、及び、差動増幅器op171の正極入力端子(+)に接続され、ゲート端子が差動増幅器op172の出力端子に接続されている。 One of the source terminal of the transistor M172 is a resistor R171, and is connected to the positive input terminal of the differential amplifier op171 (+), a gate terminal connected to the output terminal of the differential amplifier Op172. トランジスタM173のゲート端子が差動増幅器op171の出力端子に接続され、ソース端子が出力電流Ioutが出力される電流出力端子となっている。 The gate terminal of the transistor M173 is connected to the output terminal of the differential amplifier Op171, and has a current output terminal that the source terminal is output an output current Iout. 差動増幅器op171の負極入力端子(−)には基準電圧Vrefが印加されている。 Negative input terminal of the differential amplifier op171 (-) reference voltage Vref is applied to. 抵抗器R171の他端は電源Vddに接続されている。 The other end of the resistor R171 is connected to the power supply Vdd. 差動増幅器op171の出力端子と、トランジスタM172のソース端子間にはキャパシタC171が接続されている。 An output terminal of the differential amplifier Op171, the capacitor C171 is connected between the source terminal of the transistor M172.

この構成の第1応用例の電流発生回路によっても、上記実施の形態と同様の効果を得ることができる。 By the current generation circuit of the first application of this configuration, it is possible to obtain the same effect as the above embodiment. つまり、第2の差動増幅器op172(図1ではop142)が、第1のトランジスタM171(図1ではM141)のドレイン端子と第3のトランジスタM173(図1ではM143)のドレイン端子、つまり出力電流端子を同電位に設定することにより第3のトランジスタM173(M143)のドレイン端子電圧による電流変動を抑え、正確な電流出力を可能とする。 That is, the second differential amplifier Op172 (in FIG. 1 Op142) is the drain terminal of the drain terminal of the first transistor M171 (in FIG. 1 M 141) and the third transistor M173 (in FIG. 1 M143), that is, the output current suppressing current fluctuation due to the drain terminal voltage of the third transistor by setting a pin at the same potential M173 (M143), to allow accurate current output.

また、図5に示す本実施の形態の第2応用例に示すように構成してもよい。 It may also be configured as shown in the second application example of the present embodiment shown in FIG. これは、図1と同構成の電流発生回路に、電流出力端に複数の抵抗器R2を接続した構成である。 This current generation circuit of the configuration as FIG. 1, a structure connecting a plurality of resistors R2 to the current output terminal. また、R182[1]〜R182[n]は抵抗端子を示す。 Also, R182 [1] ~R182 [n] denotes the resistance terminals.
この構成の電流発生回路において、トランジスタM143のドレイン端子(電流出力端子)に任意の点に端子を設けた抵抗器R2を接続することで、電圧出力V・k・R2[n]/R1を得ることが可能である。 In the current generation circuit in this configuration, by connecting the resistor R2 having a terminal at any point in the drain terminal (current output terminal) of the transistor M143, obtain a voltage output V · k · R2 [n] / R1 It is possible. この際、出力電圧は電源電圧−ΔV143まで可能であり、従来の電流ミラー回路を用いた場合よりも広い出力電圧範囲を確保することが可能となる。 At this time, the output voltage is possible up to the power supply voltage -Derutabui143, it is possible to secure a wide output voltage range than with the conventional current mirror circuit. ここで抵抗器R2[n]はアース側のR182[1]からR182[n]の抵抗端子までの総抵抗値であり、ΔV143はトランジスタM143の飽和電圧である。 Here the resistors R2 [n] is the total resistance of the ground side from R182 [1] to resistor terminal of R182 [n], ΔV143 is the saturation voltage of the transistor M143.

なお、出力電流は、本実施の形態の効果により基準電流が正確にミラーされるため、抵抗器R141とR182を同一の素子で形成することにより、製造プロセス等による抵抗素子のばらつきを相殺することができ、正確な電圧出力を得ることが可能となる。 The output current, since the reference current is accurately mirrored by the effect of the present embodiment, by forming the resistors R141 and R182 in the same element, to offset the variation of the resistance element due to the manufacturing process or the like can be, it is possible to obtain an accurate voltage output. つまり、電流出力端子に任意の端子をもつ抵抗素子を付加することで、広範囲で高精度の電圧出力を得ることが可能となる。 That is, by adding a resistive element having an arbitrary terminal to a current output terminal, it is possible to obtain a precision voltage output over a wide range.

本発明の実施の形態に係る電流発生回路の構成を示す回路図である。 It is a circuit diagram showing a configuration of a current generating circuit according to an embodiment of the present invention. 上記実施の形態の電流発生回路における差動増幅器を実現する一回路例である。 It is a circuit example for implementing the differential amplifier in the current-generating circuit of the embodiment. 上記実施の形態の電流発生回路を小信号等価回路に置き換えた回路である。 The current generation circuit of the embodiment is a circuit obtained by replacing the small signal equivalent circuit. 上記実施の形態の第1応用例による電流発生回路の構成を示す回路図である。 Is a circuit diagram showing a configuration of a current generating circuit according to a first application example of the above embodiment. 上記実施の形態の第2応用例による電発生回路の構成を示す回路図である。 It is a circuit diagram showing a configuration of a voltage generating circuit according to a second application example of the above embodiment. 従来のカレントミラーを用いた電流出力回路の構成を示す回路図である。 Is a circuit diagram showing a configuration of a current output circuit using a conventional current mirror. 従来のカスコードカレントミラーを用いた電流出力回路の構成を示す回路図である。 Is a circuit diagram showing a configuration of a current output circuit using a conventional cascode current mirror. 従来例である特許文献1に記載のカレントミラーを用いた電流出力回路の構成を示す回路図である。 Is a circuit diagram showing a configuration of a current output circuit using a current mirror described in Patent Document 1 is a conventional example.

符号の説明 DESCRIPTION OF SYMBOLS

M111,M112,M121,M122,M123,M124,M131,M132,M133,M134,M141,M142,M143,Mo143,Mo144 Pチャネルトランジスタ Mo141,Mo142,M171,M172,M173 Nチャネルトランジスタ op111,op121,op13Lop141,op142,op143,op171,op172 差動増幅器 R111,R121,R131,R141,R171,R181,R182 抵抗器 R182[1]〜R182[n] 抵抗端子 C111,C121,C131,C141,C171 キャパシタンス M111, M112, M121, M122, M123, M124, M131, M132, M133, M134, M141, M142, M143, Mo143, Mo144 P-channel transistor Mo141, Mo142, M171, M172, M173 N-channel transistor op111, op121, op13Lop141, op142, op143, op171, op172 differential amplifier R111, R121, R131, R141, R171, R181, R182 resistor R182 [1] ~R182 [n] resistor terminal C111, C121, C131, C141, C171 capacitance

Claims (3)

  1. 入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電流発生回路において、 A reference current which is converted by the voltage-to-current conversion circuit applied reference voltage to the input terminal, the current generating circuit outputting from the output terminal is amplified by a current mirror circuit,
    前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第1の差動増幅器と、この第1の差動増幅器の出力端子にゲートが接続された第1のトランジスタと、電源とアース間に前記第1のトランジスタと共に直列接続され、前記第1の差動増幅器の正極入力端子にドレインが接続された第2のトランジスタと、この第2のトランジスタのドレインと電源線間に接続された抵抗器とを備え、 It said voltage-current converting circuit includes a first differential amplifier that the input terminal is connected to the negative input terminal, a first transistor having a gate connected to an output terminal of the first differential amplifier, and a power supply connected in series with said first transistor between the earth, is connected between the second transistor having a drain to the positive input terminal of the first differential amplifier is connected, the drain and the power line of the second transistor and a resistor,
    前記電流ミラー回路は、前記第1の差動増幅器の出力端子及び前記第1のトランジスタのゲートに、ゲートが接続された第3のトランジスタと、この第3のトランジスタのドレインに正極入力端子が接続され、前記第1及び第2のトランジスタの接続部分に負極入力端子が接続され、前記第2のトランジスタのゲートに出力端子が接続された第2の差動増幅器とを備え、 Said current mirror circuit, the gate of the output terminal and the first transistor of said first differential amplifier, a third transistor having a gate connected, the drain to the positive input terminal of the third transistor connected is, the negative electrode input terminal connected to the first and the connecting portion of the second transistor, and a second differential amplifier output terminal to the gate of the second transistor is connected,
    前記第3のトランジスタのドレインを前記出力端子に接続して電流を出力することを特徴とする電流発生回路。 Current generating circuit and outputting the current by connecting the drain of the third transistor to the output terminal.
  2. 前記第1〜第3のトランジスタは、P及びNチャネルの何れかのチャネル構造を有する ことを特徴とする請求項1に記載の電流発生回路。 The first to third transistors, the current generation circuit according to claim 1, characterized in that it comprises either a channel structure of the P and N-channel.
  3. 入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電発生回路において、 A reference current which is converted by the voltage-to-current conversion circuit applied reference voltage to the input terminal, the voltage generating circuit for outputting from the output terminal is amplified by a current mirror circuit,
    前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第1の差動増幅器と、この第1の差動増幅器の出力端子にゲートが接続された第1のトランジスタと、電源とアース間に前記第1のトランジスタと共に直列接続され、前記第1の差動増幅器の正極入力端子にドレインが接続された第2のトランジスタと、この第2のトランジスタのドレインと電源線間に接続された抵抗器とを備え、 It said voltage-current converting circuit includes a first differential amplifier that the input terminal is connected to the negative input terminal, a first transistor having a gate connected to an output terminal of the first differential amplifier, and a power supply connected in series with said first transistor between the earth, is connected between the second transistor having a drain to the positive input terminal of the first differential amplifier is connected, the drain and the power line of the second transistor and a resistor,
    前記電流ミラー回路は、前記第1の差動増幅器の出力端子及び前記第1のトランジスタのゲートに、ゲートが接続された第3のトランジスタと、この第3のトランジスタのドレインに正極入力端子が接続され、前記第1及び第2のトランジスタの接続部分に負極入力端子が接続され、前記第2のトランジスタのゲートに出力端子が接続された第2の差動増幅器とを備え、 Said current mirror circuit, the gate of the output terminal and the first transistor of said first differential amplifier, a third transistor having a gate connected, the drain to the positive input terminal of the third transistor connected is, the negative electrode input terminal connected to the first and the connecting portion of the second transistor, and a second differential amplifier output terminal to the gate of the second transistor is connected,
    前記第3のトランジスタのドレインと前記電源線との間に複数の抵抗器を接続し、各抵抗器の接続点を前記出力端子として用い、これら出力端子から電を取り出すことを特徴とする電発生回路。 Electrodeposition, characterized in that by connecting a plurality of resistors between the drain and the power supply line of said third transistor, using a connecting point of the resistors as the output terminal, taking out a voltage from these output terminals pressure generating circuit.
JP2005292718A 2005-10-05 2005-10-05 Current generation circuit and the voltage generating circuit Active JP4699856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005292718A JP4699856B2 (en) 2005-10-05 2005-10-05 Current generation circuit and the voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005292718A JP4699856B2 (en) 2005-10-05 2005-10-05 Current generation circuit and the voltage generating circuit

Publications (2)

Publication Number Publication Date
JP2007102563A JP2007102563A (en) 2007-04-19
JP4699856B2 true JP4699856B2 (en) 2011-06-15

Family

ID=38029434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005292718A Active JP4699856B2 (en) 2005-10-05 2005-10-05 Current generation circuit and the voltage generating circuit

Country Status (1)

Country Link
JP (1) JP4699856B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5136834B2 (en) * 2007-10-16 2013-02-06 株式会社村田製作所 Power supply circuit for controlling the power supply voltage of the Rf power amplifier and rf power amplifier
US8786359B2 (en) * 2007-12-12 2014-07-22 Sandisk Technologies Inc. Current mirror device and method
US8121495B2 (en) * 2008-02-04 2012-02-21 Sumitomo Electric Industries, Ltd. Current mirror circuit and optical receiver circuit using the same
JP2010279098A (en) * 2009-05-26 2010-12-09 Renesas Electronics Corp Current control circuit
JP6203549B2 (en) 2013-06-27 2017-09-27 ルネサスエレクトロニクス株式会社 Semiconductor device
TWI521326B (en) * 2013-12-27 2016-02-11 Silicon Motion Inc Bandgap reference generating circuit
JP2016126550A (en) * 2015-01-05 2016-07-11 アルプス電気株式会社 Constant current circuit and sensor device having the same

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5597619A (en) * 1979-01-19 1980-07-25 Yokogawa Hokushin Electric Corp Reference signal generating circuit
JPS55100710A (en) * 1979-01-29 1980-07-31 Nec Corp Power circuit
JPH05333954A (en) * 1992-06-04 1993-12-17 Yokogawa Electric Corp Current source circuit
JPH0661859A (en) * 1992-08-10 1994-03-04 Hitachi Ltd Semiconductor integrated circuit device and a/d conversion circuit
JPH07122946A (en) * 1993-09-23 1995-05-12 At & T Global Inf Solutions Internatl Inc Voltage/current converter without serial sensing resistor
JPH0949858A (en) * 1995-08-07 1997-02-18 Nippon Motorola Ltd Current detection and control circuit and pattern layout method
JPH09307369A (en) * 1996-05-15 1997-11-28 Denso Corp Current mirror circuit and constant current driving circuit
JPH11234060A (en) * 1998-02-18 1999-08-27 Fujitsu Ltd Current mirror circuit and semiconductor integrated circuit with the same
JPH11272346A (en) * 1997-12-18 1999-10-08 Lucent Technol Inc Current source
JPH11298271A (en) * 1998-04-10 1999-10-29 Yokogawa Electric Corp Variable gain amplifier
JP2000112548A (en) * 1998-10-07 2000-04-21 Ricoh Co Ltd Reference voltage generating circuit
JP2001185964A (en) * 1999-12-22 2001-07-06 Hitachi Ltd Current mirror circuit and operational amplifier
JP2002290239A (en) * 2001-03-26 2002-10-04 Nec Corp Current mirror circuit and analog/digital conversion circuit
JP2003058263A (en) * 2001-08-10 2003-02-28 Sharp Corp Semiconductor integrated circuit and reference voltage generation circuit using the same
JP2003338550A (en) * 2002-05-20 2003-11-28 Nec Micro Systems Ltd Semiconductor reference voltage generator circuit
JP2005234890A (en) * 2004-02-19 2005-09-02 Sanyo Electric Co Ltd Constant current circuit
JP2006202043A (en) * 2005-01-20 2006-08-03 Rohm Co Ltd Constant current circuit, power apparatus using it, and light emitting device

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5597619A (en) * 1979-01-19 1980-07-25 Yokogawa Hokushin Electric Corp Reference signal generating circuit
JPS55100710A (en) * 1979-01-29 1980-07-31 Nec Corp Power circuit
JPH05333954A (en) * 1992-06-04 1993-12-17 Yokogawa Electric Corp Current source circuit
JPH0661859A (en) * 1992-08-10 1994-03-04 Hitachi Ltd Semiconductor integrated circuit device and a/d conversion circuit
JPH07122946A (en) * 1993-09-23 1995-05-12 At & T Global Inf Solutions Internatl Inc Voltage/current converter without serial sensing resistor
JPH0949858A (en) * 1995-08-07 1997-02-18 Nippon Motorola Ltd Current detection and control circuit and pattern layout method
JPH09307369A (en) * 1996-05-15 1997-11-28 Denso Corp Current mirror circuit and constant current driving circuit
JPH11272346A (en) * 1997-12-18 1999-10-08 Lucent Technol Inc Current source
JPH11234060A (en) * 1998-02-18 1999-08-27 Fujitsu Ltd Current mirror circuit and semiconductor integrated circuit with the same
JPH11298271A (en) * 1998-04-10 1999-10-29 Yokogawa Electric Corp Variable gain amplifier
JP2000112548A (en) * 1998-10-07 2000-04-21 Ricoh Co Ltd Reference voltage generating circuit
JP2001185964A (en) * 1999-12-22 2001-07-06 Hitachi Ltd Current mirror circuit and operational amplifier
JP2002290239A (en) * 2001-03-26 2002-10-04 Nec Corp Current mirror circuit and analog/digital conversion circuit
JP2003058263A (en) * 2001-08-10 2003-02-28 Sharp Corp Semiconductor integrated circuit and reference voltage generation circuit using the same
JP2003338550A (en) * 2002-05-20 2003-11-28 Nec Micro Systems Ltd Semiconductor reference voltage generator circuit
JP2005234890A (en) * 2004-02-19 2005-09-02 Sanyo Electric Co Ltd Constant current circuit
JP2006202043A (en) * 2005-01-20 2006-08-03 Rohm Co Ltd Constant current circuit, power apparatus using it, and light emitting device

Also Published As

Publication number Publication date
JP2007102563A (en) 2007-04-19

Similar Documents

Publication Publication Date Title
US6605993B2 (en) Operational amplifier circuit
JP3315652B2 (en) Current output circuit
US6259321B1 (en) CMOS variable gain amplifier and control method therefor
US6998826B2 (en) Voltage regulator
US3947778A (en) Differential amplifier
US20050162218A1 (en) Method and apparatus for outputting constant voltage
JPH0888521A (en) Self-biased cascade current mirror circuit
JP5446529B2 (en) Low pass filter circuit, a constant voltage circuit and a semiconductor device using the low-pass filter circuit
JPH0623938B2 (en) Current ballast
US6118340A (en) Low noise differential input, differential output amplifier and method
US7202738B1 (en) Accurate voltage to current converters for rail-sensing current-feedback instrumentation amplifiers
US4661779A (en) Operational amplifier
JP2665025B2 (en) Amplifier circuit
US20020109547A1 (en) Slew rate boost circuitry and method
CN1607724A (en) Class AB rail-to-rail operational amplifier
US3984780A (en) CMOS voltage controlled current source
US6208208B1 (en) Operationally amplifying method and operational amplifier
CN1112748A (en) A continuous time common mode feedback amplifier
US20020050859A1 (en) Boosted high gain, very wide common mode range, self-biased operational amplifier
US6265929B1 (en) Circuits and methods for providing rail-to-rail output with highly linear transconductance performance
JPH10107557A (en) Voltage current conversion circuit
JP4789136B2 (en) Operational amplifier
GB1592800A (en) Linear amplifier
US4045747A (en) Complementary field effect transistor amplifier
JP4761458B2 (en) Cascode circuit and a semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110303

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350