JP4698046B2 - Multi-layer printed wiring board - Google Patents

Multi-layer printed wiring board Download PDF

Info

Publication number
JP4698046B2
JP4698046B2 JP2001075868A JP2001075868A JP4698046B2 JP 4698046 B2 JP4698046 B2 JP 4698046B2 JP 2001075868 A JP2001075868 A JP 2001075868A JP 2001075868 A JP2001075868 A JP 2001075868A JP 4698046 B2 JP4698046 B2 JP 4698046B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
hole
via
layer
formed
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2001075868A
Other languages
Japanese (ja)
Other versions
JP2002280740A (en )
Inventor
洋一郎 川村
大介 池田
幸彦 豊田
Original Assignee
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、多層プリント配線板に関する。 The present invention relates to a multilayer printed wiring board.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
いわゆる多層ビルドアップ配線基板と呼ばれる多層プリント配線板は、セミアディティブ法等により製造されており、コアと呼ばれる0.5〜1.5mm程度のガラスクロス等で補強された樹脂基板の上に、銅等による導体回路と層間樹脂絶縁層とを交互に積層することにより作製される。 Multilayer printed wiring board called a multilayer build-up wiring board is manufactured by a semi-additive method or the like, on a resin substrate reinforced with glass cloth or the like of about 0.5~1.5mm called core, copper It is manufactured by alternately laminating a conductor circuit and an interlayer resin insulating layer by like. この多層プリント配線板の層間樹脂絶縁層を介した導体回路間の接続は、バイアホールにより行われている。 The multilayer printed wiring board connection between conductor circuits through the interlayer resin insulating layer is performed by a via-hole.
【0003】 [0003]
従来、ビルドアップ多層プリント配線板は、例えば、特開平9−130050号公報等に開示された方法により製造されている。 Conventionally, the build-up multilayer printed wiring board, for example, manufactured by the method disclosed in JP-A 9-130050 Patent Publication.
すなわち、まず、銅箔が貼り付けられた銅張積層板に貫通孔を形成し、続いて無電解銅めっき処理を施すことによりスルーホールを形成する。 That is, first, the through-holes in the copper-clad laminate copper foil is attached to form, followed by performing an electroless copper plating treatment to form through-holes. 続いて、基板の表面をフォトリソグラフィーの手法を用いて導体パターン状にエッチング処理して導体回路を形成する。 Subsequently, by etching to form a conductor circuit to the conductor pattern using a technique photolithographic the surface of the substrate. 次に、形成された導体回路の表面に、無電解めっきやエッチング等により粗化面を形成し、その粗化面を有する導体回路上に絶縁樹脂層を形成した後、露光、現像処理を行ってバイアホール用開口を形成し、その後、UV硬化、本硬化を経て層間樹脂絶縁層を形成する。 Then, on the surface of the formed conductor circuit, the roughened surface is formed by electroless plating or etching, after forming the insulating resin layer on the conductor circuit having the roughened surface, exposure and development processing carried out Te to form an opening for via holes, then, an interlayer resin insulating layer through UV curing, the curing.
【0004】 [0004]
さらに、層間樹脂絶縁層に酸や酸化剤などにより粗化形成処理を施した後、薄い無電解めっき膜を形成し、この無電解めっき膜上にめっきレジストを形成した後、電解めっきにより厚付けを行い、めっきレジスト剥離後にエッチングを行って、下層の導体回路とバイアホールにより接続された導体回路を形成する。 Further, after the roughening forming process by an acid or an oxidizing agent in the interlayer resin insulating layer, a thin electroless plated film is formed, after forming a plating resist on the electroless plating film, thick layer by electrolytic plating It was carried out by performing etching after the plating resist stripping, to form a conductor circuit connected by the lower-layer conductor circuit and via holes.
これを繰り返した後、最後に導体回路を保護するためのソルダーレジスト層を形成し、ICチップ等の電子部品やマザーボード等との接続のために開口を露出させた部分にめっき等を施して半田バンプ形成用パッドとした後、ICチップ等の電子部品側に半田ペーストを印刷して半田バンプを形成することにより、ビルドアップ多層プリント配線板を製造する。 This was repeated, and finally to form a solder resist layer for protecting the conductor circuit, a solder plated or the like to the portion exposing the opening for connection with the electronic components and motherboard, such as an IC chip, after the bump forming pad, by forming the solder bumps by printing a solder paste on electronic components of the IC chip or the like, to produce a build-up multilayer printed circuit board. また、必要に応じて、マザーボード側にも半田バンプを形成する。 If necessary, also to form solder bumps on the motherboard side.
【0005】 [0005]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
また、近年、ICチップの高周波数化に伴い、多層プリント配線板の高速化、高密度化が要求されており、これに対応する手段として、基板の貫通孔壁面に外層スルーホールを設け、さらに、該外層スルーホールの内部に外層樹脂充填材層を介して内層スルーホールを設け同軸スルーホールなるものを形成する方法が、先に、本出願人により提案されている。 In recent years, with the higher frequency of the IC chip, high-speed multi-layer printed wiring board, are densified demand, as a means corresponding thereto, the outer layer through hole provided in the through-hole wall face of the substrate, further a method of forming a made coaxial through hole provided inner through hole through the internal outer layer resin filler layer of the outer layer through hole, first, proposed by the present applicant.
この同軸スルーホールを形成した場合には、単位面積あたりの配線数を増加させることができるとともに、スルーホール内において、マイクロストリップ構造をとることにより、スルーホール内での定在波や反射の発生を低減することができるため、多層プリント配線板の高速化、高密度化に対応する手段として有用である。 In the case of forming the coaxial through holes, it is possible to increase the number of wires per unit area, in the through hole, by taking a microstrip structure, generation of standing waves and reflections in the through-hole it is possible to reduce the speeding of the multilayer printed wiring board, which is useful as a means corresponding to high density.
【0006】 [0006]
また、多層プリント配線板の高速化、高密度化に対応する別の手段として、スタックビア構造(バイアホールの直上にバイアホールが形成された構造)のバイアホールを形成する方法が提案されている。 Further, speed of the multilayer printed wiring board, as a separate unit corresponding to high density, a method of forming a via hole stacked via structure (a structure in which via holes are formed immediately above the via-hole) has been proposed .
このようなスタックビア構造のバイアホールが形成された多層プリント配線板では、配線距離が短くなるため、信号電送時間を短縮することができるともに、導体回路の設計の自由度が向上するため、高密度配線により対応し易くなる。 In the multilayer printed wiring board via holes are formed in such a stacked via structure, since the wiring distance becomes short, both can be shortened signal electrical transmission time, since the degree of freedom in design of the conductor circuits is improved, high easily accommodated by density wiring.
【0007】 [0007]
しかしながら、このようなスタックビア構造のバイアホールを有する多層プリント配線板では、バイアホールの近傍の層間樹脂絶縁層にクラックが発生することがあった。 However, in the multilayer printed wiring board having a via-hole having such a stacked via structure, crack was sometimes occur in the interlayer resin insulating layer in the vicinity of the via hole. 特に、多層プリント配線板をヒートサイクル条件下で一定時間放置した際に、クラックが発生することが多く、さらには、このクラックに起因して、バイアホール周辺の導体回路に剥離や断線が発生することがあった。 In particular, when the activity for a predetermined time, heat cycle conditions, a multilayer printed wiring board, it is often cracks, furthermore, due to the crack, peeling or breaking the conductor circuit around the via holes are generated it was a.
【0008】 [0008]
これは、スタックビア構造のバイアホールを有する従来の多層プリント配線板600(図21(a)および(b)参照)では、通常、バイアホール1071〜1073のランド径が略同一であり、スタックビア構造のバイアホールの近傍、即ち、最外層のバイアホール1071とこれに隣接する導体回路105aとの間の導体回路非形成部の下方領域(図21中、A領域)には、導体回路やバイアホールのランド部分は存在せず、層間樹脂絶縁層102のみで形成されており、加えて、層間樹脂絶縁層には、ガラス繊維等の補強材も配合されていないため、このA領域の機械的強度が充分でなく、そのため、クラック等が発生しやすいものと考えられる。 This, in the conventional multilayer printed wiring board 600 having the via holes of the stack via structure (see FIGS. 21 (a) and 21 (b)), it usually is land diameter of the via hole 1071-1073 substantially the same, stacked via vicinity of the via-hole structure, i.e., (in FIG. 21, a region) lower region of the conductor circuit unformed portions between the conductor circuit 105a adjacent thereto and outermost of the via hole 1071, the conductor circuits and the via land portion of the hole is not present, is formed by only the interlayer resin insulating layer 102, in addition, since the interlayer resin insulating layer is not reinforcements such as glass fibers also have been blended, the mechanical of the a region strength is not sufficient, therefore, it is considered that cracks are likely to occur.
【0009】 [0009]
【課題を解決するための手段】 In order to solve the problems]
そこで、本発明者らは鋭意検討し、スタックビア構造を有するバイアホールのうちの少なくとも1つのバイアホールのランドが、上述したバイアホール近傍の層間樹脂絶縁層に拡大して形成されていれば、即ち、バイアホール近傍の層間樹脂絶縁層が拡大して形成された金属材料からなるバイアホールのランドにより補強されているか、または、上記層間樹脂絶縁層がバイアホールおよびバイアホールのランドで埋められていれば、層間樹脂絶縁層にクラック等が発生する問題を解消することができ、さらに、同軸スルーホールを形成し、該同軸スルーホールのランド上、または、同軸スルーホールの直上にスタックビア構造のバイアホールを形成することにより、より高速化、高密度化に適した多層プリント配線板とすることができること Accordingly, the present inventors have conducted extensive studies, at least one via hole lands of the via hole having the stack via structure is, be formed by expanding the interlayer resin insulating layer of the via hole near the above, i.e., is reinforced by the via hole land made of a metal material interlayer resin insulating layer in the vicinity via hole is formed by expanding or that the interlayer resin insulating layer is not filled with the via hole and via hole lands lever, it is possible to solve the problem that cracks are generated in the interlayer resin insulating layer, further, to form a coaxial through hole, on the lands of the coaxial through-hole, or a stacked via structure immediately above the coaxial through hole by forming the via hole, higher speed, it may be a multilayer printed wiring board suitable for high density 見い出し、以下に示す内容を要旨構成とする本発明に到達した。 Found, we have reached the present invention to the contents described below as the summary and construction.
【0010】 [0010]
即ち、第一の本発明のプリント配線板は、基板上に、導体回路と層間樹脂絶縁層とが順次積層され、上記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続されるとともに、少なくとも上記基板を挟んだ導体回路間がスルーホールを介して接続された多層プリント配線板であって、 That is, the printed wiring board of the first aspect of the present invention, on a substrate, which are sequentially stacked and a conductor circuit and an interlayer resin insulating layer, conductor circuits sandwiching the interlayer resin insulating layer are connected via a via hole together, a multilayer printed wiring board conductor circuits sandwiching at least the substrate is connected via a through hole,
上記スルーホールは、上記基板の貫通孔壁面に形成された外層スルーホールと、上記外層スルーホールの内部に外層樹脂充填材層を介して形成された内層スルーホールとからなる同軸スルーホールであり、 The through hole is a coaxial through hole consisting of an outer layer through holes formed in the through-hole wall surface of the substrate, an inner layer through holes formed through the inner to the outer layer resin filler layer in the outer layer through hole,
上記バイアホールのうち、階層の異なるバイアホール同士は、スタックビア構造となるように形成されるとともに、上記階層の異なるバイアホールのうちの少なくとも1つは、そのランドが、上記スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域に拡大して形成されており、 Among the via holes, different via holes each other in the hierarchy, while being formed so as to be stacked via structure, at least one of the different via-holes of the hierarchy, the lands, vias of the stacked via structure is formed by enlarging the conductor circuit formed area formed around the hole,
上記スタックビア構造を有するバイアホールは、上記内層スルーホールのランド上に積層されていること特徴とする。 Via holes having the stack via structure is characterized by being laminated on the lands of the inner layer through holes.
【0011】 [0011]
また、第二の本発明の多層プリント配線板は、基板上に、導体回路と層間樹脂絶縁層とが順次積層され、上記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続されるとともに、少なくとも上記基板を挟んだ導体回路間がスルーホールを介して接続された多層プリント配線板であって、 Further, multilayer printed wiring board according to the second aspect of the present invention, on a substrate, which are sequentially stacked and a conductor circuit and an interlayer resin insulating layer, conductor circuits sandwiching the interlayer resin insulating layer are connected via a via hole Rutotomoni, a multilayer printed wiring board conductor circuits sandwiching at least the substrate is connected via a through hole,
上記スルーホールは、上記基板の貫通孔壁面に形成された外層スルーホールと、上記外層スルーホールの内部に外層樹脂充填材層を介して形成された内層スルーホールとからなる同軸スルーホールであるとともに、その内層スルーホール上には蓋めっき層が形成されており、 The through hole, an outer layer through hole formed in the through-hole wall surface of the substrate, with a coaxial through hole consisting of an inner layer through holes formed through the outer layer resin filler layer inside the outer layer through hole , its over the inner layer through holes and cover plated layer is formed,
上記バイアホールのうち、階層の異なるバイアホール同士は、スタックビア構造となるように形成されるとともに、上記階層の異なるバイアホールのうちの少なくとも1つは、そのランドが、上記スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域に拡大して形成されており、 Among the via holes, different via holes each other in the hierarchy, while being formed so as to be stacked via structure, at least one of the different via-holes of the hierarchy, the lands, vias of the stacked via structure is formed by enlarging the conductor circuit formed area formed around the hole,
上記スタックビア構造を有するバイアホールは、上記蓋めっき層上に積層されていることを特徴とする。 Via holes having the stack via structure is characterized in that it is laminated on the cover plated layer.
【0012】 [0012]
また、第一または第二の本発明の多層プリント配線板において、上記外層スルーホールは、上記基板のみを挟んだ導体回路間を接続し、上記内層スルーホールは、上記基板と上記層間樹脂絶縁層とを挟んだ導体回路間を接続することが望ましい。 Further, in the first or a multilayer printed wiring board of the second aspect of the present invention, the outer layer through hole connects conductor circuits sandwiching the substrate only, the inner through hole, the substrate and the interlayer resin insulating layer it is desirable to connect the conductor circuits sandwiching and.
【0013】 [0013]
また、第一または第二の本発明の多層プリント配線板において、拡大して形成されたバイアホールのランドの一部は、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域を平面視した際に、上記導体回路非形成領域の幅の1/2以上の領域に存在していることが望ましく、上記バイアホールのうちの少なくとも1つは、その形状がフィールドビア形状であることが望ましい。 Further, in the first or a multilayer printed wiring board of the second aspect of the present invention, a part of the enlarged via hole formed by land, the conductor circuit formed area formed around the via hole of the stack via structure in a plan view that it is desirable that exist in more than half of the area of ​​the width of the conductor circuit non-forming region, at least one of said via holes, the shape of a field via shape It is desirable また、上記フィールドビアの上面の凹凸は、5μm以下であることが望ましい。 Further, unevenness of the upper surface of the field via is desirably 5μm or less.
【0014】 [0014]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
第一の本発明のプリント配線板は、基板上に、導体回路と層間樹脂絶縁層とが順次積層され、上記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続されるとともに、少なくとも上記基板を挟んだ導体回路間がスルーホールを介して接続された多層プリント配線板であって、 Printed circuit board of the first invention, on a substrate, which are sequentially stacked and a conductor circuit and an interlayer resin insulating layer, with conductor circuits sandwiching the interlayer resin insulating layer are connected via a via hole, a multilayer printed circuit board conductor circuits sandwiching at least the substrate is connected via a through hole,
上記スルーホールは、上記基板の貫通孔壁面に形成された外層スルーホールと、上記外層スルーホールの内部に外層樹脂充填材層を介して形成された内層スルーホールとからなる同軸スルーホールであり、 The through hole is a coaxial through hole consisting of an outer layer through holes formed in the through-hole wall surface of the substrate, an inner layer through holes formed through the inner to the outer layer resin filler layer in the outer layer through hole,
上記バイアホールのうち、階層の異なるバイアホール同士は、スタックビア構造となるように形成されるとともに、上記階層の異なるバイアホールのうちの少なくとも1つは、そのランドが、上記スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域に拡大して形成されており、 Among the via holes, different via holes each other in the hierarchy, while being formed so as to be stacked via structure, at least one of the different via-holes of the hierarchy, the lands, vias of the stacked via structure is formed by enlarging the conductor circuit formed area formed around the hole,
上記スタックビア構造を有するバイアホールは、上記内層スルーホールのランド上に積層されていること特徴とする。 Via holes having the stack via structure is characterized by being laminated on the lands of the inner layer through holes. 即ち、本発明の多層プリント配線板においては、拡大形成されたバイアホールのランドにより導体回路非形成領域が補強されるように、または、導体回路非形成領域がバイアホールおよびバイアホールのランドで埋められるようにバイアホールが形成されている。 That is, in the multilayer printed wiring board of the present invention, so that the conductor circuit non-forming region by the land of the via hole which is enlarged form is reinforced, or, the conductor circuit non-forming region is filled with the via hole and via hole lands via holes are formed to be.
【0015】 [0015]
第一の本発明の多層プリント配線板では、階層の異なるバイアホール同士がスタックビア構造となるように形成されており、加えて、スタックビア構造のバイアホールが内層スルーホールのランド上に積層されているため、導体回路の配線距離が短く、信号電送時間を短縮することができるともに、導体回路の設計の自由度が向上するため、高密度配線により対応し易くなる。 In the multilayer printed circuit board according to the first aspect of the present invention, different via holes between the hierarchy is formed to have a stacked via structure, in addition, via holes of the stacked via structure is laminated on the lands of the inner through-hole and for which the wiring distance of the conductor circuits is shortened, together it is possible to shorten the signal electrical transmission time, since the degree of freedom in design of the conductor circuits is improved, easily compatible with high-density wiring.
【0016】 [0016]
また、上記多層プリント配線板において、階層の異なるバイアホールのうちの少なくとも一つは、そのランドが、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域を補強するように、または、導体回路非形成領域を埋めるように拡大して形成されている。 Further, in the multilayer printed circuit board, at least one of the different via-holes in the hierarchy, the lands, to reinforce the conductor circuit formed area formed around the via hole of the stack via structure, or It is formed to expand to fill the conductor circuit non-forming region.
従って、拡大形成されたランドを有するバイアホールが層間樹脂絶縁層の補強材としての役割を果たすことにより、層間樹脂絶縁層の機械的強度が向上し、特に、バイアホール近傍の層間樹脂絶縁層でクラックが発生しにくい。 Accordingly, the via holes having a magnified form lands serve as a reinforcing material for the interlaminar resin insulating layer, it can improve the mechanical strength of the interlaminar resin insulating layer, in particular, an interlayer resin insulating layer in the vicinity via hole crack is unlikely to occur.
これについて、以下に図面を参照しながら説明する。 This will be described with reference to the drawings.
図1〜図3は、それぞれ、(a)が、第一の本発明の多層プリント配線板の一実施形態の一部を模式的に示す部分断面図であり、(b)が(a)に示した多層プリント配線板のバイアホールのみを模式的に示した斜視図である。 1 to 3, respectively, is (a), a partial sectional view schematically showing a part of a first embodiment of the multilayer printed wiring board of the present invention, in (b) is (a) only the via holes of multilayer printed wiring board shown is a perspective view schematically showing.
【0017】 [0017]
第一の本発明の多層プリント配線板では、階層の異なるバイアホールのうちの少なくとも1つは、そのランドが、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域に拡大して形成されている。 In the multilayer printed circuit board according to the first aspect of the present invention, at least one of the different via-holes in the hierarchy, the lands, to expand the conductor circuit formed area formed around the via hole of the stack via structure It is formed.
具体的には、例えば、図1(a)および(b)に示すように、内層のバイアホール1072のランドが最外層のバイアホール1071のランドよりも大きくなるように拡大形成されている。 Specifically, for example, as shown in FIGS. 1 (a) and (b), the land of the inner layer of the via hole 1072 is enlarged formed to be larger than the via-hole 1071 of the lands of the outermost layer. この場合、各階層のそれぞれのバイアホールは、平面視した際の形状が円形状であり、かつ、同心円状となるように形成されている。 In this case, each of the via holes of each layer, the shape when viewed in plan is circular, and is formed so as to be concentric.
また、例えば、図2(a)および(b)に示すように、最下層のバイアホール1073のランドが最外層のバイアホール1071のランドよりも大きくなるように拡大形成されていてもよい。 Further, for example, as shown in FIG. 2 (a) and (b), the land of the lowermost of the via hole 1073 may be formed enlarged to be larger than the land of the via-hole 1071 in the outermost layer. この場合も、各階層のそれぞれのバイアホールは、平面視した際の形状が円形状であり、かつ、同心円状となるように形成されている。 Again, each of the via holes of each layer, the shape when viewed in plan is circular, and is formed so as to be concentric.
【0018】 [0018]
さらには、図3(a)および(b)に示すように、内層のバイアホール1072のランドおよび最下層のバイアホール1073のランドの一部が、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域(図中、A 1およびA 2領域)の異なる部分で最外層のバイアホール1071のランドよりも大きくなるように拡大形成されていてもよい。 Furthermore, as shown in FIG. 3 (a) and (b), a part of the land of the land and the bottom layer of the via hole 1073 of the inner layer of the via hole 1072, formed around the via hole of the stack via structure (in the figure, a 1 and a 2 region) conductor circuit non-forming region may be enlarged formed to be larger than different portions in the outermost layer of the via-hole 1071 lands.
なお、本明細書において、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域とは、1)最外層のバイアホールとこれに隣接する導体回路との間の導体回路非形成部の下方領域(図中、A 1領域)、および、2)最外層のバイアホールに隣接する導体回路を外層または内層スルーホールのランド部分と同一階層まで平行移動したと仮定した場合の、該導体回路と内層または外層スルーホールの外縁(ランドの端部)との間の上方領域(図中、A 2領域)のうち、それぞれの部分におけるいずれか狭い領域をいう。 In this specification, a conductor circuit formed area formed around the via hole of the stack via structure is 1) conductor circuit unformed portions between the outermost layer of the via hole and the conductor circuit adjacent thereto the lower region (in the figure, a 1 region), and, 2) when the conductor circuit is adjacent to the outermost layer of the via hole assumed to move parallel to the land portion and the same layer of the outer layer or inner layer through hole, conductor (in the figure, a 2 region) above the region between the outer edge of the circuit and the inner layer or the outer layer through hole (an end portion of the land) of, it refers to any small area in each part. なお、以下、上記導体回路非形成領域を単にA領域ともいう。 In the following, simply referred to as A region the conductor circuit non-forming region.
【0019】 [0019]
図3に示すバイアホールの場合、各階層のそれぞれのバイアホールは、平面視した際の形状が円形状であるが、その中心は異なる位置、即ち、内層のバイアホールの中心と最下層のバイアホールの中心とが、最外層のバイアホールの中心を挟んだ反対側の位置に形成されている。 For the via hole shown in FIG. 3, each of the via holes in each layer, although the shape when viewed in plan is circular and the center thereof different positions, i.e., the inner layer of the via hole center and the bottom layer of the via and the center of the hole is formed on the opposite side of the position across the center of the outermost layer of the via hole. なお、バイアホールを平面視した際の内層のバイアホールの中心および最下層のバイアホールの中心は、最外層のバイアホールの中心を挟んだ反対側の位置以外の位置にあってもよい。 The center and the center of the lowermost of the via hole of the inner layer of the via hole when viewed from above the via hole may be in a position other than the position of the opposite side of the center of the outermost layer of the via hole.
【0020】 [0020]
このように、スタックビア構造を有するバイアホールのうちの少なくなくとも1つのランドが拡大形成されている場合、上記導体回路非形成領域(A領域)の一部に、層間樹脂絶縁層102だけでなく、バイアホールのランド部分1072a、1073aが存在することとなる。 Thus, if even not less of the via hole having the stack via structure is one land are enlarged form, a part of the conductor circuit non-forming region (A region), only the interlayer resin insulating layer 102 without, so that the land portion of the via hole 1072a, 1073a is there. この場合、スタックビア構造のバイアホール全体で上述した役割および効果を得ることができる。 In this case, it is possible to obtain the above-described roles and effects throughout the via-hole of the stack via structure. 即ち、バイアホールおよびそのランド部分が層間樹脂絶縁層の補強材としての役割を果たすため、A領域の機械的強度が向上し、クラックの発生や、導体回路やバイアホールと層間樹脂絶縁層との間での剥離の発生を防止することができる。 That is, the via-hole and land portion thereof to serve as a reinforcing material for the interlaminar resin insulating layer, it can improve the mechanical strength of the A area, cracking or, the conductor circuits and the via-hole and the interlayer resin insulating layer it is possible to prevent the occurrence of delamination between.
【0021】 [0021]
また、内層スルーホールのランド部分にスタックビア構造のバイアホールを形成した場合、バイアホール近傍の片側(図中、A 2領域側)は、その下方に同軸スルーホールが存在することとなるため、導体回路非形成領域はそれほど広くないが、これとは反対側の領域(図中、A 1領域側)は、その下方にスルーホールが存在せず、導体回路非形成領域が広い、従って、本発明の多層プリント配線板においては、このA 1領域にバイアホールのランド部分を存在させるように、ランドを拡大形成することが、バイアホール近傍の層間樹脂絶縁層でのクラックの発生を低減させる効果に優れる。 Also, when forming the via holes of the stack via structure to the land portion of the inner through-hole (in the figure, A 2 region side) on one side in the vicinity of the via hole, since the the coaxial through-hole is present thereunder, Although the conductor circuit non-forming region is not so large, (in the figure, a 1 region side) opposite to the area to this is, there is no through hole at its lower, wider conductor circuit formed area, therefore, the in the multilayer printed circuit board according to the invention, so as to present a land portion of the via hole to the a 1 area, to form a larger land, reduces the occurrence of cracks in the interlayer resin insulating layer in the vicinity via the Hall effect excellent.
、なお、図1〜3において、101は基板、114はソルダーレジスト層、117は半田バンプである。 , Note that, in FIGS. 1 to 3, 101 denotes a substrate, 114 a solder resist layer, 117 is a solder bump.
【0022】 [0022]
また、バイアホールの形状は、図1〜3に示した形状に限定されるわけではなく、図示していないが、例えば、内層のバイアホール1072のランドと最下層のバイアホール1073のランドとが、ともに最外層のバイアホールのランドよりも大きくなるように拡大形成されていてもよい。 The shape of the via hole is not limited to the shape shown in FIGS. 1-3, not shown, for example, and the lands of the land and the bottom layer of the via hole 1073 of the inner layer of the via hole 1072 together it may be expanded formed to be larger than the land of the outermost layer of the via hole.
また、各階層のバイアホールのランド径はそれぞれが互いに異なっていてもよい。 Also, each land diameter of the via-hole in each layer may be different from each other.
また、上述した例では、各階層のバイアホールを平面視した際の形状は、円形状であったが、バイアホールを平面視した際の形状は、これに限定されず、例えば、楕円形状や矩形状等であってもよい。 Further, in the above example, the shape when the via hole in each layer in plan view, although there was a circular shape, the shape when viewed in plan via holes is not limited to this, for example, an elliptical shape Ya it may be rectangular or the like.
なお、バイアホールのランドを拡大形成する具体的な方法については、本発明の多層プリント配線板の製造方法を説明する際に詳述する。 The specific method to expand forming a land of the via-hole will be described in detail in the description of a method for manufacturing a multilayer printed wiring board of the present invention.
【0023】 [0023]
また、第一の本発明の多層プリント配線板において、スタックビア構造を有するバイアホールの層数は、2層以上であれば特に限定されず、図示した多層プリント配線板のように3層であってもよいし、2層や4層以上であってもよい。 Further, in the multilayer printed wiring board of the first aspect of the present invention, the number of layers of via holes having a stacked via structure, if two or more layers is not particularly limited, a three-layer as a multilayer printed wiring board illustrated may be, it may be two-layer or four or more layers.
なお、本明細書において、バイアホールのランド径とは、バイアホール用開口の外縁からバイアホールの外縁までの距離をいい、例えば、図中に示す距離Lをいう(図1〜3参照)。 In the present specification, the land diameter of the via-hole, refers to the distance from the outer edge of the openings for via holes to the outer edge of the via hole, for example, refers to the distance L shown in FIG. (See Figure 1-3).
【0024】 [0024]
また、拡大して形成されたバイアホールのランドの一部は、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域を平面視した際に、上記導体回路非形成領域の幅の1/2以上の領域に存在していることが望ましく、上記導体回路非形成領域の全部に存在していることがより望ましい。 A part of the enlarged via hole formed by land, the conductor circuit formed area formed around the via hole of the stack via structure in a plan view, the width of the conductor circuit non-forming region it is desirable present in more than half of the region, it is more desirable to exist in the whole of the conductor circuit non-forming region.
このような領域に、そのランドの一部が存在するようにバイアホールを拡大形成することにより、上記導体回路非形成領域をより確実に補強すること、または、上記導体回路非形成領域をバイアホールおよびそのランドで確実に埋めることができるからである。 Such regions, by enlarging form a via hole so that there is a part of the land, possible to more reliably reinforce the conductor circuit non-forming region, or via hole and the conductor circuit non-forming region and because it is possible to reliably fill in the land.
【0025】 [0025]
また、上述したように、第一の本発明の多層プリント配線板では、バイアホールのうち、階層の異なるバイアホール同士がスタックビア構造を有するように形成されている。 As described above, in the multilayer printed circuit board according to the first aspect of the present invention, among the via holes, different via holes between the hierarchy is formed to have a stacked via structure.
従って、より信頼性に優れるバイアホールとするために、下層バイアホール(その直上に別のバイアホールが形成されているバイアホール)の形状は、フィールドビア形状であることが望ましい。 Therefore, in order to via holes with more excellent reliability, the shape of the lower via hole (via hole different via holes are formed right above it), it is desirable that the field via shape. フィールドビア形状である場合、バイアホールの上面が略平坦であるため、直上にバイアホールを積層形成するのに適しているからである。 If a field via shape, since the upper surface of the via hole is substantially flat, because suitable via holes to laminate formed immediately above.
【0026】 [0026]
また、バイアホールは、通常、後述するようにめっき処理を用いて形成するが、このバイアホールをフィールドビア形状とする場合、めっき処理によりフィールドビア形状に形成してもよいし、一旦、上面に窪みを有する形状のバイアホールを形成した後、その窪みを導電性ペースト等で充填してフィールドビア形状としてもよい。 Also, via holes are usually formed using a plating process as described later, when the via hole and the field via shape may be formed in the field via shape by plating, once the upper surface after forming a via hole shape with a dimple, or as a field via shape by filling the recesses that a conductive paste or the like. なお、上記フィールドビアの上面の凹凸は、5μm以下であることが望ましい。 Incidentally, unevenness of the upper surface of the field via is desirably 5μm or less.
なお、めっき処理によりフィールドビア形状のバイアホールを形成する場合に用いるめっき液については後に詳述する。 It will be described in detail later plating solution used in forming the via hole fields via shape by plating.
また、バイアホールをフィールドビアビア形状とせず、上面に窪みを有するバイアホールを形成した後、この窪みに樹脂充填材等を充填し、その後、樹脂充填材を覆う蓋めっき層を形成することにより、バイアホールの上面を平坦にしてもよい。 Further, without via holes field via via shape, after forming a via hole having a recess on the top surface, the resin filler and the like filled in the recess, then, by forming the cover plated layer covering the resin filler, the upper surface of the via hole may be flat.
上記バイアホールにおいて、その形状をフィールドビア形状としたり、バイアホール上に蓋めっき層を形成した場合、その上面の平均粗度Raは、5μm以下であることが望ましい。 In the via-hole, or the shape and field via shape, the case of forming the cover plating layer on the via-hole, the average roughness Ra of the upper surface is desirably 5μm or less.
スタックビア構造のバイアホールを形成するのに適しており、また、形成したスタックビア構造のバイアホールの接続信頼性に優れるからである。 Suitable for forming a via hole of the stack via structure, also, is excellent in connection reliability of the via-hole of the formed stacked via structure.
【0027】 [0027]
また、第一の本発明の多層プリント配線板において、スルーホールは、基板101の貫通孔壁面に形成された外層スルーホール109aと、外層スルーホール109aの内部に外層樹脂充填材層110aを介して形成された内層スルーホール109bとからなる同軸スルーホールである(図1〜図3参照)。 Further, in the multilayer printed wiring board of the first aspect of the present invention, the through-holes, and the outer layer through hole 109a formed in the through-hole wall face of the substrate 101, through the outer layer resin filler layer 110a inside of the outer layer through hole 109a a coaxial through-hole made of formed inner layer through hole 109b (see FIGS. 1 to 3). なお、多層プリント配線板100において、内層スルーホール109bの内部には内層樹脂充填材層110bが形成されている。 Incidentally, in the multilayer printed wiring board 100, the interior of the inner through-hole 109b inner resin filler layer 110b is formed.
【0028】 [0028]
このような同軸スルーホールでは、スルーホール内でマイクロストリップ構造をとることにより、即ち、外層スルーホールおよび内層スルーホールのうちの一方のスルーホールを信号線とし、他方のスルーホールを接地線とすることにより、スルーホール内での定在波や反射の発生を低減し、電気特性の向上を図ることができる。 In such a coaxial through-hole, by taking a microstrip structure in the through-holes, i.e., one of the through holes of the outer through-holes and inner layer through holes and the signal line, and the other through-hole and the ground line it is thereby possible to reduce the occurrence of standing waves and reflections within the through hole, to improve the electrical characteristics.
【0029】 [0029]
また、上記同軸スルーホールにおいて、内層スルーホールと外層スルーホールとのランド部分は、ともに同一階層に存在してもよいが、図1に示すように、それぞれ異なる階層に存在し、外層スルーホールが基板のみを挟んだ導体回路間を接続し、内層スルーホールが基板と層間樹脂絶縁層とを挟んだ導体回路間を接続するように構成されていることが望ましい。 Further, in the coaxial through hole, the land portion between the inner through hole and the outer through-hole, both may be present in the same hierarchy, as shown in FIG. 1, it exists in different hierarchies, the outer layer through hole connect the conductor circuits sandwiching only the substrate, it is desirable that the inner layer through holes are configured to connect the conductor circuits sandwiching the substrate and the interlayer resin insulating layer. 同一階層にランド部分が存在しないため、より高密度配線に対応することができ、また、内層スルーホールと外層スルーホールとの間の絶縁性を確保し易いからである。 Since the land portion in the same layer is not present, it can correspond to a higher density wiring, also because easy to secure insulation between the inner through hole and the outer layer through hole.
【0030】 [0030]
次に、第一の本発明の多層プリント配線板を製造する方法について工程順に説明する。 Next, a method for manufacturing a multilayer printed wiring board of the first aspect of the present invention in order of steps.
(1)まず、ガラスエポキシ基板、ポリイミド基板、ビスマレイミド−トリアジン樹脂(BT樹脂)基板、フッ素樹脂基板等の樹脂基板、銅張積層板等を出発材料とし、基板上に導体回路を形成する。 (1) First, a glass epoxy substrate, polyimide substrate, bismaleimide - triazine resin (BT resin) substrate, a resin substrate of the fluorine resin substrate or the like, a copper-clad laminate or the like as a starting material, forming a conductor circuit on a substrate.
具体的には、例えば、基板の両面に無電解めっき処理等を施すことによりベタの導体層を形成した後、該導体層上に導体回路パターンに対応したエッチングレジストを形成し、その後、エッチングを行うことにより形成すればよい。 Specifically, for example, after forming a solid conductor layer by electroless plating treatment or the like on both surfaces of the substrate, an etching resist corresponding to a conductor circuit pattern on the conductor layer, then etching it may be formed by performing.
また、銅張積層板をベタの導体層が形成された基板として用いてもよい。 May also be used copper-clad laminate as a substrate on which a solid conductor layer is formed.
【0031】 [0031]
また、上記無電解めっき処理を施す際には、予め、この絶縁性基板に外層スルーホール用貫通孔を形成しておき、該貫通孔の壁面にも無電解めっき処理を施すことにより、基板を挟んだ導体回路間を接続する外層スルーホールとする。 Further, when carrying out the electroless plating process, preliminarily forming this insulating substrate to the through hole for the outer layer through hole, by performing also electroless plating treatment on the wall surface of the through hole, the substrate the outer layer through hole for connecting the conductor circuits sandwiching.
また、上記外層スルーホール用貫通孔とは、別に、貫通孔を形成しておき、この貫通孔壁面にも無電解めっきを施すことにより、導通用スルーホールとしてもよい。 Further, the outer layer through hole through holes separately, previously formed through-holes, by performing also electroless plating in the through-hole wall face may be made conductive through holes.
なお、本明細書において、導通用スルーホールとは、基板、または、基板と層間樹脂絶縁層とを挟んだ導体回路を接続するスルーホールであって、1層からなる同軸構造を有さないスルーホールをいう。 In the present specification, the conductive through holes, the substrate, or a through hole for connecting the conductor circuits sandwiching the substrate and the interlayer resin insulating layer, no coaxial structure composed of a single layer through It refers to the hole.
また、上記外層スルーホール用貫通孔の開口径は、200〜400μmが望ましく、250〜350μmがより望ましい。 Further, the opening diameter of the outer layer through hole for the through hole, 200 to 400 is desirable, 250~350Myuemu is more desirable.
また、導通用スルーホール用貫通孔の開口径は、50〜400μmであることが望ましい。 Further, the opening diameter of the through-hole conductive through holes is desirably 50 to 400 [mu] m.
【0032】 [0032]
(2)次に、上記外層スルーホール内に樹脂充填材を充填し、外層樹脂充填材層を形成する。 (2) Next, the resin filler filled in the outer layer through hole, forming an outer layer resin filler layer. このとき、導体回路非形成部や導通用スルーホール内にも樹脂充填材を充填することが望ましい。 In this case, it is desirable that the conductor circuit non-forming portion or conduction through hole filling resin filler.
上記樹脂充填材としては、少なくとも熱硬化性樹脂と硬化剤と10〜80体積%の無機粒子とを含む樹脂充填材が望ましい。 Examples of the resin filler, the resin filler containing at least a thermosetting resin and a curing agent and 10 to 80 vol% of the inorganic particles is desirable.
このような樹脂充填材では、10体積%以上無機粒子を含んでいるため、外層樹脂充填材層と基板や層間樹脂絶縁層との熱膨張係数が整合され、熱収縮差に起因した応力が発生しにくく、この応力に起因したクラック等が発生しにくい。 In such a resin filler, because it contains 10% by volume or more inorganic particles, is the thermal expansion coefficient matching with the outer layer resin filler layer and the substrate and the interlayer resin insulating layer, the stress due to thermal contraction difference occurs difficult, cracks and the like is unlikely to occur due to this stress. また、上記樹脂充填材は、無機粒子の含有量が80体積%以下であるため、後工程の研磨処理において、バフ等の研磨入りの不織布で樹脂充填材の表層部をなぞるだけの容易な研磨により、樹脂充填材の表層部を平坦化することができる。 Further, the resin filler, since the content of the inorganic particles is 80 vol% or less, in the polishing process of the post-process easy just traces the surface layer portion of the resin filler in polishing containing the nonwoven buff polishing Accordingly, it is possible to planarize the surface layer of the resin filler.
【0033】 [0033]
また、上記熱硬化性樹脂としては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等が挙げられる。 Further, as the thermosetting resin, for example, epoxy resin, polyimide resin, phenol resin, and the like. これらのなかでは、エポキシ樹脂が望ましく、特に、ビスフェノール型エポキシ樹脂およびノボラック型エポキシ樹脂のうちの少なくとも一種が望ましい。 Of these, epoxy resins are preferable, in particular, at least one of bisphenol type epoxy resins and novolac type epoxy resin is preferable. ビスフェノール型エポキシ樹脂は、A型、F型等の樹脂を選択することにより、希釈溶媒を使用することなく、その粘度を調整することができ、ノボラック型エポキシ樹脂は、高強度で耐熱性や対薬品性に優れ、無電解めっき液等の強塩基性溶液中でも分解せず、また熱分解しないからである。 Bisphenol type epoxy resins, by selecting a type A, a resin type F, etc., without the use of diluting solvent, it is possible to adjust the viscosity, novolak type epoxy resin, heat resistance and the pair-high strength excellent chemical resistance, do not decompose even strongly basic solution such as an electroless plating solution, and because not thermally decomposed.
【0034】 [0034]
(3)次に、必要に応じて、導体回路の表面の粗化処理を行う。 (3) Next, if necessary, a roughened surface of the conductor circuit. 粗化処理方法としては、例えば、黒化(酸化)−還元処理、有機酸と第二銅錯体とを含む混合溶液等を用いたエッチング処理、Cu−Ni−P針状合金めっきによる処理等を用いることができる。 As roughening treatment method includes, for example, a blackening (oxidation) - reduction treatment, etching treatment using a mixed solution such as a solution containing an organic acid and a cupric complex, a treatment by Cu-Ni-P acicular alloy plating it can be used. また、上記粗化処理により形成された粗化面または粗化層の凹凸は、0.1〜5μmであることが望ましい。 Also, irregularities of the roughened surface or roughened layer formed by the above roughening treatment is desirably 0.1 to 5 [mu] m.
【0035】 [0035]
(4)次に、導体回路上に熱硬化性樹脂や樹脂複合体からなる未硬化の樹脂層を形成するか、または、熱可塑性樹脂からなる樹脂層を形成する。 (4) Next, either to form an uncured layer of resin made of a thermosetting resin or resin composite on a conductor circuit, or to form a resin layer made of a thermoplastic resin.
上記未硬化の樹脂層は、未硬化の樹脂をロールコーター、カーテンコーター等により塗布して成形してもよく、また、未硬化(半硬化)の樹脂フィルムを熱圧着して形成してもよい。 Resin layer of said uncured, the uncured resin roll coater, may be molded by applying a curtain coater, and the resin film uncured (partially cured) may be formed by thermocompression bonding . さらに、未硬化の樹脂フィルムの片面に銅箔等の金属層が形成された樹脂フィルムを貼付してもよい。 Further, it may be attached to a resin film having a metal layer such as copper foil is formed on one side of the uncured resin film.
また、熱可塑性樹脂からなる樹脂層は、フィルム状に成形した樹脂成形体を熱圧着することにより形成することが望ましい。 Further, the resin layer comprising a thermoplastic resin, it is desirable the resin molded body formed into a film shape formed by thermocompression bonding.
【0036】 [0036]
上記未硬化の樹脂を塗布する場合には、樹脂を塗布した後、加熱処理を施す。 When applying the uncured resin, after the resin is applied is subjected to a heat treatment.
上記加熱処理を施すことにより、未硬化の樹脂を熱硬化させることができる。 By performing the heat treatment, the uncured resin can be thermally cured.
なお、上記熱硬化は、後述するバイアホール用開口を形成した後に行ってもよい。 Incidentally, the heat curing may be performed after forming openings for via holes, which will be described later.
【0037】 [0037]
このような樹脂層の形成において使用する熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂等が挙げられる。 Specific examples of such thermosetting resins used in the formation of the resin layer, for example, epoxy resins, phenolic resins, polyimide resins, polyester resins, bismaleimide resins, polyolefin resins, polyphenylene ether resins.
【0038】 [0038]
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。 As the epoxy resin, for example, cresol novolak type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resins, phenol novolak type epoxy resin, alkylphenol novolac epoxy resin, biphenol F type epoxy resin, naphthalene type epoxy resins, di cyclopentadiene type epoxy resins, epoxidized condensation product of a phenol and an aromatic aldehyde having a phenolic hydroxyl group, triglycidyl isocyanurate, alicyclic epoxy resins. これらは、単独で用いてもよく、2種以上併用してもよい。 These may be used alone or in combination of two or more. それにより、耐熱性等に優れるものとなる。 Thereby, it is excellent in heat resistance and the like.
【0039】 [0039]
上記ポリオレフィン系樹脂としては、例えば、ポリエチレン、ポリスチレン、ポリプロピレン、ポリイソブチレン、ポリブタジエン、ポリイソプレン、シクロオレフィン系樹脂、これらの樹脂の共重合体等が挙げられる。 Examples of the polyolefin resin include polyethylene, polystyrene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, cycloolefin resins, copolymers of these resins.
【0040】 [0040]
また、上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン等が挙げられる。 Further, as the thermoplastic resin, a phenoxy resin, polyether sulfone, polysulfone and the like.
また、熱硬化性樹脂と熱可塑性樹脂との複合体(樹脂複合体)としては、熱硬化性樹脂と熱可塑性樹脂とを含むものであれば特に限定されず、その具体例としては、例えば、粗化面形成用樹脂組成物等が挙げられる。 Further, the complex of a thermosetting resin and a thermoplastic resin as the (resin complex) is not particularly limited as long as it contains a thermosetting resin and a thermoplastic resin, and specific examples thereof are, for example, roughened surface-forming resin composition, and the like.
【0041】 [0041]
上記粗化面形成用樹脂組成物としては、例えば、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に対して可溶性の物質が分散されたもの等が挙げられる。 The above-mentioned roughened surface-forming resin composition, for example, acid, alkali and the flame uncured heat-resistant soluble resin matrix against coarsening liquid consisting of at least one selected from oxidizing agent, acid, alkali and such that soluble material is dispersed can be exemplified with respect to roughening solution comprising at least one selected from oxidizing agents.
なお、上記「難溶性」および「可溶性」という語は、同一の粗化液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」といい、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。 Incidentally, the term "sparingly soluble" and "soluble", when immersed same time in the same roughening solution, called for convenience "soluble" what earlier relatively dissolution rate, relatively dissolution rate of the slow things for the sake of convenience is referred to as a "poorly soluble".
【0042】 [0042]
上記耐熱性樹脂マトリックスとしては、層間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際に、粗化面の形状を保持できるものが好ましく、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。 As the heat-resistant resin matrix, in forming the roughened surface with the roughening solution to the interlayer resin insulating layer is preferably one which can maintain the shape of the roughened surface, for example, a thermosetting resin, thermoplastic resins, these complexes, and the like. また、感光性樹脂であってもよい。 Further, it may be a photosensitive resin. 後述するバイアホール用開口を形成する工程において、露光現像処理により開口を形成することができるからである。 In the step of forming the openings for via holes to be described later, it is because an opening can be formed by exposure and development treatment.
【0043】 [0043]
上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。 Examples of the thermosetting resin include epoxy resins, phenolic resins, polyimide resins, polyolefin resins, fluorocarbon resins. また、これらの熱硬化性樹脂に感光性を付与した樹脂、即ち、メタクリル酸やアクリル酸等を用い、熱硬化基を(メタ)アクリル化反応させた樹脂を用いてもよい。 These thermosetting resin resin imparted with photosensitivity, i.e., using methacrylic acid, acrylic acid or the like, a thermosetting group (meth) may be a resin obtained by acrylation reaction. 具体的には、エポキシ樹脂の(メタ)アクリレートが望ましく、さらに、1分子中に、2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。 Specifically, the epoxy resin (meth) acrylate are preferable, further, in a molecule, an epoxy resin having two or more epoxy groups is more desirable.
【0044】 [0044]
上記熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン、ポリスルフォン、ポリフェニレンスルフォン、ポリフェニレンサルファイド、ポリフェニルエーテル、ポリエーテルイミド等が挙げられる。 As the thermoplastic resin, a phenoxy resin, polyether sulfone, polysulfone, polyphenylene sulfone, polyphenylene sulfide, polyphenyl ether, polyether imide and the like. これらは単独で用いてもよいし、2種以上併用してもよい。 These may be used alone or in combination of two or more.
【0045】 [0045]
上記可溶性の物質としては、例えば、無機粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹脂および液相ゴム等が挙げられる。 The material of the soluble, for example, inorganic particles, resin particles, metal particles, rubber particles, include liquid resins and liquid rubber. これらは、単独で用いてもよいし、2種以上併用してもよい。 These may be used alone or in combination of two or more.
【0046】 [0046]
上記無機粒子としては、例えば、アルミナ、水酸化アルミニウム等のアルミニウム化合物;炭酸カルシウム、水酸化カルシウム等のカルシウム化合物;炭酸カリウム等のカリウム化合物;マグネシア、ドロマイト、塩基性炭酸マグネシウム、タルク等のマグネシウム化合物;シリカ、ゼオライト等のケイ素化合物等が挙げられる。 As the inorganic particles, for example, alumina, aluminum compounds such as aluminum hydroxide; calcium carbonate, calcium compounds such as calcium hydroxide; potassium compounds such as potassium carbonate; magnesia, dolomite, basic magnesium carbonate, magnesium compounds such as talc ; silica, silicon compounds such as zeolite and the like. これらは単独で用いてもよいし、2種以上併用してもよい。 These may be used alone or in combination of two or more.
上記アルミナ粒子は、ふっ酸で溶解除去することができ、炭酸カルシウムは塩酸で溶解除去することができる。 The alumina particles can be dissolved and removed by hydrofluoric acid, calcium carbonate can be dissolved and removed by hydrochloric acid. また、ナトリウム含有シリカやドロマイトはアルカリ水溶液で溶解除去することができる。 Sodium-containing silica and dolomite can be dissolved and removed with an aqueous alkaline solution.
【0047】 [0047]
上記樹脂粒子としては、例えば、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、アルカリおよび酸化剤から選ばれる少なくとも1種からなる粗化液に浸漬した場合に、上記耐熱性樹脂マトリックスよりも溶解速度の早いものであれば特に限定されず、具体的には、例えば、アミノ樹脂(メラミン樹脂、尿素樹脂、グアナミン樹脂等)、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイミド−トリアジン樹脂等が挙げられる。 As the resin particles, for example, a thermosetting resin, made of a thermoplastic resin, and the like, acid, when immersed in a roughening solution comprising at least one selected from alkali and oxidizing agent, the heat-resistant is not particularly limited as long as early in dissolution rate than the resin matrix, specifically, for example, amino resin (melamine resin, urea resin, guanamine resin), epoxy resin, phenol resin, phenoxy resin, polyimide resin, polyphenylene resin, polyolefin resin, fluorine resin, a bismaleimide - triazine resins. これらは、単独で用いてもよく、2種以上併用してもよい。 These may be used alone or in combination of two or more.
なお、上記樹脂粒子は予め硬化処理されていることが必要である。 The above resin particles are required to have been previously cured. 硬化させておかないと上記樹脂粒子が樹脂マトリックスを溶解させる溶剤に溶解してしまうため、均一に混合されてしまい、酸や酸化剤で樹脂粒子のみを選択的に溶解除去することができないからである。 By Failure by curing the resin particles for become dissolved in a solvent for dissolving the resin matrix, will be uniformly mixed, not possible to selectively dissolve and remove only the resin particles in an acid or oxidizing agent is there.
【0048】 [0048]
上記金属粒子としては、例えば、金、銀、銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケル、鉄、鉛等が挙げられる。 The metal particles, such as gold, silver, copper, tin, zinc, stainless steel, aluminum, nickel, iron, lead and the like. これらは、単独で用いてもよく、2種以上併用してもよい。 These may be used alone or in combination of two or more.
また、上記金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。 Further, the metal particles, in order to secure insulation surface layer may be coated with a resin or the like.
【0049】 [0049]
(5)次に、その材料として熱硬化性樹脂や樹脂複合体を用いた層間樹脂絶縁層を形成する場合には、未硬化の樹脂層に硬化処理を施すとともに、バイアホール用開口を形成し、層間樹脂絶縁層とする。 (5) Next, when forming an interlayer resin insulating layer using a thermosetting resin or resin complex as the material, with a hardened resin layer of uncured applied to form openings for via holes , the interlayer resin insulating layer.
上記バイアホール用開口は、レーザ処理により形成することが望ましい。 For the via-hole opening is preferably formed by laser processing. 上記レーザ処理は、上記硬化処理前に行ってもよいし、硬化処理後に行ってもよい。 The laser processing may be carried out before the curing treatment may be performed after the curing treatment.
また、感光性樹脂からなる層間樹脂絶縁層を形成した場合には、露光、現像処理を行うことにより、バイアホール用開口を設けてもよい。 Further, in the case of forming an interlayer resin insulating layer made of a photosensitive resin, exposure, by performing the development processing may be provided openings for via holes. なお、この場合、露光、現像処理は、上記硬化処理前に行う。 In this case, exposure, development processing is carried out before the curing process.
【0050】 [0050]
また、その材料として熱可塑性樹脂を用いた層間樹脂絶縁層を形成する場合には、熱可塑性樹脂からなる樹脂層にレーザ処理によりバイアホール用開口を形成し、層間樹脂絶縁層とすることができる。 In the case of forming the interlayer resin insulating layer using thermoplastic resin as the material, by laser processing on the resin layer of a thermoplastic resin to form openings for via holes can be a interlayer resin insulating layer .
【0051】 [0051]
このとき、使用するレーザとしては、例えば、炭酸ガスレーザ、エキシマレーザ、UVレーザ、YAGレーザ等が挙げられる。 At this time, the laser used, for example, a carbon dioxide, excimer laser, UV laser, and a YAG laser. これらは、形成するバイアホール用開口の形状等を考慮して使い分けてもよい。 It the shape of the via-hole openings forming may be selectively used in consideration.
【0052】 [0052]
上記バイアホール用開口を形成する場合、マスクを介して、ホログラム方式のエキシマレーザによるレーザ光照射することにより、一度に多数のバイアホール用開口を形成することができる。 When forming the opening for the via hole, through a mask, by laser light irradiation with an excimer laser of a hologram method, it is possible to form a large number of openings for via holes at a time.
また、短パルスの炭酸ガスレーザを用いて、バイアホール用開口を形成すると、開口内の樹脂残りが少なく、開口周縁の樹脂に対するダメージが小さい。 Further, by using a carbon dioxide gas laser of short pulses, forming openings for via holes, less resin remaining in the opening, a small damage to the resin of the opening edge.
【0053】 [0053]
また、光学系レンズとマスクとを介してレーザ光を照射する場合には、一度に多数のバイアホール用開口を形成することができる。 Further, in the case of irradiating the laser beam through an optical system lens and the mask may form a large number of openings for via holes at a time.
光学系レンズとマスクとを介することにより、同一強度で、かつ、照射角度が同一のレーザ光を複数の部分に同時に照射することができるからである。 By going through the optical system lenses and the mask, with the same strength, and because the irradiation angle can be irradiated simultaneously by the same laser light into a plurality of parts.
【0054】 [0054]
また、上記層間樹脂絶縁層の厚さは特に限定されないが、通常、5〜50μmが望ましい。 The thickness of the interlayer resin insulating layer is not particularly limited, usually, 5 to 50 [mu] m is desirable. また、バイアホール用開口の開口径は特に限定されないが、通常、40〜200μmが望ましい。 Although the opening diameter of the openings for via holes is not particularly limited, usually, 40 to 200 [mu] m is desirable.
【0055】 [0055]
(6)次に、上記(2)の工程で形成した外層スルーホール内の外層樹脂充填材層と層間樹脂絶縁層とを貫通する内層スルーホール用貫通孔を形成する。 (6) Next, to form the (2) of the outer layer resin filler layer in the outer layer through hole formed in the step and the interlayer resin insulating layer and a through-hole for the inner layer a through hole that penetrates the. 上記内層スルーホール用貫通孔は、ドリル加工や、レーザ処理等により形成することができる。 Through hole for the inner layer through holes can be formed drilling or by laser processing or the like. ここで、レーザ処理を行う際に用いるレーザとしては、上述したバイアホール用開口を形成する際に用いるレーザと同様のもの等が挙げられる。 Examples of the laser used in performing laser processing, such as those similar to the laser used in forming the openings for via holes mentioned above and the like.
上記内層スルーホール用貫通孔の開口径は、75〜200μmが望ましく、100〜150μmがより望ましい。 Opening diameter of the through-hole for the inner layer through hole, 75~200Myuemu is desirable, 100-150 .mu.m is more preferable.
また、上記内層スルーホール用貫通孔とは、別に、貫通孔を形成しておき、この貫通孔壁面にも無電解めっきを施すことにより、導通用スルーホールとしてもよい。 Further, the through-hole for the inner layer through holes separately, previously formed through-holes, by performing also electroless plating in the through-hole wall face may be made conductive through holes.
上記内層スルーホール用貫通孔を形成した後、必要に応じて、該内層スルーホール用貫通孔にデスミア処理を施してもよい。 After forming the inner layer through hole through holes, if necessary, it may be subjected to desmear treatment to the internal layer through-hole for a through hole.
【0056】 [0056]
(7)次に、バイアホール用開口の内壁を含む層間樹脂絶縁層の表面に、必要に応じて、酸または酸化剤を用いて粗化面を形成する。 (7) Next, the surface of the interlayer resin insulating layer including the inner walls of the openings for via holes, as needed, to form a roughened surface with an acid or an oxidizing agent.
なお、この粗化面は、層間樹脂絶縁層とその上に形成する薄膜導体層との密着性を高めるために形成するものであり、層間樹脂絶縁層と薄膜導体層との間に充分な密着性がある場合には形成しなくてもよい。 Incidentally, the roughened surface is to form in order to increase the adhesion between the thin film conductor layer formed on the interlayer resin insulating layer, sufficient adhesion between the interlayer resin insulating layer and the thin film conductor layer it may not be formed if there is sexual.
【0057】 [0057]
上記酸としては、硫酸、硝酸、塩酸、リン酸、蟻酸等が挙げられ、上記酸化剤としては、クロム酸、クロム硫酸、過マンガン酸ナトリウム等の過マンガン酸塩等が挙げられる。 The acid, sulfuric acid, nitric acid, hydrochloric acid, phosphoric acid, formic acid and the like. Examples of the oxidizing agent, chromic acid, chromic acid, permanganic acid salts such as sodium permanganate and the like.
また、粗化面を形成した後には、アルカリ等の水溶液や中和液等を用いて、層間樹脂絶縁層の表面を中和することが望ましい。 Further, after forming the roughened surface, using an aqueous solution and neutralizing solution such as an alkali or the like, it is desirable to neutralize the surface of the interlayer resin insulating layer.
次工程に、酸や酸化剤の影響を与えないようにすることができるからである。 The next step, because it is possible not to affect the acid or oxidizing agent.
また、上記粗化面の形成は、プラズマ処理等を用いて行ってもよい。 The formation of the roughened surface may be performed using a plasma treatment or the like.
【0058】 [0058]
(8)次に、バイアホール用開口を設けた層間樹脂絶縁層の表面に薄膜導体層を形成するとともに、内層スルーホール用貫通孔の壁面にも薄膜導体層を形成し、内層スルーホールとする。 (8) Next, to form a thin film conductor layer on the surface of the interlayer resin insulating layer provided with openings for via holes, also formed a thin film conductor layer on the wall surface of the inner through hole through hole, and the inner layer through holes .
上記薄膜導体層は、無電解めっき、スパッタリング、蒸着等の方法を用いて形成することができる。 It said thin film conductor layer, electroless plating, sputtering, can be formed by a method such as vapor deposition. なお、層間樹脂絶縁層の表面に粗化面を形成しなかった場合には、上記薄膜導体層は、スパッタリングにより形成することが望ましい。 Incidentally, in the case of not forming the roughened surface on the surface of the interlayer resin insulating layer, the thin film conductor layer is preferably formed by sputtering.
なお、無電解めっきにより薄膜導体層を形成する場合には、被めっき表面に、予め、触媒を付与しておく。 In the case of forming the thin film conductor layer by electroless plating, the surface to be plated, is previously assigned a catalyst. 上記触媒としては、例えば、塩化パラジウム等が挙げられる。 As the catalyst, for example, palladium chloride and the like.
【0059】 [0059]
上記薄膜導体層の厚さは特に限定されないが、該薄膜導体層を無電解めっきにより形成した場合には、0.6〜1.2μmが望ましく、スパッタリングにより形成した場合には、0.1〜1.0μmが望ましい。 The thickness of the thin film conductor layer is not particularly limited, if it is formed by electroless plating the thin film conductor layer, if 0.6~1.2μm is desirable, formed by sputtering, 0.1 1.0μm is desirable.
また、上記薄膜導体層の材質としては、例えば、Cu、Ni、P、Pd、Co、W等が挙げられる。 The material of the thin film conductor layer, for example, Cu, Ni, P, Pd, Co, W and the like. これらのなかでは、CuやNiが望ましい。 Among these, Cu and Ni is desirable.
【0060】 [0060]
(9)次に、上記薄膜導体層上の一部にドライフィルムを用いてめっきレジストを形成し、その後、上記薄膜導体層をめっきリードとして電解めっきを行い、上記めっきレジスト非形成部に電解めっき層を形成する。 (9) Next, on a portion of the thin film conductor layer using a dry film forming a plating resist, Thereafter, electrolytic plating as a plating lead to the thin film conductor layer, electrolytic plating to the plating resist non-forming portion to form a layer.
また、この工程では、内層スルーホール用貫通孔壁面に形成した薄膜導体層上にも電解めっき層を形成し、内層スルーホールの厚さを厚くしてもよい。 Further, in this process, also forms an electrolytic plating layer on the thin film conductor layer formed in the through-hole wall for the inner layer through holes may increase the thickness of the inner layer through holes.
【0061】 [0061]
(10)次に、めっきレジストを剥離し、めっきレジストの下に存在していた薄膜導体層をエッチングにより除去し、独立した導体回路(バイアホールを含む)とする。 (10) Next, the plating resist is removed, the thin film conductor layer which was present under the plating resist is removed by etching, and independent conductor circuits (including the via holes). エッチング液としては、例えば、硫酸−過酸化水素水溶液、過硫酸アンモニウム等の過硫酸塩水溶液、塩化第二鉄、塩化第二銅、塩酸等が挙げられる。 As an etchant, for example, sulfuric acid - hydrogen peroxide aqueous solution, persulfate aqueous solution such as ammonium persulfate, ferric chloride, cupric chloride and hydrochloric acid. また、エッチング液として上述した第二銅錯体と有機酸とを含む混合溶液を用いてもよい。 It may also be used a mixed solution containing a cupric complex and organic acid described above as an etching solution.
【0062】 [0062]
また、上記(9)および(10)に記載した方法に代えて、以下の方法を用いることにより導体回路を形成してもよい。 In place of the method described in the above (9) and (10) may be formed a conductor circuit by using the following method.
即ち、上記薄膜導体層上の全面に電解めっき層を形成した後、該電解めっき層上の一部にドライフィルムを用いてエッチングレジストを形成し、その後、エッチングレジスト非形成部下の電解めっき層および薄膜導体層をエッチングにより除去し、さらに、エッチングレジストを剥離することにより独立した導体回路を形成してもよい。 That is, after forming the entire surface electroplating layer on the thin film conductor layer using a dry film to form an etching resist on a part of the electrolytic plating layer, then electroplating layer etching resist non-forming subordinates and a thin film conductor layer is removed by etching, furthermore, may be formed conductor circuit independent by removing the etching resist.
【0063】 [0063]
(11)次に、必要に応じて、上記内層スルーホール用貫通孔内に樹脂充填材を充填し、内層樹脂充填材層を形成する。 (11) Next, if necessary, the resin filler filled in the inner through-hole through hole, forming the inner resin filler layer.
ここで用いる樹脂充填材としては、外層樹脂充填材層を形成する際に用いる樹脂充填材と同様のもの等が挙げられる。 As the resin filler used herein, those similar to the resin filler used in forming the outer layer resin filler layer and the like.
また、この工程では、必要に応じて、上記(8)の工程で形成した導体回路同士の間、即ち、導体回路非形成部にも、樹脂充填材を充填してもよい。 Further, in this step, if necessary, between the conductor circuits to each other formed in the process (8), i.e., to the conductor circuit non-forming portion may be filled with a resin filler.
【0064】 [0064]
(12)この後、上記(3)〜(10)の工程を2回以上繰り返すことにより、層間樹脂絶縁層上に最上層の導体回路が形成された基板を作製する。 (12) Thereafter, by repeating the above (3) to (10) Step two or more times, to produce a substrate in which the top layer of the conductor circuit formed on the interlayer resin insulating layer. なお、上記(3)〜(10)の工程を何回繰り返すかは、多層プリント配線板の設計に応じて適宜選択すればよい。 Note that either repeat the above (3) to process many times (10), may be suitably selected according to the multilayer printed circuit board design. なお、この繰り返し工程では、スルーホールを形成しなくてよい。 In this repetitive process, it is not necessary to form a through hole.
また、この工程では、内層スルーホールのランド上にバイアホールを形成し、該バイアホールがスタックビア構造となるように、バイアホールの直上にバイアホールを形成する。 Further, in this step, the via holes are formed on the land of the inner through-hole, the via hole so that the stacked via structure, forming a via hole directly above the via hole.
また、バイアホールのランドを拡大形成する場合には、めっきレジストを形成する際にめっきレジスト非形成部の大きさを大きくしておけばよい。 Further, in the case of expanding forming a land of the via-hole, it is sufficient to increase the size of the plating resist non-formation portions when forming the plating resist.
【0065】 [0065]
また、この工程で形成するバイアホールは、その形状がフィールドビア構造であることが望ましく、フィールドビア構造のバイアホールの形成は、バイアホール用開口を電解めっきで充填してフィールドビア構造としてもよく、一旦、その上面に窪みを有するバイアホールを形成し、その後、この窪みに導電性ペーストを充填してフィールドビア構造としてもよい。 Further, via holes to be formed at this step, it is desirable that the shape is a field via structure, formation of the via hole field via structure may be a field via structure filling the openings for via holes by electrolytic plating , once, to form a via hole having a depression in its upper surface, then, it may have a field via structure by filling a conductive paste in this recess.
また、上面に窪みを有するバイアホールを形成した後、その窪みに樹脂充填材等を充填し、さらに、その上に蓋めっき層を形成して上面が平坦なバイアホールとしてもよい。 Further, after forming the via hole having a recess on the top surface, the resin filler and the like filled in a recess thereof, further, the upper surface to form a plated cover layer thereon may be a flat via hole.
【0066】 [0066]
フィルードビア構造のバイアホールを電解めっき時に形成する場合は、例えば、下記の組成からなる電解めっき液を用いて、電解めっき処理を行えばよい。 When forming a via hole Firudobia structure during electrolytic plating, for example, using an electrolytic plating solution having the following composition, it may be performed electroplating process.
即ち、50〜300g/lの硫酸銅、30〜200g/lの硫酸、25〜90mg/lの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる1〜1000mg/lの添加剤を含有する電解めっき液を用いて、電解めっき処理を行えばよい。 That, 50 to 300 g / l of copper sulfate, sulfuric acid 30 to 200 g / l, chloride ions 25~90mg / l, and containing an additive 1 to 1000 mg / l comprising at least a leveling agent and a brightener using an electrolytic plating solution, it may be performed electroplating process.
【0067】 [0067]
このような組成の電解めっき液では、バイアホールの開口径、樹脂絶縁層の材質や厚さ、層間樹脂絶縁層の粗化面の有無等に関係なく、フィールドビア構造のバイアホールを形成することができる。 The electroplating solution of such a composition, the opening diameter of the via hole, the material and thickness of the resin insulating layer, with or without such a roughened surface of the interlaminar resin insulating layer, forming a via hole field via structure can.
加えて、この電解めっき液は、銅イオンを高濃度で含有しているため、バイアホール用開口部に銅イオンを充分に供給し、バイアホール用開口部をめっき速度40〜100μm/時間でめっきすることができ、電解めっき工程の高速化につながる。 In addition, the electrolytic plating solution, since the copper ions are contained at a high concentration, sufficiently supplying copper ions to the opening for via holes, plating the openings for via holes with the plating rate 40 to 100 [mu] m / Time it is possible to lead to faster electroplating step.
【0068】 [0068]
また、上記電解めっき液は、100〜250g/lの硫酸銅、50〜150g/lの硫酸、30〜70mg/lの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる1〜600mg/lの添加剤を含有する組成であることが望ましい。 Further, the electrolytic plating solution, 100 to 250 g / l of copper sulfate, sulfuric acid 50 to 150 g / l, chloride ion 30 to 70 mg / l and,, 1 to 600 mg / l comprising at least a leveling agent and a brightener it is preferable that the composition containing the additive.
【0069】 [0069]
また、上記電解めっき液において、上記添加剤は、少なくともレベリング剤と光沢剤とからなるものであればよく、その他の成分を含有していてもよい。 Further, in the electrolytic plating solution, the additives may be those comprising at least a leveling agent and a brightener and may contain other components.
ここで、上記レベリング剤としては、例えば、ポリエチレン、ゼラチン、これらの誘導体等が挙げられる。 Here, as the leveling agent, for example, polyethylene, gelatin, and derivatives thereof.
また、上記光沢剤としては、例えば、酸化物硫黄やその関連化合物、硫化水素やその関連化合物、その他の硫黄化合物等が挙げられる。 Further, as the brightener, e.g., oxides of sulfur and related compounds, hydrogen sulfide and related compounds, and other sulfur compounds, and the like.
【0070】 [0070]
また、上記レベリング剤の配合量は、1〜1000mg/lが望ましく、上記光沢剤の配合量は、0.1〜100mg/lが望ましい。 The amount of the leveling agent, 1 to 1000 mg / l is desirable, the amount of the brightener, 0.1-100 mg / l is preferable. また、両者の配合比率は、2:1〜10:1が望ましい。 The mixing ratio of the two is 2: 1 to 10: 1 is desirable.
【0071】 [0071]
(13)次に、最上層の導体回路を含む基板上に、複数の半田バンプ形成用開口を有するソルダーレジスト層を形成する。 (13) Next, on the substrate including the conductive circuit of the uppermost layer, a solder resist layer is formed with a plurality of openings for forming solder bumps.
具体的には、未硬化のソルダーレジスト組成物をロールコータやカーテンコータ等により塗布したり、フィルム状に成形したソルダーレジスト組成物を圧着したりした後、レーザ処理や露光現像処理により半田バンプ形成用開口を形成し、さらに、必要に応じて、硬化処理を施すことによりソルダーレジスト層を形成する。 Specifically, the resist composition of the uncured or applied by a roll coater or a curtain coater, after or crimp the solder resist composition was molded into a film, the solder bumps formed by laser processing or exposure and development process forming a use opening, further, if necessary, to form the solder resist layer by performing a curing process.
【0072】 [0072]
上記ソルダーレジスト層は、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等を含むソルダーレジスト組成物を用いて形成することができる【0073】 The solder resist layer is, for example, can be formed by using the polyphenylene ether resin, polyolefin resin, fluorine resin, thermoplastic elastomer, epoxy resin, a solder resist composition comprising a polyimide resin [0073]
また、上記以外のソルダーレジスト組成物としては、例えば、ノボラック型エポキシ樹脂の(メタ)アクリレート、イミダゾール硬化剤、2官能性(メタ)アクリル酸エステルモノマー、分子量500〜5000程度の(メタ)アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体が挙げられ、その粘度は25℃で1〜10Pa・sに調整されていることが望ましい。 As the solder resist composition other than the above, for example, novolak type epoxy resin (meth) acrylate, an imidazole curing agent, a bifunctional (meth) acrylic acid ester monomer, a molecular weight of about 500 to 5000 (meth) acrylic acid polymers of esters, bisphenol type epoxy resins such as a thermosetting resin comprising a polyvalent photosensitive monomer such as an acrylic monomer, pasty fluid, including glycol ether solvent can be mentioned, with a viscosity of 25 ° C. it is desirable that have been adjusted to 1~10Pa · s.
また、上記ソルダーレジスト組成物は、エラストマーや無機フィラーが配合されていてもよい。 Further, the solder resist composition, an elastomer and an inorganic filler may be blended.
また、ソルダーレジスト組成物として、市販のソルダーレジスト組成物を使用してもよい。 Further, as a solder resist composition may be a commercially available solder resist composition.
【0074】 [0074]
また、上記半田バンプ形成用開口を形成する際に用いるレーザとしては、上述したバイアホール用開口を形成する際に用いるレーザと同様のもの等が挙げられる。 Further, Examples of the laser used for forming the openings for forming solder bumps, such as those similar to the laser used in forming the openings for via holes mentioned above and the like.
【0075】 [0075]
次に、上記半田バンプ形成用開口の底面に露出した導体回路の表面に、必要に応じて、半田パッドを形成する。 Next, the surface of the conductor circuit exposed on the bottom of the openings for forming solder bumps, as needed, to form a solder pad.
上記半田パッドは、ニッケル、パラジウム、金、銀、白金等の耐食性金属により上記導体回路表面を被覆することにより形成することができる。 The solder pad can be formed by coating nickel, palladium, gold, silver, the conductor circuit surface by corrosion resistant metal such as platinum.
具体的には、ニッケル−金、ニッケル−銀、ニッケル−パラジウム、ニッケル−パラジウム−金等の金属により形成することが望ましい。 Specifically, nickel - gold, nickel - silver, nickel - palladium, nickel - palladium - are preferably formed of a metal such as gold.
また、上記半田パッドは、例えば、めっき、蒸着、電着等の方法を用いて形成することができるが、これらのなかでは、被覆層の均一性に優れるという点からめっきが望ましい。 Further, the solder pad, for example, plating, vapor deposition, can be formed using a method such as electrodeposition, Of these, plating is desirable from the viewpoint of excellent uniformity of the coating layer.
【0076】 [0076]
(14)次に、上記半田バンプ形成用開口に半田ペーストを充填し、リフロー処理を施したり、半田ペースト充填した後、導電性ピンを取り付け、さらにリフロー処理を施したりすることにより半田バンプやBGA(Ball Grid Array) 、PGA(Pin Grid Array) を形成する。 (14) Then, filled with the solder paste to the openings for forming solder bumps, or subjected to a reflow process, after filling the solder paste, mounting the conductive pins, solder bumps or BGA by further or subjected to a reflow treatment (Ball Grid Array), to form a PGA (Pin Grid Array).
なお、製品認識文字などを形成するための文字印刷工程やソルダーレジスト層の改質のために、酸素や四塩化炭素などのプラズマ処理を適時行ってもよい。 Incidentally, for the modification of the character printing process and the solder resist layer for forming such products recognized character, a plasma treatment such as oxygen and carbon tetrachloride may be performed timely.
このような工程を経ることにより第一の本発明の多層プリント配線板を製造することができる。 Through such process it is possible to manufacture a multilayer printed wiring board of the first aspect of the present invention.
【0077】 [0077]
次に、第二の本発明の多層プリント配線板について説明する。 Next, a description will be given multilayer printed wiring board of the second aspect of the present invention.
第二の本発明の多層プリント配線板は、基板上に、導体回路と層間樹脂絶縁層とが順次積層され、上記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続されるとともに、少なくとも上記基板を挟んだ導体回路間がスルーホールを介して接続された多層プリント配線板であって、 The second multilayer printed wiring board of the present invention, on a substrate, which are sequentially stacked and a conductor circuit and an interlayer resin insulating layer, with conductor circuits sandwiching the interlayer resin insulating layer are connected via a via hole , a multilayer printed wiring board conductor circuits sandwiching at least the substrate is connected via a through hole,
上記スルーホールは、上記基板の貫通孔壁面に形成された外層スルーホールと、上記外層スルーホールの内部に外層樹脂充填材層を介して形成された内層スルーホールとからなる同軸スルーホールであるとともに、その内層スルーホール上には蓋めっき層が形成されており、 The through hole, an outer layer through hole formed in the through-hole wall surface of the substrate, with a coaxial through hole consisting of an inner layer through holes formed through the outer layer resin filler layer inside the outer layer through hole , its over the inner layer through holes and cover plated layer is formed,
上記バイアホールのうち、階層の異なるバイアホール同士は、スタックビア構造となるように形成されるとともに、上記階層の異なるバイアホールのうちの少なくとも1つは、そのランドが、上記スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域に拡大して形成されており、 Among the via holes, different via holes each other in the hierarchy, while being formed so as to be stacked via structure, at least one of the different via-holes of the hierarchy, the lands, vias of the stacked via structure is formed by enlarging the conductor circuit formed area formed around the hole,
上記スタックビア構造を有するバイアホールは、上記蓋めっき層上に積層されていることを特徴とする。 Via holes having the stack via structure is characterized in that it is laminated on the cover plated layer.
従って、第二の本発明の多層プリント配線板は、同軸スルーホールの内層スルーホール上に蓋めっき層が形成されており、該蓋めっき層の直上にスタックビア構造を有するバイアホールが形成されている点で、第一の本発明の多層プリント配線板とは、その構成を異にする。 Therefore, the multilayer printed wiring board of the second aspect of the present invention is cover plated layer is formed on the inner through hole of the coaxial through-hole, and the via holes are formed to have a stacked via structure immediately above the lid plated layer in that there, the multilayer printed wiring board of the first aspect of the present invention, differing its configuration.
【0078】 [0078]
図4は、第二の本発明の多層プリント配線板の一実施形態の一部を模式的に示す部分断面図である。 Figure 4 is a partial cross-sectional view of a portion of a second embodiment of the multilayer printed wiring board of the present invention schematically.
多層プリント配線板400では、基板101を挟んだ導体回路間を接続する外層スルーホール109aと、基板101と層間樹脂絶縁層102とを挟んだ導体回路間を接続する内層スルーホール109bとからなる同軸スルーホール109が形成されており、内層スルーホール109b上には蓋めっき層111が形成されている。 In the multilayer printed circuit board 400, a coaxial formed of an outer layer through hole 109a for connecting conductor circuits sandwiching the substrate 101, the inner through hole 109b for connecting the conductor circuits sandwiching the substrate 101 and the interlayer resin insulating layer 102 and through holes 109 are formed, cover plated layer 111 on the inner through-hole 109b is formed.
また、蓋めっき層111の直上には、スタックビア構造を有するバイアホール1071〜1073が形成されている。 Further, immediately above the cover plating layer 111, via holes 1071 to 1073 having the stack via structure is formed.
【0079】 [0079]
このような構成の多層プリント配線板では、内層スルーホールの直上に、蓋めっき層を介して、スタックビア構造を有するバイアホールが形成されているため、基板等を挟んだ導体回路の配線距離が短くなり、信号電送時間を短縮することができるともに、導体回路の設計の自由度が向上するため、高密度配線により対応し易くなる。 In such a configuration of the multi-layer printed wiring board, immediately above the inner through-hole, through the cover plated layer, since it is via holes formed with a stacked via structure, the wiring distance of the conductor circuits sandwiching the substrate and the like shortened, both can be shortened signal electrical transmission time, since the degree of freedom in design of the conductor circuits is improved, easily compatible with high-density wiring.
なお、上記同軸スルーホールの構成は、上述したように、内層スルーホール上に蓋めっき層が形成されている以外は、第一の本発明の多層プリント配線板の同軸スルーホールの構成と同様である。 The configuration of the coaxial through hole, as described above, except that the cover plated layer in the inner layer through hole is formed, the same as that of the first coaxial through-hole of the multilayered printed circuit board of the present invention is there.
【0080】 [0080]
また、第二の本発明の多層プリント配線板において、階層の異なるバイアホールのうちの少なくとも一つは、そのランドが、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域に拡大して形成されている。 Further, expansion in the multilayer printed wiring board of the second aspect of the present invention, at least one of the different via-holes in the hierarchy, the lands, the conductor circuit formed area formed around the via hole of the stack via structure It is formed to be. 即ち、拡大形成されたバイアホールのランドにより導体回路非形成領域が補強されるように、または、導体回路非形成領域がバイアホールおよびバイアホールのランドで埋められるようにバイアホールが形成されている。 That is, as the conductor circuit non-forming region by the land of the via hole which is enlarged form is reinforced, or, via holes as the conductor circuit non-forming region is filled with the via hole and via hole land is formed .
具体的には、例えば、第一の本発明の多層プリント配線板と同様の構成等であればよい。 Specifically, for example, it may be the same configuration and the like and a multilayer printed wiring board of the first aspect of the present invention. 即ち、図4に示す多層プリント配線板400のように、内層のバイアホール1072のランドが最外層のバイアホール1071のランドよりも大きくなるように拡大形成され、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域(A 1領域)にバイアホール1072のランド部分1072aが存在する構成や、最下層のバイアホールのランドが最外層のバイアホールのランドよりも大きくなるように拡大形成され、上記導体回路非形成領域(A 1領域)にバイアホールのランド部分が存在する構成、内層のバイアホールのランドおよび最外層のバイアホールのランドの一部が、上記導体回路非形成領域の異なる部分で最外層のバイアホールのランドよりも大きくなるように拡大形成された構成等であればよい。 That is, as in the multilayer printed wiring board 400 shown in FIG. 4, the land of the inner layer of the via hole 1072 is expanded formed to be larger than the land of the via-hole 1071 in the outermost layer, around the via holes of the stack via structure construction and the land portion 1072a is present in the via-hole 1072 formed on the conductor circuit non-forming region (a 1 region), enlargement formed as a land of the lowermost of the via hole is larger than the land of the via-hole of the outermost layer is, the configuration in the conductor circuit non-forming region (a 1 region) is a land portion of the via hole exists, a part of the inner layer of the via hole land and the outermost layer of the via hole land, the conductor circuit non-forming region in different parts may be a structure or the like which is expanded formed to be larger than the land of the outermost layer of the via hole.
また、内層のバイアホールのランドと最下層のバイアホールのランドとがともに、最外層のバイアホールのランドより大きくなるように拡大形成された構成であってもよい。 Moreover, the land of the land and the bottom layer of the via hole of the inner via holes both may be enlarged formed configuration to be larger than the land of the outermost layer of the via hole.
【0081】 [0081]
バイアホールのランドが拡大形成されている場合には、第一の本発明の多層プリント配線板と同様、バイアホールおよびそのランド部分が、層間樹脂絶縁層の補強材としての役割を果たすこととなり、層間樹脂絶縁層の機械的強度が向上し、特に、バイアホール近傍の層間樹脂絶縁層でクラックが発生しにくくなる。 If the via hole land is enlarged form, as well as multi-layer printed wiring board of the first aspect of the present invention, the via-hole and land portion thereof, will serve as a reinforcing material for the interlaminar resin insulating layer, improved mechanical strength of the interlaminar resin insulating layers, especially, cracks are hardly generated in the interlaminar resin insulating layer in the vicinity via hole. これは、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域の一部にバイアホールのランド部分が存在することとなり、この部分が特に層間樹脂絶縁層の補強材として役割を果たすこととなるからである。 This will be a part of the conductor circuit formed area formed around the via hole of the stack via structure is a land portion of the via hole present, serves in particular as a reinforcing material for the interlaminar resin insulating layer is the portion This is because the thing.
また、第二の本発明の多層プリント配線板においても、スタックビア構造を有するバイアホールの層数は、2層以上であれば特に限定されず、図示した多層プリント配線板のように3層であってもよいし、2層や4層以上であってもよい。 Also in a multilayer printed wiring board of the second aspect of the present invention, the number of layers of via holes having a stacked via structure, if two or more layers is not particularly limited, with three layers as a multilayer printed wiring board illustrated it may be, may be two-layer or four or more layers.
また、拡大して形成されたバイアホールのランドの一部は、第一の本発明の多層プリント配線板と同様、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域を平面視した際に、上記導体回路非形成領域の幅の1/2以上の領域に存在していることが望ましく、上記導体回路非形成領域の全部に存在していることがより望ましい。 A part of the enlarged via hole formed in the land, like the multilayer printed wiring board of the first aspect of the present invention, viewed from the conductor circuit formed area formed around the via hole of the stack via structure when the desirably present in more than half of the area of ​​the width of the conductor circuit non-forming region, it is more desirable to exist in the whole of the conductor circuit non-forming region.
【0082】 [0082]
また、第二の本発明の多層プリント配線板においても、バイアホールはスタックビア構造を有するように形成されているため、下層バイアホールの形状は、フィールドビア形状であることが望ましい。 Also in a multilayer printed wiring board of the second aspect of the present invention, since the via hole is formed to have a stacked via structure, the shape of the lower via holes, it is desirable that the field via shape.
【0083】 [0083]
また、第二の本発明の多層プリント配線板では、内層スルーホールの直上にスタックビア構造のバイアホールが形成されており、より接続信頼性に優れる多層プリント配線板とするために、内層スルーホール上には蓋めっき層が形成されている。 Further, in the multilayer printed circuit board according to the second aspect of the present invention, via holes of the stacked via structure immediately above the inner through-hole is formed, to a multilayer printed wiring board with more excellent connection reliability, the inner layer through holes cover plated layer is formed thereon. 蓋めっき層は、その表面が平坦であるため、バイアホールを形成するのに適しているからである。 Cover plated layer, because the surface is flat, because suitable for forming a via hole. また、上記蓋めっき層は、1層からなるものであってもよいし、2層以上からなるものであってもよい。 Further, the cover plating layer may be made of one layer, or may be composed of two or more layers.
また、内層スルーホール内には、樹脂充填材層が形成されていることが望ましい。 Further, the inner layer through holes, it is desirable that the resin filler layer is formed. 樹脂充填材で内層スルーホール内を充填することが上記蓋めっき層を形成するのに適しているからである。 Filling the inner layer through holes with a resin filler is because suitable for forming the cover plated layer.
【0084】 [0084]
次に、第二の本発明の多層プリント配線板を製造する方法について説明する。 Next, a method for manufacturing a multilayer printed wiring board of the second aspect of the present invention.
第二の本発明の多層プリント配線板は、上述したように、同軸スルーホールの内層スルーホール上に蓋めっき層が形成されており、該蓋めっき層の直上にスタックビア構造を有するバイアホールが形成されている点で第一の本発明の多層プリント配線板とは、その構成を異にする。 Multilayer printed wiring board of the second aspect of the present invention, as described above, are plated cover layers on the inner through hole of the coaxial through-hole is formed, the via hole having the stack via structure immediately above the lid plated layer in that it is formed as a multilayer printed wiring board of the first aspect of the present invention, differing its configuration.
従って、第二の本発明の多層プリント配線板は、内層スルーホール上に蓋めっき層を形成し、該蓋めっき層の直上にバイアホールを形成する以外は、第一の本発明の多層プリント配線板を製造する方法と同様の方法で製造することができる。 Therefore, the multilayer printed wiring board of the second aspect of the present invention forms a cover plated layer on the inner through hole, except for forming a via hole directly above the lid plated layer, a first multilayer printed circuit of the present invention it can be prepared by a method similar to the method for producing the plate.
【0085】 [0085]
具体的には、例えば、第一の本発明の多層プリント配線板を製造方法の(1)〜(10)の工程を経て、基板や層間樹脂絶縁層を挟んだ導体回路間を接続する同軸スルーホールを形成し、さらに、必要に応じて、内層樹脂充填材層の形成と、導体回路表面の粗化処理とを行った後、内層スルーホール上に蓋めっき層を形成し、第一の本発明の多層プリント配線板を製造方法の(12)の工程において、バイアホールを上記蓋めっき層上に形成する以外は、第一の本発明の多層プリント配線板を製造する方法と同様の方法で製造することができる。 Specifically, for example, a coaxial-through the multilayer printed wiring board of the first aspect of the present invention through the steps of the production method (1) to (10), connecting the conductor circuits sandwiching the substrate and the interlayer resin insulating layer to form a hole, further, if necessary, after the formation of the inner layer resin filler layer, a roughening treatment of the conductor circuit surface, to form a plated cover layer on the inner through-hole, first present in the step (12) of the manufacturing method of the multilayer printed wiring board of the invention, except for forming a via hole on the cover plated layer, by a method similar to the method for producing a multilayer printed wiring board of the first aspect of the present invention it can be produced.
【0086】 [0086]
なお、上記蓋めっき層は、例えば、下記(a)〜(c)の工程を経ることにより形成することができる。 Incidentally, the cover plated layer, for example, can be formed by undergoing the steps described below (a) ~ (c).
即ち、(a)外層スルーホールと内層スルーホールとからなる同軸スルーホールを形成し、内層スルーホール内に樹脂充填材層を形成した後、樹脂充填材層の露出面を含む基板の表面に、無電解めっき処理やスパッタリング等を用いて薄膜導体層を形成する。 That is, (a) to form a coaxial through hole consisting of an outer layer through hole and the inner layer through holes, after the formation of the resin filler layer in the inner layer through hole, the surface of the substrate including the exposed surface of the resin filler layer, forming a thin film conductor layer using an electroless plating process or sputtering. なお、無電解めっき処理を用いる場合には、被めっき表面に予め触媒を付与しておく。 In the case of using an electroless plating process, keep impart previously catalyst surface to be plated.
(b)次に、内層スルーホール(樹脂充填材層を含む)上以外の部分に、めっきレジストを形成し、さらに、上記薄膜導体層をめっきリードとして電解めっきを行う。 (B) Next, the inner layer through holes (including the resin filler layer) portion other than the above, the plating resist is formed, further, performing electroless plating as a plating lead to the thin film conductor layer.
(c)ついで、電解めっき終了後、めっきレジストの剥離と該めっきレジスト下の薄膜導体層の除去とを行うことにより薄膜導体層と電解めっき層との2層からなる蓋めっき層を形成することができる。 (C) Next, to form after the electrolytic plating was completed, the cover plated layer consisting of two layers of by performing the removal of the release and the plating resist of a thin film conductor layer of the plating resist and the thin film conductor layer and the electroplating layer can.
なお、触媒の付与から薄膜導体層の除去に至る、この(a)〜(c)の工程は、第一の本発明の多層プリント配線板の(8)〜(10)と同様の方法等を用いて行うことができる。 Incidentally, leading to the removal of the thin film conductor layer from application of the catalyst, the (a) - (c) step, the multilayer printed wiring board of the first aspect of the present invention the same method or the like (8) - (10) it can be carried out using.
【0087】 [0087]
また、1層からなる蓋めっき層を形成する場合には、例えば、樹脂充填材層の露出面を含む基板の表面に触媒を付与した後、スルーホール上以外の部分にめっきレジストを形成し、その後、無電解めっき処理と、めっきレジストの除去を行えばよい。 In the case of forming the cover plated layer consisting of one layer, for example, after applying the catalyst to the surface of the substrate including the exposed face of the resin filler layer, the plating resist is formed in a portion other than the through hole, Thereafter, it is sufficient and electroless plating, removing the plating resist.
【0088】 [0088]
【実施例】 【Example】
以下、本発明をさらに詳細に説明する。 Hereinafter, a more detailed description of the present invention.
(実施例1) (Example 1)
A. A. 層間樹脂絶縁層用樹脂フィルムの作製ビスフェノールA型エポキシ樹脂(エポキシ当量469、油化シェルエポキシ社製エピコート1001)30重量部、クレゾールノボラック型エポキシ樹脂(エポキシ当量215、大日本インキ化学工業社製 エピクロンN−673)40重量部、トリアジン構造含有フェノールノボラック樹脂(フェノール性水酸基当量120、大日本インキ化学工業社製 フェノライトKA−7052)30重量部をエチルジグリコールアセテート20重量部、ソルベントナフサ20重量部に攪拌しながら加熱溶解させ、そこへ末端エポキシ化ポリブタジエンゴム(ナガセ化成工業社製 デナレックスR−45EPT)15重量部と2−フェニル−4、5−ビス(ヒドロキシメチル)イミダゾール粉砕品1.5重量部、微 Preparation of bisphenol A type epoxy resin of the interlayer resin insulating layer resin film (epoxy equivalent 469, produced by Yuka Shell Epoxy Co., Ltd. Epikote 1001) 30 parts by weight, cresol novolac type epoxy resin (epoxy equivalent 215, manufactured by Dainippon Ink and Chemicals, Inc. Epiclon N-673) 40 parts by weight of a triazine structure-containing phenol novolak resin (phenolic hydroxyl equivalent of 120, manufactured by Dainippon Ink and Chemicals, Inc. Phenolite KA-7052) of ethyl diglycol acetate 20 parts by weight 30 parts by weight, solvent naphtha 20 weight parts to dissolved by heating with stirring, wherein the terminal epoxidized polybutadiene rubber (Nagase Kasei Kogyo Denarekkusu R-45EPT) 15 parts by weight of 2-phenyl-4,5-bis (hydroxymethyl) imidazole crushed product 1.5 parts by weight, fine 砕シリカ2重量部、シリコン系消泡剤0.5重量部を添加しエポキシ樹脂組成物を調製した。 Crushed silica 2 parts by weight, it was added 0.5 part by weight of silicon antifoaming agent to prepare an epoxy resin composition.
得られたエポキシ樹脂組成物を厚さ38μmのPETフィルム上に乾燥後の厚さが50μmとなるようにロールコーターを用いて塗布した後、80〜120℃で10分間乾燥させることにより、層間樹脂絶縁層用樹脂フィルムを作製した。 Thickness after drying on a PET film having a thickness of obtained epoxy resin composition of 38μm was coated using a roll coater so that the 50 [mu] m, followed by drying for 10 minutes at 80 to 120 ° C., the interlayer resin to produce a resin film for an insulating layer.
【0089】 [0089]
B. B. 樹脂充填材の調製ビスフェノールF型エポキシモノマー(油化シェル社製、分子量:310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径が1.6μmで、最大粒子の直径が15μm以下のSiO 2球状粒子(アドテック社製、CRS 1101−CE)170重量部およびレベリング剤(サンノプコ社製 ペレノールS4)1.5重量部を容器にとり、攪拌混合することにより、その粘度が25±1℃で30〜80Pa・sの樹脂充填材を調製した。 Preparation of resin filler bisphenol F type epoxy monomer (Yuka Shell Co., Ltd. molecular weight: 310, YL983U) 100 parts by weight, an average particle diameter of the silane coupling agent to the surface-coated is 1.6 [mu] m, the maximum particle diameter by but the 15μm following SiO 2 spherical particles (ADTEC Co., CRS 1101-CE) 170 parts by weight of leveling agent (San Nopco Co., Ltd. Perenol S4) takes the 1.5 parts by weight in a container, stirring and mixing, the viscosity of 25 ± to prepare a resin filler 30~80Pa · s at 1 ° C.. なお、硬化剤としては、イミダゾール硬化剤(四国化成社製、2E4MZ−CN)6.5重量部を用いた。 As the curing agent, an imidazole curing agent was used (Shikoku Kasei, 2E4MZ-CN) 6.5 parts by weight.
なお、この樹脂充填材における無機粒子(SiO 2球状粒子)の配合量は、50体積%である。 The amount of the inorganic particles (SiO 2 spherical particles) in the resin filler is 50 vol%.
【0090】 [0090]
C. C. プリント配線板の製造方法(1)厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる基板1の両面に18μmの銅箔8がラミネートされている銅張積層板を出発材料とした(図5(a)参照)。 The starting materials clad laminate 18μm copper foil 8 on both sides of a substrate 1 made of a manufacturing method (1) thickness of 0.8mm glass epoxy resin or BT (Bismaleimide triazine) resin of the printed wiring board is laminated and the (see Figure 5 (a)). まず、この銅張積層板をドリル削孔して、開口径350μmの外層スルーホール用貫通孔および開口径250μmの導通用スルーホール用貫通孔を形成し、さらに、無電解めっき処理を施し、パターン状にエッチングすることにより、基板1の両面に下層導体回路4と外層スルーホール9aおよび導通用スルーホール9cとを形成した(図5(b)参照)。 First, this copper-clad laminate was drilled to form a through hole for conduction through holes open through hole for the outer layer through hole of diameter 350μm and an opening diameter 250 [mu] m, further, subjected to electroless plating, pattern by etching to Jo, to form a lower conductor circuit 4 and the outer layer through hole 9a and conductive through holes 9c on both sides of the substrate 1 (see Figure 5 (b)).
【0091】 [0091]
(2)次に、外層スルーホール9aおよび導通用スルーホール9cと下層導体回路4とを形成した基板を水洗いし、乾燥した後、NaOH(10g/l)、NaClO 2 (40g/l)、Na 3 PO 4 (6g/l)を含む水溶液を黒化浴(酸化浴)とする黒化処理、および、NaOH(10g/l)、NaBH 4 (6g/l)を含む水溶液を還元浴とする還元処理を行い、スルーホール9a、9cを含む下層導体回路4の全表面に粗化面(図示せず)を形成した。 (2) Next, wash the substrate with the outer layer through hole 9a and conductive through holes 9c and lower conductor circuit 4, dried, NaOH (10g / l), NaClO 2 (40g / l), Na 3 PO 4 (6g / l) blackening treatment to blackening bath (oxidizing bath) an aqueous solution containing, and, NaOH (10 g / l), reduction of a reducing bath of an aqueous solution containing NaBH 4 a (6 g / l) It performs processing to form a roughened surface on the entire surface of the lower conductor circuits 4 including the through-hole 9a, the 9c (not shown).
【0092】 [0092]
(3)次に、上記Bに記載した樹脂充填材を調製した後、下記の方法により調整後24時間以内に、外層スルーホール9aおよび導通用スルーホール9c内、ならびに、基板1の導体回路非形成部と下層導体回路4の外縁部とに樹脂充填材の層10′を形成した。 (3) Then, After preparing the resin filler described in the above B, within 24 hours after the adjustment by the following method, the outer layer through hole 9a and conductive through holes 9c in, as well as the substrate 1 the conductor circuit non the outer edge portion of the forming section and the lower conductor circuit 4 to form a layer 10 'of the resin filler.
即ち、まず、スキージを用いて外層スルーホール9aおよび導通用スルーホール9c内に樹脂充填材を押し込んだ後、100℃、20分の条件で乾燥させた。 That is, first, after having pushed the resin filler in the outer layer through hole 9a and conduction through-hole 9c using a squeegee, 100 ° C., dried in for 20 minutes. 次に、導体回路非形成部に相当する部分が開口したマスクを基板上に載置し、スキージを用いて凹部となっている導体回路非形成部に樹脂充填材の層10′形成し、100℃、20分の条件で乾燥させた(図5(c)参照)。 Next, a mask portion corresponding to the conductor circuit non-forming part is opened is placed on a substrate, and a layer 10 'formed of resin filler in the conductor circuit non-forming portion which is a recess with a squeegee, 100 ° C., and dried at for 20 minutes (see FIG. 5 (c)).
【0093】 [0093]
(4)上記(3)の処理を終えた基板の片面を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により、下層導体回路4の表面やスルーホール9a、9cのランド表面に樹脂充填材が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。 (4) above (3) to one side processing of the substrate after completion of the belt sander polishing using belt abrasive paper # 600 (manufactured by Sankyo Rikagaku), surface or through-hole 9a of the lower conductor circuit 4, 9c of the land surface was polished so that the resin filler does not remain, then buff polishing was carried out for removing scratches caused by the belt sander polishing. このような一連の研磨を基板の他方の面についても同様に行った。 Such a series of polishing was carried out in the same manner on the other surface of the substrate.
次いで、100℃で1時間、150℃で1時間の加熱処理を行って樹脂充填材層10を形成した。 Then, 1 hour at 100 ° C., to form a resin filler layer 10 subjected to heat treatment for 1 hour at 0.99 ° C..
【0094】 [0094]
このようにして、スルーホール9a、9cや導体回路非形成部に形成された樹脂充填材層10の表層部および下層導体回路4の表面を平坦化し、樹脂充填材層10と下層導体回路4の側面とが粗化面を介して強固に密着し、またスルーホール9a、9cの内壁面と樹脂充填材層10とが粗化面を介して強固に密着した絶縁性基板を得た(図5(d)参照)。 In this manner, through holes 9a, 9c and the surface layer portion and the surface of the lower conductor circuit 4 conductive circuit resin filler layer 10 formed in the non-formation portion is flattened, the resin filler layer 10 and the underlying conductor circuit 4 firmly close contact with the side surface through the roughened surface and the through hole 9a, and the inner wall surface and the resin filler layer 10 of 9c to obtain an insulating substrate adhered firmly to each other via the roughened surface (Fig. 5 see (d)). 即ち、この工程により、樹脂充填材層10の表面と下層導体回路4の表面が同一平面となる。 That is, by this process, the surface and the surface of the lower conductor circuits 4 of the resin filler layer 10 is flush.
【0095】 [0095]
(5)上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレイで吹きつけて、下層導体回路4の表面と外層スルーホール9aおよび導通用スルーホール9cのランド表面とをエッチングすることにより、下層導体回路4の全表面に粗化面(図示せず)を形成した。 (5) washing the substrate, after acidic degreasing and soft etching, then, the etchant blown by sprayed onto both surfaces of the substrate, the lower layer conductor circuits 4 surface and the outer layer through hole 9a and conductive through holes 9c by etching the land surface to form a roughened surface on the entire surface of the lower conductor circuits 4 (not shown). なお、エッチング液としては、イミダゾール銅(II)錯体10重量部、グリコール酸7重量部、塩化カリウム5重量部からなるエッチング液(メック社製、メックエッチボンド)を使用した。 As the etchant, it was used 10 parts by weight imidazole copper (II) complex, 7 parts by weight of glycolic acid, an etching solution composed of potassium chloride 5 parts by weight (MEC Co., MEC etch bond).
【0096】 [0096]
(6)次に、基板の両面に、上記Aで作製した基板より少し大きめの層間樹脂絶縁層用樹脂フィルムを基板上に載置し、圧力0.4MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて張り付け、その後、熱硬化させることにより層間樹脂絶縁層2を形成した(図5(e)参照)。 (6) Next, on both surfaces of the substrate, the above-mentioned little resin film for large interlayer resin insulating layer from the substrate manufactured in A was placed on the substrate, pressure 0.4 MPa, temperature of 80 ° C., bonding time of 10 seconds after cutting with temporary pressure bonding under the conditions, further pasted by using a vacuum laminator device by the following method, then forming an interlayer resin insulating layer 2 by thermally curing (see FIG. 5 (e)). すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度67Pa、圧力0.4MPa、温度80℃、圧着時間60秒の条件で本圧着して張り付け、その後、170℃で30分間熱硬化させた。 That is, the resin film for interlayer resin insulating layer on a substrate, vacuum degree 67 Pa, pressure 0.4 MPa, temperature of 80 ° C., stuck to the pressure bonding under the conditions of pressure bonding time of 60 seconds, then cured for 30 minutes heat at 170 ° C. It was.
【0097】 [0097]
(7)次に、層間樹脂絶縁層2上に、厚さ1.2mmの貫通孔が形成されたマスクを介して、波長10.4μmのCO 2ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅8.0μ秒、マスクの貫通孔の径1.0mm、1ショットの条件で層間樹脂絶縁層2に、直径80μmのバイアホール用開口6を形成した。 (7) Next, on the interlayer resin insulating layer 2, through a mask formed with a through-hole in the thickness 1.2 mm, in CO 2 gas laser having a wavelength of 10.4 .mu.m, beam diameter 4.0 mm, top hat mode, the pulse width 8.0μ seconds, diameter 1.0mm of the through-hole of the mask, the interlayer resin insulating layer 2 in one shot conditions, to form openings for via holes 6 with a diameter of 80 [mu] m.
【0098】 [0098]
(8)次に、ドリルを用いて、外層スルーホール9a内の樹脂充填材層10と基板の両面に形成した層間樹脂絶縁層2とを貫通する内層スルーホール用貫通孔9b′を形成した(図6(a)参照)。 (8) Then, using a drill, to form an outer layer through hole 9a in the resin filler layer 10 and the through-for the inner layer a through hole penetrating the interlayer resin insulating layer 2 formed on both surfaces of substrate hole 9b '( see FIG. 6 (a)). なお、内層スルーホール用貫通孔9b′の開口径は、150μmである。 Incidentally, the opening diameter of the through hole 9b 'for the inner through-hole is 150 [mu] m.
なお、この後、外層スルーホール内に充填されていた樹脂充填材層は、外層樹脂充填材層10aということとする。 Note that, after this, the resin filler layer which has been filled in the outer layer through hole, and that the outer layer resin filler layer 10a.
【0099】 [0099]
(9)さらに、バイアホール用開口6および内層スルーホール用貫通孔を形成した基板を、60g/lの過マンガン酸を含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層2の表面に存在するエポキシ樹脂粒子を溶解除去することにより、バイアホール用開口6の内壁を含む層間樹脂絶縁層2の表面を粗化面(図示せず)とした。 (9) Further, a substrate formed with openings for via holes 6 and the inner layer through holes through-hole, soaked 10 minutes in a solution of 80 ° C. containing permanganic acid 60 g / l, on the surface of the interlayer resin insulating layer 2 by dissolving and removing the epoxy resin particles present, and the surface of the interlayer resin insulating layer 2 including the inner walls of the via hole openings 6 roughened surface (not shown).
【0100】 [0100]
(10)次に、上記処理を終えた基板を、中和溶液(シプレイ社製)に浸漬してから水洗いした。 (10) was then washed with water substrate having been subjected to the process, after immersion in neutralized solution (Shipley Co.).
さらに、粗面化処理(粗化深さ3μm)した層間樹脂絶縁層2の表面(バイアホール用開口6の内壁面を含む)および内層スルーホール用貫通孔9b′の壁面に、パラジウム触媒(アトテック社製)を付与することにより、層間樹脂絶縁層2の表面および内層スルーホール用貫通孔9b′の壁面に触媒核を付着させた。 Further, the wall surface roughening treatment (including the inner wall surface of the via hole openings 6) (roughened depth 3 [mu] m) and the interlayer resin insulating layer 2 of the surface and the internal through hole through holes 9b ', a palladium catalyst (Atotech by imparting company, Ltd.) to the wall surface of the interlayer resin insulating layer 2 of the surface and the internal through hole through hole 9b 'by attaching catalyst nuclei.
【0101】 [0101]
(11)次に、以下の組成の無電解銅めっき水溶液中に基板を浸漬して、層間樹脂絶縁層2の表面および内層スルーホール用貫通孔9b′の壁面全体に厚さ0.6〜3.0μmの薄膜導体層12を形成した(図6(b)参照)。 (11) Next, the substrate was immersed in an electroless copper plating solution having the following composition, thickness throughout the wall surface of the interlayer resin insulating layer 2 of the surface and the internal through hole through hole 9b 'of 0.6 to 3 to form a thin film conductor layers 12 of .0Myuemu (see Figure 6 (b)).
〔無電解めっき水溶液〕 [Electroless plating solution]
NiSO 4 0.003 mol/l NiSO 4 0.003 mol / l
酒石酸 0.200 mol/l Tartaric acid 0.200 mol / l
硫酸銅 0.030 mol/l Copper sulfate 0.030 mol / l
HCHO 0.050 mol/l HCHO 0.050 mol / l
NaOH 0.100 mol/l NaOH 0.100 mol / l
α、α′−ビピリジル 40 mg/l α, α'- bipyridyl 40 mg / l
ポリエチレングリコール(PEG) 0.10 g/l Polyethylene glycol (PEG) 0.10 g / l
〔無電解めっき条件〕 [Electroless plating conditions]
35℃の液温度で40分【0102】 40 minutes at a liquid temperature of 35 ℃ [0102]
(12)次に、市販の感光性ドライフィルムを薄膜導体層12に貼り付け、マスクを載置して、100mJ/cm 2で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、めっきレジスト3を設けた(図6(c)参照)。 (12) Then, paste commercially available photosensitive dry film to the thin film conductor layer 12, it is placed a mask by exposing at 100 mJ / cm 2, developed with an 0.8% aqueous solution of sodium carbonate, the plating resist 3 is provided (see Figure 6 (c)).
【0103】 [0103]
(13)次に、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解銅めっきを施し、電解銅めっき層13を形成した(図6(d)参照)。 (13) Next, the substrate was degreased by washing with 50 ° C. water, washed with water at 25 ° C. of water, and further washed with sulfuric acid, subjected to an electrolytic copper plating under the following conditions, the electrolytic copper plating layer 13 It was formed (see FIG. 6 (d)). なお、この工程では、内層スルーホール用貫通孔の壁面に形成した薄膜導体層12上にも電解銅めっき層13を形成した。 In this process, it was also formed an electrolytic copper plating layer 13 on the thin film conductor layer 12 formed on the wall surface of the through hole for the inner layer through holes.
〔電解めっき液〕 [Electrolytic plating solution]
硫酸 2.24 mol/l Sulfuric acid 2.24 mol / l
硫酸銅 0.26 mol/l Copper sulfate 0.26 mol / l
添加剤 19.5 ml/l Additives 19.5 ml / l
(アトテックジャパン社製、カパラシドGL) (Atotech Japan Co., Ltd., Cupracid GL)
〔電解めっき条件〕 [Electrolytic plating conditions]
電流密度 1 A/dm 2 Current density 1 A / dm 2
時間 65 分温度 22±2 ℃ Time 65 minutes Temperature 22 ± 2 ℃
【0104】 [0104]
(14)続いて、50℃の40g/lNaOH水溶液中でめっきレジスト3を剥離除去した。 (14) Then, the plating resist 3 was separated and removed in 50 ° C. of 40 g / l NaOH aqueous solution. その後、基板に150℃で1時間の加熱処理を施し、硫酸−過酸化水素水溶液を含むエッチング液を用いて、めっきレジスト3下に存在した薄膜導体層を除去し、独立した導体回路5(バイアホール7を含む)と内層スルーホール9bとを形成した(図7(a)参照)。 Then subjected to heat treatment for 1 hour at 0.99 ° C. in the substrate, sulfate - using an etchant containing hydrogen peroxide aqueous solution, the plating resist 3 removing the thin film conductor layer present under, independent conductor circuits 5 (via was formed comprising a hole 7) and the inner through-hole 9b reference (FIG. 7 (a)).
【0105】 [0105]
(15)次に、内層スルーホール9b内に樹脂充填材を充填し、乾燥、硬化処理および研磨処理を施すことにより、内層樹脂充填材層10bを形成した(図7(b)参照)。 (15) Next, the resin filler is filled in the inner through-hole 9b, drying, by applying a curing treatment and polishing treatment, to form an inner layer resin filler layer 10b (see FIG. 7 (b)).
具体的には、上記Bで調製した樹脂充填材を用い、上記(3)および(4)の工程と同様の方法を用いて内層樹脂充填材層を形成した。 Specifically, a resin filler prepared above B, to form an inner layer resin filler layer using the process similar as the method (3) and (4). また、この工程では、導体回路5(バイアホール7を含む)非形成部にも樹脂充填材層10を形成した。 Further, in this step, to form a conductor circuit 5 (including the via holes 7) the resin filler layer 10 in the non-formation portion.
【0106】 [0106]
(16)次に、上記(5)の工程で用いた方法と同様の方法により、導体回路表面と、内層スルーホール9bのランド表面とに粗化面(図示せず)を形成した。 (16) Next, by the same method as that used in the process (5), and the conductor circuit surface to form a roughened surface (not shown) on the land surface of the inner through-hole 9b. さらに、上記(6)の工程と同様にして、層間樹脂絶縁層用樹脂フィルムを張り付け、その後、170℃で30分間熱硬化させることにより層間樹脂絶縁層2を形成した。 Further, in the same manner as step (6), affixed to the resin film for interlayer resin insulating layer, then forming an interlayer resin insulating layer 2 by curing for 30 minutes heat at 170 ° C..
【0107】 [0107]
(17)次に、上記(7)の工程と同様にして、直径80μmのバイアホール用開口を形成した。 (17) Next, in the same manner as step (7) to form openings for via holes having a diameter of 80 [mu] m. なお、バイアホール用開口は、内層スルーホール9bのランド上に形成した。 Incidentally, openings for via holes were formed on the land of the inner through-hole 9b.
【0108】 [0108]
(18)次に、上記(9)の工程と同様にして、バイアホール用開口6の壁面を含む層間樹脂絶縁層2の表面に粗化面(図示せず)を形成し、さらに、上記(10)〜(11)の工程と同様にして、層間樹脂絶縁層2の表面(バイアホール用開口の内壁面を含む)に触媒核を付着させた後、無電解めっき処理により、薄膜導体層12を形成した。 (18) Next, in the same manner as the step (9) to form a roughened surface on the surface of the interlayer resin insulating layer 2 including the wall surface of the openings for via holes 6 (not shown), further, the ( 10) in analogy to the procedure of ~ (11), after depositing the catalyst nuclei on the surface of the interlayer resin insulating layer 2 (including the inner wall surfaces of the openings for via holes), by an electroless plating process, the thin film conductor layers 12 It was formed.
【0109】 [0109]
(19)次に、市販の感光性ドライフィルムを薄膜導体層12に貼り付け、マスクを載置して、100mJ/cm 2で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、めっきレジスト3を設けた。 (19) Then, paste commercially available photosensitive dry film to the thin film conductor layer 12, it is placed a mask by exposing at 100 mJ / cm 2, developed with an 0.8% aqueous solution of sodium carbonate, a plating resist 3 is provided.
なお、バイアホールを形成するためのめっきレジスト非形成部分の形状は、平面視形状が円形で、その直径L 1が150μmである(図7(c)参照)。 The shape of the plating resist non-forming portion for forming a via hole, is circular plan view shape, a diameter L 1 is 150 [mu] m (see FIG. 7 (c)).
【0110】 [0110]
(20)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解銅めっきを施し、電解銅めっき層13を形成した(図8(a)参照)。 (20) Then, the substrate was washed with 50 ° C. water was degreased, washed with water at 25 ° C. of water, and further washed with sulfuric acid, subjected to an electrolytic copper plating under the following conditions, the electrolytic copper plating layer 13 the formed (see FIG. 8 (a)). なお、下記の組成からなる電解めっき液を用いることにより、バイアホール用開口内は電解銅めっき層で完全に充填されることとなる。 Note that by using the electrolytic plating solution having the following composition, the opening for via hole becomes to be completely filled with electrolytic copper plating layer. 従って、後工程を経て形成されるバイアホールはその形状がフィールドビア形状となる。 Therefore, the via hole formed through the post process is the shape of the field via shape.
〔電解めっき水溶液〕 [Electrolytic plating solution]
CuSO 4・5H 2 O 210g/l CuSO 4 · 5H 2 O 210g / l
硫酸 150g/l Sulfuric acid 150g / l
Cl - 40mg/l Cl - 40mg / l
ポリエチレングリコール 300mg/l Polyethylene glycol 300mg / l
ビスジスルフィド 100mg/l Bis disulfide 100mg / l
〔電解めっき条件〕 [Electrolytic plating conditions]
電流密度 1.0A/dm 2 A current density of 1.0A / dm 2
時間 60 分温度 25 ℃ Time 60 minutes Temperature 25 ℃
【0111】 [0111]
(21)続いて、50℃の40g/lNaOH水溶液中でめっきレジスト3を剥離除去した。 (21) Then, the plating resist 3 was separated and removed in 50 ° C. of 40 g / l NaOH aqueous solution. その後、基板に150℃で1時間の加熱処理を施し、硫酸−過酸化水素水溶液を含むエッチング液を用いて、めっきレジスト下に存在した薄膜導体層を除去し、独立した導体回路5とフィールドビア形状のバイアホール7とを形成した(図8(b)参照)。 Then subjected to heat treatment for 1 hour at 0.99 ° C. in the substrate, sulfate - using an etchant containing hydrogen peroxide solution, the thin film conductor layers were present under the plating resist is removed, independent conductor circuits 5 and the field via forming a via hole 7 of the shape (see Figure 8 (b)).
【0112】 [0112]
(22)上記(16)〜(21)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層2と導体回路5(バイアホール7を含む)とを形成した(図8(c)〜図9(b)参照)。 (22) In (16) - by repeating the process of (21), further a was formed upper interlayer resin insulating layer 2 and the conductor circuits 5 (including the via holes 7) (FIG. 8 (c) - 9 (b) reference).
なお、バイアホールを形成するためのめっきレジスト非形成部分の形状は、平面視形状が円形で、その直径が250μmであり、形成したバイアホール7は、その形状がフィールドビア形状で、そのランド径が85μmである。 The shape of the plating resist non-forming portion for forming a via hole, is circular plan view shape, and its diameter is 250 [mu] m, via holes 7 formed was, the shape in the field via shape, the land diameter There is 85μm. 従って、この工程で形成したバイアホールは、そのランドが拡大形成されている。 Accordingly, the via holes formed in this step, the lands are enlarged form.
【0113】 [0113]
(23)さらに、上記(16)〜(21)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層2と導体回路5(バイアホール7を含む)とを形成し、多層配線板を得た(図9(c)〜図11(a)参照)。 (23) Further, by repeating the steps (16) to (21), further (including via holes 7) the upper layer of the interlayer resin insulating layer 2 and the conductor circuit 5 and on the ridges thereby to obtain a multilayer wiring board (see FIG. 9 (c) ~ FIG 11 (a)). なお、バイアホールを形成するためのめっきレジスト非形成部分の形状は、平面視形状が円形で、その直径が150μmであり、形成したバイアホールは、その形状が上面が窪んだ形状であり、そのランド径が35μmである。 The shape of the plating resist non-forming portion for forming a via hole, is circular plan view shape, and its diameter is 150 [mu] m, the formed via hole is its shape recessed upper surfaces, the land diameter is 35μm.
また、この繰り返し工程において、電解めっき液としては、上記(20)の工程で用いた電解めっき液に代えて、上記(13)の工程で用いた電解めっき液を使用した。 Further, in this repeated process, the electroplating solution, in place of the electrolytic plating solution used in the process (20), and using an electrolytic plating solution used in the process (13).
また、この工程で形成したバイアホールと隣接する導体回路との距離は50μmである。 The distance between the conductor circuits neighboring the via-hole formed in this process is 50 [mu] m.
【0114】 [0114]
(24)次に、ジエチレングリコールジメチルエーテル(DMDG)に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂(日本化薬社製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量:4000)46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル社製、商品名:エピコート1001)15.0重量部、イミダゾール硬化剤(四国化成社製、商品名:2E4MZ−CN)1.6重量部、感光性モノマーである多価アクリルモノマー(日本化薬社製、商品名:R604)3.0重量部、同じく多価アクリルモノマー(共栄化学社製、商品名:DPE6A)1.5重量部、分散系消泡剤(サンノプコ社製、S−65)0.7 (24) was then dissolved to a concentration of 60 wt% in diethylene glycol dimethyl ether (DMDG), cresol novolak type epoxy resin (made by Nippon Kayaku Co., Ltd.) 50% epoxy groups of the photosensitive granted that acrylation of oligomer (molecular weight: 4000) 46.67 parts by weight, 80% by weight of bisphenol a type epoxy resin dissolved in methyl ethyl ketone (Yuka shell Co., Ltd., trade name: Epikote 1001) 15.0 parts by weight of imidazole curing agent (Shikoku Kasei Co., Ltd., trade name: 2E4MZ-CN) 1.6 parts by weight, which is a photosensitive monomer polyvalent acrylic monomer (made by Nippon Kayaku Co., trade name: R604) 3.0 parts by weight, similarly polyvalent acrylic monomer ( Kyoei chemical Co., Ltd., product name: DPE6A) 1.5 parts by weight, dispersion-based anti-foaming agent (San Nopco Ltd., S-65) 0.7 重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン(関東化学社製)2.0重量部、光増感剤としてのミヒラーケトン(関東化学社製)0.2重量部を加え、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物を得た。 Take parts in a container, stirred and mixed to the mixture composition was prepared, a photopolymerization initiator as benzophenone (manufactured by Kanto Chemical Co., Inc.) 2.0 parts by weight of this mixed composition, Michler's ketone as a photosensitizer (manufactured by Kanto Chemical Co., Inc.) 0.2 parts by weight was added to obtain a solder resist composition with an adjusted viscosity 2.0 Pa · s at 25 ° C..
なお、粘度測定は、B型粘度計(東京計器社製、DVL−B型)で60min -1 (rpm)の場合はローターNo. The viscosity measurements, B-type viscometer (Tokyo Keiki Co., DVL-B type) when at 60min -1 of (rpm) Rotor No. 4、6min -1 (rpm)の場合はローターNo. The rotor case 4,6min -1 of (rpm) No. 3によった。 It was by 3.
【0115】 [0115]
(25)次に、多層配線基板の両面に、上記ソルダーレジスト組成物を20μmの厚さで塗布し、70℃で20分間、70℃で30分間の条件で乾燥処理を行った後、半田パッドのパターンが描画された厚さ5mmのフォトマスクをソルダーレジスト層に密着させて1000mJ/cm 2の紫外線で露光し、DMTG溶液で現像処理し、直径80μmの開口を形成した。 (25) Next, on both surfaces of the multilayer wiring board, the solder resist composition was coated in a thickness of 20 [mu] m, 20 minutes at 70 ° C., after which the drying treatment was carried out under conditions of 30 minutes at 70 ° C., solder pads the pattern is a photomask having a thickness of 5mm rendered in close contact with the solder resist layer was exposed to ultraviolet rays of 1000 mJ / cm 2, and developed with DMTG solution to form openings with a diameter of 80 [mu] m.
そして、さらに、80℃で1時間、100℃で1時間、120℃で1時間、150℃で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、半田バンプ形成用開口を有し、その厚さが20μmのソルダーレジスト層14を形成した。 Then, further, chromatic 1 hour at 80 ° C., 1 hour at 100 ° C., 1 hour at 120 ° C., to cure the solder resist layer by performing a respective heat treatment under the conditions of 3 hours at 0.99 ° C., the openings for forming solder bumps and its thickness to form a solder resist layer 14 of 20 [mu] m.
【0116】 [0116]
(26)次に、過硫酸ナトリウムを主成分とするエッチング液中にソルダーレジスト層14が形成された基板を1分間浸漬し、導体回路表面に平均粗度(Ra)が1μm以下の粗化面(図示せず)を形成した。 (26) Next, the substrate on which the solder resist layer 14 in an etching solution mainly containing sodium persulfate was formed was immersed for 1 minute, the roughened surface average roughness (Ra) is less 1μm on the conductor circuit surface (not shown) was formed.
さらに、この基板を、塩化ニッケル(2.3×10 -1 mol/l)、次亜リン酸ナトリウム(2.8×10 -1 mol/l)、クエン酸ナトリウム(1.6×10 -1 mol/l)を含むpH=4.5の無電解ニッケルめっき液に20分間浸漬して、開口部に厚さ5μmのニッケルめっき層15を形成した。 Furthermore, the substrate, nickel chloride (2.3 × 10 -1 mol / l ), sodium hypophosphite (2.8 × 10 -1 mol / l ), sodium citrate (1.6 × 10 -1 mol / l) was immersed for 20 minutes in an electroless nickel plating solution of pH = 4.5 containing, to form a nickel plating layer 15 having a thickness of 5μm on the opening portion. さらに、その基板をシアン化金カリウム(7.6×10 -3 mol/l)、塩化アンモニウム(1.9×10 -1 mol/l)、クエン酸ナトリウム(1.2×10 -1 mol/l)、次亜リン酸ナトリウム(1.7×10 -1 mol/l)を含む無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層15上に、厚さ0.03μmの金めっき層16を形成し、半田パッドとした。 Furthermore, the substrate gold potassium cyanide (7.6 × 10 -3 mol / l ), ammonium chloride (1.9 × 10 -1 mol / l ), sodium citrate (1.2 × 10 -1 mol / l), and 7.5 minutes under conditions of 80 ° C. in an electroless gold plating solution containing sodium hypophosphite (1.7 × 10 -1 mol / l ), on the nickel plating layer 15, the thickness forming a gold plating layer 16 of 0.03 .mu.m, and the solder pads.
【0117】 [0117]
(27)この後、ソルダーレジスト層14上に、マスクを載置し、ピストン式圧入型印刷機を用いて、半田バンプ形成用開口に半田ペーストを印刷した。 (27) Then, on the solder resist layer 14, placing the mask, using a piston press-type printing machine to print a solder paste on the solder bump-forming apertures. その後、半田ペーストを250℃でリフローし、さらに、フラックス洗浄を行うことにより、半田バンプを備えた多層プリント配線板を得た(図11(b)参照)。 Thereafter, a solder paste is reflowed at 250 ° C., further, by performing the flux cleaning, to obtain a multilayer printed circuit board comprising solder bumps (see FIG. 11 (b)).
【0118】 [0118]
(実施例2) (Example 2)
実施例1の(27)の工程において、ソルダーレジスト層の片面に、下記の方法を用いてPGAを形成した以外は、実施例1と同様にして多層プリント配線板を製造した。 In the process of Example 1 (27), on one surface of the solder resist layer, except for forming a PGA using the method below, a multilayer printed circuit board was manufactured in the same manner as in Example 1.
(PGAの形成) (Formation of the PGA)
実施例1の(1)〜(26)の工程を経て、半田パッドを有する半田バンプ形成用開口を形成した後、該半田バンプ形成用開口内に半田ペーストを印刷する。 Through the steps of Example 1 (1) to (26), after forming the openings for forming solder bumps with solder pads, it prints the solder paste on the solder bump forming the opening. 次に、導電性接ピンををピン保持装置に取り付けて支持し、導電性接続ピンの固定部を半田バンプ形成用開口内の半田ペーストに当接させる。 Next, a conductive contact pin is supported by mounting the pin holding apparatus, it is brought into contact with the fixed portion of the conductive connecting pin to the solder paste for forming solder bumps in the openings. その後、リフロー処理を施すことによりPGAを形成した。 Then, to form the PGA by performing reflow processing.
なお、PGAを形成した側と反対側のソルダーレジスト層には、実施例1の(26)の工程と同様の方法を用いて半田バンプを形成した。 Note that the opposite side of the solder resist layer to the side where the formation of the PGA, to form a solder bump using the same method as step of Example 1 (26).
【0119】 [0119]
(実施例3) (Example 3)
実施例1の(6)および(7)の工程において、以下の方法を用いて、バイアホール用開口を有する層間樹脂絶縁層を形成した以外は、実施例1と同様にして多層プリント配線板を製造した。 In the process of Example 1 (6) and (7), using the following method, except that the formation of the interlayer resin insulating layer having openings for via holes, the multilayer printed wiring board in the same manner as in Example 1 It was produced.
即ち、実施例1の(1)〜(5)の工程を経た後、感光性樹脂組成物B(粘度:1.5Pa・s)を調製後24時間以内にロールコータを用いて塗布し、水平状態で20分間放置してから、60℃で30分間の乾燥(プリベーク)を行った。 In other words, after a step of Example 1 (1) to (5), the photosensitive resin composition B (viscosity: 1.5 Pa · s) was applied using a roll coater within 24 hours after preparation, the horizontal They left after 20 minutes state was performed dried for 30 minutes at 60 ° C. the (pre-baking). 次いで、感光性樹脂組成物A(粘度:7Pa・s)を調製後24時間以内にロールコータを用いて塗布し、同様に水平状態で20分間放置してから、60℃で30分間の乾燥(プリベーク)を行い、2層からなる半硬化状態の樹脂層を形成した。 Then, the photosensitive resin composition A (viscosity: 7 Pa · s) was applied using a roll coater within 24 hours after preparation, similarly left to stand for 20 minutes in a horizontal state, dried for 30 minutes at 60 ° C. ( prebaked) to form a resin layer in a semi-cured state comprising two layers.
【0120】 [0120]
次に、半硬化状態の樹脂層を形成した基板の両面に、直径80μmの黒円が印刷されたフォトマスクフィルムを密着させ、超高圧水銀灯により500mJ/cm 2の強度で露光した後、DMDG溶液でスプレー現像した。 Next, on both surfaces of the substrate formed with the resin layer in a semi-cured state, are brought into close contact with a photomask film black circle having a diameter of 80μm are printed, after exposure at an intensity of 500 mJ / cm 2 by an ultrahigh pressure mercury lamp, DMDG solution in the spray development. この後、さらに、この基板を超高圧水銀灯により3000mJ/cm 2の強度で露光し、100℃で1時間、120℃で1時間、150で3時間の加熱処理を施し、フォトマスクフィルムに相当する寸法精度に優れた直径80μmのバイアホール用開口を有する層間樹脂絶縁層を形成した。 Thereafter, further exposing the substrate to a super-high pressure mercury lamp at an intensity of 3000 mJ / cm 2, 1 hour at 100 ° C., 1 hour, subjected to heat treatment at 150 for 3 hours at 120 ° C., which corresponds to the photomask film forming an interlayer resin insulating layer having openings for via holes of good diameter 80μm dimensional accuracy.
【0121】 [0121]
なお、感光性樹脂組成物AおよびBは下記の方法により調製した。 The photosensitive resin compositions A and B were prepared by the following method.
〔感光性樹脂組成物Aの調製〕 Preparation of photosensitive resin composition A]
(i) クレゾールノボラック型エポキシ樹脂(日本化薬社製、分子量:2500)の25%アクリル化物を80重量%の濃度でジエチレングリコールジメチルエーテル(DMDG)に溶解させた樹脂液35重量部、感光性モノマー(東亜合成社製、アロニックスM315)3.15重量部、消泡剤(サンノプコ社製 S−65)0.5重量部およびN−メチルピロリドン(NMP)3.6重量部を容器にとり、攪拌混合することにより混合組成物を調製した。 (I) cresol novolac epoxy resin (Nippon Kayaku Co., Ltd., molecular weight: 2500) of 25% resin solution 35 parts by weight dissolved in the acrylic compound of 80 wt% concentration in diethylene glycol dimethyl ether (DMDG), photosensitive monomer ( manufactured by Toagosei Co., Ltd., Aronix M315) 3.15 parts by weight, taking the antifoaming agent (manufactured by San Nopco Limited S-65) 0.5 parts by weight N- methylpyrrolidone (NMP) 3.6 parts by weight in a container, stirring and mixing the mixed composition was prepared by.
【0122】 [0122]
(ii)ポリエーテルスルフォン(PES)12重量部、エポキシ樹脂粒子(三洋化成社製、ポリマーポール)の平均粒径1.0μmのもの7.2重量部および平均粒径0.5μmのもの3.09重量部を別の容器にとり、攪拌混合した後、さらにNMP30重量部を添加し、ビーズミルで攪拌混合し、別の混合組成物を調製した。 (Ii) polyether sulfone (PES) 12 parts by weight, the epoxy resin particles (manufactured by Sanyo Chemical Industries, Ltd., polymer pole) as 7.2 parts by weight average particle diameter 0.5μm an average particle diameter of 1.0μm of 3. take 09 parts by weight in a separate vessel, stirred mixture was further added NMP30 parts are stirred to mix in a bead mill to prepare another mixed composition.
【0123】 [0123]
(iii) イミダゾール硬化剤(四国化成社製、2E4MZ−CN)2重量部、光重合開始剤(チバ・スペシャリティ・ケミカルズ社製、イルガキュアー I−907)2重量部、光増感剤(日本化薬社製、DETX−S)0.2重量部およびNMP1.5重量部をさらに別の容器にとり、攪拌混合することにより混合組成物を調製した。 (Iii) an imidazole curing agent (made by Shikoku Corp., 2E4MZ-CN) 2 parts by weight of a photopolymerization initiator (manufactured by Ciba Specialty Chemicals, Irgacure I-907) 2 parts by weight, a photosensitizer (Nippon of Kusurisha made, DETX-S) further taken into another vessel 0.2 parts by weight NMP1.5 parts, the mixed composition was prepared by stirring and mixing.
そして、(i) 、(ii)および(iii) で調製した混合組成物を混合することにより感光性樹脂組成物を得た。 Then, (i), to obtain a photosensitive resin composition by mixing the mixture compositions prepared in (ii) and (iii).
【0124】 [0124]
〔感光性樹脂組成物Bの調製〕 Preparation of photosensitive resin composition B]
(i) クレゾールノボラック型エポキシ樹脂(日本化薬社製、分子量:2500)の25%アクリル化物を80重量%の濃度でジエチレングリコールジメチルエーテル(DMDG)に溶解させた樹脂液35重量部、感光性モノマー(東亜合成社製、アロニックスM315)4重量部、消泡剤(サンノプコ社製 S−65)0.5重量部およびN−メチルピロリドン(NMP)3.6重量部を容器にとり、攪拌混合することにより混合組成物を調製した。 (I) cresol novolac epoxy resin (Nippon Kayaku Co., Ltd., molecular weight: 2500) of 25% resin solution 35 parts by weight dissolved in the acrylic compound of 80 wt% concentration in diethylene glycol dimethyl ether (DMDG), photosensitive monomer ( manufactured by Toagosei Co., Ltd., Aronix M315) 4 parts by weight, a defoaming agent (manufactured by San Nopco Limited S-65) was taken in a container 0.5 part by weight of N- methylpyrrolidone (NMP) 3.6 parts by weight, by stirring and mixing the mixed composition was prepared.
【0125】 [0125]
(ii)ポリエーテルスルフォン(PES)12重量部、および、エポキシ樹脂粒子(三洋化成社製、ポリマーポール)の平均粒径0.5μmのもの14.49重量部を別の容器にとり、攪拌混合した後、さらにNMP30重量部を添加し、ビーズミルで攪拌混合し、別の混合組成物を調製した。 (Ii) polyether sulfone (PES) 12 parts by weight, and epoxy resin particles (manufactured by Sanyo Chemical Industries, Ltd., polymer pole) taken in a separate vessel 14.49 parts by weight having an average particle diameter of 0.5μm, and were stirred and mixed after, further added NMP30 parts are stirred to mix in a bead mill to prepare another mixed composition.
【0126】 [0126]
(iii) イミダゾール硬化剤(四国化成社製、2E4MZ−CN)2重量部、光重合開始剤(チバ・スペシャリティ・ケミカルズ社製、イルガキュアー I−907)2重量部、光増感剤(日本化薬社製、DETX−S)0.2重量部およびNMP1.5重量部をさらに別の容器にとり、攪拌混合することにより混合組成物を調製した。 (Iii) an imidazole curing agent (made by Shikoku Corp., 2E4MZ-CN) 2 parts by weight of a photopolymerization initiator (manufactured by Ciba Specialty Chemicals, Irgacure I-907) 2 parts by weight, a photosensitizer (Nippon of Kusurisha made, DETX-S) further taken into another vessel 0.2 parts by weight NMP1.5 parts, the mixed composition was prepared by stirring and mixing.
そして、(i) 、(ii)および(iii) で調製した混合組成物を混合することにより感光性樹脂組成物を得た。 Then, (i), to obtain a photosensitive resin composition by mixing the mixture compositions prepared in (ii) and (iii).
【0127】 [0127]
(実施例4) (Example 4)
A. A. 層間樹脂絶縁層用樹脂フィルムの作製および樹脂充填材の調製実施例1と同様にして、層間樹脂絶縁層用樹脂フィルムの作製、および、樹脂充填材の調製を行った。 Prepared in analogy to Example 1 Preparation and resin filler in the resin film for interlayer resin insulating layer, making the resin film for interlayer resin insulating layer, and, were prepared of the resin filler.
【0128】 [0128]
C. C. プリント配線板の製造方法(1)実施例1の(1)〜(14)の工程と同様の工程を経て、その両面に導体回路と層間樹脂絶縁層とが形成されるとともに、外層スルーホールと内層スルーホールとからなる同軸スルーホールが形成された基板を作製した(図12(a)〜図14(a)参照) Through the step similar to the manufacturing method of the printed wiring board (1) of Example 1 (1) to (14), with a conductor circuit and an interlayer resin insulating layer is formed on both surfaces thereof, an outer layer through hole to prepare a substrate coaxial through-hole is formed consisting of the inner layer through holes (Fig. 12 (a) ~ FIG 14 (a) see)
【0129】 [0129]
(2)次に、内層スルーホール9b内に樹脂充填材を充填し、乾燥、硬化処理および研磨処理を施すことにより、内層樹脂充填材層10bを形成した(図14(b)参照)。 (2) Next, the resin filler is filled in the inner through-hole 9b, drying, by applying a curing treatment and polishing treatment, to form an inner layer resin filler layer 10b (see FIG. 14 (b)).
具体的には、上記Aで調製した樹脂充填材を用い、実施例1の(3)および(4)の工程と同様の方法を用いて内層樹脂充填材層を形成した。 Specifically, a resin filler prepared above A, to form an inner layer resin filler layer by using the same method in the step of Example 1 (3) and (4). また、この工程では、導体回路5(バイアホール7を含む)非形成部にも樹脂充填材層10を形成し、導体回路(内層スルーホール9bのランド部分を含む)表面と樹脂充填材層の表面とを同一平面とした。 Further, in this step, also to form a resin filler layer 10 to the conductor circuit 5 (including the via holes 7) non-forming portion, a conductor circuit (including the land portion of the inner through-hole 9b) surface of the resin filler layer and a surface was flush.
【0130】 [0130]
(3)次に、基板の表面にパラジウム触媒(アトテック社製)を付与することにより、導体回路5(内層スルーホール9bのランド部分およびバイアホール7を含む)表面および樹脂充填材層10bの表面に触媒核を付着させた。 (3) Next, by applying a palladium catalyst (Atotech Co., Ltd.) on the surface of the substrate, (including land portion and via holes 7 of the inner through-hole 9b) conductor circuit 5 surface and the surface of the resin filler layer 10b thus, catalyst nuclei were attached to.
さらに、実施例1の(11)の工程で用いた無電解めっき液と同様の組成の無電解銅めっき水溶液中に基板を浸漬して、表面全体に厚さ0.6〜3.0μmの薄膜導体層を形成した。 Furthermore, the substrate was immersed in an electroless copper plating solution having the same composition as the electroless plating solution used in the step of Example 1 (11), a thin film having a thickness of 0.6~3.0μm the entire surface to form a conductive layer.
【0131】 [0131]
(4)次に、市販の感光性ドライフィルムを用いて、内層スルーホール9b(内層樹脂充填材層10bを含む)上以外の部分にめっきレジスト3を形成した(図14(c)参照)。 (4) Next, using a commercially available photosensitive dry film to form a plating resist 3 on the inner layer (including the inner resin filler layer 10b) through holes 9b portions other than the above (see FIG. 14 (c)).
さらに,基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、以下の条件で電解銅めっきを施し、スルーホール上に電解銅めっき層13を形成した(図15(a)参照)。 Furthermore, the substrate was washed with 50 ° C. water was degreased, washed with water at 25 ° C. water, further was washed with sulfuric acid, subjected to an electrolytic copper plating under the following conditions, the electrolytic copper plating layer on the through-holes 13 were formed (see FIG. 15 (a)).
〔電解めっき液〕 [Electrolytic plating solution]
硫酸 2.24 mol/l Sulfuric acid 2.24 mol / l
硫酸銅 0.26 mol/l Copper sulfate 0.26 mol / l
添加剤 19.5 ml/l Additives 19.5 ml / l
(アトテックジャパン社製、カパラシドGL) (Atotech Japan Co., Ltd., Cupracid GL)
〔電解めっき条件〕 [Electrolytic plating conditions]
電流密度 1 A/dm 2 Current density 1 A / dm 2
時間 65 分温度 22+2 ℃ Time 65 minutes temperature 22 + 2 ℃
【0132】 [0132]
(5)さらに、50℃の40g/lNaOH水溶液中でめっきレジストを剥離除去し、その後、硫酸−過酸化水素水溶液を含むエッチング液を用いて、めっきレジスト下に存在した薄膜導体層12を除去し、蓋めっき層11とした(図15(b)参照)。 (5) Furthermore, the plating resist was separated and removed in 40 g / l NaOH aqueous solution 50 ° C., then, sulfuric acid - using an etchant containing hydrogen peroxide aqueous solution, to remove the thin film conductor layer 12 present under the plating resist and a cover plating layer 11 (see FIG. 15 (b)).
【0133】 [0133]
(6)次に、実施例1の(5)の工程で用いた方法と同様の方法により、導体回路5表面と、蓋めっき層11表面とに粗化面(図示せず)を形成した。 (6) Next, by the same method as used in the process of Example 1 (5), and the conductor circuit 5 surface to form a roughened surface on the cover plated layer 11 surface (not shown). さらに、実施例1の(6)の工程と同様にして、層間樹脂絶縁層用樹脂フィルムを張りつけ、その後、170℃で30分間熱硬化させることにより層間樹脂絶縁層2を形成した。 Further, in the same manner as the process of Example 1 (6), affixed to the resin film for interlayer resin insulating layer, then forming an interlayer resin insulating layer 2 by curing for 30 minutes heat at 170 ° C..
【0134】 [0134]
(7)次に、層間樹脂絶縁層2上に、厚さ1.2mmの貫通孔が形成されたマスクを介して、波長10.4μmのCO 2ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅8.0μ秒、マスクの貫通孔の径1.0mm、1ショットの条件で層間樹脂絶縁層2に、直径80μmのバイアホール用開口6を形成した(図15(c)参照)。 (7) Next, on the interlayer resin insulating layer 2, through a mask formed with a through-hole in the thickness 1.2 mm, in CO 2 gas laser having a wavelength of 10.4 .mu.m, beam diameter 4.0 mm, top hat mode, the pulse width 8.0μ seconds, diameter 1.0mm of the through-hole of the mask, the interlayer resin insulating layer 2 in one shot conditions, to form openings for via holes 6 having a diameter of 80 [mu] m (FIG. 15 (c) refer) . なお、バイアホール用開口6は、蓋めっき層11上に形成した。 Incidentally, for via holes opening 6, formed on plated cover layer 11.
【0135】 [0135]
(8)次に、実施例1の(9)の工程と同様にして、バイアホール用開口6の壁面を含む層間樹脂絶縁層2の表面に粗化面(図示せず)を形成し、さらに、実施例1の(10)〜(11)の工程と同様にして、層間樹脂絶縁層2の表面(バイアホール用開口6の内壁面を含む)に触媒核を付着させた後、無電解めっき処理により、薄膜導体層12を形成した(図16(a)参照)。 (8) Next, in the same manner as the process of Example 1 (9), to form a roughened surface on the surface of the interlayer resin insulating layer 2 including the wall surface of the openings for via holes 6 (not shown), further , in analogy to the procedure of example 1 (10) - (11), after depositing the catalyst nuclei on the surface of the interlayer resin insulating layer 2 (including the inner wall surface of the via hole openings 6), electroless plating the treatment to form a thin film conductor layers 12 (see FIG. 16 (a)).
【0136】 [0136]
(9)次に、市販の感光性ドライフィルムを薄膜導体層12に貼り付け、マスクを載置して、100mJ/cm 2で露光し、0.8%炭酸ナトリウム水溶液で現像処理することにより、めっきレジスト3を設けた。 (9) Then, paste commercially available photosensitive dry film to the thin film conductor layer 12, it is placed a mask by exposing at 100 mJ / cm 2, developed with an 0.8% aqueous solution of sodium carbonate, a plating resist 3 is provided.
なお、バイアホールを形成するためのめっきレジスト非形成部分の形状は、平面視形状が円形で、その直径が150μmである。 The shape of the plating resist non-forming portion for forming a via hole, is circular plan view shape, its diameter is 150 [mu] m.
【0137】 [0137]
(10)ついで、基板を50℃の水で洗浄して脱脂し、25℃の水で水洗後、さらに硫酸で洗浄してから、実施例1の(20)の工程と同様の条件で電解銅めっきを施し、電解銅めっき層13を形成した(図16(b)参照)。 (10) Then, the substrate was washed with 50 ° C. water was degreased, washed with water at 25 ° C. of water, and further washed with sulfuric acid, electrolytic copper under the same conditions in the step of Example 1 (20) plating applied to form an electrolytic copper plating layer 13 (see FIG. 16 (b)). なお、この工程を経ることにより、バイアホール用開口6内は電解銅めっき層で完全に充填されることとなる。 Note that, by going through this process, the openings for via holes 6 and thus is completely filled with electrolytic copper plating layer. 従って、後工程を経て形成されるバイアホールはその形状がフィールドビア形状となる。 Therefore, the via hole formed through the post process is the shape of the field via shape.
【0138】 [0138]
(11)続いて、50℃の40g/lNaOH水溶液中でめっきレジスト3を剥離除去した。 (11) Then, the plating resist 3 was separated and removed in 40 g / l NaOH aqueous solution 50 ° C.. その後、基板に150℃で1時間の加熱処理を施し、硫酸−過酸化水素水溶液を含むエッチング液を用いて、めっきレジスト下に存在した薄膜導体層を除去し、独立した導体回路5とフィールドビア形状のバイアホール7とを形成した(図16(c)参照)。 Then subjected to heat treatment for 1 hour at 0.99 ° C. in the substrate, sulfate - using an etchant containing hydrogen peroxide solution, the thin film conductor layers were present under the plating resist is removed, independent conductor circuits 5 and the field via forming a via hole 7 of the shape (see FIG. 16 (c)). なお、この工程で形成したバイアホールは、そのランド径が35μmである。 Incidentally, the via holes formed in this process, the land diameter of 35 [mu] m.
【0139】 [0139]
(12)上記(6)〜(11)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層2と導体回路5(バイアホール7を含む)とを形成した(図17(a)〜(c)参照)。 (12) (6) By repeating the steps to (11), further a was formed upper interlayer resin insulating layer 2 and the conductor circuits 5 (including the via holes 7) (FIG. 17 (a) - (c )reference).
なお、バイアホールを形成するためのめっきレジスト非形成部分の形状は、平面視形状が円形で、その直径が250μmであり、形成したバイアホール7は、その形状がフィールドビア形状で、そのランド径が85μmである。 The shape of the plating resist non-forming portion for forming a via hole, is circular plan view shape, and its diameter is 250 [mu] m, via holes 7 formed was, the shape in the field via shape, the land diameter There is 85μm. 従って、この工程で形成したバイアホールは、そのランドが拡大形成されている。 Accordingly, the via holes formed in this step, the lands are enlarged form.
【0140】 [0140]
(13)さらに、上記(6)〜(11)の工程を再度、繰り返すことにより、さらに上層の層間樹脂絶縁層2と導体回路5(バイアホール7を含む)とを形成し、多層配線板を得た(図18(a)〜図19(a)参照)。 (13) Furthermore, the (6) to step (11) again, by repeating further (including via holes 7) the upper layer of the interlayer resin insulating layer 2 and the conductor circuit 5 and is formed, a multilayer wiring board obtained (see FIG. 18 (a) ~ FIG 19 (a)). なお、バイアホールを形成するためのめっきレジスト非形成部分の形状は、平面視形状が円形で、その直径が150μmであり、形成したバイアホールは、その形状が上面が窪んだ形状であり、そのランド径が35μmである。 The shape of the plating resist non-forming portion for forming a via hole, is circular plan view shape, and its diameter is 150 [mu] m, the formed via hole is its shape recessed upper surfaces, the land diameter is 35μm.
また、この繰り返し工程において、電解めっき液としては、上記(10)の工程で用いた電解めっき液に代えて、実施例1の(13)の工程で用いた電解めっきを使用した。 Further, in this repeated process, the electroplating solution, in place of the electrolytic plating solution used in the process (10), and using an electrolytic plating used in the process of Example 1 (13).
また、この工程で形成したバイアホールと隣接する導体回路との距離は50μmである。 The distance between the conductor circuits neighboring the via-hole formed in this process is 50 [mu] m.
【0141】 [0141]
(14)次に、実施例1の(24)〜(27)の工程と同様にして半田バンプを備えた多層プリント配線板を得た(図19(b)参照)。 (14) Next, to obtain a multilayer printed circuit board comprising the solder bumps in a manner similar to the procedure of Example 1 (24) - (27) (see FIG. 19 (b)).
【0142】 [0142]
(実施例5) (Example 5)
実施例4の(9)の工程において、バイアホールを形成するためのめっきレジスト非形成部分の形状を、平面視形状が円形で、その直径が250μmである形状とした以外は、実施例4と同様にして多層プリント配線板を製造した。 In the process of Example 4 (9), the shape of the plating resist non-forming portion for forming the via hole, in the plan view shape round, except that its diameter is the shape is 250 [mu] m, as in Example 4 a multilayer printed circuit board was manufactured in the same manner. その結果、スタックビア構造に形成されたバイアホールのうちの最下層および内層のバイアホールのランド径が85μmで、最外層のバイアホールのランド径が35μmの多層プリント配線板を得た(図20(a)参照)。 As a result, land diameter of the lowermost and the inner layer of the via hole of the via holes formed in the stacked via structure with 85 .mu.m, land diameter of the outermost layer of the via hole to obtain a multilayer printed wiring board 35 [mu] m (FIG. 20 (a) see). 従って、本実施例で製造した多層プリント配線板では、最下層および内層のバイアホールのランドが拡大形成されている。 Therefore, in the multilayer printed wiring board produced in this example, bottom layer and the inner layer of the via hole land is enlarged form.
【0143】 [0143]
(実施例6) (Example 6)
実施例4の(9)の工程において、バイアホールを形成するためのめっきレジスト非形成部分を、平面視形状が直径200μmの円形で、バイアホールの最大ランド径が85μmとなるような形状に形成し、実施例の(12)の工程において、バイアホールを形成するためのめっきレジスト非形成部分を、平面視形状が直径200μmの円形で、バイアホールの最大ランド径が85μmで、かつ、最大ランド径を有する方向が、上記(9)の工程で形成した最大ランド径を有する方向と反対方向となるような形状に形成した以外は、実施例4と同様にして多層プリント配線板を製造した。 Formed in the step of Example 4 (9), the plating resist non-forming portion for forming the via hole, a shape such that the plan view shape with a circular diameter of 200 [mu] m, the maximum land diameter of the via hole becomes 85μm and, in the step (12) of example, the plating resist non-forming portion for forming the via hole, a circular plan view shape diameter 200 [mu] m, the maximum land diameter of the via hole at 85 .mu.m, and the maximum land direction having a diameter, except for forming a shape such that the direction having the maximum land diameter formed in the process (9) and the opposite direction, a multilayer printed circuit board was manufactured in the same manner as in example 4.
【0144】 [0144]
その結果、スタックビア構造に形成されたバイアホールのうちの最下層と内層とのバイアホールランド径が、最大ランド径85μmで、最小ランド径35μmで、かつ、最大ランド径を有する方向が、最下層のバイアホールと内層のバイアホールとで互いに反対方向である多層プリント配線板を得た(図20(b)参照)。 As a result, the via hole land diameters of the lowermost layer and the inner layer of the via hole formed in the stacked via structure, the maximum land diameter 85 .mu.m, a minimum land diameter 35 [mu] m, and the direction having the maximum land diameter, most to obtain a multilayer printed circuit board in the opposite direction to each other in the lower via holes and the inner layer of the via hole (see FIG. 20 (b)). 従って、本実施例で製造した多層プリント配線板では、最下層および内層のバイアホールのランドが拡大形成されている。 Therefore, in the multilayer printed wiring board produced in this example, bottom layer and the inner layer of the via hole land is enlarged form.
【0145】 [0145]
(比較例1) (Comparative Example 1)
スタックビア構造を有するバイアホールにおいて、そのランド径が全て35μmとなるようにした以外は、実施例2と同様にして多層プリント配線板を製造した。 In the via-hole having the stack via structure, except that as the land diameter are all 35 [mu] m, a multilayer printed circuit board was manufactured in the same manner as in Example 2.
【0146】 [0146]
(比較例2) (Comparative Example 2)
スタックビア構造を有するバイアホールにおいて、そのランド径が全て35μmとなるようにした以外は、実施例4と同様にして多層プリント配線板を製造した。 Stack via structure wo with via holes Nioite, the land diameter moth all 35μm door becomes Yo similar to other mussel teeth, Example 4 door similar to two to hand multi-layer printed wiring board Wo production and other.
【0147】 [0147]
実施例1〜6および比較例1、2で得られた多層プリント配線板について、ヒートサイクル試験前後のスタックビア構造を有するバイアホールの断面の形状観察、および、導通試験を行った。 Multilayer printed wiring board obtained in Examples 1 to 6 and Comparative Examples 1 and 2, the cross section of the shape observation of the via hole having the stack via structure before and after the heat cycle test, and were subjected to continuity test.
【0148】 [0148]
評価方法 Evaluation method
(1)ヒートサイクル試験−65℃で3分間および130℃で3分間放置するサイクルを1000サイクル繰り返した。 (1) heat cycle test -65 ℃ de 3 Funkan and 130 ℃ de 3 Funkan left to cycle wo 1000 cycle repeated other.
(2)導通試験多層プリント配線板を製造した後、上記ヒートサイクル試験前後にチェッカを用いて導通試験を行い、モニターに表示された結果から導通状態を評価した。 (2) continuity test multi-layer printed wiring board Wo production and other post, the above-mentioned heat cycle test before and after a two-checker wo using hand continuity test wo do, monitor two displayed other result scolded conduction state Wo evaluated other.
【0149】 [0149]
(3)形状観察多層プリント配線板を製造した後、上記ヒートサイクル試験前後に、スタックビア構造を有するバイアホールを通るように多層プリント配線板を切断し、その断面を倍率100〜400倍の光学顕微鏡を用いて観察した。 (3) after producing the shape observation multilayer printed circuit board, before and after the heat cycle test, cutting the multilayer printed wiring board so as to pass through the via holes having the stack via structure, an optical cross section thereof magnification 100-400 times It was observed using a microscope.
【0150】 [0150]
その結果、実施例1〜6の多層プリント配線板では、ヒートサイクル試験前後で、短絡や断線は発生しておらず、導通状態は良好であった。 As a result, the multilayer printed wiring board of Example 1-6, before and after the heat cycle test, short circuit or disconnection does not occur, the conducting state was good. また、断面の形状観察においては、層間樹脂絶縁層でのクラックの発生や、層間樹脂絶縁層とバイアホールとの間での剥離の発生は観察されなかった。 In the cross-sectional shape observation, generation of cracks in the interlayer resin insulating layer, the occurrence of delamination between the interlayer resin insulating layer and the via-hole was observed.
【0151】 [0151]
一方、比較例1および2の多層プリント配線板では、ヒートサイクル試験後に、短絡や断線に起因する導通不良が発生していた。 On the other hand, in the multilayer printed wiring board of Comparative Example 1 and 2, after the heat cycle test, conduction failure has occurred due to a short circuit or disconnection.
断面の形状観察においては、ヒートサイクル試験後に、最外層のバイアホールとこれに隣接する導体回路との間の導体回路非形成領域の下方領域にクラックが発生しており、また、層間樹脂絶縁層とバイアホールとの間で剥離が発生していた。 In cross-section shape observation, after the heat cycle test, and cracks occur in the lower region of the conductor circuit formed area between the outermost layer of the via hole and the conductor circuit adjacent thereto, also, the interlayer resin insulating layer peeling between the via hole was generated with.
【0152】 [0152]
【発明の効果】 【Effect of the invention】
以上説明したように、第一の本発明の多層プリント配線板では、階層の異なるバイアホール同士がスタックビア構造となるように形成されており、加えて、スタックビア構造のバイアホールが内層スルーホールのランド上に積層されているため、導体回路の配線距離が短く、信号電送時間を短縮することができるともに、導体回路の設計の自由度が向上するため、高密度配線により対応し易くなる。 As described above, in the multilayer printed circuit board according to the first aspect of the present invention are formed as via holes to each other with different hierarchy is stacked via structure, in addition, via holes lining the through-hole of the stacked via structure because it is laminated on the lands, short wiring distance of the conductor circuits, both can be shortened signal electrical transmission time, since the degree of freedom in design of the conductor circuits is improved, easily compatible with high-density wiring.
また、上記多層プリント配線板において、階層の異なるバイアホールのうちの少なくとも一つは、そのランドが、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域を補強するように拡大して形成されている。 Further, in the multilayer printed circuit board, at least one of the different via-holes in the hierarchy, the lands, enlarged so as to reinforce the conductor circuit formed area formed around the via hole of the stack via structure It is formed Te. そのため、拡大形成されたランドを有するバイアホールが、層間樹脂絶縁層の補強材として役割を果たすこととなり、層間樹脂絶縁層の機械的強度が向上し、特に、バイアホール近傍の層間樹脂絶縁層でクラックが発生しにくい。 Therefore, the via hole having the enlarged form lands, will serve as a reinforcing material for the interlaminar resin insulating layer, it can improve the mechanical strength of the interlaminar resin insulating layer, in particular, an interlayer resin insulating layer in the vicinity via hole crack is unlikely to occur.
【0153】 [0153]
また、第二の本発明の多層プリント配線板では、階層の異なるバイアホール同士がスタックビア構造となるように形成されており、加えて、スタックビア構造のバイアホールが内層スルーホール上に蓋めっき層を解して積層されているため、導体回路の配線距離が短く、信号電送時間を短縮することができるともに、導体回路の設計の自由度が向上するため、高密度配線により対応し易くなる。 Further, in the multilayer printed circuit board according to the second aspect of the present invention, the hierarchy of which different via holes to each other is formed to have a stacked via structure, in addition, via holes of the stacked via structure is plated cover over the inner through-hole because it is stacked construed layers, short wiring distance of the conductor circuits, both can be shortened signal electrical transmission time, since the degree of freedom in design of the conductor circuits is improved, easily accommodated by density wiring .
また、上記多層プリント配線板において、階層の異なるバイアホールのうちの少なくとも一つは、そのランドが、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域を補強するように拡大して形成されている。 Further, in the multilayer printed circuit board, at least one of the different via-holes in the hierarchy, the lands, enlarged so as to reinforce the conductor circuit formed area formed around the via hole of the stack via structure It is formed Te. そのため、拡大形成されたランドを有するバイアホールが、層間樹脂絶縁層の補強材として役割を果たすこととなり、層間樹脂絶縁層の機械的強度が向上し、特に、バイアホール近傍の層間樹脂絶縁層でクラックが発生しにくい。 Therefore, the via hole having the enlarged form lands, will serve as a reinforcing material for the interlaminar resin insulating layer, it can improve the mechanical strength of the interlaminar resin insulating layer, in particular, an interlayer resin insulating layer in the vicinity via hole crack is unlikely to occur.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】(a)は、第一の本発明の多層プリント配線板の一実施形態の一部を模式的に示す部分断面図であり、(b)は、(a)に示した多層プリント配線板のバイアホールを模式的に示す斜視図である。 1 (a) is a partial cross-sectional view schematically showing a part of a first embodiment of the multilayer printed wiring board of the present invention, (b) is a multilayer printed as shown in (a) a via hole of the wiring board is a perspective view schematically showing.
【図2】(a)は、第一の本発明の多層プリント配線板の一実施形態の一部を模式的に示す部分断面図であり、(b)は、(a)に示した多層プリント配線板のバイアホールを模式的に示す斜視図である。 2 (a) is a partial cross-sectional view schematically showing a part of a first embodiment of the multilayer printed wiring board of the present invention, (b) is a multilayer printed as shown in (a) a via hole of the wiring board is a perspective view schematically showing.
【図3】(a)は、第一の本発明の多層プリント配線板の一実施形態の一部を模式的に示す部分断面図であり、(b)は、(a)に示した多層プリント配線板のバイアホールを模式的に示す斜視図である。 3 (a) is a partial cross-sectional view schematically showing a part of a first embodiment of the multilayer printed wiring board of the present invention, (b) is a multilayer printed as shown in (a) a via hole of the wiring board is a perspective view schematically showing.
【図4】第二の本発明の多層プリント配線板の一実施形態の一部を模式的に示す部分断面図である。 4 is a partial cross-sectional view schematically showing a part of a second embodiment of the multilayer printed wiring board of the present invention.
【図5】(a)〜(e)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [5] (a) ~ (e) are cross-sectional views schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図6】(a)〜(d)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 6 (a) ~ (d) are cross-sectional views schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図7】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 7 (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図8】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 8 (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図9】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 9 (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図10】(a)、(b)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [10] (a), (b) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図11】(a)、(b)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 11 (a), (b) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図12】(a)〜(e)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [12] (a) ~ (e) are cross-sectional views schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図13】(a)〜(d)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 13 (a) ~ (d) are cross-sectional views schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図14】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [14] (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図15】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [15] (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図16】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [16] (a) ~ (c) leaf, the present invention Roh multi-layer printed wiring board wo manufacturing to process Roh part wo model formula target two shows cross-section Figure out there.
【図17】(a)〜(c)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 17] (a) ~ (c) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図18】(a)、(b)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 [18] (a), (b) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図19】(a)、(b)は、本発明の多層プリント配線板を製造する工程の一部を模式的に示す断面図である。 19 (a), (b) is a cross-sectional view schematically showing a part of a process for manufacturing a multilayer printed wiring board of the present invention.
【図20】(a)、(b)は、それぞれ本発明の多層プリント配線板の一例を模式的に示す断面図である。 [Figure 20] (a), (b) is a sectional view schematically showing an example of a multilayer printed circuit board according to the present invention, respectively.
【図21】(a)は、従来の多層プリント配線板の一例を模式的に示す断面図であり、(b)は、(a)に示した多層プリント配線板のバイアホールを模式的に示す斜視図である。 [Figure 21 (a) is a sectional view schematically showing an example of a conventional multilayer printed wiring board, (b), the via holes of multilayer printed wiring board shown schematically shown in (a) it is a perspective view.
【符号の説明】 DESCRIPTION OF SYMBOLS
1 基板2 層間樹脂絶縁層3 めっきレジスト4 下層導体回路5 導体回路6 バイアホール用開口7 バイアホール9a 外層スルーホール9b 内層スルーホール12 薄膜導体層13 電解めっき膜10a 外層樹脂充填材10b 外層樹脂充填材11 蓋めっき層14 ソルダーレジスト層17 半田バンプ 1 substrate 2 interlayer resin insulation layer 3 plating resist 4 lower conductor circuit 5 conductor circuit 6 via holes use the opening 7 via hole 9a outer layer through-hole 9b the inner layer through-hole 12 thin film conductor layer 13 electrolytic plating film 10a outer layer resin-filled wood 10b outer layer resin filling Material 11 cover plated layer 14 solder resist layer 17 solder bump

Claims (4)

  1. 基板上に、導体回路と層間樹脂絶縁層とが順次積層され、前記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続されるとともに、少なくとも前記基板を挟んだ導体回路間がスルーホールを介して接続された多層プリント配線板であって、 On a substrate, it is stacked and the conductor circuit and the interlayer resin insulating layer sequentially, the interlayer with the resin insulating layer conductor circuits sandwiching a is connected via a via hole, conductor circuits sandwiching at least the substrate through a multilayer printed circuit board connected through the holes,
    前記スルーホールは、前記基板の貫通孔壁面に形成された外層スルーホールと、前記外層スルーホールの内部に外層樹脂充填材層を介して形成された内層スルーホールとからなる同軸スルーホールであり、 The through hole, an outer layer through holes formed in the through-hole wall face of the substrate, a coaxial through hole consisting of an inner layer through holes formed through the outer layer resin filler layer inside the outer layer through hole,
    前記バイアホールのうち、階層の異なるバイアホール同士は、スタックビア構造となるように形成されるとともに、前記階層の異なるバイアホールのうちの少なくとも1つは、そのランドが、前記スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域に拡大して形成されており、 Wherein among the via holes, different via holes each other in the hierarchy, while being formed so as to be stacked via structure, at least one of the different via-holes of the hierarchy, the lands, vias of the stacked via structure is formed by enlarging the conductor circuit formed area formed around the hole,
    前記スタックビア構造を有するバイアホールは、前記内層スルーホールのランド上に積層されており、 Via holes having the stack via structure is laminated on the lands of the inner through-hole,
    前記バイアホールは、電解めっきにより層間樹脂絶縁層内に形成されたフィールドビアであることを特徴とする多層プリント配線板。 The via holes, the multilayer printed wiring board, characterized in that the electrolytic plating is a field vias formed in the interlayer resin insulating layer.
  2. 基板上に、導体回路と層間樹脂絶縁層とが順次積層され、前記層間樹脂絶縁層を挟んだ導体回路間がバイアホールを介して接続されるとともに、少なくとも前記基板を挟んだ導体回路間がスルーホールを介して接続された多層プリント配線板であって、 On a substrate, it is stacked and the conductor circuit and the interlayer resin insulating layer sequentially, the interlayer with the resin insulating layer conductor circuits sandwiching a is connected via a via hole, conductor circuits sandwiching at least the substrate through a multilayer printed circuit board connected through the holes,
    前記スルーホールは、前記基板の貫通孔壁面に形成された外層スルーホールと、前記外層スルーホールの内部に外層樹脂充填材層を介して形成された内層スルーホールとからなる同軸スルーホールであるとともに、その内層スルーホール上には蓋めっき層が形成されており、 The through hole, an outer layer through holes formed in the through-hole wall face of the substrate, with a coaxial through hole consisting of an inner layer through holes formed through the outer layer resin filler layer inside the outer layer through hole , its over the inner layer through holes and cover plated layer is formed,
    前記バイアホールのうち、階層の異なるバイアホール同士は、スタックビア構造となるように形成されるとともに、前記階層の異なるバイアホールのうちの少なくとも1つは、そのランドが、前記スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域に拡大して形成されており、 Wherein among the via holes, different via holes each other in the hierarchy, while being formed so as to be stacked via structure, at least one of the different via-holes of the hierarchy, the lands, vias of the stacked via structure is formed by enlarging the conductor circuit formed area formed around the hole,
    前記スタックビア構造を有するバイアホールは、前記蓋めっき層上に積層されており、 Via holes having the stack via structure is laminated on the plated cover layer,
    前記バイアホールは、電解めっきにより層間樹脂絶縁層内に形成されたフィールドビアであることを特徴とする多層プリント配線板。 The via holes, the multilayer printed wiring board, characterized in that the electrolytic plating is a field vias formed in the interlayer resin insulating layer.
  3. 前記外層スルーホールは、前記基板のみを挟んだ導体回路間を接続し、前記内層スルーホールは、前記基板と前記層間樹脂絶縁層とを挟んだ導体回路間を接続する請求項1または2に記載の多層プリント配線板。 The outer layer through hole connects conductor circuits sandwiching the substrate only, the inner through hole, according to claim 1 or 2 for connecting the conductor circuits sandwiching the said substrate and said interlayer resin insulating layer multi-layer printed wiring board.
  4. 拡大して形成されたバイアホールのランドの一部は、スタックビア構造のバイアホールの周囲に形成された導体回路非形成領域を平面視した際に、前記導体回路非形成領域の幅の1/2以上の領域に存在している請求項1〜3のいずれか1に記載の多層プリント配線板。 Some of the expanding of the via hole formed by land, the conductor circuit formed area formed around the via hole of the stack via structure in a plan view, the width of the conductor circuit non-forming region 1 / multilayer printed wiring board according to any one of claims 1-3 are present in two or more regions.
JP2001075868A 2001-03-16 2001-03-16 Multi-layer printed wiring board Active JP4698046B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001075868A JP4698046B2 (en) 2001-03-16 2001-03-16 Multi-layer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001075868A JP4698046B2 (en) 2001-03-16 2001-03-16 Multi-layer printed wiring board

Publications (2)

Publication Number Publication Date
JP2002280740A true JP2002280740A (en) 2002-09-27
JP4698046B2 true JP4698046B2 (en) 2011-06-08

Family

ID=18932885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001075868A Active JP4698046B2 (en) 2001-03-16 2001-03-16 Multi-layer printed wiring board

Country Status (1)

Country Link
JP (1) JP4698046B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271697B2 (en) * 2004-12-07 2007-09-18 Multi-Fineline Electronix Miniature circuitry and inductive components and methods for manufacturing same
JP2007027451A (en) * 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd Circuit board and its manufacturing method
JP5313202B2 (en) * 2010-04-30 2013-10-09 日本メクトロン株式会社 Build-up multilayer printed wiring board and its manufacturing method
JP2015038909A (en) * 2012-07-13 2015-02-26 イビデン株式会社 Wiring board and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218645A (en) * 1992-02-05 1993-08-27 Ngk Insulators Ltd Manufacture of thin multilayer wiring board
JPH07273455A (en) * 1994-03-30 1995-10-20 Oki Electric Ind Co Ltd Ceramic multilayer substrate and manufacturing method thereof
JPH0923065A (en) * 1995-07-05 1997-01-21 Hitachi Ltd Thin film multilayered wiring board and its manufacture
JP2000004080A (en) * 1998-06-16 2000-01-07 Hitachi Aic Inc Thin film multilayer printed wiring board
JP2000165046A (en) * 1998-09-24 2000-06-16 Ibiden Co Ltd Multilayer built-up wiring board
JP2000244127A (en) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd Wiring board and its manufacture
JP2000252595A (en) * 1999-03-02 2000-09-14 Ibiden Co Ltd Multilayer wiring structure and substrate for mounting semiconductor
JP2000323841A (en) * 1999-05-12 2000-11-24 Meiko:Kk Multilayer circuit board and manufacture thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218645A (en) * 1992-02-05 1993-08-27 Ngk Insulators Ltd Manufacture of thin multilayer wiring board
JPH07273455A (en) * 1994-03-30 1995-10-20 Oki Electric Ind Co Ltd Ceramic multilayer substrate and manufacturing method thereof
JPH0923065A (en) * 1995-07-05 1997-01-21 Hitachi Ltd Thin film multilayered wiring board and its manufacture
JP2000004080A (en) * 1998-06-16 2000-01-07 Hitachi Aic Inc Thin film multilayer printed wiring board
JP2000165046A (en) * 1998-09-24 2000-06-16 Ibiden Co Ltd Multilayer built-up wiring board
JP2000244127A (en) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd Wiring board and its manufacture
JP2000252595A (en) * 1999-03-02 2000-09-14 Ibiden Co Ltd Multilayer wiring structure and substrate for mounting semiconductor
JP2000323841A (en) * 1999-05-12 2000-11-24 Meiko:Kk Multilayer circuit board and manufacture thereof

Also Published As

Publication number Publication date Type
JP2002280740A (en) 2002-09-27 application

Similar Documents

Publication Publication Date Title
US6376052B1 (en) Multilayer printed wiring board and its production process, resin composition for filling through-hole
US6407345B1 (en) Printed circuit board and method of production thereof
US6248428B1 (en) Adhesive for electroless plating, raw material composition for preparing adhesive for electroless plating and printed wiring board
US20040226745A1 (en) Electroplating solution, method for manufacturing multilayer printed circuit board using the same solution, and multilayer printed circuit board
US6242079B1 (en) Printed wiring board and method for manufacturing the same
US6930258B1 (en) Multilayer printed wiring board and method of producing multilayer printed wiring board
US20040025333A1 (en) Multilayered printed circuit board and manufacturing method therefor
US7371974B2 (en) Multilayer printed wiring board
US6828510B1 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
US20100006334A1 (en) Printed wiring board and method for manufacturing the same
JP2001352141A (en) Printed wiring board and method for manufacturing the same
US20090218125A1 (en) Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JPH11172457A (en) Adhesive for electroless planting and multilayered printed wiring board
JP2002271033A (en) Printed wiring board and manufacturing method therefor
JP2005167141A (en) Method of manufacturing printed wiring board and multilayer printed wiring board
US20070273047A1 (en) Printed wiring board and manufacturing method thereof
JP2001332437A (en) Capacitor and multilayered printed wiring board
JP2000101247A (en) Multilayer built-up wiring board
US20090000812A1 (en) Multilayer printed wiring board
JP2002271034A (en) Printed wiring board and manufacturing method therefor
JP2002076618A (en) Method for manufacturing multilayer printed circuit board
JP2000068650A (en) Multi-layered printed wiring board
JP2002374066A (en) Method for manufacturing multilayered printed circuit substrate
JP2003023253A (en) Multilayered printed wiring board
JP2002203735A (en) Capacitor, multilayered printed wiring board, and method of manufacturing the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110301

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250