JP4693619B2 - Method for manufacturing substrate having conductive layer and method for manufacturing semiconductor device - Google Patents

Method for manufacturing substrate having conductive layer and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP4693619B2
JP4693619B2 JP2005361964A JP2005361964A JP4693619B2 JP 4693619 B2 JP4693619 B2 JP 4693619B2 JP 2005361964 A JP2005361964 A JP 2005361964A JP 2005361964 A JP2005361964 A JP 2005361964A JP 4693619 B2 JP4693619 B2 JP 4693619B2
Authority
JP
Japan
Prior art keywords
layer
conductive
composition
conductive particles
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005361964A
Other languages
Japanese (ja)
Other versions
JP2006196883A5 (en
JP2006196883A (en
Inventor
厳 藤井
将文 森末
博信 小路
純矢 丸山
浩二 大力
智幸 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005361964A priority Critical patent/JP4693619B2/en
Publication of JP2006196883A publication Critical patent/JP2006196883A/en
Publication of JP2006196883A5 publication Critical patent/JP2006196883A5/ja
Application granted granted Critical
Publication of JP4693619B2 publication Critical patent/JP4693619B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、無線チップ、無線タグ、無線IC、RFIDタグ、ICタグなどの、無線によるデータを双方向で送受信をするための半導体装置のアンテナや配線などの導電層を備えた基板及びその作製方法に関する。また、本発明は、無線にてデータを双方向で送受信するためのアンテナを有する半導体装置の作製方法に関する。   The present invention relates to a substrate provided with a conductive layer such as an antenna or wiring of a semiconductor device for bidirectional transmission / reception of wireless data, such as a wireless chip, a wireless tag, a wireless IC, an RFID tag, an IC tag, and the like. Regarding the method. The present invention also relates to a method for manufacturing a semiconductor device having an antenna for wirelessly transmitting and receiving data bidirectionally.

近年、無線タグ、ICタグ、非接触型のICカードのように、データを無線で送受信する機能を持ったICの開発が盛んに進められている。ICタグ、非接触型のICカードには、無線でデータを送受信するためのアンテナが必要になる。アンテナは、埋込巻線を埋め込む手法、印刷法、導電性薄膜をエッチングする方法、メッキ方式等の手法により形成されている。また、印刷法は、スループットが高いことから、広く用いられている。   In recent years, development of an IC having a function of transmitting and receiving data wirelessly, such as a wireless tag, an IC tag, and a non-contact type IC card, has been actively promoted. An IC tag and a non-contact type IC card require an antenna for transmitting and receiving data wirelessly. The antenna is formed by a technique such as a method of embedding an embedded winding, a printing method, a method of etching a conductive thin film, or a plating method. The printing method is widely used because of its high throughput.

また、アンテナがリーダライタで共振したときに発生する起電力は、アンテナのコイルの巻数、面積、コイルとリーダライタとの間で送受信される電磁波の周波数等に依存する。このとき起電力が高い時の周波数を共振周波数といい、共振周波数は、コイルのインダクタンス、容量に依存する。また、コイルのインダクタンスは、コイルの大きさ、形状、巻き数、隣接するコイル間の距離など、コイルの形態に依存するが、特にコイルの長さに比例し、隣接するコイル間の距離に反比例する。   In addition, the electromotive force generated when the antenna resonates with the reader / writer depends on the number of turns and the area of the coil of the antenna, the frequency of electromagnetic waves transmitted and received between the coil and the reader / writer, and the like. At this time, the frequency when the electromotive force is high is called a resonance frequency, and the resonance frequency depends on the inductance and capacitance of the coil. In addition, the inductance of the coil depends on the coil configuration, such as the coil size, shape, number of turns, and distance between adjacent coils, but is particularly proportional to the length of the coil and inversely proportional to the distance between adjacent coils. To do.

しかしながら、スクリーン印刷によって導電性ペーストを用いた印刷を基板上に行なう場合、マスクの開口部を充填する導電性ペーストは、マスクの開口部から広がり、はみ出てしまう。このマスク開口部からの導電性ペーストのはみ出しが原因となり、図16(A)の導電性ペーストの断面図に示すように、導電性ペースト1601の外周領域(エッジ部)1602が小さな傾斜角(テーパー角)を有してしまう。このような導電性ペーストを焼成して形成される導電層は、隣接する部分で短絡してしまい、歩留まりが低下するという問題があった。   However, when printing using a conductive paste is performed on a substrate by screen printing, the conductive paste filling the opening of the mask spreads out of the opening of the mask and protrudes. Due to the protrusion of the conductive paste from the mask opening, as shown in the sectional view of the conductive paste in FIG. 16A, the outer peripheral region (edge portion) 1602 of the conductive paste 1601 has a small inclination angle (taper). Corner). A conductive layer formed by baking such a conductive paste has a problem that a short circuit occurs at an adjacent portion, resulting in a decrease in yield.

また、スクリーン印刷法においては、メッシュ状のマスクの開口部を充填する導電性ペースト同士が接して繋がり、線状のペーストとなる。このため、開口部を充填したペーストの領域1611と、領域1611に接続したペーストの領域1612とでは、図16(B)導電性ペーストの上面図に示すように、隣接する導電性ペースト同士の間隔1613が異なる。このようなペーストを焼成してアンテナとして用いる導電層を形成すると、アンテナのインダクタンスが隣接する導電性ペースト同士の間隔が均等である場合と異なり、共振周波数の低下と、それに伴う起電力の低下が生じるという問題があった。   In the screen printing method, the conductive paste filling the openings of the mesh-like mask are in contact with each other to form a linear paste. Therefore, in the paste region 1611 filling the opening and the paste region 1612 connected to the region 1611, as shown in the top view of the conductive paste in FIG. 1613 is different. When such a paste is baked to form a conductive layer used as an antenna, the resonant frequency is lowered and the electromotive force is lowered accordingly, unlike the case where the distance between adjacent conductive pastes having the same antenna inductance is equal. There was a problem that occurred.

また、導電性ペーストの線幅が狭い領域1612では、導電性ペーストは分離されやすく、歩留まりの低下を招くという問題がある。更には、導電性ペーストの粘度によっては、導電層の膜厚が薄いため、抵抗が高くなるという問題がある。これを回避する手法として、導電性ペーストを用いた印刷を複数回行なう方法が挙げられるが、工程数が増大するとともに、隣接する導電性ペーストが繋がってしまい、後に形成される導電層の短絡の原因となる。   In the region 1612 where the line width of the conductive paste is narrow, there is a problem in that the conductive paste is easily separated, resulting in a decrease in yield. Further, depending on the viscosity of the conductive paste, there is a problem that the resistance is increased because the conductive layer is thin. As a method for avoiding this, there is a method of performing printing using a conductive paste a plurality of times. However, as the number of steps increases, adjacent conductive pastes are connected, and a conductive layer formed later is short-circuited. Cause.

そこで本発明は、隣接する導電層の間隔を制御することが可能な導電層を有する基板の作製方法を提供する。また、導電層の幅や厚みの制御が可能で、特に、幅が細く且つ厚みのある導電層を有する基板の作製方法を提供する。また、インダクタンスのバラツキが少なく、起電力の高いアンテナとして機能する導電層を有する基板の作製方法を提供することを課題とする。また、歩留まり高く半導体装置を作製する方法を提供することを課題とする。   Therefore, the present invention provides a method for manufacturing a substrate having a conductive layer capable of controlling the interval between adjacent conductive layers. In addition, the present invention provides a method for manufacturing a substrate which can control the width and thickness of a conductive layer, and in particular has a thin and thick conductive layer. It is another object of the present invention to provide a method for manufacturing a substrate having a conductive layer that functions as an antenna with low inductance variation and high electromotive force. It is another object to provide a method for manufacturing a semiconductor device with high yield.

本発明は、基板上に導電性粒子を有する組成物の塗れ性が低い領域と、導電性粒子を有する組成物の塗れ性が高い領域とを形成し、塗れ性が高い領域に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを要旨とする。   The present invention forms a region having low wettability of a composition having conductive particles on a substrate and a region having high wettability of the composition having conductive particles, and the conductive particles are formed in a region having high wettability. The gist is to form a conductive layer by applying and baking a composition having the same.

本発明の一は、基板上に導電性粒子を有する組成物の塗れ性が低い層を形成し、塗れ性が低い層の一部に光を照射して塗れ性が高い領域を形成し、塗れ性が高い領域に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   One aspect of the present invention is that a layer with low wettability of a composition having conductive particles is formed on a substrate, and a part with low wettability is irradiated with light to form a region with high wettability. A conductive layer is formed by applying and baking a composition having conductive particles in a region having high properties.

また、本発明の一は、基板上に光触媒層を形成し、光触媒層上に導電性粒子を有する組成物の塗れ性が低い層を形成し、塗れ性が低い層の一部に光を照射して塗れ性が高い領域を形成し、塗れ性が高い領域に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   In addition, according to one aspect of the present invention, a photocatalyst layer is formed on a substrate, a layer having low wettability of a composition having conductive particles is formed on the photocatalyst layer, and light is irradiated to a part of the layer having low wettability. Thus, a region with high wettability is formed, and a composition having conductive particles is applied to the region with high wettability and then baked to form a conductive layer.

また、本発明の一は、基板上に所望の形状を有する光触媒層を形成し、所望の形状を有する光触媒層上に導電性粒子を有する組成物の塗れ性が低い層を形成し、塗れ性が低い層に光を照射して塗れ性が高い領域を形成し、塗れ性が高い領域に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   Further, according to one aspect of the present invention, a photocatalyst layer having a desired shape is formed on a substrate, and a layer having low wettability of a composition having conductive particles is formed on the photocatalyst layer having a desired shape. A region having high wettability is formed by irradiating light to a layer having low wettability, and a conductive layer is formed by applying and baking a composition having conductive particles in the region having high wettability.

また、本発明の一は、基板上に無機絶縁層を形成し、無機絶縁層上に所望の形状を有する有機樹脂層を形成し、有機樹脂層に覆われない無機絶縁層の第1の露出部に導電性粒子を有する組成物の塗れ性が低い層を形成し、有機樹脂層を除去した後、導電性粒子を有する組成物の塗れ性が低い層に覆われない無機絶縁層の第2の露出部上に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   According to another aspect of the present invention, an inorganic insulating layer is formed on a substrate, an organic resin layer having a desired shape is formed on the inorganic insulating layer, and the first exposure of the inorganic insulating layer that is not covered with the organic resin layer The second layer of the inorganic insulating layer that is not covered with the layer having low wettability of the composition having conductive particles after forming the layer having low wettability of the composition having conductive particles in the portion and removing the organic resin layer A conductive layer is formed by applying and baking a composition having conductive particles on the exposed portion.

また、本発明の一は、基板上に有機樹脂層を形成し、有機樹脂層上に所望の形状を有する無機絶縁層を形成し、無機絶縁層の表面に、導電性粒子を有する組成物の塗れ性が低い層を形成した後、有機樹脂層上に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   In another aspect of the present invention, an organic resin layer is formed on a substrate, an inorganic insulating layer having a desired shape is formed on the organic resin layer, and a conductive particle is provided on the surface of the inorganic insulating layer. A conductive layer is formed by forming a layer having low wettability and then applying and baking a composition having conductive particles on the organic resin layer.

また、本発明の一は、基板上に導電性粒子を有する組成物の接触角がθである無機絶縁層を形成し、無機絶縁層上に所望の形状を有する有機樹脂層を形成し、無機絶縁層の第1の露出部に、導電性粒子を有する組成物の接触角がθより30度以上大きい層を形成し、有機樹脂層を除去した後、無機絶縁層の第2の露出部上に、導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   In another aspect of the present invention, an inorganic insulating layer having a contact angle θ of a composition having conductive particles is formed on a substrate, an organic resin layer having a desired shape is formed on the inorganic insulating layer, and an inorganic insulating layer is formed. On the first exposed portion of the insulating layer, a layer having a contact angle of the composition having conductive particles of 30 ° or more larger than θ is formed, and after removing the organic resin layer, on the second exposed portion of the inorganic insulating layer In addition, a conductive layer is formed by applying and baking a composition having conductive particles.

また、本発明の一は、基板上に導電性粒子を有する組成物の接触角がθである有機樹脂層を形成し、有機樹脂層上に所望の形状を有する無機絶縁層を形成し、無機絶縁層の表面に、導電性粒子を有する組成物の接触角がθより30度以上大きい層を形成した後、有機樹脂層上に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   In another aspect of the present invention, an organic resin layer having a contact angle θ of a composition having conductive particles is formed on a substrate, an inorganic insulating layer having a desired shape is formed on the organic resin layer, and inorganic On the surface of the insulating layer, a layer having a contact angle of the composition having conductive particles 30 ° or more larger than θ is formed, and then the composition having conductive particles is applied onto the organic resin layer and baked to form a conductive layer. It is characterized by forming.

また、本発明の一は、基板上に半導体素子を形成し、半導体素子を覆い且つ半導体素子のソース領域又はドレイン領域に接続する導電層の一部を露出する絶縁層を形成し、絶縁層及び露出された導電層上に、導電性粒子を有する組成物の塗れ性が低い領域、及び導電性粒子を有する組成物の塗れ性が高い領域を形成し、塗れ性が高い領域に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   According to another aspect of the present invention, a semiconductor element is formed over a substrate, an insulating layer that covers the semiconductor element and exposes a part of a conductive layer connected to a source region or a drain region of the semiconductor element is formed. On the exposed conductive layer, a region having low wettability of the composition having conductive particles and a region having high wettability of the composition having conductive particles are formed, and the conductive particles are formed in the region having high wettability. A conductive layer is formed by applying and baking a composition having the conductive layer.

また、本発明の一は、基板上に半導体素子を形成し、半導体素子を覆い且つ半導体素子のソース領域又はドレイン領域に接続する導電層の一部を露出する絶縁層を形成し、絶縁層及び露出された導電層上に、導電性粒子を有する組成物の塗れ性が低い層を形成し、塗れ性が低い層の一部に光を照射して、導電性粒子を有する組成物の塗れ性が高い領域を形成し、塗れ性が高い領域に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   According to another aspect of the present invention, a semiconductor element is formed over a substrate, an insulating layer that covers the semiconductor element and exposes a part of a conductive layer connected to a source region or a drain region of the semiconductor element is formed. A layer with low wettability of the composition having conductive particles is formed on the exposed conductive layer, and light is applied to a part of the layer with low wettability to wet the composition with conductive particles. A region having a high density is formed, and a composition having conductive particles is applied to a region having a high wettability and baked to form a conductive layer.

また、本発明の一は、基板上に半導体素子を形成し、半導体素子を覆い且つ半導体素子のソース領域又はドレイン領域に接続する導電層の一部を露出する無機絶縁層を形成し、無機絶縁層及び露出された導電層上に所望の形状を有する有機樹脂層を形成し、有機樹脂層に覆われない無機絶縁層の露出部に導電性粒子を有する組成物の塗れ性が低い層を形成し、有機樹脂層を除去した後導電性粒子を有する組成物の塗れ性が低い層に覆われていない無機絶縁層上に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   According to another embodiment of the present invention, a semiconductor element is formed over a substrate, an inorganic insulating layer that covers the semiconductor element and exposes a part of a conductive layer connected to a source region or a drain region of the semiconductor element is formed. An organic resin layer having a desired shape is formed on the layer and the exposed conductive layer, and a layer having low wettability of the composition having conductive particles is formed on the exposed portion of the inorganic insulating layer not covered with the organic resin layer Then, after removing the organic resin layer, the composition having conductive particles is applied on the inorganic insulating layer that is not covered with the layer having low wettability of the composition having conductive particles and baked to form a conductive layer. It is characterized by doing.

また、本発明の一は、基板上に半導体素子を形成し、半導体素子を覆う感光性樹脂層を形成し、感光性樹脂層上に所望の形状を有する無機絶縁層を形成し、無機絶縁層の表面の露出部に導電性粒子を有する組成物の塗れ性が低い層を形成した後、感光性樹脂層の一部を露光し現像して、半導体素子のソース領域又はドレイン領域に接続する導電層の一部を露出し、有機樹脂層上に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   According to another aspect of the present invention, a semiconductor element is formed over a substrate, a photosensitive resin layer covering the semiconductor element is formed, an inorganic insulating layer having a desired shape is formed over the photosensitive resin layer, and an inorganic insulating layer is formed. After forming a layer with low wettability of the composition having conductive particles on the exposed portion of the surface, a portion of the photosensitive resin layer is exposed to light and developed to connect to the source region or drain region of the semiconductor element. A part of the layer is exposed, and a composition having conductive particles is applied onto the organic resin layer and baked to form a conductive layer.

また、本発明の一は、基板上に半導体素子を形成し、半導体素子を覆い、半導体素子のソース領域又はドレイン領域に接続する導電層の一部を露出し、且つ導電性粒子を有する組成物の接触角がθである無機絶縁層を形成し、無機絶縁層及び露出された導電層上に所望の形状を有する有機樹脂層を形成し、無機絶縁層の露出部に導電性粒子を有する組成物の接触角がθより30度以上大きい層を形成し、有機樹脂層を除去した後、無機絶縁層上に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   Another aspect of the present invention is a composition in which a semiconductor element is formed over a substrate, covers the semiconductor element, exposes a part of a conductive layer connected to a source region or a drain region of the semiconductor element, and includes conductive particles. Forming an inorganic insulating layer having a contact angle of θ, forming an organic resin layer having a desired shape on the inorganic insulating layer and the exposed conductive layer, and having conductive particles on the exposed portion of the inorganic insulating layer Forming a layer whose contact angle is 30 degrees or more larger than θ and removing the organic resin layer, and then applying and baking a composition having conductive particles on the inorganic insulating layer to form a conductive layer. Features.

また、本発明の一は、基板上に半導体素子を形成し、半導体素子を覆い、且つ導電性粒子を有する組成物の接触角がθである感光性樹脂層を形成し、感光性樹脂層上に所望の形状を有する無機絶縁層を形成し、無機絶縁層の表面の露出部に導電性粒子を有する組成物接触角がθより30度以上大きい層を形成した後、感光性樹脂層の一部を露光し現像して、半導体素子のソース領域又はドレイン領域に接続する導電層の一部を露出し、感光性樹脂層上に導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする。   According to another aspect of the present invention, a semiconductor element is formed over a substrate, a photosensitive resin layer that covers the semiconductor element and has a contact angle θ of the composition having conductive particles is formed on the photosensitive resin layer. After forming an inorganic insulating layer having a desired shape on the surface of the inorganic insulating layer and forming a layer having a composition contact angle having conductive particles 30 ° or more larger than θ on the exposed portion of the surface of the inorganic insulating layer, A portion of the conductive layer connected to the source region or drain region of the semiconductor element is exposed, and a composition having conductive particles is applied onto the photosensitive resin layer and baked to form a conductive layer. It is characterized by forming.

導電性粒子を有する組成物は、スクリーン印刷、オフセット印刷、凸版印刷、又はグラビア印刷等の印刷法、若しくは液滴吐出法により塗布することが好ましい。また、導電層の代表例として、配線やアンテナなどがあげられる。   The composition having conductive particles is preferably applied by a printing method such as screen printing, offset printing, letterpress printing, or gravure printing, or a droplet discharge method. In addition, as a typical example of the conductive layer, there are a wiring, an antenna, and the like.

また、導電性粒子を有する組成物の塗れ性が低い層を、液滴吐出法、塗布法、若しくは無機絶縁層表面に、アルキル基、フルオロアルキル基、またはフッ化炭素鎖を有する化合物を化学吸着させて形成する。 In addition, a layer having low wettability of a composition having conductive particles may be chemically adsorbed by a droplet discharge method, a coating method, or a compound having an alkyl group, a fluoroalkyl group, or a fluorocarbon chain on the surface of an inorganic insulating layer. Let it form.

また、導電性粒子を有する組成物の接触角が上記θより30度以上大きい層を、液滴吐出法、塗布法、若しくは前記無機絶縁層表面に、アルキル基、フルオロアルキル基、またはフッ化炭素鎖を有する化合物を化学吸着させて形成する。 In addition, a layer having a contact angle of the composition having conductive particles of 30 ° or more larger than θ is formed on the surface of the droplet discharge method, the coating method, or the inorganic insulating layer with an alkyl group, a fluoroalkyl group, or a fluorocarbon. It is formed by chemical adsorption of a compound having a chain.

また、本発明の一は、基板と、基板上に形成される光触媒層と、光触媒層上に形成される導電層とを有することを特徴とする導電層を有する基板である。   Another embodiment of the present invention is a substrate having a conductive layer including a substrate, a photocatalyst layer formed over the substrate, and a conductive layer formed over the photocatalyst layer.

なお、光触媒層の平面形状と、導電層の平面形状とは、異なっていても良い。この場合、導電層の形状と同様のフォトマスクを用いてぬれ性の低い光触媒層が露光され、ぬれ性の低い領域及び高い領域が形成され、ぬれ性の高い領域に導電層が形成される。また、光触媒層及び導電層は、基板の一部上に形成され、且つ同一の平面形状を有してもよい。なお、導電層の代表例として、配線やアンテナなどがあげられる。   Note that the planar shape of the photocatalyst layer may be different from the planar shape of the conductive layer. In this case, the photocatalyst layer with low wettability is exposed using a photomask similar to the shape of the conductive layer, and a low wettability region and a high wettability region are formed, and a conductive layer is formed in the high wettability region. The photocatalyst layer and the conductive layer may be formed on a part of the substrate and have the same planar shape. Note that typical examples of the conductive layer include a wiring and an antenna.

本発明において、導電層を形成する領域の外縁に塗れ性が低い領域を形成するため、当該領域において導電性ペーストが塗れ広がらず、マスクの開口部から導電性ペーストがはみ出ることによって導電層の外周部のテーパー角が小さくなることを抑制することが可能である。このため、導電層の膜厚が均一となる。また、導電性ペーストは、塗れ性が高い領域内を塗れ広がるため、幅や間隔が均一となる。これと同時に、導電層の線幅及び間隔も均一となる。この結果、当該導電層をアンテナに用いることで、インダクタンスのばらつきの少ないアンテナを形成することが出来る。また、起電力の高いアンテナを形成することができる。さらには、特性のバラツキの少ない半導体装置を作製することが可能である。   In the present invention, since a region with low wettability is formed at the outer edge of the region where the conductive layer is formed, the conductive paste is not spread and spreads in the region, and the conductive paste protrudes from the opening of the mask. It is possible to suppress the taper angle of the portion from becoming smaller. For this reason, the film thickness of a conductive layer becomes uniform. In addition, since the conductive paste spreads and spreads in a highly wettable region, the width and interval are uniform. At the same time, the line width and spacing of the conductive layer are also uniform. As a result, an antenna with little variation in inductance can be formed by using the conductive layer for an antenna. In addition, an antenna with high electromotive force can be formed. Further, a semiconductor device with little variation in characteristics can be manufactured.

以下に、本発明の実施形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施形態の記載内容に限定して解釈されるものではない。なお、実施形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of the embodiment. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

(実施形態1)
本実施形態では、基板上にフォトマスクを用いて塗れ性の異なる領域を形成し、塗れ性が高い領域に導電層を形成する工程について、図1を用いて説明する。ここでは、導電層の代表例として、アンテナを用いて説明する。
(Embodiment 1)
In this embodiment, a process of forming regions with different wettability using a photomask on a substrate and forming a conductive layer in a region with high wettability will be described with reference to FIGS. Here, an antenna is used as a representative example of the conductive layer.

図1(B)、(D)、及び(F)は、アンテナを有する基板の斜視図であり、”A”−”B”における断面図を図1(A)、(C)、及び(E)に示す。   FIGS. 1B, 1D, and 1F are perspective views of a substrate having an antenna. FIGS. 1A, 1C, and 1E are cross-sectional views of “A”-“B”. ).

基板100上に、無機絶縁層101を形成し、無機絶縁層101上に塗れ性が低い層102を形成する(図1(A)及び(B)参照)。   An inorganic insulating layer 101 is formed over the substrate 100, and a layer 102 with low wettability is formed over the inorganic insulating layer 101 (see FIGS. 1A and 1B).

基板100としては、ガラス基板、石英基板、アルミナなどのセラミックス等の絶縁物質で形成される基板、プラスチック基板、シリコンウェハ、金属板等を用いることができる。   As the substrate 100, a glass substrate, a quartz substrate, a substrate formed of an insulating material such as ceramics such as alumina, a plastic substrate, a silicon wafer, a metal plate, or the like can be used.

プラスチック基板の代表例としては、PEN(ポリエチレンナフタレート)、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート(PC)、ポリエーテルスルホン(PES)、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリエチレンテレフタレート(PET)、またはポリフタールアミド、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドからなるプラスチック基板、直径数nmの無機粒子が分散された有機材料で形成される基板等が挙げられる。また、基板100は可とう性を有するものでもよい。ここでは、基板100としてポリカーボネートを用いる。   Typical examples of plastic substrates include PEN (polyethylene naphthalate), polypropylene, polypropylene sulfide, polycarbonate (PC), polyethersulfone (PES), polyphenylene sulfide, polyphenylene oxide, polyethylene terephthalate (PET), or polyphthalamide, nylon. , Polyether ether ketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PAR), polybutylene terephthalate (PBT), a plastic substrate made of polyimide, inorganic particles having a diameter of several nm were dispersed Examples include a substrate formed of an organic material. Further, the substrate 100 may be flexible. Here, polycarbonate is used as the substrate 100.

無機絶縁層101としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)、窒化アルミニウム(AlN)などを、CVD法、プラズマCVD法、スパッタリング法等の手法により形成する。ここでは、無機絶縁層101として、スパッタリング法により酸化珪素を有する層を形成する。   Examples of the inorganic insulating layer 101 include silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y), aluminum nitride (AlN), and the like. It is formed by a technique such as CVD, plasma CVD, or sputtering. Here, as the inorganic insulating layer 101, a layer containing silicon oxide is formed by a sputtering method.

塗れ性が低い層102としては、後に塗布される導電性粒子を含む組成物に対して塗れ性が低い層を形成する。塗れ性が低い層102は、アルキル基、またはフルオロアルキル基、フッ化炭素鎖を有する化合物を用いて形成しても良い。   As the layer 102 with low wettability, a layer with low wettability is formed with respect to a composition containing conductive particles to be applied later. The layer 102 with low wettability may be formed using a compound having an alkyl group, a fluoroalkyl group, or a fluorocarbon chain.

また、塗れ性が低い層の組成物の一例として、フッ化炭素鎖を有する有機樹脂(フッ素系樹脂)を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン(PTFE;四フッ化エチレン樹脂)、パーフルオロアルコキシアルカン(PFA;四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂)、パーフルオロエチレンプロペンコーポリマー(PFEP;四フッ化エチレン−六フッ化プロピレン共重合樹脂)、エチレン−テトラフルオロエチレンコポリマー(ETFE;四フッ化エチレン−エチレン共重合樹脂)、ポリビニリデンフルオライド(PVDF;フッ化ビニリデン樹脂)、ポリクロロトリフルオロエチレン(PCTFE;三フッ化塩化エチレン樹脂)、エチレン−クロロトリフルオロエチレンコポリマー(ECTFE;三フッ化塩化エチレン−エチレン共重合樹脂)、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー(TFE−PDD)、ポリビニルフルオライド(PVF;フッ化ビニル樹脂)等を用いることができる。   In addition, as an example of a composition of a layer having low wettability, an organic resin having a fluorocarbon chain (fluorine resin) can be used. Examples of fluorine resins include polytetrafluoroethylene (PTFE; tetrafluoroethylene resin), perfluoroalkoxyalkane (PFA; tetrafluoroethylene perfluoroalkyl vinyl ether copolymer resin), and perfluoroethylene propene copolymer (PFEP; four fluoropolymer). Ethylene-hexafluoropropylene copolymer resin), ethylene-tetrafluoroethylene copolymer (ETFE; tetrafluoroethylene-ethylene copolymer resin), polyvinylidene fluoride (PVDF; vinylidene fluoride resin), polychlorotrifluoroethylene (PCTFE; trifluoroethylene chloride resin), ethylene-chlorotrifluoroethylene copolymer (ECTFE; trifluoroethylene chloride-ethylene copolymer resin), polytetrafluoroethylene-perfluorodioxide Rukoporima (TFE-PDD), polyvinyl fluoride (PVF; a vinyl fluoride resin), or the like can be used.

また、塗れ性が低い層102を形成する化合物の一例としては、Rn−Si−X(4−n)(n=1、2、3)の化学式で表される有機シランが挙げられる。ここで、Rは、フルオロアルキル基やアルキル基などの比較的不活性な基を含む物である。また、Xはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水と縮合反応により結合可能な加水分解基からなる。 An example of a compound that forms the layer 102 with low wettability is an organic silane represented by a chemical formula of Rn—Si—X (4-n) (n = 1, 2, 3). Here, R is a substance containing a relatively inactive group such as a fluoroalkyl group or an alkyl group. X is composed of a hydrolyzable group that can be combined with a hydroxyl group on the substrate surface or adsorbed water by a condensation reaction, such as a halogen, a methoxy group, an ethoxy group, or an acetoxy group.

また、有機シランの一例として、Rにフルオロアルキル基を有するフルオロアルキルシラン(以下、FASという)を用いることができる。FASのRは、(CF)(CF(CH(x:0以上10以下の整数、y:0以上4以下の整数)で表される構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なFASとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(FAS)が挙げられる。 As an example of an organic silane, a fluoroalkylsilane having a fluoroalkyl group in R (hereinafter referred to as FAS) can be used. R of FAS has a structure represented by (CF 3 ) (CF 2 ) x (CH 2 ) y (x: an integer of 0 or more and 10 or less, y: an integer of 0 or more and 4 or less), and a plurality of R Alternatively, when X is bonded to Si, R and X may all be the same or different. Typical FAS includes fluoroalkylsilanes (FAS) such as heptadecafluorotetrahydrodecyltriethoxysilane, heptadecafluorotetrahydrodecyltrichlorosilane, tridecafluorotetrahydrooctyltrichlorosilane, and trifluoropropyltrimethoxysilane.

また、有機シランの一例として、Rにアルキル基を有するアルコキシシランを用いることができる。アルコキシシランとしては、炭素数2〜30のアルコキシシランが好ましい。代表的には、エチルトリエトキシシラン、プロピルトリエトキシシラン、オクチルトリエトキシシラン、デシルトリエトキシシラン、オクタデシルトリエトキシシラン(ODS)、エイコシルトリエトキシシラン、トリアコンチルトリエトキシシランがあげられる。なお、長鎖アルキル基を有するシラン化合物は、特に塗れ性を低下させることが可能であり好ましい。 Further, as an example of an organic silane, alkoxysilane having an alkyl group in R can be used. As alkoxysilane, C2-C30 alkoxysilane is preferable. Typical examples include ethyltriethoxysilane, propyltriethoxysilane, octyltriethoxysilane, decyltriethoxysilane, octadecyltriethoxysilane (ODS), eicosyltriethoxysilane, and triaconyltriethoxysilane. Note that a silane compound having a long-chain alkyl group is particularly preferable because it can reduce paintability.

塗れ性が低い層102を形成する化合物の溶媒としては、nーペンタン、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなどを用いる。   As a solvent for the compound forming the layer 102 having low wettability, n-pentane, n-hexane, n-heptane, n-octane, n-decane, dicyclopentane, benzene, toluene, xylene, durene, indene, tetrahydronaphthalene , Hydrocarbon solvents such as decahydronaphthalene and squalane, tetrahydrofuran, and the like are used.

上記材料を用いて塗れ性が低い層102を形成する場合、上記材料を、液滴吐出法、塗布法等を用いて形成する。また、上記材料を無機絶縁層101表面に化学吸着させて形成しても良い。化学吸着させることで、単分子層を形成することができる。   In the case where the layer 102 with low wettability is formed using the above material, the above material is formed using a droplet discharge method, a coating method, or the like. Alternatively, the above material may be formed by chemical adsorption on the surface of the inorganic insulating layer 101. A monomolecular layer can be formed by chemical adsorption.

塗れ性が低い層102を単分子層で形成すると、後に塗れ性が低い層の一部を分解するとき、短時間で分解することが可能である。また、厚さが均一であるため、むらなく塗れ性が低い層を分解することが可能である。単分子層の形成方法としては、有機シランを有する密閉容器内に基板を設置することで絶縁層表面に有機シランを化学吸着させた後、アルコールで洗浄することで単分子層となり、塗れ性が低い層を形成することが可能である。また、有機シランを有する溶液中に基板を浸漬することで、絶縁層表面に有機シランが化学吸着して単分子層となり、塗れ性が低い層を形成することが可能である。   When the layer 102 with low wettability is formed as a monomolecular layer, when a part of the layer with low wettability is decomposed later, it can be decomposed in a short time. In addition, since the thickness is uniform, it is possible to disassemble a layer having uneven paintability. As a method for forming the monomolecular layer, the substrate is placed in a closed container containing organosilane, and the organosilane is chemically adsorbed on the surface of the insulating layer, and then washed with alcohol to form a monomolecular layer. It is possible to form a low layer. In addition, by immersing the substrate in a solution containing an organic silane, the organic silane is chemically adsorbed on the surface of the insulating layer to form a monomolecular layer, and a layer with low wettability can be formed.

ここでは、塗れ性が低い層102は、FAS試薬を含む密閉容器に基板を封入し、110℃で5分以上加熱して、FASを絶縁層表面に吸着させて形成する。   Here, the layer 102 with low wettability is formed by enclosing a substrate in a sealed container containing an FAS reagent and heating the substrate at 110 ° C. for 5 minutes or more to adsorb FAS onto the surface of the insulating layer.

また、絶縁層を形成し、該表面にフッ素プラズマを照射して塗れ性の低い表面を形成することができる。また、フッ素樹脂で形成される誘電体が設けられた電極を用意し、空気、酸素又は窒素を用いてプラズマ発生させて、絶縁層表面をプラズマ処理して塗れ性が低い層を形成することができる。フッ素系樹脂を誘電体として用いると、絶縁層表面の官能基がフッ素置換され、表面改質が行われ、塗れ性が低下する。   In addition, an insulating layer can be formed, and the surface can be irradiated with fluorine plasma to form a surface with low wettability. Alternatively, an electrode provided with a dielectric formed of a fluororesin is prepared, and plasma is generated using air, oxygen, or nitrogen, and the surface of the insulating layer is subjected to plasma treatment to form a layer with low wettability. it can. When a fluorine-based resin is used as a dielectric, the functional group on the surface of the insulating layer is substituted with fluorine, surface modification is performed, and paintability is reduced.

上記絶縁層の材料として、ポリビニルアルコール(PVA)のような水溶性樹脂をHO等の溶媒に混合した材料を用いることができる。また、PVAと他の水溶性樹脂を組み合わせて使用してもよい。また、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド(ナイロン)、フラン樹脂、ジアリルフタレート樹脂、レジスト等の有機樹脂などを用いることができる。 As a material for the insulating layer, a material obtained by mixing a water-soluble resin such as polyvinyl alcohol (PVA) in a solvent such as H 2 O can be used. Moreover, you may use combining PVA and another water-soluble resin. In addition, organic resins such as acrylic resin, polyimide resin, melamine resin, polyester resin, polycarbonate resin, phenol resin, epoxy resin, polyacetal, polyether, polyurethane, polyamide (nylon), furan resin, diallyl phthalate resin, and resist are used. be able to.

次に、塗れ性が低い層102に、フォトマスク103を用いて光104を照射する。光のエネルギーにより塗れ性が低い層102の一部が露光され、物質の結合が解離され、塗れ性が高い領域112が形成される(図1(C)及び(D)参照)。このとき、塗れ性が高い領域112は、後に形成されるアンテナの形状と同じである。また、光104が照射されなかった領域には、塗れ性が低い領域が残存する。残存した塗れ性が低い領域を、塗れ性が低い領域111と示す。   Next, the layer 102 with low paintability is irradiated with light 104 using a photomask 103. A part of the layer 102 with low wettability is exposed by the energy of light, the bonding of the substance is dissociated, and the region 112 with high wettability is formed (see FIGS. 1C and 1D). At this time, the region 112 with high paintability is the same as the shape of the antenna to be formed later. In addition, a region having low paintability remains in the region not irradiated with the light 104. The remaining low wettability region is referred to as a low wettability region 111.

ここでは、FASの結合の一部を分解する光104として、紫外線を照射する。なお、塗れ性が低い層102とフォトマスク103との間に酸素を充填することが好ましい。酸素に紫外線を照射ことにより、オゾンが発生し、FASの結合をより分解しやすくすることができる。ここで、光の照射源であるランプとフォトマスクとの間には、窒素を充填することが好ましい。窒素を充填した場合、紫外線は窒素には吸収されないのでフォトマスク103及び塗れ性の低い層102に充分な強度を有する紫外線を照射することが可能である。   Here, ultraviolet rays are irradiated as the light 104 for decomposing part of the FAS bond. Note that oxygen is preferably filled between the layer 102 with low wettability and the photomask 103. By irradiating ultraviolet rays to oxygen, ozone is generated, and the bond of FAS can be more easily decomposed. Here, it is preferable to fill nitrogen between a lamp which is an irradiation source of light and a photomask. In the case where nitrogen is filled, ultraviolet rays are not absorbed by nitrogen, so that the photomask 103 and the layer 102 with low wettability can be irradiated with ultraviolet rays having sufficient intensity.

塗れ性が高い領域は、塗れ性が低い領域と比較して導電性粒子を有する組成物の塗れ性が相対的に高い領域のことである。また、導電性粒子を有する組成物の相対的な接触角に関し、塗れ性が高い領域は、導電性粒子を有する組成物の接触角が小さい領域であり、塗れ性が低い領域は、導電性粒子を有する組成物の接触角が大きい領域である。   The region with high wettability is a region with relatively high wettability of the composition having conductive particles compared to the region with low wettability. Regarding the relative contact angle of the composition having conductive particles, the region with high wettability is a region with a small contact angle of the composition with conductive particles, and the region with low wettability is the conductive particle. This is the region where the contact angle of the composition having

また、塗れ性が低い領域の表面における表面エネルギーは相対的に小さい。一方、塗れ性の高い領域の表面における表面エネルギーは、相対的に大きい。   Further, the surface energy on the surface of the region having low paintability is relatively small. On the other hand, the surface energy on the surface of the highly wettable region is relatively large.

接触角が大きい領域の表面では、組成物は広がらず、はじかれる。一方、接触角が小さい領域の表面では、組成物は広がる。本発明においては、塗れ性が高い領域における導電性粒子を有する組成物の接触角(θ1と示す。)と、塗れ性が低い領域における導電性粒子を有する組成物の接触角(θ2と示す。)との差は、30度以上、好ましくは40度以上、170度以下であることが望ましい。即ち、θ2は、θ1より30度以上、好ましくは40度以上で大きく、170度以下より小さいことが望ましい。 On the surface of the region where the contact angle is large, the composition does not spread but is repelled. On the other hand, the composition spreads on the surface of the region having a small contact angle. In the present invention, the contact angle (shown as θ1) of the composition having conductive particles in a highly wettable region and the contact angle (θ2) of the composition having conductive particles in a low wettable region are shown. ) Is 30 degrees or more, preferably 40 degrees or more and 170 degrees or less. That is, θ2 is larger than θ1 by 30 degrees or more, preferably 40 degrees or more, and desirably smaller than 170 degrees or less.

次に、塗れ性が高い領域112に、導電性粒子を有する組成物(以下、導電性ペーストと示す。)を塗布又は吐出、乾燥、焼成して導電層121を形成する(図1(E)及び(F)。)。   Next, a conductive layer 121 is formed by applying or discharging a composition having conductive particles (hereinafter referred to as a conductive paste) to the region 112 with high wettability (hereinafter referred to as a conductive paste), drying, and baking (FIG. 1E). And (F).).

導電性ペーストとしては、径が数nm〜数μmの導電体粒子を溶媒に溶解又は分散させたものを用いる。導電性粒子としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、及びBaのいずれか一つ以上の元素粒子、ハロゲン化銀の微粒子、又は前記元素の分散性ナノ粒子を用いることができる。また、上記導電性粒子には、SiまたはGeが含まれていても良い。また、これらの材料からなる導電層を積層して第1の導電層121を形成することができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤、及び被覆剤として機能する有機樹脂から選ばれた一つ又は複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂(シリコーン)等の有機樹脂が挙げられる。   As the conductive paste, one obtained by dissolving or dispersing conductive particles having a diameter of several nm to several μm in a solvent is used. The conductive particles include one or more elements of Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Zr, and Ba. Grains, silver halide grains, or dispersible nanoparticles of the above elements can be used. The conductive particles may contain Si or Ge. Alternatively, the first conductive layer 121 can be formed by stacking conductive layers formed using these materials. Further, as the organic resin contained in the conductive paste, one or more selected from organic resins that function as a binder, a solvent, a dispersant, and a coating agent for metal particles can be used. Typically, an organic resin such as an epoxy resin or a silicon resin (silicone) can be given.

導電性ペーストは、スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷等の印刷法又は液滴吐出法等を適宜用いて、塗れ性が高い領域112に塗布する。   The conductive paste is applied to the region 112 with high wettability by appropriately using a printing method such as screen (stencil printing), offset (lithographic printing), relief printing, gravure (intaglio printing), or a droplet discharge method.

なお、導電層は、導電性粒子が3次元に不規則に重なり合って形成されている。即ち、3次元凝集体粒子で構成されている。このため、表面は微細な凹凸を有する。また、導電性ペーストの加熱温度及びその時間により、導電性粒子が溶融しその後固化してより大きな粒径を有する導電性粒子を形成する。このときの集合体の大きさは、導電性ペーストの加熱温度及びその時間により増大するため、表面の高低差が大きい層となる。なお、導電性粒子が溶融した領域は、多結晶構造となる場合もある。   Note that the conductive layer is formed by three-dimensionally overlapping conductive particles irregularly. That is, it is composed of three-dimensional aggregate particles. For this reason, the surface has fine unevenness. Also, depending on the heating temperature and time of the conductive paste, the conductive particles melt and then solidify to form conductive particles having a larger particle size. Since the size of the aggregate at this time increases depending on the heating temperature and time of the conductive paste, it becomes a layer having a large surface level difference. Note that the region where the conductive particles are melted may have a polycrystalline structure.

また、加熱温度、雰囲気、時間により導電層には、有機樹脂で形成されるバインダーが残存する。   Further, the binder formed of the organic resin remains in the conductive layer depending on the heating temperature, atmosphere, and time.

ここでは、スクリーン印刷法により塗れ性が高い領域112に導電性ペーストを印刷する。また、導電性ペーストとして、径が数nm〜数十nmの銀粒子を有する組成物を用いる。   Here, the conductive paste is printed on the region 112 with high paintability by screen printing. In addition, a composition having silver particles having a diameter of several nm to several tens of nm is used as the conductive paste.

導電性ペーストの塗布又は吐出領域の外縁には、塗れ性が低い領域111が形成されているため、導電性ペーストが塗れ広がらず、マスクの開口部から導電性ペーストがはみ出ることにより導電層の外周部のテーパーが小さくならないため、導電層の膜厚が均一となる。また、導電性ペーストは、塗れ性が高い領域内を塗れ広がるため、均一な幅となり、隣接する導電層間の短絡を防止することができる。これと同時に、導電層の間隔も均一となる。この結果、起電力の高いアンテナとして機能する導電層を形成することができる。   Since the region 111 having low wettability is formed on the outer edge of the conductive paste application or discharge region, the conductive paste is not spread and spreads, and the conductive paste protrudes from the opening of the mask. Since the taper of the part does not become small, the film thickness of the conductive layer becomes uniform. In addition, since the conductive paste spreads and spreads in a highly wettable region, the conductive paste has a uniform width and can prevent a short circuit between adjacent conductive layers. At the same time, the spacing between the conductive layers becomes uniform. As a result, a conductive layer that functions as an antenna with high electromotive force can be formed.

なお、本発明のアンテナとしては、ループ状の磁界型アンテナ、ダイポール状やモノポール状やパッチ状の電界型アンテナ等を適宜適応することができる。磁界型アンテナは、アンテナの抵抗、インダクタンス、容量、及び周波数にそれぞれ適切な値を用いて設計することが可能である。また、電界型アンテナは、アンテナの長さを1/2λや1/4λ(λは電磁波の波長を示す。)等適宜選択して設計することができる。また、直線偏波、円偏波等を適宜選択して設計することが可能である。 As the antenna of the present invention, a loop-shaped magnetic field antenna, a dipole-shaped, monopole-shaped, or patch-shaped electric field-type antenna can be appropriately applied. A magnetic field antenna can be designed using appropriate values for the resistance, inductance, capacitance, and frequency of the antenna. The electric field antenna can be designed by appropriately selecting the length of the antenna, such as 1 / 2λ or 1 / 4λ (λ represents the wavelength of the electromagnetic wave). Moreover, it is possible to select and design linearly polarized waves, circularly polarized waves, and the like as appropriate.

また、導電性ペーストを液滴吐出法で吐出する場合、低粘度のペーストを用いる。このため、導電層の膜厚が薄いので、ペーストを複数回吐出し焼成することが好ましい。この場合も、塗れ性の低い領域が導電層外縁に形成されるため、導電性ペーストが塗れ広がることはない。この結果、膜厚が厚く抵抗の低いアンテナを形成することが可能である。   In the case where the conductive paste is discharged by a droplet discharge method, a low-viscosity paste is used. For this reason, since the conductive layer is thin, it is preferable to discharge and paste the paste a plurality of times. Also in this case, since the region with low wettability is formed on the outer edge of the conductive layer, the conductive paste is not spread by spreading. As a result, an antenna having a large thickness and low resistance can be formed.

(実施形態2)
本実施形態では、実施形態1と比較して、より効果的に導電層形成領域を形成する工程について、図2を用いて説明する。ここでは、光触媒層を用いて効果的に塗れ性が低い層を露光することを特徴とする。
(Embodiment 2)
In the present embodiment, a process for forming a conductive layer formation region more effectively than in the first embodiment will be described with reference to FIG. Here, it is characterized in that a layer having low paintability is effectively exposed using a photocatalyst layer.

基板100上に光触媒層201を形成し、光触媒層201上に塗れ性が低い層102を形成する(図2(A)参照)。   A photocatalyst layer 201 is formed over the substrate 100, and a layer 102 with low wettability is formed over the photocatalyst layer 201 (see FIG. 2A).

光触媒層201としては、酸化チタン(TiOx)、チタン酸ストロンチウム(SrTiO)などのチタン酸塩(MTiO)、タンタル酸塩(MTaO)、ニオブ酸塩(MNb17)(いずれもMは金属元素)、硫化カドミウム(CdS)、硫化亜鉛(ZnS)、セレン化カドミウム(CdSe)、タンタル酸カリウム(KTaO)、酸化ジルコニウム(ZrO)、酸化ニオブ(Nb)、酸化亜鉛(ZnO)、酸化鉄(Fe)、酸化タングステン(WO)などを用いて形成する。 As the photocatalyst layer 201, titanium oxide (TiOx), titanate (MTiO 3 ) such as strontium titanate (SrTiO 3 ), tantalate (MTaO 3 ), niobate (M 4 Nb 6 O 17 ) (any) M is a metal element), cadmium sulfide (CdS), zinc sulfide (ZnS), cadmium selenide (CdSe), potassium tantalate (KTaO 3 ), zirconium oxide (ZrO 2 ), niobium oxide (Nb 2 O 5 ), It is formed using zinc oxide (ZnO), iron oxide (Fe 2 O 3 ), tungsten oxide (WO 3 ), or the like.

光触媒層201は、スパッタリング法、プラズマCVD法、蒸着法、ゾルゲル法、逆相ミセル法、電気泳動法、スピンコーティング法、液滴吐出法、プラズマスプレー法等を用いて形成する。   The photocatalyst layer 201 is formed using a sputtering method, a plasma CVD method, a vapor deposition method, a sol-gel method, a reversed phase micelle method, an electrophoresis method, a spin coating method, a droplet discharge method, a plasma spray method, or the like.

ここでは、光触媒層201として、ゾルゲル法により酸化チタンを用いてを形成する。   Here, the photocatalyst layer 201 is formed using titanium oxide by a sol-gel method.

次に、フォトマスク103を用いて塗れ性が低い層102に光104を照射して、塗れ性が低い層102の一部を露光して、塗れ性が低い層と比較して塗れ性が高い領域112を形成する(図2(B)参照)。   Next, the photomask 103 is used to irradiate the layer 102 with low wettability with light 104 to expose part of the layer 102 with low wettability, so that the wettability is higher than that of the layer with low wettability. The region 112 is formed (see FIG. 2B).

光触媒層201は、一定のエネルギーを有する光が照射されると活性化し、光触媒層201に接する塗れ性が低い層を分解する。このため、比較的短時間で塗れ性が低い層102を分解し、塗れ性が高い領域112を形成することができる。   The photocatalyst layer 201 is activated when irradiated with light having a certain energy, and decomposes a layer having low paintability in contact with the photocatalyst layer 201. For this reason, the layer 102 with low wettability can be decomposed in a relatively short time, and the region 112 with high wettability can be formed.

光触媒層201の活性化に必要な光のエネルギーは、光触媒層を構成する物質に依存するが、代表的に、光触媒層が酸化チタンの場合は、紫外光(波長400nm以下、好ましくは380nm以下)で活性化し、硫化カドミウムは、可視光で活性化する。ここでは、紫外光を照射する。   The energy of light necessary for the activation of the photocatalyst layer 201 depends on the substance constituting the photocatalyst layer, but typically, when the photocatalyst layer is titanium oxide, ultraviolet light (wavelength 400 nm or less, preferably 380 nm or less) The cadmium sulfide is activated with visible light. Here, ultraviolet light is irradiated.

次に、塗れ性が高い領域112に、導電性ペーストを印刷法または液滴吐出法により塗布し、乾燥焼成して導電層121を形成する。塗れ性が高い領域112の間には塗れ性が低い領域111が形成され、塗れ性が低い領域111で導電性ペーストがはじかれる。このため、所定の線幅を有し、且つ隣接する導電層の間隔が均一な導電層を形成することができる。(図2(C)参照)   Next, a conductive paste is applied to the region 112 with high wettability by a printing method or a droplet discharge method, and dried and fired to form the conductive layer 121. A region 111 with low wettability is formed between the regions 112 with high wettability, and the conductive paste is repelled in the region 111 with low wettability. For this reason, a conductive layer having a predetermined line width and a uniform interval between adjacent conductive layers can be formed. (See Fig. 2 (C))

以上の工程により、導電層を有する基板を形成することができる。     Through the above steps, a substrate having a conductive layer can be formed.

(実施形態3)
本実施形態では、フォトマスクを用いずとも、塗れ性が低い層を露光することを特徴とする。
(Embodiment 3)
This embodiment is characterized in that a layer with low wettability is exposed without using a photomask.

基板100上に無機絶縁層101を形成し、無機絶縁層101上に所望の形状を有する光触媒層301を形成する(図3(A)参照)。次に、光触媒層301及び無機絶縁層101上に塗れ性が低い層302を形成する(図3(B)参照)。ここでは、光触媒層301は後に形成する導電層と同じ形状を有する。   An inorganic insulating layer 101 is formed over the substrate 100, and a photocatalyst layer 301 having a desired shape is formed over the inorganic insulating layer 101 (see FIG. 3A). Next, a layer 302 having low wettability is formed over the photocatalyst layer 301 and the inorganic insulating layer 101 (see FIG. 3B). Here, the photocatalyst layer 301 has the same shape as a conductive layer to be formed later.

次に、光触媒層301を活性化する光104を照射し、光触媒層を活性化させる。この結果、光触媒層に接する塗れ性が低い層302が選択的に反応し、塗れ性が低い層の物質が分解され、塗れ性が高い領域304が形成される。ここでは、塗れ性が高い領域304では、光触媒層301が露出しているが、この構造に限定されず、光触媒層301上に塗れ性が高い層が形成されていても良い。また、塗れ性が低い層において光触媒層301に接していない領域は、光触媒層の触媒作用を受けないため残存する。残存した塗れ性が低い層を、塗れ性が低い領域303と示す(図3(C)参照)。   Next, the light 104 which activates the photocatalyst layer 301 is irradiated to activate the photocatalyst layer. As a result, the layer 302 with low wettability in contact with the photocatalyst layer reacts selectively, the material of the layer with low wettability is decomposed, and a region 304 with high wettability is formed. Here, although the photocatalyst layer 301 is exposed in the region 304 with high wettability, the structure is not limited to this structure, and a layer with high wettability may be formed on the photocatalyst layer 301. Further, a region that is not in contact with the photocatalyst layer 301 in the layer having low wettability remains because the photocatalyst layer is not catalyzed. The remaining layer with low wettability is indicated as a region 303 with low wettability (see FIG. 3C).

次に、塗れ性が高い領域304に、導電性ペーストを塗布し、乾燥、焼成して導電層311を形成する(図3(D)参照)。なお、導電性ペーストとして実施形態1で示す導電性ペーストを適宜用いることが可能である。   Next, a conductive paste is applied to the region 304 with high wettability, and dried and baked to form a conductive layer 311 (see FIG. 3D). Note that the conductive paste described in Embodiment 1 can be used as appropriate as the conductive paste.

以上の工程により、導電層を有する基板を形成することができる。     Through the above steps, a substrate having a conductive layer can be formed.

(実施形態4)
本実施形態では、有機樹脂で形成されるマスクを用いて選択的に塗れ性が低い領域を形成することを特徴とする。
(Embodiment 4)
This embodiment is characterized in that a region with low wettability is selectively formed using a mask formed of an organic resin.

基板100上に無機絶縁層101を形成し、無機絶縁層101上に所望の形状を有する有機樹脂層402を形成する。ここでは、有機樹脂層402は後に形成する導電層と同じ形状を有する(図4(A)参照)。   An inorganic insulating layer 101 is formed over the substrate 100, and an organic resin layer 402 having a desired shape is formed over the inorganic insulating layer 101. Here, the organic resin layer 402 has the same shape as a conductive layer to be formed later (see FIG. 4A).

有機樹脂層402は、後にアンテナを形成する領域に液滴吐出法や印刷法により上記有機樹脂層の材料を塗布した後、焼成して形成する。また、塗布法を用いて全面に有機樹脂層の材料を塗布し焼成した後、アンテナを形成する領域に有機樹脂層402が残存するようにエッチングしてもよい。   The organic resin layer 402 is formed by applying the material for the organic resin layer to a region where an antenna is to be formed later by a droplet discharge method or a printing method, and then baking it. Alternatively, after applying and baking the organic resin layer material over the entire surface using a coating method, etching may be performed so that the organic resin layer 402 remains in a region where the antenna is formed.

次に、無機絶縁層101上に塗れ性が低い層403を形成する。ここでは、無機絶縁層101及び有機樹脂層402上に塗れ性の低い層403をフッ素系樹脂やアルキル樹脂で形成する。このときの、有機樹脂層402を形成する組成物としては、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ樹脂、ポリエステル、ポリカーボネート樹脂、フェノール樹脂、ポリアセタール、ポリエーテル、フラン樹脂、ジアリルフタレート樹脂、ノボラック樹脂、メラミン樹脂、珪素樹脂(シリコーン)等の有機樹脂を用いることができる。なお、有機樹脂層402は、感光性を有する有機樹脂で形成することが出来る。この場合、有機樹脂層は、所定の形状に露光・現像して形成することができる。   Next, a layer 403 with low wettability is formed over the inorganic insulating layer 101. Here, a layer 403 with low wettability is formed using a fluorine resin or an alkyl resin over the inorganic insulating layer 101 and the organic resin layer 402. As the composition for forming the organic resin layer 402 at this time, polyimide, polyamide, benzocyclobutene, acrylic, epoxy resin, polyester, polycarbonate resin, phenol resin, polyacetal, polyether, furan resin, diallyl phthalate resin, novolak An organic resin such as a resin, a melamine resin, or a silicon resin (silicone) can be used. Note that the organic resin layer 402 can be formed using a photosensitive organic resin. In this case, the organic resin layer can be formed by exposure and development into a predetermined shape.

一方、塗れ性が低い層を有機シランで形成する場合、有機樹脂層402の表面が水酸基を有すると、有機樹脂層402上にも塗れ性の低い層が形成される。表面に水酸基を有する有機樹脂としては、フェノール樹脂、エポキシ樹脂、ノボラック樹脂等があげられる。   On the other hand, when a layer with low wettability is formed with organosilane, if the surface of the organic resin layer 402 has a hydroxyl group, a layer with low wettability is also formed on the organic resin layer 402. Examples of the organic resin having a hydroxyl group on the surface include a phenol resin, an epoxy resin, and a novolac resin.

また、表面に水酸基を有しない有機樹脂でも、有機樹脂層表面を大気下でプラズマ処理することで、表面に水酸基を形成することが可能である。このため、大気下でプラズマ処理を行うことで、水酸基を有しないポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、ポリエステル、ポリカーボネート樹脂、ポリアセタール、ポリエーテル、フラン樹脂、ジアリルフタレート樹脂、メラミン樹脂、珪素樹脂(シリコーン)等の有機樹脂上に、塗れ性が低い層を形成することが可能である。   Further, even with an organic resin having no hydroxyl group on the surface, it is possible to form a hydroxyl group on the surface by subjecting the surface of the organic resin layer to plasma treatment in the atmosphere. For this reason, by performing plasma treatment in the atmosphere, polyimide, polyamide, benzocyclobutene, acrylic, polyester, polycarbonate resin, polyacetal, polyether, furan resin, diallyl phthalate resin, melamine resin, silicon resin (without hydroxyl group) ( A layer with low wettability can be formed on an organic resin such as silicone.

なお、表面に水酸基を有さない有機樹脂で有機樹脂層402を形成すると、有機樹脂層402上には塗れ性の低い層が形成されず、無機絶縁層101上にのみ形成される。この場合、選択的に塗れ性が低い層を形成することができる。 Note that when the organic resin layer 402 is formed using an organic resin having no hydroxyl group on the surface, a layer with low wettability is not formed over the organic resin layer 402 and is formed only over the inorganic insulating layer 101. In this case, a layer having low paintability can be selectively formed.

ここでは、無機絶縁層101を酸化珪素膜で形成し、有機樹脂層402をエポキシ樹脂で形成し、塗れ性が低い層403をFASで形成する。このため、塗れ性の低い層403は、無機絶縁層101及び有機樹脂層402表面に形成される(図4(B)参照)。 Here, the inorganic insulating layer 101 is formed using a silicon oxide film, the organic resin layer 402 is formed using an epoxy resin, and the layer 403 having low wettability is formed using FAS. Therefore, the layer 403 with low wettability is formed on the surfaces of the inorganic insulating layer 101 and the organic resin layer 402 (see FIG. 4B).

次に、有機樹脂層402を除去し、塗れ性が高い領域112を形成する。有機樹脂層402は、剥離液等を用いてウエットエッチングする。このとき、有機樹脂層402上以外の部分の塗れ性が低い層403を除去せず、有機樹脂層及びその上の部分の塗れ性が低い層403を選択的に除去する剥離液を選択する(図4(C)参照)。   Next, the organic resin layer 402 is removed, and a region 112 with high paintability is formed. The organic resin layer 402 is wet etched using a stripping solution or the like. At this time, a remover that selectively removes the organic resin layer and the layer 403 with low wettability on the organic resin layer and other portions without selecting the layer 403 with low wettability on the part other than the organic resin layer 402 is selected ( (See FIG. 4C).

次に、塗れ性が高い領域112に、導電性ペーストを塗布又は吐出し、その後乾燥、焼成して導電層121を形成する(図4(D)参照)。   Next, a conductive paste is applied or discharged to the highly wettable region 112, and then dried and baked to form the conductive layer 121 (see FIG. 4D).

以上の工程により、導電層を有する基板を形成することができる。     Through the above steps, a substrate having a conductive layer can be formed.

(実施形態5)
本実施形態では、無機絶縁層上に選択的に塗れ性が低い領域を形成することを特徴とする。
(Embodiment 5)
This embodiment is characterized in that a region with low wettability is selectively formed on the inorganic insulating layer.

基板100上に有機樹脂層501を形成し、有機樹脂層501上に所望の形状を有する無機絶縁層502を形成する。ここでは、無機絶縁層502は後に導電層が形成されない領域に形成する(図5(A)参照)。   An organic resin layer 501 is formed over the substrate 100, and an inorganic insulating layer 502 having a desired shape is formed over the organic resin layer 501. Here, the inorganic insulating layer 502 is formed in a region where a conductive layer is not formed later (see FIG. 5A).

後の工程で無機絶縁層502上に選択的に塗れ性が低い層を形成するため、有機樹脂層501は、水酸基を有しない有機樹脂、代表的には、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、ポリエステル、ポリカーボネート樹脂、ポリアセタール、ポリエーテル、フラン樹脂、ジアリルフタレート樹脂、メラミン樹脂、珪素樹脂(シリコーン)等で形成することが可能である。また、有機樹脂層501は、液滴吐出法や印刷法、塗布法等用いて、基板上に有機樹脂層の材料を塗布し、焼成して形成することができる。ここでは、有機樹脂層501をポリイミドを用いて形成する。   In order to form a layer with low wettability selectively on the inorganic insulating layer 502 in a later step, the organic resin layer 501 is an organic resin having no hydroxyl group, typically polyimide, polyamide, benzocyclobutene, acrylic , Polyester, polycarbonate resin, polyacetal, polyether, furan resin, diallyl phthalate resin, melamine resin, silicon resin (silicone), and the like. In addition, the organic resin layer 501 can be formed by applying a material of the organic resin layer over a substrate using a droplet discharge method, a printing method, a coating method, or the like, and baking it. Here, the organic resin layer 501 is formed using polyimide.

無機絶縁層502としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)、窒化アルミニウム(AlN)などを、CVD法、プラズマCVD法、スパッタリング法等の手法により形成したのち、エッチングして形成することができる。また、液滴吐出法や印刷法でシロキサンポリマーを吐出又は塗布し焼成して形成することができる。   As the inorganic insulating layer 502, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y), aluminum nitride (AlN), or the like is used. It can be formed by etching after forming by a method such as CVD, plasma CVD or sputtering. Further, it can be formed by discharging or applying a siloxane polymer by a droplet discharging method or a printing method and baking.

次に、無機絶縁層502上に塗れ性が低い層503を形成する(図5(B)参照)。塗れ性が低い層は、有機シランで形成することが好ましい。有機シランの加水分解基が、無機絶縁層表面の水酸基又は吸着水と反応し、選択的に無機絶縁層502の表面に塗れ性の低い層503を形成することができるためである。また、有機樹脂層501において、無機絶縁層502に覆われず露出している領域は、塗れ性が高い領域504となる。   Next, a layer 503 with low wettability is formed over the inorganic insulating layer 502 (see FIG. 5B). The layer having low wettability is preferably formed of organosilane. This is because the hydrolyzable group of the organic silane reacts with the hydroxyl group or adsorbed water on the surface of the inorganic insulating layer, so that the layer 503 with low wettability can be selectively formed on the surface of the inorganic insulating layer 502. In the organic resin layer 501, a region exposed without being covered with the inorganic insulating layer 502 is a region 504 with high wettability.

次に、塗れ性が高い領域504に、導電性ペーストを塗布又は吐出、乾燥、焼成して導電層121を形成する。   Next, a conductive layer 121 is formed by applying or discharging, drying, and baking a conductive paste in the region 504 with high wettability.

以上の工程により、導電層を有する基板を形成することができる。     Through the above steps, a substrate having a conductive layer can be formed.

(実施形態6)
本実施形態では、アンテナを有する半導体装置の作製方法について、図7を用いて説明する。ここでは、アンテナの形成方法として、実施形態1を用いて説明する。基板700上に複数のトランジスタを有する層が設けられている。これらのTFTは、pチャネル型TFT、nチャネル型TFT等を適宜組み合わせて構成することが可能である。ここでは、TFTをnチャネル型TFTで示す。
(Embodiment 6)
In this embodiment, a method for manufacturing a semiconductor device having an antenna will be described with reference to FIGS. Here, Embodiment 1 will be described as a method for forming an antenna. A layer having a plurality of transistors is provided over the substrate 700. These TFTs can be configured by appropriately combining p-channel TFTs, n-channel TFTs, and the like. Here, the TFT is an n-channel TFT.

TFT701、702は、基板700上に形成された絶縁層703上に設けられている。TFTは、半導体領域、ゲート絶縁膜716a、716b、ゲート電極717a、717b、ゲート電極の側壁に設けられたサイドウォール718a、718bで構成される。半導体層は、ソース領域及びドレイン領域719a、719b、低濃度不純物領域720a、720b、チャネル形成領域721a、721bで構成される。また、低濃度不純物領域720a、720bは、サイドウォール718a、718bに覆われている。また、TFT701、702を覆う絶縁層722が形成されている。絶縁層722は、パッシベーション膜として機能し、外部からの不純物、代表的にはアルカリ金属等の汚染物質をブロックする効果があり、TFTが汚染されることがなく、高い信頼性を有するTFT701、702を提供することができる。なお、パッシベーション膜としては、窒化珪素膜、窒化酸化珪素膜又は酸化窒化珪素膜等が挙げられる。   The TFTs 701 and 702 are provided over an insulating layer 703 formed over the substrate 700. The TFT includes a semiconductor region, gate insulating films 716a and 716b, gate electrodes 717a and 717b, and sidewalls 718a and 718b provided on the side walls of the gate electrode. The semiconductor layer includes source and drain regions 719a and 719b, low-concentration impurity regions 720a and 720b, and channel formation regions 721a and 721b. The low-concentration impurity regions 720a and 720b are covered with sidewalls 718a and 718b. In addition, an insulating layer 722 covering the TFTs 701 and 702 is formed. The insulating layer 722 functions as a passivation film, has an effect of blocking impurities from outside, typically contaminants such as alkali metals, and the TFTs 701 and 702 have high reliability without being contaminated. Can be provided. Note that as the passivation film, a silicon nitride film, a silicon nitride oxide film, a silicon oxynitride film, or the like can be given.

なお、TFT701、702の半導体層は、非晶質半導体、微結晶半導体、多結晶半導体、有機半導体等のいずれの半導体を活性層として用いてもよいが、良好な特性のトランジスタを得るために、金属元素を触媒として結晶化した半導体層、レーザ照射法により結晶化した半導体層を用いるとよい。また、プラズマCVD法により、SiHとFガス、SiHとHガス(Arガス)を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを半導体層として用いるとよい。 Note that the semiconductor layer of the TFTs 701 and 702 may use any semiconductor such as an amorphous semiconductor, a microcrystalline semiconductor, a polycrystalline semiconductor, or an organic semiconductor as an active layer, but in order to obtain a transistor with favorable characteristics, A semiconductor layer crystallized using a metal element as a catalyst or a semiconductor layer crystallized by a laser irradiation method may be used. Further, a semiconductor layer formed by plasma CVD using SiH 4 and F 2 gas, SiH 4 and H 2 gas (Ar gas), or a semiconductor layer that has been subjected to laser irradiation may be used as the semiconductor layer. .

また、TFT701、702は、200度から600度の温度(好適には350度から550度)で結晶化した結晶質半導体層(低温ポリシリコン層)や、600度以上の温度で結晶化した結晶質半導体層(高温ポリシリコン層)を用いることができる。なお、基板上に高温ポリシリコン層を作成する場合は、ガラス基板では熱に脆弱な場合があるので、石英基板を使用するとよい。TFT701、702の半導体層(特にチャネル形成領域)には、1×1019atoms/cm〜1×1022atoms/cmの濃度、好適には1×1019atoms/cm〜5×1020atoms/cmの濃度で、水素又はハロゲン元素を添加するとよい。 The TFTs 701 and 702 are crystalline semiconductor layers (low-temperature polysilicon layers) that are crystallized at a temperature of 200 to 600 degrees (preferably 350 to 550 degrees) or crystals that are crystallized at a temperature of 600 degrees or more. A quality semiconductor layer (high-temperature polysilicon layer) can be used. When a high-temperature polysilicon layer is formed on a substrate, a quartz substrate may be used because a glass substrate may be vulnerable to heat. A concentration of 1 × 10 19 atoms / cm 3 to 1 × 10 22 atoms / cm 3 , preferably 1 × 10 19 atoms / cm 3 to 5 × 10, is applied to the semiconductor layers (especially channel formation regions) of the TFTs 701 and 702. Hydrogen or a halogen element is preferably added at a concentration of 20 atoms / cm 3 .

また、TFT701、702の半導体層の厚さは、20nm〜200nm、好ましくは40nm〜170nm、さらに好ましくは45nm〜55nm、145nm〜155nm、さらに好ましくは50nm、150nmとするとよい。そうすると、折り曲げても、クラックが生じにくいTFT701、702を提供することができる。   The thickness of the semiconductor layer of the TFTs 701 and 702 is 20 nm to 200 nm, preferably 40 nm to 170 nm, more preferably 45 nm to 55 nm, 145 nm to 155 nm, and still more preferably 50 nm and 150 nm. Then, TFTs 701 and 702 that are unlikely to crack even when bent can be provided.

また、TFT701、702の半導体層を構成する結晶は、キャリアの流れる方向(チャネル長方向)と平行に延びる結晶粒界を有するように形成するとよい。また、TFT701、702のS値(サブスレッショルド値)は0.35V/dec以下(好ましくは0.09〜0.25V/dec)、移動度10cm/Vs以上の特性を有するとよい。また、TFT701、702において、リングオシレータレベルで1MHz以上、好適には10MHz以上(3〜5Vにて)の特性を有する。又は、ゲートあたりの周波数特性を100kHz以上、好適には1MHz以上(3〜5Vにて)を有する。このような半導体層は、連続発振レーザ(Continuous Wave Laser、CWレーザと略記する)や、10MHz以上、好ましくは60〜100MHzで動作するパルスレーザを半導体層に照射して形成することが可能である。 In addition, crystals constituting the semiconductor layers of the TFTs 701 and 702 are preferably formed so as to have a crystal grain boundary extending in parallel with a carrier flow direction (channel length direction). The S value (subthreshold value) of the TFTs 701 and 702 is preferably 0.35 V / dec or less (preferably 0.09 to 0.25 V / dec) and has a mobility of 10 cm 2 / Vs or more. Further, the TFTs 701 and 702 have characteristics of 1 MHz or higher, preferably 10 MHz or higher (at 3 to 5 V) at the ring oscillator level. Alternatively, the frequency characteristic per gate is 100 kHz or more, preferably 1 MHz or more (at 3 to 5 V). Such a semiconductor layer can be formed by irradiating a semiconductor layer with a continuous wave laser (abbreviated as Continuous Wave Laser, CW laser) or a pulsed laser operating at 10 MHz or more, preferably 60 to 100 MHz. .

低濃度不純物領域やソース領域及びドレイン領域には、p型又はn型の導電型を付与する元素が添加されている。ここでは、ソース領域及びドレイン領域719a、719b及び低濃度不純物領域720a、720bには、n型の導電型を付与する不純物元素を、イオン注入法やイオンドープ法で自己整合的に添加して形成することができる。   An element imparting p-type or n-type conductivity is added to the low-concentration impurity region, the source region, and the drain region. Here, an impurity element imparting n-type conductivity is added to the source and drain regions 719a and 719b and the low-concentration impurity regions 720a and 720b by self-alignment by an ion implantation method or an ion doping method. can do.

なお、ここでは、TFT701、702が低濃度不純物領域720a、720bやサイドウォール718a、718bを有する構成を示すが、本発明はこの構成に制約されない。必要がなければ低濃度不純物領域やサイドウォールは設けなくてもよい。   Note that here, a structure in which the TFTs 701 and 702 include low-concentration impurity regions 720a and 720b and sidewalls 718a and 718b is shown; however, the present invention is not limited to this structure. If not necessary, the low-concentration impurity region and the sidewall need not be provided.

また、半導体層として、有機半導体材料を適宜用いることができる。代表例としては、骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリ(3−アルキルチオフェン)、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。   An organic semiconductor material can be used as appropriate for the semiconductor layer. As a typical example, a π-electron conjugated polymer material whose skeleton is composed of conjugated double bonds is desirable. Typically, a soluble polymer material such as polythiophene, poly (3-alkylthiophene), a polythiophene derivative, or pentacene can be used.

その他にも、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる。なお、このような前駆体を経由する有機半導体材料としては、ポリチエニレンビニレン、ポリ(2,5−チエニレンビニレン)、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。   In addition, a semiconductor layer can be formed by processing after forming a soluble precursor. Examples of the organic semiconductor material that passes through such a precursor include polythienylene vinylene, poly (2,5-thienylene vinylene), polyacetylene, a polyacetylene derivative, and polyarylene vinylene.

前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロホルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、NMP(N−メチル−2−ピロリドン)、シクロヘキサノン、2−ブタノン、ジオキサン、ジメチルホルムアミド(DMF)または、THF(テトラヒドロフラン)などを適用することができる。     When converting the precursor into an organic semiconductor, a reaction catalyst such as hydrogen chloride gas is added as well as heat treatment. Typical solvents for dissolving these soluble organic semiconductor materials include toluene, xylene, chlorobenzene, dichlorobenzene, anisole, chloroform, dichloromethane, γ-butyllactone, butyl cellosolve, cyclohexane, NMP (N-methyl-2 -Pyrrolidone), cyclohexanone, 2-butanone, dioxane, dimethylformamide (DMF), THF (tetrahydrofuran), or the like can be applied.

また、TFT701、702と、パッシベーション膜として機能する絶縁層722を覆うように、絶縁層723が設けられており、これらの絶縁層723は、表面を平坦化するために設けられている。ソース配線又はドレイン配線として機能する導電層724a、724bは、ソース領域及びドレイン領域719a、719bに接し、絶縁層722、723に設けられた開口部を充填する。   Further, an insulating layer 723 is provided so as to cover the TFTs 701 and 702 and the insulating layer 722 functioning as a passivation film, and these insulating layers 723 are provided in order to planarize the surface. The conductive layers 724a and 724b functioning as the source wiring and the drain wiring are in contact with the source and drain regions 719a and 719b and fill the openings provided in the insulating layers 722 and 723.

また、導電層724a、724bを覆うように、絶縁層726、727が設けられている。これらの絶縁層726、727は、表面を平坦化する目的と、TFT701、702及び導電層724a、724bを保護する目的で設けられている。   In addition, insulating layers 726 and 727 are provided so as to cover the conductive layers 724a and 724b. These insulating layers 726 and 727 are provided for the purpose of flattening the surface and protecting the TFTs 701 and 702 and the conductive layers 724a and 724b.

絶縁層726、727は一部開口部が設けられ、導電層724aを露出している。また、絶縁層726、727とその開口部や導電層724aの露出部には、塗れ性が低い層728が形成される。ここでは、塗れ性が低い層728としては、実施形態1に示す塗れ性が低い層102と同様の物質を適宜用いることができる。   The insulating layers 726 and 727 are partially opened to expose the conductive layer 724a. In addition, a layer 728 with low wettability is formed in the insulating layers 726 and 727 and the opening portion thereof and the exposed portion of the conductive layer 724a. Here, as the layer 728 with low wettability, a material similar to that of the layer 102 with low wettability illustrated in Embodiment 1 can be used as appropriate.

次に、塗れ性が低い層728に、フォトマスク103を用いて光104を照射する。光により塗れ性が低い層728の一部が露光され、物質の結合が解離され、塗れ性が高い領域732が形成される。また、光104が照射されなかった領域は、塗れ性が低い層が残存する。残存した塗れ性が低い層を、塗れ性が低い領域731と示す(図7(B)参照)。 Next, the layer 104 having low wettability is irradiated with light 104 using the photomask 103. A part of the layer 728 having low wettability is exposed to light, so that bonding of substances is dissociated, and a region 732 having high wettability is formed. Further, in the region not irradiated with the light 104, a layer with low paintability remains. The remaining layer with low wettability is indicated as a region 731 with low wettability (see FIG. 7B).

次に、塗れ性が高い領域732に、導電性ペーストを塗布又は吐出、乾燥、焼成して導電層741を形成する。導電性ペーストは実施形態1に示す導電性ペーストの組成物及び形成方法を適宜用いることができる。以上の工程により、TFTに接続するアンテナとして機能する導電層741を形成することができる(図7(C)参照)。また、アンテナを有する半導体装置を作製することができる。   Next, a conductive layer 741 is formed by applying or discharging, drying, and baking a conductive paste in the region 732 with high wettability. As the conductive paste, the composition and forming method of the conductive paste described in Embodiment 1 can be used as appropriate. Through the above steps, the conductive layer 741 functioning as an antenna connected to the TFT can be formed (see FIG. 7C). In addition, a semiconductor device having an antenna can be manufactured.

(実施形態7)
本実施形態では、アンテナを有する半導体装置の作製方法の一形態について、図8を用いて説明する。ここでは、アンテナの形成方法として、実施形態4を用いて説明する。
(Embodiment 7)
In this embodiment, one embodiment of a method for manufacturing a semiconductor device having an antenna will be described with reference to FIGS. Here, Embodiment 4 will be described as a method for forming an antenna.

実施形態6と同様に基板700上にTFT701、702を形成する。TFTの導電層724a、724b上に絶縁層726、801を形成する。また、絶縁層726、801に一部開口部を形成し、導電層724aを露出する。 As in Embodiment 6, TFTs 701 and 702 are formed over the substrate 700. Insulating layers 726 and 801 are formed over the conductive layers 724a and 724b of the TFT. In addition, partial openings are formed in the insulating layers 726 and 801 to expose the conductive layer 724a.

次に、後にアンテナを形成する領域に有機樹脂層802を形成する(図8(A)参照)。有機樹脂層としては、実施形態4に示す有機樹脂層402の物質及び形成方法を適宜用いることができる。   Next, an organic resin layer 802 is formed in a region where an antenna is formed later (see FIG. 8A). As the organic resin layer, the material and formation method of the organic resin layer 402 described in Embodiment 4 can be used as appropriate.

次に、塗れ性が低い層811を形成する。ここでは、塗れ性が低い層811としては、実施形態1に示す塗れ性が低い層102と同様の材料を適宜用いることができる。ここでは、有機樹脂層802としてポリイミドを用いて形成する。このため、無機絶縁層が露出している領域に選択的に塗れ性が低い層811を形成することができる(図8(B)参照)。   Next, a layer 811 having low wettability is formed. Here, as the layer 811 with low wettability, a material similar to that of the layer 102 with low wettability illustrated in Embodiment 1 can be used as appropriate. Here, the organic resin layer 802 is formed using polyimide. Therefore, a layer 811 with low wettability can be selectively formed in a region where the inorganic insulating layer is exposed (see FIG. 8B).

次に、有機樹脂層802を除去して、塗れ性が高い領域812を形成する(図8(C)参照)。 Next, the organic resin layer 802 is removed to form a region 812 with high wettability (see FIG. 8C).

次に、塗れ性が高い領域812に、導電性ペーストを塗布又は吐出、乾燥、焼成して導電層741を形成する。以上の工程により、TFTに接続するアンテナとして機能する導電層741を形成することができる(図8(D)参照)。また、アンテナを有する半導体装置を作製することができる。   Next, a conductive layer 741 is formed by applying or discharging, drying, and baking a conductive paste in the region 812 with high wettability. Through the above steps, the conductive layer 741 functioning as an antenna connected to the TFT can be formed (see FIG. 8D). In addition, a semiconductor device having an antenna can be manufactured.

(実施形態8)
本実施形態では、アンテナを有する半導体装置の作製方法の一形態について、図9を用いて説明する。ここでは、アンテナの形成方法として、実施形態5を用いて説明する。
(Embodiment 8)
In this embodiment, one embodiment of a method for manufacturing a semiconductor device having an antenna will be described with reference to FIGS. Here, Embodiment 5 will be described as a method for forming an antenna.

実施形態6と同様に基板700上にTFT701、702を形成する。TFTの導電層724a、724b上に絶縁層726、有機樹脂層901を形成する。また、有機樹脂層901上に無機絶縁層902を形成する。無機絶縁層902は、アンテナが形成されない領域に形成する(図9(A)参照)。 As in Embodiment 6, TFTs 701 and 702 are formed over the substrate 700. An insulating layer 726 and an organic resin layer 901 are formed over the TFT conductive layers 724a and 724b. In addition, an inorganic insulating layer 902 is formed over the organic resin layer 901. The inorganic insulating layer 902 is formed in a region where an antenna is not formed (see FIG. 9A).

有機樹脂層901の材料は、ポジ型又はネガ型の感光性樹脂を用いる。ここでは、ポジ型感光性樹脂を用いる。 As a material of the organic resin layer 901, a positive type or negative type photosensitive resin is used. Here, a positive photosensitive resin is used.

また、無機絶縁層902の物質及び形成方法は、実施形態5の無機絶縁層502と同様のものを適宜用いることができる。 In addition, as a material and a formation method of the inorganic insulating layer 902, the same materials as those of the inorganic insulating layer 502 of Embodiment 5 can be used as appropriate.

次に、無機絶縁層902上に塗れ性が低い層911を形成する。ここでは、塗れ性が低い層911としては、実施形態1に示す塗れ性が低い層102と同様の物質を適宜用いることができる。また、塗れ性が低い層911を形成する材料は、有機樹脂層上には塗布されないものを適宜選択する。このため、無機絶縁層表面にのみ、選択的に塗れ性が低い層911を形成することができる。また、有機樹脂層の露出部は塗れ性が高い領域912となる(図9(B)参照) Next, a layer 911 with low wettability is formed over the inorganic insulating layer 902. Here, as the layer 911 with low wettability, a material similar to that of the layer 102 with low wettability illustrated in Embodiment 1 can be used as appropriate. In addition, as a material for forming the layer 911 having low wettability, a material that is not applied on the organic resin layer is appropriately selected. For this reason, the layer 911 with low wettability can be selectively formed only on the surface of the inorganic insulating layer. Further, the exposed portion of the organic resin layer becomes a region 912 with high paintability (see FIG. 9B).

次に、有機樹脂層901の一部にフォトマスク103を用いて光913を照射して、有機樹脂層901の一部を露光する。次に、現像して、有機樹脂層の一部に開口部921を形成し、導電層724aを露出する(図9(C)参照)。なお、有機樹脂層901を感光する光の波長と、塗れ性の低い層の物質の一部を分解する光の波長は異なるため、塗れ性の低い層は残存する。 Next, part of the organic resin layer 901 is exposed to light 913 using the photomask 103 to expose part of the organic resin layer 901. Next, development is performed to form an opening 921 in part of the organic resin layer, so that the conductive layer 724a is exposed (see FIG. 9C). Note that since the wavelength of light that sensitizes the organic resin layer 901 is different from the wavelength of light that decomposes part of the material of the poorly paintable layer, the poorly paintable layer remains.

次に、塗れ性が高い領域912に、導電性ペーストを塗布又は吐出、乾燥、焼成して導電層741を形成する。以上の工程により、TFTに接続するアンテナとして機能する導電層741を形成することができる(図9(D)参照)。また、アンテナを有する半導体装置を作製することができる。
(実施形態9)
本実施形態では、実施形態1乃至実施形態5で作製した導電層を有する基板を用いて形成された無線チップに代表される半導体装置について図6及び図7を用いて説明する。ここでは、導電層は、アンテナとして機能する。
Next, a conductive layer 741 is formed by applying or discharging, drying, and baking a conductive paste in the region 912 with high wettability. Through the above steps, the conductive layer 741 functioning as an antenna connected to the TFT can be formed (see FIG. 9D). In addition, a semiconductor device having an antenna can be manufactured.
(Embodiment 9)
In this embodiment, a semiconductor device typified by a wireless chip formed using a substrate having a conductive layer manufactured in Embodiments 1 to 5 will be described with reference to FIGS. Here, the conductive layer functions as an antenna.

本発明の半導体装置は、複数の回路が集積された構成を有し、複数の電界効果トランジスタを有する層530が形成されている。また、実施形態1乃至実施形態5の何れかの工程により、アンテナが基板上に形成されている。ここでは、実施形態1で形成されるアンテナを有する基板531を示す(図6(A)参照)。複数の電界効果トランジスタを含む層530は様々な複数のTFTを有する。 The semiconductor device of the present invention has a structure in which a plurality of circuits are integrated, and a layer 530 having a plurality of field effect transistors is formed. Further, the antenna is formed on the substrate by any one of the steps of Embodiments 1 to 5. Here, a substrate 531 having an antenna formed in Embodiment Mode 1 is shown (see FIG. 6A). The layer 530 containing a plurality of field effect transistors has various TFTs.

まず、複数の電界効果トランジスタを含む層530の断面構造について説明する。単結晶半導体基板500上には、ゲート絶縁層508、509が形成される。ゲート絶縁層上には、ゲート電極506、507が形成され、ゲート電極506、507及びゲート絶縁層508、509の側壁には、サイドウォール510〜513が形成される。 First, a cross-sectional structure of the layer 530 including a plurality of field effect transistors is described. Gate insulating layers 508 and 509 are formed over the single crystal semiconductor substrate 500. Gate electrodes 506 and 507 are formed on the gate insulating layer, and sidewalls 510 to 513 are formed on the side walls of the gate electrodes 506 and 507 and the gate insulating layers 508 and 509.

ここでは、単結晶半導体基板500としては、p型シリコン基板を用いる。ゲート絶縁層508、509はp型シリコン基板を熱酸化して形成する。ゲート電極は、CVD法により多結晶シリコン層を形成する。サイドウォール510〜513は、全面に絶縁層を形成後、異方性エッチングにより、ゲート電極506、507の側壁に絶縁層を残存させることにより形成したものである。 Here, a p-type silicon substrate is used as the single crystal semiconductor substrate 500. The gate insulating layers 508 and 509 are formed by thermally oxidizing a p-type silicon substrate. As the gate electrode, a polycrystalline silicon layer is formed by a CVD method. The side walls 510 to 513 are formed by forming an insulating layer on the entire surface and then leaving the insulating layer on the side walls of the gate electrodes 506 and 507 by anisotropic etching.

また、ソース領域及びドレイン領域514〜517には、n型の導電型を付与する不純物元素が添加されている。また、低濃度不純物領域518〜521には、n型の導電型を付与する不純物元素が添加されている。これらのソース領域及びドレイン領域514〜517及び低濃度不純物領域518〜521は、イオン注入法やイオンドープ法で自己整合的に形成された領域であってもよい。また、各不純物領域は、素子分離領域506a〜506cで分離されている。 An impurity element imparting n-type conductivity is added to the source and drain regions 514 to 517. Further, an impurity element imparting n-type conductivity is added to the low-concentration impurity regions 518 to 521. These source and drain regions 514 to 517 and low-concentration impurity regions 518 to 521 may be regions formed in a self-aligned manner by an ion implantation method or an ion doping method. Each impurity region is isolated by element isolation regions 506a to 506c.

単結晶半導体基板500上に、絶縁層522が設けられており、この絶縁層522は、表面を平坦化するために設けられている。ソース配線及びドレイン配線として機能する導電層541〜544は、ソース領域及びドレイン領域514〜517に接し、絶縁層522に設けられたコンタクトホールを充填する。そして、導電層541〜544を覆うように、絶縁層545が設けられている。絶縁層545は、FETを保護する目的で設けられている。なお、絶縁層545は一部開口部が設けられ、導電層541が露出される。 An insulating layer 522 is provided over the single crystal semiconductor substrate 500, and the insulating layer 522 is provided to planarize the surface. The conductive layers 541 to 544 functioning as source and drain wirings are in contact with the source and drain regions 514 to 517 and fill contact holes provided in the insulating layer 522. An insulating layer 545 is provided so as to cover the conductive layers 541 to 544. The insulating layer 545 is provided for the purpose of protecting the FET. Note that the insulating layer 545 is partially provided with an opening, and the conductive layer 541 is exposed.

なお、ここでは、nチャネル型FETが低濃度不純物領域518〜521やサイドウォール510〜513を有する構成を示すが、本発明はこの構成に制約されない。必要がなければ低濃度不純物領域やサイドウォールは設けなくてもよい。また、本実施形態の回路は、nチャネル型FETで構成されているがこれに限られず、nチャネル型FET及びpチャネル型FETで構成しても良い。 Note that, here, an n-channel FET has a structure having low-concentration impurity regions 518 to 521 and sidewalls 510 to 513, but the present invention is not limited to this structure. If not necessary, the low-concentration impurity region and the sidewall need not be provided. In addition, the circuit of the present embodiment is configured by an n-channel FET, but is not limited thereto, and may be configured by an n-channel FET and a p-channel FET.

導電層121を有する基板531には、導電層の接続端子121aが形成されている。   A conductive layer connection terminal 121 a is formed on a substrate 531 having the conductive layer 121.

導電層を有する基板531と、複数の電界効果トランジスタを含む層530とが、異方性導電接着剤552で接着されている。また、異方性導電接着剤552には、導電性粒子551が分散されており、当該導電性粒子を介して導電層の接続端子121aと、nチャネル型FETのソース電極又はドレイン電極として機能する導電層541とが接続されている。   A substrate 531 having a conductive layer and a layer 530 including a plurality of field effect transistors are bonded with an anisotropic conductive adhesive 552. Further, conductive particles 551 are dispersed in the anisotropic conductive adhesive 552, and function as connection terminals 121a of the conductive layer and source or drain electrodes of the n-channel FET through the conductive particles. The conductive layer 541 is connected.

異方性導電接着剤の代表例としては、分散した導電性粒子551(粒径が、数nm〜数十μm、好ましくは3〜7μm程度)を含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子551は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素で形成してもよい。また、それぞれこれらの元素のいずれかで形成される複数の層からなる多層構造を有する粒子でも良い。更には、樹脂で形成された粒子の表面に、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素を有する薄膜が形成された導電性粒子を用いてもよい。   A typical example of the anisotropic conductive adhesive is an adhesive resin containing dispersed conductive particles 551 (particle diameters of several nm to several tens of μm, preferably about 3 to 7 μm), epoxy resin, phenol Examples thereof include resins. Further, the conductive particles 551 may be formed of one element selected from gold, silver, copper, palladium, or platinum, or a plurality of elements. Moreover, the particle | grains which have the multilayered structure which consists of several layers each formed with either of these elements may be sufficient. Furthermore, you may use the electroconductive particle by which the surface of the particle | grains formed with resin formed the thin film which has one element chosen from gold | metal | money, silver, copper, palladium, or platinum, or several elements.

次に、単結晶半導体基板を用いて形成される回路の代わりに、ガラス基板上に形成されるTFTを用いて回路を形成し、アンテナとTFTをTFTの裏側にて接続する例を、図17を用いて説明する。ここで、TFTの裏側とは、TFTから見て絶縁層703側のことをいう。より具体的にはTFTとアンテナとはTFTから見て絶縁層703の裏側の面にて配線を介して接続する。   Next, instead of a circuit formed using a single crystal semiconductor substrate, a circuit is formed using a TFT formed over a glass substrate, and the antenna and the TFT are connected on the back side of the TFT. Will be described. Here, the back side of the TFT means the insulating layer 703 side when viewed from the TFT. More specifically, the TFT and the antenna are connected via a wiring on the back surface of the insulating layer 703 when viewed from the TFT.

図7(A)に示すような、基板700上に設けられたTFT701、702、絶縁層722、723、導電層724a、724bを有する層730上に基体751を設ける。次に、基板700からTFT701、702、絶縁層722、723、導電層724a、724bを有する層730を剥離する。次に、剥離した面に実施形態1乃至実施形態5で示される導電層121を有する基板531を、異方性導電接着剤562で貼りあわせることが可能である(図17(A)参照)。   A substrate 751 is provided over a layer 730 having TFTs 701 and 702, insulating layers 722 and 723, and conductive layers 724a and 724b provided over a substrate 700 as shown in FIG. Next, the layer 730 including the TFTs 701 and 702, the insulating layers 722 and 723, and the conductive layers 724a and 724b is peeled from the substrate 700. Next, the substrate 531 having the conductive layer 121 shown in Embodiment Modes 1 to 5 can be attached to the peeled surface with an anisotropic conductive adhesive 562 (see FIG. 17A).

なお、ここでは、TFT701のソース配線又はドレイン配線として機能する導電層724aにおいて、絶縁層723、722、703の開口部を充填する領域724cを有する。このため、絶縁層703表面に導電層が露出するため、裏面にてアンテナとして機能する導電層とTFT701が接続することが可能である。絶縁層723、722、703の開口部は、絶縁層723、722をエッチングしてソース領域及びドレイン領域719a、719b及び絶縁層703を露出した後、絶縁層703の露出部をエッチングすることで、形成することができる。   Note that here, the conductive layer 724 a functioning as a source wiring or a drain wiring of the TFT 701 has a region 724 c filling the openings of the insulating layers 723, 722, and 703. Therefore, since the conductive layer is exposed on the surface of the insulating layer 703, the TFT 701 can be connected to the conductive layer functioning as an antenna on the back surface. The openings of the insulating layers 723, 722, and 703 are formed by etching the insulating layers 723 and 722 to expose the source and drain regions 719a and 719b and the insulating layer 703, and then etching the exposed portions of the insulating layer 703. Can be formed.

基体751としては、実施形態1で示される基板100やフィルムを用いることが可能である。フィルムとしては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルム等を利用することができる。また、フィルムは、熱圧着により、被処理体と加熱処理及び加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。   As the base body 751, the substrate 100 and the film shown in Embodiment Mode 1 can be used. Films include polypropylene, polyester, vinyl, polyvinyl fluoride, vinyl chloride, paper made of fibrous materials, base film (polyester, polyamide, inorganic vapor deposition film, paper, etc.) and adhesive synthetic resin A laminated film with a film (acrylic synthetic resin, epoxy synthetic resin or the like) can be used. In addition, the film is subjected to heat treatment and pressure treatment by thermocompression bonding, and when the heat treatment and pressure treatment are performed, an adhesive layer provided on the outermost surface of the film, Alternatively, a layer (not an adhesive layer) provided in the outermost layer is melted by heat treatment and bonded by pressure.

また、フィルムの表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤等の接着剤を含む層に相当する。シート材にシリカコートを用いることが好ましく、例えば、接着層とポリエステル等のフィルムとシリカコートを積層させたシート材を利用することができる。 Moreover, the adhesive layer may be provided in the surface of the film, and the adhesive layer does not need to be provided. The adhesive layer corresponds to a layer containing an adhesive such as a thermosetting resin, an ultraviolet curable resin, or an epoxy resin adhesive. It is preferable to use a silica coat for the sheet material. For example, a sheet material in which an adhesive layer, a film such as polyester, and a silica coat are laminated can be used.

基板700からTFT701、702を有する層を剥離する方法としては、(1)基板700に、耐熱性を有する基板を用い、当該基板700と絶縁層703との間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、基板700から当該TFT701、702を有する層を剥離する方法、(2)基板700と絶縁層703との間に、水素を含む非晶質珪素膜を設け、レーザ光を照射、またはガス・溶液でのエッチングにより当該非晶質珪素膜を除去することで、基板700から当該TFT701、702を有する層を剥離する方法、(3)TFT701、702を有する層が形成された基板700を機械的に削除、又は溶液やClF等のガスによるエッチングで除去することで、基板700から当該TFT701、702を有する層を切り離す方法、(4)基板700に耐熱性を有する基板を用い、基板700と絶縁層703の間に剥離層及び金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化し、剥離層の一部を溶液やClF等のガスによるエッチングで除去した後、脆弱化された金属酸化膜を用いて物理的に基板700から当該TFT701、702を有する層を剥離する方法、(5)基板700に、耐熱性を有する基板を用い、当該基板700と絶縁層703との間に剥離層及び金属酸化膜を設け、絶縁層703上にTFT701、702、絶縁層722、723、導電層724a、724bを形成すると共に金属酸化膜を脆弱化し、絶縁層722、723の一部にレーザ光を照射して、開口部(剥離層の一部を露出する開口部)を形成した後、基体751を絶縁層723及び導電層724a、724bの露出部に貼り付け、脆弱化された金属酸化膜を用いて物理的に基板700からTFT701、702を有する層を剥離する方法等を用いればよい。 As a method for peeling the layer having TFTs 701 and 702 from the substrate 700, (1) a substrate having heat resistance is used as the substrate 700, a metal oxide film is provided between the substrate 700 and the insulating layer 703, and the metal A method in which the oxide film is weakened by crystallization and the layer having the TFTs 701 and 702 is peeled from the substrate 700; (2) an amorphous silicon film containing hydrogen is provided between the substrate 700 and the insulating layer 703; A method of peeling the layer having the TFTs 701 and 702 from the substrate 700 by removing the amorphous silicon film by irradiation with laser light or etching with a gas / solution; (3) a layer having the TFTs 701 and 702; The formed substrate 700 is mechanically deleted or removed by etching with a gas such as a solution or ClF 3 , whereby the TFTs 701 and 702 are removed from the substrate 700. (4) A substrate having heat resistance is used as the substrate 700, a separation layer and a metal oxide film are provided between the substrate 700 and the insulating layer 703, the metal oxide film is weakened by crystallization, and then separated. (5) A method in which a part of the layer is removed by etching with a gas such as a solution or ClF 3 and then the layer having the TFTs 701 and 702 is physically peeled from the substrate 700 using a weakened metal oxide film. A substrate having heat resistance is used as the substrate 700, a peeling layer and a metal oxide film are provided between the substrate 700 and the insulating layer 703. TFTs 701 and 702, insulating layers 722 and 723, and a conductive layer 724a are provided over the insulating layer 703. , 724b and the metal oxide film are weakened, and a part of the insulating layers 722 and 723 is irradiated with laser light to form an opening (an opening exposing a part of the peeling layer). For example, a method of attaching the body 751 to the exposed portions of the insulating layer 723 and the conductive layers 724a and 724b and physically peeling the layer having the TFTs 701 and 702 from the substrate 700 using a weakened metal oxide film may be used. .

異方性導電接着剤562は、異方性導電接着剤552と同様に導電性粒子561が分散された接着剤である。TFT701、702を有する層と、導電層を有する基板531とを圧着することで、これらを接着することが可能であり、且つソース電極又はドレイン電極の露出している領域724cと導電層の接続端子121aとを、導電性粒子561を介して電気的に接続することが可能である。 The anisotropic conductive adhesive 562 is an adhesive in which conductive particles 561 are dispersed in the same manner as the anisotropic conductive adhesive 552. A layer having TFTs 701 and 702 and a substrate 531 having a conductive layer can be bonded to each other so that they can be bonded to each other, and a region 724c where the source or drain electrode is exposed and a connection terminal of the conductive layer 121a can be electrically connected to each other through the conductive particles 561.

更には、TFT701、702を有する層の裏側と共に、表側にアンテナを有する基板581を、異方性導電接着剤572を用いて貼り合せてもよい(図17(B)参照)。代表的には、TFT702のソース電極又はドレイン電極724bの一部を露出させ、アンテナを有する基板581上に形成された導電層の接続端子121aと異方性導伝粒子571で電気的に接続させることが可能である。   Further, a substrate 581 having an antenna on the front side as well as the back side of the layer having the TFTs 701 and 702 may be bonded using an anisotropic conductive adhesive 572 (see FIG. 17B). Typically, a part of the source or drain electrode 724b of the TFT 702 is exposed and electrically connected to the connection terminal 121a of the conductive layer formed over the substrate 581 having the antenna by the anisotropic conductive particles 571. It is possible.

上記のように、剥離したTFT701、702を有する層を、フレキシブル基板やフィルムに貼り合わせると、厚さが薄く、軽く、落下しても割れにくい半導体装置を提供することができる。また、フレキシブル基板は可撓性を有するため、曲面や異形の形状の表面上に貼り合わせることが可能となり、多種多様の用途が実現する。また、基板700を再利用すれば、安価な半導体装置の提供が可能である。   As described above, when the layer having the peeled TFTs 701 and 702 is attached to a flexible substrate or a film, a semiconductor device that is thin, light, and difficult to break even when dropped can be provided. In addition, since the flexible substrate is flexible, it can be bonded onto a curved surface or an irregularly shaped surface, realizing a wide variety of uses. Further, if the substrate 700 is reused, an inexpensive semiconductor device can be provided.

また、複数のアンテナを有する場合、一つのアンテナが破損しても、他のアンテナで外部装置から供給される電磁波を受信することが可能であるため、耐久性を向上させることが可能である。また、複数のアンテナの通信する周波数帯が異なる場合、複数の周波数帯を受信することが可能であるため、リーダライタの選択幅が広がる。   In addition, in the case where a plurality of antennas are used, even if one antenna is damaged, electromagnetic waves supplied from an external device can be received by another antenna, and thus durability can be improved. In addition, when the frequency bands communicated by a plurality of antennas are different, a plurality of frequency bands can be received, so that the selection range of the reader / writer is widened.

以上の構成により、無線チップなどの半導体装置が作製される。     With the above structure, a semiconductor device such as a wireless chip is manufactured.

本実施例では、半導体装置の作製方法に関して図面を参照して説明する。ここでは、実施形態7で示した半導体装置の作製方法を用いるが、各実施形態に示される半導体装置にそれぞれ、本実施例を適宜適応することが可能である。   In this embodiment, a method for manufacturing a semiconductor device is described with reference to drawings. Here, the method for manufacturing the semiconductor device described in Embodiment 7 is used, but this embodiment can be appropriately applied to each semiconductor device described in each embodiment.

図10(A)に示すように、基板1100の一表面に、第1の絶縁層1101、剥離層1102a、1102bを形成する。 As illustrated in FIG. 10A, a first insulating layer 1101 and separation layers 1102a and 1102b are formed over one surface of a substrate 1100.

基板1100は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの等を用いる。上記基板1100には大きさや形状に制約がないため、例えば、基板1100として、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。この利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。 As the substrate 1100, a glass substrate, a quartz substrate, a metal substrate, a stainless steel substrate with an insulating layer formed on one surface, or the like is used. Since there is no restriction on the size and shape of the substrate 1100, for example, if the substrate 1100 is a rectangle having one side of 1 meter or more and a rectangular shape, productivity can be significantly improved. This advantage is a great advantage compared to the case of using a circular silicon substrate.

また、基板1100上に設けられる複数のトランジスタを有する層は、後に基板1100上から剥離される。従って、基板1100を再利用して、当該基板1100上に新たに複数のトランジスタを有する層を形成してもよい。この結果、コストを削減することができる。なお、再利用する基板1100には、石英基板を用いることが好ましい。 The layer including a plurality of transistors provided over the substrate 1100 is peeled off from the substrate 1100 later. Accordingly, a layer having a plurality of transistors may be newly formed over the substrate 1100 by reusing the substrate 1100. As a result, cost can be reduced. Note that a quartz substrate is preferably used as the substrate 1100 to be reused.

剥離層1102a、1102bは、基板1100の一表面に絶縁層を形成した後、フォトリソグラフィ法により形成されたレジストマスクを用いて選択的にエッチングして形成する。剥離層1102a、1102bは、スパッタリング法やプラズマCVD法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素、又は前記元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を、単層で、又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。 The separation layers 1102a and 1102b are formed by forming an insulating layer over one surface of the substrate 1100 and then selectively etching with a resist mask formed by a photolithography method. The release layers 1102a and 1102b are formed by sputtering, plasma CVD, or the like using tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), and cobalt (Co). , An element selected from zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), silicon (Si), or the element A layer made of an alloy material containing the main component or a compound material containing the element as a main component is formed as a single layer or stacked layers. The crystal structure of the layer containing silicon may be any of amorphous, microcrystalline, and polycrystalline.

剥離層1102a、1102bが単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。 In the case where the separation layers 1102a and 1102b have a single-layer structure, a tungsten layer, a molybdenum layer, or a layer containing a mixture of tungsten and molybdenum is preferably formed. Alternatively, a layer containing tungsten oxide or oxynitride, a layer containing molybdenum oxide or oxynitride, or a layer containing an oxide or oxynitride of a mixture of tungsten and molybdenum is formed. Note that the mixture of tungsten and molybdenum corresponds to, for example, an alloy of tungsten and molybdenum.

剥離層1102a、1102bが積層構造の場合、好ましくは、1層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。 In the case where the separation layers 1102a and 1102b have a stacked structure, preferably, a tungsten layer, a molybdenum layer, or a layer containing a mixture of tungsten and molybdenum is formed as a first layer, and tungsten, molybdenum, or tungsten and molybdenum is formed as a second layer. An oxide, nitride, oxynitride or nitride oxide of the mixture is formed.

剥離層1102a、1102bとして、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。 In the case where a stacked structure of a layer containing tungsten and a layer containing an oxide of tungsten is formed as the separation layers 1102a and 1102b, a layer containing tungsten is formed, and a layer containing silicon oxide is formed thereover. The fact that a layer containing an oxide of tungsten is formed at the interface between the layer and the silicon oxide layer may be utilized. Further, the layer containing tungsten oxide may be formed by performing thermal oxidation treatment, oxygen plasma treatment, treatment with a strong oxidizing power such as ozone water, or the like on the surface of the layer containing tungsten. The same applies to the case where a layer containing tungsten nitride, oxynitride, and nitride oxide is formed. After a layer containing tungsten is formed, a silicon nitride layer, a silicon oxynitride layer, and a silicon nitride oxide layer are formed thereon. A layer may be formed.

タングステンの酸化物は、WOxで表される。Xは2〜3の範囲内にあり、xが2の場合(WO)、xが2.5の場合(W)、xが2.75の場合(W11)、xが3の場合(WO)となる。タングステンの酸化物を形成するにあたり、上記に挙げたXの値に特に制約はなく、そのエッチングレートなどを基に決めるとよい。但し、エッチングレートの最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層(WOx、0<X<3)である。従って、作製時間の短縮のために、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。 The oxide of tungsten is represented by WOx. X is in the range of 2 to 3, when x is 2 (WO 2 ), x is 2.5 (W 2 O 5 ), x is 2.75 (W 4 O 11 ), x Is 3 (WO 3 ). In forming the tungsten oxide, the value of X mentioned above is not particularly limited, and may be determined based on the etching rate. However, the layer having the best etching rate is a layer containing tungsten oxide (WOx, 0 <X <3) formed by a sputtering method in an oxygen atmosphere. Therefore, in order to shorten the manufacturing time, a layer containing a tungsten oxide is preferably formed as the separation layer by a sputtering method in an oxygen atmosphere.

また、上記の工程によると、基板1100と剥離層1102a、1102bとの間に第1の絶縁層1101を設けているが、本発明はこの工程に制約されない。基板1100に接するように剥離層1102a、1102bを形成してもよい。 Further, according to the above process, the first insulating layer 1101 is provided between the substrate 1100 and the separation layers 1102a and 1102b; however, the present invention is not limited to this process. The separation layers 1102a and 1102b may be formed so as to be in contact with the substrate 1100.

ここでは、基板1100としてガラス基板を用い、第1の絶縁層1101として厚さ100nmの酸化窒化珪素層をCVD法により形成し、剥離層1102a、1102bとして、厚さ30nmのタングステン層をスパッタリング法により形成する。 Here, a glass substrate is used as the substrate 1100, a silicon oxynitride layer with a thickness of 100 nm is formed as the first insulating layer 1101 by a CVD method, and a tungsten layer with a thickness of 30 nm is formed as the separation layers 1102a and 1102b by a sputtering method. Form.

次に、図10(B)に示すように、剥離層1102a、1102bを覆うように、下地となる絶縁層1105を形成する。絶縁層1105は、スパッタリング法やプラズマCVD法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素(Si)と酸素(O)を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素(N)を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁層は、基板1100からの不純物の侵入を防止するブロッキング膜として機能する。 Next, as illustrated in FIG. 10B, an insulating layer 1105 serving as a base is formed so as to cover the separation layers 1102a and 1102b. The insulating layer 1105 is formed as a single layer or a stacked layer including a silicon oxide or a silicon nitride by a sputtering method, a plasma CVD method, or the like. The silicon oxide material is a substance containing silicon (Si) and oxygen (O), and corresponds to silicon oxide, silicon oxynitride, silicon nitride oxide, or the like. The silicon nitride material is a substance containing silicon and nitrogen (N), and corresponds to silicon nitride, silicon oxynitride, silicon nitride oxide, or the like. The insulating layer serving as a base functions as a blocking film that prevents impurities from entering from the substrate 1100.

ここでは、下地となる絶縁層1105として、スパッタリング法により厚さ200nmの酸化珪素層を形成する。 Here, as the base insulating layer 1105, a 200-nm-thick silicon oxide layer is formed by a sputtering method.

次に、絶縁層1105上に、非晶質半導体層(例えば非晶質珪素を含む層)を形成する。続いて、非晶質半導体層を、レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にエッチングして結晶質半導体層1127〜1130を形成する。 Next, an amorphous semiconductor layer (eg, a layer containing amorphous silicon) is formed over the insulating layer 1105. Subsequently, for the amorphous semiconductor layer, a laser crystallization method, a thermal crystallization method using an RTA or a furnace annealing furnace, a thermal crystallization method using a metal element that promotes crystallization, or a metal element that promotes crystallization is used. A crystalline semiconductor layer is formed by crystallization by a method combining a thermal crystallization method and a laser crystallization method. After that, the obtained crystalline semiconductor layer is etched into a desired shape to form crystalline semiconductor layers 1127 to 1130.

結晶質半導体層1127〜1130の作製工程の具体例を挙げると、まず、プラズマCVD法を用いて、膜厚66nmの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いて形成したレジストマスクを用いて選択的にエッチングして結晶質半導体層1127〜1130を形成する。 As a specific example of a manufacturing process of the crystalline semiconductor layers 1127 to 1130, first, an amorphous semiconductor layer having a thickness of 66 nm is formed by a plasma CVD method. Next, after a solution containing nickel, which is a metal element for promoting crystallization, is held on the amorphous semiconductor layer, the amorphous semiconductor layer is subjected to dehydrogenation treatment (500 ° C., 1 hour), heat Crystallization treatment (550 ° C., 4 hours) is performed to form a crystalline semiconductor layer. After that, irradiation with laser light is performed as necessary, and selective etching is performed using a resist mask formed by a photolithography method, so that crystalline semiconductor layers 1127 to 1130 are formed.

なお、レーザ結晶化法で結晶質半導体層1127〜1130を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。 Note that when the crystalline semiconductor layers 1127 to 1130 are formed by a laser crystallization method, a continuous wave or pulsed gas laser or solid laser is used.

また、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理(RTA法やファーネスアニール炉を用いた熱アニール等)を行って、非晶質半導体層中に結晶質半導体層中の金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。 In addition, an amorphous semiconductor layer functioning as a gettering site may be formed over the crystalline semiconductor layer. Since the amorphous semiconductor layer serving as a gettering site needs to contain an impurity element such as phosphorus or argon, it is preferably formed by a sputtering method in which argon can be contained at a high concentration. Thereafter, heat treatment (RTA method, thermal annealing using a furnace annealing furnace, or the like) is performed to diffuse the metal element in the crystalline semiconductor layer into the amorphous semiconductor layer, and subsequently, non-metal containing the metal element. The crystalline semiconductor layer is removed. Then, the content of the metal element in the crystalline semiconductor layer can be reduced or removed.

次に、結晶質半導体層1127〜1130を覆う第2の絶縁層を形成する。第2の絶縁層は、プラズマCVD法やスパッタリング法により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。 Next, a second insulating layer is formed to cover the crystalline semiconductor layers 1127 to 1130. The second insulating layer is formed by a single layer or a stack of layers containing silicon oxide or silicon nitride by a plasma CVD method or a sputtering method.

ここでは、第2の絶縁層として、酸化窒化珪素層をCVD法により形成する。 Here, a silicon oxynitride layer is formed by a CVD method as the second insulating layer.

次に、第2の絶縁層上に、第1の導電層と第2の導電層を積層して形成する。第1の導電層は、プラズマCVD法やスパッタリング法等により、20〜100nmの厚さで形成する。第2の導電層は、100〜400nmの厚さで形成する。第1の導電層と第2の導電層は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。 Next, a first conductive layer and a second conductive layer are stacked over the second insulating layer. The first conductive layer is formed with a thickness of 20 to 100 nm by a plasma CVD method, a sputtering method, or the like. The second conductive layer is formed with a thickness of 100 to 400 nm. The first conductive layer and the second conductive layer include tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), niobium ( Nb) or the like or an alloy material or a compound material containing these elements as a main component. Alternatively, a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus is used.

第1の導電層と第2の導電層との組み合わせの例を挙げると、窒化タンタル(TaN)層とタングステン(W)層、窒化タングステン(WN)層とタングステン層、窒化モリブデン(MoN)層とモリブデン(Mo)層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の導電層と第2の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。 Examples of combinations of the first conductive layer and the second conductive layer include a tantalum nitride (TaN) layer and a tungsten (W) layer, a tungsten nitride (WN) layer and a tungsten layer, and a molybdenum nitride (MoN) layer. A molybdenum (Mo) layer etc. are mentioned. Since tungsten and tantalum nitride have high heat resistance, heat treatment for thermal activation can be performed after the formation of the first conductive layer and the second conductive layer.

ここでは、第1の導電層として厚さ30nmのタンタル窒化物層を形成し、第2の導電層として厚さ370nmのタングステン層を形成する。 Here, a tantalum nitride layer having a thickness of 30 nm is formed as the first conductive layer, and a tungsten layer having a thickness of 370 nm is formed as the second conductive layer.

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極を形成するためのエッチング処理を行って、ゲート電極として機能する導電層(ゲート電極とよぶことがある)1107〜1110を形成する。 Next, a mask made of a resist is formed using a photolithography method, and etching treatment for forming a gate electrode is performed, so that conductive layers (also referred to as gate electrodes) 1107 to 1110 functioning as the gate electrodes are formed. Form.

次に、結晶質半導体層1128〜1130に、イオンドープ法又はイオン注入法により、N型又はP型を付与する不純物元素を低濃度に添加して、N型不純物領域及びP型不純物領域を形成する。 Next, an impurity element imparting N-type or P-type is added to the crystalline semiconductor layers 1128 to 1130 at a low concentration by ion doping or ion implantation to form an N-type impurity region and a P-type impurity region. To do.

次に、第2の絶縁層と導電層1107〜1110を覆うように、第3の絶縁層を形成する。第3の絶縁層は、プラズマCVD法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層(無機層と表記することがある)や、有機樹脂などの有機材料を含む層(有機層と表記することがある)を、単層又は積層して形成する。 Next, a third insulating layer is formed so as to cover the second insulating layer and the conductive layers 1107 to 1110. The third insulating layer is formed of a layer containing an inorganic material of silicon, silicon oxide, or silicon nitride (sometimes referred to as an inorganic layer) or an organic resin such as an organic resin by a plasma CVD method, a sputtering method, or the like. A layer including a material (sometimes referred to as an organic layer) is formed as a single layer or a stacked layer.

ここでは、絶縁層としてCVD法により酸化窒化珪素層を形成する。 Here, a silicon oxynitride layer is formed by a CVD method as the insulating layer.

次に、第3の絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層1107〜1110の側面に接する絶縁層(以下サイドウォール絶縁層とよぶ)1115〜1118を形成する(図10(C)参照)。サイドウォール絶縁層1115〜1118は、後にLDD領域を形成するためのドーピング用のマスクとして用いる。 Next, the third insulating layer is selectively etched by anisotropic etching mainly in the vertical direction, so that insulating layers in contact with the side surfaces of the conductive layers 1107 to 1110 (hereinafter referred to as sidewall insulating layers) 1115 are used. 1118 is formed (see FIG. 10C). The sidewall insulating layers 1115 to 1118 are used as a doping mask for forming an LDD region later.

なお、サイドウォール絶縁層1115〜1118を形成するためのエッチング工程により、第2の絶縁層もエッチングされ、ゲート絶縁層1119〜1122が形成される。ゲート絶縁層1119〜1122は、導電層1107〜1110及びサイドウォール絶縁層1115〜1118と重なる層である。このように、第2の絶縁層がエッチングされてしまうのは、第2の絶縁層とサイドウォール絶縁層1115〜1118の材料のエッチングレートが同じであるためであり、図10(B)ではその場合を示している。従って、第2の絶縁層とサイドウォール絶縁層1115〜1118の材料のエッチングレートが異なる場合には、サイドウォール絶縁層1115〜1118を形成するためのエッチング工程を経ても、第2の絶縁層が残存する場合がある。 Note that in the etching step for forming the sidewall insulating layers 1115 to 1118, the second insulating layer is also etched, and gate insulating layers 1119 to 1122 are formed. The gate insulating layers 1119 to 1122 overlap with the conductive layers 1107 to 1110 and the sidewall insulating layers 1115 to 1118. In this way, the second insulating layer is etched because the etching rates of the materials of the second insulating layer and the sidewall insulating layers 1115 to 1118 are the same. In FIG. Shows the case. Therefore, in the case where the etching rates of the materials of the second insulating layer and the sidewall insulating layers 1115 to 1118 are different, the second insulating layer remains in the etching process for forming the sidewall insulating layers 1115 to 1118. May remain.

続いて、サイドウォール絶縁層1115、1117をマスクとして、結晶質半導体層1127、1129にn型の導電性を付与する不純物元素を添加して、第1のn型不純物領域(LDD領域ともよぶ)1123a、1123cと、第2のn型不純物領域1124a、1124cとを形成する。 Subsequently, an impurity element imparting n-type conductivity is added to the crystalline semiconductor layers 1127 and 1129 using the sidewall insulating layers 1115 and 1117 as masks, and a first n-type impurity region (also referred to as an LDD region). 1123a and 1123c and second n-type impurity regions 1124a and 1124c are formed.

また、結晶質半導体層1128、1130にp型の導電性を付与する不純物元素を添加して、第1のp型不純物領域(LDD領域ともよぶ)1123b、1123dと、第2のp型不純物領域1124b、1124dとを形成する。 Further, an impurity element imparting p-type conductivity is added to the crystalline semiconductor layers 1128 and 1130 so that first p-type impurity regions (also referred to as LDD regions) 1123b and 1123d and second p-type impurity regions 1124b and 1124d are formed.

第1のn型不純物領域1123a、1123cが含む不純物元素の濃度は、第2のn型不純物領域1124a、1124cの不純物元素の濃度よりも低い。また、第1のp型不純物領域1123b、1123dが含む不純物元素の濃度は、第2のp型不純物領域1124b、1124dの不純物元素の濃度よりも低い。 The concentration of the impurity element contained in the first n-type impurity regions 1123a and 1123c is lower than the concentration of the impurity element in the second n-type impurity regions 1124a and 1124c. The concentration of the impurity element contained in the first p-type impurity regions 1123b and 1123d is lower than the concentration of the impurity element in the second p-type impurity regions 1124b and 1124d.

なお、第1のn型不純物領域1123a、1123c及び第1のp型不純物領域1123b、1123dを形成するためには、ゲート電極を2層以上の積層構造とし、該ゲート電極にテーパー形状を有するように異方性エッチングを行って形成し、該ゲート電極を構成する下層の導電層をマスクとして用いる手法と、サイドウォール絶縁層をマスクとして用いる手法とがある。前者の手法を採用して形成された薄膜トランジスタの構造はGOLD(Gate Overlapped Lightly Doped drain)構造と呼ばれる。本発明は、前者と後者のどちらの手法を用いてもよい。但し、後者のサイドウォール絶縁層をマスクとして用いる手法を用いると、LDD領域を確実に形成することができ、また、LDD領域の幅の制御が容易になるという利点がある。 Note that in order to form the first n-type impurity regions 1123a and 1123c and the first p-type impurity regions 1123b and 1123d, the gate electrode has a stacked structure of two or more layers, and the gate electrode has a tapered shape. There are a method of forming the gate electrode by anisotropic etching and using a lower conductive layer constituting the gate electrode as a mask, and a method of using a sidewall insulating layer as a mask. The structure of the thin film transistor formed by adopting the former method is called a GOLD (Gate Overlapped Lightly Doped Drain) structure. In the present invention, either the former method or the latter method may be used. However, the use of the latter method using the sidewall insulating layer as a mask has an advantage that the LDD region can be reliably formed and the width of the LDD region can be easily controlled.

上記工程を経て、n型の薄膜トランジスタ1131、1133が完成する。また、p型の薄膜トランジスタ1132、1134が完成する。 Through the above steps, n-type thin film transistors 1131 and 1133 are completed. In addition, p-type thin film transistors 1132 and 1134 are completed.

n型の薄膜トランジスタ1131、1133は、LDD構造を有し、第1のn型不純物領域(LDD領域ともよぶ)と第2のn型不純物領域とチャネル形成領域を含む活性層と、ゲート絶縁層と、ゲート電極として機能する導電層とを有する。また、p型の薄膜トランジスタ1132、1134は、LDD構造を有し、第1のp型不純物領域(LDD領域ともよぶ)と第2のp型不純物領域とチャネル形成領域を含む活性層と、ゲート絶縁層と、ゲート電極として機能する導電層とを有する。 The n-type thin film transistors 1131 and 1133 each have an LDD structure, and include an active layer including a first n-type impurity region (also referred to as an LDD region), a second n-type impurity region, a channel formation region, a gate insulating layer, And a conductive layer functioning as a gate electrode. The p-type thin film transistors 1132 and 1134 each have an LDD structure, an active layer including a first p-type impurity region (also referred to as an LDD region), a second p-type impurity region, and a channel formation region, and gate insulation. And a conductive layer functioning as a gate electrode.

次に、薄膜トランジスタ1131〜1134を覆うように、単層又は積層で絶縁層を形成する。 Next, an insulating layer is formed as a single layer or a stacked layer so as to cover the thin film transistors 1131 to 1134.

ここでは、薄膜トランジスタ1131〜1134を覆うように、絶縁層を2層積層して形成した場合を示し、第4の絶縁層1141として厚さ50nmの酸化窒化珪素を含む層を形成し、第5の絶縁層1142として厚さ600nmの酸化珪素を含む層を形成する。さらには、第5の絶縁層1142上に、さらに酸化珪素を含む絶縁層を形成してもよい。 Here, a case where two insulating layers are stacked so as to cover the thin film transistors 1131 to 1134 is shown; a layer containing silicon oxynitride having a thickness of 50 nm is formed as the fourth insulating layer 1141; As the insulating layer 1142, a layer containing silicon oxide with a thickness of 600 nm is formed. Further, an insulating layer containing silicon oxide may be formed over the fifth insulating layer 1142.

なお、絶縁層1141、1142を形成する前、又は絶縁層1141、1142のうちの1つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はRTA法などを適用するとよい。 Note that before the insulating layers 1141 and 1142 are formed or after one or more thin films of the insulating layers 1141 and 1142 are formed, the crystallinity of the semiconductor layer is restored and the activity of the impurity element added to the semiconductor layer is increased. Heat treatment for the purpose of hydrogenation of the semiconductor layer is preferably performed. For the heat treatment, thermal annealing, laser annealing, RTA, or the like is preferably applied.

次に、図10(C)に示すように、フォトリソグラフィ法により形成したレジストマスクを用いて絶縁層1141、1142を選択的にエッチングして、第2のn型不純物領域1124a、1124c、第2のp型不純物領域1124b、1124dを露出させるコンタクトホールを形成する。 Next, as illustrated in FIG. 10C, the insulating layers 1141 and 1142 are selectively etched using a resist mask formed by a photolithography method, so that second n-type impurity regions 1124a and 1124c are formed. Contact holes for exposing the p-type impurity regions 1124b and 1124d are formed.

次に、コンタクトホールを充填するように、導電層を形成し、当該導電層を選択的にエッチングして、導電層1155〜1162を形成する。導電層1155〜1162は、TFTのソース配線又はドレイン配線として機能する。 Next, a conductive layer is formed so as to fill the contact hole, and the conductive layer is selectively etched, so that conductive layers 1155 to 1162 are formed. The conductive layers 1155 to 1162 function as a source wiring or a drain wiring of the TFT.

導電層1155〜1162は、プラズマCVD法やスパッタリング法等により、チタン(Ti)、アルミニウム(Al)、ネオジウム(Nd)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成してもよい。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。 The conductive layers 1155 to 1162 are formed of an element selected from titanium (Ti), aluminum (Al), and neodymium (Nd) by a plasma CVD method, a sputtering method, or the like, or an alloy material or a compound material containing these elements as a main component Thus, it may be formed as a single layer or a stacked layer. The alloy material containing aluminum as a main component corresponds to, for example, a material containing aluminum as a main component and containing nickel, or an alloy material containing aluminum as a main component and containing nickel and one or both of carbon and silicon.

ここでは、導電層1155〜1162として、絶縁層1142側から順に厚さ60nmのチタン層、40nmのチタン窒化物層、500nmのアルミニウム層、60nmのチタン層、40nmのチタン窒化物層をスパッタリング法により形成する。   Here, as the conductive layers 1155 to 1162, a titanium layer having a thickness of 60 nm, a 40 nm titanium nitride layer, a 500 nm aluminum layer, a 60 nm titanium layer, and a 40 nm titanium nitride layer are sequentially formed from the insulating layer 1142 side by a sputtering method. Form.

次に、図10(D)に示すように、導電層1155〜1162を覆うように、単層又は積層で第6の絶縁層1163を形成する。導電層1155〜1162を覆う絶縁層1163は、ここでは、無機絶縁層で形成する。無機絶縁層として、厚さ1.5μmのシロキサンポリマーを塗布し、乾燥及び焼成を行って絶縁層1163を形成する。 Next, as illustrated in FIG. 10D, a sixth insulating layer 1163 is formed as a single layer or a stacked layer so as to cover the conductive layers 1155 to 1162. Here, the insulating layer 1163 covering the conductive layers 1155 to 1162 is formed using an inorganic insulating layer. As the inorganic insulating layer, a siloxane polymer with a thickness of 1.5 μm is applied, dried and baked to form the insulating layer 1163.

次に、薄膜トランジスタを覆う絶縁層1142と同様に、導電層1155〜1162を覆う絶縁層1163にコンタクトホールを形成し、導電層1164を形成する。導電層1164は、アンテナの一部として機能する。 Next, in the same manner as the insulating layer 1142 covering the thin film transistor, a contact hole is formed in the insulating layer 1163 covering the conductive layers 1155 to 1162, and the conductive layer 1164 is formed. The conductive layer 1164 functions as part of the antenna.

ここでは、導電層1164として、絶縁層1142側から順に、チタン層、チタンーアルミニウム合金層をスパッタリング法により形成する。この後、所望の形状にエッチングして導電層1164を形成する。 Here, as the conductive layer 1164, a titanium layer and a titanium-aluminum alloy layer are sequentially formed from the insulating layer 1142 side by a sputtering method. After that, the conductive layer 1164 is formed by etching into a desired shape.

次に、図10(D)に示すように、導電層1164上に有機樹脂層1165を形成する。ここでは、有機樹脂層1165の材料として、液滴吐出法により導電層1164上にポリイミドを吐出する。当該有機樹脂層1165は、後に塗れ性が低い層を形成するときのマスクとして働く。 Next, as illustrated in FIG. 10D, an organic resin layer 1165 is formed over the conductive layer 1164. Here, polyimide is discharged over the conductive layer 1164 as a material of the organic resin layer 1165 by a droplet discharge method. The organic resin layer 1165 serves as a mask when a layer having low paintability is formed later.

次に、図10(E)に示すように、露出している絶縁層1163上に塗れ性が低い層1171を形成する。ここでは、塗れ性が低い層1171としてFASを絶縁層1163表面に化学吸着させて形成する。   Next, as illustrated in FIG. 10E, a layer 1171 having low wettability is formed over the exposed insulating layer 1163. Here, the layer 1171 having low wettability is formed by chemical adsorption of FAS on the surface of the insulating layer 1163.

次に、図11(A)に示すように、有機樹脂層1165を除去して、導電層1164を露出して、塗れ性が高い領域1173を形成する。 Next, as illustrated in FIG. 11A, the organic resin layer 1165 is removed, the conductive layer 1164 is exposed, and a highly wettable region 1173 is formed.

次に、図11(B)に示すように、導電層1164上に導電性ペーストを塗布又は吐出、乾燥、焼成して厚さ5〜40μmの導電層1174を形成する。以上の工程により、TFTに接続するアンテナとして機能する導電層1174を形成することができる。この後、塗れ性が低い層1171を酸素アッシングで除去する。 Next, as illustrated in FIG. 11B, a conductive paste is applied or discharged, dried, and fired over the conductive layer 1164 to form a conductive layer 1174 having a thickness of 5 to 40 μm. Through the above steps, the conductive layer 1174 functioning as an antenna connected to the TFT can be formed. Thereafter, the layer 1171 having low wettability is removed by oxygen ashing.

この後、絶縁層1163及びアンテナとして機能する導電層1174上に、DLC(ダイヤモンドライクカーボン)などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層等の保護層を形成しても良い。 After that, a protective layer such as a layer containing carbon such as DLC (Diamond Like Carbon), a layer containing silicon nitride, or a layer containing silicon nitride oxide is formed over the insulating layer 1163 and the conductive layer 1174 functioning as an antenna. Also good.

次に、図11(C)に示すように、絶縁層1163上に、絶縁層1181を形成する。絶縁層1181は、後の剥離工程での保護層として設けるため、平坦化層であることが好ましい。   Next, as illustrated in FIG. 11C, the insulating layer 1181 is formed over the insulating layer 1163. The insulating layer 1181 is preferably a planarization layer because it is provided as a protective layer in a subsequent peeling step.

ここでは、絶縁層1181として、スクリーン印刷法により厚さ15μmのエポキシ樹脂層を形成する。 Here, as the insulating layer 1181, an epoxy resin layer having a thickness of 15 μm is formed by a screen printing method.

次に、剥離層1102a、1102bが露出するように、開口部1182を形成する。開口部1182は、レーザアブレーションやフォトリソグラフィ法により絶縁層1105、1141、1142、1163、1181の一部を除去して形成する。 Next, an opening 1182 is formed so that the peeling layers 1102a and 1102b are exposed. The opening 1182 is formed by removing part of the insulating layers 1105, 1141, 1142, 1163, and 1181 by laser ablation or photolithography.

ここでは、紫外線レーザから射出されるレーザビームを照射して、開口部1182を形成する。 Here, the opening 1182 is formed by irradiation with a laser beam emitted from an ultraviolet laser.

次に、開口部1182にエッチング剤を導入して、図12(A)に示すように、剥離層1102a、1102bの一部を除去する。一部エッチングされた剥離層を、残存する剥離層1183、1184と示す。エッチング剤は、ウエットエッチングであれば、フッ酸を水やフッ化アンモニウムで希釈した混液、フッ酸と硝酸の混液、フッ酸と硝酸と酢酸の混液、過酸化水素と硫酸の混液、過酸化水素とアンモニア水、過酸化水素と塩酸との混液等を用いる。また、ドライエッチングであれば、フッ素等のハロゲン系の原子や分子を含む気体を用いる。好ましくは、エッチング剤として、フッ化ハロゲン又はハロゲン化合物を含む気体又は液体を使用する。 Next, an etchant is introduced into the opening 1182 to remove part of the separation layers 1102a and 1102b as illustrated in FIG. Partially etched release layers are denoted as remaining release layers 1183 and 1184. If the etching agent is wet etching, a mixture of hydrofluoric acid diluted with water or ammonium fluoride, a mixture of hydrofluoric acid and nitric acid, a mixture of hydrofluoric acid, nitric acid and acetic acid, a mixture of hydrogen peroxide and sulfuric acid, hydrogen peroxide And a mixture of ammonia water, hydrogen peroxide and hydrochloric acid. For dry etching, a gas containing a halogen atom or molecule such as fluorine is used. Preferably, a gas or liquid containing halogen fluoride or a halogen compound is used as the etching agent.

ここでは、三フッ化塩素(ClF)を使用して、剥離層の一部をエッチングする。一部エッチングされた剥離層を1183、1184と示す。 Here, a part of the peeling layer is etched using chlorine trifluoride (ClF 3 ). The partially etched release layers are denoted as 1183 and 1184.

次に、図12(A)に示すように、複数のトランジスタを有する層1170において絶縁層1181の表面と基体1186とを粘着剤1185を用いて接着させると共に、基板1000及び残存する剥離層1183、1184を剥がす。 Next, as illustrated in FIG. 12A, the surface of the insulating layer 1181 and the base 1186 are bonded to each other in a layer 1170 having a plurality of transistors using an adhesive 1185, and the substrate 1000 and the remaining peeling layer 1183 are formed. Remove 1184.

ここでは、粘着性の低いフィルムが設けられた転置用ローラーを基体1186として、粘着剤1185を押しつけながらローラーを回転することで、絶縁層1105上に設けられた複数のトランジスタを有する層1170のみが基体1186に転置される。このような転置用ローラーは、シリコン系樹脂、又はフッ素系樹脂により形成することができる。 Here, only the layer 1170 having a plurality of transistors provided over the insulating layer 1105 is formed by rotating the roller while pressing the adhesive 1185 using the transfer roller provided with the low-adhesive film as the base 1186. It is transferred to the base 1186. Such a transfer roller can be formed of a silicon-based resin or a fluorine-based resin.

このとき、基体1186と複数のトランジスタを有する層1170との接着強度は、基板1100と絶縁層1105との密着強度より高くなるように設定する。そして、絶縁層1105上に設けられた複数のトランジスタを有する層のみを基板から剥離する。 At this time, the adhesive strength between the base 1186 and the layer 1170 including a plurality of transistors is set to be higher than the adhesion strength between the substrate 1100 and the insulating layer 1105. Then, only the layer including a plurality of transistors provided over the insulating layer 1105 is separated from the substrate.

次に、複数のトランジスタを有する層1170から基体1186を剥離する。   Next, the base 1186 is peeled from the layer 1170 including a plurality of transistors.

次に、図12(B)に示すように、フィルム1191を絶縁層1105に貼り付ける。フィルム1191として、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルム等を利用することができる。また、フィルムは、熱圧着により、被処理体と共に加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。 Next, as illustrated in FIG. 12B, a film 1191 is attached to the insulating layer 1105. As film 1191, films made of polypropylene, polyester, vinyl, polyvinyl fluoride, vinyl chloride, paper made of fibrous materials, base film (polyester, polyamide, inorganic vapor deposition film, paper, etc.) and adhesive synthetic resin A laminated film with a film (acrylic synthetic resin, epoxy synthetic resin or the like) can be used. In addition, the film is subjected to heat treatment and pressure treatment together with the object to be processed by thermocompression bonding, and when performing the heat treatment and pressure treatment, an adhesive layer provided on the outermost surface of the film, Alternatively, a layer (not an adhesive layer) provided in the outermost layer is melted by heat treatment and bonded by pressure.

また、フィルム1191の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。シート材にシリカコートを用いることが好ましく、例えば、接着層とポリエステル等のフィルムとシリカコートを積層させたシート材を利用することができる。 Further, an adhesive layer may be provided on the surface of the film 1191, or an adhesive layer may not be provided. The adhesive layer corresponds to a layer containing an adhesive such as a thermosetting resin, an ultraviolet curable resin, an epoxy resin adhesive, or a resin additive. It is preferable to use a silica coat for the sheet material. For example, a sheet material in which an adhesive layer, a film such as polyester, and a silica coat are laminated can be used.

ここでは、接着層とPETフィルムとシリカコートを積層させたシート材をフィルム1191として用いると、封止後に内部への水分等の侵入を防ぐことが可能である。 Here, when a sheet material obtained by laminating an adhesive layer, a PET film, and a silica coat is used as the film 1191, it is possible to prevent moisture and the like from entering the inside after sealing.

次に、図13(A)に示すように、粘着剤1185を絶縁層1181から除去する。 Next, as illustrated in FIG. 13A, the adhesive 1185 is removed from the insulating layer 1181.

ここでは、紫外線を粘着剤1185に照射して粘着剤1185を除去する。   Here, the adhesive 1185 is removed by irradiating the adhesive 1185 with ultraviolet rays.

次に、図13(B)に示すように、フィルム1192を複数のトランジスタを有する層1170の表面及びフィルム1191に接着して、複数のトランジスタを有する層1170を封止する。フィルム1192も、フィルム1191と同様の物を適宜用いることができる。 Next, as illustrated in FIG. 13B, the film 1192 is attached to the surface of the layer 1170 including a plurality of transistors and the film 1191, so that the layer 1170 including the plurality of transistors is sealed. As the film 1192, a material similar to the film 1191 can be used as appropriate.

ここでは、フィルム1192として、接着層とPETフィルムとシリカコートを積層したシート材を用いる。 Here, as the film 1192, a sheet material in which an adhesive layer, a PET film, and a silica coat are laminated is used.

その後、フィルム1191、1192の接着領域において、複数のトランジスタを有する層を個々に切断する。その結果、無線チップを形成することが可能である。 After that, the layers having a plurality of transistors are individually cut in the bonding regions of the films 1191 and 1192. As a result, a wireless chip can be formed.

本実施形態の半導体装置の構成について、図14を参照して説明する。図14に示すように、本発明の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調・変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、データバス17、アンテナ(アンテナコイル)18、センサ21、センサ回路22を有する。 The configuration of the semiconductor device of this embodiment will be described with reference to FIG. As shown in FIG. 14, the semiconductor device 20 of the present invention has a function of communicating data without contact, and controls the power supply circuit 11, the clock generation circuit 12, the data demodulation / modulation circuit 13, and other circuits. A circuit 14, an interface circuit 15, a memory circuit 16, a data bus 17, an antenna (antenna coil) 18, a sensor 21, and a sensor circuit 22 are included.

電源回路11は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種電圧を生成する回路である。クロック発生回路12は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調・変調回路13は、リーダライタ19と交信するデータを復調・変調する機能を有する。制御回路14は、記憶回路16を制御する機能を有する。アンテナ18は、電磁波の送受信を行う機能を有する。リーダライタ19は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。   The power supply circuit 11 is a circuit that generates various voltages to be supplied to each circuit inside the semiconductor device 20 based on the AC signal input from the antenna 18. The clock generation circuit 12 is a circuit that generates various clock signals to be supplied to each circuit inside the semiconductor device 20 based on the AC signal input from the antenna 18. The data demodulation / modulation circuit 13 has a function of demodulating / modulating data communicated with the reader / writer 19. The control circuit 14 has a function of controlling the memory circuit 16. The antenna 18 has a function of transmitting and receiving electromagnetic waves. The reader / writer 19 controls communication and control with the semiconductor device and processing related to the data. The semiconductor device is not limited to the above-described configuration, and may be a configuration in which other elements such as a power supply voltage limiter circuit and hardware dedicated to cryptographic processing are added.

記憶回路16は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路16は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、DRAM、SRAM、FeRAM、マスクROM、PROM、EPROM、EEPROM及びフラッシュメモリから選択される1つ又は複数に相当する。   The memory circuit 16 includes a memory element in which an organic compound layer or a phase change layer is sandwiched between a pair of conductive layers. Note that the memory circuit 16 may include only a memory element in which an organic compound layer or a phase change layer is sandwiched between a pair of conductive layers, or may include a memory circuit having another structure. The memory circuit having another configuration corresponds to, for example, one or more selected from DRAM, SRAM, FeRAM, mask ROM, PROM, EPROM, EEPROM, and flash memory.

センサ21は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの素子で形成される。センサ回路22はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ/デジタル変換(A/D変換)して制御回路14に信号を出力する。 The sensor 21 is formed of an element such as a resistance element, a capacitive coupling element, an inductive coupling element, a photovoltaic element, a photoelectric conversion element, a thermoelectric element, a transistor, a thermistor, or a diode. The sensor circuit 22 detects a change in impedance, reactance, inductance, voltage or current, performs analog / digital conversion (A / D conversion), and outputs a signal to the control circuit 14.

本発明により無線チップ(無線プロセッサ、無線メモリ、無線タグともよぶ)として機能する半導体装置を形成することができる。無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図15(A)参照)、包装用容器類(包装紙やボトル等、図15(C)参照)、記録媒体(DVDソフトやビデオテープ等、図15(B)参照)、乗物類(自転車等、図15(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札(図15(E)、図15(F)参照)等の物品に設けて使用することができる。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。   According to the present invention, a semiconductor device that functions as a wireless chip (also referred to as a wireless processor, a wireless memory, or a wireless tag) can be formed. Applications of wireless chips are wide-ranging. For example, banknotes, coins, securities, bearer bonds, certificates (driver's license, resident card, etc., see FIG. 15A), packaging containers (wrapping paper and Bottle, etc., see FIG. 15C), recording medium (DVD software, video tape, etc., see FIG. 15B), vehicles (bicycle, etc., see FIG. 15D), personal items (bags, glasses, etc.) ), Products such as foods, plants, clothing, daily necessities, electronic devices, etc. and goods such as luggage tags (see FIGS. 15E and 15F) can be used. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (also simply referred to as televisions, television receivers, television receivers), mobile phones, and the like. The semiconductor device can be used for animals, human bodies, and the like.

無線チップは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。本発明より作製することが可能な無線チップは、基板上に形成した薄膜集積回路を、剥離工程により剥離した後、カバー材に設けるため、小型、薄型、軽量であり、物品に実装しても、デザイン性を損なうことがない。更には、可とう性を有するため、瓶やパイプなど曲面を有するものにも用いることが可能である。 The wireless chip is fixed to the article by being attached to the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin. Forgery can be prevented by providing wireless chips on banknotes, coins, securities, bearer bonds, certificates, etc. In addition, by providing wireless chips in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of inspection systems and rental store systems. A wireless chip that can be manufactured according to the present invention is small, thin, and lightweight because it is provided on a cover material after a thin film integrated circuit formed over a substrate is peeled off by a peeling process. The design will not be impaired. Furthermore, since it has flexibility, it can be used for a bottle or pipe having a curved surface.

また、本発明より形成することが可能な無線チップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられる無線チップに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を簡単に行うことができる。   Further, by applying a wireless chip that can be formed according to the present invention to an object management or distribution system, it is possible to increase the functionality of the system. For example, by reading the information recorded on the wireless chip provided on the tag with a reader / writer provided on the side of the belt conveyor, information such as the distribution process and delivery destination is read, and inspection of goods and distribution of goods Can be done easily.

本発明の導電層を有する基板を作製する工程を示した断面図及び斜視図である。It is sectional drawing and the perspective view which showed the process of producing the board | substrate which has a conductive layer of this invention. 本発明の導電層を有する基板を作製する工程を示した断面図である。It is sectional drawing which showed the process of producing the board | substrate which has a conductive layer of this invention. 本発明の導電層を有する基板を作製する工程を示した断面図である。It is sectional drawing which showed the process of producing the board | substrate which has a conductive layer of this invention. 本発明の導電層を有する基板の作製工程を示した断面図である。It is sectional drawing which showed the preparation process of the board | substrate which has a conductive layer of this invention. 本発明の導電層を有する基板の作製工程を示した断面図である。It is sectional drawing which showed the preparation process of the board | substrate which has a conductive layer of this invention. 本発明の半導体装置を形成する工程を示した断面図である。It is sectional drawing which showed the process of forming the semiconductor device of this invention. 本発明の半導体装置を形成する工程を示した断面図である。It is sectional drawing which showed the process of forming the semiconductor device of this invention. 本発明の半導体装置を形成する工程を示した断面図である。It is sectional drawing which showed the process of forming the semiconductor device of this invention. 本発明の半導体装置を形成する工程を示した断面図である。It is sectional drawing which showed the process of forming the semiconductor device of this invention. 本発明の半導体装置を形成する工程を示した断面図である。It is sectional drawing which showed the process of forming the semiconductor device of this invention. 本発明の半導体装置を形成する工程を示した断面図である。It is sectional drawing which showed the process of forming the semiconductor device of this invention. 本発明の半導体装置を形成する工程を示した断面図である。It is sectional drawing which showed the process of forming the semiconductor device of this invention. 本発明の半導体装置を形成する工程を示した断面図である。It is sectional drawing which showed the process of forming the semiconductor device of this invention. 本発明の半導体装置の構造を示した図である。It is the figure which showed the structure of the semiconductor device of this invention. 本発明の半導体装置の応用例を示す図である。It is a figure which shows the example of application of the semiconductor device of this invention. 従来の導電層の構造を示した断面図及び平面図である。It is sectional drawing and the top view which showed the structure of the conventional conductive layer. 本発明の半導体装置の構造を示した図である。It is the figure which showed the structure of the semiconductor device of this invention.

Claims (15)

基板上に導電性粒子を有する組成物の接触角が小さい無機絶縁層を形成し、
前記無機絶縁層上に有機樹脂層を選択的に形成し、
前記無機絶縁層上及び前記有機樹脂層上に、前記導電性粒子を有する組成物の接触角が大きい層を形成し、
前記有機樹脂層を除去し、前記無機絶縁層を露出させることにより、前記導電性粒子を有する組成物の接触角が小さい領域を形成し、
前記導電性粒子を有する組成物の接触角が小さい領域上に、前記導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする導電層を有する基板の作製方法。
Forming an inorganic insulating layer having a small contact angle of the composition having conductive particles on the substrate;
Selectively forming an organic resin layer on the inorganic insulating layer;
A layer having a large contact angle of the composition having the conductive particles is formed on the inorganic insulating layer and the organic resin layer,
By removing the organic resin layer and exposing the inorganic insulating layer, a region having a small contact angle of the composition having the conductive particles is formed,
A method for producing a substrate having a conductive layer, wherein a conductive layer is formed by applying and baking the composition having a conductive particle on a region having a small contact angle of the composition having the conductive particle. .
基板上に導電性粒子を有する組成物の接触角が小さい有機樹脂層を形成し、
前記有機樹脂層上に無機絶縁層を選択的に形成し、
前記無機絶縁層の表面に、前記導電性粒子を有する組成物の接触角が大きい層を形成し、露出する前記有機樹脂層上に前記導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする導電層を有する基板の作製方法。
Forming an organic resin layer with a small contact angle of the composition having conductive particles on the substrate,
Selectively forming an inorganic insulating layer on the organic resin layer;
A layer having a large contact angle of the composition having the conductive particles is formed on the surface of the inorganic insulating layer, and the composition having the conductive particles is applied onto the exposed organic resin layer and baked, and then conductive. A method for manufacturing a substrate having a conductive layer, comprising forming a layer.
基板上に無機絶縁層を形成し、
前記無機絶縁層上に光触媒層を選択的に形成し、
前記無機絶縁層及び前記光触媒層上に導電性粒子を有する組成物の接触角が大きい層を形成し、
前記光触媒層に光を照射し活性化させることにより、前記光触媒層に接する領域の前記導電性粒子を有する組成物の接触角が大きい層を分解して前記導電性粒子を有する組成物の接触角が小さい領域を形成し、
前記導電性粒子を有する組成物の接触角が小さい領域に、前記導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする導電層を有する基板の作製方法。
Forming an inorganic insulating layer on the substrate;
Selectively forming a photocatalytic layer on the inorganic insulating layer;
Forming a layer having a large contact angle of the composition having conductive particles on the inorganic insulating layer and the photocatalyst layer;
By activating by irradiating light to the photocatalyst layer, the contact of the composition with the conductive particles to decompose the layer having a large contact angle of a composition having the conductive particles in the region in contact with the photocatalyst layer Forming a region with small corners,
A method for manufacturing a substrate having a conductive layer, wherein the conductive layer is formed by applying and baking the composition having the conductive particles in a region where the contact angle of the composition having the conductive particles is small.
請求項2において、前記導電性粒子を有する組成物の接触角が大きい層上の前記導電性粒子を有する組成物の接触角は、前記有機樹脂層上の前記導電性粒子を有する組成物の接触角より30度以上大きいことを特徴とする導電層を有する基板の作製方法。   The contact angle of the composition having the conductive particles on the layer having a large contact angle of the composition having the conductive particles according to claim 2 is the contact angle of the composition having the conductive particles on the organic resin layer. A method for manufacturing a substrate having a conductive layer, which is 30 degrees or more larger than a corner. 請求項1又は3において、前記導電性粒子を有する組成物の接触角が大きい層上の前記導電性粒子を有する組成物の接触角は、前記導電性粒子を有する組成物の接触角が小さい領域上の前記導電性粒子を有する組成物の接触角より30度以上大きいことを特徴とする導電層を有する基板の作製方法。   4. The region according to claim 1, wherein the contact angle of the composition having conductive particles on the layer having a large contact angle of the composition having conductive particles is a region where the contact angle of the composition having the conductive particles is small. A method for manufacturing a substrate having a conductive layer, wherein the contact angle is 30 degrees or more larger than a contact angle of the composition having the conductive particles. 請求項1、2又は4において、前記無機絶縁層表面に、アルキル基、フルオロアルキル基、またはフッ化炭素鎖を有する化合物を化学吸着させて前記導電性粒子を有する組成物の接触角が大きい層を形成することを特徴とする導電層を有する基板の作製方法。   The layer having a large contact angle of the composition having the conductive particles according to claim 1, 2, or 4, wherein a chemical compound having an alkyl group, a fluoroalkyl group, or a fluorocarbon chain is chemically adsorbed on the surface of the inorganic insulating layer. A method for manufacturing a substrate having a conductive layer, which is characterized by comprising: 請求項1乃至5のいずれか一において、前記導電性粒子を有する組成物の接触角が大きい層を、液滴吐出法、又は塗布法を用いて形成することを特徴とする導電層を有する基板の作製方法。   6. The substrate having a conductive layer according to claim 1, wherein a layer having a large contact angle of the composition having conductive particles is formed by a droplet discharge method or a coating method. Manufacturing method. 請求項1乃至7のいずれか一において、前記導電性粒子を有する組成物を、液滴吐出法により塗布することを特徴とする導電層を有する基板の作製方法。   8. The method for manufacturing a substrate having a conductive layer according to claim 1, wherein the composition having the conductive particles is applied by a droplet discharge method. 請求項1乃至7のいずれか一において、前記導電性粒子を有する組成物を、印刷法により塗布することを特徴とする導電層を有する基板の作製方法。   The method for manufacturing a substrate having a conductive layer according to claim 1, wherein the composition having the conductive particles is applied by a printing method. 請求項9において、前記印刷法は、スクリーン印刷、オフセット印刷、凸版印刷、又はグラビア印刷であることを特徴とする導電層を有する基板の作製方法。   The method for manufacturing a substrate having a conductive layer according to claim 9, wherein the printing method is screen printing, offset printing, letterpress printing, or gravure printing. 請求項1乃至10のいずれか一において、前記導電層はアンテナであることを特徴とする導電層を有する基板の作製方法。   The method for manufacturing a substrate having a conductive layer according to claim 1, wherein the conductive layer is an antenna. トランジスタ上に導電性粒子を有する組成物に対して塗れ性が高い無機絶縁層を形成し、
前記無機絶縁層上に有機樹脂層を選択的に形成し、
前記無機絶縁層上の前記無機絶縁層が露出している領域に前記導電性粒子を有する組成物に対して塗れ性が低い層を選択的に形成し、
前記有機樹脂層を除去し、前記無機絶縁層を露出させることにより、前記導電性粒子を有する組成物に対して塗れ性が高い領域を形成し、
前記導電性粒子を有する組成物に対して塗れ性が高い領域上に、前記導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする半導体装置の作製方法。
Forming an inorganic insulating layer having high wettability with respect to the composition having conductive particles on the transistor;
Selectively forming an organic resin layer on the inorganic insulating layer;
Selectively forming a layer having low wettability with respect to the composition having the conductive particles in a region where the inorganic insulating layer on the inorganic insulating layer is exposed ;
By removing the organic resin layer and exposing the inorganic insulating layer, a region having high wettability with respect to the composition having the conductive particles is formed,
A method for manufacturing a semiconductor device, wherein a conductive layer is formed by applying and baking the composition having conductive particles over a region having high wettability with respect to the composition having conductive particles.
トランジスタ上に導電性粒子を有する組成物に対して塗れ性が高い有機樹脂層を形成し、
前記有機樹脂層上に無機絶縁層を選択的に形成し、
前記無機絶縁層の表面に、前記導電性粒子を有する組成物に対して塗れ性が低い層を形成し、
露出する前記有機樹脂層上に前記導電性粒子を有する組成物を塗布し焼成して、導電層を形成することを特徴とする半導体装置の作製方法。
Form an organic resin layer with high wettability with respect to the composition having conductive particles on the transistor,
Selectively forming an inorganic insulating layer on the organic resin layer;
On the surface of the inorganic insulating layer, a layer having low wettability with respect to the composition having the conductive particles is formed,
A method for manufacturing a semiconductor device, wherein a conductive layer is formed by applying and baking a composition having the conductive particles over the exposed organic resin layer.
トランジスタ上に導電性粒子を有する組成物に対して塗れ性が高い有機樹脂層を形成し、
前記有機樹脂層上に無機絶縁層を選択的に形成し、
前記無機絶縁層の表面に前記導電性粒子を有する組成物に対して塗れ性が低い層を形成し、
露出する前記有機樹脂層の一部に開口部を形成し、
露出する前記有機樹脂層上に前記導電性粒子を有する組成物を塗布し焼成して、前記開口部を介して前記トランジスタに電気的に接続する導電層を形成することを特徴とする半導体装置の作製方法。
Form an organic resin layer with high wettability with respect to the composition having conductive particles on the transistor,
Selectively forming an inorganic insulating layer on the organic resin layer;
Forming a layer having low wettability with respect to the composition having the conductive particles on the surface of the inorganic insulating layer;
Forming an opening in a part of the exposed organic resin layer;
A conductive layer electrically connected to the transistor through the opening is formed by applying a composition having conductive particles on the exposed organic resin layer and baking the composition. Manufacturing method.
請求項12乃至請求項14のいずれか一において、前記導電層はアンテナであることを特徴とする半導体装置の作製方法。   15. The method for manufacturing a semiconductor device according to claim 12, wherein the conductive layer is an antenna.
JP2005361964A 2004-12-17 2005-12-15 Method for manufacturing substrate having conductive layer and method for manufacturing semiconductor device Expired - Fee Related JP4693619B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005361964A JP4693619B2 (en) 2004-12-17 2005-12-15 Method for manufacturing substrate having conductive layer and method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004366595 2004-12-17
JP2004366595 2004-12-17
JP2005361964A JP4693619B2 (en) 2004-12-17 2005-12-15 Method for manufacturing substrate having conductive layer and method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2006196883A JP2006196883A (en) 2006-07-27
JP2006196883A5 JP2006196883A5 (en) 2008-12-25
JP4693619B2 true JP4693619B2 (en) 2011-06-01

Family

ID=36802667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005361964A Expired - Fee Related JP4693619B2 (en) 2004-12-17 2005-12-15 Method for manufacturing substrate having conductive layer and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4693619B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083956B2 (en) * 2007-10-11 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US8829677B2 (en) * 2010-10-14 2014-09-09 Invensas Corporation Semiconductor die having fine pitch electrical interconnects
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168230A (en) * 1999-12-13 2001-06-22 Dainippon Printing Co Ltd Silicone plate and its manufacturing method
JP2001284289A (en) * 2000-03-31 2001-10-12 Seiko Epson Corp Manufacturing method of fine structure
JP2003149831A (en) * 2001-11-09 2003-05-21 Seiko Epson Corp Monolayer pattern forming method, electrically conductive film pattern forming method using patterned monolayer and electro-optic device
JP2003309344A (en) * 2002-04-18 2003-10-31 Dainippon Printing Co Ltd Method of manufacturing basic material of conductive pattern
JP2004302086A (en) * 2003-03-31 2004-10-28 Dainippon Printing Co Ltd Manufacturing method for pattern forming body

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168230A (en) * 1999-12-13 2001-06-22 Dainippon Printing Co Ltd Silicone plate and its manufacturing method
JP2001284289A (en) * 2000-03-31 2001-10-12 Seiko Epson Corp Manufacturing method of fine structure
JP2003149831A (en) * 2001-11-09 2003-05-21 Seiko Epson Corp Monolayer pattern forming method, electrically conductive film pattern forming method using patterned monolayer and electro-optic device
JP2003309344A (en) * 2002-04-18 2003-10-31 Dainippon Printing Co Ltd Method of manufacturing basic material of conductive pattern
JP2004302086A (en) * 2003-03-31 2004-10-28 Dainippon Printing Co Ltd Manufacturing method for pattern forming body

Also Published As

Publication number Publication date
JP2006196883A (en) 2006-07-27

Similar Documents

Publication Publication Date Title
KR101106017B1 (en) Manufacturing method of substrate having conductive layer and manufacturing method of semiconductor device
US7632740B2 (en) Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
JP5430846B2 (en) Method for manufacturing semiconductor device
US7915058B2 (en) Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
JP5731040B2 (en) Semiconductor device
KR101467973B1 (en) Semiconductor device and display device
JP5364242B2 (en) Method for manufacturing semiconductor device
JP4974541B2 (en) Manufacturing method of wireless chip
KR101443176B1 (en) Semiconductor device and manufacturing method thereof
KR20090083362A (en) Semiconductor device and manufacturing method thereof
US20090255995A1 (en) Semiconductor device and wireless communication system
JP2007036216A (en) Semiconductor device and wireless communication system
JP4785447B2 (en) Method for manufacturing semiconductor device
US7588969B2 (en) Method for manufacturing semiconductor device, and semiconductor device
JP4864649B2 (en) Functional layer, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
JP4693619B2 (en) Method for manufacturing substrate having conductive layer and method for manufacturing semiconductor device
JP5138327B2 (en) Rectifier circuit and semiconductor device using the rectifier circuit
JP5052031B2 (en) Method for manufacturing semiconductor device
JP2006245544A (en) Substrate with pattern arranged and forming method thereof, and semiconductor device and preparing method thereof
JP2014090186A (en) Method for manufacturing semiconductor device
JP5084173B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees