JP4687567B2 - Transmission / reception circuit, communication device including the same, and transmission / reception signal processing method - Google Patents
Transmission / reception circuit, communication device including the same, and transmission / reception signal processing method Download PDFInfo
- Publication number
- JP4687567B2 JP4687567B2 JP2006146050A JP2006146050A JP4687567B2 JP 4687567 B2 JP4687567 B2 JP 4687567B2 JP 2006146050 A JP2006146050 A JP 2006146050A JP 2006146050 A JP2006146050 A JP 2006146050A JP 4687567 B2 JP4687567 B2 JP 4687567B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- circuit
- signal
- reception
- baseband
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transceivers (AREA)
Description
本発明は、送受信回路にかかり、特に、RF回路とベースバンド回路とを有する送受信回路に関する。 The present invention relates to a transmission / reception circuit, and more particularly to a transmission / reception circuit having an RF circuit and a baseband circuit.
RF回路とBB(ベースバンド)回路のデジタルインターフェースに関しては、標準化団体 DigRF Working Groupによって「DigRF DUAL-MODE 2.5G/3G BASEBAND/RFIC INTERFACE STANDARD」(3G Dig RF)のように標準化仕様が提案されている。 Regarding the digital interface of RF circuit and BB (baseband) circuit, standardization specifications such as “DigRF DUAL-MODE 2.5G / 3G BASEBAND / RFIC INTERFACE STANDARD” (3G Dig RF) have been proposed by the DigRF Working Group. Yes.
しかしながら、上記仕様は先行して標準化されている2.5G(GSM/GPRS System)向けの「DigRF BASEBAND/RF DIGITAL INTERFACE SPECIFICATION」がベースになっており、図4に示すように、RF回路120からBB回路130に対してシステムクロックのみを供給する構成となっている。このため、3G Systemのベースバンドクロック(3.84MHz或いはその逓倍周波数)は、双方のデバイスが個々に生成することが必要となるため、構成に無駄が生じ、さらには、両回路間における信号の受け渡しの同期制御が困難となる、という問題があった。例えば、上記特許文献1,2には、上述したようにRF回路とBB回路の双方にベースバンドクロックを生成する構成が開示されている。
However, the above specifications are based on "DigRF BASEBAND / RF DIGITAL INTERFACE SPECIFICATION" for 2.5G (GSM / GPRS System), which has been standardized in advance, and as shown in FIG. Only the system clock is supplied to the
また、現状の3G端末においては、移動機が受信するデータタイミングから、基地局の受信タイミングを推定し、移動機の送信タイミングを補正する機能が使用されている。例えば、一回の補正量は、-1/4chip、0chip、+1/4chipのいずれかとしている。そして、DigRFで定義されたインターフェース信号だけでこの機能を実現するためには、RF回路側にも無線タイミングを管理する機能の実装が必要となる。その一方で、従来のRF回路とBB回路では、回路に求められる電気的仕様の違いから、採用されるプロセスルールに差異が有り、デジタル回路のみが実装されるBB回路の方がより微細なプロセスルールを採用できることが多い。そのため、同様なデジタル回路機能を実現する場合でも、RF回路側に機能配置するより、BB回路側に機能配置する方が、より小さい回路面積で実現することを期待できることから、上述したようにRF回路側に無線タイミングを管理する機能を実装する場合には、回路の小型化が困難となる、という問題も生じる。 Further, in the current 3G terminal, a function of estimating the reception timing of the base station from the data timing received by the mobile device and correcting the transmission timing of the mobile device is used. For example, the correction amount at one time is any one of −1/4 chip, 0 chip, and +1/4 chip. In order to realize this function only with the interface signal defined by DigRF, it is necessary to implement a function for managing radio timing on the RF circuit side as well. On the other hand, there is a difference in the process rules adopted between the conventional RF circuit and BB circuit due to the difference in electrical specifications required for the circuit, and the BB circuit where only the digital circuit is mounted is a finer process. Rules can often be adopted. Therefore, even when realizing the same digital circuit function, it can be expected that the functional arrangement on the BB circuit side will be realized with a smaller circuit area than the functional arrangement on the RF circuit side. When a function for managing wireless timing is mounted on the circuit side, there is a problem that it is difficult to reduce the size of the circuit.
このため、本発明では、上記従来例の有する不都合を改善し、特に、構成の簡素化、小型化、さらには、消費電量の低減を図ることができる送受信回路を提供することをその目的とする。 Therefore, it is an object of the present invention to provide a transmission / reception circuit that improves the disadvantages of the above-described conventional example, and in particular, can simplify the configuration, reduce the size, and reduce the power consumption. .
そこで、本発明の一形態である送受信回路は、
アンテナを介して送受信信号の送受信処理を行うRF回路と、送受信信号の変復調処理を行うベースバンド回路と、を備えた送受信回路であって、
ベースバンド回路は、当該ベースバンド回路で送受信信号に対するデジタル信号処理に用いるクロック信号を生成すると共に、このクロック信号をRF回路に出力し、
RF回路は、ベースバンド回路から入力されたクロック信号に基づいて送受信信号のデジタル信号処理を行う、
ことを特徴としている。
Therefore, a transmission / reception circuit which is one embodiment of the present invention
A transmission / reception circuit comprising: an RF circuit that performs transmission / reception processing of a transmission / reception signal via an antenna; and a baseband circuit that performs modulation / demodulation processing of the transmission / reception signal,
The baseband circuit generates a clock signal used for digital signal processing with respect to the transmission / reception signal in the baseband circuit, and outputs the clock signal to the RF circuit.
The RF circuit performs digital signal processing of the transmission / reception signal based on the clock signal input from the baseband circuit.
It is characterized by that.
上記発明によると、デジタル回路のみが実装され微細化プロセスが進んでいるベースバンド回路にてデジタル信号処理のためのクロック信号が生成されると共に、この生成したクロック信号をRF回路にも入力し、当該RF回路においても、これに基づいてデジタル信号処理が実行される。例えば、RF回路は、アンテナを介して受信した受信信号のサンプリング処理や、受信信号をベースバンド回路に対して送出する処理を行う。これにより、クロック信号の生成機能をRF回路に設けることなく当該RF回路にて送受信処理が実現できるため、全体として回路面積の縮小化を図ることができると共に、消費電力の低減も図ることができる。 According to the above invention, a clock signal for digital signal processing is generated in a baseband circuit in which only a digital circuit is mounted and a miniaturization process is advanced, and the generated clock signal is also input to the RF circuit, The RF circuit also performs digital signal processing based on this. For example, the RF circuit performs processing for sampling a received signal received via an antenna and processing for sending the received signal to a baseband circuit. As a result, transmission / reception processing can be realized in the RF circuit without providing a clock signal generation function in the RF circuit, so that the circuit area can be reduced as a whole and power consumption can also be reduced. .
また、RF回路とベースバンド回路とは、相互間における信号の受け渡し処理を、クロック信号に基づくタイミングにて行う、ことを特徴としている。これにより、RF回路とベースバンド回路との間におけるデータの受け渡し処理が、同一のクロック信号に基づくタイミングにて実行されるため、その制御が容易となる。 Further, the RF circuit and the baseband circuit are characterized in that a signal passing process between them is performed at a timing based on the clock signal. As a result, the data transfer process between the RF circuit and the baseband circuit is executed at the timing based on the same clock signal, so that the control becomes easy.
また、ベースバンド回路は、RF回路から受け取った受信信号に基づいてアンテナを介して送信される送信信号の送信タイミングを補正してRF回路に送出する、ことを特徴としている。このとき、ベースバンド回路がアンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報を保持し、この遅延時間情報にも基づいて送信信号の送信タイミングを補正する、ことを特徴としている。これにより、RF回路でのデジタル信号処理はベースバンド回路にて生成されたクロック信号に基づいて行われているため、かかる受信信号に基づいてベースバンド回路にて送信信号の送信タイミングの補正処理を実現でき、デジタル回路にて構成されたベースバンド回路に機能を集約することができるため、回路全体の小型化を図ることができる。そして、アナログ信号処理による遅延時間を予め保持し、かかる値に基づいて補正タイミングを算出することで、より高精度に送信タイミングの補正を実現することができる。 The baseband circuit is characterized in that the transmission timing of the transmission signal transmitted via the antenna is corrected based on the received signal received from the RF circuit and is transmitted to the RF circuit. At this time, the baseband circuit holds delay time information indicating the delay time by analog signal processing of the transmission / reception signal transmitted / received via the antenna, and corrects the transmission timing of the transmission signal based on this delay time information. It is characterized by. Thereby, since the digital signal processing in the RF circuit is performed based on the clock signal generated in the baseband circuit, the transmission timing correction processing of the transmission signal is performed in the baseband circuit based on the received signal. This can be realized and functions can be concentrated in a baseband circuit constituted by a digital circuit, so that the entire circuit can be reduced in size. Then, the delay time due to the analog signal processing is held in advance, and the correction timing is calculated based on the value, whereby the transmission timing can be corrected with higher accuracy.
さらに、RF回路は、ベースバンド回路から送出される送信信号の送信タイミング及びクロック信号に基づいて送信信号の送信タイミングの補正の有無を検知する、ことを特徴としている。これにより、ベースバンド回路からRF回路に対して補正の有無を通知することなく、当該RF回路にて送信タイミングが補正されたことを検知することができ、これに伴う設定変更などの処理を実現することができ、回路の簡素化、及び、消費電力の低減を図ることができる。 Further, the RF circuit is characterized by detecting whether or not the transmission timing of the transmission signal is corrected based on the transmission timing and the clock signal of the transmission signal transmitted from the baseband circuit. As a result, it is possible to detect that the transmission timing has been corrected in the RF circuit without notifying the RF circuit of the presence / absence of correction from the baseband circuit, and realize processing such as setting change associated therewith. Thus, the circuit can be simplified and the power consumption can be reduced.
そして、上記送受信回路は、小型化、省電力化が要求される携帯電話などの通信装置に装備することで、より有効である。 The transmitter / receiver circuit is more effective by being installed in a communication device such as a mobile phone that is required to be reduced in size and power consumption.
また、本発明の他の形態である送受信信号処理方法は、
アンテナを介して送受信信号の送受信処理を行うRF回路と、送受信信号の変復調処理を行うベースバンド回路と、を備えた送受信回路による送受信信号処理方法であって、
ベースバンド回路が、当該ベースバンド回路で送受信信号に対するデジタル信号処理に用いるクロック信号を生成してRF回路に出力し、
RF回路及びベースバンド回路が、クロック信号に基づいて送受信信号のデジタル信号処理を行う、
ことを特徴としている。
In addition, a transmission / reception signal processing method according to another aspect of the present invention includes:
A transmission / reception signal processing method using a transmission / reception circuit including an RF circuit that performs transmission / reception processing of a transmission / reception signal via an antenna, and a baseband circuit that performs modulation / demodulation processing of the transmission / reception signal,
The baseband circuit generates a clock signal used for digital signal processing with respect to the transmission / reception signal in the baseband circuit and outputs the clock signal to the RF circuit
The RF circuit and the baseband circuit perform digital signal processing of the transmission / reception signal based on the clock signal.
It is characterized by that.
そして、デジタル信号処理時に、RF回路とベースバンド回路が相互間における信号の受け渡し処理をクロック信号に基づくタイミングにて行う、ことを特徴としている。さらに、デジタル信号処理時に、ベースバンド回路がRF回路から受け取った受信信号に基づいてアンテナを介して送信される送信信号の送信タイミングを補正してRF回路に送出する、ことを特徴としている。このとき、デジタル信号処理時に、ベースバンド回路が予め保持しているアンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報と、受信信号と、に基づいて送信信号の送信タイミングを補正する、ことを特徴としている。また、デジタル信号処理時に、RF回路がベースバンド回路から送出される送信信号の送信タイミング及びクロック信号に基づいて送信信号の送信タイミングの補正の有無を検知する、ことを特徴としている。 In the digital signal processing, the RF circuit and the baseband circuit perform a signal transfer process between them at a timing based on the clock signal. Further, at the time of digital signal processing, the baseband circuit corrects the transmission timing of the transmission signal transmitted via the antenna based on the received signal received from the RF circuit, and transmits the corrected signal to the RF circuit. At this time, at the time of digital signal processing, the transmission signal is based on the delay time information indicating the delay time by the analog signal processing of the transmission / reception signal transmitted / received via the antenna held in advance by the baseband circuit and the received signal It is characterized by correcting the transmission timing. Further, the digital signal processing is characterized in that the RF circuit detects whether or not the transmission signal transmission timing is corrected based on the transmission timing and clock signal of the transmission signal transmitted from the baseband circuit.
上述した構成の方法の発明であっても、上記送受信回路と同様の作用を有するため、上述した本発明の目的を達成することができる。 Even the invention of the method having the above-described configuration has the same operation as the above-described transmission / reception circuit, and thus the above-described object of the present invention can be achieved.
本発明は、以上のように構成され機能するので、これによると、クロック生成機能をデジタル回路のみが実装され微細化プロセスが進んでいるベースバンド回路に設け、この生成したクロック信号をRF回路にも入力することで、クロック信号の生成機能をRF回路に設けることなく当該RF回路にて送受信処理が実現できるため、全体として回路面積の縮小化を図ることができると共に、消費電力の低減も図ることができる、という従来にない優れた効果を有する。 Since the present invention is configured and functions as described above, according to this, a clock generation function is provided in a baseband circuit in which only a digital circuit is mounted and a miniaturization process is advanced, and the generated clock signal is provided in an RF circuit. Since the RF circuit can perform transmission / reception processing without providing a function for generating a clock signal in the RF circuit, the circuit area can be reduced as a whole and the power consumption can be reduced. It has an unprecedented excellent effect of being able to.
本発明では、無線タイミング管理機能を、RF回路に設けることなく、ベースバンド回路に集約することに特徴を有する。以下、実施例にて、具体的な回路構成、及び、その動作について説明する。 The present invention is characterized in that the wireless timing management function is integrated into the baseband circuit without being provided in the RF circuit. Hereinafter, specific circuit configurations and operations thereof will be described in the embodiments.
本発明の第1の実施例を、図1乃至図3を参照して説明する。図1は、回路構成を示すブロック図である。図2は、回路における信号の流れを説明する図であり、図3は、タイミングチャートである。 A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a block diagram showing a circuit configuration. FIG. 2 is a diagram illustrating the flow of signals in the circuit, and FIG. 3 is a timing chart.
[構成]
本実施例では、3G DigRF仕様をベースとした携帯電話に搭載される送受信回路を一例に挙げて説明するが、他の通信装置に搭載されるものにも適用可能である。
[Constitution]
In this embodiment, a transmission / reception circuit mounted on a mobile phone based on the 3G DigRF specification will be described as an example, but the present invention can also be applied to a circuit mounted on another communication device.
図1に示すように、本実施例における送受信回路は、アンテナ40を介して送受信信号の送受信処理を行うRF回路20と、送受信信号の変復調処理を行うベースバンド回路30(BB回路)と、を備えており、さらに、動作クロックの源振となるCrystal1(水晶発振子)を備えている。また、携帯電話には、この構成以外にも、通話機能やデータ通信機能を実現するための構成が装備されているが、それらについての説明は省略する。
As shown in FIG. 1, the transmission / reception circuit in this embodiment includes an
そして、BB回路30は、デジタル回路にて構成されており、ベースバンドクロック(クロック信号)を生成するPLL2、高速差動I/F動作用PLL3、RF回路20からのシリアルデータに対し、同期処理、受信データの取り出しを行う受信データ取出部10(S/P)、受信データを処理する復調回路11(Demodulator)、送信データを生成する変調回路12(Modulator)、送信データをシリアル変換してパケットを生成する送信シリアルデータ生成部13(P/S)、を備えている。また、上記PLL2からは、生成されたベースバンドクロックが、RF回路20に出力される。
The
また、RF回路20は、高速差動I/F動作用PLL4、受信のシンセサイザー5(RX Synth)、受信のアナログフィルタ6(Pre Filter)、受信のADコンバータ7(ADC)、受信のデジタルフィルタ8(FIR)、受信データをシリアル変換し、パケットを生成する受信シリアルデータ生成部9(P/S)、BB回路30からのシリアルデータに対し、同期検出、送信データの取り出しを行う送信データ取出部14(S/P)、送信のデジタルフィルタ15(FIR)、送信のDAコンバータ16(DAC)、送信アナログフィルタ17(Post Filter)、及び送信のシンセサイザー18(TX Synth)、を備えている。
The
そして、上述したRF回路20及びBB回路30内の構成のうち、受信のADコンバータ7、受信のデジタルフィルタ8、受信シリアルデータ生成部9、受信データ取出部10、復調回路11、変調回路12、送信シリアルデータ生成部13、送信データ取出部14、送信デジタルフィルタ15、送信のDAコンバータ16は、BB回路30にて生成されたベースバンドクロックに同期して動作する。つまり、BB回路30では、当該BB回路30内で生成されたベースバンドクロックに同期して動作し、RF回路20では、BB回路30から供給されたベースバンドクロックに同期して、デジタル回路部分が動作することとなる。
Among the configurations in the
さらに、上述したベースバンドクロックに同期した動作について詳述する。RF回路20では、ADコンバータ7による受信信号のサンプリング処理や、P/S9による受信シリアルデータの生成及びBB回路30への送出処理、さらには、BB回路30からの送信シリアルデータの受取処理S/P14などが、ベースバンドクロックに同期して実行される。このとき、BB回路30でも、同様にベースバンドクロックに同期して、S/P10による受信シリアルデータの取出処理や、P/S13による送信シリアルデータの生成及びRF回路20への送出処理などが行われるため、RF回路20とBB回路30との間における信号の受け渡し処理は、同一のベースバンドクロックに同期して行われることとなる。
Further, an operation synchronized with the above-described baseband clock will be described in detail. In the
また、BB回路30では、RF回路20から受け取った受信シリアルデータに基づいて、基地局側の無線タイミングを予測し、送信シリアルデータの送信タイミングを補正する機能を有する。具体的には、まず、BB回路30には、RF回路内のアナログ信号処理部分(フィルタ6,17など)とアンテナ40間(アンテナ自身を含む)における送受信信号の遅延時間を表す遅延時間情報が予め記憶されており、また、受信→送信の間隔規定(例えば、1024chips)も記憶されている。そして、復調回路11で受信シリアルデータに基づいて受信フレーム/スロットのタイミングを再生し、これを変調回路12に通知する。このとき、受信シリアルデータは、BB回路30で生成されたベースバンドクロックに同期して処理されているため、上記アナログ信号処理部分等における遅延時間情報を用いて、容易かつより正確に基地局側の処理タイミングを推定することができる。そして、変調回路12にてタイミングの補正有無を判断して送信シリアルデータ生成部13に通知し、当該送信シリアルデータ生成部13は、3GPP規定で決められている受信→送信の間隔となるよう、つまり、基地局側が携帯電話から送信データを正しく受け取れるよう、送信タイミングを補正する。なお、補正処理については、動作説明時に一例を挙げて説明する。
Further, the
さらに、RF回路20は、BB回路30から送出され受け取る送信シリアルデータの送出タイミングと、ベースバンドクロックと、に基づいて、送信タイミングが補正されたか否かを検知する。例えば、後述する図3に示すように、通常ではベースバンドクロックの4周期毎に出力されてくる送信データが、3周期間隔(送信タイミングを早めた場合)や、5周期間隔(遅らせた場合)になったことを検出して、補正の有無を認識する。このようにして補正されたことを検知すると、RF回路20は、送信のデジタルフィルタ15にて、例えば、3.84MHz周期で入力される送信データをDAコンバータ16の動作周波数の15.36MHzにレートコンバートする処理が行われているため、このフィルタ15の動作(係数)を制御することができる。
Further, the
ここで、上述した受信シリアルデータ生成部9→受信データ取出部10、及び、送信シリアルデータ生成部13→送信データ取出部14間で送受されるシリアルデータは、DigRF記載の「Sync Word+Header+データ部」からなるものとする。
Here, the serial data transmitted / received between the reception serial
[動作]
次に、上記構成の送受信回路の動作を説明する。まず、BB回路30では、動作クロックの源振となるCrystal1からの信号に基づいて、ベースバンドクロックが生成される。そして、このベースバンドクロックは、BB回路30内におけるデジタル信号処理時に用いられると共に、図2に示すように、RF回路20に供給され、当該RF回路20内におけるデジタル信号処理時にも用いられる。
[Operation]
Next, the operation of the transmission / reception circuit having the above configuration will be described. First, in the
そして、RF回路20では、アンテナ40にて受信した受信信号が、ベースバンドクロックに基づいてデジタル信号処理され、BB回路30に送出される。このとき、図3のRxDataに示す様に、受信シリアルデータ生成部9からのシリアル送出開始タイミングと、BB回路30における受信データ取出部10→復調回路11へのデータ受け渡しが、ベースバンドクロックに同期されて実行される。従って、ADコンバータ7〜復調回路11までの入出力タイミングは、BB回路30の生成するベースバンドクロックによって処理タイミングが制御されることになる。
In the
また、BB回路30では、アンテナ40から送信される送信信号が、ベースバンドクロックに基づいてデジタル信号処理され、RF回路20に送出されるが、上述同様に、図3のTxDataに示す様に、送信シリアルデータ生成部13からのシリアル送出開始タイミングと、RF回路20の送信データ取出部14→送信のデジタルフィルタ15へのデータ受け渡しを、ベースバンドクロックに同期させてやることで、変調回路12〜DAコンバータ16の処理タイミングも、ベースバンドクロックによって制御することが可能となる。
Further, in the
また、BB回路30では、受信シリアルデータから、アンテナ40での受信タイミングを推定する。具体的には、受信シリアルデータを受け取ったタイミングから、記憶している受信時の遅延時間を差し引くことで、アンテナ端での受信タイミングを算出し、さらに、受信→送信の間隔規定に基づいて、基地局側の無線タイミングを推定する。そして、この推定した無線タイミングとのずれ量に応じて補正処理を行う。このとき、補正は、記憶している送信時の遅延時間を前倒して、上記推定した無線タイミングにて送出するよう行う。例えば、送信シリアルデータ生成部13にて、図3に示すように、1/4chip遅らせたり早めたりと補正を行う。
Further, the
そして、RF回路20では、上記送信タイミングの補正の有無を、送信シリアルデータのタイミングとベースバンドクロックとから検知する。例えば、図3のように、送信データは、通常、ベースバンドクロックの4clock毎に出力されるが(TxData(Nomal)参照)、-1/4chip補正時は前回の入力から3clock後(TxData(Fast)参照)、+1/4chip補正時は前回の入力から5clock後(TxData(Slow))、に入力されることになるため、これを認識することで、補正の有無を検知する。そして、かかる補正が行われたことを検知すると、RF回路20では、上述したように、デジタルフィルタ15の動作係数を制御する。
The
このようにすることにより、デジタル回路のみが実装され微細化プロセスが進んでいるBB回路30にてベースバンドクロックが生成され、RF回路20にも供給されてデジタル信号処理に用いられるため、RF回路20でベースバンドクロックを生成する必要が無く、全体として回路面積の縮小化を図ることができると共に、消費電力の低減も図ることができる。そして、RF回路20とBB回路30間における信号の受け渡しの際の同期処理が容易となる。
By doing so, the baseband clock is generated in the
また、BB回路30にて受信タイミングから無線タイミングを推定することができ、送信信号の送信タイミングの補正処理を実現できる。従って、デジタル回路にて構成されたBB回路30に無線タイミング管理機能を集約することができ、さらなる回路全体の小型化を図ることができる。
Further, the radio timing can be estimated from the reception timing by the
さらに、BB回路30からRF回路20に対して補正の有無を通知することなく、当該RF回路20にて送信タイミングが補正されたことを検知することができ、これに伴う設定変更などの処理を実現することができ、回路の簡素化、及び、消費電力の低減を図ることができる。
Further, it is possible to detect that the transmission timing has been corrected in the
本発明における回路は、携帯電話などの小型化、省電力化が要求される通信機器に搭載すると有効であり、産業上の利用可能性を有する。 The circuit according to the present invention is effective when mounted on a communication device that requires miniaturization and power saving, such as a cellular phone, and has industrial applicability.
1 水晶発振子
2 ベースバンドクロック用PLL(ベースバンドクロック生成用)
3,4 高速差動I/F動作用PLL
5 受信のシンセサイザー
6 受信のアナログフィルタ
7 受信のADコンバータ
8 受信のデジタルフィルタ
9 受信シリアルデータ生成部
10 受信データ取出部
11 復調回路
12 変調回路
13 送信シリアルデータ生成部
14 送信データ取出部
15 送信のデジタルフィルタ
16 送信のDAコンバータ
17 送信アナログフィルタ
18 送信のシンセサイザー
20 RF回路
30 ベースバンド回路
40 アンテナ
1
3, 4 PLL for high-speed differential I / F operation
5 reception synthesizer 6 reception analog filter 7
Claims (16)
前記ベースバンド回路は、当該ベースバンド回路で前記送受信信号に対するデジタル信号処理に用いるクロック信号を生成すると共に、このクロック信号を前記RF回路に出力し、
前記RF回路は、前記ベースバンド回路から入力された前記クロック信号に基づいて前記送受信信号のデジタル信号処理を行い、
前記ベースバンド回路は、前記RF回路から受け取った受信信号に基づいて前記アンテナを介して送信される送信信号の送信タイミングを補正して前記RF回路に送出すると共に、前記アンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報を保持し、当該遅延時間情報と前記受信信号とに基づいて前記送信信号の送信タイミングを補正する、
ことを特徴とする送受信回路。 A transmission / reception circuit comprising: an RF circuit that performs transmission / reception processing of a transmission / reception signal via an antenna; and a baseband circuit that performs modulation / demodulation processing of the transmission / reception signal,
The baseband circuit generates a clock signal used for digital signal processing for the transmission / reception signal in the baseband circuit and outputs the clock signal to the RF circuit,
The RF circuitry, have lines of digital signal processing of the transmit and receive signals based on the clock signal input from the baseband circuit,
The baseband circuit corrects the transmission timing of a transmission signal transmitted via the antenna based on the received signal received from the RF circuit, transmits the corrected signal to the RF circuit, and transmits / receives the signal via the antenna. Holding delay time information representing a delay time due to analog signal processing of the transmission / reception signal, and correcting the transmission timing of the transmission signal based on the delay time information and the reception signal;
A transceiver circuit characterized by the above.
前記ベースバンド回路は、当該ベースバンド回路で前記送受信信号に対するデジタル信号処理に用いるクロック信号を生成すると共に、このクロック信号を前記RF回路に出力し、
前記RF回路は、前記ベースバンド回路から入力された前記クロック信号に基づいて前記送受信信号のデジタル信号処理を行うと共に、前記ベースバンド回路から送出される送信信号の送信タイミング及び前記クロック信号に基づいて前記送信信号の送信タイミングの補正の有無を検知する、
ことを特徴とする送受信回路。 A transmission / reception circuit comprising: an RF circuit that performs transmission / reception processing of a transmission / reception signal via an antenna; and a baseband circuit that performs modulation / demodulation processing of the transmission / reception signal,
The baseband circuit generates a clock signal used for digital signal processing for the transmission / reception signal in the baseband circuit and outputs the clock signal to the RF circuit,
The RF circuit performs digital signal processing of the transmission / reception signal based on the clock signal input from the baseband circuit, and based on the transmission timing of the transmission signal transmitted from the baseband circuit and the clock signal. Detecting the presence or absence of correction of the transmission timing of the transmission signal;
A transceiver circuit characterized by the above.
前記ベースバンド回路が、当該ベースバンド回路で前記送受信信号に対するデジタル信号処理に用いるクロック信号を生成して前記RF回路に出力し、
前記RF回路及び前記ベースバンド回路が、前記クロック信号に基づいて前記送受信信号のデジタル信号処理を行い、
前記デジタル信号処理時に、前記ベースバンド回路が前記RF回路から受け取った受信信号に基づいて前記アンテナを介して送信される送信信号の送信タイミングを補正して前記RF回路に送出すると共に、前記ベースバンド回路が予め保持している前記アンテナを介して送受信される送受信信号のアナログ信号処理による遅延時間を表す遅延時間情報と、前記受信信号と、に基づいて前記送信信号の送信タイミングを補正する、
ことを特徴とする送受信信号処理方法。 A transmission / reception signal processing method by a transmission / reception circuit comprising: an RF circuit that performs transmission / reception processing of a transmission / reception signal via an antenna; and a baseband circuit that performs modulation / demodulation processing of the transmission / reception signal,
The baseband circuit generates a clock signal used for digital signal processing for the transmission / reception signal in the baseband circuit and outputs the clock signal to the RF circuit;
The RF circuit and the baseband circuit, have a row of digital signal processing of the transmit and receive signals based on the clock signal,
At the time of the digital signal processing, the baseband circuit corrects the transmission timing of the transmission signal transmitted via the antenna based on the received signal received from the RF circuit and sends it to the RF circuit. Correcting the transmission timing of the transmission signal based on delay time information representing a delay time by analog signal processing of a transmission / reception signal transmitted / received via the antenna held in advance by the circuit, and the reception signal,
And a transmission / reception signal processing method.
前記ベースバンド回路が、当該ベースバンド回路で前記送受信信号に対するデジタル信号処理に用いるクロック信号を生成して前記RF回路に出力し、
前記RF回路及び前記ベースバンド回路が、前記クロック信号に基づいて前記送受信信号のデジタル信号処理を行い、
前記デジタル信号処理時に、前記RF回路が前記ベースバンド回路から送出される送信信号の送信タイミング及び前記クロック信号に基づいて前記送信信号の送信タイミングの補正の有無を検知する、
ことを特徴とする送受信信号処理方法。 A transmission / reception signal processing method by a transmission / reception circuit comprising: an RF circuit that performs transmission / reception processing of a transmission / reception signal via an antenna; and a baseband circuit that performs modulation / demodulation processing on the transmission / reception signal
The baseband circuit generates a clock signal used for digital signal processing for the transmission / reception signal in the baseband circuit and outputs the clock signal to the RF circuit;
The RF circuit and the baseband circuit, have a row of digital signal processing of the transmit and receive signals based on the clock signal,
At the time of the digital signal processing, the RF circuit detects whether or not the transmission timing of the transmission signal is corrected based on the transmission timing of the transmission signal transmitted from the baseband circuit and the clock signal.
And a transmission / reception signal processing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006146050A JP4687567B2 (en) | 2006-05-26 | 2006-05-26 | Transmission / reception circuit, communication device including the same, and transmission / reception signal processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006146050A JP4687567B2 (en) | 2006-05-26 | 2006-05-26 | Transmission / reception circuit, communication device including the same, and transmission / reception signal processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007318462A JP2007318462A (en) | 2007-12-06 |
JP4687567B2 true JP4687567B2 (en) | 2011-05-25 |
Family
ID=38851924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006146050A Expired - Fee Related JP4687567B2 (en) | 2006-05-26 | 2006-05-26 | Transmission / reception circuit, communication device including the same, and transmission / reception signal processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4687567B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5330772B2 (en) * | 2008-08-29 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit and operation method thereof |
JP5070238B2 (en) * | 2009-03-30 | 2012-11-07 | アンリツ株式会社 | Mobile communication device test system and test method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268619A (en) * | 1993-03-17 | 1994-09-22 | Matsushita Electric Ind Co Ltd | Data transmitter for time division multiplexing |
JP2000152300A (en) * | 1998-11-06 | 2000-05-30 | Toshiba Corp | Radio communication base station system, receiver for radio signal optical transmission and transmitter- receiver for radio signal optical transmission |
JP2004519943A (en) * | 2001-03-17 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Interface concept for exchanging digital signals between RFIC and baseband IC |
JP2004312150A (en) * | 2003-04-03 | 2004-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Digital radio-over-fiber transmission system |
WO2005034544A1 (en) * | 2003-09-30 | 2005-04-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Interface, apparatus, and method for communication between a radio equipment control node and a remote radio equipment node in a radio base station |
JP2007096762A (en) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | Radio device |
-
2006
- 2006-05-26 JP JP2006146050A patent/JP4687567B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268619A (en) * | 1993-03-17 | 1994-09-22 | Matsushita Electric Ind Co Ltd | Data transmitter for time division multiplexing |
JP2000152300A (en) * | 1998-11-06 | 2000-05-30 | Toshiba Corp | Radio communication base station system, receiver for radio signal optical transmission and transmitter- receiver for radio signal optical transmission |
JP2004519943A (en) * | 2001-03-17 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Interface concept for exchanging digital signals between RFIC and baseband IC |
JP2004312150A (en) * | 2003-04-03 | 2004-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Digital radio-over-fiber transmission system |
WO2005034544A1 (en) * | 2003-09-30 | 2005-04-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Interface, apparatus, and method for communication between a radio equipment control node and a remote radio equipment node in a radio base station |
JP2007507957A (en) * | 2003-09-30 | 2007-03-29 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | Communication interface, communication apparatus, and communication method between radio apparatus controller node and remote radio apparatus node in radio base station |
JP2007096762A (en) * | 2005-09-29 | 2007-04-12 | Toshiba Corp | Radio device |
Also Published As
Publication number | Publication date |
---|---|
JP2007318462A (en) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7948964B1 (en) | Synchronizing a radio frequency transmit message with an asynchronous radio frequency receive message | |
EP1753194B1 (en) | Receiver with a two-stage frequency offset compensation for an M-state phase modulated signal | |
US20100303185A1 (en) | Methods of Operating Wireless Communications Devices Including Detecting Times of Receipt of Packets and Related Devices | |
WO2011021895A3 (en) | Method and apparatus of sleep mode operation in a multi-carrier system | |
US20080123791A1 (en) | Mobile Wireless Communication Apparatus, Wireless Communication Apparatus and Communication Processing Method | |
US20180188698A1 (en) | Accurate time recovery from global navigation satellite system | |
KR20070106798A (en) | Spectrum spread communication method and system using very weak power, and high frequency radio apparatus | |
EP1906568B1 (en) | Radio transmitting apparatus and radio transmitting method | |
WO2007088773A1 (en) | Radio receiving apparatus and radio receiving method | |
EP2701336A1 (en) | Transmitter circuit, interface circuit, information terminal, interface method and recording medium | |
US8089950B2 (en) | Wireless communication equipment and wireless communication method | |
JP3903986B2 (en) | Time information transmission / reception device and time information transmission / reception circuit | |
JP4687567B2 (en) | Transmission / reception circuit, communication device including the same, and transmission / reception signal processing method | |
CN102685873B (en) | Method and system for reducing timing uncertainty of data transmission and reception | |
JP3904556B2 (en) | Wireless communication apparatus and intermittent reception control method | |
CN101048941B (en) | Mobile wireless devices and method for prolonging battery usage life | |
JP2018059919A (en) | Process and system for determining distance between wearable object and base station | |
US20070036252A1 (en) | Receiver with clock drift compensation | |
US20220369259A1 (en) | Method and apparatus for simple time synchronization of a communication in industrial settings | |
EP1521369A1 (en) | Clock signal correcting circuit and communicating apparatus | |
KR20140037242A (en) | Apparatus and method of using cdma architecture for 3gpp2 compliant transceivers | |
CN108011703B (en) | Parallel interface time sequence control method and device | |
CN101383631A (en) | Frequency Offset Estimation and Compensation Method for TD-SCDMA Terminal | |
JP4908127B2 (en) | Portable radio | |
JP3408229B2 (en) | Slot synchronization acquisition method and apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090415 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |