JP4686393B2 - Resist composition, a resist pattern formation method, semiconductor device and a manufacturing method thereof - Google Patents

Resist composition, a resist pattern formation method, semiconductor device and a manufacturing method thereof Download PDF

Info

Publication number
JP4686393B2
JP4686393B2 JP2006086349A JP2006086349A JP4686393B2 JP 4686393 B2 JP4686393 B2 JP 4686393B2 JP 2006086349 A JP2006086349 A JP 2006086349A JP 2006086349 A JP2006086349 A JP 2006086349A JP 4686393 B2 JP4686393 B2 JP 4686393B2
Authority
JP
Japan
Prior art keywords
resist
film
pattern
example
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006086349A
Other languages
Japanese (ja)
Other versions
JP2007264118A (en
Inventor
純一 今
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2006086349A priority Critical patent/JP4686393B2/en
Publication of JP2007264118A publication Critical patent/JP2007264118A/en
Application granted granted Critical
Publication of JP4686393B2 publication Critical patent/JP4686393B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置を製造する際に形成するレジストパターンに用いられるレジスト組成物、前記レジスト組成物を用いたレジストパターンの形成方法、並びに、半導体装置及びその製造方法に関する。 The present invention is a resist composition used in a resist pattern formed in manufacturing a semiconductor device, a method of forming the resist composition, a resist pattern using, as well as to a semiconductor device and a manufacturing method thereof.

現在では、半導体集積回路の高集積化が進み、LSIやVLSIが実用化されており、それに伴って配線パターンは、0.2μm以下のサイズに、最小のものでは0.1μm以下のサイズにまで微細化されてきている。 Currently, advances high integration of semiconductor integrated circuits, LSI and VLSI have been put into practical use, a wiring pattern with it, 0.2 [mu] m below the size and the minimum of up to the following sizes 0.1μm it has been miniaturized. 配線パターンを微細に形成するには、被処理基板上をレジスト膜で被覆し、該レジスト膜に対して選択露光を行った後に現像することによりレジストパターンを形成し、該レジストパターンをマスクとして前記被処理基板に対してドライエッチングを行い、その後に該レジストパターンを除去することにより所望のパターン(例えば配線パターンなど)を得るリソグラフィ技術が非常に重要である。 The wiring pattern finely formed, covered with a resist film to be processed on the substrate, forming a resist pattern by developing after the selected exposure against the resist film, the said resist pattern as a mask dry etching is performed with respect to the substrate to be processed, then the resist pattern lithography technology for obtaining a desired pattern (e.g. wiring pattern, etc.) by removing the to is very important. このリソグラフィ技術においては、露光光(露光に用いる光)の短波長化により、更には、電子線やX線等を使用することで、より微細なパターン形成が検討されるに至っている。 In this lithography technique, the shorter wavelength of the exposure light (light used for exposure), further, by using electron beam or X-rays or the like, has led to a finer pattern formation is studied. 特に、電子線やX線等の電離放射線を用いたリソグラフィ技術は、次世代露光技術として位置付けられ、これらの光の特性に応じた、高感度で高解像度を有するレジスト材料及びパターン形成方法の開発が切望されている。 In particular, the lithography technology using ionizing radiation such as electron beam or X-rays is positioned as a next-generation exposure technology, the development of these according to the characteristics of light, the resist composition, and patterning process with high resolution with high sensitivity There has been desired.

前記電子線、X線リソグラフィーに対応するレジスト材料としては、酸発生剤を含有する化学増幅レジスト(例えば、特許文献1参照)が有望視されている。 The electron beam, as the resist material corresponding to the X-ray lithography, a chemically amplified resist containing an acid generator (for example, see Patent Document 1) is regarded promising. この化学増幅型レジストは、例えば、前記特許文献1に記載のように、紫外線、電子線、X線、集束イオンビーム等を照射して露光することによって、光酸発生剤から酸が生じ、該露光後にベーク処理を行うことによる触媒反応を利用し、露光領域をアルカリ可溶(ポジ型)又はアルカリ不溶(ネガ型)物質に変化させる。 The chemically amplified resist, for example, the as described in Patent Document 1, ultraviolet rays, electron beams, X-rays, by and exposure irradiating a focused ion beam or the like, an acid is generated from the photoacid generator, the utilizing a catalytic reaction by carrying out the baking treatment after the exposure, alkali-soluble (positive type) the exposure region or alkali-insoluble (negative type) is changed to material. このため、見かけの量子収率を向上させて、高感度化を図ることができる。 Therefore, it is possible to improve the quantum yield apparent, achieving high sensitivity. このような化学増幅型レジストは、一般に基材樹脂、光酸発生剤、各種添加剤、溶剤からなり、ネガ型レジストでは、更に架橋剤が添加されている。 Such chemically amplified resist is generally base resin, photoacid generator, various additives, made from the solvent, the negative resist, it is added more crosslinking agents.
しかし、このような化学増幅型レジスト材料は、絶縁性を有するため、電子線による露光では、該露光の際に電荷の蓄積、即ちチャージアップ現象がおこり、形成されるレジストパターンの位置ずれが生じるという問題が発生する。 However, such a chemically amplified resist material, since it has an insulating property, in accordance with the exposure the electron beam, the accumulation of charge during the exposure, namely occur charge-up phenomenon, positional deviation of the resist pattern formed is generated is a problem that.

前記位置ずれの問題を解消するため、前記化学増幅型レジスト材料で形成されたレジスト膜の表面に、導電性樹脂を塗布して、前記レジスト膜上に帯電防止膜を形成し、電荷の蓄積を防止する方法が開示されている(例えば、特許文献2及び3参照)。 To solve the problem of the positional deviation, on the surface of the chemically amplified resist material resist film formed by a conductive resin is applied, the resist antistatic film is formed on the film, the charge accumulation method of preventing is disclosed (for example, see Patent documents 2 and 3).
しかし、これらの導電性樹脂は、レジスト被膜表面に塗布した際に、該レジスト膜の材料と相溶し、パターニング時において、パターンが溶解する、又は逆に不溶化する等により、パターン欠陥が発生するという問題があった。 However, these conductive resin when applied to the surface of the resist film, and the material is compatible of the resist film at the time of patterning, pattern is dissolved, or such as by insolubilization Conversely, pattern defects are generated there is a problem in that. また、レジスト膜上に積層された帯電防止膜中で、電子の散乱が生じるため、レジストパターンの解像度が低下するという問題があった。 Furthermore, in the antistatic film deposited on the resist film, since the scattering of electrons occurs, the resolution of the resist pattern is lowered.

このため、レジスト膜の構成材料自体を導電性とし、帯電防止膜を形成することなく、前記チャージアップ現象を抑制することを図った試みがなされている(例えば、特許文献4参照)。 Therefore, the constituent material itself of the resist film as a conductive, without forming an antistatic film, attempts aimed at suppressing the charge-up phenomenon have been made (for example, see Patent Document 4).
しかし、この方法では、水溶性の導電性樹脂を用い、電子線照射による橋かけ結合を利用し非水溶性とすることで水で現像を行うために、光酸発生剤や架橋剤などを含有した上記の化学増幅型レジストと比較して解像度が極端に劣り、微細パターンの形成は困難であった。 However, in this method, using a water-soluble conductive resin, in order to perform development with water by a water-insoluble using crosslinking by electron beam irradiation, containing such photoacid generator or a crosslinking agent and compared to the aforementioned chemically amplified resist inferior extreme resolution was fine pattern formation is difficult. また、使用可能な材料の選択性の幅が狭い問題もあった。 There was also narrow problem selectivity of available materials.

したがって、使用可能な材料の選択性の幅を広くすることができ、帯電防止効果に優れ高感度であり、パターン欠落や位置ずれ等がなく、高解像度で微細なレジストパターンの形成乃至配線パターン等の形成を低コストで簡便に形成可能なレジスト組成物等は、未だ提供されていないのが現状であり、技術の開発が望まれている。 Therefore, it is possible to widen the range of selection of usable materials is highly sensitive excellent antistatic effect, no pattern missing or displacement such, high resolution formed to the wiring pattern of very fine resist patterns etc. formation easily formable resist composition at a low cost is at present not yet been provided, the development of technologies has been desired.

米国特許第4,491,628号公報 U.S. Patent No. 4,491,628 Publication 特開平4−32848号公報 JP 4-32848 discloses 特開平8−109351号公報 JP-8-109351 discloses 特許第3037910号公報 Patent No. 3037910 Publication

本発明は、従来における問題を解決し、以下の目的を達成することを課題とする。 The present invention solves the conventional problems and achieve the following objects. 即ち、 In other words,
本発明は、使用可能な材料の選択性の幅を広くすることができ、帯電防止効果に優れ高感度であり、電子線などを露光光とした場合でも、電荷の蓄積を防止して、パターン欠落や位置ずれがなく、かつ高解像度なレジストパターンの形成が可能であり、微細なレジストパターンの形成を、低コストで簡便に効率よく形成可能なレジスト組成物を提供することを目的とする。 The present invention can be wider selection of available materials is highly sensitive excellent antistatic effect, even when an electron beam was used as the exposure light beam, to prevent the accumulation of charge, the pattern no missing or displacement, and it is possible to form a high resolution resist pattern, and an object thereof is to form a fine resist pattern, to provide a convenient and efficiently formable resist composition at a low cost.
また、本発明は、使用可能な材料の選択性の幅を広くすることができ、パターニング時に露光光として、例えば電子線なども利用可能であり、帯電防止効果に優れ高感度であり、パターン欠落や位置ずれ等がなく、高解像度で微細なレジストパターンを低コストで簡便に効率よく形成可能なレジストパターンの形成方法を提供することを目的とする。 Further, the present invention can be wider selection of available materials, as an exposure light during patterning, for example, electron beam, etc. also available, highly sensitive excellent antistatic effect, pattern missing no or displacement or the like, and to provide a method of forming easily and efficiently formable resist pattern a fine resist pattern with high resolution at low cost.
また、本発明は、使用可能な材料の選択性の幅を広くすることができ、パターニング時に露光光として、例えば電子線なども利用可能で、帯電防止効果に優れ高感度であり、パターン欠落や位置ずれ等がなく、高解像度で微細なレジストパターンを低コストで簡便に効率よく形成可能であり、該レジストパターンを用いて形成した微細な配線パターンを有する高性能な半導体装置を効率的に量産可能な半導体装置の製造方法、及び該半導体装置の製造方法により製造され、微細な配線パターンを有し、高性能な半導体装置を提供することを目的とする。 Further, the present invention can be wider selection of available materials, as an exposure light during patterning, for example, even an electron beam available are sensitive excellent antistatic effect, pattern missing Ya no positional displacement or the like is easily and efficiently be formed with high resolution in a fine resist pattern of low cost, efficient mass production of high-performance semiconductor devices having fine interconnection patterns formed by using the resist pattern method of manufacturing a semiconductor device capable, and is manufactured by the manufacturing method of the semiconductor device having a fine wiring pattern, and an object thereof is to provide a high-performance semiconductor device.

本発明者は、前記課題に鑑み、鋭意検討を行った結果、以下の知見を得た。 The present inventors, in view of the above problems, intensive studies were carried out the results, the following findings were obtained. 即ち、導電性を有する基材樹脂を用いることにより、帯電防止効果に優れるだけでなく、光酸発生剤や架橋剤を併用することができることから、使用可能な材料の選択性の幅を広くすることができ、高感度性をも有するレジスト組成物を得ることができるという知見である。 That is, by using a base resin having conductivity, not only excellent antistatic effect, since it can be used together photoacid generator or a crosslinking agent, to increase the range of selection of usable materials it can, a finding that it is possible to obtain a resist composition having also a high sensitivity. そのため、パターニング時に露光光として、例えば電子線などを使用しても、電荷の蓄積が起こらず、パターン抜けや位置ずれ等が防止可能で、高解像度で微細なレジストパターンを形成することができるという知見である。 Therefore, as an exposure light during patterning, for example be used, such as electron beam, without causing accumulation of charges, it can prevent a pattern missing or displacement such, that it is possible to form a fine resist pattern with high resolution a finding.

本発明は、本発明者の前記知見に基づくものであり、前記課題を解決するための手段としては、後述する付記に列挙した通りである。 The present invention is based on the findings of the present inventors, as a means for solving the problems are as listed in Appendix described below.
本発明のレジスト組成物は、導電性を有する基材樹脂、光酸発生剤、架橋剤、及び有機溶剤を少なくとも含むことを特徴とする。 The resist composition of the present invention, the base resin having conductivity, a photoacid generator, a crosslinking agent, and characterized in that it comprises at least an organic solvent.
該レジスト組成物を用いてレジストパターンを形成すると、帯電防止効果に優れ高感度であることから、電子線などを使用した場合でも、電荷の蓄積が防止され、パターン欠落や位置ずれがなく、高解像度であり、微細なレジストパターンが得られる。 Upon formation of the resist pattern using the resist composition, since it is highly sensitive excellent antistatic effect, even when using an electron beam, is prevented accumulation of charge, no pattern missing or displacement, high a resolution, a fine resist pattern can be obtained. 即ち、 In other words,
従来の化学増幅型のレジスト組成物では、高解像度が得られるものの、絶縁性を有するため、電子線などによる露光では、チャージアップ現象がおこり、形成されるレジストパターンに位置ずれが生じる問題があった。 In the resist composition of the conventional chemical amplification type, although a high resolution can be obtained, because of its insulating properties, the exposure by an electron beam, occurs charge-up phenomenon, there is a problem that positional deviation in the formed resist pattern is generated It was. また、前記化学増幅型レジスト材料で形成されたレジスト膜の表面に、導電性樹脂を塗布して、帯電防止膜を形成した場合、又は水溶性の導電性樹脂のみを用いてレジスト膜を形成した場合、レジストパターンの解像度が低下する問題があった。 Further, the surface of the chemically amplified resist material resist film formed by a conductive resin is applied, the case of forming the antistatic film, or resist film is formed using only the water-soluble conductive resin If the resolution of the resist pattern was a problem to decrease.
しかし、本発明の前記レジスト組成物では、導電性を有する基材樹脂、光酸発生剤、架橋剤及び有機溶剤を含有させることにより、帯電防止効果と高感度性を両立させることができ、使用可能な材料の選択性の幅を広くすることができ、レジストパターン形成時のパターン抜けや位置ずれが防止され、高解像度で微細なレジストパターンを低コストで簡便に効率よく形成できる。 However, in the resist composition of the present invention, the base resin having conductivity, photoacid generator, by incorporating a crosslinking agent and an organic solvent, it is possible to achieve both antistatic effect and high sensitivity, using it is possible to widen the range of selection of possible materials, pattern omission and displacement during resist pattern formation is prevented, a fine resist pattern with high resolution can be easily and efficiently formed at low cost.
このため、本発明の前記レジスト組成物は、種々のサイズのレジストパターンが混在するLOGIC LSIの配線層に用いられるライン状パターン等のレジストパターンの形成にも好適に適用可能である。 Therefore, the resist composition of the present invention can be suitably applied for forming a resist pattern of line-shaped pattern or the like used for wiring layer of LOGIC LSI where resist patterns of various sizes are mixed.

本発明のレジストパターンの形成方法は、被加工表面上に本発明の前記レジスト組成物を用いてレジスト膜を形成するレジスト膜形成工程と、該レジスト膜に対し露光光を選択的に照射する露光工程と、パターンを現像する現像工程と、を少なくとも含むことを特徴とする。 Forming a resist pattern of the present invention, the resist composition and the resist film forming step of forming a resist film by using, the resist film is selectively exposed to exposure light of the present invention on the surface being processed wherein the step, a developing step of developing the pattern, to include at least a.
該レジストパターンの形成方法において、前記レジスト膜形成工程では、本発明の前記レジスト組成物を用いて被加工表面上にレジスト膜が形成される。 In the method of forming the resist pattern, the said resist film forming step, the resist composition resist film on a workpiece surface using the present invention is formed. 前記露光工程では、前記レジスト膜形成工程で形成されたレジスト膜に、電子線などの露光光が選択的に照射される。 Wherein in the exposure step, the resist film forming resist film formed in the step, exposure light such as an electron beam is selectively irradiated. この照射により、露光領域において光酸発生剤が分解され、酸が発生することにより、該露光領域のレジスト組成物が硬化するとともに、架橋剤によりこの硬化が促進され、潜像が形成される。 The irradiation, the photoacid generator is decomposed in the exposed areas, by an acid is generated, together with the resist composition of the exposure region is cured, the curing is accelerated by a crosslinking agent, a latent image is formed. 前記現像工程では、前記潜像が現像され、レジストパターンが形成される。 Wherein in the developing step, the latent image is developed, the resist pattern is formed. 本発明のレジストパターン形成方法では、使用可能な材料の選択性の幅が広く、帯電防止効果に優れ高感度な本発明の前記レジスト組成物を用いているので、レジストパターン形成時のパターン欠落や位置ずれ等がなく、高解像度で微細なレジストパターンを低コストで簡便に効率よく形成可能である。 The resist pattern forming method of the present invention, broadly range of selection of usable materials, because of the use of the resist composition of excellent high-sensitivity present invention the antistatic effect, pattern missing Ya during resist pattern formation no positional displacement or the like, it is easily and efficiently can form a fine resist pattern with high resolution at low cost. このため、前記レジストパターンの形成方法は、コンタクトホールパターンのみならず、種々のサイズのレジストパターンが混在するLOGIC LSIの配線層に用いられるライン状パターン等のレジストパターンの形成にも好適に適用可能である。 Therefore, the method of forming the resist pattern, a contact hole pattern as well, suitably applicable to the formation of the resist pattern of line-shaped pattern or the like used for wiring layer of LOGIC LSI where resist patterns of various sizes are mixed it is.

本発明の半導体装置の製造方法は、被加工表面上に本発明の前記レジスト組成物を用いてレジスト膜を形成した後、露光し、現像することによりレジストパターンを形成するレジストパターン形成工程と、該レジストパターンをマスクとしてエッチングにより前記被加工表面をパターニングするパターニング工程とを含むことを特徴とする。 The method of manufacturing a semiconductor device of the present invention, said after the resist composition was used to form a resist film, the resist pattern forming step of forming a resist pattern by exposing, developing the present invention on the workpiece surface, characterized in that it comprises a patterning step of patterning the workpiece surface by etching using the resist pattern as a mask.
該半導体装置の製造方法において、前記レジストパターン形成工程では、配線パターン等のパターンを形成する対象である前記被加工表面上に本発明の前記レジスト組成物を用いてレジスト膜を形成した後、露光し現像することによりレジストパターンが形成される。 The manufacturing method of the semiconductor device, after the the resist pattern forming step, forming a resist film the a target for forming a pattern such as a wiring pattern on a workpiece surface using the resist composition of the present invention, exposure a resist pattern is formed by and developed. 帯電防止効果に優れ高感度な本発明の前記レジスト組成物を用いることにより、形成されたレジストパターンは、パターン抜けや位置ずれ等がなく、高解像度で微細なものとなる。 By using the resist composition of excellent high-sensitivity present invention the antistatic effect, a resist pattern formed has no pattern missing or displacement such, it becomes a fine high resolution.
次に、前記パターニング工程では、前記レジストパターン形成工程において形成された高解像度で微細なレジストパターンをマスクとしてエッチングを行うことにより、前記被加工表面が微細かつ高精細にしかも寸法精度よくパターニングされ、極めて微細かつ高精細で、しかも寸法精度に優れた配線パターン等のパターンを有する高品質かつ高性能な半導体装置が効率よく製造される。 Next, in the patterning step, the resist etching is performed by a fine resist pattern is formed high resolution as a mask in the pattern formation step, the processed surface is patterned well fine and high definition Moreover dimensional accuracy, an extremely fine and high resolution, and with high-quality and high-performance semiconductor device having a pattern such as a wiring pattern having excellent dimensional accuracy can be efficiently manufactured.
本発明の半導体装置は、本発明の前記半導体装置の製造方法により製造されることを特徴とする。 The semiconductor device of the present invention is characterized in that it is manufactured by the manufacturing method of the semiconductor device of the present invention. 該半導体装置は、極めて微細かつ高精細で、しかも寸法精度に優れた配線パターン等のパターンを有し、高品質かつ高性能である。 The semiconductor device is very fine and high definition, yet has a pattern such as a good wiring pattern dimensional accuracy, high quality and high performance.

本発明によると、従来における問題を解決することができ、使用可能な材料の選択性の幅を広くすることができ、帯電防止効果に優れ高感度であり、パターン欠落や位置ずれ等がなく、高解像度で微細なレジストパターンを低コストで簡便に効率よく形成可能なレジスト組成物、及び該レジスト組成物を用いて、微細なレジストパターンを低コストで簡便に効率よく形成可能なパターン形成方法、並びに、微細なパターンを有する高性能な半導体装置を効率的に量産可能な半導体装置の製造方法、及び該半導体装置の製造方法により製造され、微細なパターンを有し、高性能な半導体装置を提供することができる。 According to the present invention can solve the problems in the art, it is possible to widen the range of selection of usable materials is highly sensitive excellent antistatic effect, no pattern missing or displacement or the like, easily and efficiently formable resist composition a fine resist pattern with high resolution at low cost, and the resist composition was used to easily and efficiently formable pattern forming method a fine resist pattern at low cost, and a method for producing efficiently mass-produced semiconductor device a high-performance semiconductor devices having fine patterns, and is manufactured by the manufacturing method of the semiconductor device having a fine pattern, providing a high-performance semiconductor device can do.

(レジスト組成物) (Resist composition)
本発明のレジスト組成物は、導電性を有する基材樹脂、光酸発生剤、架橋剤、及び有機溶剤を少なくとも含有してなり、更に必要に応じて適宜選択した、その他の成分を含んでなる。 The resist composition of the present invention, the base resin having conductivity, a photoacid generator, a crosslinking agent, and an organic solvent and also contains at least, suitably selected if necessary, further contain other components .

本発明のレジスト組成物は、基材樹脂が導電性を有するため、帯電防止効果に優れ、レジストパターンを形成する際に、電子線やX線等の電離放射線で露光した場合でも、電荷の蓄積が起こらず、パターン抜けや位置ずれ等を生じることのないレジストパターンの形成が可能となる。 The resist composition of the present invention, since the base resin has a conductivity, excellent antistatic effect, when forming a resist pattern, even when the exposure with ionizing radiation such as electron beams or X-rays, storage of charges It does not occur, it is possible to form that no resist pattern resulting patterns omission and displacement or the like. また、基材樹脂を水不溶性及び水溶性のいずれをも使用することができ、光酸発生剤、架橋剤などを含有させることができ、使用可能な材料の選択性の幅を広くすることができる。 Further, the base resin may also be used any of water-insoluble and water-soluble photoacid generator, and can contain a crosslinking agent, it is possible to widen the range of selection of usable materials it can. また、前記光酸発生剤、架橋剤を含有させることにより、高感度性をも備えるレジスト組成物が得られ、高解像度なレジストパターンが形成可能である。 Further, the photoacid generator, by incorporating a crosslinking agent, to obtain a resist composition also comprises a high sensitivity can be high-resolution resist pattern formation. そのため、微細なレジストパターンを低コストで簡便に効率よく形成可能である。 Therefore, a fine resist pattern easily and efficiently be formed at a low cost.
また、本発明のレジスト組成物は、前記優れた帯電防止効果を有することから、真空中での露光又は露光時にレジスト膜中に電荷が発生する露光光を用いたパターン形成に好適に用いることができ、これらの中でも、チャージアップ現象によりレジストパターンの位置ずれが生じ易い電子線、収束イオンビーム等の荷電粒子線を用いたパターン形成に、特に好適に用いることができ、位置ずれのない、微細なレジストパターンを形成することができる。 The resist composition of the present invention has the excellent antistatic effect, be suitably used for pattern formation using the exposure light charge is generated in the resist film during the exposure or the exposure in vacuum can, among these, position deviation occurs easily electron beam resist pattern by the charge-up phenomenon, the pattern formation using charged particle beam such as a focused ion beam, can be particularly preferably used, no positional deviation, fine it can form a resist pattern.

−導電性を有する基材樹脂− - base resin having conductivity -
前記基材樹脂としては、導電性を有するものであれば、特に制限はなく、目的に応じて適宜選択することができ、水不溶性のものを用いてもよいし、水溶性のものを用いてもよく、使用可能な基材樹脂の選択性の幅を広くすることができるだけでなく、光酸発生剤や架橋剤などの他の化合物の選択性の幅をも広くすることができる。 As the base resin, as long as it has conductivity is not particularly limited and may be appropriately selected depending on the purpose, may be used as the water-insoluble, using a water-soluble at best, it is possible not only it is possible to widen the range of selection of usable base resin, also wider selection of other compounds, such as a photoacid generator or a crosslinking agent. また、これらの中でも、水不溶性のものがより好ましい。 Further, among these, those of the water-insoluble are preferred.
本発明における導電性とは、レジスト膜の静電気の帯電を防止または除去できることを意味し、より具体的には、膜の表面抵抗が1×10 Ω/□以下であることを意味する。 The conductivity in the present invention, the electrostatic charging of the resist film means can be prevented or eliminated, and more specifically, means that the surface resistance of the film is 1 × 10 8 Ω / □ or less.
前記導電性を有する基材樹脂としては、例えば、ポリアニリン、ポリパラフェニルビニレン、ポリチオフェン、ポリピロール、ポリ−p−フェニレンオキサイド、ポリフラン、ポリフェニレン、ポリアジン、ポリセレノフェン、ポリフェニレンサルファイド、ポリアセチレン等が好適に挙げられこれらの中でも、下記一般式(1)〜(5)のいずれかで表されるポリアニリン、ポリチオフェンがより好ましく挙げられる。 As the base resin having electrically conductive, for example, polyaniline, poly-p-phenyl vinylene, polythiophene, polypyrrole, poly -p- phenylene oxide, polyfuran, polyphenylene, polyazine, polyselenophene, polyphenylene sulfide, polyacetylene preferably mentioned is among these, polyaniline represented by any one of the following general formula (1) to (5), polythiophene more preferably.
ただし、前記一般式(1)〜(5)中、Aは、NH、S、及びOのいずれかを表し、Rは、R 及びOR のいずれかを表し、R は、炭素数1〜8の直鎖状の炭化水素、分岐状の炭化水素、及びエーテル結合を含む炭化水素のいずれかを表し、X 及びX は、SO 、及びCOOのいずれかを表し、Z 及びZ は、H、OR H、OR H、及び電子供与基のいずれかを表し、M 及びM は、水素イオン、アンモニウムイオン、炭素数1から8のアルキルアンモニウムイオン、芳香族アンモニウムイオン、及び芳香族複素環の四級イオンのいずれかを表す。 However, the general formula (1) ~ (5), A represents NH, S, and O one of, R represents represents one of R 1 and OR 1, R 1 is C 1 -C 8 straight chain hydrocarbon, represents branched hydrocarbons, and any hydrocarbon containing an ether bond, X 1 and X 2 represents any one of SO 3, and COO, Z 1 and Z 2 is H, oR 1 X 1 represents H, oR 1 H, and any electron donating group, M 1 and M 2, hydrogen ions, ammonium ions, alkylammonium ions having 1 to 8 carbon atoms, aromatic family ammonium ion, and represents one of the quaternary ion of an aromatic heterocyclic ring.

前記電子供与基としては、ハロゲン基、炭素数1〜8のアルコキシ基、アルケニル基、アルキル基、などが挙げられる。 As the electron-donating group, halogen group, an alkoxy group having 1 to 8 carbon atoms, an alkenyl group, an alkyl group, and the like.
前記芳香族アンモニウムイオンとしては、アニリン、2−メトキシアニリン、3−メトキシアニリン、4−メトキシアニリンおよびこれらの骨格を有する誘導体のアンモニウムイオン、などが挙げられる。 Examples of the aromatic ammonium ions, aniline, 2-methoxyaniline, 3-methoxyaniline, 4-methoxyaniline and ammonium ions derivatives having these skeletons, and the like.
前記芳香族複素環の四級イオンとしては、ピペリジン、ピロリジン、モルホリン、ピペラジン、ピリジン、α−ピコリン、β−ピコリン、γ−ピコリン、キノリン、イソキノリン、ピロリン、およびこれらの骨格を有する誘導体のアンモニウムイオン、などが挙げられる。 The quaternary ions of the aromatic heterocyclic ring, piperidine, pyrrolidine, morpholine, piperazine, pyridine, alpha-picoline, beta-picoline, .gamma.-picoline, quinoline, isoquinoline, pyrroline, and ammonium ions derivatives having these skeletons , and the like.

前記基材樹脂としては、具体的には、3−アミノ−4−メトキシベンゼンスルホン酸ポリマーが挙げられる。 As the base resin, and specific examples thereof include 3-amino-4-methoxy-benzenesulfonic acid polymer. 更に、フラン−3−(2−エタンスルホン酸)、フラン−3−(3−プロパンスルホン酸)、フラン−3−(4−ブタンスルホン酸)、フラン−3−(5−ペンタンスルホン酸)、フラン−3−(6−ヘキサンスルホン酸)、ピロール−3−(2−エタンスルホン酸)、ピロール−3−(3−プロパンスルホン酸)、ピロール−3−(4−ブタンスルホン酸)、ピロール−3−(5−ペンタンスルホン酸)、ピロール−3−(6−ヘキサンスルホン酸)、2−メトキシ−5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2−エトキシ−5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2−プロピルオキシ−5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2−ブ Furthermore, furan-3- (2-ethanesulfonic acid), furan-3- (3-propanesulfonic acid), furan-3- (4-butanoic acid), furan-3- (5-pentanoic acid), furan-3 (6-hexanesulfonic acid), pyrrole-3- (2-ethanesulfonic acid), pyrrole-3- (3-propanesulfonic acid), pyrrole-3- (4-butanoic acid), pyrrole - 3- (5-pentanoic acid), pyrrole-3- (6-hexanesulfonic acid), 2-methoxy-5- (propyloxy-3-sulfonic acid) -1,4-phenylenevinylene, 2-ethoxy-5 - (propyl-3-sulfonic acid) -1,4-phenylenevinylene, 2-propyloxy-5- (propyloxy-3-sulfonic acid) -1,4-phenylenevinylene, 2-Bed ルオキシ−5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2,5−ビス(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2,5−ビス(エチルオキシ−2−スルホン酸)−1,4−フェニレンビニレン、2,5−ビス(ブチルオキシ−4−スルホン酸)−1,4−フェニレンビニレン、5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、5−(エチルオキシ−2−スルホン酸)−1,4−フェニレンビニレン、5−(ブチルオキシ−4−スルホン酸)−1,4−フェニレンビニレン、5−(ペンチルオキシ−4−スルホン酸)−1,4−フェニレンビニレン、アニリン−3−(2−エタンスルホン酸)、アニリン−3−(3−プロパンスルホン酸)、アニリン−3 Yloxy-5- (propyloxy-3-sulfonic acid) -1,4-phenylenevinylene, 2,5-bis (propyloxy-3-sulfonic acid) -1,4-phenylenevinylene, 2,5-bis (ethyloxy 2-sulfonic acid) -1,4-phenylenevinylene, 2,5-bis (butyloxy-4-sulfonic acid) -1,4-phenylenevinylene, 5- (propyloxy-3-sulfonic acid) -1,4 - phenylenevinylene, 5- (ethyloxy-2-sulfonic acid) -1,4-phenylenevinylene, 5- (butyloxy-4-sulfonic acid) -1,4-phenylenevinylene, 5- (pentyloxy-4-sulfonic acid ) -1,4-phenylenevinylene, aniline-3- (2-ethanesulfonic acid), aniline-3- (3-propanesulfonic acid), aniline -3 (4−ブタンスルホン酸)、アニリン−3−(5−ペンタンスルホン酸)、アニリン−3−(6−ヘキサンスルホン酸)、アニリン−3−(7−ヘプタンスルホン酸)、アニリン−3−(2−メチル−3−プロパンスルホン酸)、アニリン−3−(2−メチル−4−ブタンスルホン酸)、アニリン−3−スルホン酸、アニリン−N−(2−エタンスルホン酸)、アニリン−N−(3−プロパンスルホン酸)、アニリン−N−(4−ブタンスルホン酸)、アニリン−N−(5−ペンタンスルホン酸)、アニリン−N−(6−ヘキサンスルホン酸)、アニリン−N−(7−ヘプタンスルホン酸)、アニリン−N−(2−メチル−3−プロパンスルホン酸)、アニリン−N−(2−メチル−4−ブタンスルホン酸)、2−アミノアニソール−3−ス (4-butanoic acid), aniline-3- (5-pentanoic acid), aniline-3- (6-hexanesulfonic acid), aniline-3- (7-heptanoic acid), aniline-3- (2 - methyl-3-propanesulfonic acid), aniline-3- (2-methyl-4-butanoic acid), aniline-3-sulfonic acid, aniline -N- (2-ethanesulfonic acid), aniline -N- ( 3-propanesulfonic acid), aniline -N- (4- butanoic acid), aniline-N-(5-pentanoic acid), aniline-N-(6- hexane sulfonic acid), aniline-N-(7- heptanoic acid), aniline-N-(2-methyl-3-propanesulfonic acid), aniline-N-(2-methyl-4-butanoic acid), 2-amino-anisole 3-scan ルホン酸、2−アミノアニソール−4−スルホン酸、2−アミノアニソール−5−スルホン酸、2−アミノアニソール−6−スルホン酸、3−アミノアニソール−2−スルホン酸、3−アミノアニソール−4−スルホン酸、3−アミノアニソール−5−スルホン酸、3−アミノアニソール−6−スルホン酸、4−アミノアニソール−2−スルホン酸、4−アミノアニソール−3−スルホン酸、2−アミノ−4−エトキシベンゼンスルホン酸、3−アミノ−4−エトキシベンゼンスルホン酸、2−アミノ−4−ブトキシベンゼンスルホン酸、3−アミノ−5−ブトキシベンゼンスルホン酸、2−アミノ−4−プロポキシベンゼンスルホン酸、3−アミノ−6−プロポキシベンゼンスルホン酸、2−アミノ−4−イソブトキシベンゼンスルホン酸 Sulfonic acid, 2-aminoanisole-4-sulfonic acid, 2-aminoanisole-5-sulfonic acid, 2-aminoanisole-6-sulfonic acid, 3-aminoanisole-2-sulfonic acid, 3-amino-anisole-4- sulfonic acid, 3-aminoanisole-5-sulfonic acid, 3-aminoanisole-6-sulfonic acid, 4-amino-anisole-2-sulfonic acid, 4-amino-anisole 3-sulfonic acid, 2-amino-4-ethoxy benzenesulfonic acid, 3-amino-4-ethoxy-benzenesulfonic acid, 2-amino-4-butoxy benzenesulfonic acid, 3-amino-5-butoxy benzenesulfonic acid, 2-amino-4-propoxy benzenesulfonic acid, 3- amino-6-propoxy benzenesulfonic acid, 2-amino-4-isobutoxy benzenesulfonic acid 3−アミノ−4−イソブトキシベンゼンスルホン酸、3−アミノ−4−t−ブトキシベンゼンスルホン酸、2−アミノ−4−t−ブトキシベンゼンスルホン酸、2−アミノ−4−ヘプトキシベンゼンスルホン酸、3−アミノ−5−ヘプトキシベンゼンスルホン酸、2−アミノ−4−ヘキソオキシベンゼンスルホン酸、3−アミノ−5−オクトキシベンゼンスルホン酸、2−アミノ−4−ナノキシベンゼンスルホン酸、3−アミノ−5−デカノキシベンゼンスルホン酸、2−アミノ−4−ウンデカノキシベンゼンスルホン酸、3−アミノ−5−ドデカノキシベンゼンスルホン酸、などをモノマー単位とするポリマー、が挙げられる。 3-amino-4-isobutoxy benzenesulfonic acid, 3-amino -4-t-butoxy benzenesulfonic acid, 2-amino -4-t-butoxy benzenesulfonic acid, 2-amino-4-f script carboxy benzenesulfonic acid, 3-amino-5-f script carboxy benzenesulfonic acid, 2-amino-4-f Kiso oxybenzene sulfonic acid, 3-amino-5-octoxyphenyl benzenesulfonic acid, 2-amino-4-nano carboxy benzenesulfonic acid, 3 - amino-5-decanoate carboxy benzenesulfonic acid, 2-amino-4-undecanoate carboxy benzenesulfonic acid, 3-amino-5-dodecanoate carboxy benzenesulfonic acid polymers and the like as a monomer unit, and the like. これらは1種単独で使用してもよいし、2種以上を併用してもよい。 These may be used alone or in combination of two or more thereof.

前記基材樹脂の前記レジスト組成物における含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジスト組成物の全固形分の質量に対して、1〜50質量%が好ましく、2〜40質量%がより好ましい。 The content of the resist composition of the base resin is not particularly limited and may be appropriately selected depending on the purpose, with respect to the total solid content of the mass of the resist composition, 1 to 50 mass %, and more preferably 2 to 40 mass%.
前記含有量が、レジスト組成物の全固形分の質量に対して1質量%未満又は50質量%を超えると、均質なレジスト膜が形成できないことがある。 When the content is more than or 50% less than 1% by weight, based on the weight of total solids of the resist composition, there may homogenous resist film can not be formed.

−光酸発生剤− - photo-acid-generating agent -
前記光酸発生剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、下記一般式で表されるヨードニウム塩(iodonium salts)のグループが挙げられる。 As the photoacid generator is not particularly limited and may be appropriately selected depending on the purpose, for example, a group of iodonium salt represented by the following general formula (iodonium salts).

また、前記光酸発生剤としては、下記一般式で表されるスルホニウム塩(sulphonium salts)のグループが挙げられる。 As examples of the photoacid generator include groups of the sulfonium salt represented by the following general formula (sulphonium salts).

また、前記光酸発生剤としては、下記一般式で表されるハロゲン化合物(halogen compounds)のグループが挙げられる。 As examples of the photoacid generator include a group of the halogen compound (Halogen Compounds,) represented by the following formula.

また、前記光酸発生剤としては、下記一般式で表されるスルホン酸エステル化合物(sulfonate compounds)のグループが挙げられる。 As examples of the photoacid generator include groups of the sulfonic acid ester compound represented by the following general formula (sulfonate compounds).

また、前記光酸発生剤としては、下記一般式で表されるイミド化合物(imide compounds)のグループが挙げられる。 As examples of the photoacid generator include groups of the imide compound represented by the following general formula (imide compounds).

また、前記光酸発生剤としては、下記一般式で表されるカルボニル化合物(carbonyl compunds)のグループ挙げられる。 As examples of the photoacid generator include groups of the carbonyl compound represented by the following general formula (carbonyl compunds).

また、前記光酸発生剤としては、下記一般式で表されるジスルフォン(disulfone)が挙げられる。 As examples of the photoacid generator, disulfone (disulfone) can be cited represented by the following general formula.

また、前記光酸発生剤としては、下記一般式で表されるα,α−ビスアリルスルフォニルジアゾメタン(α,α−bisallylsuffonyl diazomethane)のグループが挙げられる。 As examples of the photoacid generator, alpha represented by the following formula, alpha-bis-allyl sulfonyl diazomethane (α, α-bisallylsuffonyl diazomethane) include groups.

−架橋剤− - the cross-linking agent -
前記架橋剤としては、前記導電性を有する基材樹脂を架橋する機能を有するものであれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミノ系架橋剤が挙げられる。 The crosslinking agent, as long as it has a function to crosslink the base resin having the conductive is not particularly limited and may be appropriately selected depending on the purpose, for example, amino-based crosslinking agent .
前記アミノ系架橋剤としては、例えば、メラミン誘導体、ユリア誘導体、ウリル誘導体、などが好適に挙げられる。 Examples of the amino-based crosslinking agents include melamine derivatives, urea derivatives, uril derivatives, and the like. これらは、1種単独で使用してもよいし、2種以上を併用してもよい。 These may be used alone or in combination of two or more thereof.
前記ユリア誘導体としては、例えば、尿素、アルコキシメチレン尿素、N−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸、及びこれらの誘導体、などが挙げられる。 As the urea derivatives, for example, urea, alkoxy methylene urea, N- alkoxymethylene urea, ethylene urea, ethylene urea carboxylic acid, and their derivatives, and the like.
前記メラミン誘導体としては、例えば、アルコキシメチルメラミン、及びこれらの誘導体、などが挙げられる。 Examples of the melamine derivatives, for example, alkoxymethyl melamine, and derivatives thereof, and the like.
前記ウリル誘導体としては、例えば、ベンゾグアナミン、グリコールウリル、及びこれらの誘導体、などが挙げられる。 As the uril derivatives, for example, benzoguanamine, glycoluril and derivatives thereof, and the like.

前記架橋剤の含有量としては、前記基材樹脂の含有量に対して、0.5〜50質量%であることが好ましく、1〜40質量%がより好ましい。 The content of the crosslinking agent, relative to the content of the base resin, preferably from 0.5 to 50 wt%, 1 to 40 mass% is more preferable. 前記含有量が、0.5質量%未満であると、前記基材樹脂に対する架橋反応が十分に進行しないことがあり、50質量%を超えると、架橋反応が未露光部にまで及ぶことがある。 When the content is less than 0.5% by mass, the crosslinking reaction to the base resin does not proceed sufficiently, when it exceeds 50% by mass, the crosslinking reaction extends to the unexposed portion .

−有機溶剤− - organic solvents -
前記有機溶剤としては、前記レジスト組成物の各成分を溶解可能で、かつ、適当な乾燥速度を有し、該有機溶剤が蒸発した後に均一で平滑な塗膜を形成可能であれば、特に制限はなく、当該技術分野で通常用いられているものを使用することができる。 As the organic solvent, wherein the components of the resist composition is soluble, and, has an appropriate drying rate, uniform after the organic solvent has evaporated smooth film formation possible, particularly restrictions rather, it may be used those conventionally used in the art.
このような有機溶剤としては、例えば、グリコールエーテルエステル類、グリコールエーテル類、エステル類、ケトン類、環状エステル類、アルコール類、などが挙げられる。 Examples of such an organic solvent, for example, glycol ether esters, glycol ethers, esters, ketones, cyclic esters, alcohols, and the like.
前記グリコールエーテルエステル類としては、エチルセロソルブアセテート、メチルセロソルブアセテート、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、などが挙げられる。 Examples of the glycol ether esters, ethyl cellosolve acetate, methyl cellosolve acetate, propylene glycol monomethyl ether acetate, propylene glycol monoethyl ether acetate, and the like.
前記エーテル類としては、エチルセロソルブ、メチルセロソルブ、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、などが挙げられる。 Examples of the ethers include ethyl cellosolve, methyl cellosolve, propylene glycol monomethyl ether, propylene glycol monoethyl ether, and the like.
前記エステル類としては、乳酸エチル、酢酸ブチル、酢酸アミル、ピルビン酸エチル、などが挙げられる。 Examples of the esters include ethyl lactate, butyl acetate, amyl acetate, ethyl pyruvate, and the like.
前記ケトン類としては、2−ヘプタノン、シクロヘキサノン、などが挙げられる。 Examples of the ketones, 2-heptanone, cyclohexanone, and the like.
前記環状エステル類としては、γ−ブチロラクトン、などが挙げられる。 Examples of the cyclic esters, .gamma.-butyrolactone, and the like.
前記アルコール類としては、メターノール、エタノール、プロパノール、イソプロパノール、ブタノール、などが挙げられる。 Examples of the alcohols, Metanoru, ethanol, propanol, isopropanol, butanol, and the like.
これらの有機溶剤は、1種単独で使用してもよいし、2種以上を併用してもよい。 These organic solvents may be used alone or in combination of two or more thereof.

−その他の成分− - Other components -
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤が挙げられ、例えば、前記レジスト組成物の溶解性や塗布性の向上を目的とした場合には、イソプロピルアルコール、界面活性剤などを添加することができる。 The other components are particularly limited as long as they do not impair the effects of the present invention is not, can be appropriately selected depending on the intended purpose, include various known additives, for example, Ya solubility of the resist composition If for the purpose of improving coating properties may be added, such as isopropyl alcohol, a surfactant.
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤などが挙げられる。 The surfactant is not particularly limited and may be appropriately selected depending on the intended purpose, nonionic surfactants, cationic surfactants, anionic surfactants, and the like ampholytic surface active agents It is. これらは、1種単独で使用してもよいし、2種以上を併用してもよい。 These may be used alone or in combination of two or more thereof. これらの中でも、金属イオンを含有しない点で非イオン性界面活性剤が好ましい。 Among these, nonionic surfactants in that it does not contain metal ions.

前記非イオン性界面活性剤としては、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。 The non-ionic surfactants, alkoxylate surfactant, a fatty acid ester surfactant, an amide surfactant, an alcohol-based surfactant, and what is suitably selected from ethylene diamine surfactant and the like. なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第1級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第2級アルコールエトキシレート系、などが挙げられる。 As specific examples of these, polyoxyethylene - polyoxypropylene condensation product compounds, polyoxyalkylene alkyl ether compounds, polyoxyethylene alkyl ether compounds, polyoxyethylene derivative compounds, sorbitan fatty acid ester compounds, glycerin fatty acid ester compounds, primary alcohol ethoxylate compounds, phenol ethoxylate compounds, nonylphenol ethoxylate compounds, octylphenol ethoxylate compounds, lauryl alcohol ethoxylate compounds, oleyl alcohol ethoxylate compounds, fatty acid esters, amides, natural alcohols, ethylenediamines, first 2 alcohol ethoxylate, and the like.
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型4級カチオン系界面活性剤、エステル型4級カチオン系界面活性剤などが挙げられる。 The cationic surfactant is not particularly limited and may be appropriately selected depending on the intended purpose, e.g., alkyl cationic surfactants, amide quaternary cationic surfactants, ester quaternary cationic such as surfactants.
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。 The amphoteric surfactants are not particularly limited and may be appropriately selected depending on the intended purpose, for example, amine oxide surfactants, and the like betaine surfactant.
前記界面活性剤の前記レジスト組成物における含有量としては、前記アルカリ可溶性基を少なくとも有するケイ素含有ポリマー、前記有機溶剤等の種類や含有量などに応じて適宜決定することができる。 The content in the resist composition of the surfactant, the alkali-soluble group at least having a silicon-containing polymer can be appropriately determined depending on the type and content of such the organic solvent.

本発明の前記レジスト組成物を用いてレジストパターンを形成した場合、得られたレジストパターン(前記レジスト膜)は、エッチング耐性に優れていることが好ましい。 Wherein when the resist composition was used to form a resist pattern of the present invention, the obtained resist pattern (the resist film), it preferably has excellent etching resistance.
エッチング速度としては、特に制限はなく、目的に応じて適宜選択することができるが、ガス種、圧力、電圧などにより変化し、例えば、電極電圧50W/cm 、圧力0.03Torrの条件で、四フッ化炭素と酸素との比が96:4である混合気体をエッチングガスとして用いた場合、一般的に使用されるノボラックレジストのエッチング速度に対して、125%以下が好ましく、充分に実用に耐えることが可能な点で、110%以下がより好ましい。 The etching rate is not particularly limited and may be appropriately selected depending on the purpose, type of gas, pressure, etc. by changing the voltage, for example, electrode voltage 50 W / cm 2, under a pressure of 0.03 Torr, the ratio of carbon tetrafluoride and oxygen 96: a mixed gas of 4 when it is used as an etching gas, for common etch rate of novolak resists used, preferably 125% or less, a sufficiently practical bear it in terms which can, more preferably 110% or less.
なお、前記エッチング速度は、例えば、公知のエッチング装置を用いて所定時間エッチング処理を行い試料の減膜量を測定し、単位時間当たりの減膜量を算出することにより測定することができる。 Incidentally, the etching rate, for example, can be measured by using a known etching device measuring the film reduction amount of the sample is performed etching for a predetermined time, and calculating the film reduction amount per unit time.

本発明のレジスト組成物は、前記導電性を有する基材樹脂と、光酸発生剤と、架橋剤とを少なくとも含有し、使用可能な材料の選択性の幅を広くすることができ、帯電防止効果に優れ高感度であり、パターン欠落や位置ずれ等がなく、高解像度で微細なレジストパターンを低コストで簡便に効率よく形成可能である。 The resist composition of the present invention comprises a base resin having a conductivity, a photoacid generator, a crosslinking agent containing at least, it is possible to widen the range of selection of usable materials, antistatic high sensitivity superior to the effect, no pattern missing or displacement such, it is convenient and efficiently can form a fine resist pattern with high resolution at low cost. そのため、本発明のレジスト組成物は、本発明のレジストパターンの形成方法、本発明の半導体装置の製造方法、本発明の半導体装置、マスクパターン、磁気ヘッドなどに、特に好適に使用することができる。 Therefore, the resist composition of the present invention may be a method for forming a resist pattern of the present invention, a method of manufacturing a semiconductor device of the present invention, a semiconductor device of the present invention, the mask pattern, such as a magnetic head, particularly suitable for use .

(レジストパターンの形成方法) (The method of forming a resist pattern)
本発明のレジストパターンの形成方法は、レジスト膜形成工程と、露光工程と、現像工程とを少なくとも含み、好ましくは、加熱工程を含み、更に必要に応じて適宜選択した、その他の工程を含む。 Forming a resist pattern of the present invention includes a resist film forming step includes at least an exposure step, a developing step preferably includes a heating step, suitably selected if necessary, includes other steps. 前記加熱工程は、前記露光工程後に行われるのが好ましい。 The heating step is preferably performed after the exposure step.
なお、前記レジスト組成物の詳細については、本発明の前記レジスト組成物において上述した通りである。 The details of the resist composition are as described above in the resist composition of the present invention.

<レジスト膜形成工程> <Resist Film Forming Step>
前記レジスト膜形成工程は、前記被加工表面上に本発明の前記レジスト組成物を用いてレジスト膜を形成する工程である。 The resist film forming step, said a step of forming a resist film by using the resist composition of the present invention on the workpiece surface.
前記レジスト膜は、公知の方法、例えば塗布等により形成することができる。 The resist film can be formed by a known method, for example, coating or the like. 該塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができ、例えば、スピンコート法などが好適に挙げられる。 As the method of coating is not particularly limited and may be appropriately selected from known coating methods depending on the purpose, for example, a spin coating method is preferably exemplified. 該スピンコート法の場合、その条件としては例えば、回転数が100〜10,000rpm程度であり、800〜5,000rpmが好ましく、時間が1秒〜10分間程度であり、1秒〜90秒間が好ましい。 For the spin coating method is used, the conditions are as follows for example, about the rotational speed is 100 to 10,000, preferably 800~5,000Rpm a time of about 1 second to 10 minutes, 1 second to 90 seconds preferable.
前記塗布の際の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。 The thickness at the time of the coating is not particularly limited and may be appropriately selected depending on the purpose.
前記塗布の際乃至その後で、塗布した前記レジスト組成物をプリベーク(加温及び乾燥)するのが好ましく、その条件、方法などとしては、前記レジスト膜を軟化させない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、その温度としては、40〜150℃程度が好ましく、80〜120℃がより好ましく、また、その時間としては、10秒〜5分間程度が好ましく、30秒〜90秒間がより好ましい。 In time or subsequent the coating, it is preferable to pre-bake (heat and dry) the resist composition applied, the conditions, the method as such is not particularly limited as long as they do not soften the resist film, according to the purpose can be appropriately selected Te, for example, the temperature is preferably about 40 to 150 ° C., more preferably from 80 to 120 ° C., also, that as the time is preferably about 10 seconds to 5 minutes, 30 seconds to more preferably 90 seconds.

前記被加工表面(基材)としては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジスト膜が半導体装置等の電子デバイスに形成される場合には、該被加工表面(基材)としては、半導体基材表面が挙げられ、具体的には、シリコンウェハー等の基板、各種酸化膜などが好適に挙げられる。 As the workpiece surface (substrate), when not particularly limited and may be appropriately selected depending on the purpose of the resist film is formed on an electronic device such as a semiconductor device, 該被 working surface the (base), include a semiconductor substrate surface, specifically, a substrate of silicon wafer, etc., and various oxide films, and the like.
前記形成されたレジスト膜(導電層)としては、表面抵抗が、1×10 Ω/□以下が好ましく、1×10 7 Ω/□以下がより好ましい。 As the formed resist film (conductive layer), the surface resistance is, 1 × 10 8 Ω / □ or less are preferred, 1 × 10 7 Ω / □ or less is more preferable. 該表面抵抗が、1×10 Ω/□を超えると、チャージアップ現象の防止効果が十分に発揮されず、パターンの位置ずれが生じることがある。 Surface resistance, the 1 × 10 8 Ω / □, greater effect of preventing charge-up phenomenon is not sufficiently exhibited, there is a positional deviation of the pattern may occur.

<露光工程> <Exposure Step>
前記露光工程は、前記レジスト膜に対して露光光を照射する工程である。 The exposure step is a step of irradiating the exposure light to the resist film.
前記露光は、公知の露光装置により好適に行うことができ、前記レジスト膜に対し前記露光光が照射されることにより行われる。 The exposure can be preferably performed by a known exposure apparatus, the exposure light is performed by being radiated to the resist film. 該露光光の照射により、露光領域における前記レジスト組成物中の光酸発生剤が分解されて酸を発生することにより、レジスト組成物の硬化反応が生じてパターン潜像が形成される。 The irradiation of the exposure light, by the photoacid generator in the resist composition in the exposed areas to generate a decomposed with acid, the curing reaction of the resist composition is a pattern latent image is formed occurs.
前記露光光の照射は、前記レジスト膜の一部の領域に対して行われることにより、該一部の領域において、前記該一部の領域が硬化され、後述の現像工程において、該硬化させた一部の領域以外の未硬化領域が除去されてレジストパターンが形成される。 Irradiation of the exposure light, by being made to a part of a region of the resist film, in the part of the region, the said partial region is hardened, in the development step described later was cured a resist pattern is formed by uncured regions other than part of the region is removed.
前記露光工程は、真空中で行われるのが好ましい。 The exposure process is preferably performed in a vacuum.
前記露光光としては、特に制限はなく、目的に応じて適宜選択することができるが、本発明の前記レジスト組成物で述べたように、真空中での露光又は露光時にレジスト膜中に電荷が発生する露光光を用いても、チャージアップ現象による位置ずれのない、微細なレジストパターンを形成することができる。 As the exposure light is not particularly limited and may be appropriately selected depending on the intended purpose, as described in the resist composition of the present invention, a charge in the resist film during exposure or exposure in vacuum be used generation exposure light, no positional deviation due to charge-up phenomenon, it is possible to form a fine resist pattern.
このような観点から、露光光としては、紫外線、X線、電子線、エキシマレーザー線、収束イオンビーム等の活性エネルギー線を用いるのが好ましい。 From this point of view, as the exposure light, ultraviolet rays, X-rays, electron beam, excimer laser beam, it is preferable to use an active energy beam such as a focused ion beam.
前記紫外線を用いる場合は、波長160nm以下のものがより好ましい。 When using the UV light, more preferably the following wavelength 160 nm.
前記エキシマレーザー線を用いる場合は、KrFエキシマレーザー光(波長248nm)、ArFエキシマレーザー光(193nm)、F エキシマレーザー光(波長157nm)、などが好ましい。 When using the excimer laser rays, KrF excimer laser light (wavelength 248 nm), ArF excimer laser light (193 nm), F 2 excimer laser light (wavelength 157 nm), etc. are preferable.
また、チャージアップ現象によりレジストパターンの位置ずれが生じ易く、本発明の帯電防止効果が発揮され易いという観点から、電子線、収束イオンビーム、陽電子線、α線、β線、μ粒子線、π粒子線、陽子線、重陽子線、重イオン線、などの荷電粒子線が特に好ましく、より微細なレジストパターンを得ることができる。 Further, positional deviation of the resist pattern is liable to occur by the charge-up phenomenon, in view of easy to exhibit antistatic effect of the present invention, an electron beam, focused ion beam, positron, alpha rays, beta rays, mu particle beam, [pi particle beam, proton beam, deuteron beam, can be heavy ion beam, particularly preferably a charged particle beam such as to obtain a finer resist pattern.

<加熱工程> <Heating Step>
前記加熱工程は、前記露光光が照射されたレジスト膜に対して、加熱処理(ポストエクスポージャーベーク、PEB)を行う工程である。 The heating step, the resist film in which the exposure light is irradiated, a step of performing heat treatment (post-exposure baking, PEB).
前記加熱により、前記露光領域でのレジスト膜の硬化反応が促進される。 By the heating, the curing reaction of the resist film in the exposure region is promoted.
前記加熱温度としては、50〜200℃が好ましく、70〜180℃がより好ましい。 The heating temperature is preferably from 50 to 200 ° C., more preferably from 70 to 180 ° C.. 該温度が、50℃未満であると、レジスト膜の硬化反応が十分に進行しないことがあり、200℃を超えると、レジスト膜を構成するレジスト組成物の熱分解が生じる Temperature is less than 50 ° C., may curing reaction of the resist film does not proceed sufficiently, when it exceeds 200 ° C., resulting thermal decomposition of the resist composition constituting the resist film

<現像工程> <Development Step>
前記現像工程は、前記露光工程により前記レジスト膜を露光し、該レジスト膜の露光した領域を硬化させた後、未硬化領域を除去することにより現像し、レジストパターンを形成する工程である。 The developing step, the resist film is exposed by said exposure step, after curing the exposed areas of the resist film is developed by removing the uncured regions, a step of forming a resist pattern.
前記未硬化領域の除去方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、現像液を用いて除去する方法などが挙げられる。 As the method for removing the uncured area is not particularly limited and may be appropriately selected depending on the intended purpose. Examples thereof include a method of removing by using a developing solution.
前記現像液としては、特に制限はなく、目的に応じて適宜選択することができるが、水アルカリ水溶液であるのが好ましく、環境への負荷を低減することができる。 The developer is not particularly limited and may be appropriately selected depending on the intended purpose, but is preferably water alkaline aqueous solution, it is possible to reduce the load on the environment. また、水溶性基材樹脂を用いた場合は、水による現像も可能である。 In the case of using a water-soluble base resin, development is possible with water.
前記アルカリとしては、水酸化ナトリウム、水酸化カリウム、ケイ酸ナトリウム、アンモニアなどの無機アルカリ;エチルアミン、プロピルアミンなどの第一級アミン;ジエチルアミン、ジプロピルアミンなどの第二級アミン;トリメチルアミン、トリエチルアミンなどの第三級アミン;ジエチルエタノールアミン、トリエタノールアミンなどのアルコールアミン;テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、トリエチルヒドロキシメチルアンモニウムヒドロキシド、トリメチルヒドロキシエチルアンモニウムなどの第四級アンモニウムヒドロキシド;などが挙げられる。 Examples of the alkali, sodium hydroxide, potassium hydroxide, sodium silicate, inorganic alkalis such as ammonia; ethylamine, a primary amine such as propylamine; diethylamine, secondary amines such as dipropylamine, trimethylamine, triethylamine, etc. tertiary amines; diethylethanolamine, alcohol amines such as triethanolamine; tetramethylammonium hydroxide, tetraethylammonium hydroxide, triethyl hydroxymethyl ammonium hydroxide, quaternary ammonium hydroxide, such as trimethyl hydroxyethyl ammonium; and and the like.
また必要に応じて、前記アルカリ水溶液には、メチルアルコール、エチルアルコール、プロピルアルコール、エチレングリコールなどの水溶性有機溶剤、界面活性剤、樹脂の溶解抑止剤、などを添加することができる。 If necessary, the said aqueous alkaline solution can be added methyl alcohol, ethyl alcohol, propyl alcohol, water-soluble organic solvents such as ethylene glycol, surfactant, dissolution inhibitor of the resin, and the like.
前記界面活性剤としては、本発明の前記レジスト組成物で述べたものを用いることができる。 The surfactant can be used those described in the resist composition of the present invention.
前記溶解抑止剤としては、アクリル系樹脂、ポリエステル系樹脂、ポリスチレン系樹脂、ポリエーテル系樹脂、ポリオレフィン系樹脂、エポキシ系樹脂、ポリアミド系樹脂、ポリイミド系樹、などが挙げられる。 As the dissolution inhibitor, acrylic resins, polyester resins, polystyrene resins, polyether resins, polyolefin resins, epoxy resins, polyamide resins, polyimide-based resin, and the like.
前記現像を行うことにより、前記レジスト膜の前記露光光が照射されていない部分が溶解除去され、レジストパターン(導電層)が形成(現像)される。 By performing the development, the resist said portion which the exposure light is not irradiated film is dissolved and removed, a resist pattern (conductive layer) is formed (developed).

また、本発明のレジストパターンの形成方法は、帯電防止効果に優れ高感度であり、パターン欠落や位置ずれ等がなく、使用可能な材料の選択性の幅を広くすることができ、高解像度で微細なレジストパターンを低コストで簡便に効率よく形成可能であり、各種のレジストパターン、例えば、ライン&スペースパターン、ホールパターン(コンタクトホール用など)、ピラー(柱)パターン、トレンチ(溝)パターン、ラインパターンなどの形成に好適であり、該レジストパターンの形成方法により形成されたレジストパターンは、例えば、マスクパターン、レチクルパターンなどとして使用することができ、金属プラグ、各種配線、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾 Further, a resist pattern forming method of the present invention is highly sensitive excellent antistatic effect, no pattern missing or displacement, etc., it is possible to widen the range of selection of usable materials, a high resolution a fine resist pattern easily and efficiently be formed at a low cost, various kinds of the resist pattern, for example, line-and-space pattern, a hole pattern (such as for contact holes), the pillar (pillar) pattern, a trench (groove) pattern, is suitable for the formation of such line patterns, the resist pattern a resist pattern formed by the method for forming, for example, a mask pattern, can be used as such as a reticle pattern, metal plugs, various wirings, magnetic heads, LCD ( The liquid crystal display), PDP (plasma display panel), SAW filter (bullet 表面波フィルタ)等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置の製造に好適に使用することができ、後述する本発明の半導体装置の製造方法に好適に使用することができる。 Surface wave filters) functional components, such as, optical parts for connection of the optical wiring can be suitably used for the production of fine parts, semiconductor devices such as micro-actuator, a method of manufacturing a semiconductor device of the present invention described later it can be suitably used.
より具体的には、本発明のレジストパターンの形成方法により形成したレジストパターンをマスクパターンとして、選択的な蒸着やエッチング等を行うことにより、線幅が一定で極めて狭い、金属、その他の材料からなる微細加工パターンを有する装置を製造することができ、例えば、線間幅が100nm程度の配線を有する半導体装置を作製することができる。 More specifically, a resist pattern formed by the resist pattern forming method of the present invention as a mask pattern, by conducting selective deposition or etching, very narrow in line width is constant, metal, other materials becomes possible to manufacture a device having a pattern by fine processing, for example, it can be the line width to manufacture a semiconductor device having a wiring of approximately 100 nm.

(半導体装置の製造方法) (Method of manufacturing a semiconductor device)
本発明の半導体装置の製造方法は、レジストパターン形成工程と、パターニング工程とを含み、更に必要に応じて適宜選択したその他の工程とを含む。 The method of manufacturing a semiconductor device of the present invention includes a resist pattern forming step, and a patterning step, and other steps suitably selected as necessary.
以下、本発明の半導体装置の製造方法の説明を通じて、本発明の半導体装置の詳細も明らかにする。 Hereinafter, throughout the description of the manufacturing method of the semiconductor device of the present invention, details also reveal the semiconductor device of the present invention.

−レジストパターン形成工程− - resist pattern forming step -
前記レジストパターン形成工程は、被加工表面上に本発明の前記レジスト組成物を用いてレジスト膜を形成した後、露光し、現像することによりレジストパターンを形成する工程である。 The resist pattern forming step is a step of forming a resist pattern by forming a resist film by using the resist composition of the present invention on the workpiece surface, which is exposed and developed.
前記レジストパターン形成工程におけるレジスト膜形成、露光、現像の詳細は、本発明の前記レジストパターンの形成方法と同様である。 The resist film formed in the resist pattern forming step, exposure, the details of the development is the same as the method of forming the resist pattern of the present invention.
また、レジストパターンの硬化を促進するため、露光後に、加熱処理(ポストエクスポージャーベーク、PEB)を行うのが好ましく、その詳細は、前記レジストパターンの形成方法と同様である。 In order to promote the curing of the resist pattern, after exposure, is preferably subjected to heat treatment (post-exposure baking, PEB), and a detailed, it is the same as the method of forming the resist pattern.
なお、前記被加工表面としては、半導体装置における各種部材の表面層が挙げられるが、シリコンウエハ等の基板乃至その表面、各種酸化膜などが好適に挙げられる。 Incidentally, as the workpiece surface, although the surface layer of various members in semiconductor devices and the like, the substrate or its surface of a silicon wafer or the like, and various oxide films, and the like. 前記レジストパターンは上述した通りである。 The resist pattern is as described above. 前記塗布の方法は上述した通りである。 The method of coating is as described above. また、該塗布の後では、上述のプリベーク、反応ベーク等を行うのが好ましい。 Further, after coating the above-described prebaking, preferably to carry out the reaction baking and the like.

−パターニング工程− - patterning process -
前記パターニング工程は、前記レジストパターン形成工程により形成した前記レジストパターンをマスク等として用いて(マスクパターン等として用いて)エッチングを行うことにより、前記被加工表面をパターニングする工程である。 The patterning step, the resist the resist pattern formed by the pattern forming process using a mask or the like (used as a mask pattern or the like) by performing etching, a step of patterning the workpiece surface.
前記エッチングの方法としては、特に制限はなく、公知の方法の中から目的に応じて適宜選択することができるが、例えば、ドライエッチングが好適に挙げられる。 The method of etching is not particularly limited and may be suitably selected from among known methods, for example, dry etching is preferable. 該エッチングの条件としては、特に制限はなく、目的に応じて適宜選択することができる。 The etching conditions are not particularly limited and may be appropriately selected depending on the intended purpose.

前記その他の工程としては、例えば、界面活性剤塗布工程、などが好適に挙げられる。 The other steps are for example, a surfactant coating step, and the like preferably.

−界面活性剤塗布工程− - surfactant coating step -
前記界面活性剤塗布工程は、前記レジストパターン形成工程の前に、前記レジストパターンの表面に前記界面活性剤を塗布する工程である。 The surfactant coating step, before the resist pattern forming step is a step for applying the surfactant on the surface of the resist pattern.

前記界面活性剤としては、特に制限はなく目的に応じて適宜選択することができるが、例えば、上述したものが好適に挙げられ、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第1級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第2級アルコールエトキシレート系、ア As the surfactant is not particularly limited and may be suitably selected according to the purpose rather than, for example, suitably those mentioned above, polyoxyethylene - polyoxypropylene condensation product compounds, polyoxyalkylene alkyl ether compounds, polyoxyethylene alkyl ether compounds, polyoxyethylene derivative compounds, sorbitan fatty acid ester compounds, glycerin fatty acid ester compounds, primary alcohol ethoxylate compounds, phenol ethoxylate compounds, nonylphenol ethoxylate compounds, octylphenol ethoxylate compounds, lauryl alcohol ethoxylate compounds, oleyl alcohol ethoxylate compounds, fatty acid esters, amides, natural alcohols, ethylenediamines, secondary alcohol ethoxylate, a キルカチオン系、アミド型4級カチオン系、エステル型4級カチオン系、アミンオキサイド系、ベタイン系、などが挙げられる。 Kirukachion system, amide quaternary cationic, ester quaternary cationic, amine oxide, betaine, and the like.

本発明の半導体の製造方法では、帯電防止効果に優れ高解像度な本発明の前記レジスト組成物を用いて得られた高解像度で微細なレジストパターンをマスクとしてエッチングを行うことにより、前記被加工表面が微細かつ高精細にしかも寸法精度よくパターニングされ、極めて微細かつ高精細で、しかも寸法精度に優れた配線パターン等のパターンを有する高品質かつ高性能な半導体装置を効率よく製造することができ、本発明の半導体装置の製造に好適に用いることができる。 The semiconductor manufacturing method of the present invention, by etching the resist composition fine resist pattern with high resolution obtained with superior high-resolution present invention the antistatic effect as a mask, the processed surface good fine and high definition moreover dimensional accuracy is patterned, a very fine and high definition, yet can be manufactured with good quality and efficient high-performance semiconductor device having a pattern such as excellent wiring pattern dimensional accuracy, it can be suitably used for manufacturing a semiconductor device of the present invention.
本発明の半導体装置の製造方法によると、例えば、フラッシュメモリ、DRAM、FRAM、等を初めとする各種半導体装置を効率的に製造することができる。 According to the method of the present invention, for example, can be produced flash memory, DRAM, FRAM, a variety of semiconductor devices including the like efficiently.

以下、本発明の実施例について説明するが、本発明はこれらの実施例に何ら限定されるものではない。 EXAMPLES The following explains Examples of the present invention, the present invention is not intended to be limited to these Examples.

(実施例1) (Example 1)
−レジスト組成物の調製− - Preparation of Resist Composition -
下記組成を有するレジスト組成物1を調製した。 The resist composition 1 having the following composition was prepared.
基材樹脂:ポリ[チオフェン−3−(3−プロパンスルホン酸)]、前記一般式(1)で表される化合物・・・100質量部 光酸発生剤:トリフェニルスルホニウムトリフルオロブタンスルホネート・・・5質量部 架橋剤:ヘキサメトキシメチルメラミン・・・15質量部 有機溶剤:プロピレングリコールモノメチルエーテルアセタート/イソプロピルアルコール(70/30)・・・800質量部 なお、該実施例1のレジスト組成物における、前記基材樹脂に対する前記架橋剤の含有量は、15質量%である。 Base resin: poly [thiophene-3- (3-propanesulfonic acid)], the compound represented by the general formula (1) 100 parts photoacid generator: triphenylsulfonium perfluorobutane sulfonate .. - 5 parts by weight cross-linking agent: hexamethoxymethylmelamine ... 15 parts by mass organic solvent: propylene glycol monomethyl ether acetate / isopropyl alcohol (70/30) ... 800 parts by mass Note that the resist composition of the example 1 in the content of the crosslinking agent to the base resin is 15 wt%.

−レジストパターンの形成− - forming a resist pattern of the -
以上により調製した本発明のレジスト組成物1を、シリコンウエハ(三菱マテリアル社製)上に、スピンコート法により、3,500rpm/20sの条件で全面塗布した後、110℃で90秒間プリベークを行った。 The resist composition 1 of the present invention prepared by the above, on a silicon wafer (manufactured by Mitsubishi Materials Corporation) by spin coating, it was spread over the entire surface under the condition of 3,500 rpm / 20s, for 90 seconds pre-bake at 110 ° C. It was. 次いで、電子線露光機を用いて、マスクを介して加速電圧50keVの電子線を照射し、線幅0.08μmのラインパターンを複数本描画し、110℃で90秒間、露光後ベーク(ポストエクスポージャーベーク;PEB)を行った後、2.38質量%TMAH水溶液を用いて1分間現像することにより、レジストパターンを形成した。 Then, using an electron beam exposure device, irradiated with electron beams at an accelerating voltage 50keV through a mask, a line pattern having a line width of 0.08μm and a plurality of draw, 90 seconds at 110 ° C., post exposure bake (post exposure baking; PEB) after, by developing for one minute using a 2.38 wt% TMAH aqueous solution, to form a resist pattern.

−解像度及び位置ずれの評価− - Evaluation of resolution and positional deviation -
得られたレジストパターンを電子顕微鏡を用いて観察したところ、0.092μmの微細ラインパターンが形成されたことが判った。 The obtained resist pattern was observed by an electron microscope, it was found that fine line patterns of 0.092μm was formed. これを解像度とした。 This was the resolution.
また、得られたレジストパターンのシリコンウエハの基準位置からの位置ずれ量を、KLA社製オーバーレイ計測装置により測定し、これらの平均を算出したところ、平均位置ずれ量は、5nm以下であった。 Further, the positional deviation amount from the reference position of the silicon wafer of thus obtained resist pattern was measured by KLA Co. overlay measuring device, calculation of the average of the average positional deviation amount was 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

(実施例2) (Example 2)
実施例1において、レジスト組成物を、下記組成に基づいて調製したこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 1, a resist composition, except that prepared on the basis of the following composition to form a resist pattern in the same manner as in Example 1.
−レジスト組成物の調製− - Preparation of Resist Composition -
基材樹脂:アニリン−2−メトキシ−5−プロピルオキシ−3−スルホン酸ポリマー、前記一般式(2)で表される化合物・・・100質量部 光酸発生剤:トリフェニルスルホニウムトリフルオロブタンスルホネート・・・5質量部 架橋剤:ヘキサメトキシメチルメラミン・・・15質量部 有機溶剤:プロピレングリコールモノメチルエーテルアセタート/イソプロピルアルコール(70/30)・・・800質量部 Base resin: Aniline-2-methoxy-5-propyl-3-sulfonic acid polymer, wherein the general formula (2) compound represented by 100 parts photoacid generator: triphenylsulfonium perfluorobutane sulfonate 5 parts by mass crosslinker: hexamethoxymethylmelamine ... 15 parts by mass organic solvent: propylene glycol monomethyl ether acetate / isopropyl alcohol (70/30) ... 800 parts by weight

前記で得られた実施例2のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Example 2 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.092μmの微細ラインパターンが形成され、シリコンウエハ基準位置からの平均位置ずれ量は、5nm以下であることが判った。 As a result, fine line patterns of 0.092μm are formed, the average amount of positional deviation from the silicon wafer reference position has been found that is 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

(実施例3) (Example 3)
実施例1において、レジスト組成物を、下記組成に基づいて調製したこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 1, a resist composition, except that prepared on the basis of the following composition to form a resist pattern in the same manner as in Example 1.
−レジスト組成物の調製− - Preparation of Resist Composition -
基材樹脂:3−アミノ−4−メトキシベンゼンスルホン酸ポリマー、前記一般式(3)で表される化合物・・・100質量部 光酸発生剤:トリフェニルスルホニウムトリフルオロブタンスルホネート・・・5質量部 架橋剤:テトラメトキシメチルグリコールウリル・・・15質量部 有機溶剤:プロピレングリコールモノメチルエーテルアセタート/イソプロピルアルコール(70/30)・・・800質量部 Base resin: 3-amino-4-methoxy-benzenesulfonic acid polymer, wherein the general formula (3) compounds represented by 100 parts photoacid generator: triphenylsulfonium perfluorobutane sulfonate ... 5 mass part crosslinking agent: tetramethoxymethylglycoluril ... 15 parts by mass organic solvent: propylene glycol monomethyl ether acetate / isopropyl alcohol (70/30) ... 800 parts by weight

前記で得られた実施例4のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Example 4 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.074μmの微細ラインパターンが形成され、シリコンウエハ基準位置からの位置ずれは5nm以下であることが判った。 As a result, formed is a fine line pattern 0.074Myuemu, positional deviation from the silicon wafer reference position was found to be at 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

(実施例4) (Example 4)
実施例1において、レジスト組成物を、下記組成に基づいて調製したこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 1, a resist composition, except that prepared on the basis of the following composition to form a resist pattern in the same manner as in Example 1.
−レジスト組成物の調製− - Preparation of Resist Composition -
基材樹脂:アニリン−3−スルホン酸ポリマー、前記一般式(4)で表される化合物・・・100質量部 光酸発生剤:トリフェニルスルホニウムトリフルオロブタンスルホネート・・・5質量部 架橋剤:テトラメトキシメチルグリコールウリル・・・15質量部 有機溶剤:プロピレングリコールモノメチルエーテルアセタート/イソプロピルアルコール(70/30)・・・800質量部 Base resin: aniline-3-sulfonic acid polymer, wherein the general formula (4) compounds represented by 100 parts photoacid generator: triphenylsulfonium perfluorobutane sulfonate 5 parts by mass crosslinker: tetramethoxymethylglycoluril ... 15 parts by mass organic solvent: propylene glycol monomethyl ether acetate / isopropyl alcohol (70/30) ... 800 parts by weight

前記で得られた実施例4のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Example 4 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.134μmの微細ラインパターンが形成され、シリコンウエハ基準位置からの平均位置ずれ量は、5nm以下であることが判った。 As a result, fine line patterns of 0.134μm are formed, the average amount of positional deviation from the silicon wafer reference position has been found that is 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

(実施例5) (Example 5)
実施例1において、レジスト組成物を、下記組成に基づいて調製したこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 1, a resist composition, except that prepared on the basis of the following composition to form a resist pattern in the same manner as in Example 1.
−レジスト組成物4の調製− - Preparation of Resist compositions 4 -
基材樹脂:3−アミノ−4−メトキシベンゼンスルホン酸/3−アミノ−4−メチルベンゼンスルホン酸(60/40)共重合体、前記一般式(5)で表される化合物・・・100質量部 光酸発生剤:ジフェニルヨードニウムトリフルオロブタンスルホネート・・・5質量部 架橋剤:N、N'−ジメトキシメチルジメトキシエチレンユリア・・・15質量部 有機溶剤:乳酸エチル/イソプロピルアルコール(60/40)・・・800質量部 Base resin: 3-amino-4-methoxy-benzenesulfonic acid / 3-amino-4-methylbenzenesulfonic acid (60/40) copolymer, a compound ... 100 mass represented by the above general formula (5) part photoacid generator: diphenyliodonium trifluoro-butane sulfonate 5 parts by mass crosslinker: N, N'-dimethoxymethyl-dimethoxy ethyleneurea ... 15 parts by weight organic solvent: ethyl lactate / isopropyl alcohol (60/40) ... 800 parts by weight

前記で得られた実施例5のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Example 5 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.081μmの微細ラインパターンが形成され、シリコンウエハ基準位置からの平均位置ずれ量は、5nm以下であることが判った。 As a result, fine line patterns of 0.081μm are formed, the average amount of positional deviation from the silicon wafer reference position has been found that is 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

(実施例6) (Example 6)
実施例3において、レジスト組成物中の架橋剤の添加量を、0.5質量部とし、前記基材樹脂に対する前記架橋剤の含有量を、0.5質量%としたこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 3, the amount of the resist composition of the crosslinking agent, except that the 0.5 parts by mass, the content of the crosslinking agent to the base resin, was 0.5 wt%, Example 1 to form a resist pattern in the same manner as.

前記で得られた実施例6のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Example 6 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.22μmの微細ラインパターンが形成され、シリコンウエハ基準位置からの平均位置ずれ量は5nm以下であることが判った。 As a result, the 0.22μm fine line pattern formation, an average positional deviation amount from the silicon wafer reference position was found to be at 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

(実施例7) (Example 7)
実施例3において、レジスト組成物中の架橋剤の添加量を、1質量部とし、前記基材樹脂に対する前記架橋剤の含有量を、1質量%としたこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 3, the amount of the resist composition of the crosslinking agent, and 1 part by weight, the content of the crosslinking agent to the base resin, except that a 1 mass%, in the same manner as in Example 1 to form a resist pattern Te.

前記で得られた実施例7のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Example 7 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.16μmの微細ラインパターンが形成され、シリコンウエハ基準位置からの位置ずれは5nm以下であることが判った。 As a result, formed is a fine line pattern of 0.16 [mu] m, the position deviation from the silicon wafer reference position was found to be at 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

(実施例8) (Example 8)
実施例3において、レジスト組成物中の架橋剤の添加量を、40質量部とし、前記基材樹脂に対する前記架橋剤の含有量を、40質量%としたこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 3, the amount of the resist composition of the crosslinking agent, and 40 parts by mass, the content of the crosslinking agent to the base resin, except that the 40 mass%, in the same manner as in Example 1 to form a resist pattern Te.

前記で得られた実施例8のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Example 8 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.17μmの微細ラインパターンが形成され、シリコンウエハ基準位置からの平均位置ずれ量は5nm以下であることが判った。 As a result, formed is a fine line pattern of 0.17 .mu.m, the average amount of positional deviation from the silicon wafer reference position was found to be at 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

(実施例9) (Example 9)
実施例3において、レジスト組成物中の架橋剤の添加量を、50質量部とし、前記基材樹脂に対する前記架橋剤の含有量を、50質量%としたこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 3, the amount of the resist composition of the crosslinking agent, and 50 parts by weight, the content of the crosslinking agent to the base resin, except that the 50 wt%, in the same manner as in Example 1 to form a resist pattern Te.

前記で得られた実施例9のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Example 9 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.24μmの微細ラインパターンが形成され、シリコンウエハ基準位置からの位置ずれは5nm以下であることが判った。 As a result, formed is a fine line pattern of 0.24 .mu.m, positional deviation from the silicon wafer reference position was found to be at 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

(比較例1) (Comparative Example 1)
実施例1において、レジスト組成物として、市販の化学増幅型ネガレジスト(住友化学工業製、NEB−22)を用いたこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 1, as a resist composition, except for using a commercially available chemically amplified negative resist (manufactured by Sumitomo Chemical Co., Ltd., NEB-22), a resist pattern was formed in the same manner as in Example 1. 該化学増幅型ネガレジストは、導電性樹脂を含有していないレジスト組成物である。 Chemically amplified negative resist is a resist composition containing no conductive resin.

前記で得られた実施例1のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Example 1 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.078μmの微細ラインパターンが形成され、シリコンウエハ基準位置からの位置ずれ量は、294nmであることが判った。 As a result, formed is a fine line pattern 0.078Myuemu, positional deviation amount from the silicon wafer reference position was found to be 294 nm. 結果を下記表1に示す。 The results are shown in Table 1 below.

(比較例2) (Comparative Example 2)
実施例3において、レジスト組成物中に架橋剤を添加しなかったこと以外は、実施例1と同様にしてレジストパターンを形成した。 In Example 3, except for not adding a crosslinking agent in the resist composition, a resist pattern was formed in the same manner as in Example 1.

前記で得られた比較例3のレジストパターンについて、実施例1と同様にして、解像度と位置ずれを評価した。 The resist pattern of Comparative Example 3 obtained in the above, in the same manner as in Example 1 to evaluate the resolution and positional deviation. その結果、0.43μmのラインパターンが形成され、シリコンウエハ基準位置からの平均位置ずれ量は5nm以下であることが判った。 As a result, formed a line pattern of 0.43 .mu.m, the average amount of positional deviation from the silicon wafer reference position was found to be at 5nm or less. 結果を下記表1に示す。 The results are shown in Table 1 below.

表1の結果より、本発明のレジスト組成物を用いて本発明のレジストパターン形成方法により形成した実施例1〜8のレジストパターンは、位置ずれが抑制され、微細なレジストパターンが得られることが判った。 From the results of Table 1, the resist pattern of Example 1-8 was formed by the resist pattern forming method of the present invention using the resist composition of the present invention, positional deviation is suppressed, that the fine resist pattern can be obtained understood.

(実施例10) (Example 10)
−フラッシュメモリ及びその製造− - flash memory and its production -
実施例10は、本発明のレジスト組成物を用いた本発明の半導体装置及びその製造方法の一例である。 Example 10 is an example of a semiconductor device and a manufacturing method thereof in the resist composition of the present invention using the present invention. なお、この実施例10では、以下のレジスト膜26、27、29及び32が、本発明の前記実施例3のレジスト組成物を用いて、実施例1と同様の方法で形成したレジストパターンである。 In Example 10, the following resist film 26, 27, 29 and 32, by using the resist composition of Example 3 of the present invention, it is a resist pattern formed by the same method as in Example 1 .

図1及び図2は、FLOTOX型又はETOX型と呼ばれるFLASH EPROMの上面図(平面図)であり、図3〜図11は、該FLASH EPROMの製造方法に関する一例を説明するための断面概略図であり、これらにおける、左図はメモリセル部(第1素子領域)であって、フローティングゲート電極を有するMOSトランジスタの形成される部分のゲート幅方向(図1及び図2におけるX方向)の断面(A方向断面)概略図であり、中央図は前記左図と同部分のメモリセル部であって、前記X方向と直交するゲート長方向(図1及び図2におけるY方向)の断面(B方向断面)概略図であり、右図は周辺回路部(第2素子領域)のMOSトランジスタの形成される部分の断面(図1及び図2におけるA方向断面)概略図である。 1 and 2 is a top view of a FLASH EPROM called FLOTOX type or ETOX type (plan view), FIG. 3 to FIG. 11 is a sectional schematic view for explaining an example of manufacturing method of the FLASH EPROM There, definitive to, left is a memory cell portion (first element region), the cross section of the gate width direction of the portion which is formed of a MOS transistor having a floating gate electrode (X direction in FIGS. 1 and 2) ( an a direction sectional) schematic view, the central view is a memory cell portion of the left and the partial cross-section (B direction of the X-direction perpendicular to the gate length direction (Y direction in FIGS. 1 and 2) section) is a schematic view, right view is the a direction sectional) schematic view in cross-section (FIGS. 1 and a second portion formed of a MOS transistor in the peripheral circuit unit (second element region).

まず、図3に示すように、p型のSi基板22上の素子分離領域に選択的にSiO 膜によるフィールド酸化膜23を形成した。 First, as shown in FIG. 3 and selectively forming a field oxide film 23 by the SiO 2 film in the device isolation region on a p-type Si substrate 22. その後、メモリセル部(第1素子領域)のMOSトランジスタにおける第1ゲート絶縁膜24aを厚みが100〜300Å(10〜30nm)となるように熱酸化にてSiO 膜により形成し、また別の工程で、周辺回路部(第2素子領域)のMOSトランジスタにおける第2ゲート絶縁膜24bを厚みが100〜500Å(10〜50nm)となるように熱酸化にてSiO 膜により形成した。 Thereafter, the memory cell unit thickness of the first gate insulating film 24a in the MOS transistor (first element region) is formed by SiO 2 film by thermal oxidation so that 100 to 300 Å (10 to 30 nm), also of different in step, a second gate insulating film 24b in the MOS transistor in the peripheral circuit unit (second element region) thickness was formed by SiO 2 film by thermal oxidation so that 100 Å to 500 Å (10 to 50 nm). なお、第1ゲート絶縁膜24a及び第2ゲート絶縁膜24bを同一厚みにする場合には、同一の工程で同時に酸化膜を形成してもよい。 In the case of the first gate insulating film 24a and the second gate insulating film 24b in the same thickness may be formed simultaneously oxide film in the same process.

次に、前記メモリセル部(図3の左図及び中央図)にn型ディプレションタイプのチャネルを有するMOSトランジスタを形成するため、閾値電圧を制御する目的で前記周辺回路部(図3の右図)をレジスト膜26によりマスクした。 Next, the memory cell section to form a MOS transistor having n-type depletion type channels (left and central views in FIG. 3), the peripheral circuit portion in order to control the threshold voltage (in FIG. 3 the right figure) was masked by a resist film 26. そして、フローティングゲート電極直下のチャネル領域となる領域に、n型不純物としてドーズ量1×10 11 〜1×10 14 cm −2のリン(P)又は砒素(As)をイオン注入法により導入し、第1閾値制御層25aを形成した。 Then, the region to be a channel region directly below the floating gate electrode, phosphorus dose of 1 × 10 11 ~1 × 10 14 cm -2 (P) or arsenic (As) was introduced by ion implantation as n-type impurity, to form a first threshold control layer 25a. なお、このときのドーズ量及び不純物の導電型は、ディプレッションタイプにするかアキュミレーションタイプにするかにより適宜選択することができる。 The dose and conduction type of the dopant can be appropriately selected depending on whether to Accu Mi configuration or type the depletion type.

次に、前記周辺回路部(図4の右図)にn型ディプレションタイプのチャネルを有するMOSトランジスタを形成するため、閾値電圧を制御する目的でメモリセル部(図4の左図及び中央図)をレジスト膜27によりマスクした。 Next, in order to form a MOS transistor having the peripheral circuit portion (the right view in FIG. 4) of the n-type depletion type channels, the memory cell unit in order to control the threshold voltage (left and center of FIG. 4 covered with a resist film 27 as shown). そして、ゲート電極直下のチャネル領域となる領域に、n型不純物としてドーズ量1×10 11 〜1×10 14 cm −2のリン(P)又は砒素(As)をイオン注入法により導入し、第2閾値制御層25bを形成した。 Then, the region to be a channel region directly below the gate electrode, phosphorus dose of 1 × 10 11 ~1 × 10 14 cm -2 (P) or arsenic (As) was introduced by ion implantation as n-type impurity, the to form a second threshold control layer 25b.

次に、前記メモリセル部(図5の左図及び中央図)のMOSトランジスタのフローティングゲート電極、及び前記周辺回路部(図5の右図)のMOSトランジスタのゲート電極として、厚みが500〜2,000Å(50〜200nm)である第1ポリシリコン膜(第1導電体膜)28を全面に形成した。 Then, as the gate electrode of the MOS transistor of the memory cell portion floating gate electrode of the MOS transistor (left and central views in FIG. 5), and the peripheral circuit unit (the right view in FIG. 5), the thickness 500-2 , to form a first polysilicon film (first conductor film) 28 is a 000A (50 to 200 nm) on the entire surface.

その後、図6に示すように、マスクとして形成したレジスト膜29により第1ポリシリコン膜28をパターニングして前記メモリセル部(図6の左図及び中央図)のMOSトランジスタにおけるフローティングゲート電極28aを形成した。 Thereafter, as shown in FIG. 6, the floating gate electrode 28a in the MOS transistor of the memory cell portion by patterning the first polysilicon film 28 by a resist film 29 formed as a mask (left and central views in FIG. 6) the formed. このとき、図6に示すように、X方向は最終的な寸法幅になるようにパターニングし、Y方向はパターニングせずS/D領域層となる領域はレジスト膜29により被覆されたままにした。 At this time, as shown in FIG. 6, X-direction is patterned so that the final dimensions width, Y direction area becomes a S / D region layer without patterning was left coated with the resist film 29 .

次に、(図7の左図及び中央図)に示すように、レジスト膜29を除去した後、フローティングゲート電極28aを被覆するようにして、SiO 膜からなるキャパシタ絶縁膜30aを厚みが約200〜500Å(20〜50nm)となるように熱酸化にて形成した。 Next, as shown in (left and central views in FIG. 7), after removing the resist film 29, so as to cover the floating gate electrode 28a, a capacitor insulating film 30a made of SiO 2 film thickness of about It was formed by thermal oxidation so that 200 to 500 Å (20 to 50 nm). このとき、前記周辺回路部(図7の右図)の第1ポリシリコン膜28上にもSiO 膜からなるキャパシタ絶縁膜30bが形成される。 At this time, a capacitor insulating film 30b made of a SiO 2 film was also formed on the first polysilicon film 28 in the peripheral circuit unit (the right view in FIG. 7) is formed. なお、ここでは、キャパシタ絶縁膜30a及び30bはSiO 膜のみで形成されているが、SiO 膜及びSi 膜が2〜3積層された複合膜で形成されていてもよい。 Here, although the capacitor insulating films 30a and 30b are formed only of SiO 2 film, a SiO 2 film and Si 3 N 4 film may be formed of a composite film which is 2 to 3 laminated.

次に、図7に示すように、フローティングゲート電極28a及びキャパシタ絶縁膜30aを被覆するようにして、コントロールゲート電極となる第2ポリシリコン膜(第2導電体膜)31を厚みが500〜2,000Å(50〜200nm)となるように形成した。 Next, as shown in FIG. 7, so as to cover the floating gate electrode 28a and the capacitor insulation film 30a, a second polysilicon film (second conductive film) serving as a control gate electrode 31 to the thickness 500-2 , it was formed to a 000Å (50~200nm).

次に、図8に示すように、前記メモリセル部(図8の左図及び中央図)をレジスト膜32によりマスクし、前記周辺回路部(図8の右図)の第2ポリシリコン膜31及びキャパシタ絶縁膜30bを順次、エッチングにより除去し、第1ポリシリコン膜28を表出させた。 Next, as shown in FIG. 8, the memory cell unit (the left and central views in FIG. 8) masked by a resist film 32, the second polysilicon film in the peripheral circuit unit (the right view in FIG. 8) 31 and sequential capacitor insulating film 30b, is removed by etching, were exposed first polysilicon film 28.

次に、図9に示すように、前記メモリセル部(図9の左図及び中央図)の第2ポリシリコン膜31、キャパシタ絶縁膜30a及びX方向だけパターニングされている第1ポリシリコン膜28aに対し、レジスト膜32をマスクとして、第1ゲート部33aの最終的な寸法となるようにY方向のパターニングを行い、Y方向に幅約1μmのコントロールゲート電極31a/キャパシタ絶縁膜30c/フローティングゲート電極28cによる積層を形成すると共に、前記周辺回路部(図9の右図)の第1ポリシリコン膜28に対し、レジスト膜32をマスクとして、第2ゲート部33bの最終的な寸法となるようにパターニングを行い、幅約1μmのゲート電極28bを形成した。 Next, as shown in FIG. 9, the memory cell portion and the second polysilicon film 31 (the left and central views in FIG. 9), the first polysilicon film 28a which is patterned by the capacitor insulating film 30a and the X-direction contrast, the resist film 32 as a mask, so that the final dimensions of the first gate portion 33a was patterned in the Y direction, the control gate electrode 31a / the capacitor insulating a width of about 1μm in the Y-direction film 30c / a floating gate to form a laminate by the electrode 28c, with respect to the first polysilicon film 28 in the peripheral circuit unit (the right view in FIG. 9), the resist film 32 as a mask, so that the final dimensions of the second gate portion 33b patterning is performed in, to form a gate electrode 28b having a width of about 1 [mu] m.

次に、前記メモリセル部(図10の左図及び中央図)のコントロールゲート電極31a/キャパシタ絶縁膜30c/フローティングゲート電極28cによる積層をマスクとして、素子形成領域のSi基板22にドーズ量1×10 14 〜1×10 16 cm −2のリン(P)又は砒素(As)をイオン注入法により導入し、n型のS/D領域層35a及び35bを形成すると共に、前記周辺回路部(図10の右図)のゲート電極28bをマスクとして、素子形成領域のSi基板22にn型不純物としてドーズ量1×10 14 〜1×10 16 cm −2のリン(P)又は砒素(As)をイオン注入法により導入し、S/D領域層36a及び36bを形成した。 Next, the memory cell portion as a (left and central views in FIG. 10) masking the lamination by the control gate electrode 31a / the capacitor insulating film 30c / a floating gate electrode 28c of a dose of 1 × the Si substrate 22 of element forming region 10 14 to 1 × 10 16 cm -2 of phosphorus (P) or arsenic (As) was introduced by ion implantation to form the n-type S / D region layers 35a and 35b, the peripheral circuit section (FIG. the gate electrode 28b of the 10 right view of) as a mask, phosphorus (P) or arsenic (as) in a dose of 1 × 10 14 ~1 × 10 16 cm -2 as n-type impurity into the Si substrate 22 of element forming region introduced by ion implantation to form the S / D region layers 36a and 36b.

次に、前記メモリセル部(図11の左図及び中央図)の第1ゲート部33a及び前記周辺回路部(図11の右図)の第2ゲート部33bを、PSG膜による層間絶縁膜37を厚みが約5,000Å(500nm)となるようにして被覆形成した。 Next, the memory cell portion and the second gate portion 33b (left and central views in FIG. 11) the first gate portion 33a and the peripheral circuit portion (the right view in FIG. 11), an interlayer insulating by PSG film layer 37 the thickness was formed by coating so as to be approximately 5,000 Å (500 nm).

その後、S/D領域層35a及び35b並びにS/D領域層36a及び36b上に形成した層間絶縁膜37に、コンタクトホール38a及び38b並びにコンタクトホール39a及び39bを形成した後、S/D電極40a及び40b並びにS/D電極41a及び41bを形成した。 Thereafter, the interlayer insulating film 37 formed on the S / D region layers 35a and 35b and S / D region layers 36a and on 36b, after forming the contact holes 38a, 38b, 39a and 39 b, S / D electrodes 40a and 40b as well as the formation of the S / D electrodes 41a and 41b.
以上により、図11に示すように、半導体装置としてFLASH EPROMを製造した。 Thus, as shown in FIG. 11 was produced FLASH EPROM as a semiconductor device.

このFLASH EPROMにおいては、前記周辺回路部(図3〜図11における右図)の第2ゲート絶縁膜24bが形成後から終始、第1ポリシリコン膜28又はゲート電極28bにより被覆されている(図3〜図11における右図)ので、第2ゲート絶縁膜24bは最初に形成された時の厚みを保持したままである。 In the above-manufactured FLASH EPROM, the peripheral circuit portion and the second gate insulating film 24b of the (right in FIGS. 3 to 11) is beginning to end after forming, is covered with the first polysilicon film 28 or gate electrode 28b (FIG. because right) in 3 to FIG. 11, the second gate insulating film 24b remains holding the thickness when initially formed. このため、第2ゲート絶縁膜24bの厚みの制御を容易に行うことができると共に、閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができる。 Therefore, it is possible to control the thickness of the second gate insulating film 24b easily, and the concentration of a conductive dopant for controlling the threshold voltage can also be easily performed.

なお、本実施例では、第1ゲート部33aを形成するのに、まずゲート幅方向(図1及び図2におけるX方向)に所定幅でパターニングした後、ゲート長方向(図1及び図2におけるY方向)にパターニングして最終的な所定幅としているが、逆に、ゲート長方向(図1及び図2におけるY方向)に所定幅でパターニングした後、ゲート幅方向(図1及び図2におけるX方向)にパターニングして最終的な所定幅としてもよい。 In this embodiment, to form the first gate portion 33a, after patterning a predetermined width first in the gate width direction (X direction in FIGS. 1 and 2), in the gate length direction (FIGS. 1 and 2 Although patterned in the Y direction) is the final predetermined width, conversely, after patterning a predetermined width in the gate length direction (Y direction in FIGS. 1 and 2), in the gate width direction (FIGS. 1 and 2 is patterned in the X direction) may be the final predetermined width.

図12〜図14に示すFLASH EPROMの製造例は、上記実施例10において図11で示した工程の後が図12〜図14に示すように変更した以外は上記実施例と同様である。 Preparation of FLASH EPROM shown in FIGS. 12 to 14, except that after the step shown in FIG. 11 in the above Example 10 was changed as shown in FIGS. 12 to 14 are the same as in the above embodiment. 即ち、図12に示すように、前記メモリセル部(図12における左図及び中央図)の第2ポリシリコン膜31及び前記周辺回路部(図12の右図)の第1ポリシリコン膜28上に、タングステン(W)膜又はチタン(Ti)膜からなる高融点金属膜(第4導電体膜)42を厚みが約2,000Å(200nm)となるようにして形成しポリサイド膜を設けた点でのみ上記実施例と異なる。 That is, as shown in FIG. 12, the memory cell portion first polysilicon film 28 on the second polysilicon film 31 and the peripheral circuit portion (the left and central views in FIG. 12) (the right view in FIG. 12) to, tungsten (W) film or a titanium (Ti) refractory metal film (fourth conductive film) composed of a film that 42 thickness is provided approximately 2,000 Å (200 nm) and becomes so formed with a polycide film only different from the above embodiment in. 図12の後の工程、即ち図13〜図14に示す工程は、図9〜図11と同様に行った。 Step after FIG. 12, i.e., the step shown in FIGS. 13 14 were carried out in the same manner as FIGS. 9-11. 図9〜図11と同様の工程については説明を省略し、図12〜図14においては図9〜図11と同じものは同記号で表示した。 Omitted description of the same steps as 9-11, same as 9 to 11 in 12 to 14 is displayed at the same symbol.
以上により、図14に示すように、半導体装置としてFLASH EPROMを製造した。 Thus, as shown in FIG. 14 was produced FLASH EPROM as a semiconductor device.

このFLASH EPROMにおいては、コントロールゲート電極31a及びゲート電極28b上に、高融点金属膜(第4導電体膜)42a及び42bを有するので、電気抵抗値を一層低減することができる。 In this FLASH EPROM, the control gate electrode 31a and the gate electrode 28b, since it has a high melting point metal films (fourth conductive films) 42a and 42b, the electric resistance value can be further reduced.
なお、ここでは、高融点金属膜(第4導電体膜)として高融点金属膜(第4導電体膜)42a及び42bを用いているが、チタンシリサイド(TiSi)膜等の高融点金属シリサイド膜を用いてもよい。 In this case, although with a high melting point metal film (fourth conductive film) as a refractory metal film (fourth conductive films) 42a and 42b, refractory metal silicide films such as titanium silicide (TiSi) film it may be used.

図15〜図17に示すFLASH EPROMの製造例は、上記実施例10において、前記周辺回路部(第2素子領域)(図15における右図)の第2ゲート部33cも、前記メモリセル部(第1素子領域)(図15における左図及び中央図)の第1ゲート部33aと同様に、第1ポリシリコン膜28b(第1導電体膜)/SiO 膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)という構成にし、図16又は図17に示すように、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせてゲート電極を形成している点で異なること以外は上記実施例と同様である。 Preparation of FLASH EPROM shown in FIGS. 15 to 17, in Example 10 above, the second gate portion 33c of the peripheral circuit unit (second element region) (the right view in FIG. 15) also, the memory cell unit ( similar to the first gate portion 33a of the first element region) (the left diagram in FIG. 15 and middle panel), the first polysilicon film 28b (first conductor film) / SiO 2 film 30d (capacitor insulating film) / a a configuration that second polysilicon film 31b (second conductor film), as shown in FIG. 16 or FIG. 17, the first polysilicon film 28b and the second polysilicon film 31b by shorting the gate electrode is formed except different that at point is the same as the above embodiment.

ここでは、図16に示すように、第1ポリシリコン膜28b(第1導電体膜)/SiO 膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)を貫通する開口部52aを、例えば図15に示す第2ゲート部33cとは別の箇所、例えば絶縁膜54上に形成し、開口部52a内に第3導電体膜、例えばW膜又はTi膜等の高融点金属膜53aを埋め込むことにより、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせている。 Here, as shown in FIG. 16, through the first polysilicon film 28b (first conductor film) / SiO 2 film 30d (capacitor insulating film) / the second polysilicon film 31b (second conductor film) the openings 52a, for example, elsewhere in the second gate part 33c shown in FIG. 15, for example, is formed on the insulating film 54, the third conductive film, for example, W film or a high Ti film or the like in the opening 52a by embedding the refractory metal film 53a, and short the first polysilicon film 28b and the second polysilicon film 31b. また、図17に示すように、第1ポリシリコン膜28b(第1導電体膜)/SiO 膜30d(キャパシタ絶縁膜)を貫通する開口部52bを形成して開口部52bの底部に下層の第1ポリシリコン膜28bを表出させた後、開口部52b内に第3導電体膜、例えばW膜又はTi膜等の高融点金属膜53bを埋め込むことにより、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせている。 Further, as shown in FIG. 17, the lower the bottom of the first polysilicon film 28b (first conductor film) / SiO 2 film 30d (capacitor insulating film) an opening 52b that penetrates formed to an opening 52b after expose the first polysilicon film 28b, the third conductive film in the opening portion 52 b, by embedding the refractory metal film 53b such as W film or Ti film, the first polysilicon film 28b and the It is not short-circuit the second polysilicon film 31b.

このFLASH EPROMにおいては、前記周辺回路部の第2ゲート部33cは、前記メモリセル部の第1ゲート部33aと同構造であるので、前記メモリセル部を形成する際に同時に前記周辺回路部を形成することができ、製造工程を簡単にすることができ効率的である。 In the above-manufactured FLASH EPROM, the second gate portion 33c of the peripheral circuit portion, since the first gate unit 33a in the same structure of the memory cell portion, the peripheral circuit portion at the same time when forming the memory cell portion can be formed, it is efficient can simplify the manufacturing process.
なお、ここでは、第3導電体膜53a又は53bと、高融点金属膜(第4導電体膜)42とをそれぞれ別々に形成しているが、共通の高融点金属膜として同時に形成してもよい。 Here, the third conductive film 53a or 53b, although a refractory metal film (fourth conductive film) 42 and the respectively separately formed, be simultaneously formed as a common high melting point metal film good.

(実施例11) (Example 11)
−磁気ヘッドの製造− - of the magnetic head manufacturing -
実施例11は、本発明のレジスト組成物を用いた本発明のレジストパターンの応用例としての磁気ヘッドの製造に関する。 Example 11 relates to the manufacture of a magnetic head as an applied example of the resist pattern of the present invention using the resist composition of the present invention. なお、この実施例11では、以下のレジストパターン102及び126が、本発明のレジスト組成物を用いて、実施例1と同様の方法で、電子線を用いて形成したレジストパターンである。 In Example 11, the following resist pattern 102 and 126, using the resist composition of the present invention, in the same manner as in Example 1, a resist pattern formed by using an electron beam.

図18〜図21は、磁気ヘッドの製造を説明するための工程図である。 18 to 21 are process diagrams for explaining a fabrication of the magnetic head.
まず、図18に示すように、層間絶縁層100上に、厚みが6μmとなるようにレジスト膜を形成し、露光、現像を行って、渦巻状の薄膜磁気コイル形成用の開口パターンを有するレジストパターン102を形成した。 First, as shown in FIG. 18, on the interlayer insulating layer 100, a thickness to form a resist film so that the 6 [mu] m, the exposure, development is performed, a resist having a spiral-shaped opening patterns for a thin film magnetic coil form to form a pattern 102.
次に、図19に示すように、層間絶縁層100上における、レジストパターン102上及びレジストパターン102が形成されていない部位、即ち開口部104の露出面上に、厚みが0.01μmであるTi密着膜と厚みが0.05μmであるCu密着膜とが積層されてなるメッキ被加工表面106を蒸着法により形成した。 Next, as shown in FIG. 19, the interlayer insulating layer 100, portions where the resist pattern 102 and on the resist pattern 102 is not formed, i.e., on the exposed surface of the opening portion 104, a thickness of 0.01 [mu] m Ti adhesion film and the thickness was formed by Cu contact film and vapor deposition plating workpiece surface 106 which is formed by laminating a 0.05 .mu.m.

次に、図20に示すように、層間絶縁層100上における、レジストパターン102が形成されていない部位、即ち開口部104の露出面上に形成されたメッキ被加工表面106の表面に、厚みが3μmであるCuメッキ膜からなる薄膜導体108を形成した。 Next, as shown in FIG. 20, the interlayer insulating layer 100, portions where the resist pattern 102 is not formed, i.e., on the surface of the exposed surface on the formed plated workpiece surface 106 of the opening 104, the thickness to form a thin film conductor 108 consisting of Cu plating film is 3 [mu] m.
次に、図21に示すように、レジストパターン102を溶解除去し層間絶縁層100上からリフトオフすると、薄膜導体108の渦巻状パターンによる薄膜磁気コイル110が形成される。 Next, as shown in FIG. 21, the dissolving and removing the resist pattern 102 is lifted off on the interlayer insulating layer 100, a thin film magnetic coil 110 by the spiral pattern of the thin film conductor 108 is formed.
以上により磁気ヘッドを製造した。 It was manufactured magnetic head as described above.

ここで得られた磁気ヘッドは、本発明のレジスト組成物を用いて形成した高解像度で微細なたレジストパターン102により渦巻状パターンが微細に形成されているので、薄膜磁気コイル110は微細かつ精細であり、しかも量産性に優れる。 The obtained magnetic head, since the resist composition, a resist pattern 102 by a spiral pattern in fine form with high resolution by using the present invention are formed finely, thin-film magnetic coil 110 is fine and precise , and the addition is excellent in mass production.

図22〜図27は、他の磁気ヘッドの製造を説明するための工程図である。 22 to 27 are process diagrams for explaining manufacture of another magnetic head.
図22示すように、セラミック製の非磁性基板112上にスパッタリング法によりギャップ層114を被覆形成した。 As shown FIG 22, it was formed by coating gap layer 114 by sputtering on a ceramic nonmagnetic substrate 112. なお、非磁性基板112上には、図示していないが予め酸化ケイ素による絶縁体層及びNi−Feパーマロイからなる導電性被加工表面がスパッタリング法により被覆形成され、更にNi−Feパーマロイからなる下部磁性層が形成されている。 Incidentally, on the non-magnetic substrate 112, the conductive workpiece surface not shown composed of an insulator layer and Ni-Fe permalloy by pre silicon oxide coated formed by sputtering, the lower the further consists Ni-Fe permalloy magnetic layer is formed. そして、図示しない前記下部磁性層の磁性先端部となる部分を除くギャップ層114上の所定領域に熱硬化樹脂により樹脂絶縁膜116を形成した。 Then, to form a resin insulating film 116 by thermal curing resin in a predetermined region on the gap layer 114 except for the portion to be a magnetic tip of the lower magnetic layer (not shown). 次に、樹脂絶縁膜116上にレジスト材を塗布してレジスト膜118を形成した。 Next, to form a resist film 118 with a resist material is applied on the resin insulating film 116.

次に、図23に示すように、レジスト膜118に露光、現像を行い、渦巻状パターンを形成した。 Next, as shown in FIG. 23, the exposure to the resist film 118, and developed to form a spiral pattern. そして、図24に示すように、この渦巻状パターンのレジスト膜118を数百℃で一時間程度熱硬化処理を行い、突起状の第1渦巻状パターン120を形成した。 Then, as shown in FIG. 24, resist film 118 one hour about heat curing treatment of several hundred ℃ of the spiral pattern, to form a first spiral pattern 120 protruding. 更に、その表面にCuからなる導電性被加工表面122を被覆形成した。 Furthermore, it was formed by coating a conductive workpiece surface 122 of Cu on the surface thereof.

次に、図25に示すように、導電性被加工表面122上にレジスト材をスピンコート法により塗布してレジスト膜124を形成した後、レジスト膜124を第1渦巻状パターン120上にパターニングしてレジストパターン126を形成した。 Next, as shown in FIG. 25, a resist material after forming a resist film 124 is applied by spin coating, patterning the resist film 124 on the first spiral pattern 120 on the conductive workpiece surface 122 to form a resist pattern 126 Te.

次に、図26に示すように、導電性被加工表面122の露出面上に、即ちレジストパターン126が形成されていない部位上に、Cu導体層128をメッキ法により形成した。 Next, as shown in FIG. 26, on the exposed surface of the conductive workpiece surface 122, i.e., on the site where the resist pattern 126 is not formed, and the Cu conductive layer 128 was formed by plating. その後、図27に示すように、レジストパターン126を溶解除去することにより、導電性被加工表面122上からリフトオフし、Cu導体層128による渦巻状の薄膜磁気コイル130を形成した。 Thereafter, as shown in FIG. 27, by dissolving and removing the resist pattern 126, it is lifted off from the top conductive workpiece surface 122 to form a spiral thin-film magnetic coil 130 by the Cu conductor layer 128.
以上により、図28の平面図に示すような、樹脂絶縁膜116上に磁性層132を有し、表面に薄膜磁気コイル130が設けられた磁気ヘッドを製造した。 Thus, as shown in the plan view of FIG. 28, it has a magnetic layer 132 on the resin insulating film 116, a thin film magnetic coil 130 to produce a magnetic head provided on the surface.

ここで得られた磁気ヘッドは、本発明のレジスト組成物を用いて形成した高解像度で美微細なレジストパターン126により渦巻状パターンが微細に形成されているので、薄膜磁気コイル130は微細かつ精細であり、しかも量産性に優れる。 The obtained magnetic head, since the resist composition a spiral pattern by beauty fine resist pattern 126 with high resolution formed by using the present invention are formed finely, thin-film magnetic coil 130 is fine and precise , and the addition is excellent in mass production.

ここで、本発明の好ましい態様を付記すると、以下の通りである。 Here, by appending a preferred embodiment of the present invention is as follows.
(付記1) 導電性を有する基材樹脂、光酸発生剤、架橋剤、及び有機溶剤を少なくとも含むことを特徴とするレジスト組成物。 (Supplementary Note 1) conductive base resin having a photo-acid generating agent, crosslinking agent, and a resist composition which comprises at least an organic solvent.
(付記2) 導電性基材樹脂が、ポリアニリン、ポリパラフェニルビニレン、ポリチオフェン、ポリピロール、ポリ−p−フェニレンオキサイド、ポリフラン、ポリフェニレン、ポリアジン、ポリセレノフェン、ポリフェニレンサルファイド、及びポリアセチレンから選択される少なくとも1種を含む付記1に記載のレジスト組成物。 (Supplementary Note 2) conductive substrate resin, polyaniline, poly-p-phenyl vinylene, polythiophene, polypyrrole, poly -p- phenylene oxide, polyfuran, polyphenylene, polyazine, polyselenophene, polyphenylene sulfide least 1, and is selected from polyacetylene the resist composition according to note 1, including the seed.
(付記3) 導電性を有する基材樹脂が、下記一般式(1)、(2)、(3)、(4)及び(5)のいずれかで表される化合物を少なくとも含む付記1から2のいずれかに記載のレジスト組成物。 (Supplementary Note 3) conductive base resin having the following general formula (1), (2), (3), (4) and (5) Supplementary Note 1 including at least a compound represented by any one of the 2 the resist composition according to any one of.
ただし、前記一般式(1)、(2)、(3)、(4)及び(5)中、Aは、NH、S、及びOのいずれかを表し、Rは、R 及びOR のいずれかを表し、R は、直鎖状の炭化水素、分岐状の炭化水素、及びエーテル結合を含む炭化水素のいずれかを表し、X 及びX は、SO 、及びCOOのいずれかを表し、Z 及びZ は、H、OR H、OR H、及び電子供与基のいずれかを表し、M 及びM は、水素イオン、アンモニウムイオン、炭素数1から8のアルキルアンモニウムイオン、芳香族アンモニウムイオン、及び芳香族複素環の四級イオンのいずれかを表す。 However, the general formula (1), (2), (3), in (4) and (5), A is represented NH, S, and any of O, R is the R 1 and OR 1 represents either, R 1 is a straight chain hydrocarbon, represents branched hydrocarbons, and any hydrocarbon containing an ether bond, X 1 and X 2 are either SO 3, and COO the stands, Z 1 and Z 2 are H, oR 1 X 1 H, oR 1 represents H, and any electron donating group, M 1 and M 2, hydrogen ions, ammonium ions, from 1 to 8 carbon atoms It represents alkyl ammonium ion, an aromatic ammonium ions, and any of the quaternary ion of an aromatic heterocyclic ring.
(付記4) 架橋剤が、メラミン誘導体、ユリア誘導体、及びウリル誘導体から選択される少なくとも1種を含む付記1から3のいずれかに記載のレジスト組成物。 (Supplementary Note 4) crosslinking agents, melamine derivatives, urea derivatives, and the resist composition according to any one of Appendixes 1 to 3 comprising at least one selected from the uril derivatives.
(付記5) 架橋剤の含有量が、導電性を有する基材樹脂の質量に対して、0.5〜50質量%である付記1から4のいずれかに記載のレジスト組成物。 (Supplementary Note 5) The content of the crosslinking agent is the mass of the base resin having conductivity, the resist composition according to any one of annexes 1 is 0.5 to 50 wt% 4.
(付記6) 光酸発生剤が、ジアゾニウム塩、ヨードニウム塩スルホニウム塩、スルホン酸エステル、オキサチアゾール誘導体、トリアジン誘導体、ジスルホン誘導体、イミド化合物、オキシムスルホネート、ジアゾナフトキノン、及びベンゾイントシレートから選択される少なくとも1種を含む付記1から5のいずれかに記載のレジスト組成物。 (Supplementary Note 6) photoacid generator, a diazonium salt, iodonium salt sulfonium salts, sulfonic acid esters, oxathiazole derivatives, triazine derivatives, disulfone derivatives, imide compound, an oxime sulfonate, at least selected diazonaphthoquinone, and benzoin tosylate the resist composition according to any one of Supplementary note 1 5 comprising one.
(付記7) 有機溶剤が、グリコールエーテルエステル類、グリコールエーテル類、エステル類、ケトン類、環状エステル類、及びアルコール類から選択される少なくとも1種を含む付記1から6のいずれかに記載のレジスト組成物。 (Supplementary Note 7) The organic solvent, glycol ether esters, glycol ethers, esters, ketones, resist according to any one of annexes 1 to 6, including at least one selected from cyclic esters, and alcohols Composition.
(付記8) 被加工表面上に付記1から7のいずれかに記載のレジスト組成物を用いてレジスト膜を形成するレジスト膜形成工程と、 A resist film forming step of forming a resist film using the resist composition according to any one of annexes 1 to 7 in (Supplementary Note 8) to be processed on the surface,
該レジスト膜に対し露光光を選択的に照射する露光工程と、 An exposure step of selectively irradiating the exposure light and the resist film,
パターンを現像する現像工程と、 A developing step of developing the pattern,
を少なくとも含むことを特徴とするレジストパターンの形成方法。 The method of forming a resist pattern, wherein at least including.
(付記9) 露光光が、電離放射線である付記8に記載のレジストパターの形成方法。 (Supplementary Note 9) exposure light, the resist pattern The method of forming according to note 8 is ionizing radiation.
(付記10) 電離放射線が、電子線、収束イオンビーム、陽電子線、α線、β線、μ粒子線、π粒子線、陽子線、重陽子線、及び重イオン線から選択される少なくとも1種の電荷粒子線である付記10に記載のレジストパターンの形成方法。 (Supplementary Note 10) ionizing radiation, electron beam, focused ion beam, positron, alpha rays, beta rays, mu particle beam, [pi particle beam, proton beam, deuteron beam, and at least one selected from the heavy ion beam method of forming a resist pattern according to note 10 which is a charge particle beam.
(付記11) 露光工程後に、加熱工程を行う付記8から10のいずれかに記載のレジストパターンの形成方法。 (Supplementary Note 11) post-exposure step, the resist pattern forming method according to any one of Supplementary Note 8 10 performing the heating step.
(付記12) 加熱工程が、50〜200℃で行われる付記11に記載のレジストパターンの形成方法。 (Supplementary Note 12) heating step, the resist pattern forming method according to note 11 to be performed at 50 to 200 ° C..
(付記13) 現像液が、水及びアルカリ水溶液のいずれかである付記9から12のいずれかに記載のレジストパターンの形成方法。 (Supplementary Note 13) developer, method of forming a resist pattern as set forth in Appendix 9 to either 12 of either water and an aqueous alkaline solution.
(付記14) 導電層を形成する付記8から13のいずれかに記載のレジストパターンの形成方法。 (Supplementary Note 14) The method of forming a resist pattern according to any one of Supplementary Note 8 13 to form a conductive layer.
(付記15) 導電層の表面抵抗が、1×10 Ω/□以下である付記14に記載のレジストパターンの形成方法。 (Supplementary Note 15) The surface resistance of the conductive layer, a resist pattern forming method according to 1 × 10 8 Ω / □ or less is appended 14.
(付記16) 被加工表面上に付記1から7のいずれかに記載のレジスト組成物を用いてレジスト膜を形成した後、露光し、現像することによりレジストパターンを形成するレジストパターン形成工程と、 After forming a resist film using the resist composition according to any one of annexes 1 to 7 in (Supplementary Note 16) to be processed on the surface, and the resist pattern forming step in which the exposed, to form a resist pattern by developing,
該レジストパターンをマスクとしてエッチングにより前記被加工表面をパターニングするパターニング工程と、 A patterning step of patterning the workpiece surface by etching using the resist pattern as a mask,
を含むことを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device, which comprises a.
(付記17) 露光後に、加熱処理を行う付記16に記載の半導体装置の製造方法。 (Supplementary Note 17) after exposure, a method of manufacturing a semiconductor device according to Note 16 for heat treatment.
(付記18) 加熱処理が、50〜200℃で行われる付記17に記載の半導体装置の製造方法。 (Supplementary Note 18) heat treatment, a method of manufacturing a semiconductor device according to Note 17 carried out at 50 to 200 ° C..
(付記19) 露光が、電離放射線により行われる付記16から18のいずれかに記載の半導体装置の製造方法。 (Supplementary Note 19) exposure method for forming a semiconductor device according to any one of Supplementary Note 16 18 performed by the ionizing radiation.
(付記20) 付記16から19のいずれかに記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。 (Supplementary Note 20) A semiconductor device characterized by being manufactured by the method of manufacturing a semiconductor device according to any one of Supplementary Note 16 19.

本発明のレジスト組成物は、導電性を有する基材樹脂と、光酸発生剤と、架橋剤を含有し、使用可能な材料の選択性の幅を広くすることができ、帯電防止効果に優れ高感度であり、電子線などを使用した場合でも、レジストパターン形成パターン欠落や位置ずれ等がなく、高解像度で微細なレジストパターンの形成に好適に用いることができ、各種のパターニング方法、半導体の製造方法等に好適に適用することができ、本発明のレジストパターンの形成方法、本発明の半導体装置の製造方法に特に好適に用いることができる。 The resist composition of the present invention comprises a base resin having conductivity, a photoacid generator, a cross-linking agent, it is possible to widen the range of selection of usable materials, excellent antistatic effect has high sensitivity, even when using an electron beam, the resist pattern formation pattern missing or no positional displacement or the like, preferably it can be used to form a fine resist pattern with high resolution, various patterning methods, semiconductor it can be suitably applied to a manufacturing method such as a method for forming a resist pattern of the present invention can be used particularly suitably to the method of the present invention.
本発明のレジストパターンの形成方法は、例えば、マスクパターン、レチクルパターン、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾性表面波フィルタ)等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置の製造に好適に適用することができ、後述する本発明の半導体装置の製造方法に好適に用いることができる。 Forming a resist pattern of the present invention are, for example, a mask pattern, reticle pattern, magnetic heads, LCD (liquid crystal display), PDP (plasma display panels), SAW filters (surface acoustic wave filters) components such as, an optical interconnection optical parts for connection, fine components such as microactuators, can be suitably applied to the manufacture of semiconductor devices can be suitably used in the method of manufacturing a semiconductor device of the present invention to be described later.
本発明の半導体装置の製造方法は、フラッシュメモリ、DRAM、FRAM、等を初めとする各種半導体装置の製造に好適に用いることができる。 The method of manufacturing a semiconductor device of the present invention, a flash memory, DRAM, FRAM, or the like can be suitably used in the production of early to various semiconductor device.

図1は、本発明の半導体装置の製造方法により製造されるFLASH EPROMの第一の例を示す平面図である。 Figure 1 is a plan view showing a first example of FLASH EPROM manufactured by a manufacturing method of a semiconductor device of the present invention. 図2は、本発明の半導体装置の製造方法により製造されるFLASH EPROMの第一の例を示す平面図である。 Figure 2 is a plan view showing a first example of FLASH EPROM manufactured by a manufacturing method of a semiconductor device of the present invention. 図3は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図である。 Figure 3 is a schematic illustration of a first example of manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention. 図4は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図3の次のステップを表す。 Figure 4 is a schematic illustration of a first example of manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 図5は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図4の次のステップを表す。 Figure 5 is a schematic illustration of a first example of manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 図6は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図5の次のステップを表す。 Figure 6 is a schematic illustration of a first example of manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 図7は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図6の次のステップを表す。 Figure 7 is a schematic illustration of a first example of manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 図8は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図7の次のステップを表す。 Figure 8 is a schematic illustration of a first example of manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 図9は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図8の次のステップを表す。 Figure 9 is a schematic illustration of a first example of manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 図10は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図9の次のステップを表す。 Figure 10 is a schematic illustration of a first example of manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 図11は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図10の次のステップを表す。 Figure 11 is a schematic illustration of a first example of manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 10. 図12は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図である。 Figure 12 is a second example schematic illustration of the manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention. 図13は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図であり、図12の次のステップを表す。 Figure 13 is a second example schematic illustration of the manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 12. 図14は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図であり、図13の次のステップを表す。 Figure 14 is a second example schematic illustration of the manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 13. 図15は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図である。 Figure 15 is a third example schematic illustration of the manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention. 図16は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図であり、図15の次のステップを表す。 Figure 16 is a third example schematic illustration of the manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in Figure 15. 図17は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図であり、図16の次のステップを表す。 Figure 17 is a third example schematic illustration of the manufacture of FLASH EPROM according to the method of manufacturing a semiconductor device of the present invention, it represents the next step in FIG. 16. 図18は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図である。 Figure 18 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head. 図19は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図18の次のステップを表す。 Figure 19 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head, represents the next step in FIG. 18. 図20は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図19の次のステップを表す。 Figure 20 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head, represents the next step in Figure 19. 図21は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図20の次のステップを表す。 Figure 21 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head, represents the next step in Figure 20. 図22は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図21の次のステップを表す。 Figure 22 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head, represents the next step in FIG. 21. 図23は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図22の次のステップを表す。 Figure 23 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head, represents the next step in FIG. 22. 図24は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図23の次のステップを表す。 Figure 24 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head, represents the next step in Figure 23. 図25は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図24の次のステップを表す。 Figure 25 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head, represents the next step in Figure 24. 図26は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図25の次のステップを表す。 Figure 26 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head, represents the next step in Figure 25. 図27は、本発明のレジスト組成物を用いて形成したレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図26の次のステップを表す。 Figure 27 is a cross-sectional schematic illustration of an example of a resist pattern formed using the resist composition of the present invention is applied to manufacturing a magnetic head, represents the next step in Figure 26. 図28は、図18〜図27のステップを経て製造された磁気ヘッドの一例を示す平面図である。 Figure 28 is a plan view showing an example of a magnetic head manufactured through the steps of FIGS. 18 to 27.

符号の説明 DESCRIPTION OF SYMBOLS

22 Si基板(半導体基板) 22 Si substrate (semiconductor substrate)
23 フィールド酸化膜 24a 第1ゲート絶縁膜 24b 第2ゲート絶縁膜 25a 第1閾値制御層 25b 第2閾値制御層 26 レジスト膜 27 レジスト膜 28 第1ポリシリコン層(第1導電体膜) 23 a field oxide film 24a first gate insulating film 24b second gate insulating film 25a first threshold control layer 25b second threshold control layer 26 resist film 27 resist film 28 first polysilicon layer (first conductive film)
28a フローティングゲート電極 28b ゲート電極(第1ポリシリコン膜) 28a floating gate electrode 28b gate electrode (first polysilicon film)
28c フローティングゲート電極 29 レジスト膜 30a キャパシタ絶縁膜 30b キャパシタ絶縁膜 30c キャパシタ絶縁膜 30d SiO 膜 31 第2ポリシリコン層(第2導電体膜) 28c floating gate electrode 29 resist film 30a capacitor insulation film 30b capacitor insulation film 30c capacitor insulating film 30d SiO 2 film 31 and the second polysilicon layer (second conductive film)
31a コントロールゲート電極 31b 第2ポリシリコン膜 32 レジスト膜 33a 第1ゲート部 33b 第2ゲート部 33c 第2ゲート部 35a S/D(ソース・ドレイン)領域層 35b S/D(ソース・ドレイン)領域層 36a S/D(ソース・ドレイン)領域層 36b S/D(ソース・ドレイン)領域層 37 層間絶縁膜 38a コンタクトホール 38b コンタクトホール 39a コンタクトホール 39b コンタクトホール 40a S/D(ソース・ドレイン)電極 40b S/D(ソース・ドレイン)電極 41a S/D(ソース・ドレイン)電極 41b S/D(ソース・ドレイン)電極 42 高融点金属膜(第4導電体膜) 31a a control gate electrode 31b second polysilicon film 32 resist film 33a first gate portion 33b second gate portion 33c second gate unit 35a S / D (source-drain) region layer 35b S / D (source-drain) region layer 36a S / D (source-drain) region layer 36b S / D (source-drain) region layer 37 interlayer insulating film 38a contact hole 38b contact hole 39a contact hole 39b contact hole 40a S / D (source-drain) electrodes 40b S / D (source-drain) electrodes 41a S / D (source-drain) electrodes 41b S / D (source-drain) electrode 42 a refractory metal film (fourth conductive film)
42a 高融点金属膜(第4導電体膜) 42a refractory metal film (fourth conductive film)
42b 高融点金属膜(第4導電体膜) 42b refractory metal film (fourth conductive film)
44a 第1ゲート部 44b 第2ゲート部 45a S/D(ソース・ドレイン)領域層 45b S/D(ソース・ドレイン)領域層 46a S/D(ソース・ドレイン)領域層 46b S/D(ソース・ドレイン)領域層 47 層間絶縁膜 48a コンタクトホール 48b コンタクトホール 49a コンタクトホール 49b コンタクトホール 50a S/D(ソース・ドレイン)電極 50b S/D(ソース・ドレイン)電極 51a S/D(ソース・ドレイン)電極 51b S/D(ソース・ドレイン)電極 52a 開口部 52b 開口部 53a 高融点金属膜(第3導電体膜) 44a first gate portion 44b second gate unit 45a S / D (source-drain) region layer 45b S / D (source-drain) region layers 46a S / D (source-drain) region layer 46b S / D (source drain) region layer 47 interlayer insulating film 48a contact hole 48b contact hole 49a contact hole 49b contact hole 50a S / D (source-drain) electrodes 50b S / D (source-drain) electrodes 51a S / D (source-drain) electrode 51b S / D (source-drain) electrodes 52a opening 52b opening 53a refractory metal film (third conductive film)
53b 高融点金属膜(第3導電体膜) 53b refractory metal film (third conductive film)
54 絶縁膜 100 層間絶縁層 102 レジストパターン 104 開口部 106 メッキ被加工表面 108 薄膜導体(Cuメッキ膜) 54 insulating film 100 interlayer insulating layer 102 the resist pattern 104 opening 106 plating workpiece surface 108 thin-film conductor (Cu plating film)
110 薄膜磁気コイル 112 非磁性基板 114 ギャップ層 116 樹脂絶縁層 118 レジスト膜 118a レジストパターン 120 第1渦巻状パターン 122 導電性被加工表面 124 レジスト膜 126 レジストパターン 128 Cu導体膜 130 薄膜磁気コイル 132 磁性層 110 thin-film magnetic coil 112 non-magnetic substrate 114 gap layer 116 resin insulating layer 118 the resist film 118a resist pattern 120 first spiral pattern 122 conductive workpiece surface 124 resist film 126 resist pattern 128 Cu conductive layer 130 a thin film magnetic coil 132 a magnetic layer

Claims (5)

  1. 下記一般式(1)、(2)、(3)、(4)及び(5)のいずれかで表される化合物を少なくとも含む導電性を有する基材樹脂、光酸発生剤、架橋剤、 並びにグリコールエーテルエステル類の有機溶剤及びエステル類の有機溶剤の少なくともいずれかを含有する有機溶剤を少なくとも含むことを特徴とするレジスト組成物。 Following general formula (1), (2), (3), (4) and (5) either in the base resin having conductivity at least comprising a compound represented the photoacid generator, a crosslinking agent, and resist composition characterized in that it comprises at least an organic solvent containing at least one of organic solvents include glycol ether esters organic solvents and esters.
    ただし、前記一般式(1)、(2)、(3)、(4)及び(5)中、Aは、NH、S、及びOのいずれかを表し、Rは、R 及びOR のいずれかを表し、R は、直鎖状の炭化水素、分岐状の炭化水素、及びエーテル結合を含む炭化水素のいずれかを表し、X 及びX は、SO 、及びCOOのいずれかを表し、Z 及びZ は、H、OR H、OR H、及び電子供与基のいずれかを表し、M 及びM は、水素イオン、アンモニウムイオン、炭素数1から8のアルキルアンモニウムイオン、芳香族アンモニウムイオン、及び芳香族複素環の四級イオンのいずれかを表す。 However, the general formula (1), (2), (3), in (4) and (5), A is represented NH, S, and any of O, R is the R 1 and OR 1 represents either, R 1 is a straight chain hydrocarbon, represents branched hydrocarbons, and any hydrocarbon containing an ether bond, X 1 and X 2 are either SO 3, and COO the stands, Z 1 and Z 2 are H, oR 1 X 1 H, oR 1 represents H, and any electron donating group, M 1 and M 2, hydrogen ions, ammonium ions, from 1 to 8 carbon atoms It represents alkyl ammonium ion, an aromatic ammonium ions, and any of the quaternary ion of an aromatic heterocyclic ring.
  2. 有機溶剤が、更にアルコール類の有機溶剤を含有する請求項1に記載のレジスト組成物。 Organic solvent, a resist composition according to claim 1 which contains an organic solvent alcohol.
  3. 架橋剤の含有量が、基材樹脂の含有量に対して、1〜40質量%である請求項1から2のいずれかに記載のレジスト組成物。 The content of the crosslinking agent, relative to the content of the base resin, the resist composition according to any of claims 1 1 to 40% by weight of 2.
  4. 被加工表面上に請求項1から3のいずれかに記載のレジスト組成物を用いてレジスト膜を形成するレジスト膜形成工程と、 A resist film forming step of forming a resist film using the resist composition according to any one of claims 1 to 3 on the surface being processed,
    該レジスト膜に対し露光光を選択的に照射する露光工程と、 An exposure step of selectively irradiating the exposure light and the resist film,
    パターンを現像する現像工程と、 A developing step of developing the pattern,
    を少なくとも含むことを特徴とするレジストパターンの形成方法。 The method of forming a resist pattern, wherein at least including.
  5. 被加工表面上に請求項1から3のいずれかに記載のレジスト組成物を用いてレジスト膜を形成した後、露光し、現像することによりレジストパターンを形成するレジストパターン形成工程と、 A resist pattern forming step of forming a resist pattern by forming a resist film using the resist composition according to any one of claims 1 to 3 on the processed surface, which was exposed and developed,
    該レジストパターンをマスクとしてエッチングにより前記被加工表面をパターニングするパターニング工程と、 A patterning step of patterning the workpiece surface by etching using the resist pattern as a mask,
    を含むことを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device, which comprises a.
JP2006086349A 2006-03-27 2006-03-27 Resist composition, a resist pattern formation method, semiconductor device and a manufacturing method thereof Expired - Fee Related JP4686393B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006086349A JP4686393B2 (en) 2006-03-27 2006-03-27 Resist composition, a resist pattern formation method, semiconductor device and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006086349A JP4686393B2 (en) 2006-03-27 2006-03-27 Resist composition, a resist pattern formation method, semiconductor device and a manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007264118A JP2007264118A (en) 2007-10-11
JP4686393B2 true JP4686393B2 (en) 2011-05-25

Family

ID=38637197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086349A Expired - Fee Related JP4686393B2 (en) 2006-03-27 2006-03-27 Resist composition, a resist pattern formation method, semiconductor device and a manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4686393B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160044541A (en) * 2013-10-21 2016-04-25 미쯔비시 레이온 가부시끼가이샤 Electrically conductive composition, electrical conductor, electrical conductor formation method, and production method for polymer

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192277B2 (en) * 2008-04-14 2013-05-08 シャープ株式会社 Method of manufacturing a solid-state imaging device
JP5594455B2 (en) * 2008-09-30 2014-09-24 ナガセケムテックス株式会社 Low temperature heat-curable conductive coating composition
US10049780B2 (en) 2013-05-16 2018-08-14 Mitsubishi Chemical Corporation Electroconductive composition, electrical conductor, laminate and method for producing same, electroconductive film, and solid electrolyte condenser
TW201546824A (en) * 2014-05-14 2015-12-16 Mitsubishi Rayon Co Conductive composition, antistatic film, laminate and production therefor, and production method for photomask

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337910A (en) * 1989-06-30 1991-02-19 Hitachi Cable Ltd Heat-resistant polyolefin insulated wire
JPH0429148A (en) * 1990-05-24 1992-01-31 Matsushita Electric Ind Co Ltd Pattern forming material and formation of pattern
JPH04179956A (en) * 1990-11-14 1992-06-26 Mitsubishi Electric Corp Resist composition for forming pattern and fine pattern forming method
JPH07168367A (en) * 1993-12-16 1995-07-04 Fujitsu Ltd Pattern forming method
JPH07235477A (en) * 1994-02-24 1995-09-05 Hitachi Ltd Fabrication of semiconductor integrated circuit device
JPH0962008A (en) * 1995-08-25 1997-03-07 Fujitsu Ltd Composition for forming resist pattern and resist pattern forming method
JP2006023699A (en) * 2004-06-09 2006-01-26 Fujitsu Ltd Multi-layer body, method for forming resist pattern, method for manufacturing device having pattern by fine processing, and electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0337910A (en) * 1989-06-30 1991-02-19 Hitachi Cable Ltd Heat-resistant polyolefin insulated wire
JPH0429148A (en) * 1990-05-24 1992-01-31 Matsushita Electric Ind Co Ltd Pattern forming material and formation of pattern
JPH04179956A (en) * 1990-11-14 1992-06-26 Mitsubishi Electric Corp Resist composition for forming pattern and fine pattern forming method
JPH07168367A (en) * 1993-12-16 1995-07-04 Fujitsu Ltd Pattern forming method
JPH07235477A (en) * 1994-02-24 1995-09-05 Hitachi Ltd Fabrication of semiconductor integrated circuit device
JPH0962008A (en) * 1995-08-25 1997-03-07 Fujitsu Ltd Composition for forming resist pattern and resist pattern forming method
JP2006023699A (en) * 2004-06-09 2006-01-26 Fujitsu Ltd Multi-layer body, method for forming resist pattern, method for manufacturing device having pattern by fine processing, and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160044541A (en) * 2013-10-21 2016-04-25 미쯔비시 레이온 가부시끼가이샤 Electrically conductive composition, electrical conductor, electrical conductor formation method, and production method for polymer

Also Published As

Publication number Publication date
JP2007264118A (en) 2007-10-11

Similar Documents

Publication Publication Date Title
US6313492B1 (en) Integrated circuit chip produced by using frequency doubling hybrid photoresist
CN102074462B (en) Method for forming electronic device
EP2297613B1 (en) Orthogonal processing of organic materials used in electronic and electrical devices
CN101963754B (en) Methods of forming electronic device
CN1282902C (en) Photoetching agent pattern thickening material, photoetching patterns and their forming process, semiconductor device and manufacturing process thereof
CN101963755B (en) Self-aligned spacer multiple patterning methods
KR100907585B1 (en) Sense method of producing a radiation composition and a pattern forming method and a semiconductor device
US7416837B2 (en) Resist pattern-improving material and a method for preparing a resist pattern by using the same
US8338080B2 (en) Process for forming resist pattern, semiconductor device and fabrication thereof
JP3633595B2 (en) Method for producing a resist pattern swelling material and formation of fine pattern method and a semiconductor device using the same
EP1398671B1 (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
US7744768B2 (en) Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
US7642145B2 (en) Method for producing electronic device
US7585610B2 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
KR20090095604A (en) Device manufacturing process utilizing a double patterning process
US9146469B2 (en) Middle layer composition for trilayer patterning stack
US7090963B2 (en) Process for forming features of 50 nm or less half-pitch with chemically amplified resist imaging
KR101366793B1 (en) Composition for resist underlayer film formation for forming photocrosslinking cured resist underlayer film
US8029971B2 (en) Photopatternable dielectric materials for BEOL applications and methods for use
US20040029047A1 (en) Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
KR100660512B1 (en) Negative Resist Material and Pattern Formation Method Using the Same
KR101411737B1 (en) Pattern forming method and composition for forming resist underlayer film
JP2004177668A (en) Base layer film forming material for multilayer resist process, and wiring formation method using the same
KR101042656B1 (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
US6753129B2 (en) Method and apparatus for modification of chemically amplified photoresist by electron beam exposure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees