JP4672919B2

JP4672919B2 - レーザモジュール温度制御回路

Info

Publication number: JP4672919B2
Application number: JP2001217166A
Authority: JP
Inventors: 友厚棚橋; 義郎山羽
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2001-07-17
Filing date: 2001-07-17
Publication date: 2011-04-20
Anticipated expiration: 2021-07-17
Also published as: JP2003031892A

Description

【０００１】
【発明の属する技術分野】
本発明は、レーザ発光素子を収容したレーザモジュールに内蔵され、レーザ発光素子と接合してこれを冷却・加熱するペルチェ素子を温度制御し、これにより、レーザ発光素子の温度制御を行うレーザモジュール温度制御回路に関する。
【０００２】
【従来の技術】
従来、このようなレーザモジュール温度制御回路としては、例えば、特開平５−２４１６６８号公報に記載の発明が知られている。
この従来の発明は、制御対象であるレーザ発光素子の温度を検出し、この検出温度と、任意に設定される設定温度（目標温度）との差に応じてデューティー比の異なるパルスを生成し、この生成パルスに基づいてペルチェ素子を駆動し、レーザ発光素子の温度を一定に保つようにしたものである。
【０００３】
上記パルスは、レーザ発光素子の検出温度とその目標温度との差が大きな場合にはデューティー比が大きくなり、逆に、その検出温度と目標温度との差が小さな場合にはデューティー比が小さくなるようにしている。
【０００４】
【発明が解決しようとする課題】
このように従来の発明では、レーザ発光素子の検出温度とその目標温度との差に応じてデューティー比が異なるパルスを生成し、このパルスに基づいてペルチェ素子を駆動するようにしている。このため、レーザ発光素子の検出温度と目標温度との差が小さな場合には、パルスのデューティー比を小さくするためにパルスの周期を長くする必要があり、ペルチェ素子を駆動する電流のリップル率が大きいという不都合がある。
【０００５】
そこで、本発明の目的は、上記の点に鑑み、ペルチェ素子の駆動電流のリップル率の低減化を図るとともに、フィルタの回路規模の低減化を図ることが可能なレーザモジュール温度制御回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１〜請求項４に記載の各発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、レーザ発光素子の温度を検出し、この検出温度に基づいてペルチェ素子を駆動し、このペルチェ素子により前記レーザ発光素子を加熱または冷却するレーザモジュール温度制御回路であって、前記レーザ発光素子の温度を検出する温度検出手段と、この温度検出手段の検出温度を前記レーザ発光素子の目標温度と比較し、この比較結果に応じて、所定の制御周期内における前記ぺルチェ素子の駆動時間を求める演算処理手段と、この演算処理手段で求めた前記駆動時間を予め設定されている分割個数で分割し、この分割した駆動時間を各パルス幅とする所定のパルスを生成し、この生成パルスを前記制御周期内の時間軸上に前記分割個数に基づいたパルス間隔で分散配置するパルス生成手段と、このパルス生成手段の生成パルスに基づいて前記ペルチェ素子を駆動する駆動手段と、を備えたことを特徴とするものである。
【０００７】
請求項２に記載の発明は、請求項１に記載のレーザモジュール温度制御回路において、前記パルス生成手段は、前記駆動時間を均等に分割するとともに、前記生成パルスを前記制御周期内の時間軸上に均等に分散配置するようになっていることを特徴とするものである。
請求項３に記載の発明は、請求項１または請求項２に記載のレーザモジュール温度制御回路において、前記ペルチェ素子に流れる電流を平滑化処理するフィルタを、さらに備えたことを特徴とするものである。
請求項４に記載の発明は、請求項１乃至請求項３のいずれかに記載のレーザモジュール温度制御回路において、前記パルス生成手段は、前記駆動時間と、前記分割個数とに基づき、前記駆動時間を前記分割個数で割った商と、余りとを求めるパルス幅算出回路と、前記商に基づくパルスを生成する商カウンタと、前記余りに基づくパルスを生成する余りカウンタと、前記商カウンタが生成したパルスと、前記余りカウンタが生成したパルスとを、合成して出力するパルス合成回路と、を備えたことを特徴とするものである。
【０００８】
このような構成からなる本発明によれば、制御周期内の時間軸上に分散配置されるパルスを得ることができるので、そのパルスに基づいて駆動されるペルチェ素子に流れる電流のリップル率の低減化を図ることができる。
また、本発明において、ペルチェ素子に流れる電流を平滑化するフィルタを有する場合には、フィルタによりペルチェ素子に流れる電流のリップル率を確実に低減できる。
【０００９】
さらに、本発明において、フィルタを有する場合には、そのカットオフ周波数を高くすることができるので、フィルタをＲＣフィルタで構成できる。このため、本発明によれば、フィルタの回路規模を小さくできる上に、集積回路化することもできる。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明のレーザモジュール温度制御回路の実施形態は、図１に示すように、温度制御の対象となるレーザダイオード１を収容するレーザモジュール２と、そのレーザダイオード１をペルチェ素子３で冷却または加熱し、レーザダイオード１の温度を設定目標温度にするための温度制御部５とを備えている。
【００１１】
レーザモジュール２には、レーザ発光素子としてのレーザダイオード１、およびペルチェ素子３の他に、レーザダイオード１の温度検出に使用されるサーミスタ４が収容されている。
ペルチェ素子３は、供給する電流の向きにより加熱また冷却効果を得ることができる温度制御素子である。サーミスタ４は、レーザダイオード１の温度に比例した電圧を出力する温度検出素子である。
【００１２】
温度制御部５は、図１に示すように、演算処理回路６と、パルス生成回路７と、ペルチェ素子駆動回路８と、フィルタ９とを備えている。
演算処理回路６は、サーミスタ４の検出温度をレーザダイオード１の目標温度と比較してその偏差を求め、この求めた偏差に基づきレーザダイオード１の加熱または冷却の判定を行うようになっている。また、演算処理回路６は、その求めた偏差に応じて、所定の制御周期Ｔ内においてペルチェ素子３に駆動電流を流す最適な時間（ペルチェ素子オン時間）Ｔｏｎを算出するようになっている（図３（Ａ）参照）。
【００１３】
このように、演算処理回路６が、所定の制御周期Ｔ内においてペルチェ素子３に駆動電流を流す最適な時間Ｔｏｎを求めることは、最適なデューティー比（ペルチェ素子オン時間Ｔｏｎ／制御周期Ｔ）を求めることに相当する。
パルス生成回路７は、演算処理回路６が求めたペルチェ素子オン時間Ｔｏｎを複数に分割し、この分割した各時間を各パルス幅とする所定のパルス電圧をそれぞれ生成し、この生成パルス電圧を時間軸上に分散配置して順次出力する回路である。
【００１４】
ペルチェ素子駆動回路８は、トランジスタなどからなり、パルス生成回路７からの出力パルス電圧に基づき、ペルチェ素子３に流れる電流をオン／オフする回路である。フィルタ９は、ペルチェ素子３に流れる電流を平滑化する回路であり、抵抗ＲとコンデンサＣの組み合わせからなる。
次に、図１に示すパルス生成回路７の具体的な構成について、図２を参照して説明する。
【００１５】
このパルス生成回路７は、図２に示すように、パルス幅生成回路７１と、商カウンタ７２と、余りカウンタ７３と、パルス合成回路７４とを備えている。
パルス幅算出回路７１は、生成すべきパルス電圧のパルス幅を求める回路であり、演算処理回路６で求めたペルチェ素子オン時間Ｔｏｎが入力されるとともに、そのペルチェ素子オン時間Ｔｏｎの分割個数Ｎが任意に設定できるようになっている。さらに、このパルス幅算出回路７１は、そのペルチェ素子オン時間Ｔｏｎを分割個数Ｎで割った商Ａ＝Ｔｏｎ／Ｎを求めるとともに、その余りＢを求めるようになっている。
【００１６】
商カウンタ７２は、例えばダウンカウンタからなり、パルス幅算出回路７１の求めた商Ａが設定されるとパルス電圧の生成を開始し、そのカウント値が「０」になるとパルス電圧の生成を終了するようになっている。
余りカウンタ７３は、例えばダウンカウンタからなり、パルス幅算出回路７１の求めた余りに基づく所定値が設定されるとパルス電圧の生成を開始し、そのカウント値が「０」になるとパルス電圧の生成を終了するようになっている。
【００１７】
パルス合成回路７４は、商カウンタ７２の生成するパルス電圧と、余りカウンタ７３が生成するパルス電圧とを合成して出力する回路である。
次に、このよう構成からなる本発明の実施形態の動作について、図面を参照して説明する。
サーミスタ４が検出するレーザダイオード１の検出温度が演算処理回路６に入力されると、演算処理回路６は、その検出温度をレーザダイオード１の目標温度と比較してその偏差を求め、この求めた偏差に基づきレーザダイオード１の加熱または冷却の判定を行う。さらに、演算処理回路６は、その求めた偏差に応じて、所定の制御周期Ｔ内において最適なペルチェ素子オン時間Ｔｏｎを算出する（図３（Ａ）参照）。
【００１８】
パルス生成回路７は、演算処理回路６が求めたペルチェ素子オン時間Ｔｏｎを複数に分割し、この分割した各時間を各パルス幅とする所定のパルス電圧をそれぞれ生成し、この生成パルス電圧を時間軸上に分散配置して順次出力する。
ペルチェ素子駆動回路８は、パルス生成回路７からの出力パルス電圧に基づき、ペルチェ素子３に流れる電流をオンオフさせる。ペルチェ素子３に流れる電流は、フィルタ９により平滑化される。
【００１９】
次に、パルス生成回路７の詳細な動作の一例をついて、図２および図３を参照して説明する。
いま、演算処理回路６で求めたペルチェ素子オン時間Ｔｏｎが、図３（Ａ）に示すような場合とすると、そのペルチェ素子オン時間Ｔｏｎがパルス幅算出回路７１に入力される。
【００２０】
パルス幅算出回路７１は、その入力されたペルチェ素子オン時間Ｔｏｎを、予め設定されている分割個数Ｎで割り、その商Ａ＝Ｔｏｎ／Ｎを求めるとともに、その余りＢを求める。これにより、そのペルチェ素子オン時間Ｔｏｎは、図３（Ｂ）に示すように分割される。
次に、このようにパルス幅算出回路７１により求められた商Ａと、その余りＢに基づき所定のパルス電圧を生成する動作について、図３（Ｃ）〜（Ｅ）を参照して説明する。
【００２１】
まず、図３の時刻ｔ１のタイミングで、パルス幅算出回路７１は、その求めた余りＢのうちの一部である「１」について、余りカウンタ７３に設定する。これにより、余りカウンタ７３は、パルス電圧の生成を開始し、そのカウント値が「０」になるとパルス電圧の生成を終了する。これにより、余りカウンタ７３では、図３（Ｄ）に示すようなパルス幅が「１」のパルス電圧が生成される。
【００２２】
そのパルス電圧の生成が終了した時点で、パルス幅算出回路７１は、その求めた商Ａを商カウンタ７２に設定する。これにより、商カウンタ７２は、パルス電圧の生成を開始し、そのカウント値が「０」になるとパルス電圧の生成を終了する。これにより、商カウンタ７２では、図３（Ｃ）に示すようなパルス幅が「Ａ」のパルス電圧が生成される。
【００２３】
このように余りカウンタ７３で生成されたパルス電圧と、商カウンタ７２で生成されたパルス電圧とは、パルス合成回路７４で合成されて図３（Ｅ）で示すようなパルス電圧が得られる。従って、そのパルス電圧は、パルス幅が「Ａ＋１」からなる。
その後、時刻ｔ２のタイミングで、パルス幅算出回路７１は、上記と同様に「１」を余りカウンタ７３に設定する。これにより、余りカウンタ７３は、上記と同様に図３（Ｄ）に示すようなパルス電圧を生成する。
【００２４】
そのパルス電圧の生成が終了した時点で、パルス幅算出回路７１は、上記と同様にその商Ａを商カウンタ７２に設定する。これにより、商カウンタ７２は、上記と同様に図３（Ｃ）に示すようなパルス電圧を生成する。
この結果、パルス合成回路７４からは上記と同様に図３（Ｅ）で示すようなパルス電圧が得られる。
【００２５】
さらに、時刻ｔ３のタイミングでは、パルス幅算出回路７１は、その求めた商Ａを、商カウンタ７２に設定する。これにより、商カウンタ７２は、パルス電圧の生成を開始し、そのカウント値が「０」になるとパルス電圧の生成を終了する。これにより、商カウンタ７２では、図３（Ｃ）に示すようなパルス電圧が生成され、そのパルス電圧がパルス合成回路７４から出力される。従って、そのパルス電圧は、パルス幅が「Ａ」からなるものとなる。
【００２６】
その後、時刻ｔ４のタイミングでは、パルス幅算出回路７１は、上記と同様にその商Ａを商カウンタ７２に設定する。これにより、商カウンタ７２は、上記と同様に、図３（Ｃ）に示すようなパルス電圧を生成する。
このような一連の動作により、パルス合成回路７４から出力されるパルス電圧は、図３（Ｅ）に示すように、制御周期Ｔ内の時間軸上にほぼ均一に分散配置される。
【００２７】
図４は、ペルチェ素子３に流れる電流の波形の比較例を示す。
図４（Ａ）は、ペルチェ素子オン時間Ｔｏｎを分割せずに、これに応じたパルス電圧を仮に生成し（図３（Ａ）に相当するパルス電圧）、このパルス電圧に基づいてペルチェ素子３を駆動した場合に、ペルチェ素子３に流れる電流の波形の一例を示す。これによれば、リップル率が大きなことがわかる。
【００２８】
一方、図４（Ｂ）は、ペルチェ素子オン時間Ｔｏｎを分割し、これに基づいて図３（Ｅ）に示すようなパルス電圧を生成し、このパルス電圧に基づいてペルチェ素子３を駆動した場合に、ペルチェ素子３に流れる電流の波形の一例を示す。
この場合には、図４（Ａ）の場合と比較すると、リップル率が小さくなる。
以上述べたように、この実施形態によれば、制御周期内の時間軸上において複数の分散されたパルス電圧を得ることができるので、そのパルス電圧に基づいて駆動されるペルチェ素子に流れる電流のリップル率の低減化が図れる。
【００２９】
また、この実施形態では、ペルチェ素子に流れる電流を平滑化するフィルタを有するので、そのフィルタによりペルチェ素子に流れる電流のリップル率を確実に低減できる。
さらに、この実施形態では、フィルタカットオフ周波数を高くすることができフィルタをＲＣフィルタで構成できるので、フィルタの回路規模を小さくできる上に、集積回路化することもできる。
【００３０】
【発明の効果】
以上述べたように、本発明によれば、制御周期内の時間軸上に分散配置されるパルスを得ることができるので、そのパルスに基づいて駆動されるペルチェ素子に流れる電流のリップル率の低減化を図ることができる。
また、本発明において、ペルチェ素子に流れる電流を平滑化するフィルタを有する場合には、フィルタによりペルチェ素子に流れる電流のリップル率を確実に低減できる。
【００３１】
さらに、本発明において、フィルタを有する場合には、そのカットオフ周波数を高くすることができるので、フィルタをＲＣフィルタで構成できる。このため、本発明では、フィルタの回路規模を小さくできる上に、集積回路化することもできる。
【図面の簡単な説明】
【図１】本発明の実施形態の構成を示すブロック図である。
【図２】パルス生成回路の具体的な構成を示すブロック図である。
【図３】パルス生成回路の動作を説明する図である。
【図４】ペルチェ素子に流れる電流の波形の比較例をす図である。
【符号の説明】
１レーザダイオード
２レーザモジュール
３ペルチェ素子
４サーミスタ
５温度制御部
６演算処理回路
７パルス生成回路
８ペルチェ素子駆動回路
９フィルタ
７１パルス幅算出回路
７２商カウンタ
７３余りカウンタ
７４パルス合成回路

Claims

レーザ発光素子の温度を検出し、この検出温度に基づいてペルチェ素子を駆動し、このペルチェ素子により前記レーザ発光素子を加熱または冷却するレーザモジュール温度制御回路であって、
前記レーザ発光素子の温度を検出する温度検出手段と、
この温度検出手段の検出温度を前記レーザ発光素子の目標温度と比較し、この比較結果に応じて、所定の制御周期内における前記ぺルチェ素子の駆動時間を求める演算処理手段と、
この演算処理手段で求めた前記駆動時間を予め設定されている分割個数で分割し、この分割した駆動時間を各パルス幅とする所定のパルスを生成し、この生成パルスを前記制御周期内の時間軸上に前記分割個数に基づいたパルス間隔で分散配置するパルス生成手段と、
このパルス生成手段の生成パルスに基づいて前記ペルチェ素子を駆動する駆動手段と、
を備えたことを特徴とするレーザモジュール温度制御回路。
前記パルス生成手段は、前記駆動時間を均等に分割するとともに、前記生成パルスを前記制御周期内の時間軸上に均等に分散配置するようになっていることを特徴とする請求項１に記載のレーザモジュール温度制御回路。
前記ペルチェ素子に流れる電流を平滑化処理するフィルタを、さらに備えたことを特徴とする請求項１または請求項２に記載のレーザモジュール温度制御回路。
前記パルス生成手段は、
前記駆動時間と、前記分割個数とに基づき、前記駆動時間を前記分割個数で割った商と、余りとを求めるパルス幅算出回路と、
前記商に基づくパルスを生成する商カウンタと、
前記余りに基づくパルスを生成する余りカウンタと、
前記商カウンタが生成したパルスと、前記余りカウンタが生成したパルスとを、合成して出力するパルス合成回路と、
を備えたことを特徴とする請求項１乃至請求項３のいずれか１項に記載のレーザモジュール温度制御回路。