JP4664813B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4664813B2 JP4664813B2 JP2005368148A JP2005368148A JP4664813B2 JP 4664813 B2 JP4664813 B2 JP 4664813B2 JP 2005368148 A JP2005368148 A JP 2005368148A JP 2005368148 A JP2005368148 A JP 2005368148A JP 4664813 B2 JP4664813 B2 JP 4664813B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- gate electrode
- cell
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Description
まず、この発明の第1の実施形態の半導体記憶装置について説明する。
Claims (3)
- 第1の方向に延出する第1の活性領域上に形成され、それぞれ直列に接続された複数のメモリセルと、この複数のメモリセルの両端の前記第1の活性領域上に形成された選択ゲートトランジスタであって、第1のゲート電極とこの第1のゲート電極の上方に形成された第2のゲート電極と前記第1および第2のゲート電極間に形成された電極間絶縁膜とを有する選択ゲートトランジスタと、からなるセルユニットがそれぞれ複数設けられた第1および第2のセル領域と、
前記第1および第2のセル領域の間に配置され、前記第1の方向と同じ方向に延出する第2の活性領域を有するシャント領域と、
前記第1の方向に直交する第2の方向に、前記第1のセル領域、前記シャント領域および前記第2のセル領域に渡り延出し、前記第2の方向に隣接する前記選択ゲートトランジスタ同士を接続する選択ゲート線と、
この選択ゲート線の上方に形成された上層配線と、
前記シャント領域の前記第2の活性領域上に形成され、前記選択ゲート線と前記上層配線とを接続するコンタクト部とを備え、
前記電極間絶縁膜は前記第1のセル領域、前記シャント領域および前記第2のセル領域に渡り前記第2の方向に沿って形成されると共に、前記第1および第2のセル領域にて前記第2の方向に延出し、前記第1の活性領域上で前記第1および第2のゲート電極を接続する開口を有し、
前記コンタクト部は前記開口の延出方向の延長線上に配置され、前記コンタクト部の配置位置に対応する前記電極間絶縁膜には前記開口が形成されておらず、前記第2の活性領域上では前記第1のゲート電極と前記第2のゲート電極とが前記電極間絶縁膜により完全に分離されていることを特徴とする半導体記憶装置。 - 前記第1および第2のゲート電極は、ポリシリコン膜を有することを特徴とする請求項1記載の半導体記憶装置。
- 前記コンタクト部は、ポリシリコン、タングステン、チタンのいずれかを有することを特徴とする請求項1記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368148A JP4664813B2 (ja) | 2005-12-21 | 2005-12-21 | 半導体記憶装置 |
US11/565,843 US7541654B2 (en) | 2005-12-21 | 2006-12-01 | Semiconductor memory device and semiconductor device including multilayer gate electrode |
KR1020060130675A KR100806437B1 (ko) | 2005-12-21 | 2006-12-20 | 다층 게이트 전극을 포함하는 반도체 메모리 디바이스 및반도체 디바이스 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368148A JP4664813B2 (ja) | 2005-12-21 | 2005-12-21 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007173462A JP2007173462A (ja) | 2007-07-05 |
JP4664813B2 true JP4664813B2 (ja) | 2011-04-06 |
Family
ID=38197593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005368148A Expired - Fee Related JP4664813B2 (ja) | 2005-12-21 | 2005-12-21 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7541654B2 (ja) |
JP (1) | JP4664813B2 (ja) |
KR (1) | KR100806437B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7756583B2 (en) * | 2002-04-08 | 2010-07-13 | Ardian, Inc. | Methods and apparatus for intravascularly-induced neuromodulation |
JP4817617B2 (ja) * | 2004-06-14 | 2011-11-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4410075B2 (ja) * | 2004-09-28 | 2010-02-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4664813B2 (ja) | 2005-12-21 | 2011-04-06 | 株式会社東芝 | 半導体記憶装置 |
JP5197406B2 (ja) * | 2009-01-27 | 2013-05-15 | 株式会社東芝 | 半導体記憶装置 |
JP4834746B2 (ja) | 2009-03-03 | 2011-12-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308206A (ja) * | 2000-04-20 | 2001-11-02 | Toshiba Corp | 半導体装置 |
JP2002110822A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2002141469A (ja) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | 半導体装置とその製造方法 |
JP2002176114A (ja) * | 2000-09-26 | 2002-06-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004274062A (ja) * | 2003-03-10 | 2004-09-30 | Samsung Electronics Co Ltd | 選択トランジスタを有するeeprom及びその製造方法 |
JP2004356580A (ja) * | 2003-05-30 | 2004-12-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3675500B2 (ja) * | 1994-09-02 | 2005-07-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3586072B2 (ja) | 1997-07-10 | 2004-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3905984B2 (ja) | 1998-09-11 | 2007-04-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2002359308A (ja) * | 2001-06-01 | 2002-12-13 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US6995414B2 (en) * | 2001-11-16 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device including multi-layer gate structure |
JP2005026589A (ja) | 2003-07-04 | 2005-01-27 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP3984209B2 (ja) * | 2003-07-31 | 2007-10-03 | 株式会社東芝 | 半導体記憶装置 |
JP2005056989A (ja) * | 2003-08-01 | 2005-03-03 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US7084000B2 (en) * | 2003-12-16 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
JP4469651B2 (ja) | 2004-04-23 | 2010-05-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4817617B2 (ja) * | 2004-06-14 | 2011-11-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4410075B2 (ja) * | 2004-09-28 | 2010-02-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4580787B2 (ja) * | 2005-03-16 | 2010-11-17 | 株式会社東芝 | 半導体記憶装置およびその形成方法 |
JP4664813B2 (ja) | 2005-12-21 | 2011-04-06 | 株式会社東芝 | 半導体記憶装置 |
-
2005
- 2005-12-21 JP JP2005368148A patent/JP4664813B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-01 US US11/565,843 patent/US7541654B2/en not_active Expired - Fee Related
- 2006-12-20 KR KR1020060130675A patent/KR100806437B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308206A (ja) * | 2000-04-20 | 2001-11-02 | Toshiba Corp | 半導体装置 |
JP2002176114A (ja) * | 2000-09-26 | 2002-06-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2002110822A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2002141469A (ja) * | 2000-10-31 | 2002-05-17 | Toshiba Corp | 半導体装置とその製造方法 |
JP2004274062A (ja) * | 2003-03-10 | 2004-09-30 | Samsung Electronics Co Ltd | 選択トランジスタを有するeeprom及びその製造方法 |
JP2004356580A (ja) * | 2003-05-30 | 2004-12-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007173462A (ja) | 2007-07-05 |
KR100806437B1 (ko) | 2008-02-21 |
US7541654B2 (en) | 2009-06-02 |
US20070138575A1 (en) | 2007-06-21 |
KR20070067632A (ko) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4909735B2 (ja) | 不揮発性半導体メモリ | |
US6937514B2 (en) | Semiconductor memory device including MOS transistors each having a floating gate and a control gate | |
JP4751035B2 (ja) | 半導体集積回路及び昇圧回路 | |
US6291853B1 (en) | Nonvolatile semiconductor device having a memory cells each of which is constituted of a memory transistor and a selection transistor | |
JP4664813B2 (ja) | 半導体記憶装置 | |
JP2020065022A (ja) | 半導体装置及び半導体記憶装置 | |
JP4504402B2 (ja) | 不揮発性半導体記憶装置 | |
US20040042272A1 (en) | Novolatile semiconductor memory having multilayer gate structure | |
JP2006332424A (ja) | 半導体記憶装置 | |
JP2007335718A (ja) | 不揮発性メモリ及びその製造方法 | |
JP4287400B2 (ja) | 半導体集積回路装置 | |
US5637895A (en) | Non-volatile semiconductor memory device | |
JP2005353984A (ja) | 不揮発性記憶装置 | |
JP2007335717A (ja) | 不揮発性メモリ及びその製造方法 | |
US20060083045A1 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
US7405440B2 (en) | Nonvolatile semiconductor memory | |
US6795345B2 (en) | Non-volatile semiconductor memory device having an increased access speed while maintaining the production yield | |
US20210399004A1 (en) | Semiconductor storage device | |
JP5221172B2 (ja) | Nand混載型半導体時限スイッチ | |
US20060237758A1 (en) | Semiconductor device | |
JP2009283665A (ja) | 不揮発性半導体記憶装置 | |
US8519467B2 (en) | Semiconductor device | |
JP4599375B2 (ja) | 不揮発性半導体メモリ | |
CN219591384U (zh) | 半导体装置 | |
US20160093569A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140114 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |