JP4664664B2 - 電力回収回路、プラズマディスプレイおよびプラズマディスプレイ用モジュール - Google Patents

Description

本発明は電力回収回路、プラズマディスプレイおよびプラズマディスプレイ用モジュールに関し、特に、電力回収回路を構成するスイッチング素子の誤動作を防止する電力回収回路、プラズマディスプレイおよびプラズマディスプレイ用モジュールに関する。

プラズマディスプレイパネル（以下、ＰＤＰと略称する）は、薄型構造でちらつきがなく表示コントラスト比が大きい。また、ＰＤＰは、比較的大画面とすることが可能であり、応答速度が速く、自発光型で蛍光体の利用により多色発光も可能である。このために、近年コンピュータ関連の表示装置の分野およびカラー画像表示の分野等において、広く利用されるようになりつつある。

ＰＤＰでは、容量性の負荷であるパネルに電圧を供給するための駆動回路が必要である。また、パネルから電力を回収するための電力回収回路も用いられる（下記特許文献１を参照）。

図７は、ＰＤＰを駆動させる駆動回路１００および回収回路１０１の一例を示している。駆動回路１００は、コントロールＩＣであるＩＣ１からの制御信号に基づいて、第１のスイッチング素子Ｑ１および第２のスイッチング素子Ｑ２がスイッチングする。Ｑ１とＱ２は直列に接続されており、Ｑ１とＱ２との接続点はパネルＣ１に接続されている。Ｑ１のドレイン電極は電源Ｖｃｃに接続され、Ｑ２のソース電極は接地されている。Ｑ１およびＱ２がスイッチングすることによりパネルＣ１の充電および放電が行われる。

回収回路１０１は、コイルＬおよびコンデンサＣ２と、第３のスイッチング素子Ｑ３と、第４のスイッチング素子Ｑ４と、コントロールＩＣであるＩＣ２と、レベルシフト部１０３とを有する。コイルＬおよびコンデンサＣ２は、直列に接続されており、パネルＣ１に蓄積された電荷の一部がコンデンサＣ２に充電される。電源Ｖｃｃの電圧が１８０Ｖの場合、コンデンサＣ２には９０Ｖの電圧が蓄積される。

第３のスイッチング素子Ｑ３と、第４のスイッチング素子Ｑ４は直列に接続され、両者の接続点にコイルＬが接続している。また、Ｑ３のドレイン電極およびＱ４のソース電極は、コンデンサＣ２に接続されている。

レベルシフト部１０３は、ＩＣ２から発生する制御信号を、素子Ｑ４のソース電極の電圧を基準とした制御信号にレベルシフトする回路である。ここでは、Ｑ４のソース電極は、９０Ｖ程度に充電されるコンデンサＣ２に接続されている。従って、ＩＣ２からの制御信号は９０Ｖを基準とした制御信号にレベルシフトされ、第４のスイッチング素子Ｑ４のゲート電極に供給される。

図８を参照して、上述のように構成された駆動回路および回収回路の動作を説明する。図８（Ａ）は回路の動作を示す回路図であり、図８（Ｂ）はパネルＣ１の電圧Ｖｐの経時変化を示すグラフである。

図８（Ａ）および図８（Ｂ）を参照して、ＰＤＰの駆動回路の維持放電動作を説明する。ここでは、維持放電を行う動作を状態１〜状態４に分けて説明する。また、図８（Ａ）では、各状態に於ける電流の流れを（１）〜（４）の経路で示している。

状態１では、コンデンサＣ２に蓄積された電荷をパネルＣ１に充電させる。具体的には、第３のスイッチング素子Ｑ３をＯＮさせて、パネルＣ１およびコイルＬから成る共振回路を形成して、パネルＣ１を充電する。この動作により、パネルＣ１の電圧は、例えば１８０Ｖ近傍まで上昇する。

状態２では、第１のスイッチング素子Ｑ１をＯＮさせて、パネルＣ１の電圧Ｖｐを電源電圧（例えば１８０Ｖ）であるＶｃｃにクランプする。この状態では、ＰＤＰのピクセルに対して、放電電流が流れて発光している。

状態３では、パネルＣ１に蓄積された電荷をコンデンサＣ２に回収する。具体的には、第４のスイッチング素子Ｑ４をオンさせることにより、パネルＣ１およびコイルＬから成る共振回路が再び形成され、コンデンサＣ２が充電される。この結果、コンデンサＣ２の電圧は、パネルＣ１の半分の電圧である９０Ｖ程度になる。この時点で、パネルＣ１の電圧Ｖｐはアースレベルまで降下する。

状態４では、第２のスイッチング素子Ｑ２をオンさせて、パネルＣ１の電圧Ｖｐをアースレベルにクランプする。

上記した維持放電動作を繰り返すことにより、ＰＤＰの表示が行われる。また、上記した回路では、パネルＣ１に蓄積された電荷が回収されて再利用されるので、省電力化の利点があった。
特公平０７−１０９５４２号公報

しかしながら、上記したプラズマディスプレイの駆動回路および回収回路では、これらの回路を構成するスイッチング素子が誤動作する恐れがあった。

具体的には、図８（Ａ）を参照して、状態１にてＱ３をＯＮさせてコンデンサＣ２を放電させると、コンデンサＣ２が僅かに電圧降下する。この電圧降下の値は４Ｖ〜５Ｖ程度である。また、コンデンサＣ２はＱ４のソース電極に接続されている。従って、コンデンサＣ２の電圧降下に伴い、Ｑ４のソース電極の電位も降下する。一方、Ｑ４のゲート電圧は、コンデンサＣ３およびダイオードＤ１の作用により、一定に保たれている。こられのことから、コンデンサＣ２の電圧降下により、Ｑ４のソース・ゲート間の電圧は上昇する。

Ｑ４の閾値電圧が４Ｖ程度に低い場合、上述のようにソース・ゲート間の電圧が上昇することにより、Ｑ４が状態１にてＯＮ動作に成ってしまい誤動作する。この誤動作によりＱ４が過度に温度上昇して破壊してしまう恐れもあった。

本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、スッチング素子の誤動作を抑止する電力回収回路およびプラズマディスプレイを提供することにある。

本発明は、駆動回路により駆動される容量負荷から電力を回収する電力回収回路に於いて、前記容量負荷から回収した電力を蓄積するコンデンサと、前記コンデンサを放電させる第１のスイッチング素子と、前記コンデンサを充電させる第２のスイッチング素子と、前記第２のスイッチを制御する制御信号を前記コンデンサの電圧レベルにシフトするレベルシフト部とを具備し、前記第２のスイッチング素子は、前記第１のスイッチング素子がオンすることにより前記コンデンサの電圧が低下しても、ＯＦＦ動作を保持することを特徴とする。

ここで、図４（Ａ）を参照して、上述した第１のスイッチング素子とは、例えばＱ３であり、第２のスイッチング素子とはＱ４である。

また、本発明は、容量負荷を駆動させる駆動回路と、容量負荷から電力を回収する電力回収回路とを具備するプラズマディスプレイ装置に於いて、前記駆動回路は、前記容量負荷を充電させる第１のスイッチング素子と、前記容量負荷を放電させる第２のスイッチング素子とを具備し、前記電力回収回路は、前記容量負荷から回収した電力を蓄積するコンデンサと、前記コンデンサを放電させる第３のスイッチング素子と、前記コンデンサを充電させる第４のスイッチング素子と、前記第４のスイッチング素子を制御する制御信号を前記コンデンサの電圧レベルにシフトするレベルシフト部とを具備し、前記第４のスイッチング素子は、前記第３のスイッチング素子がオンすることにより前記コンデンサの電圧が低下しても、ＯＦＦ動作を保持することを特徴とする。

ここで、図４（Ａ）を参照して、上述した第１のスイッチング素子とはＱ１であり、第２のスイッチング素子とはＱ２であり、第３のスイッチング素子とはＱ３であり、第４のスイッチング素子とはＱ４である。

また、本発明は、駆動回路により駆動される容量負荷から電力を回収する電力回収回路が組み込まれ、実装基板の表面に固着された混成集積回路装置を具備するプラズマディスプレイ用モジュールに於いて、前記回収回路は、前記容量負荷から回収した電力を蓄積するコンデンサと、前記コンデンサを放電させる第１のスイッチング素子と、前記コンデンサを充電させる第２のスイッチング素子と、前記第２のスイッチを制御する制御信号を前記コンデンサの電圧レベルにシフトするレベルシフト部とを具備し、前記第２のスイッチング素子は、前記第１のスイッチング素子がオンすることにより前記コンデンサの電圧が低下しても、ＯＦＦ動作を保持し、前記第１のスイッチング素子および前記第２のスイッチング素子は、前記混成集積回路装置に内蔵され、前記コンデンサは、前記実装基板に直に固着され、前記実装基板の表面に形成された導電路を介して前記第１のスイッチング素子および前記第２のスイッチング素子と前記コンデンサとを接続することを特徴とする。

ここで、図４（Ａ）を参照して、上述した第１のスイッチング素子とは、例えばＱ３であり、第２のスイッチング素子とはＱ４である。

本発明に依れば、誤ったタイミングにて電力回収回路を構成するスイッチング素子がＯＮ動作することを抑止することができる。具体的には、電力回収回路を構成するコンデンサが放電することに伴いその電圧が降下すると、このコンデンサと接続されたスイッチング素子のゲート−ソース間の電圧が上昇する。本発明では、コンデンサと接続されたスイッチング素子の閾値電圧を、他のスイッチング素子よりも高くしてある。従って、コンデンサの電圧低下に伴うスイッチング素子の誤動作は抑止され、各スイッチング素子を、所定のタイミングにて動作させることができる。

図１は、プラズマディスプレイのパネル１０の概要を示す平面図である。表示用のパネル１０には、平行に配置されたＸ電極１１およびＹ電極１２が形成され、それらに直交するようにアドレス電極１４が形成されている。Ｘ電極１１およびＹ電極１２は、主に発光表示を行うための維持放電を行う電極である。このＸ電極１１とＹ電極との間に、繰り返し電圧パルスを印可することにより維持放電を行う。一方、アドレス電極１４は、発光させる放電セルを選択するための電極であり、Ｙ電極１２とアドレス電極１４との間に、放電セルを選択するための書き込み放電を行う電圧を印可する。アドレス電極１４同士の間には、放電セルを仕切るための隔壁１３が形成されている。

プラズマディスプレイの放電はオンまたはオフの２値の値しかとれないので、発光の回数で明るさを表現している。即ち、要求されるセルの輝度に応じて発光の回数が調整される。

図２は、プラズマディスプレイ装置の電気的構成を示す図である。この図に示すプラズマディスプレイ装置は、ディスプレイ２０と、Ｘ電極駆動回路２１と、Ｙ電極駆動回路２２と、アドレス電極駆動回路２３と、走査回路２４と、制御回路２５とを含む。また、Ｘ電極１１およびＹ電極１２には、それぞれ電力回収回路２６、２７が接続されている。

制御回路２５には、外部から同期信号、クロック信号およびＲＧＢ信号等の各種信号が供給される。これらの各種信号に基づいて、制御回路２５は各駆動回路を制御して、表示データをディスプレイ２０に表示する。走査回路２４がＹ電極１２を走査し、アドレス電極駆動回路２３がアドレス電極１４を駆動することで、データをディスプレイ２０に書き込むための書き込み放電が行われる。また、Ｘ電極駆動回路２１およびＹ電極駆動回路２２により、データが書き込まれたセルに於いて、維持放電が行われる。また、電力回収回路２６および２７は、電極間に蓄えられた電荷を回収して再利用する作用を有する。

以上がプラズマディスプレイの概要である。次に図３以降を参照して、電極駆動回路および電力回収回路を詳述する。

図３は、本発明のＸ電極駆動回路（またはＹ電極駆動回路）および電力回収回路の構成を示す回路図である。図８と共通する要素には同一符号を付してある。

Ｘ電極駆動回路２１は、直列に接続された第１のスイッチング素子Ｑ１および第２のスイッチング素子Ｑ２と、これらのスイッチング素子を制御するＩＣ１とを具備する。Ｑ１およびＱ２の接続点は、容量性の負荷であるパネルＣ１が接続される。Ｑ１のドレイン電極は電源Ｖｃｃと接続され、Ｑ２のソース電極は接地されている。

Ｑ１およびＱ２は、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）またはＩＧＢＴ（Insulated Gate Bipolar Transistor）である。Ｑ１とＩＣ１との間には増幅回路が設けられており、この増幅回路により例えば４Ｖ程度の制御信号が１５Ｖ程度まで増幅される。このように制御信号を増幅することにより、Ｑ１のスイッチングを瞬時に行うことができる。更に、Ｑ１とＩＣ１との間には抵抗Ｒ１が設けられ、この抵抗によりＱ１の動作が安定化される。上述した増幅回路および抵抗の構造は、他のスイッチング素子も同様である。

電力回収回路２６は、直列に接続された第３のスイッチング素子Ｑ３および第４のスイッチング素子Ｑ４を具備する。Ｑ３のドレイン電極およびＱ４のソース電極は、コンデンサＣ２に接続されている。また、Ｑ３とＱ４の接続点は、コイルＬを介してパネルＣ１に接続されている。更に、電力回収回路２６は、Ｑ４のゲート電位をレベルシフトする為のレベルシフト部２８を含んでいる。

コンデンサＣ２は、パネルＣ１から放電された電荷を蓄積するためのものであり大きな容量を有する。具体的には、プラズマディスプレイのパネルが４２インチ〜５０インチ程度の場合は、コンデンサＣ２の容量は８μＦ〜１６μＦ程度になる。

コイルＬは、パネルＣ１と直列の共振回路を形成している。このことにより、コンデンサＣ２には、パネルＣ１の半分の電圧が充電される。例えば、パネルＣ１に１８０Ｖの電圧が充電された場合は、コンデンサＣ２には９０Ｖの電圧が充電される。

レベルシフト部２８は、Ｑ４のソース電極とゲート電極との間の経路に並列に接続された抵抗Ｒ５およびツェナーダイオードＤ１と、Ｑ４のゲート電極とＩＣ２との間に設けられたコンデンサＣ３とを含んでいる。このレベルシフト部２８を設けることにより、ＩＣ２から発生する制御信号を、Ｃ２の電圧を基準とした電圧にレベルシフトされる。例えば、０Ｖ〜１５Ｖの間で遷移する制御信号が、９０Ｖ〜１０５Ｖの間で遷移する信号にレベルシフトされる。

また、Ｑ３のドレイン電極およびＱ４のソース電極には、ダイオードが接続されている。このことによりＱ３およびＱ４に逆バイアスが作用することを防止することができる。

図４を参照して次に、上記した回路の動作を説明する。図４（Ａ）はＸ電極駆動回路２１および電力回収回路２６の回路図である。図４（Ｂ）はパネルＣ１に充電される電圧の波形図である。図４（Ｃ）から図４（Ｆ）は、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４を流れる電流値を示す波形図である。図４（Ｇ）は、コンデンサＣ２の電圧を示す波形図である。図４（Ｈ）は、Ｑ４のソース・ゲート間の電圧を示す波形図である。

図４（Ａ）に示した回路図の動作を説明する。ここでは、パネルＣ１の放電維持を行う動作を、状態１から状態４に分けて説明する。図４（Ａ）では、各状態に於ける電流の流れを（１）から（４）の番号を付した経路で示している。

状態１では、コンデンサＣ２に充電された電荷によりパネルＣ１を充電させる。具体的には、この状態では、先回の維持放電の動作により、コンデンサＣ２には例えば９０Ｖ程度の電圧が充電されている。この状態で、第３のスイッチング素子Ｑ３をＯＮさせて、パネルＣ１およびコイルＬから成る共振回路を経由して、パネルＣ１を充電する。この動作により、パネルＣ１の電圧は、例えば１８０Ｖ近傍まで上昇する。Ｑ３を通過する電流の流れは図４（Ｅ）に示す波形になる。また、この状態では、Ｑ３がＯＮ状態であり、Ｑ１、Ｑ２およびＱ４はＯＦＦ状態である。

状態２では、第１のスイッチング素子Ｑ１をＯＮさせて、パネルＣ１の電圧Ｖｐを電源電圧（例えば１８０Ｖ）であるＶｃｃにクランプする。この状態では、ＰＤＰのピクセルに対して、放電電流の経路が形成されている。Ｑ１を通過する電流は図４（Ｃ）に示す波形になる。この状態では、Ｑ１がＯＮ状態であり、Ｑ２、Ｑ３およびＱ４がＯＦＦ状態である。

状態３では、パネルＣ１に充電された電荷をコンデンサＣ２に回収する。具体的には、第４のスイッチング素子Ｑ４をオンさせることにより、パネルＣ１およびコイルＬから成る共振回路が再び形成され、コンデンサＣ２が充電される。この結果、コンデンサＣ２の電圧は、パネルＣ１の半分の電圧である９０Ｖ程度になる。この時点で、パネルＣ１の電圧Ｖｐはアースレベルまで降下する。この状態でＱ４を通過する電流は図４（Ｆ）に示す波形になる。また、この状態では、Ｑ４がＯＮ状態であり、Ｑ１、Ｑ２およびＱ３がＯＦＦ状態である。

状態４では、第２のスイッチング素子Ｑ２をオンさせて、パネルＣ１の電圧Ｖｐをアースレベルにクランプする。また、パネルＣ１の反対側には、Ｙ電極駆動回路が接続されており、パネルＣ１にオンのピクセルがある場合は、放電電流が流れる。この状態でＱ２を通過する電流は、図４（Ｄ）に示す波形になる。また、この状態では、Ｑ２がＯＮ状態であり、Ｑ１、Ｑ３およびＱ４はＯＦＦ状態である。

本発明の特徴は、ＭＯＳＦＥＴまたはＩＧＢＴであるＱ４の閾値電圧を高くすることにより、Ｑ４の誤動作を防止した点にある。この点を、図４（Ａ）、図４（Ｇ）および図４（Ｈ）を参照して説明する。図４（Ｇ）はコンデンサＣ２の電圧を示す波形図であり、図４（Ｈ）はＱ４のゲート・ソース間電圧を示す波形図である。

図４（Ｇ）を参照して、状態１に於いて、Ｑ３をオンさせることによりコンデンサＣ２に充電された電荷をパネルＣ１に供給すると、コンデンサＣ２の電圧が僅かに低下する。具体的には、コンデンサＣ２の電圧は、４Ｖ程度低下して８６Ｖ程度になる。また、コンデンサＣ２はＱ４のソース電極に接続されているので、Ｑ４のソース電極の電圧も４Ｖ程度低下する。

一方、Ｑ４のゲート電極は、コンデンサＣ２およびダイオードＤ１の作用により、ＯＦＦ動作の際には９０Ｖ程度に維持されている。このことから、コンデンサＣ２の電圧低下に伴い、Ｑ４のゲート・ソース間の電圧が４Ｖ程度上昇する。従って、Ｑ４の閾値電圧が４Ｖ程度以下であると、状態１にてＱ４がＯＮ動作してしまう誤動作が発生する。この誤作動が、Ｑ４の過熱等の問題を引き起こす。

図４（Ｈ）を参照して、本形態では、Ｑ４の閾値電圧を他のスイッチング素子よりも高くすることにより、上記誤作動を抑止している。例えば、Ｑ４の閾値電圧を６Ｖから８Ｖ程度にすることにより、コンデンサＣ２の電圧が低下することによる誤作動が抑止される。即ち、Ｑ４はＯＦＦ動作を保持する。これは、Ｑ４の閾値電圧が、Ｃ２の電圧降下の値よりも大きいからである。また、Ｑ４の閾値電圧を高くすると高い駆動電圧が必要となるが、本形態では１５Ｖ程度の高い制御信号を用いているので、Ｑ４のＯＮ動作は問題なく行うことができる。

また、Ｑ１、Ｑ２およびＱ３に関しては、閾値が４Ｖ程度のスイッチング素子をそのまま用いても良い。これらのスイッチング素子は、ソース電極がコンデンサＣ２に接続されていないので、Ｃ２の電圧低下に伴うゲート・ソース間電圧の変動はない。また、できるだけ閾値の低いスイッチング素子を採用することで、スイッチング素子を流れる電流が流れやすくなる利点がある。

図５のグラフを参照して、次に、上記したスイッチング素子の特性を説明する。このグラフでは横軸がゲートに印可する電圧を示し、縦軸がドレイン電極を流れる電流値を示す。ここでは、ドレイン電極に印可する電圧を一定に保ちつつ、ゲート電圧を変化させて特性を測定した。

Ｑ１、Ｑ２およびＱ３では、ゲート電圧が閾値電圧である４Ｖを超えた時点でドレイン電流が上昇する。

Ｑ４は、他のスイッチング素子よりも閾値電圧が高く設定されているので、ゲート電圧が７Ｖ程度に成った時点で、ドレイン電流が上昇し始める。このことから、ソース電圧が低下することにより擬似的にゲート電圧が４Ｖ程度に上昇しても、Ｑ４はＯＮ動作せず誤動作しない。

図６を参照して、上記した駆動回路が組み込まれた回路モジュール５０の構成を説明する。図６（Ａ）は回路モジュール５０の断面図であり、図６（Ｂ）は回路モジュール５０を構成する混成集積回路装置６０の断面図である。

図６（Ａ）を参照して、回路モジュール５０は、実装基板５１と、実装基板５１の表面に形成された導電路５４と、導電路５４に接続された混成集積回路装置６０およびコンデンサ５２を有する構成となっている。また、実装基板５１にはコイルも実装されている。ここでは、混成集積回路装置６０は、リード６６が実装基板５１に挿入されることにより実装されている。また、コンデンサ５２は、外部に延在する端子が実装基板５１に挿入されることにより実装されている。

混成集積回路装置６０の上面には、アルミ等の金属から成る放熱フィン５３が固着されている。従って、混成集積回路装置６０に内蔵された素子から発生した熱は、放熱フィン５３を介して良好に外部に放出される。具体的には、混成集積回路装置６０には、２００ＫＨｚ程度の高周波で高電圧、大電流をスイッチングする素子が内蔵される。このような素子からは多量の熱が発生するので、混成集積回路装置６０の放熱性は重要である。

コンデンサ５２は、プラズマディスプレイのモニタから回収した電荷を蓄える機能を有し、比較的大型のものである。具体的には、コンデンサ５２は、高さが１２ｍｍ程度の大型の素子である。これに対して、混成集積回路装置６０の厚みは４ｍｍ程度である。従って、コンデンサ５２を混成集積回路装置６０に内蔵させることは困難であるので、コンデンサ５２は単体で実装基板５１に実装される。ここでは、例えば、１μＦの容量を有するコンデンサ５２が８個並列に実装されている。

コンデンサ５２と混成集積回路装置６０とは、実装基板５１の表面に形成された導電路５４Ａを介して接続される。コンデンサ５２と混成集積回路装置６０との間で授受される電気信号は、高周波且つ高電圧である。従って、導電路５４Ａの経路が長くなると、導電路５４Ａから発生するインピーダンスおよびインダクタンスが大きくなり、電気信号の波形が劣化する恐れがある。更には、波形にノイズが発生する恐れもある。そこで、本形態では、混成集積回路装置６０とコンデンサ５２とを極力接近させて、インピーダンスによる悪影響を小さくしている。

また、混成集積回路装置６０の上部に載置された放熱フィン５３は高温に加熱される。従って、コンデンサ５２と混成集積回路装置６０とが極度に接近すると、放熱フィン５３の放熱によりコンデンサ５２が加熱される恐れがある。そこで、本形態では、混成集積回路装置６０とコンデンサ５２とが離間する距離を１ｃｍから０．５ｃｍ程度に設定している。

図６（Ｂ）の断面図を参照して、混成集積回路装置６０の構成を説明する。混成集積回路装置６０は、アルミニウム等の金属から成る回路基板６１の表面に絶縁層６２を介して導電パターン６３が形成されている。

導電パターン６３には、スイッチング素子６５ＢおよびＩＣ６５Ａが電気的に接続される。スイッチング素子６５Ｂは、図４（Ａ）に示したＸ軸駆動回路２１または電力回収回路２６を構成するスイッチング素子である。また、ＩＣ６５Ａは、これらのスイッチング素子を制御する素子である。高周波で動作して発熱量が大きいスイッチング素子６５Ｂは、ヒートシンクを介して導電パターン６３に固着されても良い。また、回路基板６１を介した放熱が十分であるならば、スイッチング素子６５Ｂを直に導電パターン６３に固着しても良い。

封止樹脂６８は、回路基板６１の裏面を露出させた状態で、回路基板６１の表面および側面を被覆している。また、リード６６は、導電パターン６３に固着されて、封止樹脂６８から外部に導出している。

本発明のプラズマディスプレイの表示パネルを示す図である。 本発明のプラズマディスプレイの電気的構成を示す図である。 本発明の駆動回路および電力回収回路の構成を示す回路図である。 本発明の駆動回路および電力回収回路を説明するための図であり、（Ａ）は回路図であり、（Ｂ）から（Ｈ）は波形図である。 本発明の駆動回路および電力回収回路を構成するスイッチング素子の特性を示すグラフである。 本発明の駆動回路および電力回収回路が組み込まれた回路モジュールを示す図であり、（Ａ）および（Ｂ）は断面図である。 従来の駆動回路および電力回収回路の構成を示す回路図である。 従来の駆動回路および電力回収回路の動作を説明する図であり、（Ａ）は回路図、（Ｂ）は波形図である。

符号の説明

１０ パネル
１１ Ｘ電極
１２ Ｙ電極
１３ 隔壁
１４ アドレス電極
２０ ディスプレイ
２１ Ｘ電極駆動回路
２２ Ｙ電極駆動回路
２３ アドレス電極駆動回路
２４ 走査回路
２５ 制御回路
２６、２７ 電力回収回路
２８ レベルシフト部
Ｑ１〜Ｑ４ スイッチング素子
５０ 回路モジュール
５１ 実装基板
５２ コンデンサ
５３ 放熱フィン
５４ 導電路
６０ 混成集積回路装置
６１ 回路基板
６２ 絶縁層
６３ 導電パターン
６５Ａ スイッチング素子
６５Ｂ ＩＣ
６６ リード

Claims (6)

1. 容量負荷を充電させる第１のスイッチング素子と前記容量負荷を放電させる第２のスイッチング素子とを有する駆動回路により駆動される容量負荷から電力を回収する電力回収回路に於いて、
   前記容量負荷から回収した電力を蓄積するコンデンサと、
   前記コンデンサを放電させる第３のスイッチング素子と、
   前記コンデンサを充電させる第４のスイッチング素子と、
   前記第４のスイッチング素子を制御する制御信号を前記コンデンサの電圧レベルにシフトするレベルシフト部と、を備え、
   前記第４のスイッチング素子の閾値電圧は前記コンデンサの電圧降下の値よりも大きくし、前記第３のスイッチング素子がオンすることにより前記コンデンサの電圧が低下しても、前記第４のスイッチング素子はＯＦＦ動作を保持することを特徴とする電力回収回路。
2. 前記第４のスイッチング素子はＭＯＳＦＥＴまたはＩＧＢＴであり、前記第４のスイッチング素子の電流流出電極が前記コンデンサに接続されることを特徴とする請求項１記載の電力回収回路。
3. 容量負荷を駆動させる駆動回路と、容量負荷から電力を回収する電力回収回路とを具備するプラズマディスプレイに於いて、
   前記駆動回路は、前記容量負荷を充電させる第１のスイッチング素子と、前記容量負荷を放電させる第２のスイッチング素子とを具備し、
   前記電力回収回路は、前記容量負荷から回収した電力を蓄積するコンデンサと、前記コンデンサを放電させる第３のスイッチング素子と、前記コンデンサを充電させる第４のスイッチング素子と、前記第４のスイッチング素子を制御する制御信号を前記コンデンサの電圧レベルにシフトするレベルシフト部とを具備し、
   前記第４のスイッチング素子の閾値電圧は前記コンデンサの電圧降下の値よりも大きくし、前記第３のスイッチング素子がオンすることにより前記コンデンサの電圧が低下しても、前記第４のスイッチング素子はＯＦＦ動作を保持することを特徴とするプラズマディスプレイ。
4. 前記第４のスイッチング素子はＭＯＳＦＥＴまたはＩＧＢＴであり、前記第４のスイッチング素子の電流流出電極が前記コンデンサに接続されることを特徴とする請求項３記載のプラズマディスプレイ。
5. 容量負荷を充電させる第１のスイッチング素子と前記容量負荷を放電させる第２のスイッチング素子とを有する駆動回路により駆動される容量負荷から電力を回収する電力回収回路が組み込まれ、実装基板の表面に固着された混成集積回路装置を具備するプラズマディスプレイ用モジュールに於いて、
   前記電力回収回路は、前記容量負荷から回収した電力を蓄積するコンデンサと、
   前記コンデンサを放電させる第３のスイッチング素子と、前記コンデンサを充電させる第４のスイッチング素子と、前記第４のスイッチング素子を制御する制御信号を前記コンデンサの電圧レベルにシフトするレベルシフト部と、を備え、前記第４のスイッチング素子の閾値電圧は、前記コンデンサの電圧降下の値よりも大きくし、前記第３のスイッチング素子がオンすることにより前記コンデンサの電圧が低下しても、前記第４のスイッチング素子はＯＦＦ動作を保持し、
   前記第３のスイッチング素子および前記第４のスイッチング素子は、前記混成集積回路装置に内蔵され、
   前記コンデンサは、前記実装基板に直に固着され、
   前記実装基板の表面に形成された導電路を介して前記第３のスイッチング素子および前記第４のスイッチング素子と前記コンデンサとを接続することを特徴とするプラズマディスプレイ用モジュール。
6. 前記混成集積回路装置と前記コンデンサとが離間する距離を１ｃｍから０．５ｃｍにすることを特徴とする請求項５記載のプラズマディスプレイ用モジュール。

Images