JP4660987B2 - Current control device of the inductive load - Google Patents

Current control device of the inductive load Download PDF

Info

Publication number
JP4660987B2
JP4660987B2 JP2001198956A JP2001198956A JP4660987B2 JP 4660987 B2 JP4660987 B2 JP 4660987B2 JP 2001198956 A JP2001198956 A JP 2001198956A JP 2001198956 A JP2001198956 A JP 2001198956A JP 4660987 B2 JP4660987 B2 JP 4660987B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
control
current
conversion
converter
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2001198956A
Other languages
Japanese (ja)
Other versions
JP2003017319A (en )
Inventor
博之 伊奈
隆芳 本多
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、誘導性負荷の電流制御装置に関するものである。 The present invention relates to a current control device for inductive load.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
リニアソレノイド等の誘導性負荷に流れる電流をフィードバック(F/B)制御する技術が、例えば特開平11−308107号公報や特開2000−114038号公報に開示されている。 Inductive load flows through the feedback current (F / B) control technique such as a linear solenoid, for example, disclosed in JP-A 11-308107 and JP-2000-114038 JP. そして、上記両公報に記載の装置では、A/D変換器と、コントローラとしてのCPUとを内蔵したリニアソレノイド制御IC(以下単に、制御ICという)により、複数チャンネルのリニアソレノイドの電流制御を行っている。 Then, in the apparatus described in the above two publications, conducted an A / D converter, a linear solenoid control IC with a CPU as a controller (hereinafter simply referred to as control IC), the current control of multiple channel linear solenoid ing.
【0003】 [0003]
例えば、特開平11−308107号公報の装置では、リニアソレノイドと直列に接続された電流検出抵抗の両端の各電圧を、制御IC内の差動増幅器に入力させている。 For example, in the apparatus of JP-A-11-308107 discloses are the voltages across a current sensing resistor to the linear solenoid series, is input to a differential amplifier in the control IC. そして、制御ICでは、CPUが、一定周期の検出タイミング毎に、電流検出手段の検出信号に相当する上記差動増幅器の出力電圧をA/D変換器にA/D変換(デジタル値に変換)させて、その変換されたデジタル値(以下、A/D変換値ともいう)をリニアソレノイドの実電流値(即ち、リニアソレノイドに流れている電流値)として取り込み、更に、その実電流値が目標値となるように、リニアソレノイドへの通電を断続させるスイッチング素子の駆動信号であるPWM(パルス幅変調)信号のデューティ比を制御している。 Then, the control IC, CPU is for each detection timing of the predetermined period, (converted to a digital value) the output voltage of the differential amplifier corresponding to the detection signal from the current detecting means A / D conversion to the A / D converter by, the converted digital value (hereinafter, a / D converted value also referred to as) the actual current value of the linear solenoid (i.e., the current value flowing through the linear solenoid) uptake as further the actual current value is the target value as a controls the duty ratio of a drive signal of the switching element for intermittently energizing the linear solenoid PWM (pulse width modulation) signal.
【0004】 [0004]
また、特開2000−114038号公報の装置では、上記電流検出抵抗の両端の各電圧を、制御IC内のA/D変換器に夫々入力させている。 Further, in the apparatus of JP-2000-114038, the respective voltage across the current detection resistor, thereby respectively input to the A / D converter in the control IC. そして、制御ICでは、CPUが、一定周期の検出タイミング毎に、電流検出手段の検出信号に相当する上記両端の各電圧をA/D変換器に夫々A/D変換させて、その両A/D変換値の差分からリニアソレノイドの実電流値を検出し、その実電流値が目標値となるように、上記PWM信号のデューティ比を制御している。 Then, the control IC, the CPU is, for each detection timing of the predetermined period, the voltages of the two ends corresponding to the detection signal of the current detection means is respectively A / D conversion to the A / D converter, the two A / detecting the actual current value of the linear solenoid from the difference D conversion value, so that the actual current value becomes the target value, and controls the duty ratio of the PWM signal.
【0005】 [0005]
つまり、上記両公報の何れにしても、制御IC内のCPUは、一定周期の検出タイミング毎に、電流検出抵抗(或いは更に差動増幅器)からなる電流検出手段からの検出信号を同制御IC内のA/D変換器にA/D変換させて、そのA/D変換値を取り込むことによりリニアソレノイドの実電流値を検出し、その検出電流値が目標値となるように、スイッチング素子へのPWM信号のデューティ比を決定している。 That is, the In any of the two publications, CPU in the control IC, a constant cycle for each detection timing of the current detection resistor (or further differential amplifier) ​​detects the signal of the same control in the IC from the current sensing means comprising a by a / D conversion to the a / D converter to detect the actual current value of the linear solenoid by incorporating the a / D conversion value, so that the detected current value becomes the target value, to the switching element and it determines the duty ratio of the PWM signal.
【0006】 [0006]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
ここで、特開2000−114038号公報の装置では、制御ICに内蔵されたA/D変換器を、CPUが、エンジンのノック信号(ノックセンサからの信号)や水温信号(冷却水温センサからの信号)等、リニアソレノイドの制御以外の制御を行うのに必要な信号(即ち、リニアソレノイドの実電流値を検出するための信号以外の他の信号)のA/D変換にも共通使用している。 Here, in the apparatus of JP 2000-114038, the A / D converter incorporated in the control IC, CPU is the knock signal (signal from a knock sensor) of the engine or coolant temperature signal (from a cooling water temperature sensor signal) and the like, necessary signals for performing the control other than the control of the linear solenoid (i.e., common use in a / D conversion of other signals) other than the signal for detecting the actual current value of the linear solenoid there.
【0007】 [0007]
しかしながら、近年、リニアソレノイドの制御においては、その制御性能を高めるために、実電流値検出のためのA/D変換及びPWM信号のデューティ比の計算を、より短い周期で行うことが要求されており、しかも、PWM信号のデューティ比を計算するための演算処理も複雑化している。 However, in recent years, the control of the linear solenoid, in order to enhance the control performance, the calculation of the duty ratio of the A / D converter and the PWM signal for the actual current value detected, is required to perform in a shorter period cage, moreover, also processing for calculating the duty ratio of the PWM signal are complicated.
【0008】 [0008]
このため、特開2000−114038号公報に記載の装置のように、制御IC内に1つのCPUを設けたのでは、リニアソレノイドの電流制御と、それ以外の他の制御処理とを、十分に実施することができない状況となっている。 Therefore, as in the device described in JP-A-2000-114038, than providing the one CPU in the control IC, and the current control of the linear solenoid, and other control other processing, sufficiently It has become a situation that can not be carried out.
また、従来より、この種のリニアソレノイドの電流制御装置では、以下のような問題もあった。 Further, conventionally, a current control device of this type of linear solenoid had the following problems.
【0009】 [0009]
まず、この種の装置に用いられるA/D変換器は、コントローラとしてのCPUによりセットされたA/D変換実施時刻になったことを検知すると、電流検出手段からの検出信号をA/D変換して、そのA/D変換が完了したことを、例えば割込要求のかたちでCPUに通知するようになっている。 First, A / D converter used in this type of apparatus, when detecting that a set A / D-converted execution time by the CPU as a controller, a detection signal from the current detecting means A / D converter to, it has become that the a / D conversion is completed, to notify the CPU in the form of, for example, interrupt request.
【0010】 [0010]
そして、CPUは、A/D変換器からの割込要求に応じて起動される割込ルーチンにて、A/D変換器によるA/D変換値を取り込み、そのA/D変換値を用いてPWM信号のデューティ比を計算するための演算処理を行う。 Then, CPU is in the interrupt routine started in response to an interrupt request from the A / D converter, it takes in the A / D conversion value by A / D converter, by using the A / D conversion value It performs arithmetic processing for calculating the duty ratio of the PWM signal. そして、計算したデューティ比をスイッチング素子へのPWM信号に反映させるための処理を行った後、最後にA/D変換器の次のA/D変換実施時刻をセットして、当該割込ルーチンを終了する。 After the calculated duty ratio have been processed to reflect the PWM signal to the switching element, and finally set the next A / D conversion execution time of the A / D converter, the interrupt routine finish.
【0011】 [0011]
尚、次のA/D変換実施時刻は、前回セットしたA/D変換実施時刻に、A/D変換を実施すべき一定周期(つまり、前述の検出タイミングの周期)Tを加算した時刻である。 Incidentally, the next A / D conversion execution time is the last set the A / D conversion execution time, a fixed period should be carried out A / D conversion (i.e., the detection period of the timing described above) is a time obtained by adding the T . また例えば、制御対象のリニアソレノイドが複数ある場合、A/D変換器は、A/D変換実施時刻になったことを検知すると、リニアソレノイド毎に設けられた各電流検出手段からの検出信号を順次A/Dし、全てのA/D変換が終了すると、CPUに割込要求を行う。 Further, for example, if the control target of the linear solenoid is more, A / D converter detects that became A / D conversion execution time, the detection signals from the respective current detecting means provided for each linear solenoid sequentially a / D, when all a / D conversion ends, performs an interrupt request to the CPU.
【0012】 [0012]
例えば図9に例示するように、現在セットされているA/D変換実施時刻が時刻t1であるとする。 For example, as illustrated in FIG. 9, A / D conversion execution time which is currently set to a time t1. この場合、A/D変換器は、時刻t1になると、リニアソレノイド毎に設けられた各電流検出手段からの検出信号を順次A/D変換し、全てのA/D変換が終了すると、CPUに割込要求を行う。 In this case, A / D converter, at time t1, sequentially A / D-converting the detection signal from the current detecting means provided for each linear solenoid, when all A / D conversion ends, the CPU perform an interrupt request. 尚、図9は、制御対象のリニアソレノイドが4個であると共に、A/D変換器は、特開2000−114038号公報の装置と同様に、リニアソレノイド毎に設けられた各電流検出抵抗の両端の各電圧を夫々A/D変換する場合を例示している。 Incidentally, FIG. 9, together with a control target of the linear solenoid is four, A / D converter, as in the apparatus of JP-2000-114038, the respective current detecting resistor provided for each linear solenoid each voltage across exemplifies a case of converting respectively a / D. このため、図9では、A/D変換器が8(=4×2)入力分のA/D変換を行っている。 Therefore, in FIG. 9, A / D converter is subjected to 8 (= 4 × 2) input frequency of the A / D conversion.
【0013】 [0013]
すると、CPUは、A/D変換器からの割込要求に対応した割込ルーチン(以下、F/B制御ルーチンという)にて、A/D変換器によるA/D変換値を取り込み、各リニアソレノイドについて、PWM信号のデューティ比を計算するための演算処理(図9では、「ソレノイドのF/B計算」と記している)を行う。 Then, CPU an interrupt routine corresponding to the interrupt request from the A / D converter (hereinafter, referred to as F / B control routine) at captures the A / D conversion value by A / D converters, each linear for solenoid, it performs arithmetic processing for calculating the duty ratio of the PWM signal (in FIG. 9, labeled "F / B calculation of solenoid"). そして、その計算したデューティ比をスイッチング素子へのPWM信号に反映させる処理を行った後、時刻t1に上記一定周期Tを加算した時刻t2を、次のA/D変換実施時刻としてセットし、当該ルーチンを終了する。 Then, after the process to reflect the calculated duty ratio to PWM signal to the switching element, the time t2 obtained by adding the predetermined period T to the time t1, is set as the next A / D conversion execution time, the to end the routine.
【0014】 [0014]
このため、正常であれば、時刻t2になると、再び、A/D変換器が各電流検出手段からの検出信号を順次A/D変換し、その後、上述の動作が繰り返されることとなる。 Therefore, if normal, at time t2, again, A / D converter sequentially A / D converting the detection signal from the current detecting means, then, so that the above-described operation is repeated.
ここで、例えば、A/D変換器がCPUに割込要求を行っても、そのときにCPUが優先度の高い他の処理を実行していたならば、図9にて時刻t2〜t3間の右方向の実線矢印で示すように、CPUがF/B制御ルーチンを開始するのが遅れる。 Here, for example, even if the interrupt request A / D converter to the CPU, if the CPU was executing other processing high priority at that time, between the time t2~t3 in FIG as shown in the right direction of the solid arrow, CPU is delayed to start the F / B control routine.
【0015】 [0015]
そして、A/D変換器がA/D変換を開始してからCPUが少なくとも上記演算処理(ソレノイドのF/B計算)を終えるまでの時間が、検出タイミングの周期Tを越えてしまうと、その回のF/B制御ルーチンで次のA/D変換実施時刻をセットするタイミングが、そのセットしようとしているA/D変換実施時刻(図9の例では時刻t3)よりも遅れてしまう。 When the A / D converter is time from the start of the A / D conversion until the CPU completes at least the arithmetic processing (F / B calculation of the solenoid), exceeds the period T of the detection timing, the the timing for setting the next a / D conversion execution time in the F / B control routine gyrus, delayed than trying its set are a / D conversion execution time (time t3 in the example of FIG. 9).
【0016】 [0016]
すると、A/D変換器は、本来のA/D変換実施時刻t3よりも遅れたタイミング(つまり、次のA/D変換実施時刻がセットされた時点)でA/D変換を開始することとなる。 Then, A / D converter, and initiating the original A / D conversion execution time t3 timing later than (i.e., when the next A / D conversion execution time is set) by the A / D converter Become.
そして、このようなA/D変換の開始遅れが発生すると、リニアソレノイドの制御を一定時間T毎に正確に実施することができなくなり、制御性能が悪化してしまう。 When the starting delay of such A / D conversion occurs, it becomes impossible to accurately implement the control of the linear solenoid at predetermined time intervals T, the control performance is deteriorated.
【0017】 [0017]
本発明は、上記各問題に鑑みなされたものであり、誘導性負荷の電流制御装置の制御性能を低コストで向上させることを目的としている。 The present invention has been made in view of the above problems, it is an object to improve the control performance of the current control device of the inductive load at a low cost.
【0018】 [0018]
【課題を解決するための手段及び発明の効果】 [Effect of the unit and the invention for solving the problems]
上記目的を達成するためになされた請求項1に記載の誘導性負荷の電流制御装置は、従来装置と同様に、誘導性負荷に流れる電流を制御するために所定周期のPWM信号で駆動されるスイッチング手段と、誘導性負荷に流れる電流に応じた検出信号を出力する電流検出手段と、A/D変換器と、電流コントローラとを備えている。 Current control device of the inductive load as claimed in claim 1 which has been made in order to achieve the above object, as in the conventional device, is driven by the PWM signal of a predetermined cycle to control the current flowing through the inductive load comprises a switching means, a current detecting means for outputting a detection signal corresponding to the current flowing through the inductive load, an a / D converter, and a current controller. そして、電流コントローラは、一定周期の検出タイミング毎に、電流検出手段からの検出信号を前記A/D変換器にデジタル値へと変換(A/D変換)させて、該デジタル値を取り込むことにより誘導性負荷に流れる電流を検出し、その検出電流値が目標値となるように、スイッチング手段へのPWM信号のデューティ比を制御する。 The current controller, for each detection timing of the predetermined period, and is converted into a digital value a detection signal from the current detecting means to the A / D converter (A / D conversion), by incorporating the digital value detecting a current flowing through the inductive load, the detected current value so that a target value, controls the duty ratio of the PWM signal to the switching means.
【0025】 [0025]
また、 A/D変換器は、電流コントローラによりセットされたA/D変換実施時刻になったことを検知すると、電流検出手段からの検出信号をデジタル値に変換して、その変換が完了したことを電流コントローラに通知する。 Further, A / D converter detects that became A / D conversion execution time which is set by the current controller converts the detection signal from the current detecting means into a digital value, that the conversion is complete and it notifies to the current controller. そして、電流コントローラは、A/D変換器からの上記通知を受けると、A/D変換器によりA/D変換された検出信号のデジタル値を取り込み、そのデジタル値を用いてPWM信号のデューティ比を計算するための演算処理を行うと共に、A/D変換器の次のA/D変換実施時刻をセットする。 The current controller, when receiving the notification from the A / D converter, takes in the digital value of the A / D converted detected signals by the A / D converter, the duty ratio of the PWM signal by using the digital value performs arithmetic processing for calculating, set next a / D conversion execution time of the a / D converter.
【0026】 [0026]
ここで、電流コントローラが、比較的時間のかかるデューティ比計算用の演算処理を行ってから、A/D変換器の次のA/D変換実施時刻をセットするようにすると、図9を用いて述べた問題が生じる。 Here, the current controller, after performing the processing of such duty ratio for the calculation of the relatively time and so as to set the next A / D conversion execution time of the A / D converter, with reference to FIG. 9 It mentioned problems. 即ち、電流コントローラがA/D変換器からの通知を受けて処理を開始するまでに遅れが生じるなどして、A/D変換器がA/D変換を開始してから電流コントローラが演算処理を終えるまで時間が、検出タイミングの周期Tを越えてしまうと、次のA/D変換実施時刻のセットが、そのA/D変換実施時刻よりも後になってしまい、その結果、A/D変換器が本来のA/D変換実施時刻よりも遅れたタイミングで次のA/D変換を開始して、制御性能の悪化を招いてしまう。 That is, such a delay current controller before starting the process receives notification from the A / D converter occurs, the current controller from the A / D converter starts to A / D conversion operation processing time to finish is, if exceeds the period T of the detection timing, the next set of a / D conversion execution time is longer, later than the a / D conversion execution time, as a result, a / D converter There start the next a / D conversion at a timing delayed from the original a / D conversion execution time, which leads to deterioration of the control performance.
【0027】 [0027]
そこで特に、請求項の電流制御装置において、電流コントローラは、A/D変換器からの上記通知を受けて、そのA/D変換器によりA/D変換されたデジタル値を取り込んだ後、まず、A/D変換器の次のA/D変換実施時刻をセットし、その後、デューティ比計算用の演算処理を行うようにしている。 Therefore, especially, the current control device according to claim 1, current controller receives the above notification from the A / D converter, after capturing the A / D converted digital value by the A / D converter, first sets the following a / D conversion execution time of the a / D converter, then, is to perform the calculation processing for calculating the duty ratio.
【0028】 [0028]
このような請求項の電流制御装置によれば、電流コントローラがA/D変換器からの通知を受けて処理を開始するまでに遅れが生じたり、電流コントローラが行う演算処理が複雑化されるなどして、A/D変換器がA/D変換を開始してから電流コントローラが演算処理を終えるまで時間が、検出タイミングの周期Tを越えたとしても、次のA/D変換実施時刻のセットを、そのA/D変換実施時刻よりも前に行うことができるようになる。 According to such a current control device according to claim 1, processing the current controller or delay occurs before starting the process receives notification from the A / D converter, a current controller performs is complicated and the like, the time from the a / D converter to a / D conversion starts until the current controller has finished calculation processing, even beyond the period T of the detection timing, the next a / D conversion execution time a set, it is possible to perform before that a / D conversion execution time. よって、A/D変換の開始遅れ及びそれによる制御性能の悪化を防ぐことができる。 Therefore, it is possible to prevent deterioration of the starting delay and control performance due to its A / D conversion.
【0029】 [0029]
よって、請求項の電流制御装置によれば、その装置の制御性能をコストアップを招くことなく向上させることができる。 Therefore, according to the current control device according to claim 1, it can be improved without increasing the cost of the control performance of the device.
電流コントローラは、プログラムに従い動作するCPUで構成しても、固定の動作を行う論理集積回路(所謂ハードウエアロジック回路)で構成しても良い The current controller, be constituted by a CPU that operates according to a program, it may be constituted by a logic integrated circuit which performs the operation of the fixed (so-called hardware logic circuitry).
【0030】 [0030]
また、電流コントローラは、検出タイミング毎の1回の検出電流値を用いてF/B計算(つまり、PWM信号のデューティ比を計算するための演算処理)を実施するように構成しても良いし、複数回の検出電流値の平均値を用いて、F/B計算を実施するようにしても良い。 The current controller, F / B calculation by using one of the detected current value of each detection timing (i.e., the processing for calculating the duty ratio of the PWM signal) may be configured to implement , using the average value of the plurality of detected current values ​​may be carried out F / B calculation.
【0031】 [0031]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明が適用された実施形態の電子制御装置について、図面を用いて説明する。 Hereinafter, an electronic control device of the embodiment to which the present invention is applied will be described with reference to the drawings.
まず図1は、本実施形態の電子制御装置(以下、ECUという)1の構成を表すブロック図である。 First, FIG. 1, the electronic control device of this embodiment is a block diagram representing a configuration (hereinafter, referred to as ECU).
【0032】 [0032]
本実施形態のECU1は、自動車に搭載されたエンジンを目標状態に制御するものであり、そのために、少なくとも、エンジンに設けられた複数(本実施形態では4個)のリニアソレノイドL1〜L4(図ではL1のみ示す)を各々に通電制御する。 ECU1 of the present embodiment is configured to control the engine mounted on a vehicle to a target state, in order that, at least, the linear solenoid L1 to L4 (Figure plurality provided in the engine (four in this embodiment) in showing only L1) is energized to respectively.
【0033】 [0033]
そして、このECU1には、リニアソレノイドL1〜L4の通電制御を主な目的として構成された制御IC2と、エンジンコントロール用のホストCPU3とが備えられており、制御IC2は、ホストCPU3にて演算された各リニアソレノイドL1〜L4に流すべき電流を表すデータ(目標電流値)に従って、各リニアソレノイドL1〜L4に流れる電流をフィードバック制御する。 Then, this ECU 1, a control IC2 configured energization control as the main purpose of the linear solenoid L1 to L4, is provided with a host CPU3 for engine control, control IC2 is computed by the host CPU3 in accordance with the data representative of the current to be supplied to each of the linear solenoid L1 to L4 (target current value) was, feedback control of the current flowing through the linear solenoid L1 to L4.
【0034】 [0034]
ここで、制御IC2は、電流コントローラとしての制御CPU4と、第2のコントローラとしての汎用CPU5と、A/D変換器6と、そのA/D変換器6のA/D変換結果が格納されると共に、制御CPU4及び汎用CPU5からアクセス可能なA/Dデータ受渡用のRAM7と、ホストCPU3と当該IC2とのインターフェースであって、ホストCPU3のRAM7へのアクセスを可能にすると共に、ホストCPU3と制御CPU4及び汎用CPU5との間のデータ転送を実現するダイレクト・メモリ・アクセス回路(DMA)8とを備えている。 Here, the control IC2 includes a control CPU4 as a current controller, a general-purpose CPU5 as a second controller, an A / D converter 6, the A / D conversion result of the A / D converter 6 is stored with the control from the control CPU4 and universal CPU5 the RAM7 for reachable a / D data transfer, an interface between the host CPU3 and the IC 2, thereby allowing access to RAM7 host CPU3, a host CPU3 and a direct memory access circuit (DMA) 8 to implement the data transfer between the CPU4 and general CPU 5.
【0035】 [0035]
更に、制御IC2は、各リニアソレノイドL1〜L4をデューティ制御するためのPWM信号PWM1〜PWM4を夫々生成して出力するPWM信号出力回路9と、PWM信号出力回路9がPWM信号PWM1〜PWM4を生成するために用いるPWMデータ(PWM指示値)が、制御CPU4によって格納されるPWMデータ受渡用のレジスタ10と、制御CPU4,汎用CPU5,及びA/D変換器6が時間を計測するために共用するフリーランタイマ11と、当該IC2の外部に設けられる発振子12に接続されて所定周波数(本実施形態では例えば20MHz)のクロック信号CK1を出力すると共に、そのクロック信号CK1を内蔵の分周器13aで分周した分周信号CK2(本実施形態では例えば10MHz)も出力する発振回 Furthermore, the control IC2 includes a PWM signal output circuit 9 for outputting a PWM signal PWM1~PWM4 respectively generate and to duty control the respective linear solenoid L1 to L4, the PWM signal output circuit 9 generates a PWM signal PWM1~PWM4 PWM data (PWM instruction value) to be used for is a register 10 for PWM data transfer being stored by the control CPU 4, the control CPU 4, universal CPU5 and a / D converter 6, is shared in order to measure the time free run timer 11, with being connected to an oscillator 12 which is provided outside of the IC 2 (in this embodiment for example 20 MHz) a predetermined frequency and outputs a clock signal CK1 of the frequency divider 13a of the internal and the clock signal CK1 oscillation times (in this embodiment for example, 10 MHz) in the frequency division signal CK2 which is divided also outputs 13(クロック源に相当)とを備えている。 13 and a (corresponding to a clock source).
【0036】 [0036]
そして、本実施形態において、制御CPU4と汎用CPU5との各々には、発振回路13からのクロック信号CK1が動作クロックとして供給され、A/D変換器6とPWM信号出力回路9とフリーランタイマ11との各々には、発振回路13内の分周器13aから出力される分周信号CK2が動作クロックとして供給される。 Then, in the present embodiment, each of the control CPU4 and the general-purpose CPU 5, the clock signal CK1 from the oscillation circuit 13 is supplied as an operation clock, A / D converter 6 and the PWM signal output circuit 9 and the free run timer 11 each of the frequency dividing signal CK2 outputted from the frequency divider 13a in the oscillation circuit 13 is supplied as an operating clock.
【0037】 [0037]
また、制御IC2には、制御CPU4が実行するプログラムなどが格納されたROM14と、制御CPU4が処理の実行に用いるRAM15と、汎用CPU5が実行するプログラムなどが格納されたROM16と、汎用CPU5が処理の実行に用いるRAM17とが備えられている。 Further, the control IC2 includes a ROM14 the programs that control CPU4 to be executed is stored, and RAM15 control CPU4 are used in the execution of the processing, the ROM16 of programs to generic CPU5 executes is stored, generic CPU5 process used in the execution RAM17 and are provided. 尚、2つのROM14,16及び2つのRAM15,17を設ける代わりに、図2に示す如く、制御CPU4と汎用CPU5とが、1つのROM18及びRAM19を共用するように構成しても良い。 Instead of providing two ROM14,16 and two RAM15,17, as shown in FIG. 2, the control CPU4 and generic CPU5, may be configured to share one ROM18 and RAM 19.
【0038】 [0038]
このような制御IC2において、制御CPU4は、各リニアソレノイドL1〜L4をデューティ制御するためのPWM信号PWM1〜PWM4のデューティ比を定期的に計算し、その計算結果をPWMデータ(PWM指示値)としてPWMデータ受渡用のレジスタ10に格納する。 In such a control IC 2, the control CPU4 are each linear solenoid L1~L4 periodically calculates the duty ratio of the PWM signal PWM1~PWM4 for duty control, the calculation result as the PWM data (PWM instruction value) stored in the register 10 for PWM data transfer. PWMデータは、PWM信号の1周期時間を表す周期データと、PWM信号の1周期内に該PWM信号をアクティブレベル(リニアソレノイドに通電する方のレベルであり、本実施形態ではハイレベル)に保持すべきオン時間を表すオン時間データとからなっている。 PWM data, the period data representing a period time of the PWM signal, (a level of the person to be supplied to the linear solenoid, the high level in this embodiment) active level the PWM signal within one period of the PWM signal retained in It is made up of the on-time data representing the should do on time.
【0039】 [0039]
そして、PWM信号出力回路9は、レジスタ10から各リニアソレノイドL1〜L4に対するPWMデータを定期的に読み込み、その各PWMデータが示すデューティ比のPWM信号PWM1〜PWM4を夫々生成して出力する。 Then, the PWM signal output circuit 9 periodically reads PWM data from the register 10 for each of the linear solenoid L1 to L4, and outputs a PWM signal PWM1~PWM4 duty ratio indicated by the respective PWM data respectively generated by.
具体的に説明すると、PWM信号出力回路9は、出力する各PWM信号PWM1〜PWM4について、そのPWM信号の周期を、該当するPWMデータの周期データが示す周期に設定すると共に、その周期中に、該当するPWMデータのオン時間データが示す時間だけ、そのPWM信号の出力レベルをアクティブレベル(ハイレベル)にすることにより、各PWM信号PWM1〜PWM4を、該当するPWMデータが示すデューティ比の信号にする。 In detail, the PWM signal output circuit 9 for each PWM signal PWM1~PWM4 outputs, the period of the PWM signal, and sets the period indicated by the period data of the corresponding PWM data, during the period, only time indicated by the corresponding PWM data on-time data, the output level of the PWM signal by an active level (high level), the respective PWM signals PWM1~PWM4, the signal having a duty ratio indicated by the corresponding PWM data to.
【0040】 [0040]
尚、このようなPWM信号出力回路については、例えば特開平11−308107号公報や特開2000−116182号公報に詳しく記載されている。 Incidentally, For such a PWM signal output circuit, for example, described in detail in JP-A-11-308107 and JP-2000-116182 JP. また、本実施形態において、PWM信号PWM1〜PWM4の周期は一定であり、PWMデータ中の周期データは変更されないため、以下の説明において、PWMデータとは、上記オン時間データのことを指すものとする。 Further, in the present embodiment, the period of the PWM signal PWM1~PWM4 is constant, since the cycle data in the PWM data is not changed, in the following description, the PWM data, and that refers to the on-time data to.
【0041】 [0041]
一方、DMA8は、ホストCPU3に内蔵されたRAMから各リニアソレノイドL1〜L4の目標電流値を読み込み、制御CPU4に入力させる。 Meanwhile, DMA8 reads the target current value of the linear solenoid L1~L4 from the RAM built in the host CPU 3, is inputted to the control CPU 4.
また、本実施形態のECU1において、電流制御の対象となるリニアソレノイドL1は、バッテリの正極(電源電圧+B)からバッテリの負極(グランド)に至る通電経路中に配置されている。 Further, in the ECU1 of the present embodiment, the linear solenoid L1 to be the current control is arranged in a current path from the battery of the positive electrode (source voltage + B) to the negative pole of the battery (ground). そして、その通電経路におけるリニアソレノイドL1の電源電圧+B側には、所謂ハイサイドスイッチとしてのPチャンネルMOSFET(スイッチング手段に相当し、以下単にFETという)21が設けられており、更に、そのFET21のゲートには、エミッタがグランドに接続されたNPNトランジスタ22のコレクタが接続されている。 Then, the power supply voltage + B side of the linear solenoid L1 is in the current path, (corresponds to the switching means, simply referred to as FET hereinafter) P-channel MOSFET as a so-called high-side switches and 21 are provided, further, the FET21 the gate, the collector of the NPN transistor 22 is connected to the emitter is connected to ground.
【0042】 [0042]
NPNトランジスタ22は、FET21のゲートを接地することにより、該FET21をオンさせるためのものであり、このNPNトランジスタ22のベースには、PWM信号出力回路9からリニアソレノイドL1通電用のPWM信号PWM1が入力される。 NPN transistor 22, by grounding the gate of the FET 21, is intended to turn on the FET 21, to the base of the NPN transistor 22, the PWM signal PWM1 of the linear solenoid L1 for energization from the PWM signal output circuit 9 It is input.
【0043】 [0043]
このため、NPNトランジスタ22及びFET21は、PWM信号PWM1がハイレベルであるときに、オン状態となって、バッテリからリニアソレノイドL1への通電経路を導通させ、逆に、PWM信号PWM1がローレベルであるときに、オフ状態となり、リニアソレノイドL1への通電経路を遮断する。 Thus, NPN transistors 22 and FET21, when PWM signal PWM1 is high, in the ON state, to conduct current path from the battery to the linear solenoid L1, conversely, the PWM signal PWM1 is low level in some case, it turned off, to cut off the current path to the linear solenoid L1.
【0044】 [0044]
そして、リニアソレノイドL1が接続されるFET21のドレインとグランドとの間には、リニアソレノイドL1のフライバックエネルギーを吸収するためのダイオード23が、アノードをグランド側にして接続されている。 Further, between the drain and ground FET21 linear solenoid L1 is connected, a diode 23 for absorbing the flyback energy of the linear solenoid L1 is connected to the anode to the ground.
尚、図示は省略しているが、他の3つのリニアソレノイドL2〜L4についても、リニアソレノイドL1と同様のスイッチング素子(NPNトランジスタ22及びFET21)とダイオード23とが夫々設けられており、PWM信号出力回路9から出力されるPWM信号PWM2〜PWM4に従い、各スイッチング素子がオン・オフして、各リニアソレノイドL2〜L4に流れる電流がデューティ制御されるようになっている。 Incidentally, although not shown, for the other three linear solenoid L2 to L4, a diode 23 Togaotto s provided similar switching element linear solenoid L1 (NPN transistor 22 and FET 21), PWM signal according PWM signal PWM2~PWM4 output from the output circuit 9, each switching element is turned on and off, current flowing through the linear solenoid L2~L4 is adapted to be duty-controlled.
【0045】 [0045]
そして更に、リニアソレノイドL1のグランド側には、電流検出手段としての電流検出抵抗R1が設けられている。 And further, the ground side of the linear solenoid L1 is a current detection resistor R1 as a current detection means is provided. つまり、電源電圧+Bだけ電位差のある通電経路中に、スイッチング手段としてのFET21と、誘導性負荷としてのリニアソレノイドL1と、電流検出抵抗R1とが、直列に接続されている。 That is, in the current path with a potential difference by a power supply voltage + B, and FET21 as a switching means, a linear solenoid L1 as an inductive load, and a current detecting resistor R1, are connected in series.
【0046】 [0046]
このため、電流検出抵抗R1の両端α1,β1には、リニアソレノイドL1に流れる電流に応じた検出信号としての電圧が発生することとなる。 Therefore, both ends α1 of the current detecting resistor R1, the β1 becomes the voltage as a detection signal corresponding to the current flowing through the linear solenoid L1 is generated. 尚、電流検出抵抗R1の両端α1,β1の電圧波形は図7のようになり、高圧側(H側)の端子α1の電圧波形は、勿論、低圧側(L側)の端子β1の電圧波形よりも大きく変動する。 Both ends α1 of the current detecting resistor R1, the voltage waveform of β1 is shown in Figure 7, the voltage waveform of the terminal α1 of the high-pressure side (H-side), of course, the voltage waveform of the terminal β1 low pressure side (L side) to fluctuate more than.
【0047】 [0047]
また、本ECU1において、電流検出抵抗R1の両端α1,β1は、入力保護抵抗A1,B1を介して、制御IC2に接続されている。 Further, in this ECU 1, both ends α1 of the current detection resistor R1, .beta.1, via an input protection resistor A1, B1, is connected to the control IC 2.
そして、電流検出抵抗R1の両端α1,β1の各電圧は、制御IC2に内蔵された同一構成のレベルシフト回路(入力電圧を所定電圧だけシフトさせて出力する回路)C1,D1を介して、制御IC2内のマルチプレクサ(MPX)24に入力され、更に、そのマルチプレクサ24を介してA/D変換器6に入力される。 Both ends α1 of the current detecting resistor R1, the voltage of the β1 through the same level shift circuit configuration (the input voltage is shifted by a predetermined voltage circuit for outputting) C1, D1, which is incorporated in the control IC 2, the control It is input to the multiplexer (MPX) 24 in the IC 2, and is further input to the a / D converter 6 via the multiplexer 24.
【0048】 [0048]
尚、図示は省略しているが、本ECU1には、他の3つのリニアソレノイドL2〜L4についても、上記電流検出抵抗R1と同様の電流検出抵抗R2〜R4と、上記入力保護抵抗A1,B1と同様の入力保護抵抗A2,B2〜A4,B4とが夫々設けられている。 Incidentally, although not shown, the present ECU1 is for the other three linear solenoid L2 to L4, and the current detecting resistor R1 and similar current sensing resistor R2 to R4, the input protection resistor A1, B1 similar input protection resistor and A2, B2~A4, B4 Togaotto people is provided. また、制御IC2の内部においても、他の3つのリニアソレノイドL2〜L4に対応して、上記レベルシフト回路C1,D1と同様のレベルシフト回路C2,D2〜C4,D4が夫々設けられている。 Further, even inside the control IC 2, in correspondence with the other three linear solenoid L2 to L4, the level shift circuit C1, D1 and the same level shift circuit C2, D2~C4, D4 are provided respectively.
【0049】 [0049]
更に、制御IC2内のマルチプレクサ24には、ノックセンサ,冷却水温センサ,吸気温センサ,及び空燃比センサ等の各種センサからのアナログ信号も入力されている。 Further, the multiplexer 24 in the control IC 2, a knock sensor, coolant temperature sensor, intake air temperature sensor, and also the analog signals from various sensors such as the air-fuel ratio sensor is input. そして、マルチプレクサ24を制御することにより、4つの電流検出抵抗R1〜R4の両端の各電圧と、上記各種センサからの信号とを、択一的にA/D変換器6へ入力させることができるようになっている。 By controlling the multiplexer 24, it is possible to input the respective voltages across the four current detecting resistor R1 to R4, and the signals from the various sensors, to alternatively the A / D converter 6 It has become way.
【0050】 [0050]
このため、A/D変換器6は、制御CPU4と汎用CPU5との各々からの要求に応じて、上記4つの電流検出抵抗R1〜R4の両端の各電圧と、上記各種センサからの信号との何れかを、マルチプレクサ24を介して択一的に取り込み、その取り込んだ信号をデジタル値に変換(A/D変換)して、該デジタル値(A/D変換結果)をA/Dデータ受渡用のRAM7に格納する。 Therefore, A / D converter 6 in response to a request from each of the control CPU4 and the general-purpose CPU 5, and the voltage across the four current detecting resistor R1 to R4, the signal from the various sensors one, via the multiplexer 24 alternatively uptake, the accepted signal is converted into a digital value (a / D conversion), the digital value (a / D conversion result) to a / D data transfer stores of the RAM7.
【0051】 [0051]
次に、本ECU1の各部の動作について、更に詳しく説明する。 Next, the operation of each part of the ECU 1, will be described in more detail.
まず、制御IC2内の制御CPU4は、図3にて「ソレノイドのA/D」と記した2段目に示すように、一定周期T(本実施形態では100μs)の検出タイミング毎に、上記4つの電流検出抵抗R1〜R4の両端の各電圧をA/D変換器6にA/D変換させる。 First, the control CPU4 in the control IC2, as shown in the second row labeled "solenoid A / D" in FIG. 3, for each detection timing of the predetermined period T (100 [mu] s in the present embodiment), the 4 One of the voltages across the current sensing resistor R1~R4 to a / D conversion to the a / D converter 6.
【0052】 [0052]
尚、図3において、「R1H」は、リニアソレノイドL1に対応した電流検出抵抗R1の高圧側の端子α1の電圧をA/D変換している期間を表し、「R1L」は、同電流検出抵抗R1の低圧側の端子β1の電圧をA/D変換している期間を表している。 In FIG. 3, "R1H" is a high-side voltage terminal α1 of the current detection resistor R1 which corresponds to the linear solenoid L1 represents a period in which converter A / D, "R1L" is the current sensing resistor the low-pressure-side voltage of terminal β1 of R1 represents a period that is converted a / D. 同様に、図3における「R2H」,「R3H」,「R4H」は、リニアソレノイドL2〜L4の各々に対応した各電流検出抵抗R2〜R4の高圧側の端子の電圧を夫々A/D変換している期間を表しており、図3における「R2L」,「R3L」,「R4L」は、上記各電流検出抵抗R2〜R4の低圧側の端子の電圧を夫々A/D変換している期間を表している。 Similarly, "R2H", "R3H", "R4H" in FIG. 3, the voltage of the high voltage side terminal of each current detection resistor R2~R4 corresponding to each of the linear solenoid L2~L4 each A / D conversion represents a by which time, "R2L" in FIG. 3, "R3L", "R4L" is a period during which the voltage is converted respectively a / D of low-side terminal of each current detection resistor R2~R4 it represents. つまり、A/D変換器6は、電流検出抵抗R1〜R4の両端の各電圧を、R1の高圧側→R1の低圧側→R2の高圧側→R2の低圧側→R3の高圧側→R3の低圧側→R4の高圧側→R4の低圧側、の順にA/D変換する。 That, A / D converter 6 is the voltages across the current sensing resistor R1 to R4, the high-pressure side → R3 of the low-pressure side → R3 of the high-pressure side → R2 of the low-pressure side → R2 of the high-pressure side → R1 in R1 the low pressure side of the high pressure side → R4 of the low-pressure side → R4, a / D conversion in the order of. また、電流検出抵抗R1〜R4の各電圧をA/D変換する周期Tは、図7に示すように、PWM信号PWM1〜PWM4の周期に比べて十分に短い時間となっている。 The period T of the respective voltage A / D conversion of the current detection resistor R1~R4, as shown in FIG. 7, and has a sufficiently short time compared to the period of the PWM signal PWM1~PWM4.
【0053】 [0053]
そして、制御CPU4は、A/D変換器6が上記各電圧についてのA/D変換を完了して、そのA/D変換結果をA/Dデータ受渡用のRAM7に格納すると、図3にて「ソレノイドのF/B計算」と記した5段目に示すように、そのタイミングで起動される割込ルーチンにより、RAM7から電流検出抵抗R1〜R4の両端の各電圧のA/D変換値を取り込むと共に、そのA/D変換値を用いて各リニアソレノイドL1〜L4に対するPWM信号PWM1〜PWM4のデューティ比を計算し、その計算結果に応じたPWMデータをPWMデータ受渡用のレジスタ10に格納する。 The control CPU4, when A / D converter 6 has completed the A / D conversion for each voltage, and stores the A / D conversion result RAM7 for A / D data transfer, in FIG. 3 as shown in the fifth row labeled "F / B calculation solenoid", the interrupt routine started at that timing, the a / D conversion value of the voltage across the current detection resistor R1~R4 from RAM7 fetches, calculates the duty ratio of the PWM signal PWM1~PWM4 for each of the linear solenoid L1~L4 using the a / D conversion value, and stores the PWM data corresponding to the calculation result in the register 10 for PWM data transfer .
【0054】 [0054]
具体的に説明すると、A/D変換器6は、電流検出抵抗R1〜R4の両端の各電圧をA/D変換すべき時刻(A/D変換実施時刻)が、制御CPU4からのA/D変換要求によってセットされるようになっており、そのセットされたA/D変換実施時刻になったことをフリーランタイマ11の値に基づき検知すると、マルチプレクサ24を制御して、電流検出抵抗R1〜R4の両端の各電圧を上記の順に取り込んで夫々A/D変換すると共に、その各A/D変換値をRAM7に格納する。 To be more specific, A / D converter 6, a current detection resistor R1~R4 across the voltage A / D conversion to be time of (A / D conversion performed time), A / D from the control CPU4 is adapted to be set by the conversion request, when detecting based that has become the set has been a / D conversion execution time to a value of the free run timer 11, and controls the multiplexer 24, a current detection resistor R1~ each voltage across R4 as well as takes in each a / D conversion in the above order, and stores the respective a / D conversion value in RAM 7. そして、8(=4×2)個全てのA/D変換値をRAM7に格納し終えると、制御CPU4へ、A/D変換の完了を示す通知として、割込要求を出すようになっている。 When the 8 (= 4 × 2) pieces all the A / D conversion value finishes stored in RAM 7, the control to the CPU 4, a notification indicating the completion of the A / D conversion, so that the issue of the interrupt request .
【0055】 [0055]
そこで、制御CPU4は、図4に示すように、A/D変換器6からの上記割込要求に応答して起動される割込ルーチンにて、まず、レジスタ値の退避(所謂スタック)を行い(S110)、次のS120で、RAM7からA/D変換器6によりA/D変換された4ch分のA/D変換値を取り込む。 Therefore, the control CPU4, as shown in FIG. 4, in the interrupt routine started in response to the interrupt request from the A / D converter 6, first performs saving of the register value (so-called stack) (S110), at the next S120, fetches the a / D conversion value of 4ch fraction is a / D converted by the a / D converter 6 from the RAM 7. 尚、4ch分のA/D変換値とは、4つのリニアソレノイドL1〜L4に夫々対応した各電流検出抵抗R1〜R4の両端の各電圧のA/D変換値であり、合計8個のA/D変換値である。 Note that the 4ch fraction of A / D conversion value is A / D converted value of the voltage across the current detection resistor R1~R4 that respectively correspond to the four linear solenoid L1 to L4, a total of eight A / a D conversion value.
【0056】 [0056]
そして、制御CPU4は、次のS130にて、A/D変換器6に対して次のA/D変換要求をかける。 The control CPU4, at the next S130, applying a next A / D conversion request to the A / D converter 6. 即ち、前回セットしたA/D変換実施時刻に、A/D変換を実施すべき一定周期(前述の検出タイミングの周期)Tを加算した時刻を、次のA/D変換実施時刻としてセットする。 That is, the last set the A / D conversion execution time, the time obtained by adding the A / D conversion constant cycle should be performed (period of the detection timing described above) T, it is set as the next A / D conversion execution time.
【0057】 [0057]
その後、制御CPU4は、続くS140にて、各リニアソレノイドL1〜L4の目標電流値をホストCPU3からDSP8を介して取り込み、上記S120で取り込んだA/D変換値を用いて、各リニアソレノイドL1〜L4に流れる電流値をホストCPU3からの目標電流値に制御するための、PWM信号PWM1〜PWM4のデューティ比を計算する。 Thereafter, the control CPU4, at subsequent S140, the target current value of the linear solenoid L1~L4 uptake via DSP8 from the host CPU 3, using the accepted A / D converted value at the S120, the linear solenoid L1~ for controlling a current value to the target current value from the host CPU3 flowing through L4, computes the duty ratio of the PWM signal PWM1~PWM4. そして、次のS150にて、S140での計算結果に応じた各リニアソレノイドL1〜L4毎のPWMデータを、PWMデータ受渡用のレジスタ10に格納し、最後のS160にて、レジスタ値を復帰させた後、当該割込ルーチンを終了する。 Then, at the next S150, the PWM data for each linear solenoid L1~L4 in accordance with the calculation results in S140, and stored in a register 10 for PWM data transfer at the end of S160, to return the register value after ends the interrupt routine.
【0058】 [0058]
このため、A/D変換器6がリニアソレノイドL1〜L4に関するA/D変換(即ち、電流検出抵抗R1〜R4の両端の各電圧のA/D変換)を行うタイミングと、制御CPU4が図4の割込ルーチンを実行するタイミングは、図5のようになる。 Therefore, A / D converter A / D converter 6 relates to a linear solenoid L1 to L4 (i.e., A / D conversion of the voltages across the current sensing resistor R1 to R4) and timing of the control CPU4 Figure 4 the timing for executing the interrupt routine is as shown in FIG. 尚、図5の1段目における各□印は、図3の2段目と同様に、A/D変換器6が電流検出抵抗R1〜R4の両端の各電圧の何れかを夫々A/D変換している期間を示しており、図5の2段目における各□印は、制御CPU4が図4のS140でPWM信号PWM1〜PWM4のうちの何れかのデューティ比を夫々計算してる期間を示している。 Note that each symbol □ in the first stage of FIG. 5, like the second stage of FIG. 3, A / D converter 6 s each one of the voltage across the current detecting resistor R1 to R4 A / D It shows a period in which conversion, the symbol □ in the second stage of FIG. 5, one of the period in which each calculate the duty ratio of the PWM signal PWM1~PWM4 control CPU4 is in S140 of FIG. 4 shows.
【0059】 [0059]
即ち、図5に例示するように、現在セットされているA/D変換実施時刻が時刻t1であるとする。 That is, as illustrated in FIG. 5, A / D conversion execution time which is currently set to a time t1. この場合、A/D変換器6は、時刻t1になると、電流検出抵抗R1〜R4の両端の各電圧を前述の順にA/D変換し、その各電圧のA/D変換値(4ch分のA/D変換値)を全てRAM7に格納し終えると、制御CPU4に割込要求を行う。 In this case, A / D converter 6, at time t1, A / D conversion of the voltages across the current sensing resistor R1~R4 the order described above, the respective voltage A / D conversion value (for 4ch min after finishing storing the a / D conversion value) all RAM 7, performs an interrupt request to the control CPU 4.
【0060】 [0060]
すると、制御CPU4は、図4の割込ルーチンを実行して、RAM7から4ch分のA/D変換値を取り込み(S120)、その直後に、A/D変換器6に対して次のA/D変換要求をかけることで、時刻t1に一定周期Tを加算した時刻t2を、次のA/D変換実施時刻としてセットする(S130)。 Then, the control CPU4 executes the interrupt routine of FIG. 4, captures 4ch fraction of A / D conversion value from the RAM 7 (S120), then immediately follows the A / D converter 6 A / by applying a D conversion request, the time t2 obtained by adding a predetermined period T at time t1, is set as the next a / D conversion execution time (S130). そして、その後、制御CPU4は、各PWM信号PWM1〜PWM4のデューティ比を計算するための演算処理を行って(S140)、各リニアソレノイドL1〜L4毎のPWMデータをレジスタ10に更新して書き込む(S150)。 Thereafter, control CPU4 performs arithmetic processing for calculating the duty ratio of each PWM signal PWM1~PWM4 (S140), and writes the PWM data for each linear solenoid L1~L4 updates the register 10 ( S150).
【0061】 [0061]
このため、時刻t2になると、再び、A/D変換器6が電流検出抵抗R1〜R4の両端の各電圧を順次A/D変換し、その後、制御CPU4が再び図4の割込ルーチンを実行することとなる。 Thus, at time t2, again, and the voltage sequentially A / D conversion of both ends of the A / D converter 6 is a current detecting resistor R1 to R4, then, executes the interrupt routine of the control CPU4 again 4 and thus to.
ここで、例えば、A/D変換器6が制御CPU4に割込要求を行っても、そのときに制御CPU4が図4の割込ルーチンよりも優先度の高い他の処理を実行していたならば、図5にて時刻t2〜t3間の右方向の実線矢印で示すように、制御CPU4が図4の割込ルーチンを開始するのが遅れる。 Here, for example, even if the interrupt request A / D converter 6 to the control CPU4, if the control CPU4 when had other processing higher priority than the interrupt routine of FIG. 4 if, as shown in the right direction of the solid arrow between time t2~t3 in FIG 5, the control CPU4 is delayed to start an interrupt routine of FIG. そして、もし、その回の割込ルーチンで次のA/D変換実施時刻をセットするタイミングが、そのセットしようとしているA/D変換実施時刻(図5の例では時刻t2から周期Tだけ後の時刻t3)よりも遅れてしまうと、図9を用いて説明したように、A/D変換器6が本来のA/D変換実施時刻よりも遅れたタイミングで次のA/D変換を開始することとなり、リニアソレノイドL1〜L4の制御性能が悪化する。 And if the timing for setting the next A / D conversion execution time in that round of the interrupt routine, tries its set are A / D conversion execution time (from time t2 in the example of FIG. 5 after only period T When time t3) later will than, as described with reference to FIG. 9, at the timing when a / D converter 6 is delayed than the original a / D conversion execution time to start the next a / D conversion becomes possible, control the performance of the linear solenoid L1~L4 is deteriorated.
【0062】 [0062]
ところが、本実施形態において、制御CPU4は、A/D変換器6からの割込要求に応じた割込ルーチンにて、RAM7から4ch分のA/D変換値を取り込むと、まず最初に、A/D変換器6に対して次のA/D変換要求をかけ(即ち、次のA/D変換実施時刻をセットし)、その後で、比較的時間のかかるデューティ比計算用の演算処理(S140)を行うようにしている。 However, in the present embodiment, the control CPU4, at interrupt routine corresponding to the interrupt request from the A / D converter 6, when taking an A / D conversion value 4ch minutes from RAM 7, first of all, A / D converter 6 over the next a / D conversion request to (i.e., set the following a / D conversion execution time), then, a relatively time processing of such duty ratio for the calculation of (S140 ) is set to make a.
【0063】 [0063]
このため、制御CPU4での割込ルーチンの開始が遅れたり、その割込ルーチンでのデューティ比計算用の演算処理が複雑化されるなどして、図5の時刻t2〜t3付近に示す如く、A/D変換器6が電流検出抵抗R1〜R4の各電圧のA/D変換を開始してから制御CPU4が上記演算処理を終えるまで時間が、検出タイミングの周期Tを越えたとしても、次のA/D変換実施時刻t3のセットを、そのA/D変換実施時刻t3よりも前に行うことができる。 Accordingly, or delay the start of the interruption routine in the control CPU 4, and the like processing for the duty ratio calculation in the interrupt routine is complicated, as shown in the vicinity of time t2~t3 in Figure 5, time a / D converter 6 is controlled from the start of the a / D conversion of the voltage of the current detecting resistor R1 to R4 CPU 4 is until the above arithmetic processing, even beyond the period T of the detection timing, the next set of a / D conversion execution time t3, and can be carried out before that the a / D conversion execution time t3. よって、A/D変換器6は、次のA/D変換実施時刻t3で遅れなくA/D変換を開始することができ、A/D変換の開始遅れ及びそれによる制御性能の悪化を防ぐことができる。 Therefore, A / D converter 6 can initiate the A / D conversion without delay at the next A / D conversion execution time t3, to prevent the deterioration of the starting delay and control performance due to its A / D conversion can.
【0064】 [0064]
次に、制御CPU4が図4の割込ルーチンのS140で行うデューティ比計算用の演算処理(即ち、PWMデータを求めるための演算処理であり、以下、デューティ比演算処理という)の内容について、図6を用いて説明する。 Next, the control CPU4 the arithmetic processing for the duty ratio calculation performed at S140 of the interrupt routine of FIG. 4 (i.e., an arithmetic processing for obtaining the PWM data, hereinafter referred to as the duty ratio calculation process) for the contents, FIG. It will be described with reference to the 6. 尚、図6は、制御CPU4がPWM信号のデューティ比(PWMデータ)を計算するために行うデューティ比演算処理の内容を表す機能ブロック図である。 6 shows, the control CPU4 is a functional block diagram showing the details of the duty ratio calculation processing performed to calculate the duty ratio of the PWM signal (PWM data). そして、ここでは、リニアソレノイドL1についてのデューティ比演算処理について説明するが、他のリニアソレノイドL2〜L4についても、夫々同じ処理が行われる。 And here, it will be described duty ratio calculation process for the linear solenoid L1, for the other linear solenoid L2 to L4, respectively the same processing is performed.
【0065】 [0065]
図6に示すように、制御CPU4は、リニアソレノイドL1に流れる電流をホストCPU3からの目標電流値Vtに制御するためのPWMデータを求めるために、目標値なまし部30,誤差検出部40,及び減算部50を備えている。 6, the control CPU4, in order to obtain the PWM data for controlling the current flowing through the linear solenoid L1 to the target current value Vt from the host CPU 3, the target value smoothing section 30, the error detection unit 40, and a subtraction unit 50. そして、ホストCPU3からの目標電流値Vtが、目標値なまし部30に入力される。 Then, the target current value Vt from the host CPU3 is input to the target value smoothing section 30.
【0066】 [0066]
目標電流値Vtが目標値なまし部30に入力されると、その目標電流値Vtがなまし演算部31にてなまされて、乗算部32でゲインMが乗算される。 When the target current value Vt is input to the target value smoothing unit 30, it is smoothed by Shi calculating unit 31 moderation its target current value Vt, the gain M is multiplied by the multiplication unit 32.
ここで、なまし演算部31の伝達関数は、1/(mm・s+1)で表される。 Here, smoothing the transfer function of the arithmetic unit 31 is represented by 1 / (mm · s + 1).
尚、mmは積分定数である。 Incidentally, mm is an integration constant. そして、このなまし演算部31では、入力される目標電流値Vtに対して、例えば次式の1/256なまし演算を行うことで、その目標電流値Vtの平均値Vtavrを求めている。 Then, and in the moderation operation unit 31, the target current value Vt inputted, for example, by performing 1/256 moderation calculation of the following equation, the average value Vtavr of the target current value Vt.
【0067】 [0067]
Vtavr=(Vt+255×Vtavrの前回値)/256 Vtavr = (previous value of Vt + 255 × Vtavr) / 256
つまり、目標電流値Vtは、例えば、0mA→500mAといった具合にステップ値として与えられるため、この値を直接制御に用いると実際の電流値がオーバーシュートを起こしてしまう。 That is, the target current value Vt, for example, for given as the step value so on 0 mA → 500mA, the actual current value using this value to direct control would cause an overshoot. このため、それを防止する目的で、なまし演算部31により目標電流値Vtをなますようにしている。 Therefore, in order to prevent it, so that from annealing a target current value Vt by the arithmetic unit 31 moderation. また、乗算部32にて、なまし演算部31の出力値VtavrにゲインMを乗算することにより、目標電流値Vtのなまし値と、A/D変換器6のA/D変換値によって求められる電流値(後述するVIO)とのLSBが調節される。 Further, at the multiplication unit 32, determined by the smoothed by the gain M of the output value Vtavr arithmetic unit 31, and a smoothed value of the target current value Vt, the A / D conversion value of the A / D converter 6 LSB is adjusted between the current value to be (VIO to be described later).
【0068】 [0068]
このような目標値なまし部30の出力値(目標なまし値)VRFは、誤差検出部40に入力される。 Such target value smoothing unit output value of 30 (target moderated value) VRF is input to the error detector 40.
また、誤差検出部40には、電流検出抵抗R1の両端の各電圧のA/D変換値VIOH,VIOLの差分VIOが入力されている。 Further, the error detector 40, A / D converted value of the voltage across the current detecting resistor R1 VIOH, difference VIO of VIOL are input. つまり、A/D変換器6による電流検出抵抗R1の高圧側(H側)のA/D変換値(即ち、端子α1側の電圧のA/D変換値)VIOHと、A/D変換器6による電流検出抵抗R1の低圧側(L側)のA/D変換値(即ち、端子β1側の電圧のA/D変換値)VIOLとが、減算部50に入力され、その減算部50にて、「VIOH−VIOL」の演算が行わて、該減算部50の出力値(電圧差)VIOが、誤差検出部40に入力されている。 That is, the high pressure side of the A / D converter 6 current detection resistor R1 by the A / D converted value of (H-side) (i.e., A / D conversion value of the terminal α1 side voltage) and VIOH, A / D converter 6 a / D conversion value of the low-pressure side of the current detecting resistor R1 (L side) by (i.e., a / D conversion value of the terminal β1 side voltage) VIOL and is input to the subtraction unit 50, at the subtraction unit 50 , and performs the operation of "VIOH-VIOL", the output value of the subtraction unit 50 (voltage difference) VIO is inputted to the error detection unit 40. 尚、電流検出抵抗R1の両端の電圧差VIOは、電流検出抵抗R1及びリニアソレノイドL1に流れている実電流値に比例する値であり、リニアソレノイドL1に流れている電流を検出した検出電流値に相当する。 The voltage difference VIO across the current detecting resistor R1 is a value proportional to the actual current value flowing to the current detection resistor R1 and the linear solenoid L1, the detection current value detected current flowing through the linear solenoid L1 It corresponds to.
【0069】 [0069]
誤差検出部40では、減算部41にて、「VRF−VIO」の演算が行われ、その算出結果Xが、積分演算部42に出力される。 The error detection unit 40, at the subtraction unit 41, the calculation of "VRF-VIO" is performed, the calculation result X is output to the integration unit 42. そして、積分演算部42にて、減算部41からの入力X(=VRF−VIO)が積分される。 Then, in the integral calculation unit 42, an input X from the subtraction unit 41 (= VRF-VIO) it is integrated. ここで、積分演算部42の伝達関数は、1/(gg・s+1)で表される。 Here, the transfer function of the integration unit 42 is represented by 1 / (gg · s + 1). 尚、ggは積分定数である。 Incidentally, gg is an integration constant. そして、乗算部43にて、積分演算部42の出力Yに対して誤差ゲインGが乗算される。 Then, in the multiplication unit 43, error gain G is multiplied by the output Y of the integration unit 42.
【0070】 [0070]
このようにして、電圧差VIOと目標なまし値VRFとの誤差分が算出され、その誤差分が、加算部44にて、目標なまし値VRFに加算される。 In this way, the calculated error of the voltage difference VIO and target moderated value VRF, the error amount is at the addition unit 44, is added to the target moderated value VRF.
更に、誤差検出部40では、乗算部45にて、加算部44の出力に対しゲインPが乗算され、この乗算によりLSBが調節されたデータが、PWM信号PWM1のデューティ比を表すPWMデータとして、PWMデータ受け渡し用のレジスタ10に格納されるようになっている。 Further, the error detection unit 40, by the multiplication unit 45, the gain P is multiplied to the output of the adder 44, data LSB is adjusted by the multiplication, as PWM data representing the duty ratio of the PWM signal PWM1, It is adapted to be stored in the register 10 for PWM data transfer.
【0071】 [0071]
従って、誤差検出部40の動作としては、目標なまし値VRFと電圧差VIOを比較し、目標なまし値よりも実電流値が小さい場合(VIO<VRF)には、リニアソレノイドL1に電流をもっと流すべくPWMデータの値を増大させる。 Therefore, the operation of the error detector 40 compares the target moderated value VRF and the voltage difference VIO, if the actual current value than the target moderated value is smaller (VIO <VRF) is a current to the linear solenoid L1 increasing the value of the PWM data to flow more.
一方、目標なまし値よりも実電流値が大きい場合(VIO>VRF)には、リニアソレノイドL1への電流を減らすべくPWMデータの値を減少させる。 On the other hand, than the target moderated value in the case of a large actual current value (VIO> VRF), reducing the value of the PWM data to reduce the current to the linear solenoid L1.
【0072】 [0072]
このように、レジスタ10にPWMデータが格納されると、PWM信号出力回路9にて、そのPWMデータに対応したデューティ比のPWM信号PWM1が生成され、そのPWM信号PWM1がNPNトランジスタ22に出力される。 Thus, the PWM data is stored in the register 10 at the PWM signal output circuit 9, the PWM signal PWM1 duty ratio corresponding to the PWM data will be produced, the PWM signals PWM1 is output to NPN transistor 22 that. そして、このPWM信号PWM1により、NPNトランジスタ22及びFET21がデューティ駆動され、リニアソレノイドL1の電流が制御される。 By this PWM signal PWM1, NPN transistors 22 and FET21 are duty driving state, the current of the linear solenoid L1 is controlled. 具体的には、PWMデータの値が0ならば、NPNトランジスタ22及びFET21がオフ状態(デューティ比=0%)とされ、リニアソレノイドL1の電流は0Aとなる。 Specifically, if the value of the PWM data is 0, NPN transistors 22 and FET21 is turned off (duty ratio = 0%), the current of the linear solenoid L1 becomes 0A. また、PWMデータの値が大きくなるほど、NPNトランジスタ22及びFET21がオンする時間割合が増大して、リニアソレノイドL1の電流は大きくなる。 Also, as the value of the PWM data is large, the time ratio of NPN transistors 22 and FET21 are turned on increases, the current of the linear solenoid L1 is increased.
【0073】 [0073]
一方、本ECU1において、制御IC2内の汎用CPU5は、図3にて「KCS等のA/D」と記した3段目に示すように、ノックセンサ(KCS)からのノック信号を、エンジンの回転に同期して到来する期間であってエンジンにノッキングが発生すると見なされる所定のノック判定期間中に、A/D変換器6にA/D変換させ、そのA/D変換値に基づいて、エンジンにノッキングが発生しているか否かを判定するノック検出処理を行う。 On the other hand, in the ECU 1, the general purpose CPU5 in the control IC2, as shown in the third row labeled "A / D such KCS" in FIG. 3, a knock signal from the knock sensor (KCS), the engine a period that arrives in synchronization with the rotation during a predetermined knock determination period considered knocking occurs in the engine, the a / D converter 6 is converted a / D, based on the a / D conversion value, engine performs determining knocking detection processing whether or not knocking has occurred in. 尚、ノック信号のA/D変換を行うノック判定期間が到来する時間間隔は、例えばエンジンがV型6気筒であって、そのノック判定期間が120°CA毎に到来すると仮定すると、10000rpmの場合でも2msとなる。 The time interval for the knock determination period that performs A / D conversion of the knock signal arrives, for example the engine is a V-type 6-cylinder, assuming that the knock determination period arrives every 120 ° CA, when the 10000rpm But the 2ms. よって、汎用CPU5がA/D変換器6にノック信号をA/D変換させるタイミングの時間間隔は、制御CPU4がA/D変換器6に電流検出抵抗R1〜R4の各電圧をA/D変換させる周期Tよりも非常に長い。 Therefore, the time interval of the timing of generic CPU5 causes the A / D converting a knock signal to the A / D converter 6, the control CPU4 are each voltage A / D conversion of the current detection resistor R1~R4 the A / D converter 6 very longer than the period T to be.
【0074】 [0074]
更に、汎用CPU5は、例えば特開平11−201935号等に開示の如く空燃比センサの素子インピーダンスを測定するために、その空燃比センサへの印加電圧を急峻に変化させてから該空燃比センサの出力がピーク値になると見なされるタイミングが到来した時に、その空燃比センサの出力をA/D変換器6にA/D変換させ、そのA/D変換値に基づいて空燃比センサの素子インピーダンスを算出する処理を行う。 Furthermore, generic CPU5, for example in order to measure the element impedance of the air-fuel ratio sensor as disclosed in JP-A 11-201935 Patent etc., the voltage applied to the air-fuel ratio sensor from abruptly changing of the air-fuel ratio sensor when the timing at which the output is considered to be the peak value is reached, the output of the air-fuel ratio sensor is a / D conversion to the a / D converter 6, the element impedance of the air-fuel ratio sensor on the basis of the a / D conversion value the process of calculating done. 尚、汎用CPU5が空燃比センサの素子インピーダンスを算出するためにA/D変換器6に空燃比センサの出力をA/D変換させるタイミングは、図3の1段目に示しており、そのタイミングの時間間隔も、制御CPU4がA/D変換器6に電流検出抵抗R1〜R4の各電圧をA/D変換させる周期Tよりも非常に長い。 The timing for the output of the air-fuel ratio sensor to the A / D converter 6 A / D conversion for generic CPU5 calculates the element impedance of the air-fuel ratio sensor is shown in the first row of FIG. 3, the timing even intervals, control CPU4 very longer than the period T for each voltage a / D conversion of the current detection resistor R1~R4 the a / D converter 6.
【0075】 [0075]
また、ホストCPU3は、DMA8を介した通信により、図3にて「水温,吸気温等のA/D」と記した4段目に示す如く、水温センサや吸気温センサからの信号を、上記周期Tよりも長い周期(例えば4000μs)毎に、A/D変換器6にA/D変換させる。 The host CPU3 by communication via the DMA8, in FIG. 3 as shown in the fourth row labeled "water temperature, A / D of the intake air temperature, etc.", a signal from the water temperature sensor and intake air temperature sensor, the long period (e.g. 4000Myuesu) every than period T, it is a / D conversion to the a / D converter 6. そして、そのA/D変換値を、RAM7から読み出して、エンジンへの燃料噴射量などの計算に用いる。 Then, the A / D conversion value is read from the RAM 7, used to calculate the fuel injection amount to the engine.
【0076】 [0076]
ここで、各信号のA/D変換の優先順位(即ち、A/D変換のタイミングが重なった場合に何れを優先するかの順番)としては、図3に示しているように、最も優先順位が高いのが、空燃比センサの素子インピーダンス算出のための空燃比センサ出力のA/D変換であり、2番目が、リニアソレノイドL1〜L4を制御するための電流検出抵抗R1〜R4の各電圧のA/D変換であり、その次が、ノック検出のためのノック信号のA/D変換である。 Here, as the priority of the A / D conversion of each signal (i.e., whether the order to give priority to any if the overlap timing of the A / D conversion) is shown in Figure 3, the most priority the high is, an air-fuel ratio sensor output of the a / D conversion for the element impedance calculation of the air-fuel ratio sensor, the second is the voltage of the current detection resistor R1~R4 for controlling the linear solenoid L1~L4 a a / D conversion, the following is a knock signal of the a / D converter for knock detection. そして、最も優先順位が低いのが、ホストCPU3からの要求による定期的な水温センサ信号や吸気温センサ信号のA/D変換である。 And, the most priority lower, a required periodic of the water temperature sensor signal and an intake air temperature sensor signal A / D conversion by the host CPU 3. これは、ホストCPU3は、制御IC2の外部に存在しており、該制御IC2と通信を行って、A/D変換器6に対するA/D変換の要求やRAM7からのA/D変換結果の取り出しを行っているためである。 This host CPU3 is present outside the control IC 2, communicates with the control IC 2, for A / D converter 6 of the A / D conversion result from the request and RAM7 of the A / D converter is taken out This is because doing.
【0077】 [0077]
つまり、本実施形態において、ホストCPU3と制御IC2内の汎用CPU5は、制御IC2内の制御CPU4がA/D変換器6に電流検出抵抗R1〜R4の各電圧をA/D変換させる周期Tよりも長い時間間隔で、A/D変換器6を使用して、リニアソレノイドの制御以外の制御処理に必要な他の信号をA/D変換するようにしている。 That is, in this embodiment, a general-purpose CPU5 host CPU3 and control within IC2 is controlled CPU4 in the control IC2 is than the period T for each voltage A / D conversion of the current detection resistor R1~R4 the A / D converter 6 in even a long time interval, using the a / D converter 6, so that a / D conversion of other signals necessary for the control process other than the control of the linear solenoid. また、電流検出抵抗R1〜R4の各電圧のA/D変換は、一定時間毎に実施される信号のA/D変換のうちで、最も短い周期で行われるようになっている。 Moreover, A / D conversion of the voltage of the current detection resistor R1~R4 are among the A / D conversion of the signals to be carried out every predetermined time, and the like are performed in the shortest period.
【0078】 [0078]
以上のような本実施形態のECU1によれば、リニアソレノイドL1〜L4の電流を高速にフィードバック制御するために設けられるA/D変換器6を、他の制御(空燃比センサの素子インピーダンス検出やノック検出)にも用いることから、優れたコストメリットが得られ、更に、リニアソレノイドL1〜L4の電流フィードバック制御と、他の制御とを、制御IC2内の2つのCPU4,5で夫々行うため、それら各制御を十分に実施することができる。 According to the ECU1 of the present embodiment described above, the A / D converter 6 is provided to speed the feedback control of the current of the linear solenoid L1 to L4, Ya other control (air-fuel ratio sensor element impedance detection sensor from using even knock detection), it provides excellent cost merit further comprises a current feedback control of the linear solenoid L1 to L4, and other control, for performing each of the two CPU4,5 in the control IC 2, they each control can be sufficiently performed. 特に、汎用CPU5は、制御CPU4がA/D変換器6を使用する周期(即ち、A/D変換器6に電流検出抵抗R1〜R4の各電圧をA/D変換させる周期)Tよりも長い間隔で、そのA/D変換器6を用いて、他の制御処理に必要な信号の値を検出するようにしているため、その汎用CPU5による制御処理によって、リニアソレノイドL1〜L4の電流制御に支障を与えることがない。 In particular, general-purpose CPU5, the period in which the control CPU4 uses an A / D converter 6 (i.e., the period to the voltages of the current detection resistor R1~R4 the A / D converter 6 A / D-converted) longer than T at intervals, by using the a / D converter 6, since in order to detect the value of the signal necessary for other control processing, the control processing by the general purpose CPU 5, the current control of linear solenoid L1~L4 never give any trouble.
【0079】 [0079]
そして、本ECU1に搭載した制御IC2によれば、特別に処理能力が高い1つのCPUを用いるよりも低コストで済み、更に、2つのCPU4,5とA/D変換器6とを1つのICとして1パッケージ化しているため、一層の低コスト化を達成することができる。 Then, according to the control IC2 mounted on the ECU 1, specially requires at lower cost than the processing capability uses a high one CPU, further, two of the CPU4,5 and A / D converter 6 one IC due to the 1 packaged as can be achieved to further cost reduction. しかも、IC化(1パッケージ化)のメリットとして、各CPU4,5とA/D変換器6との間の通信時間を短くでき、リニアソレノイドL1〜L4の電流フィードバック制御のための処理や他の制御処理を効率的に行うことができるようになる。 Moreover, as the benefits of an IC (1 package), it can be shortened communication time between each CPU4,5 and the A / D converter 6, for the current feedback control of the linear solenoid L1~L4 processing and other it is possible to perform a control process effectively.
【0080】 [0080]
しかも、制御IC2では、制御CPU4と、汎用CPU5と、A/D変換器6と、フリーランタイマ11と、PWM信号出力回路9とが、同一の発振回路13からのクロック信号CK1或いはそのクロック信号CK1の分周信号CK2を用いて動作するように構成されている。 Moreover, the control IC 2, the control CPU 4, a general-purpose CPU 5, an A / D converter 6, the free run timer 11, and a PWM signal output circuit 9, the clock signal CK1 or the clock signal from the same oscillator circuit 13 It is configured to operate with a divided signal CK2 of CK1. このため、クロック源としての発振回路が1つで済み、更にコストダウンが可能となる。 Therefore, the oscillation circuit as a clock source requires only one, it is possible to further reduce costs. また、制御CPU4と、汎用CPU5と、A/D変換器6と、フリーランタイマ11との、各部の動作タイミング(例えば、CPU4,5同士のRAMやA/D変換器6などへのアクセスタイミング)のずれを無くすことができ、制御性能を一層向上させることができる。 Further, the control CPU 4, a general-purpose CPU 5, an A / D converter 6, the free-run timer 11, each part of the operation timing (e.g., CPU4,5 between RAM and timing of access to such A / D converter 6 ) deviation can be eliminated, and the control performance can be further improved.
【0081】 [0081]
また更に、本実施形態において、制御CPU4は、前述したように、A/D変換器6からの割込要求に応じた割込ルーチンにて、比較的時間のかかるデューティ比演算処理(S140)の前に、A/D変換器6に対して次のA/D変換実施時刻をセット(S130)するようにしているため、リニアソレノイド制御のためのA/D変換の開始遅れ及びそれによる制御性能の悪化を防ぐことができる。 Furthermore, in the present embodiment, the control CPU4, as described above, in the interrupt routine corresponding to the interrupt request from the A / D converter 6, a relatively time-consuming duty ratio calculation processing of (S140) before, since the the a / D converter 6 so as to set (S130) the next a / D conversion execution time, the start of a / D conversion for linear solenoid control delay and control by it performance it is possible to prevent the deterioration. 特に、この手法は、制御対象のリニアソレノイドの数が増えたり、デューティ比演算処理の内容が複雑化されるなどして、そのデューティ比演算処理に時間がかかる場合に有効である。 In particular, this approach, or it increases the number of the control target of the linear solenoid, and the like the content of the duty ratio computing process is complicated, it is effective if it takes time to the duty ratio calculation process.
【0082】 [0082]
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。 Having described an embodiment of the present invention, the present invention is, of course, may be embodied in various forms.
例えば、上記実施形態では、4つのリニアソレノイドL1〜L4の分の電流検出抵抗R1〜R4の各電圧をまとめて順次A/D変換して、4つのリニアソレノイドL1〜L4の分の各PWMデータ(PWM信号PWM1〜PWM4のデューティ比)をまとめて計算するようにしたが(図3,図5)、図8(特に2段目及び5段目)に例示するように、電流検出抵抗の電圧のA/D変換とPWMデータの計算とを、1つのリニアソレノイド分(1ch分)毎に夫々分けて実施するようにしても良い。 For example, in the above embodiment, four minutes are sequentially A / D converter together the voltages of the current detection resistor R1~R4 of the linear solenoid L1 to L4, four minutes each PWM data of the linear solenoid L1 to L4 was to be calculated together (duty ratio of the PWM signal PWM1~PWM4) as illustrated in (FIGS. 3, 5), 8 (in particular, 2-stage and fifth stage), the voltage of the current detection resistor of the calculation of the a / D converter and PWM data, it may be respectively divided into carried out every minute one linear solenoid (1ch min). 但し、上記実施形態のように、4つのリニアソレノイドL1〜L4の制御に関するA/D変換とPWMデータの計算とをまとめて実施するようにした方が、A/D変換の間隔の隙間をまとめて確保することができ、A/D変換器6の使用効率を上げることができるという点で有利である。 However, as in the above embodiment, is better to so as to implement collectively the calculation of the A / D converter and PWM data related to the control of the four linear solenoid L1 to L4, summarizes the gap interval of the A / D conversion can be secured Te, it is advantageous in that it can increase the use efficiency of the a / D converter 6. また、4つのリニアソレノイドの分のPWMデータの計算を一括に実施できるため、ソフト処理のオーバーヘッドが少なくなり効率的である。 Further, since it carried the bulk of four calculations minute PWM data of the linear solenoid, it is efficient less software processing overhead.
【0083】 [0083]
一方、上記実施形態において、制御CPU4は、DSPであっても良い。 On the other hand, in the above embodiment, the control CPU4 may be DSP. また、制御CPU4に代えて、それと同様の動作を行うハードウエアロジック回路を用いても良い。 Further, instead of the control CPU 4, the same may be using hardware logic circuit performing the same operation. そして、このことは、汎用CPU5についても同様である。 And this is also true for a general-purpose CPU 5.
また、上記実施形態において、制御CPU4は、周期T毎の1回の電圧差(検出電流値)VIOを用いてデューティ比演算処理を実施するようにしていたが、複数回の電圧差(検出電流値)VIOの平均値を用いて、デューティ比演算処理を実施するようにしても良い。 In the above embodiment, the control CPU4, which had been adapted to implement the duty ratio calculation processing using the one of the voltage difference for each period T (the detected current value) VIO, a voltage difference among a plurality of times (detection current using the average value of the values) VIO, may be carried out duty ratio calculation process. この場合、制御CPU4では、図6の減算部50の出力を平均し、その平均値が誤差検出部40の減算部41に入力されるようにすれば良い。 In this case, the control CPU 4, and the average output of the subtraction unit 50 of FIG. 6, the average value may be as input to the subtraction unit 41 of the error detection unit 40.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 実施形態の電子制御装置(ECU)1の構成を表すブロック図である。 1 is a block diagram showing an electronic control unit (ECU) 1 of the configuration of the embodiment.
【図2】 変形例の構成を説明する説明図である。 FIG. 2 is an explanatory view illustrating a configuration of a modification.
【図3】 A/D変換器のA/D変換タイミングを表すタイムチャートである。 3 is a time chart showing an A / D conversion timing of the A / D converter.
【図4】 制御IC内の制御CPUがリニアソレノイドを制御するために実行する割込ルーチンを表すフローチャートである。 [4] Control CPU in the control IC is a flowchart showing an interrupt routine executed in order to control the linear solenoid.
【図5】 図4の割込ルーチンの作用を説明するタイムチャートである。 5 is a time chart for explaining the operation of the interrupt routine of FIG.
【図6】 制御CPUがPWM信号のデューティ比(PWMデータ)を計算するために行うデューティ比演算処理の内容を表す機能ブロック図である。 [6] the control CPU is a functional block diagram representing the contents of the duty ratio calculation processing performed to calculate the duty ratio of the PWM signal (PWM data).
【図7】 PWM信号の周期とA/D変換周期との関係、及び電流検出抵抗の両端電圧の波形を表すタイムチャートである。 [7] the relationship between the period and the A / D conversion cycle of the PWM signal, and is a time chart showing the waveform of the voltage across the current sensing resistor.
【図8】 変形例のA/D変換タイミングを表すタイムチャートである。 8 is a time chart showing the A / D conversion timing variations.
【図9】 従来技術の問題を説明するタイムチャートである。 FIG. 9 is a time chart for explaining the problems of the prior art.
【符号の説明】 DESCRIPTION OF SYMBOLS
1…電子制御装置(ECU)、2…制御IC、3…ホストCPU、4…制御CPU、5…汎用CPU、6…A/D変換器、7…A/Dデータ受渡用RAM、8…ダイレクト・メモリ・アクセス回路(DMA)、9…PWM信号出力回路、10…PWMデータ受渡用レジスタ、11…フリーランタイマ、12…発振子、13…発振回路、13a…分周器、14,16,18…ROM、15,17,19…RAM、21…PチャンネルMOSFET、22…NPNトランジスタ、23…ダイオード、24…マルチプレクサ、30…目標値なまし部、31…なまし演算部、32,43,45…乗算部、40…誤差検出部、41,50…減算部、42…積分演算部、44…加算部、A1,B1…入力保護抵抗、C1,D1…レベルシフト回路、L1… 1 ... electronic control unit (ECU), 2 ... control IC, 3 ... host CPU, 4 ... control CPU, 5 ... generic CPU, 6 ... A / D converter, 7 ... A / D data transfer for RAM, 8 ... Direct memory access circuit (DMA), 9 ... PWM signal output circuit, 10 ... PWM data transfer register, 11 ... free-run timer, 12 ... oscillator 13 ... oscillation circuit, 13a ... divider, 14, 16, 18 ... ROM, 15,17,19 ... RAM, 21 ... P-channel MOSFET, 22 ... NPN transistor, 23 ... diodes, 24 ... multiplexer, 30 ... target value smoothing section, 31 ... moderation operation section, 32 and 43, 45 ... multiplying unit, 40 ... error detecting portion, 41 and 50 ... subtracting unit, 42 ... integration unit, 44 ... adding unit, A1, B1 ... input protection resistor, C1, D1 ... level shift circuit, L1 ... ニアソレノイド、R1…電流検出抵抗 Near solenoid, R1 ... the current detection resistor

Claims (1)

  1. 誘導性負荷に流れる電流を制御するために、所定周期のPWM信号で駆動されるスイッチング手段と、 In order to control the current flowing through the inductive load, and switching means driven by the PWM signal of a predetermined cycle,
    前記誘導性負荷に流れる電流に応じた検出信号を出力する電流検出手段と、 Current detection means for outputting a detection signal corresponding to the current flowing through the inductive load,
    A/D変換器と、 An A / D converter,
    一定周期の検出タイミング毎に、前記電流検出手段からの検出信号を前記A/D変換器にデジタル値へと変換させて、該デジタル値を取り込むことにより前記誘導性負荷に流れる電流を検出し、その検出電流値が目標値となるように、前記スイッチング手段への前記PWM信号のデューティ比を制御する電流コントローラとを備え、 For each detection timing of a certain period, a detection signal from said current detecting means is converted into a digital value to the A / D converter to detect the current flowing through the inductive load by incorporating the digital values, as the detected current value becomes the target value, and a current controller for controlling the duty ratio of the PWM signal to the switching means,
    更に、前記A/D変換器は、前記電流コントローラによりセットされたA/D変換実施時刻になったことを検知すると、前記電流検出手段からの検出信号をデジタル値に変換して、その変換が完了したことを前記電流コントローラに通知するようになっており、 Furthermore, the A / D converter detects that became the set A / D conversion execution time by the current controller converts the detection signal from said current detecting means into a digital value, is the conversion the completion is adapted to notify the current controller,
    前記電流コントローラは、前記通知を受けると、前記A/D変換器にて変換されたデジタル値を取り込み、そのデジタル値を用いて前記PWM信号のデューティ比を計算するための演算処理を行うと共に、前記A/D変換器の次のA/D変換実施時刻をセットする誘導性負荷の電流制御装置において、 The current controller receives the notification takes the converted digital value by the A / D converter, performs arithmetic processing for calculating the duty ratio of the PWM signal by using the digital values, in the current control device of the inductive load to set the next a / D conversion execution time of the a / D converter,
    前記電流コントローラは、前記A/D変換器からの前記通知を受けて、前記デジタル値を取り込んだ後、まず、前記A/D変換器の次のA/D変換実施時刻をセットし、その後、前記演算処理を行うこと、 The current controller receives the notification from the A / D converter, after capturing the digital values, firstly, set the following A / D conversion execution time of the A / D converter, then, by performing the arithmetic processing,
    を特徴とする誘導性負荷の電流制御装置 Current control device of the inductive load, wherein the.
JP2001198956A 2001-06-29 2001-06-29 Current control device of the inductive load Active JP4660987B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001198956A JP4660987B2 (en) 2001-06-29 2001-06-29 Current control device of the inductive load

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001198956A JP4660987B2 (en) 2001-06-29 2001-06-29 Current control device of the inductive load

Publications (2)

Publication Number Publication Date
JP2003017319A true JP2003017319A (en) 2003-01-17
JP4660987B2 true JP4660987B2 (en) 2011-03-30

Family

ID=19036309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001198956A Active JP4660987B2 (en) 2001-06-29 2001-06-29 Current control device of the inductive load

Country Status (1)

Country Link
JP (1) JP4660987B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006059624A1 (en) * 2006-12-14 2008-06-19 Robert Bosch Gmbh An apparatus for controlling an electromagnetic valve
JP5151664B2 (en) * 2007-05-18 2013-02-27 トヨタ自動車株式会社 Controller of the power supply system, a control method, a recording medium recording the program and the program for realizing the method
JP5370207B2 (en) * 2010-02-19 2013-12-18 トヨタ自動車株式会社 Control device for an internal combustion engine
JP6215743B2 (en) * 2014-03-19 2017-10-18 日立オートモティブシステムズ株式会社 The control device of the solenoid

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182750A (en) * 1982-04-21 1983-10-25 Hitachi Ltd Analog-digital converting circuit
JPS605375A (en) * 1983-05-27 1985-01-11 Bendix Corp Dual microprocessor calculation system
JPS62225163A (en) * 1986-03-25 1987-10-03 Canon Inc Electronic power unit
JPH03189337A (en) * 1989-12-19 1991-08-19 Japan Electron Control Syst Co Ltd Control unit for automobile
JPH03233161A (en) * 1990-02-06 1991-10-17 Mitsubishi Electric Corp Electronic control device of engine
JPH0427634U (en) * 1990-06-27 1992-03-05
JPH04287747A (en) * 1991-03-13 1992-10-13 Zexel Corp Signal processing system
JPH05327448A (en) * 1991-06-28 1993-12-10 Texas Instr Inc <Ti> Thyristor circuit
JPH06213063A (en) * 1993-01-19 1994-08-02 Nippondenso Co Ltd Electronic control unit for vehicle
JPH06229299A (en) * 1993-02-05 1994-08-16 Honda Motor Co Ltd Control device for internal combustion engine
JPH07229441A (en) * 1994-02-18 1995-08-29 Toyota Motor Corp Intake device of internal combustion engine
JPH08182056A (en) * 1994-12-26 1996-07-12 Nippondenso Co Ltd Electronic controller
JP2000114038A (en) * 1998-10-08 2000-04-21 Denso Corp Detector of inductive load current

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182750A (en) * 1982-04-21 1983-10-25 Hitachi Ltd Analog-digital converting circuit
JPS605375A (en) * 1983-05-27 1985-01-11 Bendix Corp Dual microprocessor calculation system
JPS62225163A (en) * 1986-03-25 1987-10-03 Canon Inc Electronic power unit
JPH03189337A (en) * 1989-12-19 1991-08-19 Japan Electron Control Syst Co Ltd Control unit for automobile
JPH03233161A (en) * 1990-02-06 1991-10-17 Mitsubishi Electric Corp Electronic control device of engine
JPH0427634U (en) * 1990-06-27 1992-03-05
JPH04287747A (en) * 1991-03-13 1992-10-13 Zexel Corp Signal processing system
JPH05327448A (en) * 1991-06-28 1993-12-10 Texas Instr Inc <Ti> Thyristor circuit
JPH06213063A (en) * 1993-01-19 1994-08-02 Nippondenso Co Ltd Electronic control unit for vehicle
JPH06229299A (en) * 1993-02-05 1994-08-16 Honda Motor Co Ltd Control device for internal combustion engine
JPH07229441A (en) * 1994-02-18 1995-08-29 Toyota Motor Corp Intake device of internal combustion engine
JPH08182056A (en) * 1994-12-26 1996-07-12 Nippondenso Co Ltd Electronic controller
JP2000114038A (en) * 1998-10-08 2000-04-21 Denso Corp Detector of inductive load current

Also Published As

Publication number Publication date Type
JP2003017319A (en) 2003-01-17 application

Similar Documents

Publication Publication Date Title
US6288595B1 (en) On-delay-compensating arm on-detection circuit
US20090070608A1 (en) Electronic control unit and signal monitoring circuit
US5680834A (en) Just-in-time scheduling for variable camshaft timing
US4965550A (en) Automatic wake-up circuit arrangement for a single wire multiplex switch monitoring system
US20040117676A1 (en) Method of controlling signal generator
US4565173A (en) Method and system for controlling fuel to be supplied from fuel pump to engine
US20070002505A1 (en) Motor control system
US6005761A (en) Overheat protection device, semiconductor switch apparatus using the same, and intelligent power module
US20070247131A1 (en) Switching regulator
US20050265058A1 (en) System and method for regulating resonant inverters
JP2008005615A (en) Motor output control unit of electric vehicle
CN101414748A (en) Method for starting control circuit and protecting power supply control chip
US20090303641A1 (en) Switching regulator and operations control method thereof
US7279954B2 (en) On-chip temperature detection device
JP2005330934A (en) Injector drive device
JP2002176346A (en) Device for driving inductive load
US4584978A (en) Method and apparatus for controlling spark timing in internal combustion engines
JP2009232660A (en) Voltage balance correction circuit of series cell
US20070103840A1 (en) Signal detecting device and method for inductive load
US6424127B1 (en) Alternator controller
JP2007159185A (en) Electric power steering controller and method
JPH0973328A (en) Solar light power generation controller
US8228012B2 (en) Controller of multi-phase electric motor
JP2002345250A (en) Rectifier circuit
US5140960A (en) Apparatus for controlling idling revolving rate of engine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250