JP4637391B2 - The method for manufacturing a light emitting device - Google Patents

The method for manufacturing a light emitting device Download PDF

Info

Publication number
JP4637391B2
JP4637391B2 JP2001086520A JP2001086520A JP4637391B2 JP 4637391 B2 JP4637391 B2 JP 4637391B2 JP 2001086520 A JP2001086520 A JP 2001086520A JP 2001086520 A JP2001086520 A JP 2001086520A JP 4637391 B2 JP4637391 B2 JP 4637391B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
film
el
formed
material
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2001086520A
Other languages
Japanese (ja)
Other versions
JP2001345179A5 (en )
JP2001345179A (en )
Inventor
正明 ▲ひろ▼木
舜平 山崎
健司 福永
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、電極間に発光性材料を挟んだ素子(以下、発光素子という)を有する装置(以下、発光装置という)およびその作製方法に関する。 The present invention, elements that sandwich the light-emitting material between electrodes (hereinafter, referred to as light emitting device) device having a (hereinafter, referred to as light emitting device) and a manufacturing method thereof. 特に発光性材料としてEL(Electro Luminescence)が得られる発光性材料(以下、EL材料という)を利用した発光素子(以下、EL素子という)を用いた発光装置(以下、EL発光装置)に関する。 Especially luminescent materials EL (Electro Luminescence) is obtained as a light emitting material (hereinafter, referred to as an EL material) light-emitting elements using (hereinafter, referred to as an EL element) light-emitting device using a (hereinafter, EL light-emitting device) related. なお、有機ELディスプレイや有機発光ダイオード(OLED:Organic Light Emitting Diode)は本発明の発光装置に含まれる。 The organic EL display and an organic light emitting diode (OLED: Organic Light Emitting Diode) is included in the light emitting device of the present invention.
【0002】 [0002]
また、本発明に用いることのできるEL材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光(燐光および/または蛍光)するすべての発光性材料を含む。 Further, EL materials which can be used in the present invention includes all luminescent material which emits light through the excitation of the singlet excited or triplet excitation, or both (phosphorescence and / or fluorescence).
【0003】 [0003]
【従来の技術】 BACKGROUND OF THE INVENTION
EL発光装置は、陽極と陰極との間にEL材料を挟んだ構造のEL素子を有した構造からなる。 EL light emitting device has a structure in which has EL elements sandwiched the EL material between an anode and a cathode. この陽極と陰極との間に電圧を加えてEL材料中に電流を流することによりキャリアを再結合させて発光させる。 The anode and emit light recombining the carrier by Ryusuru that the current in the EL material in addition a voltage between the cathode. 即ち、EL発光装置は発光素子自体に発光能力があるため、液晶表示装置に用いるようなバックライトが不要である。 That is, since the EL light-emitting device is emitting ability emitting element itself, a backlight as used in a liquid crystal display device is unnecessary. さらに視野角が広く、軽量であるという利点をもつ。 Furthermore, a wide viewing angle, has the advantage of being lightweight.
【0004】 [0004]
このときEL材料を成膜してEL層を形成するには、様々な成膜方法が採用されている。 This time to form the EL layer by depositing an EL material is employed a variety of film formation methods. 特に、低分子系有機EL材料の成膜には蒸着法が用いられ、高分子系有機EL材料の成膜にはスピンコーティング法もしくはインクジェット法が用いられている。 In particular, the formation of low molecular weight organic EL material deposition method is used, the deposition of the polymer organic EL material spin coating method or an inkjet method is used.
【0005】 [0005]
いずれの成膜方法にも一長一短があるが、蒸着法の場合はEL材料の利用効率が悪いという問題がある。 There are advantages and disadvantages to any of the film forming method, but, in the case of a vapor deposition method has a problem that the utilization efficiency of the EL material is poor. 蒸着法の場合、抵抗加熱や電子ビーム加熱により気化したEL材料を飛散させて成膜するが、被膜形成面に成膜される分以外にも蒸着マスク(シャドーマスク)や蒸着室内壁に成膜されてしまう分の損失が大きかった。 For vapor deposition, but is scattered EL material vaporized by resistance heating or electron beam heating deposition, even deposition mask (shadow mask) in addition amount that is deposited film forming surface and depositing the deposition chamber wall would minute loss that is was great. 現状ではEL材料の単価が高いため、このような問題は製造コストの増大を招く結果となってしまう。 Because of the high price of EL materials at present, such a problem becomes a result of causing an increase in manufacturing cost.
【0006】 [0006]
また、インクジェット法の場合、ノズル先端から吐出されたEL材料を含む液滴の軌道の制御が難しく、液滴の着弾点(EL層を成膜する部分)を正確に制御することが難しかった。 Further, if the ink jet method, control of the trajectory of the droplets containing the EL material discharged from the nozzle tip is difficult, it is difficult to accurately control the landing point of the droplet (a portion forming the EL layer). この着弾点がずれてしまうと、となりの画素に液滴が混入されてしまうといった問題が起こり得た。 If the impact point is shifted, the droplets have occurred a problem would be incorporated into the pixels of the next. この問題は高精細な画素部を有する発光装置を作製する上で特に顕著な問題となる。 This problem becomes particularly significant problem in manufacturing a light emitting device having a high-definition pixel portion.
【0007】 [0007]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
本発明は、EL材料を成膜するにあたって成膜位置を精密に制御するための技術を提供することを課題とする。 The present invention aims to provide a technique for precisely controlling the deposition position when forming the EL material. そして、高精細な画素部を有する発光装置を得ることを課題とする。 Then, it is an object to obtain a light-emitting device having a high-definition pixel portion. さらに、その発光装置を表示部として用いた表示品質の高い電気器具を提供することを課題とする。 Furthermore, it is an object to provide a high electrical appliances display quality using the light-emitting device as a display unit.
【0008】 [0008]
【課題を解決するための手段】 In order to solve the problems]
本発明では、画素を区分するバンクの一部に金属膜を用い、該金属膜に電圧をかける(負もしくは正に帯電させる)ことで電界を形成し、その電界によりEL材料の軌道を制御することを特徴としている。 In the present invention, a metal film is used for the part of the bank for partitioning the pixel, a voltage is applied to the metal film (negative or is positively charged) to form an electric field by, controlling the trajectory of the EL material by the electric field it is characterized in that. 従って、本明細書において「電界を加える」とは、「荷電粒子の向きを制御する」と同義である。 Thus, "applying an electric field" as used herein is synonymous with "to control the orientation of charged particles".
【0009】 [0009]
なお、本明細書中において「バンク」とは、画素電極を囲むように設けられた絶縁膜と導電膜との積層体を指し、個々の画素を区分する役割を担う。 Note that the "bank" in this specification refers to a laminate of an insulating film and a conductive film provided so as to surround the pixel electrodes, responsible for dividing the individual pixels. また、本明細書中では、発明を明確にする便宜上、部位に分けて「支持バンク」と「制御バンク」という名称で区別している。 Further, in this specification, for convenience to clarify the invention, it is distinguished by dividing into portions under the name "Control bank" and "support bank".
【0010】 [0010]
上記構成により蒸着法、イオンプレーティング法もしくはインクジェット法のように被膜形成面の上方もしくは下方からEL材料が飛んできて付着するような成膜方法において、EL材料の成膜位置を精密に制御することが可能となり、高精細な画素部を有する発光装置を得ることができる。 Deposition With the above structure, in the film deposition method such as adhering flew EL material from above or below the coating surface as an ion plating method or an ink jet method, to precisely control the deposition position of the EL material can it becomes possible to obtain a light-emitting device having a high-definition pixel portion.
【0011】 [0011]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
本発明の発光装置の構造について図1(A)、(B)を用いて説明する。 The structure of the light-emitting device of the present invention FIG. 1 (A), described with reference to (B). なお、図1(A)は画素部の上面図であり、図1(B)は図1(A)をA−A'で切断した断面図である。 Incidentally, FIG. 1 (A) is a top view of a pixel portion, FIG. 1 (B) is a sectional view of FIG. 1 (A) taken along A-A '. 但し、ここで示す発光装置は発光素子を封止する前の状態である。 However, the light emitting device shown here is the state before sealing the light-emitting element.
【0012】 [0012]
本発明の発光装置は、まず絶縁体101上にTFT102が設けられている。 The light emitting device of the present invention, TFT 102 on the insulator 101 first is provided. 絶縁体101はガラス基板、プラスチック基板(プラスチックフィルムを含む)、金属基板もしくはセラミックス基板の上に絶縁膜を設けたものを用いても良いし、石英基板をそのまま用いても良い。 Insulator 101 is a glass substrate, a plastic substrate (including a plastic film), to the top of the metal substrate or a ceramic substrate may be used which is provided with an insulating film, a quartz substrate may be used as it is.
【0013】 [0013]
TFT(薄膜トランジスタ)102は公知の構造のnチャネル型TFTもしくはpチャネル型TFTを用いれば良く、トップゲート構造(代表的にはプレーナ型TFT)であってもボトムゲート構造(代表的には逆スタガ型TFT)であっても良い。 TFT (thin film transistor) 102 may be used n-channel type TFT or p-channel type TFT of the known structure, a top-gate structure (typically, planar type TFT) bottom gate structure even (typically reverse stagger it may be a type TFT). また、TFTの配置にも限定はないが、典型的には本出願人による特開平5−107561号公報に記載の画素構造を採用すれば良い。 Further, although not limited to the arrangement of the TFT, typically it may be employed a pixel structure described in JP-A-5-107561 discloses by the present applicant.
【0014】 [0014]
このTFT102は層間絶縁膜103に覆われ、層間絶縁膜103を挟んで画素電極104が電気的に接続されている。 The TFT102 is covered with an interlayer insulating film 103, the pixel electrode 104 are electrically connected by interposing the interlayer insulating film 103. 層間絶縁膜103としては、珪素を含む絶縁膜、代表的には酸化珪素膜、窒化珪素膜、窒化酸化珪素膜もしくは炭化珪素膜を用いることができる。 The interlayer insulating film 103, an insulating film containing silicon, can be typically used silicon oxide film, a silicon nitride film, a silicon nitride oxide film or silicon carbide film. また、樹脂膜を用いることもできるし、樹脂膜と珪素を含む絶縁膜とを組み合わせることもできる。 Further, it is possible to use a resin film, it is also possible to combine the insulating film including a resin film and silicon.
【0015】 [0015]
また、ここでは画素電極104として仕事関数の大きい導電膜が用いられ、典型的には可視光に対して透明な酸化物導電膜が用いられる。 Further, where a large conductive film having a work function is used as the pixel electrode 104, typically transparent oxide conductive film is used for visible light. 酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはこれらの化合物からなる導電膜を用いることができる。 The oxide conductive film, indium oxide, tin oxide, a conductive film made of zinc oxide or their compounds. さらに、これらの酸化物導電膜にガリウムを添加したものであっても良い。 Furthermore, it may be obtained by adding gallium to these oxide conductive film.
【0016】 [0016]
また、画素電極104を囲むようにしてバンク105が設けられている。 Further, the bank 105 is provided so as to surround the pixel electrode 104. バンク105は絶縁膜からなる支持バンク105aとその上に設けられた金属膜からなる制御バンク105bを含む。 Bank 105 includes a control bank 105b made of a metal film provided thereon and a support banks 105a made of an insulating film. このとき、制御バンク105bの線幅は支持バンク105aの線幅よりも細くなっている。 In this case, the line width of the control bank 105b is made thinner than the line width of the support bank 105a. さらに、支持バンク105aおよび制御バンク105bはテーパー形状を有していることが好ましい。 Further, the support bank 105a and the control bank 105b may preferably have a tapered shape. 本発明では制御バンク105bに画素電極と極性の異なる電圧をかけて負もしくは正に帯電させ、EL材料に電界を加えることによりEL材料の飛行軌道を制御することが可能となる。 In the present invention was charged negatively or positively by applying voltages of different pixel electrode and the polarity control bank 105b, it is possible to control the flight path of EL material by applying an electric field to the EL material.
【0017】 [0017]
さらに、バンク105で囲まれた画素内にはEL層106が設けられ、バンク105およびEL層106を覆うように陰極107が設けられている。 Further, the EL layer 106 is provided in the pixel surrounded by the bank 105, and the cathode 107 is provided so as to cover the banks 105 and the EL layer 106.
【0018】 [0018]
なお、本明細書においてEL層とは、EL素子において陽極と陰極との間に設けられた絶縁層を指し、様々な有機膜もしくは無機膜を組み合わせて形成される層である。 Note that the EL layer herein refers to an insulating layer provided between an anode and a cathode in the EL element, a layer formed by combining a variety of organic film or inorganic film. 典型的には、EL層は少なくとも発光層を含み、発光層に電荷注入層や電荷輸送層を組み合わせて用いられる。 Typically, EL layer includes at least a light emitting layer, it is used in combination a charge injection layer or charge transport layer to the light emitting layer. また、EL層106としては、有機EL材料、無機EL材料もしくはそれらを組み合わせたEL材料を用いる。 As the EL layer 106, an organic EL material, an inorganic EL material or an EL material combinations thereof are used. また、有機EL材料を用いる場合、低分子材料を用いても高分子材料を用いても良く、公知の如何なる材料を用いても良い。 In the case of using an organic EL material, even with a low-molecular material may be used a polymer material, it may be used any known material.
【0019】 [0019]
また、陰極107は仕事関数の小さい導電膜が用いられ、典型的には周期表の1族もしくは2族に属する元素を含む導電膜が用いられる。 The cathode 107 is small conductive film is used work function, typically a conductive film containing an element belonging to Group 1 or Group 2 of the periodic table is used. 代表的にはマグネシウム、リチウム、セシウム、ベリリウム、カリウムもしくはカルシウムを含む合金膜が用いられる。 Magnesium Typically, lithium, cesium, beryllium, is an alloy film containing potassium or calcium is used. また、ビスマス膜を用いることもできる。 It is also possible to use a bismuth film.
【0020】 [0020]
以上の画素電極(陽極)104、EL層106および陰極107がEL素子100を形成する。 Above the pixel electrode (anode) 104, EL layer 106 and the cathode 107 to form the EL element 100. 実際には、EL素子100の上に樹脂膜を封止材として設けるか、EL素子100の上に密閉空間を作るかして、EL素子100を外気から保護する。 In practice, either the resin film on the EL element 100 provided as the sealing material, and either make a sealed space above the EL element 100, to protect the EL element 100 from the outside air. これはEL層106や陰極107が酸化することで劣化してしまうため、酸素および水に極力触れないようにするためである。 This is because the EL layer 106 and the cathode 107 is deteriorated by oxidation, in order to prevent as much as possible exposed to oxygen and water.
【0021】 [0021]
以上にような構造を含む本発明の発光装置は、蒸着法、イオンプレーティング法もしくはインクジェット法のように、上方もしくは下方からEL材料が飛んできて付着することにより成膜される手法を用いる場合において、バンクの一部である金属膜を用いてEL材料に電界を加え、その電界により成膜位置の制御を行うことを特徴とするものである。 The light emitting device of the present invention including a structure as above, the vapor deposition method, as an ion plating method or an inkjet method, when using a technique that is deposited by deposition from the upper or lower flew EL material in the field added to the EL material by using a metal film which is a part of the bank, it is characterized in that for controlling the film formation position by the electric field.
【0022】 [0022]
本発明を実施することで、精密な位置制御を行いながらEL材料を成膜することが可能となり、高精細な画素部を有する発光装置を実現することができる。 By implementing the present invention, it is possible to deposit the EL material while precise position control, it is possible to realize a light-emitting device having a high-definition pixel portion.
【0023】 [0023]
【実施例】 【Example】
〔実施例1〕 Example 1
図1に示した構造の発光装置を作製する際のEL層の成膜過程について図2を用いて説明する。 The deposition process of the EL layer in manufacturing a light emitting device having the structure shown in FIG. 1 will be described with reference to FIG. なお、一部、図1の符号を参照して説明する。 A part, be described with reference to numerals in FIG.
【0024】 [0024]
図2(A)において、絶縁体101の上にはTFT102が形成され、TFT102を覆って形成された層間絶縁膜103の上には画素電極(ここでは陽極として機能する)104が形成されている。 In FIG. 2 (A), on the insulator 101 is TFT 102 is formed, (functioning as an anode in this case) the pixel electrode on the interlayer insulating film 103 formed to cover the TFT 102 104 is formed . さらに、画素電極104を囲むように支持バンク105aおよび制御バンク105bを含むバンク105が形成されている。 Additionally, the bank 105 that includes a support bank 105a and the control bank 105b so as to surround the pixel electrode 104 is formed.
【0025】 [0025]
そして、この状態でまず画素電極104を正に帯電させる。 The first is positively charged pixel electrode 104 in this state. これは画素電極104に正電圧を印加しても良いし、正に帯電したイオンシャワーを浴びせることで帯電させることも可能である。 This may be a positive voltage is applied to the pixel electrode 104, it is also possible to charge by bombarding positively charged ions shower. 正電圧を印加する場合はTFT102を動作させて印加すれば良い。 When applying a positive voltage may be applied to operate the TFT 102. そして、制御バンク105bは負に帯電させる。 Then, the control bank 105b may be negatively charged. これは制御バンク105bに負電圧を印加することで可能である。 This is possible by applying a negative voltage to the control bank 105b. 負電圧の大きさは実施者が適宜決定すれば良い。 The magnitude of the negative voltage practitioner may be appropriately determined.
【0026】 [0026]
この状態でEL材料(本明細書ではEL材料を含む溶液も含めてEL材料という)201を蒸着法、イオンプレーティング法もしくはインクジェット法により積層する。 Evaporation method 201 (EL material that the solution be included containing the EL material herein) EL material in this state, is laminated by ion plating method or an inkjet method. このとき、本発明ではEL材料201を、制御バンク105bと同じ極性に帯電させる点に特徴がある。 At this time, the EL material 201 in the present invention is characterized in that charging the same polarity as the control bank 105b. 即ち、本実施例の場合は、制御バンク105bが負に帯電しているため、EL材料201も負に帯電させる。 That is, in the case of this embodiment, since the control bank 105b is negatively charged, EL material 201 is negatively charged. これによりEL材料201は制御バンク105bの周囲に形成された電界に反発し、制御バンク105bを避けるような軌道を描く。 Thus EL material 201 is repelled to an electric field formed around the control bank 105b, draw a trajectory to avoid control bank 105b.
【0027】 [0027]
さらに、本実施例では画素電極104が正に帯電しているため、負に帯電したEL材料201を引き寄せる方向に働く。 Further, in this embodiment since the pixel electrode 104 is positively charged, it acts in a direction to draw the EL material 201 charged negatively.
【0028】 [0028]
以上のように、EL材料201は制御バンク105bを避けて画素電極104へ積層される。 As described above, EL material 201 is laminated to the pixel electrode 104 so as to avoid the control bank 105b. こうして画素の部分にEL層202が形成される。 Thus EL layer 202 is formed on the portion of the pixel. 即ち、特にシャドーマスク等を設けることなく、EL材料を集中的に画素に成膜することができ、EL材料の利用効率を大幅に向上させることが可能となる。 That is, in particular, without providing a shadow mask or the like, the EL material intensively can be formed in a pixel, it is possible to greatly improve the utilization efficiency of the EL materials.
【0029】 [0029]
また、本発明は画素ピッチが数十μmといった非常に微細な画素部においても何ら問題なく実施することが可能である。 Further, the present invention can be implemented without any problem even in a very fine pixel unit of several tens of μm pixel pitch. シャドーマスクを用いてEL材料を積層する手法はシャドーマスクのアライメント精度が問題となり、高精細な画素部を形成するには不適当である。 Method of laminating an EL material using a shadow mask becomes the alignment precision of the shadow mask is a problem, is not suitable for forming a high-definition pixel portion. そのような場合に、本発明を実施することは非常に有効であると言える。 In such a case, implementing the present invention can be said to be very effective.
【0030】 [0030]
〔実施例2〕 Example 2
本実施例では、蒸着法によりEL材料を成膜する際に本発明を実施する場合について図3に示す。 In this embodiment, a case of carrying out the present invention shown in FIG. 3 when forming the EL material by a vapor deposition method.
【0031】 [0031]
図3において、301は蒸着室であり、蒸着室の隔壁302は負の電圧が印加される負電源303に接続されている。 3, reference numeral 301 denotes an evaporation chamber, the partition wall 302 of the deposition chamber is connected to a negative power supply 303 a negative voltage is applied. また、蒸着室301の内部には蒸着ボート304が設置され、その中には固体EL材料305が備えられている。 Further, the inside of the deposition chamber 301 is deposited boat 304 is installed, the solid EL material 305 is provided on the inside thereof. この蒸着ボート304は支持台306に接続された電源307a、307bを用いて加熱される。 The evaporation boat 304 is connected to the support 306 the power 307a, it is heated with 307b. 即ち、本実施例では抵抗加熱による蒸着源を用いている。 That is, in the present embodiment uses a vapor deposition source by resistance heating.
【0032】 [0032]
また、蒸着ボート304に設けられた孔(気体となったEL材料が蒸着ボート外に出るための孔)のすぐ外に、孔から出た気体となったEL材料(以下、気体EL材料という)を取り囲むように配置されたリング状電極320が設けられている。 Furthermore, holes provided in the deposition boat 304 just outside the (holes for exiting the EL material outside deposition boat becomes gas), EL materials becomes gas exiting from the hole (hereinafter, referred to as gas EL material) a ring-shaped electrode 320 disposed so as to surround the provided. このリング状電極320は負電源308に接続され、リング状電極320の内側に電場を形成して、気体EL材料を負に帯電させる。 The ring electrode 320 is connected to the negative power source 308, and an electric field inside the ring-shaped electrode 320, charges the gas EL material in the negative. 即ち、蒸着ボート304から飛び出した気体EL材料は、飛散中に電場を通過させることで帯電する。 That is, the gas EL material jumped from the deposition boat 304 charged by passing an electric field in the scatter. このとき、蒸着室の隔壁302は負に帯電しているため、隔壁302に付着するEL材料を最小限に抑えることができる。 At this time, since the partition wall 302 of the deposition chamber is negatively charged, it is possible to minimize the EL material that adheres to the partition wall 302.
【0033】 [0033]
こうして飛散した気体EL材料309は制御バンク310が形成する電界を避けるようにして画素電極311に積層される。 Gas EL material 309 scattered in this way is laminated on the pixel electrode 311 so as to avoid an electric field control bank 310 is formed. 制御バンク310には負電源312が接続され、これにより電界が形成される。 The control bank 310 negative power supply 312 is connected, thereby an electric field is formed. なお、図示されていないが全ての制御バンクは同電位となるように電気的に接続されている。 Note that all control banks not shown are electrically connected to the same potential.
【0034】 [0034]
また、このとき画素電極311が接続されたTFT313のソース配線には正電源314が接続され、画素電極311に正電圧を印加できるようになっている。 At this time the positive power source 314 is connected to the source wiring TFT313 the pixel electrode 311 is connected, it is enabled to apply a positive voltage to the pixel electrode 311. また、TFT313を有した基板315はサセプタ316に保持される。 The substrate 315 having the TFT313 is held in the susceptor 316. このサセプタ316を成膜時に負に帯電させておいても良い。 The susceptor 316 may be allowed to negatively charged to at the time of film formation.
【0035】 [0035]
画素電極311は電気的に接続されたTFT313を動作させることにより正の電圧を印加され、正に帯電する。 Pixel electrode 311 is a positive voltage by operating the TFT313 electrically connected, positively charged. 即ち、本実施例ではTFT313を動作させた状態でEL材料を積層する点にも特徴がある。 That is, in the present embodiment is characterized in that stacking EL materials while operating the TFT 313. もちろん、必ずしもTFT313を動作させる必要はない。 Of course, it is not always necessary to operate the TFT313.
【0036】 [0036]
以上のような構成とすることで、蒸着する気体EL材料309の利用効率を高め、必要最小限の量で所望のEL層を形成することが可能となる。 By the above configuration, enhance the utilization efficiency of the gas EL material 309 to be deposited, it is possible to form a desired EL layer in an amount of the minimum necessary. 従って、EL材料の消費量が大幅に削減されるため、製造コストを低減することができる。 Therefore, since the consumption of the EL material is greatly reduced, thereby reducing the manufacturing cost.
【0037】 [0037]
なお、蒸着源として抵抗加熱を例にとったが、電子ビーム(EB)加熱であっても構わない。 Although as an example a resistive heating as an evaporation source, it may be an electron beam (EB) heating.
【0038】 [0038]
また、本実施例では気体EL材料を負に帯電させる例を示しているが、正に帯電させることも可能である。 Further, in the present embodiment an example is shown for charging the gas EL material negatively, it is also possible to positively charged. その場合、隔壁302、蒸着ボート304および制御バンク310を正に帯電させ、画素電極311を負に帯電させれば良い。 In that case, the partition wall 302, is positively charged deposition boat 304 and control bank 310, it is sufficient to charge the pixel electrode 311 negatively.
【0039】 [0039]
〔実施例3〕 Example 3
本実施例では、インクジェット法によりEL材料を塗布する際に本発明を実施する場合について図4に示す。 In this embodiment, a case of carrying out the invention when applying the EL material by an inkjet method illustrated in FIG. なお、図4(A)、(B)はいずれも不活性雰囲気中(窒素ガスもしくは希ガス中)で行われる。 Incidentally, FIG. 4 (A), the carried out in (B) also in an inert atmosphere either in (nitrogen gas or noble gas).
【0040】 [0040]
図4(A)において、401はガラス基板、402はTFT、403は陽極として機能する画素電極であり、TFT402のソース配線には正電源404が接続されている。 In FIG. 4 (A), 401 denotes a glass substrate, is 402 TFT, 403 denotes a pixel electrode functioning as an anode, the source wiring TFT402 is connected to a positive power supply 404. また、本実施例では制御バンク405に負電源406を接続する。 Further, in the present embodiment for connecting the negative power source 406 to control bank 405. この場合、図示されないが全ての制御バンクは同電位となるように電気的に接続されている。 In this case, all control banks are not shown are electrically connected to the same potential.
【0041】 [0041]
また、基板401の上方にはインクジェット方式でEL材料を積層するための薄膜形成装置のヘッド407〜409が配置されている。 The head 407 to 409 of the thin film forming apparatus for stacking the EL material by an ink jet method is arranged above the substrate 401. ヘッド407の中には赤色発光のためのEL材料を含む溶液410が備えられ、ヘッド408の中には緑色発光のためのEL材料を含む溶液411が備えられ、ヘッド409の中には青色発光のためのEL材料を含む溶液412が備えられている。 Some head 407 provided with a solution 410 containing an EL material for red light emission, a solution 411 containing an EL material for green light is provided on the inside of the head 408, the blue light emission in the head 409 solution 412 containing the EL material is provided for. これらのEL材料を含む溶液はピエゾ素子を用いて吐出される。 The solution containing these EL material is discharged by using a piezoelectric element. もちろん、バブルジェット方式を用いても良い。 Of course, it may be used bubble jet method.
【0042】 [0042]
本実施例では、ヘッド407〜409の各々に負電源413〜415を接続し、EL材料410〜412を負に帯電させている。 In this embodiment, connecting the negative power source 413 to 415 to each of the heads 407 to 409, thereby charging the EL material 410 - 412 in the negative. この状態で吐出されたEL材料を含む溶液は点線で示される軌道に沿って落下し、バンクの間に露出した画素電極403上に塗布される。 The solution containing the EL material discharged in this state fall along a trajectory indicated by the dotted line, is applied on the pixel electrode 403 exposed between the banks. 即ち、負に帯電したEL材料を含む溶液410〜412は、やはり負に帯電した制御バンク405を避けて画素内に塗布される。 That is, a solution 410 to 412 containing the charged EL material in the negative is applied to the pixel avoiding control bank 405 which is also negatively charged.
【0043】 [0043]
こうして画素内には赤色発光に対応するEL層416、緑色発光に対応するEL層417および青色発光に対応するEL層418が形成される。 EL layer 416 in the pixel corresponding to the red light emitting Thus, the EL layer 418 corresponding to the EL layer 417 and the blue light emitting corresponding to the green light emission is formed. なお、ここでは三つの画素しか図示されないが、一画素ずつ成膜しても良いし、三つ以上の複数の画素に同時に成膜することも可能である。 Although only shown three pixels here may be formed by one pixel, it is possible to simultaneously deposited on a plurality of three or more pixels.
【0044】 [0044]
また、図4(B)に示したのは、ヘッド407〜409の吐出口付近にEL材料を含む溶液を帯電させるための電極を設けた例である。 Further, the shown in FIG. 4 (B) shows an example in which an electrode for charging the solution containing the EL material in the vicinity of the discharge port of the head 407 to 409. 本実施例では、引出電極421、加速電極422および制御電極423を設けている。 In this embodiment, the lead electrode 421, an accelerating electrode 422 and control electrode 423 provided. また、各々には電源424が接続されている。 The power supply 424 is connected to each.
【0045】 [0045]
引出電極421はヘッド407〜409からEL材料を含む溶液を引き出すための電界を形成する電極である。 The extraction electrode 421 is an electrode for forming an electric field for drawing out a solution containing an EL material from the head 407 to 409. また、加速電極422は引き出されたEL材料を加速させるための電界を形成する電極であり、制御電極423は最終的にEL材料の落下する位置を制御するための電界を形成する電極である。 Further, the acceleration electrode 422 is an electrode for forming an electric field for accelerating the EL material drawn, the control electrode 423 is an electrode for forming an electric field for controlling the position of dropping of the final EL material. もちろん、これら三つを常に用いる必要はなく、この組み合わせに限定する必要はない。 Of course, it is not necessary to use these three always need not be limited to this combination.
【0046】 [0046]
図4(B)に示す構成の場合、これら三つの電極のいずれかを用いてEL材料を含む溶液を負に帯電させている。 Figure 4 (B) in the case of the configuration shown, and the solution is charged negatively containing an EL material using any of these three electrodes. 従って、ヘッド407〜409に特に電源を設ける必要がなく、吐出されたEL材料を含む溶液自体を直接帯電させることができる。 Therefore, it is not necessary to particularly provide power to the head 407 to 409, the solution itself containing the discharged EL material can be directly charged. この場合も、図4(A)の場合と同様にEL材料を含む溶液は点線で示される軌道に沿って落下し、バンクの間に露出した画素電極403上に塗布される。 Again, a solution containing an EL material as in the case of FIG. 4 (A) falls along a trajectory indicated by the dotted line, is applied on the pixel electrode 403 exposed between the banks. 即ち、負に帯電したEL材料409〜411は、やはり負に帯電した制御バンク404を避けて画素内に塗布される。 That, EL materials 409 to 411 the negatively charged is applied to the pixel avoiding control bank 404 which is also negatively charged.
【0047】 [0047]
以上のような構成とすることで、インクジェット法によりEL材料を塗布する際に軌道がずれてしまう可能性が大幅に減り、歩留まりを向上させることが可能となる。 By the above configuration, a possibility that the track is shifted in applying the EL material by an ink jet method is greatly reduced, it is possible to improve the yield. そのため製造コストを低減することができる。 Therefore it is possible to reduce the manufacturing cost.
【0048】 [0048]
なお、本実施例ではEL材料を含む溶液を負に帯電させる例を示しているが、正に帯電させることも可能である。 While this embodiment shows an example of charging a solution containing the EL material in the negative, it is also possible to positively charged. その場合、制御バンク405およびEL材料を含む溶液410〜412を正に帯電させ、画素電極403を負に帯電させれば良い。 In that case, the solution 410 to 412 containing a control bank 405 and EL material is positively charged, it is sufficient to charge the pixel electrode 403 negatively.
【0049】 [0049]
〔実施例4〕 Example 4
本実施例では、イオンプレーティング法によりEL層を成膜する際に本発明を実施する場合について図5に示す。 In this embodiment, shown in FIG. 5 for the case of carrying out the invention when forming the EL layer by an ion plating method.
【0050】 [0050]
図5において、501は蒸着室であり、蒸着室の隔壁502は正の電圧が印加される正電源503に接続されている。 5, 501 denotes an evaporation chamber, the partition wall 502 of the deposition chamber is connected to a positive power supply 503 to which a positive voltage is applied. また、蒸着室501の内部には蒸着ボート504が設置され、その中には固体EL材料505が備えられている。 Further, the inside of the deposition chamber 501 is deposited boat 504 is installed, the solid EL material 505 is provided on the inside thereof. この蒸着ボート504は支持台506に接続された電源507a、507bを用いて加熱される。 The evaporation boat 504 is connected to the support 506 the power 507a, it is heated with 507b. 即ち、本実施例では抵抗加熱による蒸着源を用いている。 That is, in the present embodiment uses a vapor deposition source by resistance heating.
【0051】 [0051]
また、蒸着ボート504の上には導体をらせん状に巻いたアンテナ508が設けられている。 Further, on the deposition boat 504 antenna 508 wound with conductors spirally is provided. アンテナ508には高周波電源508aが接続されており、高真空中にて高周波が印加され、電波(典型的にはマイクロ波)を発生させることができる。 The antenna 508 is connected to a high frequency power source 508a, a high frequency is applied in a high vacuum (typically microwave) radio can be generated. 本実施例ではこの電波を気化した気体EL材料509に加えて正に帯電させる。 In the present embodiment be positively charged in addition to the gas EL material 509 vaporized the radio waves. このとき、アンテナ508の間にプラズマを発生させても良い。 At this time, it may be to generate a plasma between the antenna 508. このプラズマはアルゴンガスもしくはネオンガスといった希ガスを用いて形成すれば良い。 The plasma may be formed by using a rare gas such as argon gas or neon gas. このとき、蒸着室の隔壁502は正に帯電しているため、隔壁502に付着するEL材料を最小限に抑えることができる。 At this time, since the partition wall 502 of the deposition chamber is positively charged, it is possible to minimize the EL material that adheres to the partition wall 502.
【0052】 [0052]
こうして飛散した気体EL材料509は、制御バンク510が形成する電界を避けるようにして画素電極511に積層される。 Gas EL material 509 scattered thus, control bank 510 is laminated on the pixel electrode 511 so as to avoid an electric field to be formed. 制御バンク510には正電源512が接続され、これにより電界が形成される。 The control bank 510 positive supply 512 is connected, thereby an electric field is formed. なお、図示されていないが全ての制御バンクは同電位となるように電気的に接続されている。 Note that all control banks not shown are electrically connected to the same potential.
【0053】 [0053]
また、このとき画素電極511が接続されたTFT513のソース配線には負電源514が接続され、画素電極511に負電圧を印加できるようになっている。 At this time the negative power source 514 is connected to the source wiring TFT513 the pixel electrode 511 is connected, it has to be able to apply a negative voltage to the pixel electrode 511. また、TFT513を有した基板515はサセプタ516に保持される。 The substrate 515 having the TFT513 is held in the susceptor 516. このサセプタ516を成膜時に負に帯電させておいても良い。 The susceptor 516 may be allowed to negatively charged to at the time of film formation.
【0054】 [0054]
画素電極511は電気的に接続されたTFT513を動作させることにより負の電圧を印加され、負に帯電する。 Pixel electrode 511 is a negative voltage by operating the TFT513 electrically connected, negatively charged. 即ち、本実施例ではTFT513を動作させた状態でEL材料を積層する点にも特徴がある。 That is, in the present embodiment is characterized in that stacking EL materials while operating the TFT 513. もちろん、必ずしもTFT513を動作させる必要はない。 Of course, it is not always necessary to operate the TFT513.
【0055】 [0055]
以上のような構成とすることで、蒸着する気体EL材料509の利用効率を高め、必要最小限の量で所望のEL層を形成することが可能となる。 By the above configuration, enhance the utilization efficiency of the gas EL material 509 to be deposited, it is possible to form a desired EL layer in an amount of the minimum necessary. 従って、EL材料の消費量が大幅に削減されるため、製造コストを低減することができる。 Therefore, since the consumption of the EL material is greatly reduced, thereby reducing the manufacturing cost.
【0056】 [0056]
なお、本実施例では電極508aと508bとの間に形成された電界を気体EL材料509に加えて正に帯電させる方式としたが、陽極511と蒸着ボート504との間にバイアス電圧をかけて正に帯電させることもできる。 While this embodiment the electric field formed between the electrodes 508a and 508b and the manner in which positively charged in addition to the gas EL material 509, by applying a bias voltage between the anode 511 and the evaporation boat 504 It may also be positively charged.
【0057】 [0057]
また、本実施例では気体EL材料を正に帯電させる例を示しているが、負に帯電させることも可能である。 Further, in the present embodiment an example is shown to positively charged gas EL material, it is also possible to negatively charged. その場合、隔壁502、蒸着ボート504および制御バンク510を負に帯電させ、陽極511を正に帯電させれば良い。 In that case, the partition wall 502, negatively charges the deposition boat 504 and control bank 510, it is sufficient to positively charged anode 511.
【0058】 [0058]
〔実施例5〕 [Example 5]
本発明の発光装置における画素部の断面図を図6に、その上面図を図7(A)に、その回路構成を図7(B)に示す。 A cross-sectional view of a pixel portion of the light emitting device of the present invention in FIG. 6, the top view in FIG. 7 (A), shows the circuit arrangement in FIG. 7 (B). 実際には画素がマトリクス状に複数配列されて画素部(画像表示部)が形成される。 In fact pixel in the pixel portion are arrayed in a matrix form (image display portion) is formed. 従って図6及び図7で共通の符号を用いているので、適宜両図面を参照すると良い。 Therefore, since common reference numerals are used in FIGS. 6 and 7, reference may be suitably both figures. また、図7の上面図では二つの画素を図示しているが、どちらも同じ構造である。 Also, although the top view of FIG. 7 illustrates two pixels, both have the same structure.
【0059】 [0059]
図6において、11は基板、12は下地となる絶縁膜(以下、下地膜という)である。 6, 11 denotes a substrate, 12 denotes an insulating film which becomes a base (hereafter referred to as a base film). 基板11としてはガラス、ガラスセラミックス、石英、シリコン、セラミックス、金属若しくはプラスチックでなる基板を用いることができる。 The substrate 11 may be a glass, glass ceramic, quartz, silicon, ceramic, a substrate made of metal or plastic.
【0060】 [0060]
また、下地膜12は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。 Although the base film 12 is especially effective when using a substrate having a substrate and a conductive containing mobile ions, it may be not be provided on a quartz substrate. 下地膜12としては、珪素(シリコン)を含む絶縁膜を用いれば良い。 As the base film 12 may be used an insulating film containing silicon. また、下地膜12に放熱効果を持たせることによりTFTの発熱を発散させることはTFTの劣化又はEL素子の劣化を防ぐためにも有効である。 Further, it dissipate heat generation of the TFT by providing the heat radiation effect to the base film 12 is effective to prevent deterioration of the degradation or EL element of the TFT. 放熱効果を持たせるには公知のあらゆる材料を用いることができる。 To impart heat dissipation can be used any known material.
【0061】 [0061]
ここでは画素内に二つのTFTを形成している。 Here they are formed two TFT in the pixel. 601はスイッチング用TFTであり、nチャネル型TFTで形成され、602は電流制御用TFTであり、pチャネル型TFTで形成されている。 601 denotes a switching TFT, formed by n-channel type TFT, 602 denotes a current control TFT, and is formed of a p-channel TFT.
【0062】 [0062]
ただし、本発明において、スイッチング用TFTをnチャネル型TFT、電流制御用TFTをpチャネル型TFTに限定する必要はなく、スイッチング用TFTをpチャネル型TFT、電流制御用TFTをnチャネル型TFTにしても良いし、両方ともnチャネル型又pチャネル型TFTを用いることも可能である。 However, in the present invention, the switching TFT n-channel type TFT, it is not necessary to limit the current controlling TFT to the p-channel type TFT, the switching TFT p-channel type TFT, the current control TFT to n-channel type TFT also it may be, it is also possible to use both n-channel type and p-channel type TFT.
【0063】 [0063]
スイッチング用TFT601は、ソース領域13、ドレイン領域14、LDD領域15a〜15d、高濃度不純物領域16及びチャネル形成領域17a、17bを含む活性層、ゲート絶縁膜18、ゲート電極19a、19b、第1層間絶縁膜20、ソース配線21並びにドレイン配線22を有して形成される。 Switching TFT601 includes a source region 13, drain region 14, LDD regions 15 a to 15 d, the high concentration impurity region 16 and channel formation regions 17a, the active layer comprising 17b, the gate insulating film 18, gate electrodes 19a, 19b, a first interlayer insulating film 20, a source wiring 21 and drain wiring 22.
【0064】 [0064]
また、図7に示すように、ゲート電極19a、19bは別の材料(ゲート電極19a、19bよりも低抵抗な材料)で形成されたゲート配線611によって電気的に接続されたダブルゲート構造となっている。 Is also, as shown in FIG. 7, the gate electrode 19a, 19b is electrically connected to each double gate structure by another material (the gate electrode 19a, a low resistance material than 19b) a gate wiring 611 formed by ing. 勿論、ダブルゲート構造だけでなく、シングルゲートもしくはトリプルゲート構造といったいわゆるマルチゲート構造(直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造)であっても良い。 Of course, not only the double gate structure, may be a single gate or a triple gate structure, such so-called multi-gate structure (structure including an active layer having two or more channel forming regions connected in series). マルチゲート構造はオフ電流値を低減する上で極めて有効であり、本発明では画素のスイッチング素子601をマルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。 Multi-gate structure is extremely effective in reducing the off current value, the present invention realizes a lower switching element off current value by the switching element 601 of the pixel with the multi-gate structure.
【0065】 [0065]
また、活性層は結晶構造を含む半導体膜で形成される。 The active layer is formed of a semiconductor film containing a crystal structure. 即ち、単結晶半導体膜でも良いし、多結晶半導体膜や微結晶半導体膜でも良い。 In other words, it may be a single crystal semiconductor film may be a polycrystalline semiconductor film or microcrystalline semiconductor film. また、ゲート絶縁膜18は珪素を含む絶縁膜で形成すれば良い。 Further, the gate insulating film 18 may be formed of an insulating film containing silicon. また、ゲート電極、ソース配線若しくはドレイン配線としてはあらゆる導電膜を用いることができる。 The gate electrode, as a source wiring or a drain wiring can be used any conductive film.
【0066】 [0066]
さらに、スイッチング用TFT601においては、LDD領域15a〜15dは、ゲート絶縁膜18を挟んでゲート電極19a、19bと重ならないように設ける。 Further, in the switching TFT TFT 601, LDD regions 15a~15d is provided so as not to overlap the gate electrode 19a, and 19b through the gate insulating film 18. このような構造はオフ電流値を低減する上で非常に効果的である。 Such structure is extremely effective in reducing the off current value.
【0067】 [0067]
なお、チャネル形成領域とLDD領域との間にオフセット領域(チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域)を設けることはオフ電流値を下げる上でさらに好ましい。 Incidentally, (now in the semiconductor layer having the same composition as the channel forming region, a region where the gate voltage is not applied) offset region between the channel formation region and the LDD region that is more preferable for reducing the off current value to provide. また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的である。 Further, when a multi-gate structure having two or more gate electrodes, the high concentration impurity region provided between the channel formation regions is effective in reducing the off current value.
【0068】 [0068]
次に、電流制御用TFT602は、ソース領域31、ドレイン領域32及びチャネル形成領域34を含む活性層、ゲート絶縁膜18、ゲート電極35、第1層間絶縁膜20、ソース配線36並びにドレイン配線37を有して形成される。 Next, the current control TFT602 is an active layer containing a source region 31, drain region 32 and a channel forming region 34, a gate insulating film 18, gate electrode 35, the first interlayer insulating film 20, a source wiring 36 and drain wiring 37 It is formed having. なお、ゲート電極35はシングルゲート構造となっているが、マルチゲート構造であっても良い。 Although the gate electrode 35 has a single gate structure may be a multi-gate structure.
【0069】 [0069]
図7(A)に示すように、スイッチング用TFTのドレインは電流制御用TFT602のゲートに接続されている。 As shown in FIG. 7 (A), the drain of the switching TFT is connected to the gate of the current control TFT 602. 具体的には電流制御用TFT602のゲート電極35はスイッチング用TFT601のドレイン領域14とドレイン配線(接続配線とも言える)22を介して電気的に接続されている。 The gate electrode 35 of the concrete to the current control TFT602 is electrically connected via the drain region 14 (can also be called connection wiring) and the drain wiring 22 of the switching TFT 601. また、ソース配線36は電流供給線であり、EL素子に流れる電流の供給源に接続される。 Further, the source wiring 36 is a current supply line, is connected to a source of electric current flowing through the EL element.
【0070】 [0070]
電流制御用TFT602はEL素子603に注入される電流量を制御するための素子であるが、EL素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。 Although the current controlling TFT602 is an element for controlling the amount of current injected to an EL element 603, it is not preferable to passage of a large amount of current in consideration of the deterioration of the EL element. そのため、電流制御用TFT602に過剰な電流が流れないように、チャネル長(L)は長めに設計することが好ましい。 Therefore, so as not excessive current flows through the current control TFT 602, the channel length (L) is preferably designed longer. 望ましくは一画素あたり0.5〜2μA(好ましくは1〜1.5μA)となるようにする。 Preferably made to be 0.5~2μA per pixel (preferably 1~1.5μA).
【0071】 [0071]
また、スイッチング用TFT601に形成されるLDD領域の長さ(幅)は0.5〜3.5μm、代表的には2.0〜2.5μmとすれば良い。 The length of the LDD region formed in the switching TFT 601 (width) 0.5~3.5Myuemu, typically may be a 2.0 to 2.5 [mu] m.
【0072】 [0072]
また、図7(A)に示すように電流制御用TFT602のゲート電極を含む配線35は、50で示される領域で電流制御用TFT602のソース配線(電流供給線)36と絶縁膜を挟んで重なる。 The wiring 35 including the gate electrode of the current control TFT602 as shown in FIG. 7 (A) overlaps across the source wiring of the current control TFT602 in the area indicated by 50 (current supply line) 36 and the insulating film . このとき50で示される領域では、保持容量(コンデンサ)が形成される。 In the region indicated by this time 50, the holding capacitance (capacitor) is formed. また、ここではソース配線36と電気的に接続された半導体膜51、ゲート絶縁膜と同一層の絶縁膜(図示せず)及び電源供給線36で形成される容量も保持容量として用いることが可能である。 Furthermore, can be used as well retention capacitor capacitance formed by a source line 36 and electrically connected to the semiconductor film 51, (not shown) insulating film of the gate insulating film of the same layer and the power supply line 36 is here it is.
この保持容量50は、電流制御用TFT602のゲート電極35にかかる電圧を保持するためのコンデンサとして機能する。 The storage capacitor 50 functions as a capacitor for holding a voltage applied to the gate electrode 35 of the current control TFT 602.
【0073】 [0073]
また、流しうる電流量を多くするという観点から見れば、電流制御用TFT602の活性層(特にチャネル形成領域)の膜厚を厚くする(好ましくは50〜100nm、さらに好ましくは60〜80nm)ことも有効である。 Further, looking from the viewpoint of increasing the amount of current that can flow, increasing the thickness of the active layer of the current control TFT 602 (particularly the channel forming region) (preferably 50 to 100 nm, more preferably 60 to 80 nm) also It is valid. 逆に、スイッチング用TFT601の場合はオフ電流値を小さくするという観点から見れば、活性層(特にチャネル形成領域)の膜厚を薄くする(好ましくは20〜50nm、さらに好ましくは25〜40nm)ことも有効である。 Conversely, looking from the viewpoint of the case of switching TFT601 to reduce the off current value, reducing the thickness of the active layer (especially the channel forming region) (preferably 20 to 50 nm, more preferably 25 to 40 nm) that it is also effective.
【0074】 [0074]
また、アナログ階調方式により多階調表示を行う場合は電流制御用TFT602を飽和領域で動作させることが好ましい。 In the case of performing multi-gradation display by an analog gray scale method it is preferable to operate the current control TFT602 in the saturation region. 逆に、デジタル階調方式により多階調表示を行う場合は電流制御用TFT602を線形領域で動作させることが好ましい。 Conversely, when performing multi-gradation display by a digital gray scale method it is preferable to operate the current control TFT602 in a linear region.
【0075】 [0075]
次に、38はパッシベーション膜であり、膜厚は10nm〜1μm(好ましくは200〜500nm)とすれば良い。 Next, 38 is a passivation film, and its film thickness may be set from 10 nm to 1 m (preferably 200 to 500 nm). 材料としては、珪素を含む絶縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を用いることができる。 Material as may be used an insulating film containing silicon (especially a silicon nitride oxide film or a silicon nitride film is preferable).
【0076】 [0076]
パッシベーション膜38の上には、各TFTを覆うような形で第2層間絶縁膜(平坦化膜と言っても良い)39を形成し、TFTによってできる段差の平坦化を行う。 On the passivation film 38, in such a way as to cover the TFT (may be referred to as planarizing film) second interlayer insulating film 39 is formed, it is planarized in the step that can be by TFT. 第2層間絶縁膜39としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル樹脂、BCB(ベンゾシクロブテン)等を用いると良い。 As the second interlayer insulating film 39 may organic resin film is preferable, polyimide, polyamide, acrylic resin, the use of BCB (benzocyclobutene) or the like. 勿論、十分な平坦化が可能であれば、無機膜を用いても良い。 Of course, sufficient planarization is possible, it may be used an inorganic film.
【0077】 [0077]
第2層間絶縁膜39によってTFTによる段差を平坦化することは非常に重要である。 It to planarize the step due to the TFT by the second interlayer insulating film 39 is extremely important. 後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。 Since an EL layer formed later is extremely thin, there are possibly causes poor light emission due to the presence of a step. 従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。 Therefore, it is preferable to perform leveling before forming a pixel electrode so as to form on as level a surface as possible EL layer.
【0078】 [0078]
また、40は透明導電膜でなる画素電極(EL素子の陽極に相当する)であり、第2層間絶縁膜39及びパッシベーション膜38にコンタクトホール(開孔)を開けた後、形成された開口部において電流制御用TFT602のドレイン配線37に接続されるように形成される。 Further, 40 denotes a pixel electrode made of a transparent conductive film (corresponding to an anode of the EL element), after a contact hole (opening) in the second interlayer insulating film 39 and the passivation film 38, formed opening It is formed so as to be connected to the drain wiring 37 of the current control TFT602 in.
【0079】 [0079]
本実施例では、画素電極として酸化インジウムと酸化スズの化合物でなる導電膜を用いる。 In this embodiment, a conductive film made of a compound of indium oxide and tin oxide as the pixel electrode. また、これに少量のガリウムを添加しても良い。 Also, this may be added a small amount of gallium. さらに酸化インジウムと酸化亜鉛との化合物や酸化亜鉛と酸化ガリウムの化合物を用いることもできる。 Further compounds and zinc oxide of indium oxide and zinc oxide and may be a compound of gallium oxide.
【0080】 [0080]
画素電極を形成したら、樹脂膜からなる支持バンク41aを形成し、その上に金属膜からなる制御バンク41bを形成する。 After forming the pixel electrode, to form a support banks 41a made of a resin film to form a control bank 41b made of a metal film thereon. また、同時に画素電極40のコンタクトホールを埋め込むための絶縁膜(以下、埋め込み材という)42を形成する。 At the same time the insulating film for burying the contact hole of the pixel electrode 40 (hereinafter, referred to as the embedding material) 42 is formed. 本実施例ではバンク41aおよび埋め込み材42をアクリルで形成し、制御バンク41bをタングステン膜で形成する。 In this embodiment the banks 41a and the buried material 42 formed of acrylic, to form a control bank 41b in the tungsten film.
【0081】 [0081]
このとき、アクリルからなる支持バンク41aおよび埋め込み材42の膜厚は300nm以下、好ましくは100〜200nmとし、エッジ部(端部)がテーパー形状となるようにすることが好ましい。 At this time, the thickness of the support banks 41a and filling material 42 made of acryl 300nm or less, preferably between 100 to 200 nm, it is preferable that an edge portion (end portion) is made to be a tapered shape. また、タングステン膜からなる制御バンク41bもエッジ部がテーパー形状となるように形成することが好ましい。 Further, it is preferable to control the bank 41b of tungsten film is also the edge portion is formed to have a tapered shape.
【0082】 [0082]
これらの支持バンク41aおよび制御バンク41bは、図1(A)に示したように画素電極40の端部を囲むように形成される。 These support banks 41a and control bank 41b is formed to surround the end portion of the pixel electrode 40 as shown in FIG. 1 (A).
【0083】 [0083]
次にEL層43が図2〜図5で説明したような成膜方法により形成される。 Then EL layer 43 is formed by a film forming method as described in FIGS. 2-5. なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応したEL層が形成される。 Here, although only one pixel is shown, R (red), G (green), EL layers corresponding to each color of B (blue) are formed. 本実施例では図2に示した蒸着法を採用し、EL材料としては低分子のEL材料を用いる。 In the present embodiment employs a deposition method shown in FIG. 2, the EL material used EL material of low molecular weight.
【0084】 [0084]
なお、本実施例では、EL材料として、赤色発光用のEL層には、Alqをホスト材料として赤色の蛍光色素DCMをドープしたものを用いる。 In this embodiment, as an EL material, the EL layer for red emission, use doped with red fluorescent dye DCM, Alq as the host material. また、緑色発光用のEL層には、アルミニウムの8−ヒドロキシキノリン錯体であるAlq 3を用い、青色発光用のEL層には亜鉛のベンズオキサゾール錯体(Zn(oxz) 2 )を用いる。 Further, the EL layer for green emission, using Alq 3 is aluminum 8-hydroxyquinoline complex, using benzoxazole complex of zinc (Zn (oxz) 2) is the EL layer for blue light emission.
【0085】 [0085]
但し、以上の例は本発明のEL層として用いることのできるEL材料の一例であって、これに限定する必要はない。 However, the above example is one example of an EL material which can be used as the EL layer of the present invention need not be limited thereto. 即ち、ここでは述べなかったような高分子のEL材料を用いることも可能であり、さらに高分子のEL材料と低分子のEL材料を併用しても良い。 That is, here it is also possible to use an EL material of polymer such as not mentioned, may be further used together EL material of an EL material and a low molecular polymer.
【0086】 [0086]
以上のようにしてEL層43を形成したら、次に金属膜からなる陰極44を形成する本実施例では陰極44として、アルミニウムにリチウムを添加した合金膜を用いる。 After forming the EL layer 43 as described above, then as the cathode 44 in this embodiment to form the cathode 44 made of a metal film, an alloy film obtained by adding lithium aluminum. なお、図示しないが陰極44の上に絶縁膜をパッシベーション膜として形成することも可能である。 It is also possible but not shown to be formed as a passivation film an insulating film on the cathode 44.
【0087】 [0087]
こうして画素電極40、EL層43および陰極44を含むEL素子603が形成される。 Thus EL element 603 comprising a pixel electrode 40, EL layer 43 and the cathode 44 are formed. 実際にはEL素子603を形成した後、EL素子603の上にカバー材を設けて不活性雰囲気中に封入するか、全面に樹脂を設けて封入し、EL素子が外気に触れないような構造とすることが望ましい。 In fact after the formation of the EL element 603 either by providing a cover material on the EL element 603 is sealed in an inert atmosphere, sealed and provided on the entire surface resin, such as EL element does not touch the outside air structure it is desirable to.
【0088】 [0088]
また、密閉空間もしくは樹脂の中に除湿剤(典型的には酸化バリウム)または酸化防止剤を設けることも有効である。 The dehumidifying agent in a closed space or resin (typically barium oxide) is effective also be provided or antioxidants.
【0089】 [0089]
また、本実施例の発光装置を作製するにあたって実施例1〜4のいずれの構成を用いることもできる。 It is also possible to use any structure of Examples 1 to 4 In manufacturing a light emitting device of the present embodiment.
【0090】 [0090]
〔実施例6〕 Example 6
本実施例では、画素部とその周辺に設けられる駆動回路部のTFTを同時に作製する方法について図8〜図10を用いて説明する。 In the present exemplary embodiment is described with reference to FIGS method for manufacturing a driving circuit of the TFT provided in the periphery of the pixel portion at the same time. 但し、説明を簡単にするために、駆動回路に関しては基本回路であるCMOS回路を図示することとする。 However, in order to simplify the explanation, it is assumed that illustrates a CMOS circuit which is a basic circuit for the driver circuits.
【0091】 [0091]
まず、図8(A)に示すように、ガラス基板800上に下地膜801を300nmの厚さに形成する。 First, as shown in FIG. 8 (A), to form a base film 801 on a glass substrate 800 to a thickness of 300 nm. 本実施例では下地膜801として100nm厚の窒化酸化珪素膜と200nmの窒化酸化珪素膜とを積層して用いる。 It is used by laminating a silicon nitride oxide film of 100nm silicon nitride oxide film having a thickness and 200nm as the base film 801 in this embodiment. この時、ガラス基板800に接する方の窒素濃度を10〜25wt%としておくと良い。 In this case, it is preferable nitrogen concentration towards contacting the glass substrate 800 keep the 10 to 25 wt%. もちろん下地膜を設けずに石英基板上に直接素子を形成しても良い。 Of course it may be formed directly elements on the quartz substrate without providing the base film.
【0092】 [0092]
次に下地膜801の上に50nmの厚さの非晶質珪素膜(図示せず))を公知の成膜法で形成する。 Then (not shown) amorphous silicon film with a thickness of 50nm on the base film 801) is formed by a known film formation method. なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。 Note that it is not necessary to limit to the amorphous silicon film, may be a semiconductor film (including a microcrystalline semiconductor film) containing an amorphous structure. さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。 Further it may be a compound semiconductor film containing an amorphous structure such as an amorphous silicon germanium film. また、膜厚は20〜100nmの厚さであれば良い。 In addition, the film thickness may be made of 20~100nm.
【0093】 [0093]
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポリシリコン膜ともいう)802を形成する。 Then, an amorphous silicon film is then crystallized by a known method, forming a crystalline silicon film (also referred to as a polycrystalline silicon film or a polysilicon film) 802. 公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。 As a known crystallization method, a thermal crystallization using an electric furnace, laser annealing crystallization using a laser beam, there is an infrared lamp annealing crystallization method using light. 本実施例では、XeClガスを用いたエキシマレーザー光を用いて結晶化する。 In this embodiment, crystallization is performed using an excimer laser light which uses XeCl gas.
【0094】 [0094]
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。 In the present embodiment uses a pulse emission type excimer laser light formed into a linear shape, a rectangular shape may also be used, it is also possible to use an excimer laser beam of argon laser light and continuous emission of continuous wave .
【0095】 [0095]
本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いることも可能である。 In this embodiment, a crystalline silicon film as an active layer of a TFT, but it is also possible to use an amorphous silicon film. また、オフ電流を低減する必要のあるスイッチング用TFTの活性層を非晶質珪素膜で形成し、電流制御用TFTの活性層を結晶質珪素膜で形成することも可能である。 Also, to form the active layer of the switching TFT, in which there is a necessity to reduce the off current amorphous silicon film, it is also possible to form the active layer of the current control TFT by the crystalline silicon film. 非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。 Amorphous silicon film is hard off current does not easily flow electric current is low carrier mobility. 即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。 That is, it is possible to utilize the advantages of both flow easily, the crystalline silicon film, an amorphous silicon film and current hardly flow of current.
【0096】 [0096]
次に、図8(B)に示すように、結晶質珪素膜802上に酸化珪素膜でなる保護膜803を130nmの厚さに形成する。 Next, as shown in FIG. 8 (B), a protective film 803 made of a silicon oxide film on the crystalline silicon film 802 with a thickness of 130 nm. この厚さは100〜200nm(好ましくは130〜170nm)の範囲で選べば良い。 This thickness may be chosen in the range of 100 to 200 nm (preferably 130~170nm). また、珪素を含む絶縁膜であれば他の膜でも良い。 Furthermore, other films may also be used as long as the insulating film containing silicon. この保護膜803は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。 The protective film 803 is formed so that the crystalline silicon film is not directly exposed to plasma during addition of an impurity, and so that it is possible to have delicate concentration control.
【0097】 [0097]
そして、その上にレジストマスク804a、804bを形成し、保護膜803を介してn型を付与する不純物元素(以下、n型不純物元素という)を添加する。 Then, the resist mask 804a thereon to form 804b, an impurity element which imparts n-type through the protective layer 803 (hereinafter, referred to as n-type impurity element) is added. なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリン又は砒素を用いることができる。 As the n-type impurity element, typically an element belonging to Group 15 in the typically can be used phosphorus or arsenic. なお、本実施例ではホスフィン(PH 3 )を質量分離しないでプラズマ励起したプラズマ(イオン)ドーピング法を用い、リンを1×10 18 atoms/cm 3の濃度で添加する。 Note that a plasma (ion) doping method in which plasma excited without mass separation phosphine (PH 3) In this embodiment, phosphorus is added at a concentration of 1 × 10 18 atoms / cm 3 . 勿論、質量分離を行うイオンインプランテーション法を用いても良い。 Of course, it may be used an ion implantation method with mass separation.
【0098】 [0098]
この工程により形成されるn型不純物領域805には、n型不純物元素が2×10 16 〜5×10 19 atoms/cm 3 (代表的には5×10 17 〜5×10 18 atoms/cm 3 )の濃度で含まれるようにドーズ量を調節する。 The n-type impurity regions 805 formed by this process, n-type impurity element is 2 × 10 16 ~5 × 10 19 atoms / cm 3 ( typically 5 × 10 17 ~5 × 10 18 atoms / cm 3 adjusting the dose so as to be contained at a concentration of).
【0099】 [0099]
次に、図8(C)に示すように、保護膜803およびレジスト804a、804bを除去し、添加した15族に属する元素の活性化を行う。 Next, as shown in FIG. 8 (C), the protective film 803 and the resist 804a, to remove 804b, to activate the element belonging to Group 15 was added. 活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射により活性化する。 Activating means may be a known technology, in the present embodiment is activated by irradiation of excimer laser light. 勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。 Of course, it may be a continuous wave at pulse oscillation type, need not be limited to an excimer laser beam. 但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。 However, because activation of the doped impurity element is the object, it is preferable that the crystalline silicon film is irradiated with energy of a degree that does not melt. なお、保護膜803をつけたままレーザー光を照射しても良い。 It should be noted, it may be the laser irradiation with a protective film 803.
【0100】 [0100]
なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用しても構わない。 Incidentally, upon activation of the impurity element by laser light it may also be performed along with activation by heat treatment. 熱処理による活性化を行う場合は、基板の耐熱性を考慮して450〜550℃程度の熱処理を行えば良い。 When activation is performed by heat treatment may be performed heat treatment at about 450 to 550 ° C. in consideration of the heat resistance of the substrate.
【0101】 [0101]
この工程によりn型不純物領域805の端部、即ち、n型不純物領域805、の周囲に存在するn型不純物元素を添加していない領域との境界部(接合部)が明確になる。 End of the n-type impurity regions 805 by this process, i.e., the boundary portion between the n-type impurity regions 805, without the addition of n-type impurity element present around the region (junction) becomes clear. このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。 This means that in the time the TFT is completed later, means that the LDD region and the channel formation region can form a very good junction.
【0102】 [0102]
次に、図8(D)に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜(以下、活性層という)806〜809を形成する。 Next, as shown in FIG. 8 (D), by removing unnecessary portions of the crystalline silicon film, island-like semiconductor films (hereinafter, referred to as active layers) to form a 806 to 809.
【0103】 [0103]
次に、図8(E)に示すように、活性層806〜809を覆ってゲート絶縁膜810を形成する。 Next, as shown in FIG. 8 (E), a gate insulating film 810 covering the active layers 806 to 809. ゲート絶縁膜810としては、10〜200nm、好ましくは50〜150nmの厚さの珪素を含む絶縁膜を用いれば良い。 As the gate insulating film 810, 10 to 200 nm, preferably may be used an insulating film containing silicon with a thickness of 50 to 150 nm. これは単層構造でも積層構造でも良い。 This or a lamination structure may be used in a single layer structure. 本実施例では110nm厚の窒化酸化珪素膜を用いる。 A silicon nitride oxide film of 110nm thickness in this embodiment.
【0104】 [0104]
次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極811〜815を形成する。 Next, a 200~400nm thickness of the conductive film to form the gate electrode 811 to 815 and patterned. このゲート電極811〜815の端部をテーパー形状にすることもできる。 It is also possible to the end of the gate electrode 811 to 815 are tapered. なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線(以下、ゲート配線という)とを別の材料で形成する。 Note that the gate electrode in this embodiment, electrically connected to wiring for the lead to the gate electrode (hereinafter, referred to as gate wirings) and the formation of another material. 具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いる。 Specifically, using a low resistance material as a gate wiring than the gate electrode. これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。 This use of a material capable of microfabrication as a gate electrode, a gate wiring is because a material smaller wiring resistance but is not able to fine processing. 勿論、ゲート電極とゲート配線とを同一材料で形成しても構わない。 It is of course possible to form the gate electrodes and the gate wirings with the same material.
【0105】 [0105]
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。 The gate electrode may be formed of a conductive film of a single layer but two layers as required, it is preferable to form a lamination film such three layers. ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。 The gate electrode material may be any known any conductive film. ただし、上述のように微細加工が可能、具体的には2μm以下の線幅にパターニング可能な材料が好ましい。 However, the above-described manner can be fine processing, specifically, patternable material to a line width less than 2μm are preferred.
【0106】 [0106]
代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素でなる膜、または前記元素の窒化物膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)を用いることができる。 Typically, tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), consisting of an element selected from silicon (Si) film or a nitride film of the element, (typically, a tantalum nitride film, tungsten nitride film, a titanium nitride film), or an alloy film of a combination of the above elements (typically, a Mo-W alloy, Mo-Ta alloy), or a silicide film of the element (representative it can be used tungsten silicide film, titanium silicide film) in manner. 勿論、単層で用いても積層して用いても良い。 Of course, it may be used by laminating be used in a single layer.
【0107】 [0107]
本実施例では、50nm厚の窒化タンタル(TaN)膜と、350nm厚のタングステン(W)膜とでなる積層膜を用いる。 In this embodiment, a 50nm thick tantalum nitride (TaN) film, a laminated film made of a 350nm thick tungsten (W) film is used. これはスパッタ法で形成すれば良い。 This may be formed by a sputtering method. また、スパッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止することができる。 Further, Xe as a sputtering gas, film due to stress that the addition of inert gas Ne, etc. can prevent peeling.
【0108】 [0108]
またこの時、ゲート電極812はn型不純物領域805の一部とゲート絶縁膜810を挟んで重なるように形成する。 At this time, the gate electrode 812 is formed to overlap sandwiching part and the gate insulating film 810 of the n-type impurity regions 805. この重なった部分が後にゲート電極と重なったLDD領域となる。 This overlapping portion later becomes an LDD region overlapping the gate electrode. なお、ゲート電極813、814は、断面では、二つに見えるが実際には電気的に接続されている。 The gate electrode 813 and 814, in cross section, actually appears to two are electrically connected.
【0109】 [0109]
次に、図9(A)に示すように、ゲート電極811〜815をマスクとして自己整合的にn型不純物元素(本実施例ではリン)を添加する。 Next, as shown in FIG. 9 (A), adding (phosphorus in this embodiment) self-aligning manner n-type impurity element using the gate electrode 811 to 815 as masks. こうして形成される不純物領域816〜823にはn型不純物領域805の1/2〜1/10(代表的には1/3〜1/4)の濃度でリンが添加されるように調節する。 The impurity regions 816 to 823 thus formed adjusted to phosphorus is added at a concentration of 1 / 2-1 / 10 (typically 1 / 3-1 / 4) of n-type impurity regions 805. 具体的には、1×10 16 〜5×10 18 atoms/cm 3 (典型的には3×10 17 〜3×10 18 atoms/cm 3 )の濃度が好ましい。 Specifically, a concentration of 1 × 10 16 ~5 × 10 18 atoms / cm 3 ( typically 3 × 10 17 ~3 × 10 18 atoms / cm 3) is preferable.
【0110】 [0110]
次に、図9(B)に示すように、ゲート電極等を覆う形でレジストマスク824a〜824dを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域825〜829を形成する。 Next, as shown in FIG. 9 (B), a resist mask 824a~824d formed so as to cover the gate electrodes and the like, (phosphorus in this embodiment) n-type impurity element containing phosphorus at a high concentration was added forming an impurity region 825 to 829. ここでもホスフィン(PH 3 )を用いたイオンドープ法で行い、この領域のリンの濃度は1×10 20 〜1×10 21 atoms/cm 3 (代表的には2×10 20 〜5×10 20 atoms/cm 3 )となるように調節する。 Ion doping using again phosphine (PH 3), the phosphorous concentration of these regions is 1 × 10 20 ~1 × 10 21 atoms / cm 3 ( typically 2 × 10 20 ~5 × 10 20 to atoms / cm 3) and adjusted to be.
【0111】 [0111]
この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成されるが、スイッチング用TFTでは、図9(A)の工程で形成したn型不純物領域819〜821の一部を残す。 A source region or a drain region of the n-channel type TFT is formed by this process, but, in the switching TFT, and leaving a portion of the n-type impurity regions 819-821 formed in the process of FIG. 9 (A). この残された領域が、図6におけるスイッチング用TFT601のLDD領域15a〜15dに対応する。 The remaining regions correspond to the LDD regions 15a~15d of the switching TFT601 in FIG.
【0112】 [0112]
次に、図9(C)に示すように、レジストマスク824a〜824dを除去し、新たにレジストマスク832を形成する。 Next, as shown in FIG. 9 (C), the resist mask 824a~824d is removed, and a new resist mask 832. そして、p型不純物元素(本実施例ではボロン)を添加し、高濃度にボロンを含む不純物領域833〜836を形成する。 Then, it was added (boron in this embodiment) p-type impurity element, forming impurity regions 833 to 836 containing boron at a high concentration. ここではジボラン(B 26 )を用いたイオンドープ法により3×10 20 〜3×10 21 atoms/cm 3 (代表的には5×10 20 〜1×10 21 atoms/cm 3 )の濃度となるようにボロンを添加する。 Wherein the concentration of diborane (B 2 H 6) by ion doping using 3 × 10 20 ~3 × 10 21 atoms / cm 3 ( typically 5 × 10 20 ~1 × 10 21 atoms / cm 3) and so as to be doped with boron.
【0113】 [0113]
なお、不純物領域833〜836には既に1×10 20 〜1×10 21 atoms/cm 3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添加される。 Although already phosphorus at a concentration of 1 × 10 20 ~1 × 10 21 atoms / cm 3 in the impurity regions 833 to 836 is added, boron added here is added at a concentration of at least 3 times It is. そのため、予め形成されていたn型の不純物領域は完全にp型に反転し、p型の不純物領域として機能する。 Therefore, pre-impurity regions formed have a n-type completely invert to p-type, and function as p-type impurity regions.
【0114】 [0114]
次に、レジストマスク832を除去した後、それぞれの濃度で添加されたn型またはp型不純物元素を活性化する。 Next, after removing the resist mask 832, to activate the added n-type or p-type impurity element at each concentration. 活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。 The activation means can be performed by furnace annealing, laser annealing or lamp annealing. 本実施例では電熱炉において窒素雰囲気中、550℃、4時間の熱処理を行う。 In a nitrogen atmosphere in electric furnace in this embodiment, 550 ° C., heat treatment is performed for 4 hours at.
【0115】 [0115]
このとき雰囲気中の酸素を極力排除することが重要である。 It is important to oxygen as much as possible the elimination of the atmosphere at this time. なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオーミックコンタクトを取りにくくなるからである。 A surface oxidation of the gate electrode if it oxygen is exposed to be present even slightly because after together leads to increased resistance because less likely to take an ohmic contact. 従って、上記活性化工程における処理雰囲気中の酸素濃度は1ppm以下、好ましくは0.1ppm以下とすることが望ましい。 Therefore, the oxygen concentration in the surrounding atmosphere for the activation process is 1ppm or less, preferably to 0.1ppm or less.
【0116】 [0116]
次に、活性化工程が終了したら図9(D)に示すように300nm厚のゲート配線837を形成する。 Next, the activation process to form a gate wiring 837 of 300nm thick as shown in FIG. 9 (D) when finished. ゲート配線837の材料としては、アルミニウム(Al)又は銅(Cu)を主成分(組成として50〜100%を占める。)とする金属を用いれば良い。 As a material of the gate wiring 837 may be used a metal containing aluminum (Al) or copper (Cu) as a main component (occupied 50 to 100% by composition.). 配置としては図7のようにゲート配線611とスイッチング用TFTのゲート電極19a、19b(図8(E)の813、814)が電気的に接続するように形成する。 The gate electrode 19a of the gate lines 611 and the switching TFT as shown in FIG. 7 as the layout, 19b (813, 814 in FIG. 8 (E)) is formed to be electrically connected.
【0117】 [0117]
このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きい画像表示領域(画素部)を形成することができる。 It is possible to very small wiring resistance of the gate wiring by such a structure, it is possible to form a large image display area of ​​the area (pixel portion). 即ち、画面の大きさが対角10インチ以上(さらには30インチ以上)の発光装置を実現する上で、本実施例の画素構造は極めて有効である。 That is, on the size of the screen is to realize a light emitting device 10 inch diagonal or larger (more than 30 inches), the pixel structure of this embodiment is very effective.
【0118】 [0118]
次に、図10(A)に示すように、第1層間絶縁膜838を形成する。 Next, as shown in FIG. 10 (A), a first interlayer insulating film 838. 第1層間絶縁膜838としては、珪素を含む絶縁膜を単層で用いるか、2種類以上の珪素を含む絶縁膜を組み合わせた積層膜を用いれば良い。 As the first interlayer insulating film 838, an insulating film containing silicon is used as a single layer, it may be used a laminated film of a combination of insulating film including two or more silicon. また、膜厚は400nm〜1.5μmとすれば良い。 In addition, the film thickness may be set 400nm~1.5μm. 本実施例では、200nm厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。 In this embodiment, a structure obtained by stacking a silicon oxide film of 800nm ​​thickness over 200nm thick silicon nitride oxide film.
【0119】 [0119]
さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、水素化処理をする。 Further, in an atmosphere containing 3 to 100% hydrogen, performing heat treatment for 1 to 12 hours at 300 to 450 ° C., the hydrogenation process. この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。 This process is one of hydrogen termination of dangling bonds in the semiconductor film by thermally excited hydrogen. 水素化の他の手段として、プラズマ水素化(プラズマ化して生成された水素を用いる)を行っても良い。 As another means for hydrogenation (using hydrogen generated in plasma) plasma hydrogenation may be performed.
【0120】 [0120]
なお、水素化処理は第1層間絶縁膜838を形成する間に入れても良い。 Note that the hydrogenation processing may also be inserted during the formation of the first interlayer insulating film 838. 即ち、200nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り800nm厚の酸化珪素膜を形成してもよい。 That, 200 nm performs a silicon nitride oxide film hydrogen processing may be performed as above after forming the thick, then it may be a silicon oxide film of the remaining 800nm ​​thick.
【0121】 [0121]
次に、第1層間絶縁膜838及びゲート絶縁膜810に対してコンタクトホールを形成し、ソース配線839〜842と、ドレイン配線843〜845を形成する。 Next, a contact hole is formed in the first interlayer insulating film 838 and the gate insulating film 810, and source wirings 839 to 842, a drain interconnection 843 to 845. なお、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッタ法で連続形成した3層構造の積層膜とする。 In this embodiment the electrodes, 100 nm of Ti film, a stacked film of three-layer structure in which continuously formed by sputtering 300 nm, a Ti film 150nm an aluminum film containing Ti. 勿論、他の導電膜でも良い。 Of course, other conductive films may be used.
【0122】 [0122]
次に、50〜500nm(代表的には200〜300nm)の厚さでパッシベーション膜846を形成する。 Next, (typically 200- 300nm) 50 to 500 nm to form a passivation film 846 having a thickness of. 本実施例では第1パッシベーション膜846として300nm厚の窒化酸化珪素膜を用いる。 In this embodiment, a 300nm thick silicon nitride oxide film as the first passivation film 846. これは窒化珪素膜で代用しても良い。 This may also be substituted by a silicon nitride film.
【0123】 [0123]
なお、窒化酸化珪素膜の形成に先立ってH 2 、NH 3等水素を含むガスを用いてプラズマ処理を行うことは有効である。 Note that it is effective to perform plasma processing using a gas containing H 2, NH 3, etc. hydrogen prior to the formation of the silicon nitride oxide film. この前処理により励起された水素が第1層間絶縁膜838に供給され、熱処理を行うことで、パッシベーション膜846の膜質が改善される。 Hydrogen excited by this preprocess is supplied to the first interlayer insulating film 838 and performing heat treatment, the film quality of the passivation film 846 is improved. それと同時に、第1層間絶縁膜838に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。 At the same time, the hydrogen added to the first interlayer insulating film 838 diffuses to the lower side, effectively active layers can be hydrogenated.
【0124】 [0124]
次に、図10(B)に示すように有機樹脂からなる第2層間絶縁膜847を形成する。 Next, a second interlayer insulating film 847 made of organic resin as shown in FIG. 10 (B). 有機樹脂としてはポリイミド、ポリアミド、アクリル樹脂、BCB(ベンゾシクロブテン)等を使用することができる。 As the organic resin, it is possible to use polyimide, polyamide, acrylic resin, BCB (benzocyclobutene) or the like. 特に、第2層間絶縁膜847は平坦化の意味合いが強いので、平坦性に優れたアクリル樹脂が好ましい。 In particular, since the second interlayer insulating film 847 has a strong sense of leveling, excellent acrylic resin in flatness is preferable. 本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル樹脂膜を形成する。 In this embodiment forming the acrylic resin film with a film thickness which can sufficiently level the step formed by the TFT. 好ましくは1〜5μm(さらに好ましくは2〜4μm)とすれば良い。 Preferably it may be a 1 to 5 [mu] m (more preferably 2-4 [mu] m).
【0125】 [0125]
次に、第2層間絶縁膜847及びパッシベーション膜846に対してコンタクトホールを形成し、ドレイン配線845と電気的に接続される画素電極848を形成する。 Next, a contact hole is formed in the second interlayer insulating film 847 and the passivation film 846 to form the drain wiring 845 and the pixel electrode 848 to be electrically connected. 本実施例では酸化インジウム・スズ(ITO)膜を110nmの厚さに形成し、パターニングを行って画素電極とする。 In the present embodiment forms the indium tin oxide (ITO) film with a thickness of 110 nm, and the pixel electrode by patterning. また、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した化合物や、酸化亜鉛と酸化ガリウムからなる化合物を透明電極として用いても良い。 Moreover, and compound mixed with 2-20% of zinc oxide (ZnO) indium oxide, may be used a compound of zinc oxide and gallium oxide as a transparent electrode. この画素電極がEL素子の陽極となる。 This pixel electrode becomes the anode of the EL element.
【0126】 [0126]
次に、図10(C)に示すように、樹脂からなる支持バンク849a及び埋め込み材850を形成する。 Next, as shown in FIG. 10 (C), to form a supporting banks 849a and filling material 850 made of resin. これらは500nmのアクリル膜を成膜した後にエッチングを施して膜厚を200nmとし、パターニングして図10(C)に示すような形状にする。 These film thickness and 200nm by etching after forming the acrylic film of 500 nm, is patterned to a shape as shown in FIG. 10 (C).
【0127】 [0127]
さらに、支持バンク849aの上には金属膜からなる制御バンク849bが形成される。 Furthermore, the control bank 849b is formed made of a metal film on the support bank 849a. 本実施例では金属膜としてタングステン膜を用い、エッチングの際にテーパー形状とする。 In the present embodiment, a tungsten film is used as a metal film, a tapered shape during etching. テーパーを形成する技術は、本出願人による特願平11−206954号出願を参照すると良い。 Technique for forming a taper, may refer to Japanese Patent Application No. Hei 11-206954 filed by the present applicant.
【0128】 [0128]
次に、EL層851を、図2〜図5に示した方法により形成する。 Next, an EL layer 851 is formed by the method shown in FIGS. 2 to 5. なお、ここでは一画素しか図示していないが、R(赤)、G(緑)、B(青)の各色に対応したEL層が形成される。 Here, although only one pixel is shown, R (red), G (green), EL layers corresponding to each color of B (blue) are formed. 本実施例では、EL材料として、赤色発光用のEL層には、Alq 3をホスト材料として赤色の蛍光色素DCMをドープしたものを用いる。 In this embodiment, as an EL material, the EL layer for red emission, use doped with red fluorescent dye DCM to Alq 3 as a host material. また、緑色発光用のEL層には、アルミニウムの8−ヒドロキシキノリン錯体であるAlq 3を用い、青色発光用のEL層には亜鉛のベンズオキサゾール錯体(Zn(oxz) 2 )を用い、各々50nmの厚さに形成する。 Further, the EL layer for green emission, using Alq 3 is aluminum 8-hydroxyquinoline complex, using a benzoxazole complex of zinc (Zn (oxz) 2) is the EL layer for blue light emission, respectively 50nm It is formed to a thickness of.
【0129】 [0129]
なお、本実施例ではEL層851を単層構造とするが、必要に応じて電子注入層、電子輸送層、正孔輸送層、正孔注入層、電子阻止層もしくは正孔素子層を設けても良い。 Although the EL layer 851 has a single-layer structure in this embodiment, an electron injection layer as required, an electron transport layer, a hole transport layer, a hole injection layer, and an electron blocking layer or hole element layer it may be.
【0130】 [0130]
EL層851を形成した後、アルミニウムとリチウムとの合金膜からなる陰極852を真空蒸着法を用いて形成する。 After forming the EL layer 851, a cathode 852 made of an alloy film of aluminum and lithium is formed by a vacuum deposition method. なお、EL層851の膜厚は30〜100nm(典型的には50〜80nm)、陰極852の厚さは150〜300nm(典型的には200〜250nm)とすれば良い。 Incidentally, (50 to 80 nm, typically) EL layer 851 thickness 30~100nm of the thickness of the cathode 852 may be set from 150 to 300 nm (typically 200 to 250 nm). また、本実施例ではEL素子の陰極852としてアルミニウムとリチウムとの合金膜を用いた例を示すが、公知の他の材料であっても良い。 Further, in this embodiment, although an example of using an alloy film of aluminum and lithium is used as the cathode 852 of the EL element may be other materials known.
【0131】 [0131]
ここでスイッチング用TFTとして、nチャネル型TFTを用いた場合の断面構造を図11に示す。 Here, as a switching TFT, and shows a cross-sectional structure in the case of using the n-channel type TFT in FIG. 11. まず、図11(A)は、LDD領域15a〜15dがゲート絶縁膜18を挟んでデート電極19a及び19bと重ならないように設けられている。 First, FIG. 11 (A) is provided as LDD regions 15a~15d does not overlap the date electrodes 19a and 19b through the gate insulating film 18. このような構造は、オフ電流値を低減する上で非常に効果的である。 Such structure is very effective in reducing the off current value.
【0132】 [0132]
これに対して、図11(B)には、これらのLDD領域15a〜15dは設けられていない。 In contrast, in FIG. 11 (B), these LDD regions 15a~15d is not provided. 図11(B)の構造とする場合には、図11(A)の構造を形成させる場合に比べて工程を減らすことができるので生産効率を向上させることができる。 When the structure of FIG. 11 (B) can improve the production efficiency since it is possible to reduce the steps in comparison with the case of forming the structure of FIG. 11 (A).
【0133】 [0133]
本発明において、スイッチング用TFTとしては、図11(A)及び図11(B)のどちらの構造を用いても良い。 In the present invention, as the switching TFT, and it may be used either structure of FIGS. 11 (A) and 11 (B).
【0134】 [0134]
次に、電流制御用TFTとして、nチャネル型TFTを用いた場合の断面構造を図12に示す。 Then, as the current controlling TFT, it shows a cross-sectional structure in the case of using the n-channel type TFT in FIG. まず、図12(A)に示した電流制御用TFTにおいて、ドレイン領域32とチャネル形成領域34との間にLDD領域33が設けられる。 First, the current controlling TFT shown in FIG. 12 (A), LDD region 33 is provided between the drain region 32 and the channel forming region 34. ここでは、LDD領域33がゲート絶縁膜18を挟んでゲート電極35に重なっている領域と重なっていない領域とを有する構造を示したが、図12(B)に示すようにLDD領域33を設けない構造としてもよい。 Here, although the structure having a region that does not overlap the region that overlaps the gate electrode 35, an LDD region 33, as shown in FIG. 12 (B) is provided across the LDD region 33 is a gate insulating film 18 it may be no structure.
【0135】 [0135]
電流制御用TFTは、EL素子を発光させるための電流を供給すると同時に、その供給量を制御して階調表示を可能とする。 Current controlling TFT, at the same time to supply current for the EL element to emit light, to enable gradation display by controlling the supply quantity. そのため、電流を流しても劣化しないようにホットキャリア注入による劣化対策を講じておく必要がある【0136】 Therefore, it is necessary to take a countermeasure against deterioration due to hot carrier injection so as not to deteriorate even by applying a current [0136]
ホットキャリア注入による劣化に関しては、ゲート電極に対してLDD領域が重なった構造が非常に効果的であることが知られている。 Regarding deterioration due to hot carrier injection, it is known that the LDD region is overlapped structure is very effective for the gate electrode. そのため、図12(A)に示したようにゲート絶縁膜18を挟んでゲート電極35に重なっている領域にLDD領域を設けるという構造が適当であるが、ここではオフ電流対策としてゲート電極に重ならないLDD領域も設けるという構造を示した。 Therefore, it is appropriate structure of providing an LDD region in a region overlapping the gate electrode 35 across the gate insulating film 18 as shown in FIG. 12 (A), the heavy gate electrode as an off current measure here LDD region which does not even showing a structure of providing. しかし、ゲート電極に重ならないLDD領域は、必ずしも設けなくて良い。 However, LDD region not overlapping the gate electrode may not necessarily provided.
【0137】 [0137]
また、電流制御用TFTのソース領域とドレイン領域との間に加わる電圧が10V以下、好ましくは5V以下となると、ホットキャリア劣化が問題とならなくなってくるので図12(B)に示すようにLDD領域を設けなくても良い。 In addition, the following voltage applied between the source region and the drain region of the current control TFT 10V, preferably becomes less 5V, LDD as shown in since the hot carrier deterioration becomes not cause a problem FIG 12 (B) it may not be provided the area.
【0138】 [0138]
また、本実施例の場合、図10(C)に示すように、nチャネル型605の活性層は、ソース領域855、ドレイン領域856、LDD領域857及びチャネル形成領域858を含み、LDD領域857はゲート絶縁膜810を挟んでゲート電極812と重なっている。 Further, in the present embodiment, as shown in FIG. 10 (C), the active layer of the n-channel type 605 includes a source region 855, drain region 856, LDD regions 857 and a channel forming region 858, LDD regions 857 It overlaps with the gate electrode 812 through the gate insulating film 810.
【0139】 [0139]
ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。 What form the LDD region on only the drain region side is a consideration for not to drop the operation speed. また、このnチャネル型TFT605はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。 In addition, the n-channel type TFT605 does not need to worry too much about the off current value, it is better to focus on the operating speed than that. 従って、LDD領域857は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。 Thus, LDD region 857 is made to completely overlap the gate electrode, it is desirable to decrease a resistance component to a minimum. 即ち、いわゆるオフセットはなくした方がよい。 In other words, the so-called offset is better to without.
【0140】 [0140]
こうして図10(C)に示すような構造のアクティブマトリクス基板が完成する。 Thus an active matrix substrate having a structure as shown in FIG. 10 (C) is completed. 本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。 The active matrix substrate of the present embodiment, by arranging the TFT optimal structures in a driving circuit portion as well the pixel portion, a very high reliability and improved operating characteristics.
【0141】 [0141]
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路部を形成するCMOS回路のnチャネル型TFT605として用いる。 First, a TFT having a structure to decrease hot carrier injection so as not to drop as much as possible operating speed is used as an n-channel type TFT605 of a CMOS circuit forming the driver circuit portion. なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路(サンプル及びホールド回路)などが含まれる。 Note that the driver circuit here includes a shift register, a buffer, a level shifter, a sampling circuit (sample and hold circuit) and the like. デジタル駆動を行う場合には、D/Aコンバータなどの信号変換回路も含まれうる。 When performing digital driving, it may also include a signal conversion circuit such as a D / A converter.
【0142】 [0142]
なお、実際には図10(C)まで完成したら、さらに外気に曝されないように気密性の高いガラス、石英、プラスチックといったカバー材でパッケージング(封入)することが好ましい。 Actually, the device reaching the FIG. 10 (C), the further glass airtight so as not to be exposed to the outside air, quartz, be packaged (sealed) with a cover material such as plastic preferable. その際、カバー材の内部に内部に酸化バリウムといった吸湿剤や酸化防止剤を配置するとよい。 At that time, it is preferable to place a moisture absorbent or an antioxidant such as barium oxide inside the interior of the cover member.
【0143】 [0143]
また、パッケージング等の処理により気密性を高めたら、絶縁体上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成する。 Further, after the airtight properties have been increased by processing such as packaging, a connector for connecting terminals led from elements or circuits formed on the insulator and the external signal terminal (flexible printed circuit: FPC) fitted with a It is completed as a product Te. このような出荷できる状態にまでした状態を本明細書中ではEL表示装置(またはELモジュール)という。 Such a state in which up to shipping can state that the EL display device in this specification (or EL module).
【0144】 [0144]
なお、画素部に信号を伝送する駆動回路やその他のメモリ、コントロール回路、電源回路等を単結晶シリコンを用いたICで設けても良い。 Note that the driver circuit and other memory for transmitting signals to the pixel unit, control circuit, power supply circuit and the like may be provided with an IC using single crystal silicon. その場合、ICはTABもしくはCOGを用いて接続すれば良く、プリント配線基盤に実装したICをTABテープで接続する方式を採っても良い。 In this case, IC may be connected with a TAB or COG, it may be adopted a method of connecting an IC mounted on the printed wiring board by a TAB tape.
【0145】 [0145]
ここで本実施例の発光装置の構成を図13の斜視図を用いて説明する。 Here a configuration of a light emitting device of the present embodiment is explained using the perspective view of FIG. 13. 本実施例の発光装置は、ガラス基板1301上に形成された、画素部1302と、ゲート側駆動回路1303と、ソース側駆動回路1304を含む。 The light emitting device of the present embodiment includes formed on the glass substrate 1301, a pixel portion 1302, a gate side driver circuit 1303, a source side driving circuit 1304. 画素部のスイッチング用TFT1305はnチャネル型TFTであり、ゲート側駆動回路1303に接続されたゲート配線1306、ソース側駆動回路1304に接続されたソース配線1307の交点に配置されている。 Switching TFT1305 pixel portion is an n-channel TFT, a gate line 1306 connected to the gate side driving circuit 1303 are arranged at the intersection of the source line 1307 connected to the source side driver circuit 1304. また、スイッチング用TFT1305のドレインは電流制御用TFT1308のゲートに接続されている。 The drain of the switching TFT TFT1305 is connected to the gate of the current control TFT1308.
【0146】 [0146]
さらに、電流制御用TFT1308のソース側は電流供給線1309に接続される。 Further, the source side of the current controlling TFT TFT1308 is connected to a current supply line 1309. また、電流制御用TFT1308のドレインにはEL素子1310が接続されている。 Further, EL element 1310 is connected to the drain of the current controlling TFT TFT1308. また、このEL素子1310の陰極には所定の電圧が加えられる。 Also, a predetermined voltage is applied to the cathode of the EL element 1310.
【0147】 [0147]
そして、外部入出力端子となるFPC1311には駆動回路部まで信号を伝達するための接続配線1312、1313、及び電流供給線1309に接続された接続配線1314が設けられている。 The external input and output terminals and comprising FPC1311 connection wiring for transmitting signals to the driving circuit unit in 1312 and 1313 and the current supply line 1309 connected to the connection wiring 1314 are provided.
【0148】 [0148]
また、図13に示した発光装置の回路構成の一例を図14に示す。 Further, FIG. 14 shows an example of a circuit configuration of the light emitting device shown in FIG. 13. 本実施例の発光装置は、ソース側駆動回路1401、ゲート側駆動回路(A)1407、ゲート側駆動回路(B)1411、画素部1406を有している。 The light emitting device of the present embodiment has a source side driver circuit 1401, a gate side driving circuit (A) 1407, a gate side driving circuit (B) 1411, a pixel portion 1406. なお、本明細書中において、駆動回路部とはソース側処理回路およびゲート側駆動回路を含めた総称である。 In this specification, the driver circuit portion is a general term including the source side processing circuit and the gate side driver circuit.
【0149】 [0149]
ソース側駆動回路1401は、シフトレジスタ1402、レベルシフタ1403、バッファ1404、サンプリング回路(トランスファゲート)1405を備えている。 The source side driving circuit 1401 includes a shift register 1402, a level shifter 1403, a buffer 1404, and a sampling circuit (transfer gate) 1405. また、ゲート側駆動回路(A)1407は、シフトレジスタ1408、レベルシフタ1409、バッファ1410を備えている。 Further, the gate side driver circuit (A) 1407 includes a shift register 1408, a level shifter 1409, and a buffer 1410. ゲート側駆動回路(B)1411も同様な構成である。 Gate side driver circuit (B) 1411 has a similar structure.
【0150】 [0150]
ここでシフトレジスタ1402、1408は駆動電圧が5〜16V(代表的には10V)であり、回路を形成するCMOS回路に使われるnチャネル型TFTは図10(C)の605で示される構造が適している。 Here the shift register 1402,1408 are driving voltage 5~16V (typically 10V is), the structure n-channel type TFT used in a CMOS circuit forming the circuit shown in 605 of FIG. 10 (C) Are suitable.
【0151】 [0151]
また、レベルシフタ1403、1409、バッファ1404、1410はシフトレジスタと同様に、図10(C)のnチャネル型TFT605を含むCMOS回路が適している。 Further, the level shifter 1403,1409, buffers 1404,1410, like the shift register, the CMOS circuit including the n-channel type TFT605 in FIG 10 (C) are suitable. なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。 Note that it is effective in improving the reliability of each circuit to the gate line double gate structure, a multi-gate structure such as triple gate structure.
【0152】 [0152]
また、画素部1406は図6に示した構造の画素を配置する。 The pixel portion 1406 is disposed pixels having the structure shown in FIG.
【0153】 [0153]
なお、上記構成は、図8〜10に示した作製工程に従ってTFTを作製することによって容易に実現することができる。 The above structure can be easily realized by manufacturing a TFT in accordance with the manufacturing steps shown in Figures 8-10. また、本実施例では画素部と駆動回路部の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、D/Aコンバータ回路、オペアンプ回路、γ補正回路など駆動回路以外の論理回路を同一絶縁体上に形成することが可能であり、さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。 Although this embodiment shows only the configuration of the pixel portion and the driver circuit portion, in accordance with the manufacturing steps of this embodiment, a signal division circuit, D / A converter circuit, an operational amplifier circuit, gamma correction circuit, etc. a logic circuit other than the driving circuit could be formed on the same insulator, and further believes that can form a memory portion, a microprocessor, or the like.
【0154】 [0154]
さらに、カバー材をも含めた本実施例のELモジュールについて図15(A)、(B)を用いて説明する。 Furthermore, Figure 15 for the EL module of this embodiment including a cover member (A), is described with reference to (B). なお、必要に応じて図13、図14で用いた符号を引用することにする。 Note that to reference 13 as necessary, the symbols used in FIG. 14.
【0155】 [0155]
図15(A)は、図10に示した状態にシーリング構造を設けた状態を示す上面図である。 Figure 15 (A) is a top view showing a state in which a sealing structure in a state shown in FIG. 10. 点線で示された1302は画素部、1303はゲート側駆動回路、1304はソース側駆動回路である。 1302 denotes a pixel portion indicated by a dotted line, 1303 denotes a gate side driving circuit, 1304 is a source side driver circuit. 本発明のシーリング構造は、図10の状態に対して充填材(図示せず)、カバー材1501、シール材(図示せず)及びフレーム材1502を設けた構造である。 Sealing structure of the present invention, (not shown) filler with respect to the state of FIG. 10, a cover member 1501, sealing member (not shown) and a structure in which a frame member 1502.
【0156】 [0156]
ここで、図15(A)をA−A'で切断した断面図を図15(B)に示す。 Here, it is shown in FIG. 15 (B) a sectional view taken along the line in FIG. 15 (A) A-A '. なお、図15(A)、(B)では同一の部位に同一の符号を用いている。 Incidentally, FIG. 15 (A), the are designated by the same reference numerals to the same parts in (B).
【0157】 [0157]
図15(B)に示すように、基板1301上には画素部1302、ゲート側駆動回路1303が形成されており、画素部1302は電流制御用TFT602とそれに電気的に接続された画素電極848を含む複数の画素により形成される。 As shown in FIG. 15 (B), the pixel portion 1302 is formed on a substrate 1301, a gate side driving circuit 1303 are formed, a pixel portion 1302 pixel electrode 848 electrically connected thereto a current control TFT602 It is formed of a plurality of pixels including. また、ゲート側駆動回路1303はnチャネル型TFT605とpチャネル型TFT606とを相補的に組み合わせたCMOS回路を用いて形成される。 Further, the gate side driver circuit 1303 is formed using a CMOS circuit that combines complementary the n-channel type TFT605 and p-channel type TFT 606.
【0158】 [0158]
画素電極848はEL素子の陽極として機能する。 Pixel electrode 848 functions as an anode of an EL element. また、画素電極848間の隙間には支持バンク849a及び制御バンク849bが形成され、支持バンク849a及び制御バンク849bの内側にEL層851、陰極852が形成される。 Further, the gap between the pixel electrodes 848 are formed support bank 849a and the control bank 849b, EL layer 851, a cathode 852 is formed on the inner side of the support the bank 849a and the control bank 849b. 勿論、EL素子の構造を反対とし、画素電極を陰極としても構わない。 Of course, the structure of the EL element opposite, may be used as a cathode the pixel electrode.
【0159】 [0159]
本実施例の場合、陰極852は画素列ごとに共通の配線としても機能し、接続配線1312を経由してFPC1311に電気的に接続されている。 In this embodiment, the cathode 852 also functions as a common wiring for each pixel column, and is electrically connected to FPC1311 via a connection wiring 1312.
【0160】 [0160]
次に、EL素子を覆うようにして充填材1503を設ける。 Next, an filler 1503 so as to cover the EL element. この充填材1503はカバー材1501を接着するための接着剤としても機能する。 The filler 1503 also functions as an adhesive for bonding the covering material 1501. 充填材1503としては、PVC(ポリビニルクロライド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。 As the filler 1503, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate). この充填材1503の内部に乾燥剤(図示せず)を設けておくと、吸湿効果を保ち続けられるので好ましい。 It is preferable to form a desiccant (not shown) inside the filling material 1503, since it is continues to maintain a moisture absorbing effect preferred. このとき、乾燥剤は充填材に添加されたものであっても良いし、充填材に封入されたものであっても良い。 At this time, the desiccant may be one added to the filling material, or may be encapsulated in the filler.
【0161】 [0161]
また、本実施例ではカバー材1501としては、ガラス、プラスチック、およびセラミックスでなる材料を用いることができる。 Further, as the cover member 1501 in this embodiment may be a glass, plastic, and the material made of ceramics. なお、充填材1503の内部に予め酸化バリウム等の吸湿剤を添加しておくことは有効である。 Incidentally, it is effective to add a moisture absorbing agent such as pre-barium oxide inside the filling material 1503.
【0162】 [0162]
次に、充填材1503を用いてカバー材1501を接着した後、充填材1503の側面(露呈面)を覆うようにフレーム材1502を取り付ける。 Next, after bonding the covering material 1501 using the filling material 1503, attaching the frame member 1502 so as to cover the side surfaces (exposed surfaces) of the filler 1503. フレーム材1502はシール材(接着剤として機能する)1504によって接着される。 Frame member 1502 is bonded by a sealing material (functioning as an adhesive) 1504. このとき、シール材1504としては、光硬化性樹脂を用いるのが好ましいが、EL層の耐熱性が許せば熱硬化性樹脂を用いても良い。 In this case, as the sealing material 1504, although it is preferable to use a photo-curable resin may be a thermosetting resin permitting the heat resistance of the EL layer. なお、シール材1504はできるだけ水分や酸素を透過しない材料であることが望ましい。 Incidentally, the sealant 1504 is desirably made of a material which does not transmit moisture or oxygen as much as possible. また、シール材1504の内部に乾燥剤を添加してあっても良い。 In addition, it is possible to add a desiccant inside the sealing material 1504.
【0163】 [0163]
以上のような方式を用いてEL素子を充填材1503に封入することにより、EL素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。 By encapsulating the filler 1503 an EL element using a method as described above, it can be completely shut off the EL element from the outside, substances to promote the oxidative degradation, such as moisture and oxygen, the EL layer from external it can be prevented from entering. 従って、信頼性の高いEL表示装置を作製することができる。 Therefore, it is possible to manufacture a highly reliable EL display device.
【0164】 [0164]
また、本実施例に示した発光装置の表示面(画像を観測する面)に偏光板を設けても良い。 The polarizing plate may be provided on the display surface of the light emitting device shown in this embodiment (surface on which an image is observed). この偏光板は、外部から入射した光の反射を抑え、観測者が表示面に映り込むことを防ぐ効果を有する。 The polarizing plate has an effect to prevent suppress reflection of light incident from the outside, observer reflected on the display surface. 一般的には円偏光板が用いられている。 Circularly polarizing plate is used in general. 但し、EL層から発した光が偏光板により反射されて内部に戻されることを防ぐため、屈折率を調節して内部反射の少ない構造とすることが望ましい。 However, in order to prevent light emitted from the EL layer is returned to the inside is reflected by the polarizing plate, it is preferable that a structure with less internal reflection by adjusting the refractive index.
【0165】 [0165]
〔実施例7〕 [Example 7]
実施例1〜6では、絶縁体の上に陽極、EL層、陰極の順に積層していく場合について主に説明したが、陰極、EL層、陽極および補助配線の順に積層していくことも可能である。 In Examples 1-6, the anode on the insulator, EL layer, has been mainly described the case to continue to a cathode in that order, it is also possible to continue to the cathode stack, EL layer, in the order of the anode and the auxiliary wiring it is.
【0166】 [0166]
前者は絶縁体を通過した光を観測することになるのに対して、後者は絶縁体から離れる方向に光が放射される。 The former whereas will observe the light passing through the insulator, the latter light is emitted in a direction away from the insulator.
【0167】 [0167]
〔実施例8〕 [Example 8]
本実施例では、多面取りにより1枚の基板から複数の発光装置を作製する場合に本発明を実施する例について説明する。 In this embodiment, an example for implementing the present invention in the case of manufacturing a plurality of light emitting device from one substrate by gang. 説明には図16を用いる。 The description is made with reference to FIG 16.
【0168】 [0168]
ガラス基板1601上には画素部1602aおよび駆動回路1602bを含む複数の発光装置が形成されている。 On the glass substrate 1601 a plurality of light emitting device including a pixel portion 1602a and the drive circuit 1602b are formed. 本実施例では1枚のガラス基板上に九つの発光装置が形成されることになる。 So that nine of the light emitting device is formed on a single glass substrate in this embodiment. また、各発光装置の画素部1602aは図1に示すような構造からなり、各画素部1602aにはマトリクス状に制御バンク1603が形成されている。 Further, the pixel portion 1602a of the light-emitting device comprises a structure as shown in FIG. 1, the control bank 1603 is formed in a matrix in the pixel portions 1602a.
【0169】 [0169]
本実施例では、制御バンク1603が全て同電位となるように個々の制御バンクを接続するための配線(以下、バンク接続配線という)1604が形成され、パッド部1605に電圧を加えればその電圧が全て陽極に伝わるようになっている。 In this embodiment, the wiring for the control bank 1603 all connect individual control bank so that the same potential (hereinafter, bank connection wiring hereinafter) is formed 1604, its voltage be added voltage to the pad portion 1605 all so that the transmitted to the anode. そして、バンク接続配線1604を静電対策に活用する点に特徴がある。 Then, it is characterized in that to take advantage of the bank connection wiring 1604 is protected against electrostatic. 即ち、全てが同電位になっていれば突発的に大きな電圧が配線間に加わることもないため、絶縁破壊等を効果的に抑制することができる。 That is, because of sudden large voltage if all the same potential nor applied between the wirings can be effectively suppressed breakdown or the like.
【0170】 [0170]
ここで、点線で囲まれた領域1600の拡大図を図17(A)に示す。 Here, an enlarged view of a region 1600 surrounded by a dotted line in FIG. 17 (A). 図17(A)に示すように、バンク接続配線1604は制御バンク1603と同時に形成されており、途中にバッファ配線1606で連結された部分を有する。 As shown in FIG. 17 (A), the bank connection wiring 1604 control bank and 1603 simultaneously formed, with a connecting portion in the buffer wiring 1606 on the way. このバッファ配線1606は画素電極(本実施例ではEL素子の陽極)と同時に酸化物導電膜を用いて形成される。 The buffer line 1606 (in this example the anode of the EL element) pixel electrode is formed using the same time as the oxide conductive film.
【0171】 [0171]
ここで図17(A)をA−A'で切断した断面図を図17(B)に示す。 Here shown in FIG. 17 (B) a sectional view taken along the line in FIG. 17 (A) to A-A '. なお、1607はTFTを作製する過程で積層された層間絶縁膜である。 Incidentally, 1607 denotes an interlayer insulating film laminated in the process of manufacturing a TFT.
【0172】 [0172]
バッファ配線1606として用いる酸化物導電膜は金属膜に比べて抵抗値が高いため、バッファ配線は一種の抵抗体として機能することになる。 Since the oxide conductive film to be used as a buffer line 1606 is higher resistivity than the metal film, the buffer line will function as a type of resistor. そのため、バンク接続配線1604に大電流が流れたとしても、バッファ配線で緩衝され、複数の発光装置に被害が及ぶのを防ぐことが可能となる。 Therefore, even if a large current flows through the bank connection wiring 1604 is buffered by the buffer lines, it is possible to prevent the damage that spans a plurality of light emitting devices.
【0173】 [0173]
このように本実施例の構成とすることで、多面取りプロセスにより一度に複数の発光装置を作製する場合にも、複雑な配線を施すことなく、本発明を実施することが可能となる。 In this way, adopting the configuration of the present embodiment, even in case of manufacturing a plurality of light emitting devices at a time by a multi-beveled process, without performing complicated wiring, it is possible to implement the present invention.
【0174】 [0174]
また、発光装置が完成したら、ダイサーもしくはスクライバーを用いて基板1601を分断し、発光装置を個々に分離すれば良い。 Further, when the light emitting device can be completed, and dividing the substrate 1601 by using a dicer or a scriber may be separated light emitting device individually. このとき、バンク接続配線1604も分断してしまえば、各発光装置は電気的に孤立した状態となる。 In this case, once divided and Bank connection wiring 1604, the light emitting device will be electrically isolated state. なお、本実施例の構成は実施例1〜7のいずれの構成とも自由に組み合わせて実施することが可能である。 The constitution of this embodiment can be freely implemented in combination of any structures of Examples 1-7.
【0175】 [0175]
〔実施例9〕 Example 9
本実施例では、本発明とシャドーマスクとを組み合わせて用いる場合について説明する。 In this embodiment, the case of using a combination of the present invention and the shadow mask. 説明には図18を用いる。 The description is made with reference to FIG 18. なお、図2に示した構造と同一の部分は同一の符号を用いて説明する。 The structure and the same portion shown in FIG. 2 will be described using the same reference numerals.
【0176】 [0176]
図18では、制御バンク105bの上方に、さらにシャドーマスク1801を設け、シャドーマスク1801を負に帯電させておく。 In Figure 18, above the control bank 105b, further provided with a shadow mask 1801, allowed to charge the shadow mask 1801 negative. 即ち、シャドーマスク1801と制御バンク105bを同じ極性に帯電させておく。 That is, allowed to charge control bank 105b to the same polarity as the shadow mask 1801.
【0177】 [0177]
このとき、制御バンク105b間の距離をX 1とし、シャドーマスク1801に設けられた開口部の距離をX 2とすると、X 1 <X 2の関係とすることが好ましい。 At this time, the distance between the control banks 105b and X 1, and the distance of the opening in the shadow mask 1801 and X 2, it is preferable that the relation of X 1 <X 2. このようにすると、シャドーマスク1801の上方から飛んできたEL材料(もしくはEL材料を含む溶液)201は、まずシャドーマスク1801が形成する電界によりシャドーマスク1801の開口部付近に導かれる。 In this way, 201 (solution containing or EL material) EL material flew from above the shadow mask 1801 is guided to the vicinity of an opening of the shadow mask 1801 by an electric field first shadow mask 1801 is formed. さらに、制御バンク105bが形成する電界により画素内へと導かれる。 Furthermore, is guided to the pixel by the electric field control bank 105b is formed. こうしてEL層202が成膜される。 Thus EL layer 202 is deposited.
【0178】 [0178]
本実施例の構成は、特に赤色発光用のEL材料、緑色発光用のEL材料および青色発光用のEL材料を分けて成膜する場合のように、異なる種類のEL材料を複数回に分けて成膜する場合に有効である。 Structure of this embodiment, in particular EL material for red light emission, as in the case of forming separately an EL material and the EL material for blue light emission for green light emission, separately different types of EL material in a plurality of times it is effective in the case of forming a film.
【0179】 [0179]
なお、本実施例の構成は実施例1〜8のいずれの構成とも自由に組み合わせて実施することが可能である。 The constitution of this embodiment can be freely implemented in combination of any structures of Examples 1-8.
【0180】 [0180]
〔実施例10〕 Example 10
本実施例では、シャドーマスクを用いることなく、本発明の電界制御により赤色発光用のEL材料、緑色発光用のEL材料および青色発光用のEL材料を分けて成膜する場合について説明する。 In this embodiment, without using a shadow mask, the EL material for red light emission by the electric field control of the present invention, the case of forming separately an EL material and the EL material for blue light emission for green light emission.
【0181】 [0181]
本実施例の概念を図19(A)、(B)に示す。 The concept of the embodiment of FIG. 19 (A), shown in (B). 図19(A)、(B)では、図示しない絶縁体(本発明ではTFT上に形成された層間絶縁膜)上に画素電極1901〜1903が形成され、それらを囲むようにマトリクス状に加工された制御バンク1904が形成されている。 In FIG. 19 (A), (B), an insulator (not shown) (in the present invention is an interlayer insulating film formed on the TFT) is formed the pixel electrode 1901 to 1903 on, it is processed in a matrix surround them control bank 1904 is formed was.
【0182】 [0182]
本実施例では、まず図19(A)に示すように、画素電極1902のみ正に帯電させ、他の画素電極1901、1903を負に帯電させる。 In this embodiment, first, as shown in FIG. 19 (A), is charged positively only the pixel electrode 1902, thereby charging the other pixel electrodes 1901,1903 negative. さらに制御バンク1904を負に帯電させ、この状態で負に帯電させた赤色発光用のEL材料を蒸着法により成膜する。 Further control bank 1904 is negatively charged, it is deposited by vapor deposition EL material emitting red light for which is negatively charged in this state. このとき、負に帯電した画素電極1901、1903上ではEL材料が反発され、殆どが正に帯電した陽極1902上に成膜される。 At this time, on the pixel electrodes 1901,1903 the negatively charged EL material is repelled, it is deposited on the anode 1902 mostly positively charged. こうして赤色発光用のEL層1905が成膜される。 Thus EL layer 1905 for red light emission are formed.
【0183】 [0183]
次に、図19(B)に示すように、画素電極1901のみ正に帯電させ、他の陽極1902、1903を負に帯電させる。 Next, as shown in FIG. 19 (B), it is charged positively only the pixel electrode 1901, thereby charging the other of the anode 1902 and 1903 negatively. さらに制御バンク1904を負に帯電させ、この状態で負に帯電させた緑色発光用のEL材料を蒸着法により成膜する。 Further control bank 1904 is negatively charged, it is deposited by vapor deposition EL material for a green light emitting obtained by negatively charged in this state. このとき、負に帯電した画素電極1902、1903上ではEL材料が反発され、殆どが正に帯電した画素電極1901上に成膜される。 At this time, on the pixel electrodes 1902 and 1903 the negatively charged EL material is repelled, are deposited on the pixel electrode 1901 mostly positively charged. こうして緑色発光用のEL層1906が成膜される。 Thus EL layer 1906 for green light emission are formed.
【0184】 [0184]
さらに、図示しないが、青色発光用のEL層も同様に画素電極1903のみを正に帯電させ、他の陽極1901、1902を負に帯電させて青色発光用のEL材料を成膜すれば良い。 Furthermore, although not shown, EL layers for blue light emission likewise is positively charged only the pixel electrode 1903 may be deposited EL material for blue light emission by charging the other of the anode 1901 and 1902 negatively.
【0185】 [0185]
本実施例の構成では、制御バンク1904が形成する電界および画素電極1901〜1903が形成する電界により、EL材料の軌道を決定し、シャドーマスクを用いずに選択的な成膜を可能とするものである。 Those in the configuration of the present embodiment, by an electric field electric field and the pixel electrodes 1901 to 1903 control bank 1904 is formed to form, for determining the trajectory of the EL material to allow selective deposition without using a shadow mask it is.
【0186】 [0186]
なお、本実施例の構成は実施例1〜8のいずれの構成とも自由に組み合わせて実施することが可能である。 The constitution of this embodiment can be freely implemented in combination of any structures of Examples 1-8.
【0187】 [0187]
〔実施例11〕 Example 11
本発明において、三重項励起子からの燐光を発光に利用できるEL材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。 In the present invention, by using the EL material which can use phosphorescence from a triplet exciton emission can drastically improve the external light emission quantum efficiency. これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。 As a result, the power consumption of the EL element, allowing long life, and light weight.
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。 Here, by using the triplet exciton indicates the report of the external light emitting quantum efficiency is improved.
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.) (T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo, 1991) p.437.)
上記論文に報告されたEL材料(クマリン色素)の分子式を以下に示す。 The papers reported EL material (coumarin pigment) reported by the above are shown below.
【0188】 [0188]
【化1】 [Formula 1]
【0189】 [0189]
(MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.) (MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.)
上記論文に報告されたEL材料(Pt錯体)の分子式を以下に示す。 The papers reported EL material molecular formula of (Pt complex) is shown below.
【0190】 [0190]
【化2】 ## STR2 ##
【0191】 [0191]
(MABaldo, S.Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett.,75 (1999) p.4.) (MABaldo, S.Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett., 75 (1999) p.4.)
(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B ) (1999) L1502.)
上記論文に報告されたEL材料(Ir錯体)の分子式を以下に示す。 The papers reported EL material molecular formula of (Ir complex) is shown below.
【0192】 [0192]
【化3】 [Formula 3]
【0193】 [0193]
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3〜4倍の高い外部発光量子効率の実現が可能となる。 It is possible to realize a three to four times higher external light emission quantum efficiency than the case of using fluorescence from a singlet exciton in principle if utilizing phosphorescence from triplet exciton as above. なお、本実施例の構成は、実施例1〜実施例9のいずれの構成とも自由に組み合わせて実施することが可能である。 The constitution of this embodiment can be freely implemented in combination of any structures of the Embodiments 1 to 9.
【0194】 [0194]
〔実施例12〕 Example 12
本発明を実施して形成された発光装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。 Light-emitting device formed by implementing the present invention is excellent in visibility in bright places than liquid crystal display device because it is a self-luminous type, moreover viewing angle is wide. 従って、様々な電気器具の表示部として用いることができる。 Accordingly, it can be used as a display portion of various electric appliances. その際、本発明の発光装置はパッシブ型の発光装置でありながらも配線抵抗を減らすことで大画面化を可能としているため、用途も幅広いものとすることができる。 At that time, the light emitting device of the present invention because it allows the large screen by reducing also the wiring resistance yet passive light emitting device can be made use also a wide range.
【0195】 [0195]
本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、カーナビゲーションシステム、カーオーディオ、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍)、記録媒体を備えた画像再生装置(具体的にはコンパクトディスク(CD)、レーザーディスク(LD)又はデジタルバーサタイルディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。 The electrical device of the present invention, a video camera, a digital camera, a goggle-type display (head mounted display), a car navigation system, car audio, a notebook personal computer, a game machine, a portable information terminal (mobile computer, mobile phone, portable game machine, an electronic book), an image reproducing device provided with a recording medium (compact specifically disc (CD), a reproducing recording media such as laser discs (LD), or digital versatile disc (DVD), displays the image like device) having a can display. それら電気器具の具体例を図20、図21に示す。 Specific examples of these electric appliance 20, shown in FIG. 21.
【0196】 [0196]
図20(A)はELディスプレイであり、筐体2001、支持台2002、表示部2003を含む。 Figure 20 (A) is an EL display, containing a casing 2001, a support 2002, a display portion 2003. 本発明の発光装置は表示部2003に用いることができる。 The light emitting device of the present invention can be used in the display portion 2003. ELディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。 EL display requires no backlight because it is of a self-emission type, it can make a thinner display unit than liquid crystal display. なお、表示部2003に用いる発光装置にスティックドライバを設ける場合は、数十個に分割して設けることが好ましい。 In the case of providing a stick driver to the light emitting device used in the display portion 2003 is preferably provided by dividing into several tens.
【0197】 [0197]
図20(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106を含む。 Figure 20 (B) shows a video camera which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106. 本発明の発光装置は表示部2102に用いることができる。 The light emitting device of the present invention can be used as the display portion 2102. なお、表示部2102に用いる発光装置にスティックドライバを設ける場合は、数個に分割して設けることが好ましい。 In the case of providing a stick driver to the light emitting device used in the display portion 2102 is preferably provided by dividing into several.
【0198】 [0198]
図20(C)はデジタルカメラであり、本体2201、表示部2202、接眼部部2203、操作スイッチ2204を含む。 Figure 20 (C) shows a digital camera including a main body 2201, a display portion 2202, an eyepiece portion 2203, an operation switch 2204. 本発明の発光装置は表示部2202に用いることができる。 The light emitting device of the present invention can be used in the display portion 2202. なお、表示部2202に用いる発光装置にスティックドライバを設ける場合は、数個に分割して設けることが好ましい。 In the case of providing a stick driver to the light emitting device used in the display portion 2202 is preferably provided by dividing into several.
【0199】 [0199]
図20(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体2301、記録媒体(CD、LDまたはDVD等)2302、操作スイッチ2303、表示部(a)2304、表示部(b)2305を含む。 Figure 20 (D) shows an image reproducing device provided with a recording medium (specifically, a DVD playback device), and the main body 2301, a recording medium (CD, LD, DVD, or the like) 2302, operation switches 2303, a display portion (a) 2304, a display portion (b) 2305. 表示部(a)は主として画像情報を表示し、表示部(b)は主として文字情報を表示するが、本発明の発光装置はこれら表示部(a)、(b)に用いることができる。 Display unit (a) mainly displays image information, display unit (b) mainly displays character information, the light emitting device these display unit of the present invention (a), can be used in (b). なお、記録媒体を備えた画像再生装置には、CD再生装置、ゲーム機器なども含まれうる。 Note that the image reproducing device provided with a recording medium, CD reproduction apparatus can also include a game device. なお、表示部(a)2304、表示部(b)2305に用いる発光装置にスティックドライバを設ける場合は、数十個に分割して設けることが好ましい。 The display unit (a) 2304, the case of providing a stick driver to the light emitting device used in the display portion (b) 2305, is preferably provided to divide the tens.
【0200】 [0200]
図20(E)は携帯型(モバイル)コンピュータであり、本体2401、表示部2402、受像部2403、操作スイッチ2404、メモリスロット2405を含む。 Figure 20 (E) shows a portable (mobile) computer which includes a main body 2401, a display portion 2402, an image receiving portion 2403, operation switches 2404, a memory slot 2405. 本発明の電気光学装置は表示部2402に用いることができる。 Electro-optical device of the present invention can be used in the display portion 2402. この携帯型コンピュータはフラッシュメモリや不揮発性メモリを集積化した記録媒体に情報を記録したり、それを再生したりすることができる。 The portable computer can be record or reproduce information on a recording medium obtained by integrating a flash memory and a non-volatile memory, it. なお、表示部2402に用いる発光装置にスティックドライバを設ける場合は、数個に分割して設けることが好ましい。 In the case of providing a stick driver to the light emitting device used in the display portion 2402 is preferably provided by dividing into several.
【0201】 [0201]
図20(F)はパーソナルコンピュータであり、本体2501、筐体2502、表示部2503、キーボード2504を含む。 Figure 20 (F) is a personal computer which includes a main body 2501, a housing 2502, a display portion 2503, a keyboard 2504. 本発明の発光装置は表示部2503に用いることができる。 The light emitting device of the present invention can be used in the display portion 2503. なお、表示部2503に用いる発光装置にスティックドライバを設ける場合は、数十個に分割して設けることが好ましい。 In the case of providing a stick driver to the light emitting device used in the display portion 2503 is preferably provided by dividing into several tens.
【0202】 [0202]
なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。 Incidentally, the higher the light emission luminance in the future EL material, it can be used for a front or rear projector light including output image information is enlarged projected by a lens or the like.
【0203】 [0203]
また、上記電子装置はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。 In addition, the electronic device are more likely to be used for display information distributed through electronic communication lines such as the Internet and CATV (cable TV), and in particular likely to display moving picture information. EL材料の応答速度は非常に高いため、そのような動画表示を行うに適している。 The response speed of EL materials is extremely high, is suitable for performing such a video display.
【0204】 [0204]
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。 Also, the portion of the light emitting device that is emitting light consumes power, it is desirable that the light emitting portion to display information such that as small as possible. 従って、携帯情報端末、特に携帯電話やカーオーディオのような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 Accordingly, a portable information terminal, in particular in the case of using a light emitting device in a display portion mainly for character information, such as mobile phones and car audio drives character information non-emitting portions as background and forming the light-emitting portion it is desirable.
【0205】 [0205]
ここで図21(A)は携帯電話であり、本体2601、音声出力部2602、音声入力部2603、表示部2604、操作スイッチ2605、アンテナ2606を含む。 Here, FIG. 21 (A) shows a cellular phone including a main body 2601, an audio output portion 2602, an audio input portion 2603, a display portion 2604, operation switches 2605, an antenna 2606. 本発明の発光装置は表示部2604に用いることができる。 The light emitting device of the present invention can be used in the display portion 2604. なお、表示部2604は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。 The display unit 2604 can reduce power consumption of the portable telephone by displaying white characters on a black background.
【0206】 [0206]
また、図21(B)はカーオーディオであり、本体2701、表示部2702、操作スイッチ2703、2704を含む。 Further, FIG. 21 (B) is a car audio includes a main body 2701, a display portion 2702, and operation switches 2703 and 2704. 本発明の発光装置は表示部2702に用いることができる。 The light emitting device of the present invention can be used in the display portion 2702. また、本実施例では車載用カーオーディオを示すが、据え置き型のカーオーディオに用いても良い。 Further, in the present embodiment is an in-car car audio may be used to stationary car audio. なお、表示部2704は黒色の背景に白色の文字を表示することで消費電力を抑えられる。 The display unit 2704 can suppress the power consumption by displaying white characters on a black background. なお、表示部2704に用いる発光装置にスティックドライバを設ける場合は、数個に分割して設けることが好ましい。 In the case of providing a stick driver to the light emitting device used in the display portion 2704 is preferably provided by dividing into several.
【0207】 [0207]
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。 As described above, the application range of the present invention can be used in extremely wide, appliances in all fields. また、本実施例の電気器具は実施例1〜10の構成を自由に組み合わせた発光装置を用いることで得ることができる。 Furthermore, appliances of this embodiment can be obtained by using a light emitting device freely combining the structure of Examples 1-10.
【0208】 [0208]
【発明の効果】 【Effect of the invention】
本発明を実施することでEL材料を成膜するにあたって成膜位置を精密に制御することが可能となる。 Possible to precisely control the deposition position when forming the EL material in carrying out the present invention become. そのため高精細な画素部を有する発光装置を作製することができる。 Therefore it is possible to fabricate a light emitting device having a high-definition pixel portion. また、必要な部分に優先的にEL材料を成膜することができるため、EL材料の利用効率が高まり、製造コストを低減することができる。 Further, it is possible to form the film preferentially EL material in a necessary portion, increasing the utilization efficiency of the EL materials, it is possible to reduce the manufacturing cost. さらに、本発明の発光装置を表示部として用いることで高精細な表示部を有した電気器具を得ることができる。 Furthermore, it is possible to obtain an appliance that the light-emitting device having a high-definition display unit by using a display unit of the present invention.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 発光装置の上面構造および断面構造を示す図。 FIG. 1 shows a top structure and a cross-sectional structure of the light emitting device.
【図2】 EL材料の成膜工程を説明するための図。 Figure 2 is a diagram for explaining the process of forming the EL material.
【図3】 蒸着法によるEL材料の成膜工程を説明するための図。 3 is a diagram for explaining the process of forming the EL material by a vapor deposition method.
【図4】 インクジェット法によるEL材料の成膜工程を説明するための図。 Diagram for explaining the process of forming the EL material according to [4] an inkjet method.
【図5】 イオンプレーティング法によるEL材料の成膜工程を説明するための図。 5 is a diagram for explaining the process of forming the EL material by ion plating.
【図6】 発光装置の画素部の断面構造を示す図。 6 shows a cross-sectional structure of a pixel portion of the light emitting device.
【図7】 発光装置の画素部の上面構造および回路構成を示す図。 7 is a diagram showing a top structure and a circuit structure of a pixel portion of the light emitting device.
【図8】 発光装置の作製方法を示す図。 8 shows a method for manufacturing a light-emitting device.
【図9】 発光装置の作製方法を示す図。 9 is a diagram showing a method for manufacturing a light-emitting device.
【図10】 発光装置の作製方法を示す図。 It shows a method for manufacturing 10 light-emitting device.
【図11】 スイッチング用TFTの構造を示す図。 11 is a diagram showing the structure of the switching TFT.
【図12】 電流制御用TFTの構造を示す図。 12 is a diagram showing a structure of a current controlling TFT.
【図13】 発光装置の外観を示す図。 13 is a diagram showing an appearance of a light emitting device.
【図14】 発光装置の回路構成を示す図。 FIG. 14 is a diagram showing a circuit configuration of a light emitting device.
【図15】 発光装置の上面構造および断面構造を示す図。 15 is a diagram showing a top structure and a cross-sectional structure of the light emitting device.
【図16】 多面取りプロセスを説明するための図。 FIG. 16 is a diagram for explaining the multi-chamfering process.
【図17】 多面取りプロセスを説明するための図。 FIG. 17 is a diagram for explaining the multi-chamfering process.
【図18】 EL材料の成膜工程を説明するための図。 Figure 18 is a diagram for explaining the process of forming the EL material.
【図19】 EL材料の成膜工程を説明するための図。 Figure 19 is a diagram for explaining the process of forming the EL material.
【図20】 電気器具の一例を示す図。 Figure 20 is a diagram showing an example of the appliance.
【図21】 電気器具の一例を示す図。 Figure 21 is a diagram showing an example of the appliance.

Claims (7)

  1. 絶縁体の上方にTFTを形成し、 Forming a TFT over the insulator,
    前記TFTに電気的に接続される画素電極を形成し、 Forming a pixel electrode electrically connected to the TFT,
    前記画素電極を囲むように金属膜を含むバンクを形成し、 Forming a bank containing a metal film so as to surround the pixel electrodes,
    前記金属膜を負または正の極性に帯電させ、前記金属膜と同一の極性に前記バンクの上方に配置したシャドーマスク、及び発光性材料を帯電させ、且つ前記金属膜と逆の極性に前記画素電極を帯電させながら、前記バンクで囲まれた部分に発光性材料を含む層を形成することを特徴とする発光装置の作製方法。 The metal film is charged negative or positive polarity, the metal film of the same shadow mask is arranged above the bank polarity, and thereby the luminescent material is charged, and the pixels on the polarity of the metal film opposite while charging the electrode, a method for manufacturing a light emitting device and forming a layer containing a light-emitting material in a portion surrounded by the bank.
  2. 絶縁体の上方にTFTを形成し、 Forming a TFT over the insulator,
    前記TFTに電気的に接続される画素電極を形成し、 Forming a pixel electrode electrically connected to the TFT,
    前記画素電極を囲むように絶縁膜及び金属膜を積層してなるバンクを形成し、 Forming a bank formed by laminating an insulating film and a metal film so as to surround the pixel electrodes,
    前記金属膜を負または正の極性に帯電させ、前記金属膜と同一の極性に前記バンクの上方に配置したシャドーマスク、及び発光性材料を帯電させ、且つ前記金属膜と逆の極性に前記画素電極を帯電させながら、前記バンクで囲まれた部分に発光性材料を含む層を形成することを特徴とする発光装置の作製方法。 The metal film is charged negative or positive polarity, the metal film of the same shadow mask is arranged above the bank polarity, and thereby the luminescent material is charged, and the pixels on the polarity of the metal film opposite while charging the electrode, a method for manufacturing a light emitting device and forming a layer containing a light-emitting material in a portion surrounded by the bank.
  3. 絶縁体の上方にTFTを形成し、 Forming a TFT over the insulator,
    前記TFTに電気的に接続される画素電極を形成し、 Forming a pixel electrode electrically connected to the TFT,
    前記画素電極を囲むように金属膜を含むバンクを形成し、 Forming a bank containing a metal film so as to surround the pixel electrodes,
    前記金属膜を負または正の極性に帯電させ、前記金属膜と同一の極性に蒸着室の隔壁、及び発光性材料を帯電させ、且つ前記金属膜と逆の極性に前記画素電極を帯電させながら、前記バンクで囲まれた部分に発光性材料を含む層を蒸着法により前記蒸着室で形成し、 The metal film is charged negative or positive polarity, the metal film of the same polarity to the deposition chamber of the partition wall, and a light-emitting material is charged while and then charging the pixel electrode in the polarity of the metal film opposite the layer containing a light-emitting material is formed in the deposition chamber by vapor deposition to a portion surrounded by the bank,
    前記発光性材料を備えた蒸着ボートに設けられた孔の外に配置されたリング状電極の内側に電場を形成し、前記孔から前記発光性材料が飛散する際に前記リング状電極の内側を通過させることにより、前記金属膜と同一の極性に前記発光性材料を帯電させることを特徴とする発光装置の作製方法。 The inside of the ring electrode when said forming an electric field inside the luminescent material arranged ring-shaped electrodes outside the provided holes on the deposition boat wherein the luminescent material from the hole is scattered by passing, a method for manufacturing a light emitting device characterized by charging the luminescent material to the same polarity as the metal film.
  4. 絶縁体の上方にTFTを形成し、 Forming a TFT over the insulator,
    前記TFTに電気的に接続される画素電極を形成し、 Forming a pixel electrode electrically connected to the TFT,
    前記画素電極を囲むように絶縁膜及び金属膜を積層してなるバンクを形成し、 Forming a bank formed by laminating an insulating film and a metal film so as to surround the pixel electrodes,
    前記金属膜を負または正の極性に帯電させ、前記金属膜と同一の極性に蒸着室の隔壁、及び発光性材料を帯電させ、且つ前記金属膜と逆の極性に前記画素電極を帯電させながら、前記バンクで囲まれた部分に発光性材料を含む層を蒸着法により前記蒸着室で形成し、 The metal film is charged negative or positive polarity, the metal film of the same polarity to the deposition chamber of the partition wall, and a light-emitting material is charged while and then charging the pixel electrode in the polarity of the metal film opposite the layer containing a light-emitting material is formed in the deposition chamber by vapor deposition to a portion surrounded by the bank,
    前記発光性材料を備えた蒸着ボートに設けられた孔の外に配置されたリング状電極の内側に電場を形成し、前記孔から前記発光性材料が飛散する際に前記リング状電極の内側を通過させることにより、前記金属膜と同一の極性に前記発光性材料を帯電させることを特徴とする発光装置の作製方法。 The inside of the ring electrode when said forming an electric field inside the luminescent material arranged ring-shaped electrodes outside the provided holes on the deposition boat wherein the luminescent material from the hole is scattered by passing, a method for manufacturing a light emitting device characterized by charging the luminescent material to the same polarity as the metal film.
  5. 請求項1 または請求項2において、蒸着法、イオンプレーティング法またはインクジェット法により前記発光性材料を含む層を形成することを特徴とする発光装置の作製方法。 According to claim 1 or claim 2, vapor deposition, a method for manufacturing a light emitting device and forming a layer containing the luminescent material by an ion plating method or an inkjet method.
  6. 請求項2 または請求項4において、前記バンクを形成する際に、前記金属膜の線幅は前記絶縁膜の線幅よりも狭くなるように形成することを特徴とする発光装置の作製方法。 According to claim 2 or claim 4, when forming the banks, the line width of the metal film is a method for manufacturing a light emitting device, and forming to be narrower than the line width of the insulating film.
  7. 請求項1乃至のいずれか一において、前記バンクを形成する際に、前記金属膜がテーパー形状を有するように形成することを特徴とする発光装置の作製方法。 In any one of claims 1 to 6, when forming the banks, a method for manufacturing a light emitting device, wherein the metal film is formed to have a tapered shape.
JP2001086520A 2000-03-27 2001-03-26 The method for manufacturing a light emitting device Active JP4637391B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000-85910 2000-03-27
JP2000085910 2000-03-27
JP2001086520A JP4637391B2 (en) 2000-03-27 2001-03-26 The method for manufacturing a light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001086520A JP4637391B2 (en) 2000-03-27 2001-03-26 The method for manufacturing a light emitting device

Publications (3)

Publication Number Publication Date
JP2001345179A5 true JP2001345179A5 (en) 2001-12-14
JP2001345179A true JP2001345179A (en) 2001-12-14
JP4637391B2 true JP4637391B2 (en) 2011-02-23

Family

ID=26588383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001086520A Active JP4637391B2 (en) 2000-03-27 2001-03-26 The method for manufacturing a light emitting device

Country Status (1)

Country Link
JP (1) JP4637391B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038377B2 (en) * 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
CN101673508B (en) * 2002-01-18 2013-01-09 株式会社半导体能源研究所 Light-emitting device
JP4627966B2 (en) * 2002-01-24 2011-02-09 株式会社半導体エネルギー研究所 Emitting device and a manufacturing method thereof
JP2003223992A (en) 2002-01-31 2003-08-08 Toyota Industries Corp Organic el color display device
JP4425531B2 (en) * 2002-08-21 2010-03-03 富士通株式会社 Organic el device and manufacturing method thereof
KR100551046B1 (en) 2003-08-28 2006-02-09 삼성에스디아이 주식회사 Organic EL device
US7764012B2 (en) * 2004-04-16 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Light emitting device comprising reduced frame portion, manufacturing method with improve productivity thereof, and electronic apparatus
JP4788144B2 (en) * 2005-01-20 2011-10-05 セイコーエプソン株式会社 Method for manufacturing a light emitting device
KR100700653B1 (en) 2005-02-03 2007-03-27 삼성에스디아이 주식회사 Organic Electro Luminescence Display
JP4872263B2 (en) * 2005-08-03 2012-02-08 コニカミノルタホールディングス株式会社 Method of manufacturing an organic electroluminescence element
JP4251329B2 (en) 2005-12-20 2009-04-08 カシオ計算機株式会社 Display device and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034447A1 (en) * 1996-03-12 1997-09-18 Idemitsu Kosan Co., Ltd. Organic electroluminescent element and organic electroluminescent display
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JP2000036391A (en) * 1998-07-16 2000-02-02 Toray Ind Inc Organic electroluminescent element and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034447A1 (en) * 1996-03-12 1997-09-18 Idemitsu Kosan Co., Ltd. Organic electroluminescent element and organic electroluminescent display
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JP2000036391A (en) * 1998-07-16 2000-02-02 Toray Ind Inc Organic electroluminescent element and manufacture thereof

Also Published As

Publication number Publication date Type
JP2001345179A (en) 2001-12-14 application

Similar Documents

Publication Publication Date Title
US6714178B2 (en) Display device
US6696105B2 (en) Thin film forming device, thin film forming method, and self-light emitting device
US6809343B2 (en) Electro luminescence display device
US6433487B1 (en) EL display device and manufacturing method thereof
US6781746B2 (en) Self-light emitting device and method of manufacturing the same
US7045861B2 (en) Light-emitting device, liquid-crystal display device and method for manufacturing same
US20040003939A1 (en) EL display device
US20050161672A1 (en) Electro-optical device and electronic device
US6768260B2 (en) Light-emitting device, personal computer having the same, and portable telephone having the same
US7518146B2 (en) EL display device including color filter and light shielding film
US6670637B2 (en) Electronic device
US7112374B2 (en) EL display device utilizing light-emitting organic compounds and method for forming the same
US20020044111A1 (en) Light-emitting device and electric appliance
US20020024051A1 (en) Light emitting device
US6512504B1 (en) Electronic device and electronic apparatus
US20020021266A1 (en) Self-luminous device and electric machine using the same
US20010025959A1 (en) Electronic device
US6680577B1 (en) EL display device and electronic apparatus
EP1093166A2 (en) Organic EL display device and method of manufacturing
US20020197394A1 (en) Method of manufacturing an electro-optical device
US6452341B1 (en) EL display device, driving method thereof, and electronic equipment provided with the EL display device
US6699739B2 (en) Thin film forming device, method of forming a thin, and self-light-emitting device
US20120153293A1 (en) Display Device
US7301276B2 (en) Light emitting apparatus and method of manufacturing the same
JP2001318627A (en) Light emitting device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250