JP4565148B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP4565148B2 JP4565148B2 JP2000148973A JP2000148973A JP4565148B2 JP 4565148 B2 JP4565148 B2 JP 4565148B2 JP 2000148973 A JP2000148973 A JP 2000148973A JP 2000148973 A JP2000148973 A JP 2000148973A JP 4565148 B2 JP4565148 B2 JP 4565148B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- power supply
- control board
- power
- payout control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は遊技機に関するものであり、詳細には、主制御基板や払出制御基板等の各基板に電源を供給する電源基板に電源監視手段を設け、電源監視手段が正常電圧値をはずれたことを検知すると、主制御基板及び払出制御基板には、所定時間の停電検出信号を出力して、遊技機の状態及び／または払出に関するデータ等の待避を行い、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータ等を基に制御を再開する遊技機に関する。
【０００２】
【従来の技術】
従来、パチンコ機等の遊技機においては、遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板とを、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記各々の基板に電源を供給する電源基板とを備えたものが知られている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の各制御基板を分けた遊技機においては、予測不可能な事態、例えば、瞬間的な停電が原因となって、電源基板から各制御基板への給電が瞬間的に断たれた場合、その後すぐに給電が再開されると、基板によって初期状態になっていたり、瞬間的な停電前の遊技機の状態を保持していて、そこから動作を再開したりすることが往々にして発生していた。この場合には、例えば、音声のみが正常に鳴動していながら、電飾ランプが一切点灯していない状態が発生したりして、遊技店と遊技者におけるトラブルの原因を生じるという問題点があった。
【０００４】
本発明は、上記課題を解決するためになされたものであり、電源の供給が瞬間的に断たれた場合に、その直前の状態を保持（バックアップ）する必要がある主制御基板や払出制御基板は、電源の復旧と共に正常動作を再開し、その他の基板に関しては各々の基板が初期状態に戻るのに必要な時間だけ経過した後に復旧して、音声のみが鳴動したり、電飾のみが点灯したりすることがなく、正常動作に復帰することができる遊技機を実現する。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る発明の遊技機は、遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板と、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記全ての基板に電源を供給する電源基板とを有する遊技機において、前記電源基板に電源監視手段及びバックアップ用電源を設け、当該電源監視手段は、供給する電源が前記全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、前記主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、前記バックアップ用電源は、停電の場合に、前記主制御基板及び払出制御基板に各々設けられたＲＡＭに記憶内容保持用のバックアップ電源を供給し、前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるＲＡＭへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、さらに、前記電源基板は、供給する電源が前記規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御ＲＡＭの記憶内容が完全に消去されるのに要する時間であることを特徴とする構成となっている。
【０００６】
この構成を有する遊技機では、遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板と、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記全ての基板に電源を供給する電源基板とを有する遊技機において、前記電源基板に設けられた電源監視手段は、供給する電源が前記全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、バックアップ用電源は、停電の場合でも、主制御基板及び払出制御基板に各々設けられたＲＡＭに記憶内容保持用のバックアップ電源を供給し、前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるＲＡＭへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、さらに、前記電源基板は、供給する電源が規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御ＲＡＭの記憶内容が完全に消去されるのに要する時間である。
【０００７】
【０００８】
【０００９】
【００１０】
従って、各制御基板への電源の供給が瞬間的に断たれた場合に、主制御基板及び払出制御基板以外の基板では、制御ＲＡＭの記憶内容が完全に消去されるので、各々の基板が初期状態に戻るのに必要な時間だけ経過した後に復旧して、音声のみが鳴動したり、電飾のみが点灯したりすることがなく同時に復旧して正常動作に復帰することができる遊技機が実現できる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を、実施例により図面を参照して説明する。
【００１２】
本発明の一実施の形態である実施例１のパチンコ機１について、図面を参照して説明する。まず、パチンコ機１の機械的構成について説明する。図１はパチンコ機１の正面図である。図１に示すように、パチンコ機１の正面の上半分の部分には、略正方形の遊技盤２が設けられ、遊技盤２には、ガイドレール３で囲まれた略円形の遊技領域４が設けられている。パチンコ機１の遊技盤２の下方部には、図示外の発射機に遊技球を供給し、また、賞品球を受ける上皿５が設けられ、上皿５の直下には、上皿５から溢れた賞品球を受ける下皿６が設けられ、下皿６の右横には、発射ハンドル７が設けられている。
【００１３】
次に、遊技盤２の機械的構成について図２を参照して説明する。図２はパチンコ機１の遊技盤２の正面図である。遊技盤２には、ガイドレール３で囲まれた略円形の遊技領域４が設けられており、遊技領域４の略中央には、液晶画面を備えた特別図柄表示装置８が設けられている。また、特別図柄表示装置８の右上方には電飾風車９が設けられ、左上方にも電飾風車１０が設けられている。さらに、特別図柄表示装置８の右側には普通図柄始動ゲート１１が設けられ、左側にも普通図柄始動ゲート１２が設けられている。
【００１４】
また、特別図柄表示装置８の直下には、特別図柄始動電動役物１５が設けられており、その特別図柄始動電動役物１５の下方には、大入賞口１６が設けられており、大入賞口１６の左右には入賞口３０及び入賞口３１が設けられている。
【００１５】
さらに、普通図柄始動ゲート１１の下方には、入賞口１９が設けられ、普通図柄始動ゲート１２の下方には、入賞口２０が設けられている。さらに、特別図柄表示装置８の下部には遊技球を暫時載置可能なステージ２１が水平に設けられる。特別図柄表示装置８の右肩には遊技球通過口２２が設けられ、特別図柄表示装置８の左肩にも遊技球通過口２３が設けられている。これらの遊技球通過口２２，２３を通過した遊技球が特別図柄表示装置８の内部（ワープゾーン）を通ってステージ２１に現出するようになっている。ステージ２１に現出した遊技球は、ステージ２１の直下に設けられている特別図柄始動電動役物１５に向かって落下するようになっている。
【００１６】
また、特別図柄表示装置８の上方には、普通図柄表示装置２４が設けられており、一桁の数字や一文字のアルファベット等の図柄を表示できるようになっている。さらに、普通図柄表示装置２４の左右には各々２個ずつのＬＥＤからなる特別図柄始動保留部２５が設けられており、特別図柄始動電動役物１５に入賞したいわゆる保留球の数を表示することができる。また、特別図柄表示装置８と普通図柄表示装置２４との間には、４個のＬＥＤからなる普通図柄始動保留部２６が設けられており、この普通図柄始動保留部２６は、普通図柄始動ゲート１１，１２を通過した遊技球のいわゆる保留球数を表示することができる。なお、遊技盤２には、上記以外に、アウト口、種々の電飾ランプ、風車及び多数の障害釘等が所定位置に配設されている。
【００１７】
次に、特別図柄表示装置８の構造及び表示画面を図３を参照して説明する。図３は、特別図柄表示装置８の正面図である。図３に示すように、特別図柄表示装置８の液晶画面には、第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の３つの特別図柄を横方向に並べて区分表示可能になっている。なお、特別図柄表示装置８は、上記の第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の表示以外に、動画やメッセージ等も表示できるようになっている。なお、特別図柄の表示は横方向に並べて表示するだけでなく、縦方向或いは斜め方向に並べて表示するようにしてもよい。特別図柄表示装置８は、液晶表示装置を用いるだけでなく、ＣＲＴ、ＬＥＤ、プラズマディスプレイ等の各種の表示装置を用いることが出来ることは言うまでもない。また、特別図柄表示装置８は、裏面に図柄制御基板４４（図４参照）を備えている。
【００１８】
上記の第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３に各々表示さ
れる図柄の一例としては、麻雀牌を模した「一萬」、「二萬」、「三萬」、「四萬」、「五萬」、「六萬」、「七萬」、「八萬」、「九萬」、「白色無地（以下「白」という。）」、「發」、「中」の１２種類があり、特別図柄始動電動役物１５に遊技球が入賞して、第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の３つの図柄が特定の同じ数字や文字あるいは図柄等で揃った場合（例えば、図３に示す「七萬」が３つ揃った場合）や、特定の数字や文字あるいは図柄の組み合わせ等で揃った場合には、大当たりとされる。
【００１９】
また、前記１２図柄の内、「三萬」、「五萬」、「七萬」、「白」、「發」、「中」を確率変動図柄（特定大当たり図柄）とし、これらの内の何れかの図柄が第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３に同じ図柄で揃った場合には、確率変動突入とし、次の大当たりを引く確率を高くするように変更する。大当たりの確率は、一例としては、通常状態では、３１７．６分の１であり、確率変動状態では、６８．１分の１であるが、必ずしもこの値に限られるものではない。なお、「一萬」、「二萬」、「四萬」、「六萬」、「八萬」、「九萬」を非確率変動図柄（非特定大当たり図柄又は通常図柄）とする。
【００２０】
次に、本実施の形態のパチンコ機１の電気的回路構成について図４を参照して説明する。図４は、パチンコ機１の電気的回路構成を示すブロック図である。パチンコ機１の制御部は、主基板４１、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、発射基板４７から構成され、主基板４１には、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、発射基板４７が各々接続されている。
【００２１】
図４に示すように、主基板４１には、前記入賞口１９、２０、３０，３１（図２参照）に各々設けられている入賞口スイッチ３２と、特別図柄始動電動役物１５への遊技球の入賞を検出する始動口スイッチ３３と、普通図柄始動ゲート１１，１２（図２参照）への遊技球の通過を検出するゲートスイッチ３４と、大入賞口１６への遊技球の入賞球数を検出するカウントスイッチ３５と、大入賞口１６内に設けられたＶゾーン（図示外）への遊技球の入賞を検出するＶスイッチ３６と、特別図柄始動電動役物１５（図２参照）の開閉部材の開閉を行う特別図柄始動電動役物ソレノイド３７と、大入賞口１６（図２参照）の開閉を行う大入賞口ソレノイド３８と、誘導装置ソレノイド３９と、外部装置へ遊技機の大当たり情報を出力する外部接続端子２基板４０と、７セグメントＬＥＤから構成され普通図柄を表示する普通図柄基板６０とが接続されている。
【００２２】
なお外部接続端子２基板４０には、大当たり１情報端子と、大当たり２情報端子と、図柄確定情報端子とが設けられ、外部の装置に大当たりの情報や特別図柄表示装置８に確定表示される図柄の情報が出力可能となっている。また、図柄表示基板４４には、特別図柄表示装置８が接続され、音基板４３にはスピーカー６１が接続され、電飾基板４６には、電飾ランプ関係基板６２が接続され、電飾ランプ関係基板６２には、遊技盤２の表面に設けられている各電飾ランプが接続されている。
【００２３】
さらに、主基板４１には、下皿６に遊技球が満杯になったことを検出する下皿満杯感知スイッチ６３と、図示外の賞球通路の球切れを感知する賞球通路球切れ感知スイッチ６４と、図示外の賞球装置からの賞球払出の個数を確認する賞球払出確認スイッチ６５とが接続されている。なお、賞球払出確認スイッチ６５は、払出制御基板４５にも接続されている。
【００２４】
また、払出制御基板４５には、球貸し通路の球切れを感知する球貸し通路球切れ感知スイッチ６６と、図示外の球貸し装置からの球貸し払出の球数を確認する球貸し払出確認スイッチ６７と、図示外の賞球装置を駆動する賞球払出ソレノイド６８と、図示外の球貸し装置を駆動する球貸し払出ソレノイド６９と、パチンコ機１の背面上部に設けられた賞球を貯留する賞球タンクから賞球装置及びを球貸し装置へ遊技球を案内するタンクレール（図示外）に設けられ、タンクレールに振動を与えてタンクレールでの遊技球の詰まりを防止するタンクレール振動モーター７０と、プリペイドカードから貸出しデータを読込むプリペイドカードユニット７１と、外部接続端子１基板７２とが接続されている。外部接続端子１基板７２には、賞球払出個数情報端子と球貸し払出個数情報端子とが設けられ、外部装置に賞球払出個数情報と球貸し払出個数情報とを出力可能になっている。
【００２５】
さらに、発射基板４７には、発射ハンドル７に内蔵されている発射球飛び強弱調整ボリューム７３と、発射装置停止スイッチ７４と、タッチセンサー７５と、発射モーター７６とが接続されている。
【００２６】
次に、電源基板４２について説明する。電源基板４２には、ＡＣ２４Ｖが電源スイッチ８０を介して入力され、内部の整流回路、平滑回路及び定電圧回路により、直流５Ｖと、直流１２Ｖと、直流２４Ｖとが出力可能となっている。また、電源基板４２からは、リセット信号と、各基板に設けられている揮発メモリから構成されたＲＡＭに記憶内容を保持するために直流５Ｖを供給するバックアップ用電源と、停電検出信号と、交流２４Ｖも出力可能になっている。さらに、電源基板４２では、直流１２Ｖの出力は、ＤＣ＋１２ＶＡ、ＤＣ＋１２ＶＢの２回路用意されており、ＤＣ＋１２ＶＡは主基板４１及び払出制御基板４５に接続され、ＤＣ＋１２ＶＢは主基板４１、払出制御基板４５、特別図柄表示装置８、音基板４３及び電飾基板４６に接続されている。また、電源基板４２からは、交流２４Ｖが、払出制御基板４５に入力されており、さらに、バックアップ用電源は、主基板４１、払出制御基板４５に接続されている。
【００２７】
また、直流２４Ｖの出力は、主基板４１と、払出制御基板４５と、発射基板４７に接続されている。また、直流５Ｖの出力は、主基板４１及び払出制御基板４５に接続されている。なお、払出制御基板４５から発射基板４７へは、信号線７７により発射装置停止信号が入力されるようになっている。
【００２８】
さらに、電源基板４２からは、ＲＡＭクリア信号が主基板４１と払出制御基板４５とに入力されるように構成され、電源基板４２には、図示外の消去スイッチが配置され、この消去スイッチが操作されると、主基板４１と払出制御基板４５とにＲＡＭクリア信号が出力されるように構成されている。
【００２９】
次に、図５を参照して、本実施の形態の主基板４１、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６と、これらの間の電源電流の供給と信号の流れを詳細に説明する。まず、主基板４１には、ＣＰＵ４１ａ、ＲＯＭ４１ｂ、ＲＡＭ４１ｃ等が設けられており、ＲＯＭ４１ｂには、ＣＰＵ４１ａにより実行されるパチンコ機１の全体を制御するメイン制御のプログラムや初期値のデータ等が記憶されている。また、ＲＡＭ４１ｃには、遊技機が大当たり状態か否か、確率変動状態か否か等の遊技機の状態を示す各種フラグやカウンタ値等のデータが記憶されている。また、ＲＡＭ４１ｃは、各種のデータ等を記憶する揮発メモリであり、例えば省電力であるＣ−ＭＯＳのスタティックス形ＲＡＭにより構成され電源基板４２のバックアップ用電源により、主基板４１への電源基板４２からの電源供給断時にもその記憶内容が長時間保持されるようになっている。
【００３０】
音基板４３には、ＣＰＵ４３ａ、ＲＯＭ４３ｂ、ＲＡＭ４３ｃ等が設けられ、バスライン４３ｅにより相互に接続されており、ＲＯＭ４３ｂには音声データ等が記憶され、ＣＰＵ４３ａにより実行される各種のプログラム及び初期値のデータ等が記憶されている。また、ＲＡＭ４３ｃは、各種のデータ等を記憶する揮発メモリである。
【００３１】
図柄表示基板４４には、ＣＰＵ４４ａ、ＲＯＭ４４ｂ、ＲＡＭ４４ｃ等が設けられ、バスライン４４ｅにより相互に接続されており、ＲＯＭ４４ｂには、特別図柄表示装置８に表示される各種の表示データやＣＰＵ４４ａにより実行される各種のプログラム及び初期値のデータ等が記憶されている。また、ＲＡＭ４４ｃは、各種のデータ等を記憶する揮発メモリである。なお、図柄表示基板４４は近年の画像の高精細化、高速化に伴いＣＰＵを複数備えたような構成とすることができる。
【００３２】
払出制御基板４５には、ＣＰＵ４５ａ、ＲＯＭ４５ｂ、ＲＡＭ４５ｃ等が設けられ、バスライン４５ｅにより相互に接続されており、ＲＯＭ４５ｂには、ＣＰＵ４５ａにより実行される各種のプログラム及び初期値のデータ等が記憶されている。また、ＲＡＭ４５ｃは、各種のデータ、例えば入賞した入賞球の数や払い出すべき賞球の数等を記憶する揮発メモリであり、電源基板４２のバックアップ用電源により、払出制御基板４５への電源基板４２からの通常の電源供給が切断された場合にもその記憶内容が保持されるようになっている。
【００３３】
電飾基板４６には、ＣＰＵ４６ａ、ＲＯＭ４６ｂ、ＲＡＭ４６ｃ等が設けられ、バスライン４６ｅにより相互に接続されて設けられており、ＲＯＭ４６ｂには、ＣＰＵ４６ａにより実行される各種電飾パターンなどのプログラム及び初期値のデータ等が記憶されている。また、ＲＡＭ４６ｃは、各種のデータ、例えば大当たり時の制御すべき電飾パターン等を一時的に記憶する揮発メモリである。
【００３４】
電源基板４２に設けられている図示外のバックアップ用電源は、ニッケル水素電池、ニッケルカドミュウム電池、リチウム電池などの２次電池や大容量の電解コンデンサ等で構成されており、交流２４Ｖが電源基板４２に印加されているときにバックアップ用電源である２次電池又は電解コンデンサ等が充電されるように構成されている。そして、電源基板４２への電源の供給が停止されたときには、２次電池又は電解コンデンサ等に充電された電流を、主基板４１のＲＡＭ４１ｃ及び払出制御基板４５のＲＡＭ４５ｃに記憶保持のための電源として供給することができるようになっている。さらに、電源基板４２の交流２４Ｖの入力側には電源スイッチ８０が設けられ、電源基板４２への交流２４Ｖの供給及び供給の停止が可能になっている。
【００３５】
また、本実施の形態の主基板４１では、ＣＰＵ４１ａ、ＲＯＭ４１ｂ、ＲＡＭ４１ｃが、１チップにモジュール化された６４ピンのマイコンとして形成されており、このマイコンでは、バックアップ用の電源端子である図示外のＶＢＢ端子を備える。このＶＢＢ端子にはバックアップ用電源からのバックアップ用の５Ｖの電圧が印加される。
【００３６】
さらに、主基板４１のＩ／Ｏインタフェース４１ｄと音基板４３のＩ／Ｏインタフェース４３ｄとは、信号線８１ａにより接続され、主基板４１のＩ／Ｏインタフェース４１ｄと図柄表示基板４４のＩ／Ｏインタフェース４４ｄとは、信号線８１ｂにより接続され、主基板４１のＩ／Ｏインタフェース４１ｄと払出制御基板４５のＩ／Ｏインタフェース４５ｄとは、信号線８１ｃにより接続され、主基板４１のＩ／Ｏインタフェース４１ｄと電飾基板４６のＩ／Ｏインタフェース４６ｄとは、信号線８１ｄにより接続されている。
【００３７】
また、電源基板４２から供給される５Ｖ、１２Ｖ及び２４ＶのＤＣ電源は、電源供給線８７により、主基板４１、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６に接続されている。図５では、図面の簡略化のために、５Ｖ、１２Ｖ及び２４ＶのＤＣ電源の供給線を電源供給線８７一本で代表して示しているが、具体的には、図４に示すように各電圧毎に個別に接続されている。
【００３８】
また、電源基板４２から出力されるリセット信号は、信号線８３により主基板４１と払出制御基板４１とに入力されている。電源基板４２から主基板４１及び払出制御基板４１とにリセット信号が出力されると、主基板４１及び払出制御基板４１は各々初期化されて、ＲＯＭに記憶されたプログラムに従って、最初から動作を繰り返す。
【００３９】
また、電源基板４２から供給されるバックアップ用電源は、電源供給線８４を介して、主基板４１及び払出制御基板４５に供給されており、電源基板４２の電源スイッチ８０が切られた場合や停電の場合でも、主基板４１のＲＡＭ４１ｃと払出制御基板４５のＲＡＭ４５ｃに各々メモリ保持用にＤＣ＋５Ｖを供給する。また、電源基板４２から出力される停電検出信号は、信号線８５を介して、主基板４１及び払出制御基板４５に入力されており、図６に示す電源監視回路４２ｃがＡＣ２４Ｖを整流及び平滑した電圧の基準電圧未満への電圧降下を検出すると、停電検出信号を信号線８５を介して、主基板４１及び払出制御基板４５に出力する。この停電検出信号を主基板４１及び払出制御基板４５が受信すると、各々、遊技機の状態及び／又は賞球の払出に関するデータ等（ソフトウエア上のもの）の待避処理を行う。
【００４０】
また、電源基板４２から出力されるＲＡＭクリア信号は、信号線８６を介して、主基板４１及び払出制御基板４５に入力されており、図示外の消去スイッチが操作されると、電源基板４２からＲＡＭクリア信号が主基板４１及び払出制御基板４５に出力され、バックアップ用電源でバックアップされた主基板４１のＲＡＭ４１ｃの記憶内容と払出制御基板４５のＲＡＭ４５ｃの記憶内容がクリアされる。
【００４１】
次に、図６を参照して、電源基板４２の構造の詳細を説明する。図６は、電源基板４２の構造の詳細図である。図６に示すように、電源基板４２には、外部から入力される交流２４Ｖを整流するシリコンブリッジ４２ａが設けられ、シリコンブリッジ４２ａの正極側の出力端子には、平滑用の電解コンデンサ４２ｇと、定電圧レギュレータＩＣから構成された定電圧回路４２ｂと、電源監視回路４２ｃとが接続されている。また、電源監視回路４２ｃには、タイマーＩＣから構成されたタイマー回路４２ｄが接続され、定電圧回路４２ｂには、電源監視回路４２ｃ及びタイマー回路４２ｄにより制御されるリレー４２ｅが接続され、ている。また、リレー４２ｅには、電圧安定用の電解コンデンサ４２ｈ，４２ｉが接続され、また、リレー４２ｅが断となったときに、電解コンデンサ４２ｈ，４２ｉに蓄電されている電荷を放電するための抵抗器４２ｆが設けられている。図６に示す例では、定電圧回路４２ｂは、１２Ｖ用の定電圧レギュレータＩＣを用いているので、直流１２Ｖを出力する回路であるが、定電圧回路４２ｂに２４Ｖ用の定電圧レギュレータＩＣを用いている直流２４Ｖ出力回路、定電圧回路４２ｂに５Ｖ用の定電圧レギュレータＩＣを用いている直流５Ｖ出力回路も特に図示しないが、上記同様の構成で設けられている。
【００４２】
また、電源監視回路４２ｃは、図示外のＣＰＵ、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ等から構成されており、シリコンブリッジ４２ａの正極側の電圧を測定して、規定の電圧値より低い電圧になったら主基板４１及び払出制御基板４５に停電検出信号を送るように構成されている。例えば、交流２４Ｖをシリコンブリッジ４２ａで整流した場合には、直流３４Ｖが検出されるので、例えば、電源監視回路４２ｃが検出する電圧が３０Ｖ以下に下がったら、電源監視回路４２ｃから主基板４１及び払出制御基板４５に停電検出信号が送られるように構成されている。主基板４１では、停電検出信号を受信したら、停電検出信号を受信している所定時間の間に大当たり状態や確率変動状態等の遊技機の状態や、賞球の払出個数の値を取得して未払出の個数をバックアップ用電源でバックアップされたＲＡＭ４１ｃの所定のエリアに待避する。また、払出制御基板４５でも、停電検出信号を受信したら、停電検出信号を受信している所定時間の間に賞球の払出個数の値を取得し未払出の個数をバックアップ用電源でバックアップされたＲＡＭ４５ｃに待避する。
【００４３】
次に、本実施例１のパチンコ機１の動作について、図７乃至図１０に示すフローチャートを参照して説明する。図７は、パチンコ機１のメインルーチン（主制御）を示すフローチャートである。図８は、電源基板４２で行われる電源監視処理を示すフローチャートであり、図９は、主基板４１及び払出制御基板４５で行われるデータ待避処理を示すフローチャートであり、図１０は主基板４１及び払出制御基板４５で、各々行われるデータ復帰処理のフローチャートである。
【００４４】
図７に示すフローチャートのメインルーチンは、一定間隔の時間（例えば、２ミリ秒、以下「２ｍｓ」という。）で、主基板４１上に設けられた図示外のリセット回路が発生するリセット信号に従って、主基板４１のＣＰＵ４１ａがスタートから順に処理を行い、スタートから終了までの処理を、２ｍｓ以内で行うようになっている。従って、２ｍｓ間隔でリセット信号が入力されるごとに、スタートから処理が繰り返し行われる。この図７に示すフローチャートの処理を行うプログラムはＲＯＭ４１ｂに記憶されている。なお、以下の記載においてフローチャートの「ステップ」を「Ｓ」と略記する。
【００４５】
まず、図７を参照してパチンコ機１のメインルーチンを説明する。まず、電源がＯＮされると、電源投入処理（Ｓ１）が実行される。電源投入処理（Ｓ１）は、遊技機が停電等で処理が終了したような場合は、前述のバックアップ用電源によりバックアップされたＲＡＭの記憶内容に基づいて処理を再開し、また、開店時に電源を投入する場合には、ＲＡＭをクリアして処理を開始するための処理である。
【００４６】
電源投入処理（Ｓ１）が終了すると、次にスタックポインタの指定アドレスをセットするためのスタックポインタセット処理を行う（Ｓ２）。次いで、ＲＡＭ４１ｃの記憶内容をチェックするＲＡＭチェックが行われる（Ｓ３）。このＲＡＭチェック（Ｓ３）は、電源投入時の初期設定処理（Ｓ４）が行われているか否かを判断するものであり、ＲＡＭ４１ｃの初期設定記憶エリアに電源投入時初期設定処理（Ｓ４）で書き込まれる所定の数値が書き込まれているか否かが判断される。
【００４７】
ＲＡＭ４１ｃの初期設定記憶エリアに所定の数値が書き込まれていない場合には（Ｓ３：ＮＯ）、電源投入時初期設定処理が行われる（Ｓ４）。また、電源投入時以外でも何らかの理由でＲＡＭ４１ｃの記憶が正常でない状態になった場合もこのＲＡＭチェック（Ｓ３）により正常でないと判断される。この処理では、ＲＡＭ４１ｃの各記憶エリアの記憶値を所定のデフォルト値にセットする。例えば、ループカウンタ記憶エリア（図示外）に記憶されている各ループカウンタの値を各々初期値（例えば、「０」）にセットし、初期設定記憶エリアに所定の数値を記憶させる。そして、図７の処理を一旦終了させる。
【００４８】
前記図示外のリセット回路が発生する次のリセット信号で、また、スタートから処理が行われる。まず、電源投入処理（Ｓ１）で、図示外の消去スイッチが押下されてなければ、ＲＡＭ４１ｃの記憶に基づいて処理されているので前述のようにここでは何も行われずスタックポインタセット処理（Ｓ２）に移行する。そしてＲＡＭチェック（Ｓ３）では、初期設定記憶エリアに所定の数値が書き込まれているので、ＲＡＭ４１ｃは正常と判断され（Ｓ３：ＹＥＳ）、次の液晶画面コマンド出力処理（Ｓ５）に移行する。この液晶画面コマンド出力処理（Ｓ５）では、主基板４１から図柄表示基板４４に液晶画面の表示を制御する信号が送られ、図柄表示基板４４ではこの制御信号を一旦ＲＡＭ４４ｃに記憶するとともに、この制御信号に基づいて指定された或いは抽選によって、ＲＯＭ４４ｂに記憶されたテーブルデータにより所定の図柄の情報を読み出し、図示しない駆動回路から特別図柄表示装置８に画像情報を送信する。
【００４９】
次いで、音コマンド出力処理（Ｓ６）に移行する。この音コマンド出力処理（Ｓ６）では、主基板４１から音基板４３にスピーカー６１で発声するパターンを指定する信号が送られ、音基板４３では、そのパタンに従った音声情報をＲＯＭ４３ｂから読み出し駆動回路を介してスピーカー６１から発声させる。次いで、ランプコマンド出力処理（Ｓ７）を行う。このランプコマンド出力処理（Ｓ７）では、パチンコ機１に設けられている各種のランプの点滅のパターンを指定する信号を主基板４１から電飾基板４６へ出力する。電飾基板４６では、このパターンの電飾制御の情報をＲＯＭ４６ｂから読み取って各種ランプに駆動信号を送出する。次いで、ポート出力処理を行う（Ｓ８）。このポート出力処理（Ｓ８）では、図示外の遊技場管理用コンピュータにパチンコ機１の大当たり情報、図柄確定情報等を外部接続端子２基板４０等を介して出力する。
【００５０】
次いで、スイッチ読込処理（Ｓ９）が行われる。このスイッチ読込処理（Ｓ９）は、図２に示す普通図柄始動ゲート１１，１２、特別図柄始動電動役物１５、大入賞口１６、入賞口１９，２０，３０，３１等への遊技球の入賞を検出するものである。
【００５１】
スイッチ読込処理（Ｓ９）が終了すると、次いで、ループカウンタ更新処理（Ｓ１０）を行う。このループカウンタ更新処理（Ｓ１０）では、ＲＡＭ４１ｃの図示外のループカウンタ記憶エリアに各々記憶されている普通図柄選択用ループカウンタ、大当たり判定用ループカウンタ、特別図柄作成カウンタ、リーチ判定カウンタ、リーチパターン決定カウンタの値を所定量だけ増加させる（インクリメントする）。なお、各ループカウンタに設定されている最大値を越える場合には、各ループカウンタの値は０クリアされ、「０」に戻るようにプログラムされている。
【００５２】
次に、パチンコ機１にエラーが発生しているか否かが判断され（Ｓ１１）、パチンコ機１にエラーが発生してる場合には（Ｓ１１：ＹＥＳ）、条件装置処理（Ｓ１２）、特別図柄処理（Ｓ１３）、普通図柄処理（Ｓ１４）を飛ばして処理を行い、特別図柄表示装置８にエラー表示等をさせる。エラーが発生していないときには（Ｓ１１：ＮＯ）、条件装置処理（Ｓ１２）に進む。
【００５３】
条件装置処理（Ｓ１２）では、大入賞口１６（図２参照）の開放、閉鎖、特別図柄表示装置８の液晶画面（図３参照）上への大当たりデモ表示処理等が行われる。一巡目の処理では、後述する特別図柄処理（Ｓ１３）での大当たり判定処理がまだ行われていないので、条件装置処理（Ｓ１２）では、何も行われず次の処理に進む。次いで、特別図柄処理（Ｓ１３）が行われる。この特別図柄処理（Ｓ１３）では、大当たり判定処理の処理を行う。
【００５４】
特別図柄処理（Ｓ１３）が終了すると、次に、普通図柄処理（Ｓ１４）が行われる。この普通図柄処理（Ｓ１４）では、普通図柄始動ゲート１１，１２への遊技球の通過により、図示外の普通図柄選択用ループカウンタのカウント値が、普通図柄乱数として、ＲＡＭ４１ｃの図示外の普通図柄乱数記憶エリアに記憶され、その普通図柄乱数に基づいて、普通図柄表示装置２４に図柄が確定表示される。
【００５５】
普通図柄処理（Ｓ１４）が終了すると、次に、賞球の払出を行う払出制御（Ｓ１５）が行われる。賞球の払出を行う場合には、主基板４１から信号線７８を介して払出制御基板４５に払出要請コマンドを送信する。払出制御基板４５は、ＲＡＭ４５ｃに払出要請コマンドを一旦記憶し、この払出要請コマンドに基づいて順次賞球の払出を行う。そして、枠ランプ制御（Ｓ１６）を経てメインルーチンの処理が終了する。なお、このメインルーチンの処理はサブルーチンの処理を含めて、２ｍｓ以内に終了する。そして２ｍｓ毎の前記図示外のリセット回路からのリセット信号により、ＣＰＵ４１ａは、図７に示すメインルーチンの処理を、スタートから繰り返し行う。
【００５６】
先の一巡目のメインルーチンの処理の特別図柄処理（Ｓ１３）で大当たり状態と判定されれば、ＲＡＭ４１ｃの図示外の大当たりフラグ記憶エリアに「１」が記憶され、大当たりフラグがＯＮし、次の二巡目の条件装置処理（Ｓ１２）では、大入賞口１６の開放、閉鎖の動作が所定回数（例えば、１５回又は１６回）行われる。
【００５７】
次に、図８乃至図１０を参照して、本実施の形態のパチンコ機１の電源基板４２の電源監視回路４２ｃで行われる電源監視処理及び主基板４１、払出制御基板４５で各々行われるデータ待避処理及びデータ復帰処理について説明する。
【００５８】
図８に示すように、交流２４Ｖをシリコンブリッジ４２ａで整流し、電解コンデンサ４２ｇで平滑された電圧を、図６に示す電源監視回路４２ｃは、常時、検出している（Ｓ２１）。交流２４Ｖを両波整流しているため、通常時は、直流３４Ｖが検出される。例えば、電圧の検出値が規定電圧である３０Ｖ未満（Ｓ２２：ＹＥＳ）となったなった場合には、停電検出信号を出力する（Ｓ２３）。停電又は遊技機の動作を不安定にする電圧降下を検出したことを電源監視回路４２ｃから信号線８５を介して、主基板４１のＣＰＵ４１ａ及び払出制御基板４５のＣＰＵ４５ａに知らせるためである。
【００５９】
次いで、電源監視回路４２ｃは、リレー４２ｅを駆動して、主基板４１、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６に供給されている直流電圧を遮断する（Ｓ２４）。なお、図６には、直流１２Ｖを遮断するリレー４２ｅが図示されているが、直流５Ｖ電源及び直流２４Ｖ電源も図示外のリレーにより遮断される（Ｓ２４）。このとき、電解コンデンサ４２ｈ，４２ｉに蓄積されている電荷は、抵抗器４２ｆにより放電される。その後、予め、タイマー回路４２ｄに設定されている一定時間が経過すると（Ｓ２５：ＹＥＳ）、リレー４２ｅが駆動されて、直流１２Ｖ電源の供給が再開する（Ｓ２６）。なお、直流５Ｖ及び直流２４Ｖも図示外のリレーにより電源の供給が再開する（Ｓ２６）。この予めタイマー回路４２ｄに設定されている一定時間は、記憶保持用の電源が供給されなくなった音基板４３のＲＡＭ４３ｃ、図柄表示基板４４のＲＡＭ４４ｃ、電飾基板４６のＲＡＭ４５ｃの記憶内容が完全に消去されるのに必要な所定時間に設定されている。
【００６０】
次に、図９を参照して、主基板４１及び払出制御基板４５で、各々行われるデータ待避処理について説明する。まず、主基板４１及び払出制御基板４５では、図５に示す信号線８５を介して、電源基板４２の電源監視回路４２ｃから停電検出信号を受信したか否かを判断し（Ｓ４１）、電源基板４２の電源監視回路４２ｃから停電検出信号を受信すると（Ｓ４１：ＹＥＳ）、データ待避処理を行う（Ｓ４２）。具体的には、主基板４１では、遊技機が大当たり状態か否かを示すフラグや、確率変動か否かを示すフラグをＲＡＭ４１ｃの所定の待避エリアに記憶する。また、所定時間（例えば、１００ｍｓ）以内に賞球払出確認スイッチ６５から賞球の払出個数の確認情報を取得して、未払出の個数をＲＡＭ４１ｃの所定の待避エリアに記憶する。ここで、ＲＡＭ４１ｃは、電源基板４２のバックアップ用電源から供給される直流５Ｖによりバックアップされているので、待避した記憶内容は、停電時や、電源基板４２の電源スイッチ８０が切られた時や、電圧が基準電圧よりも降下したときでも、保持される。
【００６１】
また、払出制御基板４５では、電源基板４２の電源監視回路４２ｃから停電検出信号を受信すると（Ｓ４１：ＹＥＳ）、所定時間（例えば、１００ｍｓ）以内に賞球払出確認スイッチ６５から賞球の払出個数の確認情報を取得して、未払出の個数を、ＲＡＭ４５ｃの所定の待避エリアに記憶する。ここで、ＲＡＭ４５ｃは、電源基板４２のバックアップ用電源から供給される直流５Ｖによりバックアップされているので、待避した記憶内容は、停電時や、電源基板４２の電源スイッチ８０が切られた時や、電圧が基準電圧よりも降下したときでも、保持される。
【００６２】
次に、図１０を参照して、主基板４１及び払出制御基板４５で、各々行われるデータ復帰処理について説明する。図１０は主基板４１及び払出制御基板４５で、各々行われるデータ復帰処理のフローチャートである。まず、主基板４１及び払出制御基板４５では、電源基板４２から供給される電圧が正常に復帰したか否かを判断する（Ｓ５１）。この判断は、各種の方法が可能であるが、例えば、図５に示す信号線８５を介して、電源基板４２の電源監視回路４２ｃから停電検出信号が供給されなくなったか否かで判断することもできる。また、主基板４１及び払出制御基板４５に、各々、電源基板４２から供給される電圧の検出回路を設けて、判断するようにしてもよい。電源基板４２から供給される電圧が正常に復帰した場合には（Ｓ５１：ＹＥＳ）、データの復帰処理を行う（Ｓ５２）。具体的には、主基板４１及び払出制御基板４５では、ＲＡＭ４１ｃ及びＲＡＭ４５ｃの待避エリアに記憶したデータを必要に応じてワークエリア等に読み出して、処理を行う（Ｓ５２）。
【００６３】
次に、上記のパチンコ機１の電源監視処理の一例について、図１１に示すタイミングチャートに基づいて説明する。図１１に示すタイミングチャートは、電源監視回路４２ｃが検出した検出電圧と、電源監視回路４２ｃから主基板４１及び払出制御基板４５へ出力する停電検出信号と、電源監視回路４２ｃから主基板４１及び払出制御基板４５へ出力するリセット信号との関係を示すタイミングチャートである。ｔ１のタイミングおいて、検出電圧が基準電圧以上となると、停電検出信号はＨＩ（ＯＮ）状態となり、検出電圧が基準電圧以上の間は、停電検出信号はＨＩ（ＯＮ）状態を維持する。なお、リセット信号は、ｔ１タイミングからリセット遅延時間Ｔｃ（例えば、１ｍｓ）遅延してＨＩ（ＯＮ）状態となる。
【００６４】
ｔ２タイミングにおいて、検出電圧が基準電圧未満となると、停電検出信号はＬＯＷ（ＯＦＦ）状態となる。この停電検出信号がＬＯＷ（ＯＦＦ）となった状態が、図８に示すフローチャートのＳ２３の処理の停電検出信号出力に相当する。主基板４１及び払出制御基板４５では、停電検出信号がＬＯＷ（ＯＦＦ）となった状態のとき、停電状態と判断する。バックアップ用電源以外の各基板へ供給される直流電源は、ｔ２タイミングからｔα時間だけ遮断される。このｔα時間が、記憶保持用の電源が供給されなくなった音基板４３のＲＡＭ４３ｃ、図柄表示基板４４のＲＡＭ４４ｃ、電飾基板４６のＲＡＭ４５ｃの記憶内容が完全に消去されるのに必要な時間である。なお、リセット信号は、ｔ２タイミングから払出個数確認有効時間Ｔｂ（例えば、１００ｍｓ）経過後に。ＬＯＷ（ＯＦＦ）状態となる。
【００６５】
ｔ２タイミングから予め定められている停電検出信号の最小停電時間Ｔａ（例えば、１１１ｍｓ）内に、検出電圧が基準電圧以上となると、ｔ２タイミングから停電検出信号の最小停電時間Ｔａ経過後のｔ３タイミングに停電検出信号はＨＩ（ＯＮ）状態となる。従って、停電検出信号の停電時間Ａは、Ｔａ時間となる。停電検出信号がＨＩ（ＯＮ）状態は、電圧が正常であることを示している。従って、主基板４１及び払出制御基板４５は、停電検出信号のＨＩ（ＯＮ）を受信すると、電圧が正常に戻ったと判断することができる。検出電圧が基準電圧以上の間は、停電検出信号はＨＩ（ＯＮ）状態を維持する。なお、リセット信号は、ｔ３タイミングからリセット遅延時間Ｔｃ（例えば、１ｍｓ）遅延してＨＩ（ＯＮ）状態となる。
【００６６】
次いで、ｔ４タイミングにおいて、検出電圧が基準電圧未満となると、停電検出信号はＬＯＷ（ＯＦＦ）状態となる。この停電検出信号がＬＯＷ（ＯＦＦ）となった状態が、図８に示すフローチャートのＳ２３の処理の停電検出信号出力に相当する。バックアップ用電源以外の各基板へ供給される直流電源は、ｔ４タイミングからｔβ時間だけ遮断される。このｔβ時間が前記ｔα時間より長いのは、停電時間Ｂが、停電検出信号の最小停電時間Ｔａ（例えば、１１１ｍｓ）より長いからであり、停電検出信号の停電時間Ｂは、Ｔβ時間となる。バックアップ用電源以外の各基板へ供給される直流電源は、ｔ４タイミングからｔβ時間だけ遮断される。なお、リセット信号は、ｔ４タイミングから払出個数確認有効時間Ｔｂ（例えば、１００ｍｓ）経過後に。ＬＯＷ（ＯＦＦ）状態となる。
【００６７】
ｔ５タイミングで検出電圧が基準電圧以上となると、停電検出信号はＨＩ（ＯＮ）状態となる。この停電検出信号がＨＩ（ＯＮ）状態は、電圧が正常であることを示している。従って、主基板４１及び払出制御基板４５は、停電検出信号のＨＩ（ＯＮ）を受信すると、電圧が正常に戻ったと判断することができる。検出電圧が基準電圧以上の間は、停電検出信号はＨＩ（ＯＮ）状態を維持する。なお、リセット信号は、ｔ５タイミングからリセット遅延時間Ｔｃ（例えば、１ｍｓ）遅延してＨＩ（ＯＮ）状態となる。
【００６８】
以上説明したように、本実施の形態のパチンコ機１においては、停電等で電源の供給が瞬間的に絶たれた場合において、遊技機の状態や賞球の払出個数等をＲＡＭに記憶して保持しておく必要のある主基板４１及び払出制御基板４５には、電源基板４２からバックアップ用電源が供給されたＲＡＭ４１ｃ及びＲＡＭ４５ｃにデータ待避処理を行い、電源の復旧と共に待避したデータに基づいて正常動作を再開することができる。また、停電等で電源の供給が瞬間的に絶たれた場合に、音基板４３、図柄表示基板４４、電飾基板４６へは、直流電源の供給を遮断して、ＲＡＭ４３ｃ、ＲＡＭ４４ｃ、ＲＡＭ４５ｃの記憶内容が消去され、初期状態に戻るのに必要な時間だけ経過した後に、直流電源の供給を再開して、復旧するため、音声のみが鳴動したり、電飾のみ点灯したりすることなく、同時に復旧して正常動作に復帰することが可能となる。
【００６９】
なお、上記の実施の形態では、主基板４１及び払出制御基板４５でｍデータの待避は、バックアップ用電源が供給されたＲＡＭ４１ｃ及びＲＡＭ４５ｃに行ったが、フラッシュメモリ等の不揮発メモリを各々基板に設けて、その不揮発メモリにデータの待避を行うようにしても良い。
【００７０】
上記の実施の形態では、遊技機の一例としてパチンコ機で説明したが、本発明はパチンコ機に限られず、パチスロ機、パチコン機等に用いることができることは言うまでもない。また、パチンコ機では、確率変動機能を有するものだけでなく、時間短縮機能を有する所謂現金機等に用いることができることは言うまでもない。また、パチンコ機では、第１種、第２種、第３種の何れにも用いることができる。さらに、本発明は、当業者により種々変更し改良して実施可能なことは容易に推測できるものである。また、電源監視回路４２ｃの電圧の測定個所は、上記の実施の形態に限られず、他の位置に変更してもよい。
【００７１】
【発明の効果】
以上説明したように請求項１に係る発明の遊技機では、電源基板に設けられた電源監視手段は、供給する電源が全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、バックアップ用電源は、停電の場合に、主制御基板及び払出制御基板に各々設けられたＲＡＭに記憶内容保持用のバックアップ電源を供給し、前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるＲＡＭへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、さらに、前記電源基板は、供給する電源が前記規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御ＲＡＭの記憶内容が完全に消去されるのに要する時間である。従って、各制御基板への電源の供給が瞬間的に断たれた場合に、主制御基板及び払出制御基板以外の基板では、制御ＲＡＭの記憶内容が完全に消去されるので、音声のみが鳴動したり、電飾のみが点灯したりすることがなく同時に復旧して正常動作に復帰することができる遊技機が実現できる。さらに、本発明では、主制御基板及び払出制御基板以外の基板の初期化を電源を遮断することにより行うので、リセット信号を伝達する信号線を主制御基板及び払出制御基板以外の基板には、配線する必要が無くなり、当該信号線からノイズが主制御基板及び払出制御基板以外の基板に進入することを防止することができる。
【００７２】
【００７３】
【図面の簡単な説明】
【図１】 パチンコ機１の正面図である。
【図２】 パチンコ機１の遊技盤２の正面図である。
【図３】 特別図柄表示装置８の正面図である。
【図４】 パチンコ機１の電気的回路構成を示すブロック図である
【図５】 パチンコ機１における主基板４１、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６間の電源電流の供給と、信号の流れを説明する図である。
【図６】 図６は、電源基板４２の構造の詳細図である。
【図７】 パチンコ機１のメインルーチンを示すフローチャートである。
【図８】 図８は、電源基板４２で行われる電源監視処理を示すフローチャートである。
【図９】 図９は、主基板４１及び払出制御基板４５で行われるデータ待避処理を示すフローチャートである。
【図１０】 図１０は主基板４１及び払出制御基板４５で、各々行われるデータ復帰処理のフローチャートである。
【図１１】 図１１に示すタイミングチャートは、電源監視回路４２ｃが検出した検出電圧と、電源監視回路４２ｃから主基板４１及び払出制御基板４５へ出力する停電検出信号と、電源監視回路４２ｃから主基板４１及び払出制御基板４５へ出力するリセット信号との関係を示すタイミングチャートである。
【符号の説明】
１ パチンコ機
２ 遊技盤
４ 遊技領域
８ 特別図柄表示装置
４１ 主基板
４２ 電源基板
４２ａ シリコンブリッジ
４２ｂ 定電圧回路
４２ｃ 電源監視回路
４２ｄ タイマー回路
４２ｅ リレー
４２ｇ 電解コンデンサ
４２ｈ，４２ｉ 電解コンデンサ
４２ｆ 抵抗器
４３ 音基板
４４ 図柄表示基板
４５ 払出制御基板
４６ 電飾基板
【発明の属する技術分野】
本発明は遊技機に関するものであり、詳細には、主制御基板や払出制御基板等の各基板に電源を供給する電源基板に電源監視手段を設け、電源監視手段が正常電圧値をはずれたことを検知すると、主制御基板及び払出制御基板には、所定時間の停電検出信号を出力して、遊技機の状態及び／または払出に関するデータ等の待避を行い、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータ等を基に制御を再開する遊技機に関する。
【０００２】
【従来の技術】
従来、パチンコ機等の遊技機においては、遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板とを、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記各々の基板に電源を供給する電源基板とを備えたものが知られている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の各制御基板を分けた遊技機においては、予測不可能な事態、例えば、瞬間的な停電が原因となって、電源基板から各制御基板への給電が瞬間的に断たれた場合、その後すぐに給電が再開されると、基板によって初期状態になっていたり、瞬間的な停電前の遊技機の状態を保持していて、そこから動作を再開したりすることが往々にして発生していた。この場合には、例えば、音声のみが正常に鳴動していながら、電飾ランプが一切点灯していない状態が発生したりして、遊技店と遊技者におけるトラブルの原因を生じるという問題点があった。
【０００４】
本発明は、上記課題を解決するためになされたものであり、電源の供給が瞬間的に断たれた場合に、その直前の状態を保持（バックアップ）する必要がある主制御基板や払出制御基板は、電源の復旧と共に正常動作を再開し、その他の基板に関しては各々の基板が初期状態に戻るのに必要な時間だけ経過した後に復旧して、音声のみが鳴動したり、電飾のみが点灯したりすることがなく、正常動作に復帰することができる遊技機を実現する。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、請求項１に係る発明の遊技機は、遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板と、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記全ての基板に電源を供給する電源基板とを有する遊技機において、前記電源基板に電源監視手段及びバックアップ用電源を設け、当該電源監視手段は、供給する電源が前記全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、前記主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、前記バックアップ用電源は、停電の場合に、前記主制御基板及び払出制御基板に各々設けられたＲＡＭに記憶内容保持用のバックアップ電源を供給し、前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるＲＡＭへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、さらに、前記電源基板は、供給する電源が前記規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御ＲＡＭの記憶内容が完全に消去されるのに要する時間であることを特徴とする構成となっている。
【０００６】
この構成を有する遊技機では、遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板と、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記全ての基板に電源を供給する電源基板とを有する遊技機において、前記電源基板に設けられた電源監視手段は、供給する電源が前記全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、バックアップ用電源は、停電の場合でも、主制御基板及び払出制御基板に各々設けられたＲＡＭに記憶内容保持用のバックアップ電源を供給し、前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるＲＡＭへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、さらに、前記電源基板は、供給する電源が規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御ＲＡＭの記憶内容が完全に消去されるのに要する時間である。
【０００７】
【０００８】
【０００９】
【００１０】
従って、各制御基板への電源の供給が瞬間的に断たれた場合に、主制御基板及び払出制御基板以外の基板では、制御ＲＡＭの記憶内容が完全に消去されるので、各々の基板が初期状態に戻るのに必要な時間だけ経過した後に復旧して、音声のみが鳴動したり、電飾のみが点灯したりすることがなく同時に復旧して正常動作に復帰することができる遊技機が実現できる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を、実施例により図面を参照して説明する。
【００１２】
本発明の一実施の形態である実施例１のパチンコ機１について、図面を参照して説明する。まず、パチンコ機１の機械的構成について説明する。図１はパチンコ機１の正面図である。図１に示すように、パチンコ機１の正面の上半分の部分には、略正方形の遊技盤２が設けられ、遊技盤２には、ガイドレール３で囲まれた略円形の遊技領域４が設けられている。パチンコ機１の遊技盤２の下方部には、図示外の発射機に遊技球を供給し、また、賞品球を受ける上皿５が設けられ、上皿５の直下には、上皿５から溢れた賞品球を受ける下皿６が設けられ、下皿６の右横には、発射ハンドル７が設けられている。
【００１３】
次に、遊技盤２の機械的構成について図２を参照して説明する。図２はパチンコ機１の遊技盤２の正面図である。遊技盤２には、ガイドレール３で囲まれた略円形の遊技領域４が設けられており、遊技領域４の略中央には、液晶画面を備えた特別図柄表示装置８が設けられている。また、特別図柄表示装置８の右上方には電飾風車９が設けられ、左上方にも電飾風車１０が設けられている。さらに、特別図柄表示装置８の右側には普通図柄始動ゲート１１が設けられ、左側にも普通図柄始動ゲート１２が設けられている。
【００１４】
また、特別図柄表示装置８の直下には、特別図柄始動電動役物１５が設けられており、その特別図柄始動電動役物１５の下方には、大入賞口１６が設けられており、大入賞口１６の左右には入賞口３０及び入賞口３１が設けられている。
【００１５】
さらに、普通図柄始動ゲート１１の下方には、入賞口１９が設けられ、普通図柄始動ゲート１２の下方には、入賞口２０が設けられている。さらに、特別図柄表示装置８の下部には遊技球を暫時載置可能なステージ２１が水平に設けられる。特別図柄表示装置８の右肩には遊技球通過口２２が設けられ、特別図柄表示装置８の左肩にも遊技球通過口２３が設けられている。これらの遊技球通過口２２，２３を通過した遊技球が特別図柄表示装置８の内部（ワープゾーン）を通ってステージ２１に現出するようになっている。ステージ２１に現出した遊技球は、ステージ２１の直下に設けられている特別図柄始動電動役物１５に向かって落下するようになっている。
【００１６】
また、特別図柄表示装置８の上方には、普通図柄表示装置２４が設けられており、一桁の数字や一文字のアルファベット等の図柄を表示できるようになっている。さらに、普通図柄表示装置２４の左右には各々２個ずつのＬＥＤからなる特別図柄始動保留部２５が設けられており、特別図柄始動電動役物１５に入賞したいわゆる保留球の数を表示することができる。また、特別図柄表示装置８と普通図柄表示装置２４との間には、４個のＬＥＤからなる普通図柄始動保留部２６が設けられており、この普通図柄始動保留部２６は、普通図柄始動ゲート１１，１２を通過した遊技球のいわゆる保留球数を表示することができる。なお、遊技盤２には、上記以外に、アウト口、種々の電飾ランプ、風車及び多数の障害釘等が所定位置に配設されている。
【００１７】
次に、特別図柄表示装置８の構造及び表示画面を図３を参照して説明する。図３は、特別図柄表示装置８の正面図である。図３に示すように、特別図柄表示装置８の液晶画面には、第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の３つの特別図柄を横方向に並べて区分表示可能になっている。なお、特別図柄表示装置８は、上記の第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の表示以外に、動画やメッセージ等も表示できるようになっている。なお、特別図柄の表示は横方向に並べて表示するだけでなく、縦方向或いは斜め方向に並べて表示するようにしてもよい。特別図柄表示装置８は、液晶表示装置を用いるだけでなく、ＣＲＴ、ＬＥＤ、プラズマディスプレイ等の各種の表示装置を用いることが出来ることは言うまでもない。また、特別図柄表示装置８は、裏面に図柄制御基板４４（図４参照）を備えている。
【００１８】
上記の第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３に各々表示さ
れる図柄の一例としては、麻雀牌を模した「一萬」、「二萬」、「三萬」、「四萬」、「五萬」、「六萬」、「七萬」、「八萬」、「九萬」、「白色無地（以下「白」という。）」、「發」、「中」の１２種類があり、特別図柄始動電動役物１５に遊技球が入賞して、第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の３つの図柄が特定の同じ数字や文字あるいは図柄等で揃った場合（例えば、図３に示す「七萬」が３つ揃った場合）や、特定の数字や文字あるいは図柄の組み合わせ等で揃った場合には、大当たりとされる。
【００１９】
また、前記１２図柄の内、「三萬」、「五萬」、「七萬」、「白」、「發」、「中」を確率変動図柄（特定大当たり図柄）とし、これらの内の何れかの図柄が第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３に同じ図柄で揃った場合には、確率変動突入とし、次の大当たりを引く確率を高くするように変更する。大当たりの確率は、一例としては、通常状態では、３１７．６分の１であり、確率変動状態では、６８．１分の１であるが、必ずしもこの値に限られるものではない。なお、「一萬」、「二萬」、「四萬」、「六萬」、「八萬」、「九萬」を非確率変動図柄（非特定大当たり図柄又は通常図柄）とする。
【００２０】
次に、本実施の形態のパチンコ機１の電気的回路構成について図４を参照して説明する。図４は、パチンコ機１の電気的回路構成を示すブロック図である。パチンコ機１の制御部は、主基板４１、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、発射基板４７から構成され、主基板４１には、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、発射基板４７が各々接続されている。
【００２１】
図４に示すように、主基板４１には、前記入賞口１９、２０、３０，３１（図２参照）に各々設けられている入賞口スイッチ３２と、特別図柄始動電動役物１５への遊技球の入賞を検出する始動口スイッチ３３と、普通図柄始動ゲート１１，１２（図２参照）への遊技球の通過を検出するゲートスイッチ３４と、大入賞口１６への遊技球の入賞球数を検出するカウントスイッチ３５と、大入賞口１６内に設けられたＶゾーン（図示外）への遊技球の入賞を検出するＶスイッチ３６と、特別図柄始動電動役物１５（図２参照）の開閉部材の開閉を行う特別図柄始動電動役物ソレノイド３７と、大入賞口１６（図２参照）の開閉を行う大入賞口ソレノイド３８と、誘導装置ソレノイド３９と、外部装置へ遊技機の大当たり情報を出力する外部接続端子２基板４０と、７セグメントＬＥＤから構成され普通図柄を表示する普通図柄基板６０とが接続されている。
【００２２】
なお外部接続端子２基板４０には、大当たり１情報端子と、大当たり２情報端子と、図柄確定情報端子とが設けられ、外部の装置に大当たりの情報や特別図柄表示装置８に確定表示される図柄の情報が出力可能となっている。また、図柄表示基板４４には、特別図柄表示装置８が接続され、音基板４３にはスピーカー６１が接続され、電飾基板４６には、電飾ランプ関係基板６２が接続され、電飾ランプ関係基板６２には、遊技盤２の表面に設けられている各電飾ランプが接続されている。
【００２３】
さらに、主基板４１には、下皿６に遊技球が満杯になったことを検出する下皿満杯感知スイッチ６３と、図示外の賞球通路の球切れを感知する賞球通路球切れ感知スイッチ６４と、図示外の賞球装置からの賞球払出の個数を確認する賞球払出確認スイッチ６５とが接続されている。なお、賞球払出確認スイッチ６５は、払出制御基板４５にも接続されている。
【００２４】
また、払出制御基板４５には、球貸し通路の球切れを感知する球貸し通路球切れ感知スイッチ６６と、図示外の球貸し装置からの球貸し払出の球数を確認する球貸し払出確認スイッチ６７と、図示外の賞球装置を駆動する賞球払出ソレノイド６８と、図示外の球貸し装置を駆動する球貸し払出ソレノイド６９と、パチンコ機１の背面上部に設けられた賞球を貯留する賞球タンクから賞球装置及びを球貸し装置へ遊技球を案内するタンクレール（図示外）に設けられ、タンクレールに振動を与えてタンクレールでの遊技球の詰まりを防止するタンクレール振動モーター７０と、プリペイドカードから貸出しデータを読込むプリペイドカードユニット７１と、外部接続端子１基板７２とが接続されている。外部接続端子１基板７２には、賞球払出個数情報端子と球貸し払出個数情報端子とが設けられ、外部装置に賞球払出個数情報と球貸し払出個数情報とを出力可能になっている。
【００２５】
さらに、発射基板４７には、発射ハンドル７に内蔵されている発射球飛び強弱調整ボリューム７３と、発射装置停止スイッチ７４と、タッチセンサー７５と、発射モーター７６とが接続されている。
【００２６】
次に、電源基板４２について説明する。電源基板４２には、ＡＣ２４Ｖが電源スイッチ８０を介して入力され、内部の整流回路、平滑回路及び定電圧回路により、直流５Ｖと、直流１２Ｖと、直流２４Ｖとが出力可能となっている。また、電源基板４２からは、リセット信号と、各基板に設けられている揮発メモリから構成されたＲＡＭに記憶内容を保持するために直流５Ｖを供給するバックアップ用電源と、停電検出信号と、交流２４Ｖも出力可能になっている。さらに、電源基板４２では、直流１２Ｖの出力は、ＤＣ＋１２ＶＡ、ＤＣ＋１２ＶＢの２回路用意されており、ＤＣ＋１２ＶＡは主基板４１及び払出制御基板４５に接続され、ＤＣ＋１２ＶＢは主基板４１、払出制御基板４５、特別図柄表示装置８、音基板４３及び電飾基板４６に接続されている。また、電源基板４２からは、交流２４Ｖが、払出制御基板４５に入力されており、さらに、バックアップ用電源は、主基板４１、払出制御基板４５に接続されている。
【００２７】
また、直流２４Ｖの出力は、主基板４１と、払出制御基板４５と、発射基板４７に接続されている。また、直流５Ｖの出力は、主基板４１及び払出制御基板４５に接続されている。なお、払出制御基板４５から発射基板４７へは、信号線７７により発射装置停止信号が入力されるようになっている。
【００２８】
さらに、電源基板４２からは、ＲＡＭクリア信号が主基板４１と払出制御基板４５とに入力されるように構成され、電源基板４２には、図示外の消去スイッチが配置され、この消去スイッチが操作されると、主基板４１と払出制御基板４５とにＲＡＭクリア信号が出力されるように構成されている。
【００２９】
次に、図５を参照して、本実施の形態の主基板４１、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６と、これらの間の電源電流の供給と信号の流れを詳細に説明する。まず、主基板４１には、ＣＰＵ４１ａ、ＲＯＭ４１ｂ、ＲＡＭ４１ｃ等が設けられており、ＲＯＭ４１ｂには、ＣＰＵ４１ａにより実行されるパチンコ機１の全体を制御するメイン制御のプログラムや初期値のデータ等が記憶されている。また、ＲＡＭ４１ｃには、遊技機が大当たり状態か否か、確率変動状態か否か等の遊技機の状態を示す各種フラグやカウンタ値等のデータが記憶されている。また、ＲＡＭ４１ｃは、各種のデータ等を記憶する揮発メモリであり、例えば省電力であるＣ−ＭＯＳのスタティックス形ＲＡＭにより構成され電源基板４２のバックアップ用電源により、主基板４１への電源基板４２からの電源供給断時にもその記憶内容が長時間保持されるようになっている。
【００３０】
音基板４３には、ＣＰＵ４３ａ、ＲＯＭ４３ｂ、ＲＡＭ４３ｃ等が設けられ、バスライン４３ｅにより相互に接続されており、ＲＯＭ４３ｂには音声データ等が記憶され、ＣＰＵ４３ａにより実行される各種のプログラム及び初期値のデータ等が記憶されている。また、ＲＡＭ４３ｃは、各種のデータ等を記憶する揮発メモリである。
【００３１】
図柄表示基板４４には、ＣＰＵ４４ａ、ＲＯＭ４４ｂ、ＲＡＭ４４ｃ等が設けられ、バスライン４４ｅにより相互に接続されており、ＲＯＭ４４ｂには、特別図柄表示装置８に表示される各種の表示データやＣＰＵ４４ａにより実行される各種のプログラム及び初期値のデータ等が記憶されている。また、ＲＡＭ４４ｃは、各種のデータ等を記憶する揮発メモリである。なお、図柄表示基板４４は近年の画像の高精細化、高速化に伴いＣＰＵを複数備えたような構成とすることができる。
【００３２】
払出制御基板４５には、ＣＰＵ４５ａ、ＲＯＭ４５ｂ、ＲＡＭ４５ｃ等が設けられ、バスライン４５ｅにより相互に接続されており、ＲＯＭ４５ｂには、ＣＰＵ４５ａにより実行される各種のプログラム及び初期値のデータ等が記憶されている。また、ＲＡＭ４５ｃは、各種のデータ、例えば入賞した入賞球の数や払い出すべき賞球の数等を記憶する揮発メモリであり、電源基板４２のバックアップ用電源により、払出制御基板４５への電源基板４２からの通常の電源供給が切断された場合にもその記憶内容が保持されるようになっている。
【００３３】
電飾基板４６には、ＣＰＵ４６ａ、ＲＯＭ４６ｂ、ＲＡＭ４６ｃ等が設けられ、バスライン４６ｅにより相互に接続されて設けられており、ＲＯＭ４６ｂには、ＣＰＵ４６ａにより実行される各種電飾パターンなどのプログラム及び初期値のデータ等が記憶されている。また、ＲＡＭ４６ｃは、各種のデータ、例えば大当たり時の制御すべき電飾パターン等を一時的に記憶する揮発メモリである。
【００３４】
電源基板４２に設けられている図示外のバックアップ用電源は、ニッケル水素電池、ニッケルカドミュウム電池、リチウム電池などの２次電池や大容量の電解コンデンサ等で構成されており、交流２４Ｖが電源基板４２に印加されているときにバックアップ用電源である２次電池又は電解コンデンサ等が充電されるように構成されている。そして、電源基板４２への電源の供給が停止されたときには、２次電池又は電解コンデンサ等に充電された電流を、主基板４１のＲＡＭ４１ｃ及び払出制御基板４５のＲＡＭ４５ｃに記憶保持のための電源として供給することができるようになっている。さらに、電源基板４２の交流２４Ｖの入力側には電源スイッチ８０が設けられ、電源基板４２への交流２４Ｖの供給及び供給の停止が可能になっている。
【００３５】
また、本実施の形態の主基板４１では、ＣＰＵ４１ａ、ＲＯＭ４１ｂ、ＲＡＭ４１ｃが、１チップにモジュール化された６４ピンのマイコンとして形成されており、このマイコンでは、バックアップ用の電源端子である図示外のＶＢＢ端子を備える。このＶＢＢ端子にはバックアップ用電源からのバックアップ用の５Ｖの電圧が印加される。
【００３６】
さらに、主基板４１のＩ／Ｏインタフェース４１ｄと音基板４３のＩ／Ｏインタフェース４３ｄとは、信号線８１ａにより接続され、主基板４１のＩ／Ｏインタフェース４１ｄと図柄表示基板４４のＩ／Ｏインタフェース４４ｄとは、信号線８１ｂにより接続され、主基板４１のＩ／Ｏインタフェース４１ｄと払出制御基板４５のＩ／Ｏインタフェース４５ｄとは、信号線８１ｃにより接続され、主基板４１のＩ／Ｏインタフェース４１ｄと電飾基板４６のＩ／Ｏインタフェース４６ｄとは、信号線８１ｄにより接続されている。
【００３７】
また、電源基板４２から供給される５Ｖ、１２Ｖ及び２４ＶのＤＣ電源は、電源供給線８７により、主基板４１、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６に接続されている。図５では、図面の簡略化のために、５Ｖ、１２Ｖ及び２４ＶのＤＣ電源の供給線を電源供給線８７一本で代表して示しているが、具体的には、図４に示すように各電圧毎に個別に接続されている。
【００３８】
また、電源基板４２から出力されるリセット信号は、信号線８３により主基板４１と払出制御基板４１とに入力されている。電源基板４２から主基板４１及び払出制御基板４１とにリセット信号が出力されると、主基板４１及び払出制御基板４１は各々初期化されて、ＲＯＭに記憶されたプログラムに従って、最初から動作を繰り返す。
【００３９】
また、電源基板４２から供給されるバックアップ用電源は、電源供給線８４を介して、主基板４１及び払出制御基板４５に供給されており、電源基板４２の電源スイッチ８０が切られた場合や停電の場合でも、主基板４１のＲＡＭ４１ｃと払出制御基板４５のＲＡＭ４５ｃに各々メモリ保持用にＤＣ＋５Ｖを供給する。また、電源基板４２から出力される停電検出信号は、信号線８５を介して、主基板４１及び払出制御基板４５に入力されており、図６に示す電源監視回路４２ｃがＡＣ２４Ｖを整流及び平滑した電圧の基準電圧未満への電圧降下を検出すると、停電検出信号を信号線８５を介して、主基板４１及び払出制御基板４５に出力する。この停電検出信号を主基板４１及び払出制御基板４５が受信すると、各々、遊技機の状態及び／又は賞球の払出に関するデータ等（ソフトウエア上のもの）の待避処理を行う。
【００４０】
また、電源基板４２から出力されるＲＡＭクリア信号は、信号線８６を介して、主基板４１及び払出制御基板４５に入力されており、図示外の消去スイッチが操作されると、電源基板４２からＲＡＭクリア信号が主基板４１及び払出制御基板４５に出力され、バックアップ用電源でバックアップされた主基板４１のＲＡＭ４１ｃの記憶内容と払出制御基板４５のＲＡＭ４５ｃの記憶内容がクリアされる。
【００４１】
次に、図６を参照して、電源基板４２の構造の詳細を説明する。図６は、電源基板４２の構造の詳細図である。図６に示すように、電源基板４２には、外部から入力される交流２４Ｖを整流するシリコンブリッジ４２ａが設けられ、シリコンブリッジ４２ａの正極側の出力端子には、平滑用の電解コンデンサ４２ｇと、定電圧レギュレータＩＣから構成された定電圧回路４２ｂと、電源監視回路４２ｃとが接続されている。また、電源監視回路４２ｃには、タイマーＩＣから構成されたタイマー回路４２ｄが接続され、定電圧回路４２ｂには、電源監視回路４２ｃ及びタイマー回路４２ｄにより制御されるリレー４２ｅが接続され、ている。また、リレー４２ｅには、電圧安定用の電解コンデンサ４２ｈ，４２ｉが接続され、また、リレー４２ｅが断となったときに、電解コンデンサ４２ｈ，４２ｉに蓄電されている電荷を放電するための抵抗器４２ｆが設けられている。図６に示す例では、定電圧回路４２ｂは、１２Ｖ用の定電圧レギュレータＩＣを用いているので、直流１２Ｖを出力する回路であるが、定電圧回路４２ｂに２４Ｖ用の定電圧レギュレータＩＣを用いている直流２４Ｖ出力回路、定電圧回路４２ｂに５Ｖ用の定電圧レギュレータＩＣを用いている直流５Ｖ出力回路も特に図示しないが、上記同様の構成で設けられている。
【００４２】
また、電源監視回路４２ｃは、図示外のＣＰＵ、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ等から構成されており、シリコンブリッジ４２ａの正極側の電圧を測定して、規定の電圧値より低い電圧になったら主基板４１及び払出制御基板４５に停電検出信号を送るように構成されている。例えば、交流２４Ｖをシリコンブリッジ４２ａで整流した場合には、直流３４Ｖが検出されるので、例えば、電源監視回路４２ｃが検出する電圧が３０Ｖ以下に下がったら、電源監視回路４２ｃから主基板４１及び払出制御基板４５に停電検出信号が送られるように構成されている。主基板４１では、停電検出信号を受信したら、停電検出信号を受信している所定時間の間に大当たり状態や確率変動状態等の遊技機の状態や、賞球の払出個数の値を取得して未払出の個数をバックアップ用電源でバックアップされたＲＡＭ４１ｃの所定のエリアに待避する。また、払出制御基板４５でも、停電検出信号を受信したら、停電検出信号を受信している所定時間の間に賞球の払出個数の値を取得し未払出の個数をバックアップ用電源でバックアップされたＲＡＭ４５ｃに待避する。
【００４３】
次に、本実施例１のパチンコ機１の動作について、図７乃至図１０に示すフローチャートを参照して説明する。図７は、パチンコ機１のメインルーチン（主制御）を示すフローチャートである。図８は、電源基板４２で行われる電源監視処理を示すフローチャートであり、図９は、主基板４１及び払出制御基板４５で行われるデータ待避処理を示すフローチャートであり、図１０は主基板４１及び払出制御基板４５で、各々行われるデータ復帰処理のフローチャートである。
【００４４】
図７に示すフローチャートのメインルーチンは、一定間隔の時間（例えば、２ミリ秒、以下「２ｍｓ」という。）で、主基板４１上に設けられた図示外のリセット回路が発生するリセット信号に従って、主基板４１のＣＰＵ４１ａがスタートから順に処理を行い、スタートから終了までの処理を、２ｍｓ以内で行うようになっている。従って、２ｍｓ間隔でリセット信号が入力されるごとに、スタートから処理が繰り返し行われる。この図７に示すフローチャートの処理を行うプログラムはＲＯＭ４１ｂに記憶されている。なお、以下の記載においてフローチャートの「ステップ」を「Ｓ」と略記する。
【００４５】
まず、図７を参照してパチンコ機１のメインルーチンを説明する。まず、電源がＯＮされると、電源投入処理（Ｓ１）が実行される。電源投入処理（Ｓ１）は、遊技機が停電等で処理が終了したような場合は、前述のバックアップ用電源によりバックアップされたＲＡＭの記憶内容に基づいて処理を再開し、また、開店時に電源を投入する場合には、ＲＡＭをクリアして処理を開始するための処理である。
【００４６】
電源投入処理（Ｓ１）が終了すると、次にスタックポインタの指定アドレスをセットするためのスタックポインタセット処理を行う（Ｓ２）。次いで、ＲＡＭ４１ｃの記憶内容をチェックするＲＡＭチェックが行われる（Ｓ３）。このＲＡＭチェック（Ｓ３）は、電源投入時の初期設定処理（Ｓ４）が行われているか否かを判断するものであり、ＲＡＭ４１ｃの初期設定記憶エリアに電源投入時初期設定処理（Ｓ４）で書き込まれる所定の数値が書き込まれているか否かが判断される。
【００４７】
ＲＡＭ４１ｃの初期設定記憶エリアに所定の数値が書き込まれていない場合には（Ｓ３：ＮＯ）、電源投入時初期設定処理が行われる（Ｓ４）。また、電源投入時以外でも何らかの理由でＲＡＭ４１ｃの記憶が正常でない状態になった場合もこのＲＡＭチェック（Ｓ３）により正常でないと判断される。この処理では、ＲＡＭ４１ｃの各記憶エリアの記憶値を所定のデフォルト値にセットする。例えば、ループカウンタ記憶エリア（図示外）に記憶されている各ループカウンタの値を各々初期値（例えば、「０」）にセットし、初期設定記憶エリアに所定の数値を記憶させる。そして、図７の処理を一旦終了させる。
【００４８】
前記図示外のリセット回路が発生する次のリセット信号で、また、スタートから処理が行われる。まず、電源投入処理（Ｓ１）で、図示外の消去スイッチが押下されてなければ、ＲＡＭ４１ｃの記憶に基づいて処理されているので前述のようにここでは何も行われずスタックポインタセット処理（Ｓ２）に移行する。そしてＲＡＭチェック（Ｓ３）では、初期設定記憶エリアに所定の数値が書き込まれているので、ＲＡＭ４１ｃは正常と判断され（Ｓ３：ＹＥＳ）、次の液晶画面コマンド出力処理（Ｓ５）に移行する。この液晶画面コマンド出力処理（Ｓ５）では、主基板４１から図柄表示基板４４に液晶画面の表示を制御する信号が送られ、図柄表示基板４４ではこの制御信号を一旦ＲＡＭ４４ｃに記憶するとともに、この制御信号に基づいて指定された或いは抽選によって、ＲＯＭ４４ｂに記憶されたテーブルデータにより所定の図柄の情報を読み出し、図示しない駆動回路から特別図柄表示装置８に画像情報を送信する。
【００４９】
次いで、音コマンド出力処理（Ｓ６）に移行する。この音コマンド出力処理（Ｓ６）では、主基板４１から音基板４３にスピーカー６１で発声するパターンを指定する信号が送られ、音基板４３では、そのパタンに従った音声情報をＲＯＭ４３ｂから読み出し駆動回路を介してスピーカー６１から発声させる。次いで、ランプコマンド出力処理（Ｓ７）を行う。このランプコマンド出力処理（Ｓ７）では、パチンコ機１に設けられている各種のランプの点滅のパターンを指定する信号を主基板４１から電飾基板４６へ出力する。電飾基板４６では、このパターンの電飾制御の情報をＲＯＭ４６ｂから読み取って各種ランプに駆動信号を送出する。次いで、ポート出力処理を行う（Ｓ８）。このポート出力処理（Ｓ８）では、図示外の遊技場管理用コンピュータにパチンコ機１の大当たり情報、図柄確定情報等を外部接続端子２基板４０等を介して出力する。
【００５０】
次いで、スイッチ読込処理（Ｓ９）が行われる。このスイッチ読込処理（Ｓ９）は、図２に示す普通図柄始動ゲート１１，１２、特別図柄始動電動役物１５、大入賞口１６、入賞口１９，２０，３０，３１等への遊技球の入賞を検出するものである。
【００５１】
スイッチ読込処理（Ｓ９）が終了すると、次いで、ループカウンタ更新処理（Ｓ１０）を行う。このループカウンタ更新処理（Ｓ１０）では、ＲＡＭ４１ｃの図示外のループカウンタ記憶エリアに各々記憶されている普通図柄選択用ループカウンタ、大当たり判定用ループカウンタ、特別図柄作成カウンタ、リーチ判定カウンタ、リーチパターン決定カウンタの値を所定量だけ増加させる（インクリメントする）。なお、各ループカウンタに設定されている最大値を越える場合には、各ループカウンタの値は０クリアされ、「０」に戻るようにプログラムされている。
【００５２】
次に、パチンコ機１にエラーが発生しているか否かが判断され（Ｓ１１）、パチンコ機１にエラーが発生してる場合には（Ｓ１１：ＹＥＳ）、条件装置処理（Ｓ１２）、特別図柄処理（Ｓ１３）、普通図柄処理（Ｓ１４）を飛ばして処理を行い、特別図柄表示装置８にエラー表示等をさせる。エラーが発生していないときには（Ｓ１１：ＮＯ）、条件装置処理（Ｓ１２）に進む。
【００５３】
条件装置処理（Ｓ１２）では、大入賞口１６（図２参照）の開放、閉鎖、特別図柄表示装置８の液晶画面（図３参照）上への大当たりデモ表示処理等が行われる。一巡目の処理では、後述する特別図柄処理（Ｓ１３）での大当たり判定処理がまだ行われていないので、条件装置処理（Ｓ１２）では、何も行われず次の処理に進む。次いで、特別図柄処理（Ｓ１３）が行われる。この特別図柄処理（Ｓ１３）では、大当たり判定処理の処理を行う。
【００５４】
特別図柄処理（Ｓ１３）が終了すると、次に、普通図柄処理（Ｓ１４）が行われる。この普通図柄処理（Ｓ１４）では、普通図柄始動ゲート１１，１２への遊技球の通過により、図示外の普通図柄選択用ループカウンタのカウント値が、普通図柄乱数として、ＲＡＭ４１ｃの図示外の普通図柄乱数記憶エリアに記憶され、その普通図柄乱数に基づいて、普通図柄表示装置２４に図柄が確定表示される。
【００５５】
普通図柄処理（Ｓ１４）が終了すると、次に、賞球の払出を行う払出制御（Ｓ１５）が行われる。賞球の払出を行う場合には、主基板４１から信号線７８を介して払出制御基板４５に払出要請コマンドを送信する。払出制御基板４５は、ＲＡＭ４５ｃに払出要請コマンドを一旦記憶し、この払出要請コマンドに基づいて順次賞球の払出を行う。そして、枠ランプ制御（Ｓ１６）を経てメインルーチンの処理が終了する。なお、このメインルーチンの処理はサブルーチンの処理を含めて、２ｍｓ以内に終了する。そして２ｍｓ毎の前記図示外のリセット回路からのリセット信号により、ＣＰＵ４１ａは、図７に示すメインルーチンの処理を、スタートから繰り返し行う。
【００５６】
先の一巡目のメインルーチンの処理の特別図柄処理（Ｓ１３）で大当たり状態と判定されれば、ＲＡＭ４１ｃの図示外の大当たりフラグ記憶エリアに「１」が記憶され、大当たりフラグがＯＮし、次の二巡目の条件装置処理（Ｓ１２）では、大入賞口１６の開放、閉鎖の動作が所定回数（例えば、１５回又は１６回）行われる。
【００５７】
次に、図８乃至図１０を参照して、本実施の形態のパチンコ機１の電源基板４２の電源監視回路４２ｃで行われる電源監視処理及び主基板４１、払出制御基板４５で各々行われるデータ待避処理及びデータ復帰処理について説明する。
【００５８】
図８に示すように、交流２４Ｖをシリコンブリッジ４２ａで整流し、電解コンデンサ４２ｇで平滑された電圧を、図６に示す電源監視回路４２ｃは、常時、検出している（Ｓ２１）。交流２４Ｖを両波整流しているため、通常時は、直流３４Ｖが検出される。例えば、電圧の検出値が規定電圧である３０Ｖ未満（Ｓ２２：ＹＥＳ）となったなった場合には、停電検出信号を出力する（Ｓ２３）。停電又は遊技機の動作を不安定にする電圧降下を検出したことを電源監視回路４２ｃから信号線８５を介して、主基板４１のＣＰＵ４１ａ及び払出制御基板４５のＣＰＵ４５ａに知らせるためである。
【００５９】
次いで、電源監視回路４２ｃは、リレー４２ｅを駆動して、主基板４１、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６に供給されている直流電圧を遮断する（Ｓ２４）。なお、図６には、直流１２Ｖを遮断するリレー４２ｅが図示されているが、直流５Ｖ電源及び直流２４Ｖ電源も図示外のリレーにより遮断される（Ｓ２４）。このとき、電解コンデンサ４２ｈ，４２ｉに蓄積されている電荷は、抵抗器４２ｆにより放電される。その後、予め、タイマー回路４２ｄに設定されている一定時間が経過すると（Ｓ２５：ＹＥＳ）、リレー４２ｅが駆動されて、直流１２Ｖ電源の供給が再開する（Ｓ２６）。なお、直流５Ｖ及び直流２４Ｖも図示外のリレーにより電源の供給が再開する（Ｓ２６）。この予めタイマー回路４２ｄに設定されている一定時間は、記憶保持用の電源が供給されなくなった音基板４３のＲＡＭ４３ｃ、図柄表示基板４４のＲＡＭ４４ｃ、電飾基板４６のＲＡＭ４５ｃの記憶内容が完全に消去されるのに必要な所定時間に設定されている。
【００６０】
次に、図９を参照して、主基板４１及び払出制御基板４５で、各々行われるデータ待避処理について説明する。まず、主基板４１及び払出制御基板４５では、図５に示す信号線８５を介して、電源基板４２の電源監視回路４２ｃから停電検出信号を受信したか否かを判断し（Ｓ４１）、電源基板４２の電源監視回路４２ｃから停電検出信号を受信すると（Ｓ４１：ＹＥＳ）、データ待避処理を行う（Ｓ４２）。具体的には、主基板４１では、遊技機が大当たり状態か否かを示すフラグや、確率変動か否かを示すフラグをＲＡＭ４１ｃの所定の待避エリアに記憶する。また、所定時間（例えば、１００ｍｓ）以内に賞球払出確認スイッチ６５から賞球の払出個数の確認情報を取得して、未払出の個数をＲＡＭ４１ｃの所定の待避エリアに記憶する。ここで、ＲＡＭ４１ｃは、電源基板４２のバックアップ用電源から供給される直流５Ｖによりバックアップされているので、待避した記憶内容は、停電時や、電源基板４２の電源スイッチ８０が切られた時や、電圧が基準電圧よりも降下したときでも、保持される。
【００６１】
また、払出制御基板４５では、電源基板４２の電源監視回路４２ｃから停電検出信号を受信すると（Ｓ４１：ＹＥＳ）、所定時間（例えば、１００ｍｓ）以内に賞球払出確認スイッチ６５から賞球の払出個数の確認情報を取得して、未払出の個数を、ＲＡＭ４５ｃの所定の待避エリアに記憶する。ここで、ＲＡＭ４５ｃは、電源基板４２のバックアップ用電源から供給される直流５Ｖによりバックアップされているので、待避した記憶内容は、停電時や、電源基板４２の電源スイッチ８０が切られた時や、電圧が基準電圧よりも降下したときでも、保持される。
【００６２】
次に、図１０を参照して、主基板４１及び払出制御基板４５で、各々行われるデータ復帰処理について説明する。図１０は主基板４１及び払出制御基板４５で、各々行われるデータ復帰処理のフローチャートである。まず、主基板４１及び払出制御基板４５では、電源基板４２から供給される電圧が正常に復帰したか否かを判断する（Ｓ５１）。この判断は、各種の方法が可能であるが、例えば、図５に示す信号線８５を介して、電源基板４２の電源監視回路４２ｃから停電検出信号が供給されなくなったか否かで判断することもできる。また、主基板４１及び払出制御基板４５に、各々、電源基板４２から供給される電圧の検出回路を設けて、判断するようにしてもよい。電源基板４２から供給される電圧が正常に復帰した場合には（Ｓ５１：ＹＥＳ）、データの復帰処理を行う（Ｓ５２）。具体的には、主基板４１及び払出制御基板４５では、ＲＡＭ４１ｃ及びＲＡＭ４５ｃの待避エリアに記憶したデータを必要に応じてワークエリア等に読み出して、処理を行う（Ｓ５２）。
【００６３】
次に、上記のパチンコ機１の電源監視処理の一例について、図１１に示すタイミングチャートに基づいて説明する。図１１に示すタイミングチャートは、電源監視回路４２ｃが検出した検出電圧と、電源監視回路４２ｃから主基板４１及び払出制御基板４５へ出力する停電検出信号と、電源監視回路４２ｃから主基板４１及び払出制御基板４５へ出力するリセット信号との関係を示すタイミングチャートである。ｔ１のタイミングおいて、検出電圧が基準電圧以上となると、停電検出信号はＨＩ（ＯＮ）状態となり、検出電圧が基準電圧以上の間は、停電検出信号はＨＩ（ＯＮ）状態を維持する。なお、リセット信号は、ｔ１タイミングからリセット遅延時間Ｔｃ（例えば、１ｍｓ）遅延してＨＩ（ＯＮ）状態となる。
【００６４】
ｔ２タイミングにおいて、検出電圧が基準電圧未満となると、停電検出信号はＬＯＷ（ＯＦＦ）状態となる。この停電検出信号がＬＯＷ（ＯＦＦ）となった状態が、図８に示すフローチャートのＳ２３の処理の停電検出信号出力に相当する。主基板４１及び払出制御基板４５では、停電検出信号がＬＯＷ（ＯＦＦ）となった状態のとき、停電状態と判断する。バックアップ用電源以外の各基板へ供給される直流電源は、ｔ２タイミングからｔα時間だけ遮断される。このｔα時間が、記憶保持用の電源が供給されなくなった音基板４３のＲＡＭ４３ｃ、図柄表示基板４４のＲＡＭ４４ｃ、電飾基板４６のＲＡＭ４５ｃの記憶内容が完全に消去されるのに必要な時間である。なお、リセット信号は、ｔ２タイミングから払出個数確認有効時間Ｔｂ（例えば、１００ｍｓ）経過後に。ＬＯＷ（ＯＦＦ）状態となる。
【００６５】
ｔ２タイミングから予め定められている停電検出信号の最小停電時間Ｔａ（例えば、１１１ｍｓ）内に、検出電圧が基準電圧以上となると、ｔ２タイミングから停電検出信号の最小停電時間Ｔａ経過後のｔ３タイミングに停電検出信号はＨＩ（ＯＮ）状態となる。従って、停電検出信号の停電時間Ａは、Ｔａ時間となる。停電検出信号がＨＩ（ＯＮ）状態は、電圧が正常であることを示している。従って、主基板４１及び払出制御基板４５は、停電検出信号のＨＩ（ＯＮ）を受信すると、電圧が正常に戻ったと判断することができる。検出電圧が基準電圧以上の間は、停電検出信号はＨＩ（ＯＮ）状態を維持する。なお、リセット信号は、ｔ３タイミングからリセット遅延時間Ｔｃ（例えば、１ｍｓ）遅延してＨＩ（ＯＮ）状態となる。
【００６６】
次いで、ｔ４タイミングにおいて、検出電圧が基準電圧未満となると、停電検出信号はＬＯＷ（ＯＦＦ）状態となる。この停電検出信号がＬＯＷ（ＯＦＦ）となった状態が、図８に示すフローチャートのＳ２３の処理の停電検出信号出力に相当する。バックアップ用電源以外の各基板へ供給される直流電源は、ｔ４タイミングからｔβ時間だけ遮断される。このｔβ時間が前記ｔα時間より長いのは、停電時間Ｂが、停電検出信号の最小停電時間Ｔａ（例えば、１１１ｍｓ）より長いからであり、停電検出信号の停電時間Ｂは、Ｔβ時間となる。バックアップ用電源以外の各基板へ供給される直流電源は、ｔ４タイミングからｔβ時間だけ遮断される。なお、リセット信号は、ｔ４タイミングから払出個数確認有効時間Ｔｂ（例えば、１００ｍｓ）経過後に。ＬＯＷ（ＯＦＦ）状態となる。
【００６７】
ｔ５タイミングで検出電圧が基準電圧以上となると、停電検出信号はＨＩ（ＯＮ）状態となる。この停電検出信号がＨＩ（ＯＮ）状態は、電圧が正常であることを示している。従って、主基板４１及び払出制御基板４５は、停電検出信号のＨＩ（ＯＮ）を受信すると、電圧が正常に戻ったと判断することができる。検出電圧が基準電圧以上の間は、停電検出信号はＨＩ（ＯＮ）状態を維持する。なお、リセット信号は、ｔ５タイミングからリセット遅延時間Ｔｃ（例えば、１ｍｓ）遅延してＨＩ（ＯＮ）状態となる。
【００６８】
以上説明したように、本実施の形態のパチンコ機１においては、停電等で電源の供給が瞬間的に絶たれた場合において、遊技機の状態や賞球の払出個数等をＲＡＭに記憶して保持しておく必要のある主基板４１及び払出制御基板４５には、電源基板４２からバックアップ用電源が供給されたＲＡＭ４１ｃ及びＲＡＭ４５ｃにデータ待避処理を行い、電源の復旧と共に待避したデータに基づいて正常動作を再開することができる。また、停電等で電源の供給が瞬間的に絶たれた場合に、音基板４３、図柄表示基板４４、電飾基板４６へは、直流電源の供給を遮断して、ＲＡＭ４３ｃ、ＲＡＭ４４ｃ、ＲＡＭ４５ｃの記憶内容が消去され、初期状態に戻るのに必要な時間だけ経過した後に、直流電源の供給を再開して、復旧するため、音声のみが鳴動したり、電飾のみ点灯したりすることなく、同時に復旧して正常動作に復帰することが可能となる。
【００６９】
なお、上記の実施の形態では、主基板４１及び払出制御基板４５でｍデータの待避は、バックアップ用電源が供給されたＲＡＭ４１ｃ及びＲＡＭ４５ｃに行ったが、フラッシュメモリ等の不揮発メモリを各々基板に設けて、その不揮発メモリにデータの待避を行うようにしても良い。
【００７０】
上記の実施の形態では、遊技機の一例としてパチンコ機で説明したが、本発明はパチンコ機に限られず、パチスロ機、パチコン機等に用いることができることは言うまでもない。また、パチンコ機では、確率変動機能を有するものだけでなく、時間短縮機能を有する所謂現金機等に用いることができることは言うまでもない。また、パチンコ機では、第１種、第２種、第３種の何れにも用いることができる。さらに、本発明は、当業者により種々変更し改良して実施可能なことは容易に推測できるものである。また、電源監視回路４２ｃの電圧の測定個所は、上記の実施の形態に限られず、他の位置に変更してもよい。
【００７１】
【発明の効果】
以上説明したように請求項１に係る発明の遊技機では、電源基板に設けられた電源監視手段は、供給する電源が全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、バックアップ用電源は、停電の場合に、主制御基板及び払出制御基板に各々設けられたＲＡＭに記憶内容保持用のバックアップ電源を供給し、前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるＲＡＭへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、さらに、前記電源基板は、供給する電源が前記規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御ＲＡＭの記憶内容が完全に消去されるのに要する時間である。従って、各制御基板への電源の供給が瞬間的に断たれた場合に、主制御基板及び払出制御基板以外の基板では、制御ＲＡＭの記憶内容が完全に消去されるので、音声のみが鳴動したり、電飾のみが点灯したりすることがなく同時に復旧して正常動作に復帰することができる遊技機が実現できる。さらに、本発明では、主制御基板及び払出制御基板以外の基板の初期化を電源を遮断することにより行うので、リセット信号を伝達する信号線を主制御基板及び払出制御基板以外の基板には、配線する必要が無くなり、当該信号線からノイズが主制御基板及び払出制御基板以外の基板に進入することを防止することができる。
【００７２】
【００７３】
【図面の簡単な説明】
【図１】 パチンコ機１の正面図である。
【図２】 パチンコ機１の遊技盤２の正面図である。
【図３】 特別図柄表示装置８の正面図である。
【図４】 パチンコ機１の電気的回路構成を示すブロック図である
【図５】 パチンコ機１における主基板４１、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６間の電源電流の供給と、信号の流れを説明する図である。
【図６】 図６は、電源基板４２の構造の詳細図である。
【図７】 パチンコ機１のメインルーチンを示すフローチャートである。
【図８】 図８は、電源基板４２で行われる電源監視処理を示すフローチャートである。
【図９】 図９は、主基板４１及び払出制御基板４５で行われるデータ待避処理を示すフローチャートである。
【図１０】 図１０は主基板４１及び払出制御基板４５で、各々行われるデータ復帰処理のフローチャートである。
【図１１】 図１１に示すタイミングチャートは、電源監視回路４２ｃが検出した検出電圧と、電源監視回路４２ｃから主基板４１及び払出制御基板４５へ出力する停電検出信号と、電源監視回路４２ｃから主基板４１及び払出制御基板４５へ出力するリセット信号との関係を示すタイミングチャートである。
【符号の説明】
１ パチンコ機
２ 遊技盤
４ 遊技領域
８ 特別図柄表示装置
４１ 主基板
４２ 電源基板
４２ａ シリコンブリッジ
４２ｂ 定電圧回路
４２ｃ 電源監視回路
４２ｄ タイマー回路
４２ｅ リレー
４２ｇ 電解コンデンサ
４２ｈ，４２ｉ 電解コンデンサ
４２ｆ 抵抗器
４３ 音基板
４４ 図柄表示基板
４５ 払出制御基板
４６ 電飾基板
Claims (1)
- 遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板と、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記全ての基板に電源を供給する電源基板とを有する遊技機において、
前記電源基板に電源監視手段及びバックアップ用電源を設け、当該電源監視手段は、供給する電源が前記全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、前記主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、前記バックアップ用電源は、停電の場合に、前記主制御基板及び払出制御基板に各々設けられたＲＡＭに記憶内容保持用のバックアップ電源を供給し、
前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるＲＡＭへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、
さらに、前記電源基板は、供給する電源が前記規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御ＲＡＭの記憶内容が完全に消去されるのに要する時間であることを特徴とする遊技機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148973A JP4565148B2 (ja) | 2000-05-19 | 2000-05-19 | 遊技機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148973A JP4565148B2 (ja) | 2000-05-19 | 2000-05-19 | 遊技機 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001327665A JP2001327665A (ja) | 2001-11-27 |
| JP2001327665A5 JP2001327665A5 (ja) | 2007-07-05 |
| JP4565148B2 true JP4565148B2 (ja) | 2010-10-20 |
Family
ID=18654903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000148973A Expired - Fee Related JP4565148B2 (ja) | 2000-05-19 | 2000-05-19 | 遊技機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4565148B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003159465A (ja) * | 2001-11-28 | 2003-06-03 | Aruze Corp | 遊技関連機器鍵ユニット、遊技関連機器及び遊技場監視システム |
| JP2003159466A (ja) * | 2001-11-28 | 2003-06-03 | Aruze Corp | 遊技関連機器監視装置、遊技関連機器及び遊技場監視システム |
| JP2008100109A (ja) * | 2008-01-15 | 2008-05-01 | Olympia:Kk | 遊技機及び遊技機における電子回路のリセット方法並びにプログラム |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972928A (ja) * | 1982-10-20 | 1984-04-25 | 沖電気工業株式会社 | 電源回路 |
| JPH04271421A (ja) * | 1990-07-16 | 1992-09-28 | Internatl Business Mach Corp <Ibm> | ロックアウト防止回路 |
| JPH11299968A (ja) * | 1998-04-22 | 1999-11-02 | Sansei | パチンコ機 |
| JP2000061046A (ja) * | 1998-08-21 | 2000-02-29 | Toyomaru Sangyo Kk | 遊技機 |
| JP2001246056A (ja) * | 2000-03-07 | 2001-09-11 | Okumura Yu-Ki Co Ltd | パチンコ機 |
| JP2001246127A (ja) * | 2000-03-07 | 2001-09-11 | Fuji Shoji:Kk | 遊技機 |
| JP2001276390A (ja) * | 2000-03-28 | 2001-10-09 | Fuji Shoji:Kk | 遊技機 |
| JP2001286614A (ja) * | 2000-04-06 | 2001-10-16 | Takao:Kk | 遊技機 |
-
2000
- 2000-05-19 JP JP2000148973A patent/JP4565148B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5972928A (ja) * | 1982-10-20 | 1984-04-25 | 沖電気工業株式会社 | 電源回路 |
| JPH04271421A (ja) * | 1990-07-16 | 1992-09-28 | Internatl Business Mach Corp <Ibm> | ロックアウト防止回路 |
| JPH11299968A (ja) * | 1998-04-22 | 1999-11-02 | Sansei | パチンコ機 |
| JP2000061046A (ja) * | 1998-08-21 | 2000-02-29 | Toyomaru Sangyo Kk | 遊技機 |
| JP2001246056A (ja) * | 2000-03-07 | 2001-09-11 | Okumura Yu-Ki Co Ltd | パチンコ機 |
| JP2001246127A (ja) * | 2000-03-07 | 2001-09-11 | Fuji Shoji:Kk | 遊技機 |
| JP2001276390A (ja) * | 2000-03-28 | 2001-10-09 | Fuji Shoji:Kk | 遊技機 |
| JP2001286614A (ja) * | 2000-04-06 | 2001-10-16 | Takao:Kk | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001327665A (ja) | 2001-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040192445A1 (en) | Gaming machine | |
| JP3959586B2 (ja) | 遊技機 | |
| JP2005081024A (ja) | 遊技機 | |
| JP2011115452A (ja) | 遊技機 | |
| JP2001204948A (ja) | 遊技機 | |
| JP5033972B2 (ja) | パチンコ機 | |
| JP4587228B2 (ja) | 弾球遊技機 | |
| JP5095172B2 (ja) | パチンコ遊技機 | |
| JP4565148B2 (ja) | 遊技機 | |
| JP4037025B2 (ja) | 遊技機 | |
| JP2003250987A (ja) | 遊技機 | |
| JP4632375B2 (ja) | 遊技機 | |
| JP2003033545A (ja) | 遊技機 | |
| JP5555951B2 (ja) | 遊技機 | |
| JP2008188041A (ja) | 遊技機 | |
| JP3938495B2 (ja) | 遊技機 | |
| JP2004008680A (ja) | 遊技機 | |
| JP2002065965A (ja) | 遊技機 | |
| JP2002301243A (ja) | 遊技機 | |
| JP4085145B2 (ja) | 遊技機 | |
| JP2001212336A (ja) | 遊技機 | |
| JP2007061349A (ja) | 遊技機 | |
| CN100542640C (zh) | 游戏机 | |
| JP2008188042A (ja) | 遊技機 | |
| JPH0975532A (ja) | 遊技機用管理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100707 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4565148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |