JP4565148B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP4565148B2 JP4565148B2 JP2000148973A JP2000148973A JP4565148B2 JP 4565148 B2 JP4565148 B2 JP 4565148B2 JP 2000148973 A JP2000148973 A JP 2000148973A JP 2000148973 A JP2000148973 A JP 2000148973A JP 4565148 B2 JP4565148 B2 JP 4565148B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- power supply
- control board
- power
- payout control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の属する技術分野】
本発明は遊技機に関するものであり、詳細には、主制御基板や払出制御基板等の各基板に電源を供給する電源基板に電源監視手段を設け、電源監視手段が正常電圧値をはずれたことを検知すると、主制御基板及び払出制御基板には、所定時間の停電検出信号を出力して、遊技機の状態及び/または払出に関するデータ等の待避を行い、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータ等を基に制御を再開する遊技機に関する。
【0002】
【従来の技術】
従来、パチンコ機等の遊技機においては、遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板とを、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記各々の基板に電源を供給する電源基板とを備えたものが知られている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記の各制御基板を分けた遊技機においては、予測不可能な事態、例えば、瞬間的な停電が原因となって、電源基板から各制御基板への給電が瞬間的に断たれた場合、その後すぐに給電が再開されると、基板によって初期状態になっていたり、瞬間的な停電前の遊技機の状態を保持していて、そこから動作を再開したりすることが往々にして発生していた。この場合には、例えば、音声のみが正常に鳴動していながら、電飾ランプが一切点灯していない状態が発生したりして、遊技店と遊技者におけるトラブルの原因を生じるという問題点があった。
【0004】
本発明は、上記課題を解決するためになされたものであり、電源の供給が瞬間的に断たれた場合に、その直前の状態を保持(バックアップ)する必要がある主制御基板や払出制御基板は、電源の復旧と共に正常動作を再開し、その他の基板に関しては各々の基板が初期状態に戻るのに必要な時間だけ経過した後に復旧して、音声のみが鳴動したり、電飾のみが点灯したりすることがなく、正常動作に復帰することができる遊技機を実現する。
【0005】
【課題を解決するための手段】
上記課題を解決するために、請求項1に係る発明の遊技機は、遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板と、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記全ての基板に電源を供給する電源基板とを有する遊技機において、前記電源基板に電源監視手段及びバックアップ用電源を設け、当該電源監視手段は、供給する電源が前記全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、前記主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、前記バックアップ用電源は、停電の場合に、前記主制御基板及び払出制御基板に各々設けられたRAMに記憶内容保持用のバックアップ電源を供給し、前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるRAMへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、さらに、前記電源基板は、供給する電源が前記規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御RAMの記憶内容が完全に消去されるのに要する時間であることを特徴とする構成となっている。
【0006】
この構成を有する遊技機では、遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板と、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記全ての基板に電源を供給する電源基板とを有する遊技機において、前記電源基板に設けられた電源監視手段は、供給する電源が前記全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、バックアップ用電源は、停電の場合でも、主制御基板及び払出制御基板に各々設けられたRAMに記憶内容保持用のバックアップ電源を供給し、前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるRAMへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、さらに、前記電源基板は、供給する電源が規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御RAMの記憶内容が完全に消去されるのに要する時間である。
【0007】
【0008】
【0009】
【0010】
従って、各制御基板への電源の供給が瞬間的に断たれた場合に、主制御基板及び払出制御基板以外の基板では、制御RAMの記憶内容が完全に消去されるので、各々の基板が初期状態に戻るのに必要な時間だけ経過した後に復旧して、音声のみが鳴動したり、電飾のみが点灯したりすることがなく同時に復旧して正常動作に復帰することができる遊技機が実現できる。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を、実施例により図面を参照して説明する。
【0012】
本発明の一実施の形態である実施例1のパチンコ機1について、図面を参照して説明する。まず、パチンコ機1の機械的構成について説明する。図1はパチンコ機1の正面図である。図1に示すように、パチンコ機1の正面の上半分の部分には、略正方形の遊技盤2が設けられ、遊技盤2には、ガイドレール3で囲まれた略円形の遊技領域4が設けられている。パチンコ機1の遊技盤2の下方部には、図示外の発射機に遊技球を供給し、また、賞品球を受ける上皿5が設けられ、上皿5の直下には、上皿5から溢れた賞品球を受ける下皿6が設けられ、下皿6の右横には、発射ハンドル7が設けられている。
【0013】
次に、遊技盤2の機械的構成について図2を参照して説明する。図2はパチンコ機1の遊技盤2の正面図である。遊技盤2には、ガイドレール3で囲まれた略円形の遊技領域4が設けられており、遊技領域4の略中央には、液晶画面を備えた特別図柄表示装置8が設けられている。また、特別図柄表示装置8の右上方には電飾風車9が設けられ、左上方にも電飾風車10が設けられている。さらに、特別図柄表示装置8の右側には普通図柄始動ゲート11が設けられ、左側にも普通図柄始動ゲート12が設けられている。
【0014】
また、特別図柄表示装置8の直下には、特別図柄始動電動役物15が設けられており、その特別図柄始動電動役物15の下方には、大入賞口16が設けられており、大入賞口16の左右には入賞口30及び入賞口31が設けられている。
【0015】
さらに、普通図柄始動ゲート11の下方には、入賞口19が設けられ、普通図柄始動ゲート12の下方には、入賞口20が設けられている。さらに、特別図柄表示装置8の下部には遊技球を暫時載置可能なステージ21が水平に設けられる。特別図柄表示装置8の右肩には遊技球通過口22が設けられ、特別図柄表示装置8の左肩にも遊技球通過口23が設けられている。これらの遊技球通過口22,23を通過した遊技球が特別図柄表示装置8の内部(ワープゾーン)を通ってステージ21に現出するようになっている。ステージ21に現出した遊技球は、ステージ21の直下に設けられている特別図柄始動電動役物15に向かって落下するようになっている。
【0016】
また、特別図柄表示装置8の上方には、普通図柄表示装置24が設けられており、一桁の数字や一文字のアルファベット等の図柄を表示できるようになっている。さらに、普通図柄表示装置24の左右には各々2個ずつのLEDからなる特別図柄始動保留部25が設けられており、特別図柄始動電動役物15に入賞したいわゆる保留球の数を表示することができる。また、特別図柄表示装置8と普通図柄表示装置24との間には、4個のLEDからなる普通図柄始動保留部26が設けられており、この普通図柄始動保留部26は、普通図柄始動ゲート11,12を通過した遊技球のいわゆる保留球数を表示することができる。なお、遊技盤2には、上記以外に、アウト口、種々の電飾ランプ、風車及び多数の障害釘等が所定位置に配設されている。
【0017】
次に、特別図柄表示装置8の構造及び表示画面を図3を参照して説明する。図3は、特別図柄表示装置8の正面図である。図3に示すように、特別図柄表示装置8の液晶画面には、第1停止図柄L1、第2停止図柄L2、第3停止図柄L3の3つの特別図柄を横方向に並べて区分表示可能になっている。なお、特別図柄表示装置8は、上記の第1停止図柄L1、第2停止図柄L2、第3停止図柄L3の表示以外に、動画やメッセージ等も表示できるようになっている。なお、特別図柄の表示は横方向に並べて表示するだけでなく、縦方向或いは斜め方向に並べて表示するようにしてもよい。特別図柄表示装置8は、液晶表示装置を用いるだけでなく、CRT、LED、プラズマディスプレイ等の各種の表示装置を用いることが出来ることは言うまでもない。また、特別図柄表示装置8は、裏面に図柄制御基板44(図4参照)を備えている。
【0018】
上記の第1停止図柄L1、第2停止図柄L2、第3停止図柄L3に各々表示さ
れる図柄の一例としては、麻雀牌を模した「一萬」、「二萬」、「三萬」、「四萬」、「五萬」、「六萬」、「七萬」、「八萬」、「九萬」、「白色無地(以下「白」という。)」、「發」、「中」の12種類があり、特別図柄始動電動役物15に遊技球が入賞して、第1停止図柄L1、第2停止図柄L2、第3停止図柄L3の3つの図柄が特定の同じ数字や文字あるいは図柄等で揃った場合(例えば、図3に示す「七萬」が3つ揃った場合)や、特定の数字や文字あるいは図柄の組み合わせ等で揃った場合には、大当たりとされる。
【0019】
また、前記12図柄の内、「三萬」、「五萬」、「七萬」、「白」、「發」、「中」を確率変動図柄(特定大当たり図柄)とし、これらの内の何れかの図柄が第1停止図柄L1、第2停止図柄L2、第3停止図柄L3に同じ図柄で揃った場合には、確率変動突入とし、次の大当たりを引く確率を高くするように変更する。大当たりの確率は、一例としては、通常状態では、317.6分の1であり、確率変動状態では、68.1分の1であるが、必ずしもこの値に限られるものではない。なお、「一萬」、「二萬」、「四萬」、「六萬」、「八萬」、「九萬」を非確率変動図柄(非特定大当たり図柄又は通常図柄)とする。
【0020】
次に、本実施の形態のパチンコ機1の電気的回路構成について図4を参照して説明する。図4は、パチンコ機1の電気的回路構成を示すブロック図である。パチンコ機1の制御部は、主基板41、電源基板42、音基板43、図柄表示基板44、払出制御基板45、電飾基板46、発射基板47から構成され、主基板41には、電源基板42、音基板43、図柄表示基板44、払出制御基板45、電飾基板46、発射基板47が各々接続されている。
【0021】
図4に示すように、主基板41には、前記入賞口19、20、30,31(図2参照)に各々設けられている入賞口スイッチ32と、特別図柄始動電動役物15への遊技球の入賞を検出する始動口スイッチ33と、普通図柄始動ゲート11,12(図2参照)への遊技球の通過を検出するゲートスイッチ34と、大入賞口16への遊技球の入賞球数を検出するカウントスイッチ35と、大入賞口16内に設けられたVゾーン(図示外)への遊技球の入賞を検出するVスイッチ36と、特別図柄始動電動役物15(図2参照)の開閉部材の開閉を行う特別図柄始動電動役物ソレノイド37と、大入賞口16(図2参照)の開閉を行う大入賞口ソレノイド38と、誘導装置ソレノイド39と、外部装置へ遊技機の大当たり情報を出力する外部接続端子2基板40と、7セグメントLEDから構成され普通図柄を表示する普通図柄基板60とが接続されている。
【0022】
なお外部接続端子2基板40には、大当たり1情報端子と、大当たり2情報端子と、図柄確定情報端子とが設けられ、外部の装置に大当たりの情報や特別図柄表示装置8に確定表示される図柄の情報が出力可能となっている。また、図柄表示基板44には、特別図柄表示装置8が接続され、音基板43にはスピーカー61が接続され、電飾基板46には、電飾ランプ関係基板62が接続され、電飾ランプ関係基板62には、遊技盤2の表面に設けられている各電飾ランプが接続されている。
【0023】
さらに、主基板41には、下皿6に遊技球が満杯になったことを検出する下皿満杯感知スイッチ63と、図示外の賞球通路の球切れを感知する賞球通路球切れ感知スイッチ64と、図示外の賞球装置からの賞球払出の個数を確認する賞球払出確認スイッチ65とが接続されている。なお、賞球払出確認スイッチ65は、払出制御基板45にも接続されている。
【0024】
また、払出制御基板45には、球貸し通路の球切れを感知する球貸し通路球切れ感知スイッチ66と、図示外の球貸し装置からの球貸し払出の球数を確認する球貸し払出確認スイッチ67と、図示外の賞球装置を駆動する賞球払出ソレノイド68と、図示外の球貸し装置を駆動する球貸し払出ソレノイド69と、パチンコ機1の背面上部に設けられた賞球を貯留する賞球タンクから賞球装置及びを球貸し装置へ遊技球を案内するタンクレール(図示外)に設けられ、タンクレールに振動を与えてタンクレールでの遊技球の詰まりを防止するタンクレール振動モーター70と、プリペイドカードから貸出しデータを読込むプリペイドカードユニット71と、外部接続端子1基板72とが接続されている。外部接続端子1基板72には、賞球払出個数情報端子と球貸し払出個数情報端子とが設けられ、外部装置に賞球払出個数情報と球貸し払出個数情報とを出力可能になっている。
【0025】
さらに、発射基板47には、発射ハンドル7に内蔵されている発射球飛び強弱調整ボリューム73と、発射装置停止スイッチ74と、タッチセンサー75と、発射モーター76とが接続されている。
【0026】
次に、電源基板42について説明する。電源基板42には、AC24Vが電源スイッチ80を介して入力され、内部の整流回路、平滑回路及び定電圧回路により、直流5Vと、直流12Vと、直流24Vとが出力可能となっている。また、電源基板42からは、リセット信号と、各基板に設けられている揮発メモリから構成されたRAMに記憶内容を保持するために直流5Vを供給するバックアップ用電源と、停電検出信号と、交流24Vも出力可能になっている。さらに、電源基板42では、直流12Vの出力は、DC+12VA、DC+12VBの2回路用意されており、DC+12VAは主基板41及び払出制御基板45に接続され、DC+12VBは主基板41、払出制御基板45、特別図柄表示装置8、音基板43及び電飾基板46に接続されている。また、電源基板42からは、交流24Vが、払出制御基板45に入力されており、さらに、バックアップ用電源は、主基板41、払出制御基板45に接続されている。
【0027】
また、直流24Vの出力は、主基板41と、払出制御基板45と、発射基板47に接続されている。また、直流5Vの出力は、主基板41及び払出制御基板45に接続されている。なお、払出制御基板45から発射基板47へは、信号線77により発射装置停止信号が入力されるようになっている。
【0028】
さらに、電源基板42からは、RAMクリア信号が主基板41と払出制御基板45とに入力されるように構成され、電源基板42には、図示外の消去スイッチが配置され、この消去スイッチが操作されると、主基板41と払出制御基板45とにRAMクリア信号が出力されるように構成されている。
【0029】
次に、図5を参照して、本実施の形態の主基板41、電源基板42、音基板43、図柄表示基板44、払出制御基板45、電飾基板46と、これらの間の電源電流の供給と信号の流れを詳細に説明する。まず、主基板41には、CPU41a、ROM41b、RAM41c等が設けられており、ROM41bには、CPU41aにより実行されるパチンコ機1の全体を制御するメイン制御のプログラムや初期値のデータ等が記憶されている。また、RAM41cには、遊技機が大当たり状態か否か、確率変動状態か否か等の遊技機の状態を示す各種フラグやカウンタ値等のデータが記憶されている。また、RAM41cは、各種のデータ等を記憶する揮発メモリであり、例えば省電力であるC−MOSのスタティックス形RAMにより構成され電源基板42のバックアップ用電源により、主基板41への電源基板42からの電源供給断時にもその記憶内容が長時間保持されるようになっている。
【0030】
音基板43には、CPU43a、ROM43b、RAM43c等が設けられ、バスライン43eにより相互に接続されており、ROM43bには音声データ等が記憶され、CPU43aにより実行される各種のプログラム及び初期値のデータ等が記憶されている。また、RAM43cは、各種のデータ等を記憶する揮発メモリである。
【0031】
図柄表示基板44には、CPU44a、ROM44b、RAM44c等が設けられ、バスライン44eにより相互に接続されており、ROM44bには、特別図柄表示装置8に表示される各種の表示データやCPU44aにより実行される各種のプログラム及び初期値のデータ等が記憶されている。また、RAM44cは、各種のデータ等を記憶する揮発メモリである。なお、図柄表示基板44は近年の画像の高精細化、高速化に伴いCPUを複数備えたような構成とすることができる。
【0032】
払出制御基板45には、CPU45a、ROM45b、RAM45c等が設けられ、バスライン45eにより相互に接続されており、ROM45bには、CPU45aにより実行される各種のプログラム及び初期値のデータ等が記憶されている。また、RAM45cは、各種のデータ、例えば入賞した入賞球の数や払い出すべき賞球の数等を記憶する揮発メモリであり、電源基板42のバックアップ用電源により、払出制御基板45への電源基板42からの通常の電源供給が切断された場合にもその記憶内容が保持されるようになっている。
【0033】
電飾基板46には、CPU46a、ROM46b、RAM46c等が設けられ、バスライン46eにより相互に接続されて設けられており、ROM46bには、CPU46aにより実行される各種電飾パターンなどのプログラム及び初期値のデータ等が記憶されている。また、RAM46cは、各種のデータ、例えば大当たり時の制御すべき電飾パターン等を一時的に記憶する揮発メモリである。
【0034】
電源基板42に設けられている図示外のバックアップ用電源は、ニッケル水素電池、ニッケルカドミュウム電池、リチウム電池などの2次電池や大容量の電解コンデンサ等で構成されており、交流24Vが電源基板42に印加されているときにバックアップ用電源である2次電池又は電解コンデンサ等が充電されるように構成されている。そして、電源基板42への電源の供給が停止されたときには、2次電池又は電解コンデンサ等に充電された電流を、主基板41のRAM41c及び払出制御基板45のRAM45cに記憶保持のための電源として供給することができるようになっている。さらに、電源基板42の交流24Vの入力側には電源スイッチ80が設けられ、電源基板42への交流24Vの供給及び供給の停止が可能になっている。
【0035】
また、本実施の形態の主基板41では、CPU41a、ROM41b、RAM41cが、1チップにモジュール化された64ピンのマイコンとして形成されており、このマイコンでは、バックアップ用の電源端子である図示外のVBB端子を備える。このVBB端子にはバックアップ用電源からのバックアップ用の5Vの電圧が印加される。
【0036】
さらに、主基板41のI/Oインタフェース41dと音基板43のI/Oインタフェース43dとは、信号線81aにより接続され、主基板41のI/Oインタフェース41dと図柄表示基板44のI/Oインタフェース44dとは、信号線81bにより接続され、主基板41のI/Oインタフェース41dと払出制御基板45のI/Oインタフェース45dとは、信号線81cにより接続され、主基板41のI/Oインタフェース41dと電飾基板46のI/Oインタフェース46dとは、信号線81dにより接続されている。
【0037】
また、電源基板42から供給される5V、12V及び24VのDC電源は、電源供給線87により、主基板41、音基板43、図柄表示基板44、払出制御基板45、電飾基板46に接続されている。図5では、図面の簡略化のために、5V、12V及び24VのDC電源の供給線を電源供給線87一本で代表して示しているが、具体的には、図4に示すように各電圧毎に個別に接続されている。
【0038】
また、電源基板42から出力されるリセット信号は、信号線83により主基板41と払出制御基板41とに入力されている。電源基板42から主基板41及び払出制御基板41とにリセット信号が出力されると、主基板41及び払出制御基板41は各々初期化されて、ROMに記憶されたプログラムに従って、最初から動作を繰り返す。
【0039】
また、電源基板42から供給されるバックアップ用電源は、電源供給線84を介して、主基板41及び払出制御基板45に供給されており、電源基板42の電源スイッチ80が切られた場合や停電の場合でも、主基板41のRAM41cと払出制御基板45のRAM45cに各々メモリ保持用にDC+5Vを供給する。また、電源基板42から出力される停電検出信号は、信号線85を介して、主基板41及び払出制御基板45に入力されており、図6に示す電源監視回路42cがAC24Vを整流及び平滑した電圧の基準電圧未満への電圧降下を検出すると、停電検出信号を信号線85を介して、主基板41及び払出制御基板45に出力する。この停電検出信号を主基板41及び払出制御基板45が受信すると、各々、遊技機の状態及び/又は賞球の払出に関するデータ等(ソフトウエア上のもの)の待避処理を行う。
【0040】
また、電源基板42から出力されるRAMクリア信号は、信号線86を介して、主基板41及び払出制御基板45に入力されており、図示外の消去スイッチが操作されると、電源基板42からRAMクリア信号が主基板41及び払出制御基板45に出力され、バックアップ用電源でバックアップされた主基板41のRAM41cの記憶内容と払出制御基板45のRAM45cの記憶内容がクリアされる。
【0041】
次に、図6を参照して、電源基板42の構造の詳細を説明する。図6は、電源基板42の構造の詳細図である。図6に示すように、電源基板42には、外部から入力される交流24Vを整流するシリコンブリッジ42aが設けられ、シリコンブリッジ42aの正極側の出力端子には、平滑用の電解コンデンサ42gと、定電圧レギュレータICから構成された定電圧回路42bと、電源監視回路42cとが接続されている。また、電源監視回路42cには、タイマーICから構成されたタイマー回路42dが接続され、定電圧回路42bには、電源監視回路42c及びタイマー回路42dにより制御されるリレー42eが接続され、ている。また、リレー42eには、電圧安定用の電解コンデンサ42h,42iが接続され、また、リレー42eが断となったときに、電解コンデンサ42h,42iに蓄電されている電荷を放電するための抵抗器42fが設けられている。図6に示す例では、定電圧回路42bは、12V用の定電圧レギュレータICを用いているので、直流12Vを出力する回路であるが、定電圧回路42bに24V用の定電圧レギュレータICを用いている直流24V出力回路、定電圧回路42bに5V用の定電圧レギュレータICを用いている直流5V出力回路も特に図示しないが、上記同様の構成で設けられている。
【0042】
また、電源監視回路42cは、図示外のCPU、ROM、RAM、A/Dコンバータ等から構成されており、シリコンブリッジ42aの正極側の電圧を測定して、規定の電圧値より低い電圧になったら主基板41及び払出制御基板45に停電検出信号を送るように構成されている。例えば、交流24Vをシリコンブリッジ42aで整流した場合には、直流34Vが検出されるので、例えば、電源監視回路42cが検出する電圧が30V以下に下がったら、電源監視回路42cから主基板41及び払出制御基板45に停電検出信号が送られるように構成されている。主基板41では、停電検出信号を受信したら、停電検出信号を受信している所定時間の間に大当たり状態や確率変動状態等の遊技機の状態や、賞球の払出個数の値を取得して未払出の個数をバックアップ用電源でバックアップされたRAM41cの所定のエリアに待避する。また、払出制御基板45でも、停電検出信号を受信したら、停電検出信号を受信している所定時間の間に賞球の払出個数の値を取得し未払出の個数をバックアップ用電源でバックアップされたRAM45cに待避する。
【0043】
次に、本実施例1のパチンコ機1の動作について、図7乃至図10に示すフローチャートを参照して説明する。図7は、パチンコ機1のメインルーチン(主制御)を示すフローチャートである。図8は、電源基板42で行われる電源監視処理を示すフローチャートであり、図9は、主基板41及び払出制御基板45で行われるデータ待避処理を示すフローチャートであり、図10は主基板41及び払出制御基板45で、各々行われるデータ復帰処理のフローチャートである。
【0044】
図7に示すフローチャートのメインルーチンは、一定間隔の時間(例えば、2ミリ秒、以下「2ms」という。)で、主基板41上に設けられた図示外のリセット回路が発生するリセット信号に従って、主基板41のCPU41aがスタートから順に処理を行い、スタートから終了までの処理を、2ms以内で行うようになっている。従って、2ms間隔でリセット信号が入力されるごとに、スタートから処理が繰り返し行われる。この図7に示すフローチャートの処理を行うプログラムはROM41bに記憶されている。なお、以下の記載においてフローチャートの「ステップ」を「S」と略記する。
【0045】
まず、図7を参照してパチンコ機1のメインルーチンを説明する。まず、電源がONされると、電源投入処理(S1)が実行される。電源投入処理(S1)は、遊技機が停電等で処理が終了したような場合は、前述のバックアップ用電源によりバックアップされたRAMの記憶内容に基づいて処理を再開し、また、開店時に電源を投入する場合には、RAMをクリアして処理を開始するための処理である。
【0046】
電源投入処理(S1)が終了すると、次にスタックポインタの指定アドレスをセットするためのスタックポインタセット処理を行う(S2)。次いで、RAM41cの記憶内容をチェックするRAMチェックが行われる(S3)。このRAMチェック(S3)は、電源投入時の初期設定処理(S4)が行われているか否かを判断するものであり、RAM41cの初期設定記憶エリアに電源投入時初期設定処理(S4)で書き込まれる所定の数値が書き込まれているか否かが判断される。
【0047】
RAM41cの初期設定記憶エリアに所定の数値が書き込まれていない場合には(S3:NO)、電源投入時初期設定処理が行われる(S4)。また、電源投入時以外でも何らかの理由でRAM41cの記憶が正常でない状態になった場合もこのRAMチェック(S3)により正常でないと判断される。この処理では、RAM41cの各記憶エリアの記憶値を所定のデフォルト値にセットする。例えば、ループカウンタ記憶エリア(図示外)に記憶されている各ループカウンタの値を各々初期値(例えば、「0」)にセットし、初期設定記憶エリアに所定の数値を記憶させる。そして、図7の処理を一旦終了させる。
【0048】
前記図示外のリセット回路が発生する次のリセット信号で、また、スタートから処理が行われる。まず、電源投入処理(S1)で、図示外の消去スイッチが押下されてなければ、RAM41cの記憶に基づいて処理されているので前述のようにここでは何も行われずスタックポインタセット処理(S2)に移行する。そしてRAMチェック(S3)では、初期設定記憶エリアに所定の数値が書き込まれているので、RAM41cは正常と判断され(S3:YES)、次の液晶画面コマンド出力処理(S5)に移行する。この液晶画面コマンド出力処理(S5)では、主基板41から図柄表示基板44に液晶画面の表示を制御する信号が送られ、図柄表示基板44ではこの制御信号を一旦RAM44cに記憶するとともに、この制御信号に基づいて指定された或いは抽選によって、ROM44bに記憶されたテーブルデータにより所定の図柄の情報を読み出し、図示しない駆動回路から特別図柄表示装置8に画像情報を送信する。
【0049】
次いで、音コマンド出力処理(S6)に移行する。この音コマンド出力処理(S6)では、主基板41から音基板43にスピーカー61で発声するパターンを指定する信号が送られ、音基板43では、そのパタンに従った音声情報をROM43bから読み出し駆動回路を介してスピーカー61から発声させる。次いで、ランプコマンド出力処理(S7)を行う。このランプコマンド出力処理(S7)では、パチンコ機1に設けられている各種のランプの点滅のパターンを指定する信号を主基板41から電飾基板46へ出力する。電飾基板46では、このパターンの電飾制御の情報をROM46bから読み取って各種ランプに駆動信号を送出する。次いで、ポート出力処理を行う(S8)。このポート出力処理(S8)では、図示外の遊技場管理用コンピュータにパチンコ機1の大当たり情報、図柄確定情報等を外部接続端子2基板40等を介して出力する。
【0050】
次いで、スイッチ読込処理(S9)が行われる。このスイッチ読込処理(S9)は、図2に示す普通図柄始動ゲート11,12、特別図柄始動電動役物15、大入賞口16、入賞口19,20,30,31等への遊技球の入賞を検出するものである。
【0051】
スイッチ読込処理(S9)が終了すると、次いで、ループカウンタ更新処理(S10)を行う。このループカウンタ更新処理(S10)では、RAM41cの図示外のループカウンタ記憶エリアに各々記憶されている普通図柄選択用ループカウンタ、大当たり判定用ループカウンタ、特別図柄作成カウンタ、リーチ判定カウンタ、リーチパターン決定カウンタの値を所定量だけ増加させる(インクリメントする)。なお、各ループカウンタに設定されている最大値を越える場合には、各ループカウンタの値は0クリアされ、「0」に戻るようにプログラムされている。
【0052】
次に、パチンコ機1にエラーが発生しているか否かが判断され(S11)、パチンコ機1にエラーが発生してる場合には(S11:YES)、条件装置処理(S12)、特別図柄処理(S13)、普通図柄処理(S14)を飛ばして処理を行い、特別図柄表示装置8にエラー表示等をさせる。エラーが発生していないときには(S11:NO)、条件装置処理(S12)に進む。
【0053】
条件装置処理(S12)では、大入賞口16(図2参照)の開放、閉鎖、特別図柄表示装置8の液晶画面(図3参照)上への大当たりデモ表示処理等が行われる。一巡目の処理では、後述する特別図柄処理(S13)での大当たり判定処理がまだ行われていないので、条件装置処理(S12)では、何も行われず次の処理に進む。次いで、特別図柄処理(S13)が行われる。この特別図柄処理(S13)では、大当たり判定処理の処理を行う。
【0054】
特別図柄処理(S13)が終了すると、次に、普通図柄処理(S14)が行われる。この普通図柄処理(S14)では、普通図柄始動ゲート11,12への遊技球の通過により、図示外の普通図柄選択用ループカウンタのカウント値が、普通図柄乱数として、RAM41cの図示外の普通図柄乱数記憶エリアに記憶され、その普通図柄乱数に基づいて、普通図柄表示装置24に図柄が確定表示される。
【0055】
普通図柄処理(S14)が終了すると、次に、賞球の払出を行う払出制御(S15)が行われる。賞球の払出を行う場合には、主基板41から信号線78を介して払出制御基板45に払出要請コマンドを送信する。払出制御基板45は、RAM45cに払出要請コマンドを一旦記憶し、この払出要請コマンドに基づいて順次賞球の払出を行う。そして、枠ランプ制御(S16)を経てメインルーチンの処理が終了する。なお、このメインルーチンの処理はサブルーチンの処理を含めて、2ms以内に終了する。そして2ms毎の前記図示外のリセット回路からのリセット信号により、CPU41aは、図7に示すメインルーチンの処理を、スタートから繰り返し行う。
【0056】
先の一巡目のメインルーチンの処理の特別図柄処理(S13)で大当たり状態と判定されれば、RAM41cの図示外の大当たりフラグ記憶エリアに「1」が記憶され、大当たりフラグがONし、次の二巡目の条件装置処理(S12)では、大入賞口16の開放、閉鎖の動作が所定回数(例えば、15回又は16回)行われる。
【0057】
次に、図8乃至図10を参照して、本実施の形態のパチンコ機1の電源基板42の電源監視回路42cで行われる電源監視処理及び主基板41、払出制御基板45で各々行われるデータ待避処理及びデータ復帰処理について説明する。
【0058】
図8に示すように、交流24Vをシリコンブリッジ42aで整流し、電解コンデンサ42gで平滑された電圧を、図6に示す電源監視回路42cは、常時、検出している(S21)。交流24Vを両波整流しているため、通常時は、直流34Vが検出される。例えば、電圧の検出値が規定電圧である30V未満(S22:YES)となったなった場合には、停電検出信号を出力する(S23)。停電又は遊技機の動作を不安定にする電圧降下を検出したことを電源監視回路42cから信号線85を介して、主基板41のCPU41a及び払出制御基板45のCPU45aに知らせるためである。
【0059】
次いで、電源監視回路42cは、リレー42eを駆動して、主基板41、音基板43、図柄表示基板44、払出制御基板45、電飾基板46に供給されている直流電圧を遮断する(S24)。なお、図6には、直流12Vを遮断するリレー42eが図示されているが、直流5V電源及び直流24V電源も図示外のリレーにより遮断される(S24)。このとき、電解コンデンサ42h,42iに蓄積されている電荷は、抵抗器42fにより放電される。その後、予め、タイマー回路42dに設定されている一定時間が経過すると(S25:YES)、リレー42eが駆動されて、直流12V電源の供給が再開する(S26)。なお、直流5V及び直流24Vも図示外のリレーにより電源の供給が再開する(S26)。この予めタイマー回路42dに設定されている一定時間は、記憶保持用の電源が供給されなくなった音基板43のRAM43c、図柄表示基板44のRAM44c、電飾基板46のRAM45cの記憶内容が完全に消去されるのに必要な所定時間に設定されている。
【0060】
次に、図9を参照して、主基板41及び払出制御基板45で、各々行われるデータ待避処理について説明する。まず、主基板41及び払出制御基板45では、図5に示す信号線85を介して、電源基板42の電源監視回路42cから停電検出信号を受信したか否かを判断し(S41)、電源基板42の電源監視回路42cから停電検出信号を受信すると(S41:YES)、データ待避処理を行う(S42)。具体的には、主基板41では、遊技機が大当たり状態か否かを示すフラグや、確率変動か否かを示すフラグをRAM41cの所定の待避エリアに記憶する。また、所定時間(例えば、100ms)以内に賞球払出確認スイッチ65から賞球の払出個数の確認情報を取得して、未払出の個数をRAM41cの所定の待避エリアに記憶する。ここで、RAM41cは、電源基板42のバックアップ用電源から供給される直流5Vによりバックアップされているので、待避した記憶内容は、停電時や、電源基板42の電源スイッチ80が切られた時や、電圧が基準電圧よりも降下したときでも、保持される。
【0061】
また、払出制御基板45では、電源基板42の電源監視回路42cから停電検出信号を受信すると(S41:YES)、所定時間(例えば、100ms)以内に賞球払出確認スイッチ65から賞球の払出個数の確認情報を取得して、未払出の個数を、RAM45cの所定の待避エリアに記憶する。ここで、RAM45cは、電源基板42のバックアップ用電源から供給される直流5Vによりバックアップされているので、待避した記憶内容は、停電時や、電源基板42の電源スイッチ80が切られた時や、電圧が基準電圧よりも降下したときでも、保持される。
【0062】
次に、図10を参照して、主基板41及び払出制御基板45で、各々行われるデータ復帰処理について説明する。図10は主基板41及び払出制御基板45で、各々行われるデータ復帰処理のフローチャートである。まず、主基板41及び払出制御基板45では、電源基板42から供給される電圧が正常に復帰したか否かを判断する(S51)。この判断は、各種の方法が可能であるが、例えば、図5に示す信号線85を介して、電源基板42の電源監視回路42cから停電検出信号が供給されなくなったか否かで判断することもできる。また、主基板41及び払出制御基板45に、各々、電源基板42から供給される電圧の検出回路を設けて、判断するようにしてもよい。電源基板42から供給される電圧が正常に復帰した場合には(S51:YES)、データの復帰処理を行う(S52)。具体的には、主基板41及び払出制御基板45では、RAM41c及びRAM45cの待避エリアに記憶したデータを必要に応じてワークエリア等に読み出して、処理を行う(S52)。
【0063】
次に、上記のパチンコ機1の電源監視処理の一例について、図11に示すタイミングチャートに基づいて説明する。図11に示すタイミングチャートは、電源監視回路42cが検出した検出電圧と、電源監視回路42cから主基板41及び払出制御基板45へ出力する停電検出信号と、電源監視回路42cから主基板41及び払出制御基板45へ出力するリセット信号との関係を示すタイミングチャートである。t1のタイミングおいて、検出電圧が基準電圧以上となると、停電検出信号はHI(ON)状態となり、検出電圧が基準電圧以上の間は、停電検出信号はHI(ON)状態を維持する。なお、リセット信号は、t1タイミングからリセット遅延時間Tc(例えば、1ms)遅延してHI(ON)状態となる。
【0064】
t2タイミングにおいて、検出電圧が基準電圧未満となると、停電検出信号はLOW(OFF)状態となる。この停電検出信号がLOW(OFF)となった状態が、図8に示すフローチャートのS23の処理の停電検出信号出力に相当する。主基板41及び払出制御基板45では、停電検出信号がLOW(OFF)となった状態のとき、停電状態と判断する。バックアップ用電源以外の各基板へ供給される直流電源は、t2タイミングからtα時間だけ遮断される。このtα時間が、記憶保持用の電源が供給されなくなった音基板43のRAM43c、図柄表示基板44のRAM44c、電飾基板46のRAM45cの記憶内容が完全に消去されるのに必要な時間である。なお、リセット信号は、t2タイミングから払出個数確認有効時間Tb(例えば、100ms)経過後に。LOW(OFF)状態となる。
【0065】
t2タイミングから予め定められている停電検出信号の最小停電時間Ta(例えば、111ms)内に、検出電圧が基準電圧以上となると、t2タイミングから停電検出信号の最小停電時間Ta経過後のt3タイミングに停電検出信号はHI(ON)状態となる。従って、停電検出信号の停電時間Aは、Ta時間となる。停電検出信号がHI(ON)状態は、電圧が正常であることを示している。従って、主基板41及び払出制御基板45は、停電検出信号のHI(ON)を受信すると、電圧が正常に戻ったと判断することができる。検出電圧が基準電圧以上の間は、停電検出信号はHI(ON)状態を維持する。なお、リセット信号は、t3タイミングからリセット遅延時間Tc(例えば、1ms)遅延してHI(ON)状態となる。
【0066】
次いで、t4タイミングにおいて、検出電圧が基準電圧未満となると、停電検出信号はLOW(OFF)状態となる。この停電検出信号がLOW(OFF)となった状態が、図8に示すフローチャートのS23の処理の停電検出信号出力に相当する。バックアップ用電源以外の各基板へ供給される直流電源は、t4タイミングからtβ時間だけ遮断される。このtβ時間が前記tα時間より長いのは、停電時間Bが、停電検出信号の最小停電時間Ta(例えば、111ms)より長いからであり、停電検出信号の停電時間Bは、Tβ時間となる。バックアップ用電源以外の各基板へ供給される直流電源は、t4タイミングからtβ時間だけ遮断される。なお、リセット信号は、t4タイミングから払出個数確認有効時間Tb(例えば、100ms)経過後に。LOW(OFF)状態となる。
【0067】
t5タイミングで検出電圧が基準電圧以上となると、停電検出信号はHI(ON)状態となる。この停電検出信号がHI(ON)状態は、電圧が正常であることを示している。従って、主基板41及び払出制御基板45は、停電検出信号のHI(ON)を受信すると、電圧が正常に戻ったと判断することができる。検出電圧が基準電圧以上の間は、停電検出信号はHI(ON)状態を維持する。なお、リセット信号は、t5タイミングからリセット遅延時間Tc(例えば、1ms)遅延してHI(ON)状態となる。
【0068】
以上説明したように、本実施の形態のパチンコ機1においては、停電等で電源の供給が瞬間的に絶たれた場合において、遊技機の状態や賞球の払出個数等をRAMに記憶して保持しておく必要のある主基板41及び払出制御基板45には、電源基板42からバックアップ用電源が供給されたRAM41c及びRAM45cにデータ待避処理を行い、電源の復旧と共に待避したデータに基づいて正常動作を再開することができる。また、停電等で電源の供給が瞬間的に絶たれた場合に、音基板43、図柄表示基板44、電飾基板46へは、直流電源の供給を遮断して、RAM43c、RAM44c、RAM45cの記憶内容が消去され、初期状態に戻るのに必要な時間だけ経過した後に、直流電源の供給を再開して、復旧するため、音声のみが鳴動したり、電飾のみ点灯したりすることなく、同時に復旧して正常動作に復帰することが可能となる。
【0069】
なお、上記の実施の形態では、主基板41及び払出制御基板45でmデータの待避は、バックアップ用電源が供給されたRAM41c及びRAM45cに行ったが、フラッシュメモリ等の不揮発メモリを各々基板に設けて、その不揮発メモリにデータの待避を行うようにしても良い。
【0070】
上記の実施の形態では、遊技機の一例としてパチンコ機で説明したが、本発明はパチンコ機に限られず、パチスロ機、パチコン機等に用いることができることは言うまでもない。また、パチンコ機では、確率変動機能を有するものだけでなく、時間短縮機能を有する所謂現金機等に用いることができることは言うまでもない。また、パチンコ機では、第1種、第2種、第3種の何れにも用いることができる。さらに、本発明は、当業者により種々変更し改良して実施可能なことは容易に推測できるものである。また、電源監視回路42cの電圧の測定個所は、上記の実施の形態に限られず、他の位置に変更してもよい。
【0071】
【発明の効果】
以上説明したように請求項1に係る発明の遊技機では、電源基板に設けられた電源監視手段は、供給する電源が全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、バックアップ用電源は、停電の場合に、主制御基板及び払出制御基板に各々設けられたRAMに記憶内容保持用のバックアップ電源を供給し、前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるRAMへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、さらに、前記電源基板は、供給する電源が前記規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御RAMの記憶内容が完全に消去されるのに要する時間である。従って、各制御基板への電源の供給が瞬間的に断たれた場合に、主制御基板及び払出制御基板以外の基板では、制御RAMの記憶内容が完全に消去されるので、音声のみが鳴動したり、電飾のみが点灯したりすることがなく同時に復旧して正常動作に復帰することができる遊技機が実現できる。さらに、本発明では、主制御基板及び払出制御基板以外の基板の初期化を電源を遮断することにより行うので、リセット信号を伝達する信号線を主制御基板及び払出制御基板以外の基板には、配線する必要が無くなり、当該信号線からノイズが主制御基板及び払出制御基板以外の基板に進入することを防止することができる。
【0072】
【0073】
【図面の簡単な説明】
【図1】 パチンコ機1の正面図である。
【図2】 パチンコ機1の遊技盤2の正面図である。
【図3】 特別図柄表示装置8の正面図である。
【図4】 パチンコ機1の電気的回路構成を示すブロック図である
【図5】 パチンコ機1における主基板41、電源基板42、音基板43、図柄表示基板44、払出制御基板45、電飾基板46間の電源電流の供給と、信号の流れを説明する図である。
【図6】 図6は、電源基板42の構造の詳細図である。
【図7】 パチンコ機1のメインルーチンを示すフローチャートである。
【図8】 図8は、電源基板42で行われる電源監視処理を示すフローチャートである。
【図9】 図9は、主基板41及び払出制御基板45で行われるデータ待避処理を示すフローチャートである。
【図10】 図10は主基板41及び払出制御基板45で、各々行われるデータ復帰処理のフローチャートである。
【図11】 図11に示すタイミングチャートは、電源監視回路42cが検出した検出電圧と、電源監視回路42cから主基板41及び払出制御基板45へ出力する停電検出信号と、電源監視回路42cから主基板41及び払出制御基板45へ出力するリセット信号との関係を示すタイミングチャートである。
【符号の説明】
1 パチンコ機
2 遊技盤
4 遊技領域
8 特別図柄表示装置
41 主基板
42 電源基板
42a シリコンブリッジ
42b 定電圧回路
42c 電源監視回路
42d タイマー回路
42e リレー
42g 電解コンデンサ
42h,42i 電解コンデンサ
42f 抵抗器
43 音基板
44 図柄表示基板
45 払出制御基板
46 電飾基板
Claims (1)
- 遊技機の主な制御を司る主制御基板と、遊技媒体の払出制御を司る払出制御基板と、図柄表示基板の制御を司る表示制御基板と、音声の制御を司る音声制御基板と、電飾の制御を司る電飾制御基板と、前記全ての基板に電源を供給する電源基板とを有する遊技機において、
前記電源基板に電源監視手段及びバックアップ用電源を設け、当該電源監視手段は、供給する電源が前記全ての基板が正常に動作を行える正常電圧値であるか否かを監視し、供給する電源が規定の電圧値以下になったことを検知すると、前記主制御基板及び払出制御基板には、所定時間の停電検出信号を出力し、前記バックアップ用電源は、停電の場合に、前記主制御基板及び払出制御基板に各々設けられたRAMに記憶内容保持用のバックアップ電源を供給し、
前記主制御基板及び払出制御基板は、前記停電検出信号が入力されると前記バックアップ電源が供給されるRAMへ記憶しているデータの待避を行い、その後、供給電源の値が正常電圧値に復帰すると前記待避処理で待避されたデータを基に制御を再開し、
さらに、前記電源基板は、供給する電源が前記規定の電圧値以下になったことを検知すると前記バックアップ電源以外の前記全ての基板への電源の供給を遮断し、供給電源の値が正常電圧値に復帰した後の前記全ての基板への電源の供給を、少なくとも電源供給を遮断してから所定時間後に再開し、前記所定時間は、前記主制御基板及び払出制御基板以外の基板に設けられた制御RAMの記憶内容が完全に消去されるのに要する時間であることを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000148973A JP4565148B2 (ja) | 2000-05-19 | 2000-05-19 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000148973A JP4565148B2 (ja) | 2000-05-19 | 2000-05-19 | 遊技機 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001327665A JP2001327665A (ja) | 2001-11-27 |
JP2001327665A5 JP2001327665A5 (ja) | 2007-07-05 |
JP4565148B2 true JP4565148B2 (ja) | 2010-10-20 |
Family
ID=18654903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000148973A Expired - Fee Related JP4565148B2 (ja) | 2000-05-19 | 2000-05-19 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4565148B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003159465A (ja) * | 2001-11-28 | 2003-06-03 | Aruze Corp | 遊技関連機器鍵ユニット、遊技関連機器及び遊技場監視システム |
JP2003159466A (ja) * | 2001-11-28 | 2003-06-03 | Aruze Corp | 遊技関連機器監視装置、遊技関連機器及び遊技場監視システム |
JP2008100109A (ja) * | 2008-01-15 | 2008-05-01 | Olympia:Kk | 遊技機及び遊技機における電子回路のリセット方法並びにプログラム |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5972928A (ja) * | 1982-10-20 | 1984-04-25 | 沖電気工業株式会社 | 電源回路 |
JPH04271421A (ja) * | 1990-07-16 | 1992-09-28 | Internatl Business Mach Corp <Ibm> | ロックアウト防止回路 |
JPH11299968A (ja) * | 1998-04-22 | 1999-11-02 | Sansei | パチンコ機 |
JP2000061046A (ja) * | 1998-08-21 | 2000-02-29 | Toyomaru Sangyo Kk | 遊技機 |
JP2001246056A (ja) * | 2000-03-07 | 2001-09-11 | Okumura Yu-Ki Co Ltd | パチンコ機 |
JP2001246127A (ja) * | 2000-03-07 | 2001-09-11 | Fuji Shoji:Kk | 遊技機 |
JP2001276390A (ja) * | 2000-03-28 | 2001-10-09 | Fuji Shoji:Kk | 遊技機 |
JP2001286614A (ja) * | 2000-04-06 | 2001-10-16 | Takao:Kk | 遊技機 |
-
2000
- 2000-05-19 JP JP2000148973A patent/JP4565148B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5972928A (ja) * | 1982-10-20 | 1984-04-25 | 沖電気工業株式会社 | 電源回路 |
JPH04271421A (ja) * | 1990-07-16 | 1992-09-28 | Internatl Business Mach Corp <Ibm> | ロックアウト防止回路 |
JPH11299968A (ja) * | 1998-04-22 | 1999-11-02 | Sansei | パチンコ機 |
JP2000061046A (ja) * | 1998-08-21 | 2000-02-29 | Toyomaru Sangyo Kk | 遊技機 |
JP2001246056A (ja) * | 2000-03-07 | 2001-09-11 | Okumura Yu-Ki Co Ltd | パチンコ機 |
JP2001246127A (ja) * | 2000-03-07 | 2001-09-11 | Fuji Shoji:Kk | 遊技機 |
JP2001276390A (ja) * | 2000-03-28 | 2001-10-09 | Fuji Shoji:Kk | 遊技機 |
JP2001286614A (ja) * | 2000-04-06 | 2001-10-16 | Takao:Kk | 遊技機 |
Also Published As
Publication number | Publication date |
---|---|
JP2001327665A (ja) | 2001-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040192445A1 (en) | Gaming machine | |
JP3959586B2 (ja) | 遊技機 | |
JP2005081024A (ja) | 遊技機 | |
JP2011115452A (ja) | 遊技機 | |
JP2001204948A (ja) | 遊技機 | |
JP5033972B2 (ja) | パチンコ機 | |
JP4587228B2 (ja) | 弾球遊技機 | |
JP5095172B2 (ja) | パチンコ遊技機 | |
JP4565148B2 (ja) | 遊技機 | |
JP4037025B2 (ja) | 遊技機 | |
JP2003250987A (ja) | 遊技機 | |
JP4632375B2 (ja) | 遊技機 | |
JP2003033545A (ja) | 遊技機 | |
JP5555951B2 (ja) | 遊技機 | |
JP2008188041A (ja) | 遊技機 | |
JP3938495B2 (ja) | 遊技機 | |
JP2004008680A (ja) | 遊技機 | |
JP2002065965A (ja) | 遊技機 | |
JP2002301243A (ja) | 遊技機 | |
JP4085145B2 (ja) | 遊技機 | |
JP2001212336A (ja) | 遊技機 | |
JP2007061349A (ja) | 遊技機 | |
CN100542640C (zh) | 游戏机 | |
JP2008188042A (ja) | 遊技機 | |
JPH0975532A (ja) | 遊技機用管理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4565148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |