JP4548767B2 - サンプリングレート変換装置及びサンプリングレート変換方法 - Google Patents
サンプリングレート変換装置及びサンプリングレート変換方法 Download PDFInfo
- Publication number
- JP4548767B2 JP4548767B2 JP2004020496A JP2004020496A JP4548767B2 JP 4548767 B2 JP4548767 B2 JP 4548767B2 JP 2004020496 A JP2004020496 A JP 2004020496A JP 2004020496 A JP2004020496 A JP 2004020496A JP 4548767 B2 JP4548767 B2 JP 4548767B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- sampling rate
- data
- frequency value
- clock frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 title claims description 210
- 238000006243 chemical reaction Methods 0.000 title claims description 161
- 238000000034 method Methods 0.000 title claims description 59
- 238000001514 detection method Methods 0.000 claims description 79
- 230000001186 cumulative effect Effects 0.000 claims description 68
- 230000004044 response Effects 0.000 claims description 35
- 238000004364 calculation method Methods 0.000 claims description 25
- 238000013459 approach Methods 0.000 claims description 9
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 65
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 57
- 238000005259 measurement Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 26
- 230000000630 rising effect Effects 0.000 description 25
- 230000006870 function Effects 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- WBMKMLWMIQUJDP-STHHAXOLSA-N (4R,4aS,7aR,12bS)-4a,9-dihydroxy-3-prop-2-ynyl-2,4,5,6,7a,13-hexahydro-1H-4,12-methanobenzofuro[3,2-e]isoquinolin-7-one hydrochloride Chemical compound Cl.Oc1ccc2C[C@H]3N(CC#C)CC[C@@]45[C@@H](Oc1c24)C(=O)CC[C@@]35O WBMKMLWMIQUJDP-STHHAXOLSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
周波数比Rは、出力クロックを基準として入力クロックの立ち上がりエッジのカウント値に基づいて、つまり実測値に基づいて求められる。
第1クロック信号(clk1)に応答して、第1データを格納し、第2クロック信号(clk2)に応答して、前記第1データを第2データとして出力するFIFO(3)と、前記FIFO(3)は、直前に書込まれた前記第1データを前記第1データに更新するべきか否かを示すライト制御信号(disableフラグ)に基づいて前記第1データを格納し、読み出された第2データが次回期間にも読み出されるべきか否かを示すリード制御信号(holdフラグ)に基づいて読み出された第2データを出力し、
前記第1データを入力して前記FIFO(3)に出力し、現在期間に対する第2現在クロック周波数値と現在予測クロック周波数値(f(i))とから前記ライト制御信号(disableフラグ)と前記リード制御信号(holdフラグ)を生成して前記FIFO(3)に出力する演算部(1)とを具備し、
前記第2現在クロック周波数値は、前記現在期間における前記第2クロック信号(clk2)の周波数の計測値であり、前記現在予測クロック周波数値(f(i))は、現在期間における前記第1クロック信号(clk1)の計測値と、現在期間の一つ前の期間の値である前回予測クロック周波数値に基づいて予測される前記第1クロック信号の周波数の周波数の予測値を表すサンプリングレート変換装置を使用してサンプリングレート変換を行う。
第1クロック信号(clk1)に応答して、第1データを格納し、第2クロック信号(clk2)に応答して、前記第1データを第2データとして出力するFIFO(3)と、前記FIFO(3)は、直前に書込まれた前記第1データを前記第1データに更新するべきか否かを示すライト制御信号(disableフラグ)に基づいて前記第1データを格納し、読み出された第2データが次回期間にも読み出されるべきか否かを示すリード制御信号(holdフラグ)に基づいて読み出された第2データを出力し、
前記第1データを入力して前記FIFO(3)に出力し、前記第1クロック信号(clk1)を現在期間において計測して第1現在クロック周波数値(g(i))を生成し、前記第1現在クロック周波数値(g(i))と前回予測クロック周波数値(f(i−1))から現在予測クロック周波数値(f(i))を生成し、前記現在予測クロック周波数値(f(i))を次回期間において前記前回予測クロック周波数値(f(i−1))として使用する周波数検出部(2)と、
前記第2クロック信号(clk2)を前記現在期間において計測することによって生成された第2現在クロック周波数値と、前記現在予測クロック周波数値(f(i))とから前記ライト制御信号(disableフラグ)と前記リード制御信号(holdフラグ)を生成して前記FIFO(3)に出力する演算部(1)とを具備するサンプリングレート変換装置を使用してサンプリングレート変換を行う。
第1クロック信号(clk1)に応答して、第1データを格納するステップと、
第2クロック信号(clk2)に応答して、前記第1データを第2データとして出力するステップと、
直前に書込まれた前記第1データを前記第1データに更新するべきか否かを示すライト制御信号(disableフラグ)に基づいて前記第1データを格納するステップと、
読み出された第2データが次回期間にも読み出されるべきか否かを示すリード制御信号(holdフラグ)に基づいて第2データを読み出すステップと、
現在期間に対する前記第2クロック信号(clk2)の周波数の計測値である第2現在クロック周波数値と、現在期間に対する前記第1クロック信号の周波数の計測値と、現在期間の一つ前の期間の値である前回予測クロック周波数値とに基づいて予測される前記第1クロック信号(clk1)のクロック信号の周波数の予測値を表す現在予測クロック周波数値(f(i))とから前記ライト制御信号(disableフラグ)と前記リード制御信号(holdフラグ)を生成して出力するステップ
を具備するサンプリングレート変換方法を使用してサンプリングレート変換を行う。
第1クロック信号(clk1)に応答して、第1データを格納するステップと、
第2クロック信号(clk2)に応答して、前記第1データを第2データとして出力するステップと、直前に書込まれた前記第1データを前記第1データに更新するべきか否かを示すライト制御信号(disableフラグ)に基づいて前記第1データを格納するステップと、
読み出された第2データが次回期間にも読み出されるべきか否かを示すリード制御信号(holdフラグ)に基づいて読み出された第2データを出力するステップと、
前記第1クロック信号(clk1)を現在期間において計測して第1現在クロック周波数値(g(i))を生成するステップと、
前記第1現在クロック周波数値(g(i))と前回予測クロック周波数値(f(i−1))から現在予測クロック周波数値(f(i))を生成するステップと、
前記現在予測クロック周波数値(f(i))を次回期間において前記前回予測クロック周波数値(f(i−1))として使用するステップと、
前記第2クロック信号(clk2)を前記現在期間において計測することによって生成された第2現在クロック周波数値と、前記現在予測クロック周波数値(f(i))とから前記ライト制御信号(disableフラグ)と前記リード制御信号(holdフラグ)を生成するステップ
を具備するサンプリングレート変換方法を使用してサンプリングレート変換を行う。
前記第1クロック信号(clk1)に変えて前記第2クロック信号(clk2)を前記現在期間して前記第1現在クロック周波数値(g(i))を生成するステップと、
前記第2クロック信号(clk2)に変えて前記第1クロック信号(clk1)を前記現在期間において計測して前記第2クロック周波数値を生成するステップ
を具備するサンプリングレート変換方法を使用してサンプリングレート変換を行う。
前記第1データがライトポインタにより指定された領域に格納されたとき、前記ライトポインタがインクリメントされるステップと、
前記第2データがリードポインタにより指定された領域から読み出されたとき、前記リードポインタがインクリメントされるステップと、
前記ライト制御信号(disableフラグ)により、前記ライトポインタのインクリメントの禁止を制御するステップと、
前記リード制御信号(holdフラグ)により、前記リードポインタのインクリメントの禁止を制御するステップ
を具備するサンプリングレート変換方法を使用してサンプリングレート変換を行う。
周波数測定期間である前記現在期間の時間間隔は、変動の度合いが激しいと予想される前記第1クロック信号に対しては短く、変動の度合いが激しくないと予想される前記第1クロック信号に対しては長い
サンプリングレート変換方法を使用してサンプリングレート変換を行う。
前記前回予測クロック周波数値(f(i−1))と前記第1現在クロック周波数値(g(i))との差と前回予測クロック周波数値と第一現在クロック周波数値との差を過去から継続的に前回期間までにわたり累積した前回累積誤差Δ(i−1)に基づいて現在までの累積誤差である現在累積誤差Δ(i)を決定し、前回累積誤差Δ(i−1)を、決定したその現在累積誤差Δ(i)に更新するステップと、
前記現在累積誤差Δ(i)は次回期間において前記前回累積誤差Δ(i−1)として使用されるステップ
を具備するサンプリングレート変換方法を使用してサンプリングレート変換を行う。
前記第1現在クロック周波数値(g(i))と前記現在累積誤差Δ(i)のk倍(0<k≦1)した値とに基づいて前記現在予測クロック周波数値(f(i))を決定するサンプリングレート変換方法を使用してサンプリングレート変換を行う。
前記第1クロック信号のクロック周波数の変動の度合いに基づいて決定されるサンプリングレート変換方法を使用してサンプリングレート変換を行う。
第1サンプリングレートでデジタル化された第1データを第2サンプリングレートに対応する第2データに変換するための演算を行う演算手段(1)と、前記演算手段(1)は前記前回予測クロック周波数値(f(i−1))と前記第2現在クロック周波数値を入力し、前記前回予測クロック周波数値(f(i−1))と前記第2現在クロック周波数値とに対応して前記演算を実行し、
前記第1クロック信号(clk1)に同期して入力された前記第1データを、前記演算手段(1)の出力に基づいて前記第2クロック信号(clk2)に同期して出力するFIFO(3)とを備え、
前記周波数検出手段(2)は、前記現在期間の経過に応答して前記現在累積誤差(Δ(i))と前記第1現在クロック周波数値(g(i))に対応する現在予測クロック周波数値を算出し、前記現在予測クロック周波数値f(i)を次回期間において前記前回予測クロック周波数値(f(i−1))として使用するサンプリングレート変換装置を使用してサンプリングレート変換を行う。
前記第1クロック信号(clk1)に同期して前記第2クロック周波数値を累積加算した値を保持する第2累積加算部と、前記第1累積加算部出力と前記第2累積加算部出力を比較し、前記第1累積加算部出力が前記第2累積加算部出力より小さい場合に保持フラグをアクティブにする第1比較部とを備える演算手段(1)と、
前記第1クロック信号(clk1)に同期して入力された第1データを、前記第1比較部出力に基づいて前記第2クロック信号(clk2)に同期して出力するFIFO(3)とを具備する、サンプリングレート変換装置を使用してサンプリングレート変換を行う。
前記第2比較器は、前記第2レジスタ出力より大きい前記第1レジスタ出力の検出に応答して待機フラグをアクティブにし、前記第1レジスタは、前記待機フラグを入力され前記待機フラグに対応して、累積加算動作を保留し、前記第1レジスタ出力値を保持し、前記FIFO(3)は前記第1比較器出力と前記第2比較器出力とに基づいて前記第1データを前記第2クロック信号(clk2)に同期して出力するサンプリングレート変換装置を使用してサンプリングレート変換を行う。
前記レジスタは、前記待機フラグを入力され、前記待機フラグに応答して前記データを上書きするためにライトポインタのインクリメントを禁止するサンプリングレート変換装置を使用してサンプリングレート変換を行う。
第2クロック信号(clk2)を前記現在期間において計測して第2現在クロック周波数値を生成するステップと、
第1サンプリングレートでデジタル化された第1データを第2サンプリングレートに対応する第2データに変換するため、前記前回予測クロック周波数値(f(i−1))と前記第2現在クロック周波数値とに対応して演算を実行するステップと、
前記第2現在クロック周波数値と前記前回予測クロック周波数値(f(i−1))とを出力するステップと、
前記現在期間の経過に応答して前記現在累積誤差(Δ(i))と前記第1現在クロック周波数値(g(i))に対応する現在予測クロック周波数値f(i)を算出するステップと、
前記現在予測クロック周波数値f(i)を次回期間において前記前回予測クロック周波数値(f(i−1))として使用するステップ
を具備するサンプリングレート変換方法でサンプリングレート変換を行う。
0より大きく1以下の範囲の任意の乗算値を設定され、前記現在累積誤差(Δ(i))に前記乗算値を乗算した値に前記第1現在クロック周波数値(g(i))を加算し、前記加算結果を前記現在予測クロック周波数値f(i)とするステップ
を具備するサンプリングレート変換方法でサンプリングレート変換を行う。
前記第1クロック信号(clk1)の周波数変動度合いを検知するステップと、検出結果に基づいて前記乗算値の値を決定するステップ
を具備するサンプリングレート変換方法でサンプリングレート変換を行う。
前記第1クロック信号(clk1)に同期して前記第2クロック周波数値を累積加算した第2累積加算値を保持するステップと、
前記第1累積加算値と前記第2累積加算値を比較するステップと、
前記第1累積加算値より大きい前記第2累積加算値の検出に応答して保持フラグをアクティブにするステップと、
前記保持フラグに基づいて前記第1データを前記第2クロック信号(clk2)に同期して出力するステップ
を具備するサンプリングレート変換方法でサンプリングレート変換を行う。
前記第1累積加算値と前記第2累積加算値を比較するステップと、
前記第2累積加算値より大きい前記第1累積加算値の検出に応答して待機フラグをアクティブにするステップと、
前記保持フラグと前記待機フラグとに基づいて前記第1データを前記第2クロック信号(clk2)に同期して出力するステップ
を具備するサンプリングレート変換方法でサンプリングレート変換を行う。
前記第1クロック信号(clk1)に同期して前記予測クロック周波数値を累積加算した値を第1レジスタに保持するステップと、
前記第1クロック信号(clk1)に同期して前記第2クロック周波数値を累積加算した値を第2レジスタに保持するステップと、
前記第1レジスタ出力と前記第2レジスタ出力を比較するステップと、
前記第1レジスタ出力より大きい前記第2レジスタ出力の検出に応答して保持フラグをアクティブにするステップと、
前記第2レジスタが前記保持フラグを入力され前記保持フラグに対応して、累積加算動作を保留し、前記第2レジスタ出力値を保持するステップと、
前記第1比較器出力に基づいて前記第1データを前記第2クロック信号(clk2)に同期して出力するステップ
を具備するサンプリングレート変換方法でサンプリングレート変換を行う。
前記第1レジスタ出力と前記第2レジスタ出力を比較するステップと、
前記第2レジスタ出力より大きい前記第1レジスタ出力の検出に応答して待機フラグをアクティブにするステップと、
前記第1レジスタが前記待機フラグを入力され前記待機フラグに対応して、累積加算動作を保留し、前記第1レジスタ出力値を保持するステップと、
前記第1比較器出力と前記第2比較器出力に基づいて前記第1データを前記第2クロック信号(clk2)に同期して出力するステップ
を具備するサンプリングレート変換方法でサンプリングレート変換を行う。
前記第1クロック信号(clk1)に同期して前記第1データに前記保持フラグを追加したデータをメモリに書込むステップと、
前記メモリにデータを書込むためのライトポインタをインクリメントするステップと、
前記待機フラグを入力され、前記待機フラグに応答してメモリにデータを書込むライトポインタのインクリメントを保留するステップ
を具備するサンプリングレート変換方法でサンプリングレート変換を行う。
前記メモリからデータを読み出すためのリードポインタをインクリメントするステップと、
前記第2クロック信号(clk2)に同期して前記データの読出しをするステップと、
読み出された前記データに追加された保持フラグに応答して、前記リードポインタのインクリメントを保留するステップ
を具備するサンプリングレート変換方法でサンプリングレート変換を行う。
f(i)={g(i)+kΔ(i)} … [1]
で示される値をとる。
また、累積誤差Δ(i)は予測周波数f(i−1)と実測周波数g(i)と累積誤差Δ(i−1)から算出される累積誤差を示し、
Δ(i)=g(i)−{f(i−1)−Δ(i−1)} … [2]
(または、Δ(i+1)=g(i+1)−{f(i)−Δ(i)} … [2]’)
で示される値をとる。
ここで表すkは収束速度制御用パラメータであり、0<k≦1の範囲の任意の値を取る。kの値を温度ドリフトやジッタ特性に応じて設定することで、装置に合わせて予測周波数f(i)の収束速度を変化させることができる。例えば、実際の入力側クロック信号clk1の実測周波数g(i)が振動しているように変化する場合に、kの値を大きく設定してしまうと、予測周波数f(i)も振動してしまう。このような場合にはkの値を小さく設定すれば、予測周波数f(i)の振動を抑え、予測周波数f(i)を安定させることができる。また、入力側クロック信号clk1の実測周波数g(i)が急に大きく変動してしまうような場合に、kの値を小さく設定してしまうと、予測周波数f(i)の変化はゆるやかになってしまうため、実測周波数の変動に追従することができない。このような場合にはkの値を大きく設定すれば、予測周波数f(i)は実測周波数g(i)の変動に追従することができるようになる。
f(i)=f(0)=38000
Δ(i)=Δ(0)=0
に設定されていた場合を示している。測定期間の経過に応答して周波数比検出部2は実測周波数g(i)を計測する。測定期間が1秒間なので発振子の精度が非常に高ければ、i=1における実測周波数g(1)=38000になる。図4を参照すると、周波数比検出部2が実際に計測したi=1における実測周波数g(1)は、
g(1)=38008
である。
Δ(1)=g(1)−{f(0)−Δ(0)}=38008−(38000−0)
=8
を算出する。周波数比検出部2は、この値を新たな累積誤差Δ(1)として記憶する。さらに周波数比検出部2は、その累積誤差Δ(1)と実測周波数g(1)とを用いて予測周波数f(1)を算出する。今、k=1なので[1]式より周波数比検出部2は、
f(1)={g(1)+Δ(1)}=38008+8
=38016
を算出する。周波数比検出部2はこの“38016”を新たな予測周波数f(1)として記憶する。
g(2)=38012
である。ここで周波数比検出部2は、i=1で記憶した予測周波数f(1)と累積誤差Δ(1)よりi=2における累積誤差Δ(2)を算出する。[2]式より周波数比検出部2は、
Δ(2)=g(2)−{f(1)−Δ(1)}=38012−(38016−8)
=4
を算出する。ここでi=1の場合と同様に周波数比検出部2はこの値を新たな累積誤差Δ(2)として記憶する。更に周波数比検出部2は、その累積誤差Δ(2)と実測周波数g(2)を用いて予測周波数f(2)を算出する。やはり、k=1なので[1]式より
f(2)={g(2)+Δ(2)}=38012+4
=38016
となる。同様の動作を終了信号(例えば、電源断を示す信号)を受信するまで実行する。周波数比検出部2は、iの値をインクリメントしながら、図3に示すフローチャートの動作を繰り返すことで、予測周波数f(i)を一定期間毎に算出する。
今回計測された実測周波数g(i+1)から新たな累積誤差Δ(i+1)を算出する場合、新たな累積誤差Δ(i+1)は、今回計測された実測周波数g(i+1)と前期間において予測された予測周波数f(i)と前期間に算出された累積誤差Δ(i)とに基づいて算出される。前期間において予測された予測周波数f(i)が、更にその前の期間に予測された予測周波数f(i−1)よりも実測周波数g(i+1)に近づいているならば、新たな累積誤差Δ(i+1)は前回の累積誤差Δ(i)よりも絶対値が小さくなる。その新たな累積誤差Δ(i+1)に基づいて新たな予測周波数f(i+1)が算出されるため、iの値をインクリメントしながら予測周波数を算出することで、実測周波数が緩やかに変動する場合に精度の高い予測周波数の算出が可能になる。
f(i)=f(0)=38000
Δ(i)=Δ(0)=0
に設定されていた場合を示している。測定期間の経過に応答して周波数比検出部2は実測周波数g(i)を計測する。設定期間が1秒間なので発振子の精度が非常に高ければ、i=1における実測周波数g(1)=38000になる。図5を参照すると、周波数比検出部2が実際に計測したi=1における実測周波数g(1)は
g(1)=38008
である。
Δ(1)=g(1)−{f(0)−Δ(0)}=38008−(38000−0)
=8
を算出する。周波数比検出部2はこの値を新たな累積誤差Δ(1)として記憶する。さらに周波数比検出部2はその累積誤差Δ(1)と実測周波数g(1)とを用いて予測周波数f(1)を算出する。今、k=0.5なので[1]式より周波数比検出部2は、
f(1)={g(1)+0.5・Δ(1)}=38008+4
=38012
を算出する。周波数比検出部2はこの“38012”を新たな予測周波数f(1)として記憶する。
g(2)=38012
である。ここで周波数比検出部2はi=1で記憶した予測周波数f(1)と累積誤差Δ(1)よりi=2における累積誤差Δ(2)を算出する。[2]式より周波数比検出部2は、
Δ(2)=g(2)−{f(1)−Δ(1)}=38012−(38012−8)
=8
を算出する。ここでi=1の場合と同様に周波数比検出部2はこの値を新たな累積誤差Δ(2)として記憶する。更に周波数比検出部2は、その累積誤差Δ(2)と実測周波数g(2)を用いて予測周波数f(2)を算出する。やはり、k=0.5なので[1]式より、
f(2)={g(2)+0.5・Δ(2)}=38012+4
=38016
となる。同様の動作を終了信号(例えば、電源断を示す信号)を受信するまで実行する。周波数比検出部2は、iの値をインクリメントしながら、図3に示すフローチャートの動作を繰り返すことで、予測周波数f(i)を一定期間毎に算出する。
今回計測された実測周波数g(i+1)から新たな累積誤差Δ(i+1)を算出する場合、新たな累積誤差Δ(i+1)は、今回計測された実測周波数g(i+1)と前期間において予測された予測周波数f(i)と前期間に算出された累積誤差Δ(i)とに基づいて算出される。前期間において予測された予測周波数f(i)が、更にその前の期間に予測された予測周波数f(i−1)よりも実測周波数g(i+1)に近づいているならば、新たな累積誤差Δ(i+1)は前回の累積誤差Δ(i)よりも絶対値が小さくなる。その新たな累積誤差Δ(i+1)に基づいて新たな予測周波数f(i+1)が算出されるため、iの値をインクリメントしながら予測周波数を算出することで、実測周波数が緩やかに変動する場合に精度の高い予測周波数の算出が可能になる。
実測周波数s203としてfs変換演算部1に出力する。カウンタ216は出力側クロック信号clk2であるs219の立ち上がりエッジに同期して値を1ずつインクリメントするカウンタである。比較回路213から出力される信号s216がアクティブになった時に、値を1に戻す。
インバータ304は信号の値を反転するインバータである。周波数比検出部2から出力されたdisableフラグs304が入力され、そのdisableフラグが反転された信号であるs304を出力する。
加算器306は2つの入力信号の値を加算する加算器である。加算器306はRAM301からの出力信号s308のMSB部分の信号、つまり、RAMを通ってきたholdフラグである信号s311が反転された信号s313と、レジスタ305の出力s310を加算し、信号s312を出力する。
インバータ307は信号の値を反転するインバータである。RAMを通ってきたholdフラグである信号s311を反転した信号s313を出力する。
レジスタ104出力s107<レジスタ105出力s106
という関係が成り立つ(図10(e)、図10(f))。ここでANDゲート115から出力されるholdフラグs104がアクティブになる(図10(g))。
レジスタ104出力s107<レジスタ105出力s106
という関係が成り立つ(図10(e)、図10(f))。したがってこのときにANDゲート115から出力されるholdフラグs104がアクティブになる(図10(g))。
2…周波数比検出部
3…FIFO
4…オーバーサンプリング回路
5…ダウンサンプリング回路
6…DSP
clk1、clk3…入力側クロック信号
clk2、clk4…出力側クロック信号
101…レジスタ
102、103…コンパレータ
104、105…レジスタ
106、107…加算器
108、109…セレクタ
110、111…レジスタ
112、113…コンパレータ
114、115…ANDゲート
201…レジスタ
202…加算器
203…乗算実行回路
204…レジスタ
205、206…加算器
207、…レジスタ
208…カウンタ
209〜211…レジスタ
212…クロック同期回路
213…比較器
214、215…レジスタ
216…カウンタ
301…RAM
302…レジスタ
303…加算器
304…インバータ
305…レジスタ
306…加算器
307…インバータ
Claims (16)
- 第1のサンプリングレートによりサンプリングされた第1データを第2のサンプリングレートによりサンプリングされた第2データに変換するサンプリングレート変換装置において、
第1クロック信号に応答して、第1データを格納し、第2クロック信号に応答して、前記第1データを第2データとして出力するFIFOと、前記FIFOは、直前に書込まれた前記第1データを前記第1データに更新するべきか否かを示すライト制御信号に基づいて前記第1データを格納し、読み出された第2データが次回期間にも読み出されるべきか否かを示すリード制御信号に基づいて読み出された第2データを出力し、
現在期間に対する第2現在クロック周波数値と現在予測クロック周波数値とから前記ライト制御信号と前記リード制御信号を生成して前記FIFOに出力する演算部と
を具備し、
前記第2現在クロック周波数値は、前記現在期間における前記第2クロック信号の周波数の計測値であり、
前記現在予測クロック周波数値は、現在期間における前記第1クロック信号の周波数の計測値と、現在期間の一つ前の期間の値である前回予測クロック周波数値に基づいて予測される前記第1クロック信号の周波数の予測値を表す
サンプリングレート変換装置。 - 第1のサンプリングレートによりサンプリングされた第1データを第2のサンプリングレートによりサンプリングされた第2データに変換するサンプリングレート変換装置において、
第1クロック信号に応答して、第1データを格納し、
第2クロック信号に応答して、前記第1データを第2データとして出力するFIFOと、前記FIFOは、直前に書込まれた前記第1データを前記第1データに更新するべきか否かを示すライト制御信号に基づいて前記第1データを格納し、読み出された第2データが次回期間にも読み出されるべきか否かを示すリード制御信号に基づいて読み出された第2データを出力し、
前記第1クロック信号を現在期間において計測して第1現在クロック周波数値を生成し、前記第1現在クロック周波数値と前回予測クロック周波数値から現在予測クロック周波数値を生成し、前記現在予測クロック周波数値を次回期間において前記前回予測クロック周波数値として使用する周波数検出部と、
前記第2クロック信号を前記現在期間において計測することによって生成された第2現在クロック周波数値と、前記現在予測クロック周波数値とから前記ライト制御信号と前記リード制御信号を生成して前記FIFOに出力する演算部
を具備する、
サンプリングレート変換装置。 - 請求項1または2に記載のサンプリングレート変換装置において、
第1現在クロック周波数値は、前記第1クロック信号に変えて前記第2クロック信号を前記現在期間において計測することによって生成され、前記第1現在クロック周波数値と前回予測クロック周波数値から現在予測クロック周波数値を生成し、前記現在予測クロック周波数値を次回期間において前記前回予測クロック周波数値とし、
前記演算部は、前記第2クロック信号に変えて前記第1クロック信号を前記現在期間において計測することによって生成された第2現在クロック周波数値と、前記現在予測クロック周波数値とから前記ライト制御信号と前記リード制御信号を生成して前記FIFOに出力する
サンプリングレート変換装置。 - 請求項1乃至3の何れか1項に記載のサンプリングレート変換装置において、
前記FIFOは、ライトポインタとリードポインタを有し、
前記第1データが前記ライトポインタにより指定された領域に格納されたとき、前記ライトポインタはインクリメントされ、前記第2データが前記リードポインタにより指定された領域から読み出されたとき、前記リードポインタはインクリメントされ、
前記ライト制御信号は、前記ライトポインタのインクリメントの禁止を制御し、
前記リード制御信号は、前記リードポインタのインクリメントの禁止を制御する
サンプリングレート変換装置。 - 請求項2に記載のサンプリングレート変換装置において、
前記周波数検出部は、前記前回予測クロック周波数値と前記第1現在クロック周波数値との差と、前回予測クロック周波数値と第一現在クロック周波数値との差を過去から継続的に前回期間までにわたり累積した前回累積誤差とに基づいて、現在までの累積誤差である現在累積誤差を決定する
サンプリングレート変換装置。 - 請求項5に記載のサンプリングレート変換装置において、
前記周波数検出部は、前記現在期間において、前記前回累積誤差を前記現在累積誤差に更新し、
前記現在累積誤差は次回期間において前記前回累積誤差として使用される
サンプリングレート変換装置。 - 請求項5または6に記載のサンプリングレート変換装置において、
前記周波数検出部は、前記第1現在クロック周波数値と前記現在累積誤差をk倍(0<k≦1)した値とに基づいて前記現在予測クロック周波数値を決定する
サンプリングレート変換装置。 - 請求項7に記載のサンプリングレート変換装置において、
前記kは、前記現在予測クロック周波数値が前記第1現在クロック周波数値に近づく速度を制御するためのパラメータであり、
前記周波数検出部は、前記第1クロック信号のクロック周波数の変動の度合いに基づいて前記kの値を決定する
サンプリングレート変換装置。 - 第1のサンプリングレートによりサンプリングされた第1データを第2のサンプリングレートによりサンプリングされた第2データに変換するサンプリングレート変換方法において、
第1クロック信号に応答して、第1データを格納するステップと、
第2クロック信号に応答して、前記第1データを第2データとして出力するステップと、
直前に書込まれた前記第1データを前記第1データに更新するべきか否かを示すライト制御信号に基づいて前記第1データを格納するステップと、
読み出された第2データが次回期間にも読み出されるべきか否かを示すリード制御信号に基づいて第2データを読み出すステップと、
現在期間に対する前記第2クロック信号の周波数の計測値である第2現在クロック周波数値と、現在期間に対する前記第1クロック信号の周波数の計測値と、現在期間の一つ前の期間の値である前回予測クロック周波数値とに基づいて予測される前記第1クロック信号の周波数の予測値を表す現在予測クロック周波数値とから前記ライト制御信号と前記リード制御信号を生成して出力するステップ
を具備するサンプリングレート変換方法。 - 第1のサンプリングレートによりサンプリングされた第1データを第2のサンプリングレートによりサンプリングされた第2データに変換するサンプリングレート変換方法において、
第1クロック信号に応答して、第1データを格納するステップと、
第2クロック信号に応答して、前記第1データを第2データとして出力するステップと、直前に書込まれた前記第1データを前記第1データに更新するべきか否かを示すライト制御信号に基づいて前記第1データを格納するステップと、
読み出された第2データが次回期間にも読み出されるべきか否かを示すリード制御信号に基づいて読み出された第2データを出力するステップと、
前記第1クロック信号を現在期間において計測して第1現在クロック周波数値を生成するステップと、
前記第1現在クロック周波数値と前回予測クロック周波数値から現在予測クロック周波数値を生成するステップと、
前記現在予測クロック周波数値を次回期間において前記前回予測クロック周波数値として使用するステップと、
前記第2クロック信号を前記現在期間において計測することによって生成された第2現在クロック周波数値と、前記現在予測クロック周波数値とから前記ライト制御信号と前記リード制御信号を生成するステップ
を具備するサンプリングレート変換方法。 - 請求項9または10に記載のサンプリングレート変換方法において、
前記第1クロック信号に変えて前記第2クロック信号を前記現在期間において計測して第1現在クロック周波数値を生成するステップと、
前記第1現在クロック周波数値と前回予測クロック周波数値から現在予測クロック周波数値を生成するステップと、
前記現在予測クロック周波数値を次回期間において前記前回予測クロック周波数値とするステップと、
前記第2クロック信号に変えて前記第1クロック信号を前記現在期間において計測することによって生成された第2現在クロック周波数値と、前記現在予測クロック周波数値とから前記ライト制御信号と前記リード制御信号を生成して出力するステップ
を具備するサンプリングレート変換方法。 - 請求項9乃至11の何れか1項に記載のサンプリングレート変換方法において、
前記第1データがライトポインタにより指定された領域に格納されたとき、前記ライトポインタがインクリメントされるステップと、
前記第2データがリードポインタにより指定された領域から読み出されたとき、前記リードポインタがインクリメントされるステップと、
前記ライト制御信号により、前記ライトポインタのインクリメントの禁止を制御するステップと、
前記リード制御信号により、前記リードポインタのインクリメントの禁止を制御するステップ
を具備するサンプリングレート変換方法。 - 請求9乃至12の何れか1項に記載のサンプリングレート変換方法において、
前記前回予測クロック周波数値と前記第1現在クロック周波数値との差と、前回予測クロック周波数値と第一現在クロック周波数値との差を過去から継続的に前回期間までにわたり累積した前回累積誤差とに基づいて現在までの累積誤差である現在累積誤差を決定するステップ
を具備するサンプリングレート変換方法。 - 請求項13に記載のサンプリングレート変換方法において、
前記現在期間において、前記前回累積誤差を前記現在累積誤差に更新するステップと、
前記現在累積誤差は次回期間において前記前回累積誤差として使用されるステップ
を具備するサンプリングレート変換方法。 - 請求項13または14に記載のサンプリングレート変換方法において、
前記第1現在クロック周波数値と前記現在累積誤差をk倍(0<k≦1)した値とに基づいて前記現在予測クロック周波数値を決定する
サンプリングレート変換方法。 - 請求項15に記載のサンプリングレート変換方法において、
前記kは、前記現在予測クロック周波数値が前記第1現在クロック周波数値に近づく速度を制御するためのパラメータであり、
第1クロック信号のクロック周波数の変動の度合いに基づいて決定される
サンプリングレート変換方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020496A JP4548767B2 (ja) | 2004-01-28 | 2004-01-28 | サンプリングレート変換装置及びサンプリングレート変換方法 |
US11/041,239 US7602875B2 (en) | 2004-01-28 | 2005-01-25 | Sampling rate conversion method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020496A JP4548767B2 (ja) | 2004-01-28 | 2004-01-28 | サンプリングレート変換装置及びサンプリングレート変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217664A JP2005217664A (ja) | 2005-08-11 |
JP4548767B2 true JP4548767B2 (ja) | 2010-09-22 |
Family
ID=34792615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020496A Expired - Fee Related JP4548767B2 (ja) | 2004-01-28 | 2004-01-28 | サンプリングレート変換装置及びサンプリングレート変換方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7602875B2 (ja) |
JP (1) | JP4548767B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7061409B1 (en) * | 2005-02-07 | 2006-06-13 | Nokia Corporation | Techniques for sample rate conversion |
JP4669039B2 (ja) * | 2006-02-24 | 2011-04-13 | 富士通株式会社 | データ受信装置及びデータ伝送システム |
JP2009504107A (ja) * | 2006-08-15 | 2009-01-29 | イーエスエス テクノロジー, インク. | 非同期サンプルレートコンバータ |
JP4643551B2 (ja) * | 2006-12-20 | 2011-03-02 | 富士通株式会社 | 周波数自動監視回路、電子装置、周波数自動監視方法および周波数自動監視プログラム |
US8730079B2 (en) | 2010-01-15 | 2014-05-20 | St-Ericsson Sa | Sampling rate converter data flow control mechanism |
JP2012049954A (ja) * | 2010-08-30 | 2012-03-08 | Yamaha Corp | サンプリング周波数変換装置 |
US20130066451A1 (en) * | 2011-09-14 | 2013-03-14 | Aravind Na Ganesan | System and method for mitigating frequency mismatch in a receiver system |
US9621336B1 (en) | 2013-03-13 | 2017-04-11 | Avnera Corporation | SPDIF clock and data recovery with sample rate converter |
US8848849B1 (en) | 2013-03-13 | 2014-09-30 | Avnera Corporation | SPDIF clock and data recovery with sample rate converter |
US10247621B1 (en) | 2015-09-13 | 2019-04-02 | Sitime Corporation | High resolution temperature sensor |
CN113439159A (zh) * | 2018-12-21 | 2021-09-24 | 维斯塔斯风力系统集团公司 | 基于优化和非优化控制器例程的风力涡轮机控制 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910001743B1 (ko) * | 1986-11-28 | 1991-03-22 | 미쓰비시덴기 가부시기가이샤 | 데이타 멀티 플렉스 전송 장치 |
JP2600496B2 (ja) * | 1990-12-20 | 1997-04-16 | 日本電気株式会社 | セル位相乗換回路 |
JP3289462B2 (ja) * | 1994-01-28 | 2002-06-04 | ソニー株式会社 | 標本化周波数変換装置 |
EP0768660B1 (en) * | 1995-03-08 | 2004-01-07 | Matsushita Electric Industrial Co., Ltd. | Device and method for reproducing data from disk, method for controlling rotation of disk, and reproduction clock generating device |
JPH098781A (ja) * | 1995-06-26 | 1997-01-10 | Oki Electric Ind Co Ltd | 伝送速度変換装置 |
JP3470561B2 (ja) * | 1997-07-31 | 2003-11-25 | ヤマハ株式会社 | 非同期信号入力装置およびサンプリング周波数変換装置 |
JPH11112440A (ja) * | 1997-10-07 | 1999-04-23 | Matsushita Electric Ind Co Ltd | サンプリングレートコンバータ |
-
2004
- 2004-01-28 JP JP2004020496A patent/JP4548767B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-25 US US11/041,239 patent/US7602875B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20050163276A1 (en) | 2005-07-28 |
JP2005217664A (ja) | 2005-08-11 |
US7602875B2 (en) | 2009-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602875B2 (en) | Sampling rate conversion method and apparatus | |
CN100504806C (zh) | 用于具有不同处理器频率的自适应跟踪的方法及设备 | |
US5297275A (en) | Personal computer system variable resolution timers | |
CN102084318B (zh) | 功率管理器和用于管理功率的方法 | |
EP2313827B1 (en) | Method and system for measuring task load | |
JP2007047160A (ja) | 調節可能な時間アキュムレータ | |
US6092126A (en) | Asynchronous sample rate tracker with multiple tracking modes | |
JP4661284B2 (ja) | 伝送制御装置 | |
US8569911B2 (en) | Method and system for power management | |
CN111443641A (zh) | 采样率校正方法、系统、设备及存储介质 | |
US11907143B2 (en) | Method and device for timestamping and synchronization with high-accuracy timestamps in low-power sensor systems | |
US11474803B2 (en) | Method and system for dynamic upgrade predictions for a multi-component product | |
JP6977597B2 (ja) | 記録装置及び記録方法 | |
JP2003091923A (ja) | 再標本化アドレスジェネレータ回路 | |
Bencina | PortAudio and media synchronisation-it’s all in the timing | |
JP2000074962A (ja) | 周期計測装置および周期計測方法、並びに記録媒体 | |
JP3561939B2 (ja) | 波形メモリ音源 | |
JP4063286B2 (ja) | 音源装置 | |
JPH11112440A (ja) | サンプリングレートコンバータ | |
JP2006050384A (ja) | サンプルレート変換装置 | |
JPH06317603A (ja) | 周波数変換装置 | |
CN116263865A (zh) | 信号平均值计算装置及其方法 | |
KR100459854B1 (ko) | 씨피유의 연산 처리 방법 | |
Ranganathan | Fay Chang Keith Farkas | |
JPH06332525A (ja) | プロセス制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100702 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100702 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |