JP4525710B2 - 送電制御装置、送電装置、電子機器及び無接点電力伝送システム - Google Patents

Description

本発明は、送電制御装置、送電装置、電子機器及び無接点電力伝送システムに関する。

近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送（非接触電力伝送）が脚光を浴びている、この無接点電力伝送の適用例として、携帯電話機や家庭用機器（例えば電話機の子機）の充電などが提案されている。

無接点電力伝送の従来技術として特許文献１がある。この特許文献１では、送電装置（１次側）が、１次コイルの誘起電圧信号のピーク値を監視して、所定のしきい値電圧と比較することで、受電側の負荷状態を検出し、金属異物検出を実現している。

しかしながら、この特許文献１の従来技術では、コイルの駆動周波数は常に一定であり、駆動周波数を変更することはなかった。このため、異物検出の精度を今ひとつ向上できないという課題があった。
特開２００６−６０９０９号公報

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、異物検出の精度を向上できる送電制御装置、送電装置、電子機器及び無接点電力伝送システムを提供することにある。

本発明は、１次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムの前記送電装置に設けられる送電制御装置であって、前記１次コイルの駆動周波数を規定する駆動クロックを生成して出力する駆動クロック生成回路と、前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、前記１次コイルの誘起電圧信号の波形変化を検出する波形検出回路と、前記波形検出回路での検出結果に基づいて、異物検出を行う制御回路とを含み、前記駆動クロック生成回路は、異物検出時には、通常送電用周波数とは異なる周波数である異物検出用周波数に設定された前記駆動クロックを出力する送電制御装置に関係する。

本発明によれば、駆動クロック生成回路は、駆動周波数を規定する駆動クロックを生成して出力し、ドライバ制御回路は、この駆動クロックに基づいてドライバ制御信号を生成して、送電ドライバに対して出力する。そして、この場合に本発明では、異物検出時には、通常送電用周波数とは異なる異物検出用周波数に設定された駆動クロックが出力される。そして、このように、駆動クロックが異物検出用周波数に設定された状態で、波形検出回路が、１次コイルの誘起電圧信号の波形変化を検出し、制御回路が、その検出結果に基づいて異物検出を行う。このようにすれば、通常送電時とは異なる駆動周波数で異物検出が行われるようになり、異物検出精度を向上できる。

また本発明では、前記駆動クロック生成回路は、異物検出時には、前記通常送電用周波数とコイル共振周波数との間の周波数である異物検出用周波数に設定された前記駆動クロックを出力してもよい。

このようにすれば、異物検出時には、通常送電時に比べて、駆動周波数がコイル共振周波数に近づくようになる。これにより、誘起電圧信号の波形が歪み、少ない負荷変動で波形を大きく変動させることが可能になり、異物検出精度を向上できる。

また本発明では、前記波形検出回路は、誘起電圧信号のパルス幅情報を検出するパルス幅検出回路を含み、前記制御回路は、前記パルス幅情報に基づいて、異物検出を行ってもよい。

このようにすれば、電圧、電流を個別に検出し、その位相差で判定する手法を採用しなくても、簡素な構成で安定した異物検出を実現できるようになる。

また本発明では、前記波形検出回路は、前記１次コイルの第１の誘起電圧信号が低電位電源側から変化して第１のしきい値電圧を上回るタイミングを第１のタイミングとした場合に、前記駆動クロックの第１のエッジタイミングと前記第１のタイミングとの間の期間である第１のパルス幅期間を計測して、第１のパルス幅情報を検出する第１のパルス幅検出回路を含み、前記制御回路は、前記第１のパルス幅情報に基づいて、異物検出を行ってもよい。

本発明によれば、駆動クロックの第１のエッジタイミング（例えば立ち下がりエッジ又は立ち上がりエッジのタイミング）と第１のタイミングとの間の期間である第１のパルス幅期間が計測されて、第１のパルス幅情報として検出される。そして、検出された第１のパルス幅情報に基づいて、異物検出が行われる。このようにすれば、電圧、電流を個別に検出し、その位相差で判定する手法を採用しなくても、安定した異物検出を実現できる。また本発明では、第１のタイミングは、第１の誘起電圧信号が低電位電源側から変化して第１のしきい値電圧を上回るタイミングとなっているため、電源電圧等が変動した場合にも、バラツキの少ないパルス幅検出を実現できる。

また本発明では、前記波形検出回路は、前記第１の誘起電圧信号を波形整形して、第１の波形整形信号を出力する第１の波形整形回路を含み、前記第１のパルス幅検出回路は、前記第１の波形整形信号と前記駆動クロックに基づいて、前記第１のパルス幅期間を計測してもよい。

このようにすれば、第１の波形整形回路により波形整形された信号と駆動クロックを用いて、第１のパルス幅期間をデジタル処理により計測することが可能になる。

また本発明では、前記第１のパルス幅検出回路は、前記第１のパルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記第１のパルス幅期間の長さを計測する第１のカウンタを含んでもよい。

このようにすれば、第１のパルス幅期間を、第１のカウンタを用いてデジタル処理により正確に計測できるようになる。

また本発明では、前記第１のパルス幅検出回路は、前記第１の波形整形信号と前記駆動クロックを受け、前記第１のパルス幅期間においてアクティブになる第１のイネーブル信号を生成する第１のイネーブル信号生成回路を含み、前記第１のカウンタは、前記第１のイネーブル信号がアクティブである場合に、カウント値のインクリメント又はデクリメントを行ってもよい。

このようにすれば、第１のイネーブル信号の生成だけで、パルス幅期間をカウントするためのカウント処理を制御できるようになり、処理を簡素化できる。

また本発明では、前記第１のイネーブル信号生成回路は、そのクロック端子に前記駆動クロックが入力され、そのデータ端子に高電位電源電圧又は低電位電源電圧が入力され、そのリセット端子又はセット端子に前記第１の波形整形信号が入力される第１のフリップフロップ回路を含んでもよい。

このようにすれば、第１のフリップフロップ回路を設けるだけという簡素な構成でイネーブル信号の生成を実現できる。

また本発明では、前記制御回路は、前記第１のパルス幅情報に基づいて、通常送電開始前の異物検出である１次異物検出を行ってもよい。

このようにすれば、通常送電開始前の例えば無負荷状態において１次異物検出を実現できる。

また本発明では、前記波形検出回路は、前記１次コイルの第２の誘起電圧信号が高電位電源側から変化して第２のしきい値電圧を下回るタイミングを第２のタイミングとした場合に、前記駆動クロックの第２のエッジタイミングと前記第２のタイミングとの間の期間である第２のパルス幅期間を計測して、第２のパルス幅情報を検出する第２のパルス幅検出回路を含み、前記制御回路は、前記第２のパルス幅情報に基づいて、通常送電開始後の異物検出である２次異物検出を行ってもよい。

このようにすれば、通常送電開始前と通常送電開始後とで、異なる基準で異物を検出できるようになり、異物検出の精度、安定性を向上できる。

また本発明では、前記波形検出回路は、前記第２の誘起電圧信号を波形整形して、第２の波形整形信号を出力する第２の波形整形回路を含み、前記第２のパルス幅検出回路は、前記第２の波形整形信号と前記駆動クロックに基づいて、前記第２のパルス幅期間を計測してもよい。

このようにすれば、第２の波形整形回路により波形整形された信号と駆動クロックに基を用いて、第２のパルス幅期間をデジタル処理により計測することが可能になる。

また本発明では、前記第２のパルス幅検出回路は、前記第２のパルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記第２のパルス幅期間の長さを計測する第２のカウンタを含んでもよい。

このようにすれば、第２のパルス幅期間を、第２のカウンタを用いてデジタル的に正確に計測できるようになる。

また本発明では、前記波形検出回路は、前記第１の誘起電圧信号を波形整形して、第１の波形整形信号を前記第１のパルス幅検出回路に出力する第１の波形整形回路を含み、前記第２の波形整形回路は、前記第１の誘起電圧信号とは異なる前記第２の誘起電圧信号を波形整形して、前記第２の波形整形信号を前記第２のパルス幅検出回路に出力してもよい。

このようにすれば、第１の波形整形回路及び第１のパルス幅検出回路を用いた第１方式と、第２の波形整形回路及び第２のパルス幅検出回路を用いた第２方式とで、信号状態が異なる第１、第２の誘起電圧信号を用いてパルス幅検出を実現できるようになり、パルス幅検出の精度、安定性を向上できる。

また本発明は、上記のいずれかに記載の送電制御装置と、交流電圧を生成して前記１次コイルに供給する送電部とを含む送電装置に関係する。

また本発明は、上記に記載の送電装置を含む電子機器に関係する。

また本発明は、送電装置と受電装置を含み、１次コイルと２次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、前記受電装置は、前記２次コイルの誘起電圧を直流電圧に変換する受電部を含み、前記送電装置は、前記１次コイルの駆動周波数を規定する駆動クロックを生成して出力する駆動クロック生成回路と、前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、前記１次コイルの誘起電圧信号の波形変化を検出する波形検出回路と、前記波形検出回路での検出結果に基づいて、異物検出を行う制御回路とを含み、前記駆動クロック生成回路は、異物検出時には、通常送電用周波数とは異なる周波数である異物検出用周波数に設定された前記駆動クロックを出力する無接点電力伝送システムに関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電子機器
図１（Ａ）に本実施形態の無接点電力伝送手法が適用される電子機器の例を示す。電子機器の１つである充電器５００（クレードル）は送電装置１０を有する。また電子機器の１つである携帯電話機５１０は受電装置４０を有する。また携帯電話機５１０は、ＬＣＤなどの表示部５１２、ボタン等で構成される操作部５１４、マイク５１６（音入力部）、スピーカ５１８（音出力部）、アンテナ５２０を有する。

充電器５００にはＡＣアダプタ５０２を介して電力が供給され、この電力が、無接点電力伝送により送電装置１０から受電装置４０に送電される。これにより、携帯電話機５１０のバッテリを充電したり、携帯電話機５１０内のデバイスを動作させることができる。

なお本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、電動自転車、或いはＩＣカードなどの種々の電子機器に適用できる。

図１（Ｂ）に模式的に示すように、送電装置１０から受電装置４０への電力伝送は、送電装置１０側に設けられた１次コイルＬ１（送電コイル）と、受電装置４０側に設けられた２次コイルＬ２（受電コイル）を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。

２．送電装置、受電装置
図２に本実施形態の送電装置１０、送電制御装置２０、受電装置４０、受電制御装置５０の構成例を示す。図１（Ａ）の充電器５００などの送電側の電子機器は、図２の送電装置１０を含む。また携帯電話機５１０などの受電側の電子機器は、受電装置４０と負荷９０（本負荷）を含むことができる。そして図２の構成により、例えば平面コイルである１次コイルＬ１と２次コイルＬ２を電磁的に結合させて送電装置１０から受電装置４０に対して電力を伝送し、受電装置４０の電圧出力ノードＮＢ７から負荷９０に対して電力（電圧ＶＯＵＴ）を供給する無接点電力伝送（非接触電力伝送）システムが実現される。

送電装置１０（送電モジュール、１次モジュール）は、１次コイルＬ１、送電部１２、波形モニタ回路１４、表示部１６、送電制御装置２０を含むことができる。なお送電装置１０や送電制御装置２０は図２の構成に限定されず、その構成要素の一部（例えば表示部、波形モニタ回路）を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

送電部１２は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、１次コイルＬ１に供給する。具体的には図３（Ａ）に示すように、例えばデータ「１」を受電装置４０に対して送信する場合には、周波数ｆ１の交流電圧を生成し、データ「０」を送信する場合には、周波数ｆ２の交流電圧を生成する。この送電部１２は、１次コイルＬ１の一端を駆動する第１の送電ドライバと、１次コイルＬ１の他端を駆動する第２の送電ドライバと、１次コイルＬ１と共に共振回路を構成する少なくとも１つのコンデンサを含むことができる。

そして送電部１２が含む第１、第２の送電ドライバの各々は、例えばパワーＭＯＳトランジスタにより構成されるインバータ回路（バッファ回路）であり、送電制御装置２０のドライバ制御回路２６により制御される。

１次コイルＬ１（送電側コイル）は、２次コイルＬ２（受電側コイル）と電磁結合して電力伝送用トランスを形成する。例えば電力伝送が必要なときには、図１（Ａ）、図１（Ｂ）に示すように、充電器５００の上に携帯電話機５１０を置き、１次コイルＬ１の磁束が２次コイルＬ２を通るような状態にする。一方、電力伝送が不要なときには、充電器５００と携帯電話機５１０を物理的に離して、１次コイルＬ１の磁束が２次コイルＬ２を通らないような状態にする。

波形モニタ回路１４（整流回路、波形整形回路）は、１次コイルＬ１のコイル端信号ＣＳＧに基づいて、波形モニタ用の誘起電圧信号ＰＨＩＮを生成する。例えば１次コイルＬ１の誘起電圧信号であるコイル端信号ＣＳＧは、送電制御装置２０のＩＣの最大定格電圧を超えてしまったり、負の電圧になったりする。波形モニタ回路１４は、このようなコイル端信号ＣＳＧを受け、送電制御装置２０の波形検出回路３０により波形検出が可能な信号である波形モニタ用の誘起電圧信号ＰＨＩＮを生成して、送電制御装置２０の例えば波形モニタ用端子に出力する。具体的には波形モニタ回路１４は、最大定格電圧を超えないように電圧をクランプするリミット動作を行ったり、負電圧が送電制御装置２０に印加されないように半波整流を行う。このために波形モニタ回路１４は、リミット動作や半波整流や電流制限のための必要な抵抗、ダイオードなどを含むことができる。例えばコイル端信号ＣＳＧを、複数の抵抗により構成される電圧分割回路により電圧分割したり、ダイオードにより半波整流して、誘起電圧信号ＰＨＩＮとして送電制御装置２０に出力する。

表示部１６は、無接点電力伝送システムの各種状態（電力伝送中、ＩＤ認証等）を、色や画像などを用いて表示するものであり、例えばＬＥＤやＬＣＤなどにより実現される。

送電制御装置２０は、送電装置１０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この送電制御装置２０は、制御回路２２（送電側）、発振回路２４、駆動クロック生成回路２５、ドライバ制御回路２６、波形検出回路３０を含むことができる。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの変形実施も可能である。

送電側の制御回路２２（制御部）は送電装置１０や送電制御装置２０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路２２は、電力伝送、負荷状態検出（データ検出、異物検出、取り去り検出等）、周波数変調などに必要な各種のシーケンス制御や判定処理を行う。

発振回路２４は例えば水晶発振回路により構成され、１次側のクロックを生成する。駆動クロック生成回路２５は、駆動周波数を規定する駆動クロックを生成する。そして、ドライバ制御回路２６は、この駆動クロックや制御回路２２からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部１２の第１、第２の送電ドライバに出力して、第１、第２の送電ドライバを制御する。

波形検出回路３０は、１次コイルＬ１の誘起電圧信号ＰＨＩＮの波形変化を検出する。例えば受電側（２次側）の負荷状態（負荷電流）が変化すると、誘起電圧信号ＰＨＩＮの波形が変化する。波形検出回路３０は、このような波形の変化を検出して、検出結果（検出結果情報）を制御回路２２に出力する。

具体的には波形検出回路３０は、例えば誘起電圧信号ＰＨＩＮを波形整形し、波形整形信号を生成する。例えば信号ＰＨＩＮが所与のしきい値電圧を超えた場合にアクティブ（例えばＨレベル）になる方形波（矩形波）の波形整形信号（パルス信号）を生成する。そして波形検出回路３０は、波形整形信号と駆動クロックに基づいて、波形整形信号のパルス幅情報（パルス幅期間）を検出する。具体的には、波形整形信号と、駆動クロック生成回路２５からの駆動クロックを受け、波形整形信号のパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮのパルス幅情報を検出する。

制御回路２２は、波形検出回路３０での検出結果に基づいて、受電側（受電装置４０側）の負荷状態（負荷変動、負荷の高低）を検出する。具体的には波形検出回路３０（パルス幅検出回路）で検出されたパルス幅情報に基づいて、受電側の負荷状態を検出し、例えばデータ（負荷）検出、異物（金属）検出、取り去り（着脱）検出などを行う。即ち、誘起電圧信号のパルス幅情報であるパルス幅期間は、受電側の負荷状態の変化に応じて変化する。制御回路２２は、このパルス幅期間（パルス幅期間の計測により得られたカウント値）に基づいて受電側の負荷変動を検知する。これにより、図３（Ｂ）のように受電装置４０の負荷変調部４６が負荷変調によりデータを送信した場合に、この送信データを検出することが可能になる。

受電装置４０（受電モジュール、２次モジュール）は、２次コイルＬ２、受電部４２、負荷変調部４６、給電制御部４８、受電制御装置５０を含むことができる。なお受電装置４０や受電制御装置５０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

受電部４２は、２次コイルＬ２の交流の誘起電圧を直流電圧に変換する。この変換は受電部４２が有する整流回路４３により行われる。この整流回路４３は、ダイオードＤＢ１〜ＤＢ４を含む。ダイオードＤＢ１は、２次コイルＬ２の一端のノードＮＢ１と直流電圧ＶＤＣの生成ノードＮＢ３との間に設けられ、ＤＢ２は、ノードＮＢ３と２次コイルＬ２の他端のノードＮＢ２との間に設けられ、ＤＢ３は、ノードＮＢ２とＶＳＳのノードＮＢ４との間に設けられ、ＤＢ４は、ノードＮＢ４とＮＢ１との間に設けられる。

受電部４２の抵抗ＲＢ１、ＲＢ２はノードＮＢ１とＮＢ４との間に設けられる。そしてノードＮＢ１、ＮＢ４間の電圧を抵抗ＲＢ１、ＲＢ２により分圧することで得られた信号ＣＣＭＰＩが、受電制御装置５０の周波数検出回路６０に入力される。

受電部４２のコンデンサＣＢ１及び抵抗ＲＢ４、ＲＢ５は、直流電圧ＶＤＣのノードＮＢ３とＶＳＳのノードＮＢ４との間に設けられる。そしてノードＮＢ３、ＮＢ４間の電圧を抵抗ＲＢ４、ＲＢ５により分圧することで得られた信号ＡＤＩＮが、受電制御装置５０の位置検出回路５６に入力される。

負荷変調部４６は負荷変調処理を行う。具体的には受電装置４０から送電装置１０に所望のデータを送信する場合に、送信データに応じて負荷変調部４６（２次側）での負荷を可変に変化させて、図３（Ｂ）に示すように１次コイルＬ１の誘起電圧の信号波形を変化させる。このために負荷変調部４６は、ノードＮＢ３、ＮＢ４の間に直列に設けられた抵抗ＲＢ３、トランジスタＴＢ３（Ｎ型のＣＭＯＳトランジスタ）を含む。このトランジスタＴＢ３は受電制御装置５０の制御回路５２からの信号Ｐ３Ｑによりオン・オフ制御される。そしてトランジスタＴＢ３をオン・オフ制御して負荷変調を行う際には、給電制御部４８のトランジスタＴＢ２はオフにされ、負荷９０が受電装置４０に電気的に接続されない状態になる。

例えば図３（Ｂ）のように、データ「０」を送信するために２次側を低負荷（インピーダンス大）にする場合には、信号Ｐ３ＱがＬレベルになってトランジスタＴＢ３がオフになる。これにより負荷変調部４６の負荷はほぼ無限大（無負荷）になる。一方、データ「１」を送信するために２次側を高負荷（インピーダンス小）にする場合には、信号Ｐ３ＱがＨレベルになってトランジスタＴＢ３がオンになる。これにより負荷変調部４６の負荷は、抵抗ＲＢ３（高負荷）になる。

給電制御部４８は負荷９０への電力の給電を制御する。レギュレータ４９は、整流回路４３での変換で得られた直流電圧ＶＤＣの電圧レベルを調整して、電源電圧ＶＤ５（例えば５Ｖ）を生成する。受電制御装置５０は、例えばこの電源電圧ＶＤ５が供給されて動作する。

トランジスタＴＢ２（Ｐ型のＣＭＯＳトランジスタ）は、受電制御装置５０の制御回路５２からの信号Ｐ１Ｑにより制御される。具体的にはトランジスタＴＢ２は、ＩＤ認証が完了（確立）して通常の電力伝送を行う場合にはオンになり、負荷変調の場合等にはオフになる。

受電制御装置５０は、受電装置４０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この受電制御装置５０は、２次コイルＬ２の誘起電圧から生成される電源電圧ＶＤ５により動作することができる。また受電制御装置５０は、制御回路５２（受電側）、位置検出回路５６、発振回路５８、周波数検出回路６０、満充電検出回路６２を含むことができる。

制御回路５２（制御部）は受電装置４０や受電制御装置５０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路５２は、ＩＤ認証、位置検出、周波数検出、負荷変調、或いは満充電検出などに必要な各種のシーケンス制御や判定処理を行う。

位置検出回路５６は、２次コイルＬ２の誘起電圧の波形に相当する信号ＡＤＩＮの波形を監視して、１次コイルＬ１と２次コイルＬ２の位置関係が適正であるかを判断する。具体的には信号ＡＤＩＮを、コンパレータで２値に変換又はＡ／Ｄ変換でレベル判定して、位置関係が適正であるか否かを判断する。

発振回路５８は、例えばＣＲ発振回路により構成され、２次側のクロックを生成する。周波数検出回路６０は、信号ＣＣＭＰＩの周波数（ｆ１、ｆ２）を検出して、図３（Ａ）に示すように、送電装置１０からの送信データが「１」なのか「０」なのかを判断する。

満充電検出回路６２（充電検出回路）は、負荷９０のバッテリ９４（２次電池）が、満充電状態（充電状態）になったか否かを検出する回路である。

負荷９０は、バッテリ９４の充電制御等を行う充電制御装置９２を含むことができる。この充電制御装置９２（充電制御ＩＣ）は集積回路装置などにより実現できる。なお、スマートバッテリのように、バッテリ９４自体に充電制御装置９２の機能を持たせてもよい。

次に、送電側と受電側の動作の概要について図４のフローチャートを用いて説明する。送電側は、電源投入されてパワーオンすると（ステップＳ１）、位置検出用の一時的な電力伝送を行う（ステップＳ２）。この電力伝送により、受電側の電源電圧が立ち上がり、受電制御装置５０のリセットが解除される（ステップＳ１１）。すると受電側は、信号Ｐ１ＱをＨレベルに設定する（ステップＳ１２）。これによりトランジスタＴＢ２がオフになり、負荷９０との間の電気的な接続が遮断される。

次に、受電側は、位置検出回路５６を用いて、１次コイルＬ１と２次コイルＬ２の位置関係が適正か否かを判断する（ステップＳ１３）。そして位置関係が適正である場合には、受電側はＩＤの認証処理を開始し、認証フレームを送電側に送信する（ステップＳ１４）。具体的には図３（Ｂ）で説明した負荷変調により認証フレームのデータを送信する。

送電側は、認証フレームを受信すると、ＩＤが一致するか否かなどの判断処理を行う（ステップＳ３）。そしてＩＤ認証を許諾する場合には、許諾フレームを受電側に送信する（ステップＳ４）。具体的には図３（Ａ）で説明した周波数変調によりデータを送信する。

受電側は、許諾フレームを受信し、その内容がＯＫである場合には、無接点電力伝送を開始するためのスタートフレームを送電側に送信する（ステップＳ１５、Ｓ１６）。一方、送電側は、スタートフレームを受信し、その内容がＯＫである場合には、通常の電力伝送を開始する（ステップＳ５、Ｓ６）。そして受電側は信号Ｐ１ＱをＬレベルに設定する（ステップＳ１７）。これによりトランジスタＴＢ２が共にオンになるため、負荷９０に対する電力伝送が可能になり、負荷への電力供給（ＶＯＵＴの出力）が開始する（ステップＳ１８）。

３．異物検出用周波数
図５に本実施形態の送電制御装置２０の構成例を示す。なお本実施形態の送電制御装置２０は図５の構成に限定されず、その構成要素の一部（例えば波形モニタ回路）を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

図５において駆動クロック生成回路２５は、１次コイルＬ１の駆動周波数を規定する駆動クロックＤＲＣＫを生成する。具体的には発振回路２４で生成された基準クロックＣＬＫを分周して駆動クロックＤＲＣＫを生成する。１次コイルＬ１には、この駆動クロックＤＲＣＫの駆動周波数の交流電圧が供給されることになる。

ドライバ制御回路２６は、駆動クロックＤＲＣＫに基づいてドライバ制御信号を生成し、１次コイルＬ１を駆動する送電部１２の送電ドライバ（第１、第２の送電ドライバ）に出力する。この場合、送電ドライバを構成するインバータ回路に貫通電流が流れないように、インバータ回路のＰ型トランジスタのゲートに入力される信号とＮ型トランジスタのゲートに入力される信号が、互いにノンオーバラップの信号になるようにドライバ制御信号を生成する。

波形検出回路３０は、１次コイルＬ１の誘起電圧信号ＰＨＩＮの波形変化を検出する。そして制御回路２２は、波形検出回路３０での検出結果に基づいて、異物検出を行う。

例えば波形検出回路３０は、誘起電圧信号ＰＨＩＮのパルス幅情報を検出する。そして制御回路２２は、検出されたパルス幅情報に基づいて異物検出を行う。具体的には波形検出回路３０は、後述する第１方式のパルス幅検出手法により、パルス幅情報を検出し、このパルス幅情報により異物検出が行われる。例えば駆動クロックのエッジタイミングから、誘起電圧信号ＰＨＩＮ（コイル端信号ＣＳＧ）が立ち上がって所与のしきい値電圧を上回るタイミングまでのパルス幅期間を計測することで、異物が検出される。

また波形検出回路３０が、後述する第２方式のパルス幅検出手法によりパルス幅情報を検出することで、異物を検出してもよい。例えば駆動クロックのエッジタイミングから、誘起電圧信号ＰＨＩＮ（コイル端信号ＣＳＧ）が立ち下がって所与のしきい値電圧を下回るタイミングまでのパルス幅期間を計測することで、異物を検出する。

また波形検出回路３０が、第１方式及び第２方式の両方のパルス幅検出を行うことで、異物を検出してもよい。例えば通常送電開始前は第１方式で１次異物検出を行い、通常送電開始後は第２方式で２次異物検出を行ってもよい。

また波形検出回路３０が、負荷による位相特性を判断する手法により、異物を検出してもよい。例えば電圧・電流位相差を検出して異物を検出してもよい。或いは、誘起電圧信号ＰＨＩＮのピーク値を監視して、ピーク値の変化を検出することで、異物を検出してもよい。

そして本実施形態では、このような異物検出時（異物検出期間、異物検出モード）に、駆動クロックＤＲＣＫ（駆動クロックと等価な信号を含む）を、通常送電用周波数Ｆ１とは異なる周波数である異物検出用周波数Ｆ２に設定する。具体的には、異物検出時（例えば１次異物検出時）に、制御回路２２が駆動クロック生成回路２５に対して駆動周波数の変更指示信号を出力する。すると駆動クロック生成回路２５は、異物検出時には、異物検出用周波数Ｆ２に設定された駆動クロックＤＲＣＫを生成して出力する。例えば基準クロックＣＬＫに対する分周比を変更することで、駆動周波数を通常送電用周波数Ｆ１から異物検出用周波数Ｆ２に変更して、周波数Ｆ２の駆動クロックＤＲＣＫをドライバ制御回路２６に出力する。そしてドライバ制御回路２６は、周波数Ｆ２のドライバ制御信号を生成して、送電ドライバを制御する。なお、この場合の異物検出用周波数Ｆ２は、例えば通常送電用周波数Ｆ１とコイル共振周波数Ｆ０の間の周波数に設定できる。

例えば図６（Ａ）に、受電側（２次側）の負荷が低い場合（負荷電流が小さい場合）のコイル端信号ＣＳＧの信号波形例を示し、図６（Ｂ）に、受電側の負荷が高い場合（負荷電流が大きい場合）のコイル端信号ＣＳＧの信号波形例を示す。図６（Ａ）、図６（Ｂ）に示すように、受電側の負荷が高くなるにつれて、コイル端信号ＣＳＧの波形が歪む。

具体的には、後述するように、図６（Ａ）の低負荷時には、駆動波形（ＤＲＣＫの波形）である方形波の方が、コイル共振波形である正弦波よりも支配的になる。一方、図６（Ｂ）のように高負荷になると、共振波形である正弦波の方が、駆動波形である方形波よりも支配的になって、波形が歪む。

そして後述する第１方式のパルス幅検出手法では、図６（Ｂ）に示すように、コイル端信号ＣＳＧの立ち上がりの際のパルス幅期間ＸＴＰＷ１を検出して、異物挿入に伴う負荷変動を検出する。また第２方式のパルス幅検出手法では、コイル端信号ＣＳＧの立ち下がりの際のパルス幅期間ＸＴＰＷ２を検出して、異物挿入に伴う負荷変動を検出する。即ち図６（Ｂ）では、コイル端信号ＣＳＧが、方形波が支配的な信号波形から正弦波が支配的な信号波形に変化するのを検出することで、異物挿入に伴う負荷変動を検出している。

そして本実施形態では、このような異物検出の際に、図６（Ｃ）に示すように駆動周波数を、通常送電用周波数Ｆ１とは異なる異物検出用周波数Ｆ２に設定している。具体的には、通常送電用周波数Ｆ１とコイル共振周波数Ｆ０（コイル等により構成される共振回路の共振周波数）の間の周波数Ｆ２に設定している。

このように、異物検出時には、駆動周波数をＦ１からＦ２に変更して、コイル共振周波数Ｆ０に近づけることで、コイル端信号ＣＳＧ（誘起電圧信号）の波形の歪みを大きくすることが可能になる。

具体的には、後述の図９（Ｃ）で説明されるように、駆動周波数が共振周波数に近づくと、共振波形である正弦波の方が支配的になってくる。従って、駆動周波数を、共振周波数Ｆ０に近い異物検出用周波数Ｆ２に設定することで、通常送電用周波数Ｆ１に設定する場合に比べて、正弦波が支配的になり、より波形が歪むようになる。即ちパルス幅変動（位相変動）が生じやすい周波数帯域で、異物検出を行うことができる。この結果、異物検出の感度が高まり、異物検出の精度が向上する。即ち、少ない負荷変動で波形が大きく変動し、パルス幅期間ＸＴＰＷ１、ＸＴＰＷ２が大きく変動するようになるため、小さなサイズの金属異物等の検出も容易になる。

例えば電力伝送の効率や消費電流の観点から、通常送電時の駆動周波数Ｆ１は、共振周波数Ｆ０から離れた周波数に設定され、共振周波数Ｆ０に近い周波数Ｆ２は、通常送電時には使用しないのが一般的である。

しかしながら、通常送電開始前の異物検出時（１次異物検出）には、図２のトランジスタＴＢ２がオフにされ、負荷９０への電力送電が停止しているため、受電側はほぼ無負荷の状態になる。従って異物検出時には、電力伝送効率や消費電力については考慮する必要がなく、共振周波数Ｆ０に近い周波数に異物検出用周波数Ｆ２を設定しても問題はない。本実施形態では、このような観点から周波数Ｆ０とＦ１の間の周波数Ｆ２を設定している。

また、後述するように、第１方式のパルス幅検出手法は、第２方式に比べて、電源電圧変動等に対するパルス幅検出のバラツキは少ないが、負荷変動に対する感度が低いという問題点がある。この点、第１方式による異物検出時に、異物検出用周波数Ｆ２を共振周波数Ｆ０に近づければ、負荷変動に対する波形の歪みが大きくなるため、負荷変動に対する感度を向上できるという利点がある。

なお、前述のように波形検出回路３０としては、パルス幅検出手法以外にも、位相検出手法やピーク電圧検出手法などの種々の手法を採用できる。そして、このような手法を採用した場合には、その手法において最も適切な周波数に異物検出用周波数Ｆ２を設定すればよく、例えば異物検出用周波数Ｆ２を、通常送電用周波数Ｆ１よりも高い周波数に設定してもよい。

４．第１の変形例
図７に本実施形態の第１の変形例を示す。図７において、例えば１次コイルＬ１のインダクタンスや共振回路を構成するコンデンサの容量値がばらついたり、電源電圧が変動したり、１次コイルＬ１、２次コイルＬ２の距離や位置関係が変動すると、誘起電圧信号ＰＨＩＮ１のピーク電圧（振幅）も変動する。従って、信号ＰＨＩＮ１のピーク電圧を検出する手法だけでは、負荷変動の正確な検出を実現できないおそれがある。そこで図７では、誘起電圧信号ＰＨＩＮ１のパルス幅情報の検出を行うことで、異物挿入等に伴う負荷変動を検出している。

図７において波形検出回路３０は、１次コイルＬ１の第１の誘起電圧信号ＰＨＩＮ１の波形変化を検出する第１の波形検出回路３１を含む。そして第１の波形検出回路３１は、第１の波形整形回路３２と第１のパルス幅検出回路３３を含む。波形整形回路３２（パルス信号生成回路）は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ１を波形整形し、波形整形信号ＷＦＱ１を出力する。具体的には例えば信号ＰＨＩＮ１が所与のしきい値電圧を超えた場合にアクティブ（例えばＨレベル）になる方形波（矩形波）の波形整形信号ＷＦＱ１（パルス信号）を出力する。

パルス幅検出回路３３は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ１のパルス幅情報を検出する。具体的には、波形整形回路３２からの波形整形信号ＷＦＱ１と、駆動クロック生成回路２５からの駆動クロックＤＲＣＫ（ドライバ制御信号）を受け、波形整形信号ＷＦＱ１のパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮ１のパルス幅情報を検出する。

例えば誘起電圧信号ＰＨＩＮ１がＧＮＤ側（低電位電源側）から変化して第１のしきい値電圧ＶＴ１を上回るタイミングを第１のタイミングとしたとする。この場合にパルス幅検出回路３３は、駆動クロックＤＲＣＫの第１のエッジタイミング（例えば立ち下がりタイミング）と第１のタイミングとの間の期間である第１のパルス幅期間を計測して、第１のパルス幅情報を検出する。例えば駆動クロックＤＲＣＫの電圧変化により誘起された電圧信号ＰＨＩＮ１が、所与のしきい値電圧ＶＴ１以下になる第１のパルス幅期間を計測する。そして駆動クロックＤＲＣＫのパルス幅に対する波形整形信号ＷＦＱ１（誘起電圧信号）のパルス幅の大きさを計測する。この場合の第１のパルス幅期間の計測は例えば基準クロックＣＬＫを用いて行う。そしてパルス幅検出回路３３での計測結果のデータＰＷＱ１は、例えば図示されないラッチ回路にラッチされる。具体的にはパルス幅検出回路３３は、基準クロックＣＬＫによりカウント値のインクリメント（又はデクリメント）を行うカウンタを用いて、第１のパルス幅期間を計測し、その計測結果のデータＰＷＱ１がラッチ回路にラッチされる。

そして制御回路２２は、パルス幅検出回路３３で検出されたパルス幅情報に基づいて、受電側（２次側）の負荷状態（負荷変動、負荷の高低）を検出する。具体的には制御回路２２は、パルス幅検出回路３３で検出されたパルス幅情報に基づいて、異物検出（１次異物検出）を行う。或いは、受電装置４０が負荷変調により送信したデータの検出を行ってもよい。

図８（Ａ）〜図８（Ｃ）に駆動クロックＤＲＣＫ、コイル端信号ＣＳＧ、誘起電圧信号ＰＨＩＮ１、パルス信号ＰＬＳ１の信号波形の測定結果を示す。図８（Ａ）、図８（Ｂ）、図８（Ｃ）は、各々、低負荷（例えば２次側の負荷電流＝０ｍＡ）、中負荷（負荷電流＝７０ｍＡ）、高負荷（負荷電流＝１５０ｍＡ）の場合の信号波形（電圧波形）である。またパルス幅検出に使用されるパルス信号ＰＬＳ１は、誘起電圧信号ＰＨＩＮ１が第１のしきい値電圧ＶＴ１を上回る第１のタイミングＴＭ１でＨレベルになり、駆動クロックＤＲＣＫの立ち上がりエッジタイミングＴＲでＬレベルになる信号である。なお、パルス幅期間を計測するためのしきい値電圧ＶＴ１（例えばＮ型トランジスタのしきい値電圧）としては、負荷状態の検出精度が最適になる電圧を適宜選択設定すればよい。

図８（Ａ）〜図８（Ｃ）に示すように、パルス信号ＰＬＳ１のパルス幅期間ＸＴＰＷ１は、受電側の負荷が高くなるほど（負荷電流が大きくなるほど）、長くなる。従って、このパルス幅期間ＸＴＰＷ１を計測することで、受電側の負荷状態（負荷の高低）を検出できる。例えば、１次コイルＬ１上（Ｌ１とＬ２の間）に、金属等の異物が挿入されると、異物に対して１次側の電力が供給されてしまい、受電側の負荷状態が過負荷状態になる。このような場合にも、パルス幅期間ＸＴＰＷ１の長さを計測することで、この過負荷状態を検出することができ、いわゆる異物検出（１次異物検出）を実現できる。またパルス幅期間ＸＴＰＷ１を計測することで、受電装置４０の負荷変調部４６の負荷の高低を判断し、受電側からの送信データが「０」なのか「１」なのかを検出することも可能になる。

なお図８（Ａ）〜図８（Ｃ）では、タイミングＴＭ１から駆動クロックＤＲＣＫの立ち上がりエッジタイミングＴＲまでの期間をパルス幅期間ＸＴＰＷ１と規定している。即ちこの場合には第１の波形検出回路３１は、パルス信号ＰＬＳ１のパルス幅期間ＸＴＰＷ１を第１のパルス幅情報として検出することになる。しかしながら、後述の図１１に示すように駆動クロックＤＲＣＫの立ち下がりエッジタイミングＴＦからタイミングＴＭ１までの期間をパルス幅期間ＴＰＷ１と規定して、第１の波形検出回路３１がパルス幅期間ＴＰＷ１を第１のパルス幅情報として検出することが望ましい。このようにすれば、受電側の負荷が低いときに、ノイズ信号がパルス信号と見なされてパルス幅期間が計測されてしまう事態を防止できる。そしてこの場合には、受電側の負荷が高くなるほど、パルス幅期間ＴＰＷ１は短くなる。従って、パルス幅期間ＴＰＷ１（パルス幅カウント数）が所与の期間（所与のカウント数）よりも短くなった場合に、１次コイルＬ１上に異物が挿入されたと判断でき、異物検出を実現できる。

図９（Ａ）に無負荷時における１次側の等価回路を示し、図９（Ｂ）に有負荷時における等価回路を示す。図９（Ａ）に示すように無負荷時においては、キャパシタンスＣと、１次側の漏れインダクタンスＬｌ１及び結合インダクタンスＭにより直列共振回路が形成される。従って、図９（Ｃ）のＢ１に示すように、無負荷時のコイル共振特性はＱ値が高いシャープな特性になる。一方、有負荷の場合には２次側の漏れインダクタンスＬｌ２及び２次側の負荷のレジスタンスＲＬが加わる。従って図９（Ｃ）に示すように、有負荷の場合の共振周波数ｆｒ２、ｆｒ３は、無負荷の場合の共振周波数ｆｒ１に比べて大きくなる。またレジスタンスＲＬの影響により、有負荷時の共振特性はＱ値が低い緩やかな特性になる。更に低負荷（ＲＬ大）から高負荷（ＲＬ小）になるにつれて、共振周波数が高くなり、共振周波数がコイルの駆動周波数（ＤＲＣＫの周波数）に近づく。

このように共振周波数が駆動周波数に近づくと、共振波形である正弦波の部分が徐々に見えてくる。即ち図８（Ａ）のような低負荷時の電圧波形では、駆動波形である方形波の方が、共振波形である正弦波よりも支配的になっている。これに対して図８（Ｃ）のような高負荷時の電圧波形では、共振波形である正弦波の方が、駆動波形である方形波よりも支配的になる。この結果、高負荷になるほどパルス幅期間ＸＴＰＷ１は長くなる（ＴＰＷ１は短くなる）。従って、パルス幅期間ＸＴＰＷ１（ＴＰＷ１）を計測することで、簡素な構成で受電側の負荷の変動（高低）を判断できる。

例えば、金属異物の挿入等による受電側の負荷変動を、コイル端信号のピーク電圧の変化だけを検知して判別する手法が考えられる。しかしながら、この手法によると、負荷変動のみならず、１次コイルＬ１と２次コイルＬ２の距離や位置関係によってもピーク電圧が変化してしまう。従って、負荷変動検知のバラツキが大きくなってしまうという問題がある。

これに対して本実施形態のパルス幅検出手法では、ピーク電圧ではなく、受電側の負荷状態により変化するパルス幅期間をデジタル処理により計測することで、負荷変動を検知している。従って、バラツキの少ない負荷変動検知を実現できるという優位点がある。

また、受電側の負荷変動を、負荷による位相特性で判断する手法も考えられる。ここで負荷による位相特性とは、電圧・電流位相差のことを指すが、この手法では、回路構成が複雑になり、高コスト化を招くという問題がある。

これに対して本実施形態のパルス幅検出手法では、電圧波形を利用し、簡単な波形整形回路と計数回路（カウンタ）でデジタルデータとして処理できるため、回路構成を簡素化できるという利点がある。また、ピーク電圧を検知して負荷変動を検出する振幅検出手法との組み合わせの実現も容易であるという利点がある。

更に本実施形態のパルス幅検出手法では、図８（Ａ）〜図８（Ｃ）に示すように、誘起電圧信号ＰＨＩＮ１が０Ｖ（ＧＮＤ側）から変化してしきい値電圧ＶＴ１を上回るタイミングＴＭ１により規定されるパルス幅期間ＸＴＰＷ１を計測している。従って、しきい値電圧ＶＴ１を０Ｖの近くに設定することで、電源電圧変動やコイルの距離・位置関係の変動による悪影響を少なくでき、更にバラツキが少ない負荷変動検知を実現できる。

図１０に第１の変形例の送電制御装置２０及び波形モニタ回路１４の具体的な構成例を示す。波形モニタ回路１４は、リミッタ機能付きの第１の整流回路１７を含む。この整流回路１７は、１次コイルＬ１のコイル端信号ＣＳＧが生成されるコイル端ノードＮＡ２と、波形モニタ用の誘起電圧信号ＰＨＩＮ１が生成される第１のモニタノードＮＡ１１との間に設けられる電流制限抵抗ＲＡ１を有する。そして整流回路１７は、誘起電圧信号ＰＨＩＮ１をＶＤＤの電圧（高電位電源電圧）にクランプするリミッタ動作を行うと共に誘起電圧信号ＰＨＩＮ１に対する半波整流を行う。

このような電流制限抵抗ＲＡ１を設けることで、コイル端ノードＮＡ２からの過大な電流が送電制御装置２０のＩＣ端子に流れ込む事態が防止される。また整流回路１７が、誘起電圧信号ＰＨＩＮ１をＶＤＤの電圧にクランプすることで、最大定格電圧以上の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態が防止される。また整流回路１７が、半波整流を行うことで、負の電圧が送電制御装置２０のＩＣ端子に印加されてしまう事態が防止される。

具体的には整流回路１７は、モニタノードＮＡ１１とＶＤＤ（広義には高電位電源）ノードとの間に設けられ、モニタノードＮＡ１１からＶＤＤノードへと向かう方向を順方向とする第１のダイオードＤＡ１を含む。またモニタノードＮＡ１１とＧＮＤ（広義には低電位電源）ノードとの間に設けられ、ＧＮＤノードからモニタノードＮＡ１１へと向かう方向を順方向とする第２のダイオードＤＡ２を含む。ダイオードＤＡ１によりＶＤＤへのリミット動作が実現され、ダイオードＤＡ２により半波整流が実現される。

なお、ダイオードＤＡ１を設ける代わりに、ツェナーダイオードを設けてもよい。即ち、モニタノードＮＡ１１とＧＮＤ（低電位電源）ノードとの間に設けられ、ＧＮＤノードからモニタノードＮＡ１１へと向かう方向を順方向とするツェナーダイオードを設けてもよい。

波形整形回路３２（第１の波形整形回路）は、ＶＤＤ（高電位電源）とＧＮＤ（低電位電源）の間に直列に接続された抵抗ＲＣ１及びＮ型のトランジスタＴＣ１と、インバータ回路ＩＮＶＣ１を含む。トランジスタＴＣ１のゲートには、波形モニタ回路１４からの誘起電圧信号ＰＨＩＮ１が入力される。そして信号ＰＨＩＮ１がトランジスタＴＣ１のしきい値電圧よりも高くなると、ＴＣ１がオンになりノードＮＣ１の電圧がＬレベルになるため、波形整形信号ＷＦＱ１はＨレベルになる。一方、信号ＰＨＩＮ１がしきい値電圧よりも低くなると、波形整形信号ＷＦＱ１はＬレベルになる。

パルス幅検出回路３３は第１のカウンタ１２２を含む。このカウンタ１２２は、パルス幅期間においてカウント値のインクリメント（又はデクリメント）を行い、得られたカウント値に基づいてパルス幅期間（第１のパルス幅期間）の長さを計測する。この場合、カウンタ１２２は例えば基準クロックＣＬＫに基づいてカウント値のカウント処理を行う。

更に具体的には、パルス幅検出回路３３は第１のイネーブル信号生成回路１２０を含む。このイネーブル信号生成回路１２０は、第１の波形整形信号ＷＦＱ１と駆動クロックＤＲＣＫを受け、第１のパルス幅期間においてアクティブになる第１のイネーブル信号ＥＮＱ１を生成する。そしてカウンタ１２２は、イネーブル信号ＥＮＱ１がアクティブ（例えばＨレベル）である場合に、カウント値のインクリメント（又はデクリメント）を行う。

このイネーブル信号生成回路１２０は、そのクロック端子（反転クロック端子）に駆動クロックＤＲＣＫ（ＤＲＣＫと等価な信号を含む）が入力され、そのデータ端子にＶＤＤ（高電位電源）の電圧が入力され、そのリセット端子（非反転リセット端子）に波形整形信号ＷＦＱ１（ＷＦＱ１と等価な信号を含む）が入力されるフリップフロップ回路ＦＦＣ１により構成できる。このフリップフロップ回路ＦＦＣ１によれば、波形整形信号ＷＦＱ１がＬレベルになった後に、駆動クロックＤＲＣＫがＬレベルになると、その出力信号であるイネーブル信号ＥＮＱ１がＨレベル（アクティブ）になる。その後、波形整形信号ＷＦＱ１がＨレベルになると、フリップフロップ回路ＦＦＣ１はリセットされて、その出力信号であるイネーブル信号ＥＮＱ１がＬレベル（非アクティブ）になる。従って、カウンタ１２２は、イネーブル信号ＥＮＱ１がＨレベル（アクティブ）になる期間を基準クロックＣＬＫでカウントすることで、パルス幅期間を計測できる。

なおイネーブル信号生成回路１２０を、そのクロック端子に駆動クロックＤＲＣＫが入力され、そのデータ端子にＧＮＤ（低電位電源）が接続され、そのセット端子に波形整形信号ＷＦＱ１が入力されるフリップフロップ回路により構成してもよい。この場合には、フリップフロップ回路の出力信号の反転信号を、イネーブル信号ＥＮＱ１としてカウンタ１２２に入力すればよい。

カウント値保持回路１２４は、カウンタ１２２からのカウント値ＣＮＴ１（パルス幅情報）を保持する。そして保持されたカウント値のデータＬＴＱ１は出力回路１２６に出力される。

出力回路１２６（フィルタ回路、ノイズ除去回路）はカウント値保持回路１２４に保持されたカウント値のデータＬＴＱ１を受けて、データＰＷＱ１（第１のパルス幅情報）を出力する。この出力回路１２６は、例えばカウント値保持回路１２４に今回保持されたカウント値と前回に保持されたカウント値を比較し、大きい方のカウント値を出力する比較回路１３０を含むことができる。これにより出力回路１２６からは、最大値のカウント値が保持されて出力されるようになる。このようにすれば、雑音等によるパルス幅期間の変動を抑えることが可能になり、安定したパルス幅検出を実現できる。また振幅検出手法との組み合わせも容易化できる。

図１１に、図１０の回路の動作を説明するための信号波形例を示す。図１１のＤ１のタイミングで波形整形信号ＷＦＱ１がＬレベルになると、フリップフロップ回路ＦＦＣ１のリセットが解除される。そして駆動クロックＤＲＣＫの立ち下がりエッジタイミングＴＦでＶＤＤの電圧がフリップフロップ回路ＦＦＣ１に取り込まれ、これによりイネーブル信号ＥＮＱ１がＬレベルからＨレベルに変化する。この結果、カウンタ１２２がカウント処理を開始し、基準クロックＣＬＫを用いてパルス幅期間ＴＰＷ１を計測する。

次に第１のタイミングＴＭ１で波形整形信号ＷＦＱ１がＨレベルになると、フリップフロップ回路ＦＦＣ１がリセットされて、イネーブル信号ＥＮＱ１がＨレベルからＬレベルに変化する。これによりカウンタ１２２のカウント処理が終了する。そして、このカウント処理により得られたカウント値が、パルス幅期間ＴＰＷ１を表す計測結果になる。

なお図１１に示すように、パルス幅期間ＴＰＷ１とＸＴＰＷ１を足したものが、駆動クロックＤＲＣＫの半周期期間になる。そして図８（Ａ）〜図８（Ｃ）のパルス幅期間ＸＴＰＷ１は、受電側の負荷が高くなるほど長くなる。従って、図１１のパルス幅期間ＴＰＷ１については、受電側の負荷が高くなるほど短くなる。図８（Ａ）〜図８（Ｃ）のパルス幅期間ＸＴＰＷ１では、受電側の負荷が低い場合に、ノイズ信号とパルス信号の区別が難しくなるという問題があるが、図１１のパルス幅期間ＴＰＷ１では、このような問題を防止できる。

本実施形態のパルス幅検出手法の第１方式では、図１１のＤ３に示すように、コイル端信号ＣＳＧが０Ｖから変化して低電位側のしきい値電圧ＶＴＬを超えるタイミングＴＭ１に基づいて、パルス幅期間ＴＰＷ１を規定している。即ちパルス幅期間ＴＰＷ１は、駆動クロックＣＬＫの立ち下がりエッジタイミングＴＦとタイミングＴＭ１の間の期間であり、受電側の負荷変動によりタイミングＴＭ１が変化することで、パルス幅期間ＴＰＷ１が変化する。そして、タイミングＴＭ１を決めるしきい値電圧ＶＴＬは低い電圧であるため、電源電圧等が変動した場合にも、タイミングＴＭ１のバラツキは少ない。またコイルＬ１とＬ２の距離や位置関係が変動した場合にも、タイミングＴＭ１のバラツキは少ない。従って、本実施形態の第１方式によれば、電源電圧等の変動の悪影響が小さいパルス幅検出方式を実現できる。

なお図１０の整流回路１７では、後述する図１６に示す本実施形態の第２方式用の整流回路１８とは異なり、コイル端信号ＣＳＧを電圧分割することなく、誘起電圧信号ＰＨＩＮ１として波形整形回路３２に入力している。従って、図１１のしきい値電圧ＶＴＬは、図１０の波形整形回路３２のＮ型トランジスタＴＣ１のしきい値電圧とほぼ等しくなり、図８（Ａ）〜図８（Ｃ）のしきい値電圧ＶＴ１とほぼ等しくなる。

なお波形整形回路３２の構成は図１０の構成に限定されず、例えばコンパレータ等により構成してもよい。またイネーブル信号生成回路１２０の構成も図１０の構成に限定されず、例えばＮＯＲ回路やＮＡＮＤ回路などの論理回路により構成してもよい。また出力回路１２６の構成も図１０の構成に限定されず、例えば数のカウント値（例えば今回のカウント値と前回のカウント値）の平均値（移動平均）を求める平均化回路により構成してもよい。

５．第２の変形例
図１２に本実施形態の第２の変形例を示す。この第２の変形例では、波形検出回路３０が、図７、図１０で説明した第１の波形検出回路３１の他に、１次コイルＬ１の第２の誘起電圧信号ＰＨＩＮ２の波形変化を検出する第２の波形検出回路３４を含む。ここで、第１の波形検出回路３１は、図８（Ａ）〜図８（Ｃ）等で説明した第１方式のパルス幅検出を行う。一方、第２の波形検出回路３４は、後述の図１３（Ａ）〜図１３（Ｃ）で説明する第２方式のパルス幅検出を行う。

第２の波形検出回路３４は、第２の波形整形回路３５と第２のパルス幅検出回路３６を含む。波形整形回路３５は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ２を波形整形し、波形整形信号ＷＦＱ２を出力する。具体的には例えば信号ＰＨＩＮ２が所与のしきい値電圧を超えた場合にアクティブ（例えばＨレベル）になる方形波（矩形波）の波形整形信号ＷＦＱ２を出力する。

パルス幅検出回路３６は、１次コイルＬ１の誘起電圧信号ＰＨＩＮ２のパルス幅情報を検出する。具体的には、波形整形回路３５からの波形整形信号ＷＦＱ２と、駆動クロック生成回路２５からの駆動クロックＤＲＣＫを受け、波形整形信号ＷＦＱ２のパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮ２のパルス幅情報を検出する。

例えば誘起電圧信号ＰＨＩＮ２が高電位電源（ＶＤＤ）側から変化して第２のしきい値電圧ＶＴ２を下回るタイミングを第２のタイミングとしたとする。この場合にパルス幅検出回路３６は、駆動クロックＤＲＣＫの第２のエッジタイミング（例えば立ち上がりエッジタイミング）と第２のタイミングとの間の期間である第２のパルス幅期間を計測して、第２のパルス幅情報を検出する。例えば駆動クロックＤＲＣＫの電圧変化により誘起された電圧信号ＰＨＩＮ２が、所与のしきい値電圧ＶＴ２以上になる第２のパルス幅期間を計測する。そして駆動クロックＤＲＣＫのパルス幅に対する波形整形信号ＷＦＱ２（誘起電圧信号）のパルス幅の大きさを計測する。この場合のパルス幅期間の計測は例えば基準クロックＣＬＫを用いて行う。そしてパルス幅検出回路３６での計測結果のデータＰＷＱ２は、例えば図示されないラッチ回路にラッチされる。具体的にはパルス幅検出回路３６は、基準クロックＣＬＫによりカウント値のインクリメント（又はデクリメント）を行うカウンタを用いて、パルス幅期間を計測し、その計測結果のデータＰＷＱ２がラッチ回路にラッチされる。

そして制御回路２２は、パルス幅検出回路３６で検出されたパルス幅情報に基づいて、異物検出（２次異物検出）を行う。或いは、受電装置４０が負荷変調により送信したデータの検出を行う。

図１３（Ａ）〜図１３（Ｃ）に駆動クロックＤＲＣＫ、コイル端信号ＣＳＧ、誘起電圧信号ＰＨＩＮ２、パルス信号ＰＬＳ２の信号波形の測定結果を示す。図１３（Ａ）、図１３（Ｂ）、図１３（Ｃ）は、各々、低負荷、中負荷、高負荷の場合の信号波形である。またパルス幅検出に使用されるパルス信号ＰＬＳ２は、誘起電圧信号ＰＨＩＮ２が第２のしきい値電圧ＶＴ２を下回る第２のタイミングＴＭ２でＨレベルになり、駆動クロックＤＲＣＫの立ち下がりエッジタイミングＴＦでＬレベルになる信号である。なお、パルス幅期間を計測するためのしきい値電圧ＶＴ２（例えばＮ型トランジスタのしきい値電圧）としては、負荷状態の検出精度が最適になる電圧を適宜選択設定すればよい。

図１３（Ａ）〜図１３（Ｃ）に示すように、パルス信号ＰＬＳ２のパルス幅期間ＸＴＰＷ２は、受電側の負荷が高くなるほど、長くなる。従って、このパルス幅期間ＸＴＰＷ２を計測することで、受電側の負荷状態を検出できる。具体的には、異物を検出したり（２次異物検出）、受電側からの送信データ（セーブフレーム）が「０」なのか「１」なのかを検出できる。

なお図１３（Ａ）〜図１３（Ｃ）では、タイミングＴＭ２から駆動クロックＤＲＣＫの立ち下がりエッジタイミングＴＦまでの期間をパルス幅期間ＸＴＰＷ２と規定している。即ちこの場合には第２の波形検出回路３４はパルス信号ＰＬＳ２のパルス幅期間ＸＴＰＷ２を第２のパルス幅情報として検出する。しかしながら、後述の図１７に示すようにＤＲＣＫの立ち上がりエッジタイミングＴＲからタイミングＴＭ２までの期間をパルス幅期間ＴＰＷ２と規定して、第２の波形検出回路３４がパルス幅期間ＴＰＷ２を第２のパルス幅情報として検出することが望ましい。このようにすれば、受電側の負荷が低いときに、ノイズ信号がパルス信号と見なされてパルス幅期間が計測されてしまう事態を防止できる。そしてこの場合には、受電側の負荷が高くなるほど、パルス幅期間ＴＰＷ２は短くなる。

図１３（Ａ）〜図１３（Ｃ）の第２方式（立ち下がり検出方式）は、図８（Ａ）〜図８（Ｃ）の第１方式（立ち上がり検出方式）に比べて、少ない負荷変動でもパルス幅（カウント値）が大きく変化し、感度が高いという優位点がある。一方、図８（Ａ）〜図８（Ｃ）の第１方式は、図１３（Ａ）〜図１３（Ｃ）の第２方式に比べて、電源電圧変動や、コイルＬ１とＬ２の距離や位置関係の変動に対して、パルス幅の検出バラツキが少ないという優位点がある。

例えば図１４（Ａ）は、第１方式での電源電圧変動に対するパルス幅の検出バラツキを示す図であり、図１４（Ｂ）は、第２方式での電源電圧変動に対するパルス幅の検出バラツキを示す図である。

図１４（Ａ）に示すように、第１方式では、電源電圧が高くなったり、低くなっても、負荷電流−パルス幅の特性曲線はそれほど変動しない。一方、図１４（Ｂ）に示すように、第２方式では、電源電圧が高くなったり、低くなると、負荷電流−パルス幅の特性曲線も変動し、電源電圧変動に対するパルス幅の検出バラツキが大きい。

そこで図１２の第２の変形例では、通常送電開始前の異物検出である１次異物検出では、第１の波形検出回路３１が第１方式で波形検出を行い、それにより得られた第１のパルス幅情報（ＰＷＱ１）を用いる。一方、通常送電開始後の異物検出である２次異物検出では、第２の波形検出回路３４が第２方式で波形検出を行い、それにより得られた第２のパルス幅情報（ＰＷＱ２）を用いる。また受電側から送信されてくるデータ（満充電検出等を知らせるデータ）も、例えば第２のパルス幅情報を用いて検出する。

図１５に、これらの１次異物検出、２次異物検出について説明するためのフローチャートを示す。

まず１次側（送電装置側）が起動し（ステップＳ２１）、起動した１次側が、２次側を起動するための電力（位置検出用の電力）を送電し（ステップＳ２２）、通信待機状態に移行する（ステップＳ２３）。すると、２次側（受電装置側）が起動し（ステップＳ３１）、１次側に対して図３（Ｂ）で説明した負荷変調により認証フレーム（同期ＩＤ）を送信する（ステップＳ３２）。

１次側は、認証フレームを受信すると、ＩＤ認証を行う（ステップＳ２４）。そして、駆動周波数（ＤＲＣＫの周波数）を、通常送電用周波数Ｆ１とは異なる周波数である異物検出用周波数Ｆ２に設定する。具体的には、通常送電用周波数Ｆ１とコイル共振周波数Ｆ０の間の周波数である異物検出用周波数Ｆ２に設定する。

そして１次側は、このように異物検出用周波数Ｆ２に駆動周波数が設定された状態で、１次異物検出を行う（ステップＳ２６）。具体的には図８（Ａ）〜図８（Ｃ）で説明した第１方式により、第１の波形検出回路３１が波形検出を行うことで、１次異物検出を行う。

次に１次側は、駆動周波数を通常送電用周波数Ｆ１に設定して、通常送電を開始し（ステップＳ２７）、これにより２次側が電力を受電する（ステップＳ３３）。

このように通常送電が開始した後、２次側は２次異物検出を行う（ステップＳ２８）。具体的には図１３（Ａ）〜図１３（Ｃ）で説明した第２方式により、第２の波形検出回路３４が波形検出を行うことで、２次異物検出を行う。この場合、２次異物検出は、通常送電が開始した後に定期的に行うことが望ましい。

そして２次側は、負荷の満充電が検知されると、通常送電終了の通知を行い（ステップＳ３４）、これにより１次側が通常送電を終了する（ステップＳ２９）。

図１５では、通常送電開始前の例えば無負荷状態のときに、１次異物検出を行う。そしてこの１次異物検出は、図１４（Ａ）に示すように電源電圧変動等に対してバラツキが少ない第１方式で行う。従って、電源電圧変動等があった場合にも、安定した異物検出が可能になると共に、この１次異物検出において取得されたパルス幅のカウント数をリファレンス値として設定できるようになる。そして、この無負荷状態でのリファレンス値に基づいて、通常送電後の２次異物検出を行ったり、受電側から送信されたデータの「０」、「１」を検出できるようになり、効率的な負荷変動検出が可能になる。

図１６に本実施形態の第２の変形例の具体的な構成例を示す。図１６において、第２の波形検出回路３４の波形整形回路３５は、第１の波形検出回路３１の波形整形回路３２と同様の構成になる。また第２の波形検出回路３４のイネーブル信号生成回路１４０では、そのフリップフロップ回路ＦＦＣ２の非反転のクロック端子に駆動クロックＤＲＣＫが入力され、反転のリセット端子に、波形整形信号ＷＦＱ２が入力される。その他の第２の波形検出回路３４のカウンタ１４２、カウント値保持回路１４４、出力回路１４６の構成は、第１の波形検出回路３１のカウンタ１２２、カウント値保持回路１２４、出力回路１２６の構成と同様である。

また図１６では、波形モニタ回路１４が、第１の整流回路１７の他に、第２の整流回路１８を含む。この第２の整流回路１８は、第２のモニタノードＮＡ２１を介して、第２の波形検出回路３４に対して波形モニタ用の第２の誘起電圧信号ＰＨＩＮ２を出力する。具体的には整流回路１８は、コイル端ノードＮＡ２とモニタノードＮＡ２１との間に設けられた第１の抵抗ＲＡ２と、モニタノードＮＡ２１とＧＮＤ（低電位電源）ノードとの間に設けられた第２の抵抗ＲＡ３を含む。またモニタノードＮＡ２１とＧＮＤノードとの間に設けられた第３のダイオードＤＡ３を含む。そして抵抗ＲＡ２、ＲＡ３により、コイル端信号ＣＳＧの電圧が分割されて、誘起電圧信号ＰＨＩＮ２として第２の波形検出回路３４に入力されるようになる。またダイオードＤＡ３により、コイル端信号ＣＳＧの半波整流が行われて、負の電圧が第２の波形検出回路３４に印加されないようになる。

図１７に、図１６の回路の動作を説明するための信号波形例を示す。図１７のＤ２のタイミングで波形整形信号ＷＦＱ２がＨレベルになると、フリップフロップ回路ＦＦＣ２のリセットが解除される。そして駆動クロックＤＲＣＫの立ち上がりエッジタイミングＴＲでＶＤＤの電圧がフリップフロップ回路ＦＦＣ２に取り込まれ、これによりイネーブル信号ＥＮＱ２がＬレベルからＨレベルに変化する。この結果、カウンタ１４２がカウント処理を開始し、基準クロックＣＬＫを用いてパルス幅期間ＴＰＷ２を計測する。

次に、第２のタイミングＴＭ２で波形整形信号ＷＦＱ２がＬレベルになると、フリップフロップ回路ＦＦＣ２がリセットされて、イネーブル信号ＥＮＱ２がＨレベルからＬレベルに変化する。これによりカウンタ１４２のカウント処理が終了する。そして、このカウント処理により得られたカウント値が、パルス幅期間ＴＰＷ２を表す計測結果になる。

なお図１７に示すように、パルス幅期間ＴＰＷ２とＸＴＰＷ２を足したものが、駆動クロックＤＲＣＫの半周期期間になる。そして図１３（Ａ）〜図１３（Ｃ）のパルス幅期間ＸＴＰＷ２は、受電側の負荷が高くなるほど長くなる。従って、図１７のパルス幅期間ＴＰＷ２については、受電側の負荷が高くなるほど短くなる。図１３（Ａ）〜図１３（Ｃ）のパルス幅期間ＸＴＰＷ２では、受電側の負荷が低い場合に、ノイズ信号とパルス信号の区別が難しくなるという問題があるが、図１７のパルス幅期間ＴＰＷ２では、このような問題を防止できる。

図１７のＤ３に示すように、第１方式では低電位側のしきい値電圧ＶＴＬを用いてタイミングＴＭ１を判定し、Ｄ４に示すように、第２方式では高電位側のしきい値電圧ＶＴＨを用いてタイミングＴＭ２を判定している。

そして図１７のＤ３のように低電位側のしきい値電圧ＶＴＬを用いてタイミングＴＭ１を判定する第１の方式において、図１６のような第２方式用の整流回路１８を用いると、抵抗ＲＡ２、ＲＡ３による電圧分割により、波形がつぶれてしまい、検出精度が劣化するおそれがある。

この点、図１６に示す第１方式用の整流回路１７では、抵抗を用いた電圧分割を行うことなく、コイル端信号ＣＳＧをクランプ及び半波整流することで得られた信号ＰＨＩＮ１を、第１の波形モニタ回路３１に入力できる。従って、抵抗を用いた電圧分割が行われない綺麗な波形の信号ＰＨＩＮ１に基づいて、パルス幅を検出できるようになるため、検出精度を向上できる。またダイオードＤＡ１、ＤＡ２を設けることで、信号ＰＨＩＮ１が最大定格電圧を超えてしまったり、負の電圧が第１の波形検出回路３１に入力されてしまう事態を防止できる。

一方、第２方式用の整流回路１８では、抵抗ＲＡ２、ＲＡ３により電圧分割された信号ＰＨＩＮ２が、波形整形回路３５のＮ型トランジスタＴＣ２に入力される。そしてこのように電圧分割を行うことで、信号ＰＨＩＮ２が最大定格電圧を超えてしまう事態を防止できると共に、図１７のＤ４に示すようにしきい値電圧ＶＴＨを高電位側に設定できる。即ち信号ＰＨＩＮ１、ＰＨＩＮ２は、各々、同じしきい値電圧のＮ型トランジスタＴＣ１、ＴＣ２のゲートに入力される。しかしながら、信号ＰＨＩＮ２は、抵抗ＲＡ２、ＲＡ３により電圧分割された信号であるため、コイル端信号ＣＳＧで見た場合には、Ｄ３に示すしきい値電圧ＶＴＬに比べて、Ｄ４に示すしきい値電圧ＶＴＨは高い電圧になる。そして、このようにしきい値電圧ＶＴＨが高い電圧に設定されると、負荷変動に対するパルス幅の変化が大きくなり、感度の良い負荷変動検出を実現できる。従って、通常送電開始後の２次異物検出や、２次側から送信されたデータの「１」、「０」の判定を適正に実現できるようになる。

６．第３の変形例
図１８に本実施形態の第３の変形例を示す。この第３の変形例では、波形検出回路３０が、振幅検出回路２００、Ａ／Ｄ変換回路２０８、ラッチ回路２３０を含む。そして、誘起電圧信号ＰＨＩＮ３の振幅情報（ピーク電圧、振幅電圧、交流電圧）を検出することで、受電側の負荷変動を検出する。そして、このような振幅検出による異物検出の際に、駆動周波数を異物検出用周波数Ｆ２に設定してもよい。また、図１２の第１、第２の波形検出回路３１、３４に加えて、図１８の振幅検出回路２００、Ａ／Ｄ変換回路２０８、ラッチ回路２３０を含む第３の波形検出回路を設ける構成としてもよい。

振幅検出回路２００は、オペアンプＯＰＡ１、ＯＰＡ２と、保持コンデンサＣＡ１と、リセット用のＮ型のトランジスタＴＡ１を含む。オペアンプＯＰＡ１は、その非反転入力端子に信号ＰＨＩＮ３が入力され、その反転入力端子にオペアンプＯＰＡ２の出力ノードＮＡ５が接続される。保持コンデンサＣＡ１、リセット用トランジスタＴＡ１は、オペアンプＯＰＡ１の出力ノードであるピーク電圧の保持ノードＮＡ４と、ＧＮＤとの間に設けられる。オペアンプＯＰＡ２は、その非反転入力端子に保持ノードＮＡ４が接続され、その反転入力端子にＯＰＡ２の出力ノードＮＡ５が接続され、ボルテージフォロワ接続のオペアンプを構成している。なおオペアンプＯＰＡ２の後段に、ボルテージフォロワ接続のオペアンプを更に設けてもよい。

図１８のオペアンプＯＰＡ１、ＯＰＡ２、保持コンデンサＣＡ１、リセット用トランジスタＴＡ１によりピークホールド回路（ピーク検出回路）が構成される。即ち波形モニタ回路１４からの信号ＰＨＩＮ２のピーク電圧が保持ノードＮＡ４にホールドされ、このホールドされたピーク電圧の信号が、ボルテージフォロワ接続のオペアンプＯＰＡ２によりインピーダンス変換されてノードＮＡ５に出力される。なおリセット用トランジスタＴＡ１はリセット期間においてがオンになり、保持ノードＮＡ４の電荷をＧＮＤ側に放電する。

Ａ／Ｄ変換回路２０８は、サンプルホールド回路２１０、コンパレータＣＰＡ１、逐次比較レジスタ２１２、Ｄ／Ａ変換回路２１４を含む。サンプルホールド回路２１０は信号ＰＨＱをサンプリングして、ホールドする。コンパレータＣＰＡ１は、Ｄ／Ａ変換回路２１４からのＤ／Ａ変換後のアナログ信号ＤＡＱとサンプルホールド回路２１０からのサンプルホールド信号ＳＨＱを比較する。逐次比較レジスタ２１２（逐次比較制御回路）は、コンパレータＣＰＡ１の出力信号ＣＱ１のデータを格納する。Ｄ／Ａ変換回路２１４は、逐次比較レジスタ２１２からの例えば８ビットのデジタルデータＳＡＱをＤ／Ａ変換して、アナログ信号ＤＡＱを出力する。

この逐次比較型のＡ／Ｄ変換回路２０８では、コンパレータＣＰＡ１が、ＭＳＢ（最上位ビット）だけを「１」とした場合のＤ／Ａ変換後の信号ＤＡＱと、入力信号ＳＨＱ（ＰＨＱ）を比較する。そして信号ＳＨＱの電圧の方が大きければＭＳＢを「１」のままにして、小さければＭＳＢを「０」にする。そしてＡ／Ｄ変換回路２０８は、以降の下位ビットについても同様にして逐次に比較処理を行う。そして最終的に得られたデジタルデータＡＤＱをラッチ回路２３０に出力する。なおＡ／Ｄ変換回路２０８は図１８の構成に限定されず、例えば異なった回路構成の逐次比較型Ａ／Ｄ変換回路であってもよいし、追従比較型、並列比較型、二重積分型などのＡ／Ｄ変換回路であってもよい。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（低電位電源、高電位電源、電子機器等）と共に記載された用語（ＧＮＤ、ＶＤＤ、携帯電話機・充電器等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また送電制御装置、送電装置、受電制御装置、受電装置の構成・動作や、異物検出手法、パルス幅検出手法も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

図１（Ａ）、図１（Ｂ）は無接点電力伝送の説明図。 本実施形態の送電装置、送電制御装置、受電装置、受電制御装置の構成例。 図３（Ａ）、図３（Ｂ）は周波数変調、負荷変調によるデータ転送の説明図。 送電側と受電側の動作の概要について説明するためのフローチャート。 本実施形態の送電制御装置の構成例。 図６（Ａ）〜図６（Ｃ）は本実施形態の周波数設定手法の説明図。 本実施形態の第１の変形例の構成例。 図８（Ａ）〜図８（Ｃ）は第１方式のパルス幅検出を説明するための信号波形の測定結果。 図９（Ａ）〜図９（Ｃ）は無負荷時、有負荷時の等価回路及び共振特性図。 第１の変形例の具体的な構成例。 第１の変形例の動作を説明するための信号波形例。 本実施形態の第２の変形例の構成例。 図１３（Ａ）〜図１３（Ｃ）は第２方式のパルス幅検出を説明するための信号波形の測定結果。 図１４（Ａ）、図１４（Ｂ）は電源電圧変動によるパルス幅検出のバラツキを説明するための図。 １次異物検出、２次異物検出について説明するためのフローチャート。 第２の変形例の具体的な構成例。 第２の変形例の動作を説明するための信号波形例。 本実施形態の第３の変形例の構成例。

符号の説明

Ｌ１ １次コイル、Ｌ２ ２次コイル、
１０ 送電装置、１２ 送電部、１４ 波形モニタ回路、１６ 表示部、
１７、１８ 整流回路、２０ 送電制御装置、２２ 制御回路（送電側）、
２４ 発振回路、２５ 駆動クロック生成回路、２６ ドライバ制御回路、
３０ 波形検出回路、
３１ 第１の波形検出回路、３２ 波形整形回路、３３ パルス幅検出回路、
３４ 第２の波形検出回路、３５ 波形整形回路、３６ パルス幅検出回路、
４０ 受電装置、４２ 受電部、４３ 整流回路、４６ 負荷変調部、
４８ 給電制御部、５０ 受電制御装置、５２ 制御回路（受電側）、
５６ 位置検出回路、５８ 発振回路、６０ 周波数検出回路、６２ 満充電検出回路、
９０ 負荷、９２ 充電制御装置、９４ バッテリ、
１２０ イネーブル信号生成回路、１２２ カウンタ、１２４ カウント値保持回路、
１２６ 出力回路、１３０ 比較回路
１４０ イネーブル信号生成回路、１４２ カウンタ、１４４ カウント値保持回路、
１４６ 出力回路、１５０ 比較回路、２００ 振幅検出回路、
２０８ Ａ／Ｄ変換回路、２１０ サンプルホールド回路、２１２ 逐次比較レジスタ、２１４ Ｄ／Ａ変換回路

Claims (13)

1. １次コイルと２次コイルを電磁的に結合させて送電装置から受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムにおける送電制御装置であって、
   前記１次コイルの駆動周波数を規定する駆動クロックを生成して出力する駆動クロック生成回路と、
   前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、
   前記１次コイルの誘起電圧信号の波形変化を検出する波形検出回路と、
   前記波形検出回路での検出結果に基づいて、異物検出を行う制御回路とを含み、
   前記制御回路は、
   通常送電開始前に、前記駆動クロック生成回路の前記駆動クロックの周波数を通常送電用周波数とコイル共振周波数との間の周波数である異物検出用周波数に設定し、前記駆動クロックの周波数を前記コイル共振周波数に近づけた状態で、前記波形検出回路による前記誘起電圧信号の波形変化の検出結果に基づいて、通常送電開始前の異物検出である１次異物検出を行い、
   前記受電装置の前記負荷に対して電力が供給される通常送電期間では、前記駆動クロックの周波数を前記通常送電用周波数に設定すると共に、
   前記波形検出回路は、
   前記１次コイルの第１の誘起電圧信号が低電位電源側から変化して第１のしきい値電圧を上回るタイミングを第１のタイミングとした場合に、前記駆動クロックの第１のエッジタイミングと前記第１のタイミングとの間の期間である第１のパルス幅期間を計測して、第１のパルス幅情報を検出する第１のパルス幅検出回路を含み、
   前記制御回路は、
   前記第１のパルス幅情報に基づいて、通常送電開始前の前記１次異物検出を行うことを特徴とする送電制御装置。
2. 請求項１において、
   前記波形検出回路は、
   前記第１の誘起電圧信号を波形整形して、第１の波形整形信号を出力する第１の波形整形回路を含み、
   前記第１のパルス幅検出回路は、
   前記第１の波形整形信号と前記駆動クロックに基づいて、前記第１のパルス幅期間を計測することを特徴とする送電制御装置。
3. 請求項２において、
   前記第１のパルス幅検出回路は、
   前記第１のパルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記第１のパルス幅期間の長さを計測する第１のカウンタを含むことを特徴とする送電制御装置。
4. 請求項３において、
   前記第１のパルス幅検出回路は、
   前記第１の波形整形信号と前記駆動クロックを受け、前記第１のパルス幅期間においてアクティブになる第１のイネーブル信号を生成する第１のイネーブル信号生成回路を含み、
   前記第１のカウンタは、
   前記第１のイネーブル信号がアクティブである場合に、カウント値のインクリメント又はデクリメントを行うことを特徴とする送電制御装置。
5. 請求項４において、
   前記第１のイネーブル信号生成回路は、
   そのクロック端子に前記駆動クロックが入力され、そのデータ端子に高電位電源電圧又は低電位電源電圧が入力され、そのリセット端子又はセット端子に前記第１の波形整形信号が入力される第１のフリップフロップ回路を含むことを特徴とする送電制御装置。
6. 請求項１乃至５のいずれかにおいて、
   前記波形検出回路は、
   前記１次コイルの第２の誘起電圧信号が高電位電源側から変化して第２のしきい値電圧を下回るタイミングを第２のタイミングとした場合に、前記駆動クロックの第２のエッジタイミングと前記第２のタイミングとの間の期間である第２のパルス幅期間を計測して、第２のパルス幅情報を検出する第２のパルス幅検出回路を含み、
   前記制御回路は、
   前記第１のパルス幅情報に基づいて、通常送電開始前の前記１次異物検出を行い、前記第２のパルス幅情報に基づいて、通常送電開始後の異物検出である２次異物検出を行うことを特徴とする送電制御装置。
7. 請求項６において、
   前記波形検出回路は、
   前記第２の誘起電圧信号を波形整形して、第２の波形整形信号を出力する第２の波形整形回路を含み、
   前記第２のパルス幅検出回路は、
   前記第２の波形整形信号と前記駆動クロックに基づいて、前記第２のパルス幅期間を計測することを特徴とする送電制御装置。
8. 請求項７において、
   前記第２のパルス幅検出回路は、
   前記第２のパルス幅期間においてカウント値のインクリメント又はデクリメントを行い、得られたカウント値に基づいて前記第２のパルス幅期間の長さを計測する第２のカウンタを含むことを特徴とする送電制御装置。
9. 請求項７又は８において、
   前記波形検出回路は、
   前記第１の誘起電圧信号を波形整形して、第１の波形整形信号を前記第１のパルス幅検出回路に出力する第１の波形整形回路を含み、
   前記第２の波形整形回路は、
   前記第１の誘起電圧信号とは異なる前記第２の誘起電圧信号を波形整形して、前記第２の波形整形信号を前記第２のパルス幅検出回路に出力することを特徴とする送電制御装置。
10. 請求項１乃至９のいずれかに記載の送電制御装置と、
    交流電圧を生成して前記１次コイルに供給する送電部とを含むことを特徴とする送電装置。
11. 請求項１０に記載の送電装置を含むことを特徴とする電子機器。
12. 送電装置と受電装置を含み、１次コイルと２次コイルを電磁的に結合させて前記送電装置から前記受電装置に対して電力を伝送し、前記受電装置の負荷に対して電力を供給する無接点電力伝送システムであって、
    前記受電装置は、
    前記２次コイルの誘起電圧を直流電圧に変換する受電部を含み、
    前記送電装置は、
    前記１次コイルの駆動周波数を規定する駆動クロックを生成して出力する駆動クロック生成回路と、
    前記駆動クロックに基づいてドライバ制御信号を生成し、前記１次コイルを駆動する送電ドライバに対して出力するドライバ制御回路と、
    前記１次コイルの誘起電圧信号の波形変化を検出する波形検出回路と、
    前記波形検出回路での検出結果に基づいて、異物検出を行う制御回路とを含み、
    前記制御回路は、
    通常送電開始前に、前記駆動クロック生成回路の前記駆動クロックの周波数を通常送電用周波数とコイル共振周波数との間の周波数である異物検出用周波数に設定し、前記駆動クロックの周波数を前記コイル共振周波数に近づけた状態で、前記波形検出回路による前記誘起電圧信号の波形変化の検出結果に基づいて、通常送電開始前の異物検出である１次異物検出を行い、
    前記受電装置の前記負荷に対して電力が供給される通常送電期間では、前記駆動クロックの周波数を前記通常送電用周波数に設定すると共に、
    前記波形検出回路は、
    前記１次コイルの第１の誘起電圧信号が低電位電源側から変化して第１のしきい値電圧を上回るタイミングを第１のタイミングとした場合に、前記駆動クロックの第１のエッジタイミングと前記第１のタイミングとの間の期間である第１のパルス幅期間を計測して、第１のパルス幅情報を検出する第１のパルス幅検出回路を含み、
    前記制御回路は、
    前記第１のパルス幅情報に基づいて、通常送電開始前の前記１次異物検出を行うことを特徴とする無接点電力伝送システム。
13. 請求項１２において、
    前記波形検出回路は、
    前記１次コイルの第２の誘起電圧信号が高電位電源側から変化して第２のしきい値電圧を下回るタイミングを第２のタイミングとした場合に、前記駆動クロックの第２のエッジタイミングと前記第２のタイミングとの間の期間である第２のパルス幅期間を計測して、第２のパルス幅情報を検出する第２のパルス幅検出回路を含み、
    前記制御回路は、
    前記第１のパルス幅情報に基づいて、通常送電開始前の前記１次異物検出を行い、前記第２のパルス幅情報に基づいて、通常送電開始後の異物検出である２次異物検出を行うことを特徴とする無接点電力伝送システム。

Images