JP4525002B2 - Wireless recognition semiconductor device and method for manufacturing wireless recognition semiconductor device - Google Patents

Wireless recognition semiconductor device and method for manufacturing wireless recognition semiconductor device Download PDF

Info

Publication number
JP4525002B2
JP4525002B2 JP2003161506A JP2003161506A JP4525002B2 JP 4525002 B2 JP4525002 B2 JP 4525002B2 JP 2003161506 A JP2003161506 A JP 2003161506A JP 2003161506 A JP2003161506 A JP 2003161506A JP 4525002 B2 JP4525002 B2 JP 4525002B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
circuit
wireless recognition
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003161506A
Other languages
Japanese (ja)
Other versions
JP2004363415A (en
Inventor
光雄 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003161506A priority Critical patent/JP4525002B2/en
Publication of JP2004363415A publication Critical patent/JP2004363415A/en
Application granted granted Critical
Publication of JP4525002B2 publication Critical patent/JP4525002B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は無線により半導体チップ内の番号を読み取りまたは書き込む半導体認識装置または無線ICタグにおいて、これらを経済的かつ高信頼度的に作成するための構造に関する技術分野に属する。
【0002】
【従来の技術】
従来の電極形成法は特許文献1に記載のように、両面電極チップの電極をつける場合の表面または裏面は金メッキという従来手法で電極を形成していた。
【0003】
従来の導電性粒子は特許文献2に記載のように粒子表面が導体であった。
【0004】
従来の128ビットメモリでは、非特許文献1にあるように7ビットアドレスカウンタしかなく、制御回路は別であった。
【0005】
従来の異方導電性接着剤の粒子は特許文献2に示すように粒子表面が導体であったものを利用していた。
【特許文献1】
特開2001-144135号公報
【特許文献2】
国際公開第00/36555号パンフレット
【非特許文献1】
Klaus Finkenzeller (著),「RFIDハンドブック―非接触ICカードの原理と応用」,日刊工業新聞社,2001年2月,p.212
【0006】
【発明が解決しようとする課題】
従来の電極形成法では、メッキ成長のための工程が必要であった。
【0007】
従来の異方導電性粒子では半導体チップのサイドでショートを起こす問題があった。
【0008】
従来の128ビットメモリでは、カウンタとは別に面積が大きな制御回路が必要であった。
【0009】
従来の異方導電性接着剤の粒子は半導体チップのサイドでショートを起こすために、半導体チップのサイドを絶縁膜でカバーする方法がとられた。
【0010】
【課題を解決するための手段】
まず、従来の電極形成法では、メッキ成長のための工程が必要であったが、ウエハ表面全面に蒸着膜をつける手段を提案する。
次に、従来の異方導電性粒子では半導体チップのサイドでショートを起こす問題があったが、表面に絶縁膜のある異方導電性粒子とする手段を提案する。
【0011】
次に、従来の128ビットメモリでは、カウンタとは別に面積が大きな制御回路が必要であったが、制御カウンタを連結する手段を提案する。
次に、従来の異方導電性接着剤の粒子は半導体チップのサイドでショートを起こすために、半導体チップのサイドを絶縁膜でカバーする方法がとられたが、半導体チップのサイドの絶縁膜を不要とする手段を提案する。
【0012】
【発明の実施の形態】
まず、両面電極を用いた無線認識半導体装置に関して説明する。
【0013】
無線ICチップは、電磁波で無線ICチップが動作するため、無線ICチップに対して、エネルギーを供給し、データを送受信することが大きな特徴である。このため、無線ICチップの中には、電磁波を処理する回路とメモリ回路とこれらの回路を制御する回路が含まれている。まず、電磁波を処理する回路においては、電磁波は交流波形であるため、交流波形を直流波形に変換する整流回路が用いられている。
【0014】
一般に、整流回路には、全波整流回路と倍圧整流回路の2種類がある。従来の全波整流回路の入力部は、第1の電極と第2の電極はデバイスの表面にあって、それぞれ、MOSトランジスタのゲートに接続されている。全波整流回路では、電磁波が入力される端子の部分は、対称に回路が構成される。それらの入力端子は、二つのトランジスタのゲートに接続される。そのため、シリコン基板の表面にトランジスタを二つ形成する必要があって、チップの同一の表面から電極を取り出す必要がある。そのため、シリコン基板はこれらの電極とは別の電位であって、これらの電極とショートすることは出来ない。また、シリコン基板の同一表面上から電極を取り出さなければ、アンテナを実装することが出来ない。全波整流回路では、基板電位が無線ICチップの入力とは別電位になる。
【0015】
一方、倍圧整流回路では、基板電位を無線ICチップの入力と兼用することが可能となる。したがって、倍圧整流回路では基板と同電位である無線ICチップの裏面を電極として使うことが可能となる。
【0016】
両面電極を用いた半導体装置における倍圧整流回路の入力部は、例えば、コンデンサを形成しており、上側電極、ポリシリコン、酸化膜、コンデンサ用拡散部、下側電極などから構成されている。ポリシリコンは、上側電極と接続している。無線ICチップと上側電極は、酸化膜で絶縁されている。また、コンデンサ用拡散部は、酸化膜を介してコンデンサを構成するための電極として用いることが可能である。このコンデンサはシリコン基板上に構成されているため、シリコン基板をグランド端子とすることが可能である。
【0017】
倍圧整流回路では、回路を対称形に組む必要がなく、基板電位をグランドに固定することが可能である。そのため、アンテナ端子としてシリコン基板の裏面から取り出すことが可能となる。もちろん、デバイス表面から2端子取り出すことも可能であるが、チップサイズが0.5mm角、0.3mm角、0.15mm角、0.1mm角、0.05mm角、0.01mm角と小さくなるにつれて、同一表面から二つの電極を取り出すには、場所が狭くなる。狭い場所から複数の端子を取り出すと、電極サイズの減少のみならず、その電極間のスペースを小さくしてしまうため、アンテナ端子との接続が極めて困難となる。
【0018】
無線ICチップの基板は、P型とN型に分かれるが、いずれの基板であっても倍圧整流回路を形成することは可能である。また、SOI(Silicon On Insulator)ウエハにおいては、裏面電位が浮いてしまうが、裏面のシリコン及び酸化膜を除去することにより、アクティブな面を露出させて接続することが可能となる。次に、前記の整流回路の中には、無線ICチップの入力インピーダンスを変更する回路が組み込まれている。入力インピーダンスが変化すると、アンテナのインピーダンスと半導体装置のインピーダンスの間でアンマッチが発生して、反射率の変化が起こる。反射率の変化はリーダで読み取れられて、情報の受信をリーダ側で行うことができる。図9に第1のアンテナ端子11と半導体基板18と第2の電極16の平面図パターンを示している。図9に関して、図2の工程により電極とチップが相似形に作成されることを述べる。図9のアンテナ端子11は図2では具体的に図2のスパッタ層21により形成される。周囲の形状はエッチング部22により相似形に決定される。次に、図9の半導体基板18は図2において具体的にシリコン基板23により形成される。シリコン基板23はエッチング部22によるパターンで図2のドライエッチ部25の形状で相似形に決定される。次に、図9の第2のアンテナ端子16は図2において具体的に裏面スパッタ層24により形成される。裏面スパッタ層24はスクライブ部26による形状で相似形に決定される。従って、製造工程的に、図9のアンテナ端子11と半導体基板18と第2のアンテナ端子16は相似形に形成される。
【0019】
図1は両面電極構造を示している。
【0020】
図1(a)は両面電極構造の回路図を示している。第1のアンテナ端子11はコンデンサ12に接続されており、このコンデンサは第1のダイオード13と第2のダイオード15に接続されている。第1のダイオードは電子回路14に接続される。第2のアンテナ端子はグランドであるが、これは第2のダイオード15と電子回路に接続されている。
図1(b)は両面電極構造の半導体チップの断面図を示している。半導体チップは半導体基板18と素子層17から構成されており、主面側には第1の電極11があり、裏面側には第2の電極16がある。
【0021】
図10は両面電極を用いた無線認識半導体装置の構成を示している。アンテナ101はグランド点102とペアで存在する。アンテナから入力された電磁波は整流回路103において整流されて直流電圧を発生させる。この電圧はコンデンサ104において電荷が蓄積される。クロック回路105は電磁波に乗せられてきた信号からクロックを抽出するものである。パワーオンリセット回路107はクロック信号を受けて、メモリ回路106の初期値を設定するものである。メモリ回路にはカウンタやデコーダやメモリ情報を持つメモリセルや書き込み回路などで構成されている。これらのデジタル回路はクロック信号で同期して動作する。クロック信号は電磁波の変調された信号を復調して発生させる。変調方式には、振幅で変調するASK方式や、周波数で変調するFSK方式や、位相で変調するPSK方式がある。これらを組み合わせた方式も可能である。整流回路の中にはコンデンサやダイオードがあって、交流波形を直流波形に整流される。
【0022】
図3は従来例の実施例を示している。導電粒子31は接着剤39の中にあって、第1のアンテナ導体32は第1の接続導体粒子33によって、シリコン基板38の上の主面の電極34と接続されている。また、第2のアンテナ導体35は第2の接続導体粒子36によって裏面の電極37と接続している状態を示している。
【0023】
図7は本発明における図3の前の工程を示す断面図である。つぶされる前の第1の接続導体粒子111とつぶされる前の第2の接続導体粒子112がそれぞれアンテナ導体と表面および裏面の電極の間にある。上および下のアンテナ導体の外部から圧力を加えることにより、図3の断面のような状態となる。
【0024】
図2は本発明の実施例を示している。図2(a)はスパッタ層または金属等から成る導体層21はシリコン基板23の上にあって、また、当該のシリコン基板の裏には裏面スパッタ層24または金属等から成る裏面導体層2があって、当該のスパッタ層21はエッチング部22によってエッチングされた工程の直後の断面図を示している。エッチング部22はスパッタ層21がウエハ全面にある状態でその上にホトレジスト層を塗布し、その後マスクパターンを露光し、現像によりホトレジスト層のうちエッチング部22が形成されるところを除去し、その後ウエットまたはドライプロセスによりスパッタ層をエッチングして形成する。図2(b)は図2(a)の後の工程の断面図を示しており、支持テープ27の上に前記のシリコン基板を貼りつけ、ドライエッチ部25によってシリコン基板が分離される工程の直後の断面図を示している。表面のエッチング部22によって自己整合的にシリコン基板はドライエッチによって分離する。図2(c)は図2(b)の後の工程の断面図を示している。スクライブ部26は当該の裏面スパッタ層を分離するものであり、機械的応力により、自己整合的に分離がされるものである。この機械的応力については支持テープ27の外部から、凹凸状の硬質ローラ等をこすり合わせることにより、機械的応力を発生させることが可能となる。スクライブ部は支持テープがある状態で作成される。支持テープの除去は従来方法により簡便に除去できる。すなわち、スパッタ層のある方の面を真空で吸着器に吸着して固定して、支持テープをめくるようにはがすことを容易に支持テープの除去を行うことができる。本発明者は本発明により次のことを主張するものである。すなわち、半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であるとする無線認識半導体装置において、当該の半導体基板は主面の電極材料をマスクとして自己整合によりドライエッチングされていることを特徴とする無線認識半導体装置とすることである。このことにより簡便にシリコン基板を分離し、かつ表面の電極面積も最大にすることができる。図2においては、表面スパッタ層21が表面電極11に対応し、裏面スパッタ層が裏面電極16に対応する。
【0025】
本発明では発明者は次のことを主張する。すなわち、経済的かつ特性的に安定に無線認識半導体装置を作成するために、半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であることを特徴とする無線認識半導体装置とすることである。
【0026】
図4は本発明の別の実施例を示している。本図は図3で示す導電粒子31の詳細図である。この導電粒子は特殊な構造を持っており、絶縁物41が導体42の周囲にあることが特徴である。この構造により、図3のように半導体チップの横に導電粒子があっても、アンテナ導体とシリコン基板がショートすることがない。図3の第1の接続導体粒子33および第2の接続導体粒子35のような押しつぶされた形状の時は図4の絶縁物が破壊されて、内部の導体が露出して第1のアンテナ導体と主面の電極との接続や、第2のアンテナ導体と裏面の電極との接続を安定して行なうことができる。本発明者は本発明において次のことを主張する。すなわち、半導体チップの主面およびその裏側の両面に電極をもち、当該の電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の電極の大きさは当該の無線認識半導体装置の半導体基板のサイズと形状が相似形であるとする無線認識半導体装置において、当該の電極と当該のアンテナを接続するために異方導電性接着剤を用いて行なうとき、当該の異方導電性接着剤の中にある導電性粒子の表面は絶縁物で被覆されていることを特徴とする無線認識半導体装置とすることである。
【0027】
図5は本発明の別の実施例である。第1のカウンタ51と第2のカウンタが無線認識半導体チップ内にあって、第1のカウンタ51には制御回路53が接続され、第2のカウンタにはメモリ回路54が接続されている。また、第1のカウンタと第2のカウンタは接続されていて、第1のカウンタの最終段の出力は第2のカウンタの初段の入力となる。それぞれのカウンタは単純なトグルカウンタであってよい。本発明の発明者は本発明において次のことを主張する。すなわち、半導体チップの電極にアンテナを接続して当該の半導体チップの内部に存在する情報を無線で読み出す無線認識半導体装置において、当該の半導体チップの中には複数のカウンタを持ち、第1のカウンタの下位ビット出力は第2以降のカウンタの上位ビットに入力されていて、当該の第1のカウンタは当該の半導体チップの情報の出力の制御に使用されて、第2以降のカウンタは当該の半導体チップ内のメモリのアドレスとして使用されることを特徴とする無線認識半導体装置とすることである。このことによって、制御回路とメモリの制御が連動してシンプルに構成できることにより、当該の無線認識半導体チップの構成を簡潔に行なうことが可能となり、チップ面積の低減を行なうことが可能となる。
【0028】
図6は本発明の別の実施例である。本発明では主面の電極61は絶縁膜62の上にあって、また、裏面の電極63はエッチングされた半導体基板65の裏面に存在する。この構造であれば導電粒子64が図のような状態になって付いても表面の電極と基板は導電粒子の表面が導体であってもショートすることはない。これは、図のように、半導体基板が表面の絶縁膜よりも後退しているように形状が形成されていることによる。本発明は、外部と無線によりデータを送受信する半導体チップにおいて、当該の半導体チップは主面側に存在する電極と主面と逆側にある面に存在する電極をもっており、それぞれの電極は当該の半導体チップの外部にある第1の導体と第2の導体に接続されており、当該の第1の導体と当該の第2の導体により当該の半導体チップの外部アンテナまたは付属するコンデンサを形成することを特徴とする無線認識半導体装置であることを発明者は主張する。図8は図6に至る製造工程の説明を行うための図面である。図2(a)、(b)、(c)の工程を経ることにより、図8の断面図の状態にすることは本発明に従い可能である。この形状ができたら、半導体基板121のみをエッチングする液体により、半導体チップのサイドをエッチングすることは容易に可能であり、この工程を経ることによって、図6の断面図の形状を得ることができる。図6の主面の電極61は図1の第1のアンテナ端子11と同等の機能を持ち、図6の裏面の電極63は図1の第2のアンテナ端子と同等の機能を持っている。
【0029】
【発明の効果】
まず、従来の電極形成法では、メッキ成長のための工程が必要であったが、ウエハ表面全面に蒸着膜をつける手段により、工程が簡略化できる効果が発生する。
次に、従来の異方導電性粒子では半導体チップのサイドでショートを起こす問題があったが、表面に絶縁膜のある異方導電性粒子とする手段により、周囲に導体が接触してもショートしない効果が発生する。
【0030】
次に、従来の128ビットメモリでは、カウンタとは別に面積が大きな制御回路が必要であったが、制御カウンタを連結する手段により、小面積で制御回路が形成可能となる効果が発生する。
【0031】
次に、従来の異方導電性接着剤の粒子は半導体チップのサイドでショートを起こすために、半導体チップのサイドを絶縁膜でカバーする方法がとられたが、半導体チップのサイドの絶縁膜を不要とする手段により、絶縁膜を形成する工程が省略化できる効果が発生する。
【0032】
【図面の簡単な説明】
【図1】本発明の回路とデバイス構成の実施例を示す図面である。
【図2】本発明のウエハの加工実施例を示す図面である。
【図3】本発明のアンテナとの接続実施例を示す図面である。
【図4】本発明の導電粒子の実施例を示す図面である。
【図5】本発明の内部の回路構成実施例を示す図面である。
【図6】本発明のデバイス実施例を示す図面である。
【図7】本発明のアンテナ接続実施例を示す図面である。
【図8】本発明のアンテナ接続実施例を示す図面である。
【図9】本発明の半導体チップ実施例を示す平面図面である。
【図10】本発明の半導体チップの回路実施例を示す図面である。
【符号の説明】
11…第1のアンテナ端子
12…コンデンサ
13…第1のダイオード
14…電子回路
15…第2のダイオード
16…第2のアンテナ端子
17…素子層
18…半導体基板
21…スパッタ層
22…エッチング部
23…シリコン基板
24…裏面スパッタ層
25…ドライエッチ部
26…スクライブ部
27…支持テープ
31…導電粒子
32…第1のアンテナ導体
33…第1の接続導体粒子
34…主面の電極
35…第2のアンテナ導体
36…第2の接続導体粒子
37…裏面の電極
38…シリコン基板
39…接着剤
41…絶縁物
42…導体
51…第1のカウンタ
52…第2のカウンタ
53…制御回路
54…メモリ回路
61…主面の電極
62…絶縁膜
63…裏面の電極
64…導電粒子
65…エッチングされた半導体基板
101…アンテナ
102…グランド点
103…整流回路
104…コンデンサ
105…クロック回路
106…メモリ回路
107…パワーオンリセット回路
111…つぶされる前の第1の接続導体粒子
112…つぶされる前の第2の接続導体粒子
121…半導体基板。
[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to a technical field related to a structure for economically and highly reliably creating a semiconductor recognition device or a wireless IC tag that reads or writes a number in a semiconductor chip wirelessly.
[0002]
[Prior art]
In the conventional electrode forming method, as described in Patent Document 1, the electrodes are formed by a conventional technique of gold plating on the front surface or the back surface when the electrodes of the double-sided electrode chip are attached.
[0003]
Conventional conductive particles have a conductor on the particle surface as described in Patent Document 2.
[0004]
A conventional 128-bit memory has only a 7-bit address counter as described in Non-Patent Document 1, and has a separate control circuit.
[0005]
Conventional anisotropically conductive adhesive particles have been used in which the particle surface is a conductor as shown in Patent Document 2.
[Patent Document 1]
Japanese Patent Laid-Open No. 2001-144135 [Patent Document 2]
International Publication No. 00/36555 Pamphlet [Non-Patent Document 1]
Klaus Finkenzeller (Author), "RFID Handbook-Principle and Application of Contactless IC Card", Nikkan Kogyo Shimbun, February 2001, p. 212
[0006]
[Problems to be solved by the invention]
In the conventional electrode forming method, a process for plating growth is required.
[0007]
Conventional anisotropic conductive particles have a problem of causing a short circuit on the side of the semiconductor chip.
[0008]
In the conventional 128-bit memory, a control circuit having a large area is required separately from the counter.
[0009]
In order to cause a short circuit on the side of the semiconductor chip, the conventional anisotropic conductive adhesive particles have been covered with an insulating film.
[0010]
[Means for Solving the Problems]
First, in the conventional electrode forming method, a process for plating growth is required, but a means for attaching a vapor deposition film to the entire wafer surface is proposed.
Next, although the conventional anisotropic conductive particles have a problem of causing a short circuit on the side of the semiconductor chip, a means for forming anisotropic conductive particles having an insulating film on the surface is proposed.
[0011]
Next, in the conventional 128-bit memory, a control circuit having a large area is required separately from the counter, but means for connecting the control counters is proposed.
Next, in order to cause a short circuit on the side of the semiconductor chip, the particles of the anisotropic conductive adhesive used to cover the side of the semiconductor chip with an insulating film. Propose a means to make it unnecessary.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
First, a wireless recognition semiconductor device using double-sided electrodes will be described.
[0013]
Since the wireless IC chip is operated by electromagnetic waves, the wireless IC chip is characterized by supplying energy to the wireless IC chip and transmitting / receiving data. For this reason, the wireless IC chip includes a circuit for processing electromagnetic waves, a memory circuit, and a circuit for controlling these circuits. First, in a circuit for processing an electromagnetic wave, since the electromagnetic wave has an AC waveform, a rectifier circuit that converts the AC waveform into a DC waveform is used.
[0014]
Generally, there are two types of rectifier circuits, a full-wave rectifier circuit and a voltage doubler rectifier circuit. In the input part of the conventional full-wave rectifier circuit, the first electrode and the second electrode are on the surface of the device and are connected to the gates of the MOS transistors, respectively. In the full-wave rectifier circuit, the circuit is configured symmetrically at the terminal portion to which electromagnetic waves are input. Their input terminals are connected to the gates of the two transistors. Therefore, it is necessary to form two transistors on the surface of the silicon substrate, and it is necessary to take out electrodes from the same surface of the chip. Therefore, the silicon substrate has a potential different from those of the electrodes, and cannot be short-circuited with these electrodes. Further, the antenna cannot be mounted unless the electrodes are taken out from the same surface of the silicon substrate. In the full-wave rectifier circuit, the substrate potential is different from the input of the wireless IC chip.
[0015]
On the other hand, in the voltage doubler rectifier circuit, the substrate potential can be shared with the input of the wireless IC chip. Therefore, in the voltage doubler rectifier circuit, the back surface of the wireless IC chip having the same potential as the substrate can be used as an electrode.
[0016]
The input part of the voltage doubler rectifier circuit in a semiconductor device using double-sided electrodes forms, for example, a capacitor, and is composed of an upper electrode, polysilicon, an oxide film, a capacitor diffusion part, a lower electrode, and the like. The polysilicon is connected to the upper electrode. The wireless IC chip and the upper electrode are insulated by an oxide film. Further, the capacitor diffusion portion can be used as an electrode for constituting a capacitor via an oxide film. Since this capacitor is formed on a silicon substrate, the silicon substrate can be used as a ground terminal.
[0017]
In the voltage doubler rectifier circuit, it is not necessary to assemble the circuit symmetrically, and the substrate potential can be fixed to the ground. Therefore, it can be taken out from the back surface of the silicon substrate as an antenna terminal. Of course, it is possible to take out two terminals from the device surface, but the chip size is as small as 0.5 mm square, 0.3 mm square, 0.15 mm square, 0.1 mm square, 0.05 mm square, 0.01 mm square. As the two electrodes are removed from the same surface, the space is reduced. When a plurality of terminals are taken out from a narrow place, not only the electrode size is reduced, but also the space between the electrodes is reduced, so that connection with the antenna terminal becomes extremely difficult.
[0018]
The substrate of the wireless IC chip is divided into a P-type and an N-type, but a voltage doubler rectifier circuit can be formed with any substrate. Further, in the SOI (Silicon On Insulator) wafer, the back surface potential is floated, but by removing the silicon and oxide film on the back surface, it is possible to expose and connect the active surface. Next, a circuit for changing the input impedance of the wireless IC chip is incorporated in the rectifier circuit. When the input impedance changes, an unmatch occurs between the antenna impedance and the semiconductor device impedance, resulting in a change in reflectance. The change in reflectance can be read by the reader, and information can be received on the reader side. FIG. 9 shows a plan view pattern of the first antenna terminal 11, the semiconductor substrate 18, and the second electrode 16. Referring to FIG. 9, it will be described that the electrode and the tip are formed in a similar shape by the process of FIG. In FIG. 2, the antenna terminal 11 of FIG. 9 is specifically formed by the sputter layer 21 of FIG. The surrounding shape is determined to be similar by the etching unit 22. Next, the semiconductor substrate 18 of FIG. 9 is specifically formed of the silicon substrate 23 in FIG. The silicon substrate 23 has a pattern formed by the etching part 22 and is determined to be similar to the shape of the dry etching part 25 in FIG. Next, the second antenna terminal 16 of FIG. 9 is specifically formed of the back sputter layer 24 in FIG. The back sputter layer 24 is determined to be similar in shape by the scribe portion 26. Therefore, in the manufacturing process, the antenna terminal 11, the semiconductor substrate 18, and the second antenna terminal 16 of FIG. 9 are formed in a similar shape.
[0019]
FIG. 1 shows a double-sided electrode structure.
[0020]
FIG. 1A shows a circuit diagram of a double-sided electrode structure. The first antenna terminal 11 is connected to a capacitor 12, and this capacitor is connected to a first diode 13 and a second diode 15. The first diode is connected to the electronic circuit 14. The second antenna terminal is ground, which is connected to the second diode 15 and the electronic circuit.
FIG. 1B shows a cross-sectional view of a semiconductor chip having a double-sided electrode structure. The semiconductor chip is composed of a semiconductor substrate 18 and an element layer 17, and has a first electrode 11 on the main surface side and a second electrode 16 on the back surface side.
[0021]
FIG. 10 shows a configuration of a wireless recognition semiconductor device using double-sided electrodes. The antenna 101 exists in a pair with the ground point 102. The electromagnetic wave input from the antenna is rectified in the rectifier circuit 103 to generate a DC voltage. This voltage accumulates electric charge in the capacitor 104. The clock circuit 105 extracts a clock from a signal that has been carried on an electromagnetic wave. The power-on reset circuit 107 receives the clock signal and sets the initial value of the memory circuit 106. The memory circuit includes a counter, a decoder, a memory cell having memory information, a write circuit, and the like. These digital circuits operate in synchronization with a clock signal. The clock signal is generated by demodulating the electromagnetic wave modulated signal. The modulation method includes an ASK method that modulates by amplitude, an FSK method that modulates by frequency, and a PSK method that modulates by phase. A combination of these is also possible. There are capacitors and diodes in the rectifier circuit, and the AC waveform is rectified into a DC waveform.
[0022]
FIG. 3 shows an example of a conventional example. The conductive particles 31 are in the adhesive 39, and the first antenna conductor 32 is connected to the electrode 34 on the main surface on the silicon substrate 38 by the first connection conductor particles 33. In addition, the second antenna conductor 35 is connected to the electrode 37 on the back surface by the second connection conductor particles 36.
[0023]
FIG. 7 is a sectional view showing the step before FIG. 3 in the present invention. The first connection conductor particles 111 before being crushed and the second connection conductor particles 112 before being crushed are between the antenna conductor and the front and back electrodes, respectively. By applying pressure from the outside of the upper and lower antenna conductors, the state shown in the cross section of FIG. 3 is obtained.
[0024]
FIG. 2 shows an embodiment of the present invention. 2 (a) is a conductor layer 21 made of sputtered layer or a metal such as In the top of the silicon substrate 23, also back conductor layer 2 4 made from the back sputtered layer 24 or the metal or the like on the back of the silicon substrate Therefore, the sputter layer 21 shows a cross-sectional view immediately after the step of being etched by the etching portion 22. The etching unit 22 coats a photoresist layer thereon with the sputter layer 21 on the entire surface of the wafer, then exposes the mask pattern, and removes the portion of the photoresist layer where the etching unit 22 is formed by development, and then wets it. Alternatively, the sputter layer is etched and formed by a dry process. FIG. 2B shows a cross-sectional view of the process after FIG. 2A, in which the silicon substrate is pasted on the support tape 27 and the silicon substrate is separated by the dry etch portion 25. A cross-sectional view immediately after is shown. The silicon substrate is separated by dry etching in a self-aligned manner by the etching portion 22 on the surface. FIG. 2C shows a cross-sectional view of the step after FIG. The scribe part 26 separates the back sputtering layer, and is separated in a self-aligned manner by mechanical stress. The mechanical stress can be generated by rubbing an uneven hard roller or the like from the outside of the support tape 27. The scribe part is created with a support tape. The support tape can be easily removed by a conventional method. That is, the support tape can be easily removed by adhering and fixing the surface having the sputtered layer to the adsorber in a vacuum so that the support tape is turned over. The inventor claims the following by the present invention. That is, in a wireless recognition semiconductor device having electrodes on both the main surface and the back side of a semiconductor chip and connecting an antenna to the electrode to wirelessly read information existing in the semiconductor chip, In the wireless recognition semiconductor device in which the size and shape of the semiconductor substrate of the wireless recognition semiconductor device are similar, the semiconductor substrate is dry-etched by self-alignment using the electrode material on the main surface as a mask. The wireless recognition semiconductor device is characterized by the above. As a result, the silicon substrate can be easily separated and the surface electrode area can be maximized. In FIG. 2, the front sputter layer 21 corresponds to the front electrode 11, and the back sputter layer corresponds to the back electrode 16.
[0025]
In the present invention, the inventor claims the following. That is, in order to produce a wireless recognition semiconductor device stably and economically and characteristically, it has electrodes on both the main surface and the back side of the semiconductor chip, and an antenna is connected to the electrode so that the inside of the semiconductor chip In the wireless recognition semiconductor device that wirelessly reads information existing in the wireless recognition semiconductor device, the size of the electrode is similar to the size and shape of the semiconductor substrate of the wireless recognition semiconductor device. That is.
[0026]
FIG. 4 shows another embodiment of the present invention. This figure is a detailed view of the conductive particles 31 shown in FIG. The conductive particles have a special structure and are characterized in that the insulator 41 is around the conductor 42. With this structure, even if there are conductive particles beside the semiconductor chip as shown in FIG. 3, the antenna conductor and the silicon substrate are not short-circuited. In the case of a crushed shape such as the first connection conductor particle 33 and the second connection conductor particle 35 in FIG. 3, the insulator in FIG. 4 is broken, and the internal conductor is exposed to expose the first antenna conductor. Can be stably connected to the electrode on the main surface and the second antenna conductor to the electrode on the back surface. The inventor claims the following in the present invention. That is, in a wireless recognition semiconductor device having electrodes on both the main surface and the back side of a semiconductor chip and connecting an antenna to the electrode to wirelessly read information existing in the semiconductor chip, In the wireless recognition semiconductor device in which the size and shape of the semiconductor substrate of the wireless recognition semiconductor device are similar to each other, an anisotropic conductive adhesive is used to connect the electrode and the antenna. When performing, the wireless recognition semiconductor device is characterized in that the surface of the conductive particles in the anisotropic conductive adhesive is covered with an insulator.
[0027]
FIG. 5 shows another embodiment of the present invention. The first counter 51 and the second counter are in the wireless recognition semiconductor chip, the control circuit 53 is connected to the first counter 51, and the memory circuit 54 is connected to the second counter. Further, the first counter and the second counter are connected, and the output of the last stage of the first counter becomes the input of the first stage of the second counter. Each counter may be a simple toggle counter. The inventor of the present invention claims the following in the present invention. That is, in a wireless recognition semiconductor device that connects an antenna to an electrode of a semiconductor chip and wirelessly reads information existing inside the semiconductor chip, the semiconductor chip has a plurality of counters, and the first counter Are output to the upper bits of the second and subsequent counters, the first counter is used for controlling the output of information of the semiconductor chip, and the second and subsequent counters are used for the semiconductor. The wireless recognition semiconductor device is used as an address of a memory in a chip. As a result, the control circuit and the control of the memory can be simply configured in conjunction with each other, so that the configuration of the wireless recognition semiconductor chip can be simplified, and the chip area can be reduced.
[0028]
FIG. 6 shows another embodiment of the present invention. In the present invention, the electrode 61 on the main surface is on the insulating film 62 and the electrode 63 on the back surface exists on the back surface of the etched semiconductor substrate 65. With this structure, even if the conductive particles 64 are attached as shown in the figure, the electrode and the substrate on the surface do not short-circuit even if the surface of the conductive particles is a conductor. This is because the shape is formed so that the semiconductor substrate recedes from the insulating film on the surface as shown in the figure. The present invention relates to a semiconductor chip that transmits and receives data wirelessly to and from the outside. The semiconductor chip has an electrode on the main surface side and an electrode on the surface opposite to the main surface. An external antenna of the semiconductor chip or an attached capacitor is formed by the first conductor and the second conductor that are connected to the first conductor and the second conductor outside the semiconductor chip. The inventor claims that the wireless recognition semiconductor device is characterized by the above. FIG. 8 is a drawing for explaining the manufacturing process leading to FIG. It is possible to obtain the state of the cross-sectional view of FIG. 8 through the steps of FIGS. 2A, 2B, and 2C according to the present invention. Once this shape is achieved, it is possible to easily etch the side of the semiconductor chip with a liquid that etches only the semiconductor substrate 121. Through this process, the shape of the cross-sectional view of FIG. 6 can be obtained. . The electrode 61 on the main surface in FIG. 6 has a function equivalent to that of the first antenna terminal 11 in FIG. 1, and the electrode 63 on the back surface in FIG. 6 has a function equivalent to that of the second antenna terminal in FIG.
[0029]
【The invention's effect】
First, in the conventional electrode forming method, a process for plating growth is required. However, an effect that the process can be simplified is generated by means of attaching a vapor deposition film to the entire surface of the wafer.
Next, the conventional anisotropic conductive particles have a problem of causing a short circuit on the side of the semiconductor chip, but even if a conductor contacts the surroundings by means of anisotropic conductive particles having an insulating film on the surface, the short circuit occurs. The effect that does not occur.
[0030]
Next, in the conventional 128-bit memory, a control circuit having a large area is required separately from the counter. However, the effect that the control circuit can be formed with a small area by means of connecting the control counter occurs.
[0031]
Next, in order to cause a short circuit on the side of the semiconductor chip, the particles of the anisotropic conductive adhesive used to cover the side of the semiconductor chip with an insulating film. An effect that the step of forming the insulating film can be omitted by the unnecessary means occurs.
[0032]
[Brief description of the drawings]
FIG. 1 is a diagram showing an embodiment of a circuit and device configuration according to the present invention.
FIG. 2 is a drawing showing an embodiment of processing a wafer according to the present invention.
FIG. 3 is a view showing an embodiment of connection with an antenna of the present invention.
FIG. 4 is a view showing an example of conductive particles of the present invention.
FIG. 5 is a diagram showing an embodiment of an internal circuit configuration of the present invention.
FIG. 6 is a drawing showing a device embodiment of the present invention.
FIG. 7 is a diagram showing an antenna connection embodiment of the present invention.
FIG. 8 is a diagram showing an antenna connection embodiment of the present invention.
FIG. 9 is a plan view showing a semiconductor chip embodiment of the present invention.
FIG. 10 is a drawing showing a circuit example of a semiconductor chip of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... 1st antenna terminal 12 ... Capacitor 13 ... 1st diode 14 ... Electronic circuit 15 ... 2nd diode 16 ... 2nd antenna terminal 17 ... Element layer 18 ... Semiconductor substrate 21 ... Sputtering layer 22 ... Etching part 23 ... Silicone substrate 24 ... Backside sputter layer 25 ... Dry etch part 26 ... Scribe part 27 ... Support tape 31 ... Conductive particles 32 ... First antenna conductor 33 ... First connection conductor particle 34 ... Main surface electrode 35 ... Second Antenna conductor 36 ... second connection conductor particle 37 ... back electrode 38 ... silicon substrate 39 ... adhesive 41 ... insulator 42 ... conductor 51 ... first counter 52 ... second counter 53 ... control circuit 54 ... memory Circuit 61 ... Main surface electrode 62 ... Insulating film 63 ... Back electrode 64 ... Conductive particles 65 ... Etched semiconductor substrate 101 ... Antenna 102 ... Ground point 1 3 ... rectifier circuit 104 ... first connecting conductor particles 112 ... second connecting conductor particles 121 ... semiconductor substrate before being crushed prior to capacitor 105 ... clock circuit 106 ... memory circuit 107 ... power-on reset circuit 111 ... crushed.

Claims (1)

両面に電極を有する無線認識半導体装置の製造方法であって、
シリコン基板主面に導体層を形成する工程と、
シリコン基板裏面にエッチストップとして機能する裏面導体層を形成する工程と、
上記導体層の一部を第1のエッチングによって除去する工程と、
上記第1のエッチングによって除去された上記導体層の下のシリコン基板を上記裏面導体層まで第2のエッチングによって除去する工程と、
上記第2のエッチングによって除去された上記シリコン基板の下の裏面導体層を切断する工程と、
を有することを特徴とする無線認識半導体装置製造方法。
A method of manufacturing a wireless recognition semiconductor device having electrodes on both sides,
Forming a conductor layer on the main surface of the silicon substrate;
Forming a backside conductor layer that functions as an etch stop on the backside of the silicon substrate;
Removing a part of the conductor layer by first etching;
Removing the silicon substrate under the conductor layer removed by the first etching by the second etching up to the back conductor layer;
Cutting the back conductor layer under the silicon substrate removed by the second etching;
A method for manufacturing a wireless recognition semiconductor device, comprising:
JP2003161506A 2003-06-06 2003-06-06 Wireless recognition semiconductor device and method for manufacturing wireless recognition semiconductor device Expired - Fee Related JP4525002B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003161506A JP4525002B2 (en) 2003-06-06 2003-06-06 Wireless recognition semiconductor device and method for manufacturing wireless recognition semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003161506A JP4525002B2 (en) 2003-06-06 2003-06-06 Wireless recognition semiconductor device and method for manufacturing wireless recognition semiconductor device

Publications (2)

Publication Number Publication Date
JP2004363415A JP2004363415A (en) 2004-12-24
JP4525002B2 true JP4525002B2 (en) 2010-08-18

Family

ID=34053893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003161506A Expired - Fee Related JP4525002B2 (en) 2003-06-06 2003-06-06 Wireless recognition semiconductor device and method for manufacturing wireless recognition semiconductor device

Country Status (1)

Country Link
JP (1) JP4525002B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055130A1 (en) * 2003-12-05 2005-06-16 Hitachi Chemical Co., Ltd. Electronic device manufacturing method
KR101029215B1 (en) * 2005-02-16 2011-04-12 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device for electronic tag and rfid tag
JP2018120915A (en) * 2017-01-24 2018-08-02 株式会社ディスコ Method for processing plate-like object

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115657A (en) * 1987-10-29 1989-05-08 Seiko Epson Corp Optical printer head
JPH08274371A (en) * 1995-03-31 1996-10-18 Toyoda Gosei Co Ltd Semiconductor light emitting element, and its manufacture
JPH11163403A (en) * 1997-11-28 1999-06-18 Nichia Chem Ind Ltd Manufacture of nitride semiconductor element
JP2002236900A (en) * 2001-02-08 2002-08-23 Dainippon Printing Co Ltd Contact-noncontact common use type ic module and method of manufacturing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115657A (en) * 1987-10-29 1989-05-08 Seiko Epson Corp Optical printer head
JPH08274371A (en) * 1995-03-31 1996-10-18 Toyoda Gosei Co Ltd Semiconductor light emitting element, and its manufacture
JPH11163403A (en) * 1997-11-28 1999-06-18 Nichia Chem Ind Ltd Manufacture of nitride semiconductor element
JP2002236900A (en) * 2001-02-08 2002-08-23 Dainippon Printing Co Ltd Contact-noncontact common use type ic module and method of manufacturing

Also Published As

Publication number Publication date
JP2004363415A (en) 2004-12-24

Similar Documents

Publication Publication Date Title
EP1668694A1 (en) Semiconductor device, method of manufacturing same, identification label and information carrier
US7863718B2 (en) Electronic tag chip
US9460380B1 (en) RFID integrated circuits with large contact pads
KR101304955B1 (en) Semiconductor device and operating method thereof
US8619003B2 (en) Semiconductor device with wireless communication
US9436902B1 (en) RFID integrated circuits with large contact pads
US10885421B1 (en) RFID integrated circuits with antenna contacts on multiple surfaces
JPH10203066A (en) Non-contact ic card
US10331993B1 (en) RFID integrated circuits with large contact pads
JP2002042083A (en) Non-contact communication type information carrier
US11423278B1 (en) RFID integrated circuits with large contact pads
US11403505B1 (en) RFID integrated circuits with electrical bridges
CN1971913B (en) Semiconductor device
US9495631B1 (en) RFID integrated circuits with contact islands
JP5417506B2 (en) Semiconductor memory device
JP2001217380A (en) Semiconductor device and its manufacturing method
JP2001351082A (en) Noncontact ic chip, noncontact ic module, and noncontact ic information processing medium
JP4525002B2 (en) Wireless recognition semiconductor device and method for manufacturing wireless recognition semiconductor device
CN209640875U (en) Fingerprint modular structure and electronic equipment
US6365440B1 (en) Method for contacting a circuit chip
JP2006024817A (en) Semiconductor device
JP2005348197A (en) Radio electronic device
US20060278976A1 (en) Semiconductor device, method and manufacturing same, identification label and information carrier
CN100470781C (en) Semiconductor device and method of manufacturing same
JP2006293873A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050926

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees