JP4487566B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4487566B2
JP4487566B2 JP2003581255A JP2003581255A JP4487566B2 JP 4487566 B2 JP4487566 B2 JP 4487566B2 JP 2003581255 A JP2003581255 A JP 2003581255A JP 2003581255 A JP2003581255 A JP 2003581255A JP 4487566 B2 JP4487566 B2 JP 4487566B2
Authority
JP
Japan
Prior art keywords
film
insulating film
etching
organic
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003581255A
Other languages
English (en)
Other versions
JPWO2003083935A1 (ja
Inventor
浩人 大竹
宗弘 多田
恵充 原田
健一郎 肱岡
忍 齋藤
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2003083935A1 publication Critical patent/JPWO2003083935A1/ja
Application granted granted Critical
Publication of JP4487566B2 publication Critical patent/JP4487566B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

技術分野
本発明は、半導体装置及びその製造方法に関する。本発明は、特に有機低誘電率材料を層間絶縁膜に使用した半導体装置及びその製造方法に関する。
背景技術
半導体装置の配線遅延を減少するために、低い誘電率を有する有機材料を層間絶縁膜に使用することが検討されている。ジビニルシロキサンベンゾシクロブテン（ＢＣＢ）重合体、ポリフェニレン、ポリアリエルエーテル、ポリアリレン等の炭化水素系ポリマー、メチルシリカのような有機シリカは、層間絶縁膜として好適な有機材料である。実効的な誘電率を更に低減するために、ポーラス構造（多孔構造）を有する有機シリカを層間絶縁膜として使用することも検討されている。このような技術は、例えば、”Ｄｅｐｅｎｄｅｎｃｙ ｏｆ Ｂａｓｉｃ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｐｏｒｏｕｓ Ｓｉｌｉｃａ ＩＬＤ Ｔｈｉｎ Ｆｉｌｍｓ ｉｎ ｔｈｅ ｋ Ｒａｎｇｅ １．６−２．７ ｏｎ ＣＭＰ Ｃｏｍｐａｔｉｂｉｌｉｔｙ”，Ｈ．Ｈａｎａｈａｔａ ｅｔ ｓｌ．，Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓ ＵＬＳＩ ＸＶＩ，２００１，Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ，ｐ．６２９に開示されている。
有機低誘電率材料を層間絶縁膜として使用するためには、有機低誘電率材料によって形成された有機膜を加工する必要がある。このため、有機膜を加工する有機膜加工技術の開発が進められている。
アンダーカットやボーイングのような形状異常を回避し、有機低誘電率材料膜を所定形状に加工することを目的とした第１の有機膜加工技術が、公開特許公報（特開２０００−３６４８４）に開示されている。公知のその第１の有機膜加工技術では、水素原子含有気体と窒素原子含有気体との混合ガスが、有機低誘電率材料膜のエッチングガスとして使用されている。水素原子含有気体と窒素原子含有気体との混合ガスの使用は、エッチングの異方性を高め、アンダーカットやボーイングのような形状異常を回避する。当該公報には、更に、有機低誘電率材料としてポリオルガノシロキサン架橋ビスベンゾシクロブテンが使用されるときに、酸素ガスとジフルオロメチレン（ＣＨ２Ｆ２）とが既述の混合ガスに添加される旨が開示されている。
更に、有機低誘電率材料膜のエッチング形状を良好にし、且つ、有機低誘電率材料膜の膜質の劣化をなくすことを目的とした第２の有機膜加工技術が、公開特許公報（特開２００１−３５８３２）に開示されている。公知のその第２のエッチング技術では、水素原子と窒素原子との一方又は両方を含む第１ガスと、リン又は硫黄又はシリコン原子を容易に遊離する第２ガスとの混合ガスが、有機低誘電率材料膜のエッチングガスとして使用されている。エッチングガスから酸素が排除されていることにより、有機低誘電率材料膜の膜質の劣化が防止されている。この混合ガスを使用して有機低誘電率材料膜をエッチングすると、エッチングによって形成されるパターンの側壁に、リン、硫黄、又はシリコン原子が付着し、重合して、側壁保護膜が形成される。側壁保護膜の形成により、第２のエッチング技術は、有機低誘電率材料膜を異方的にエッチングすることを可能にする。当該公報には、更に、エッチングガスである混合ガスに窒素ガスが添加されることにより、形成される側壁保護膜にも窒素が添加され、より強固な側壁保護膜が形成される旨が開示されている。
更に、プラズマガスによる有機低誘電率材料の異方性エッチング方法を提供することを目的とした第３の有機膜加工技術が、公開特許公報（特開２０００−２６９１８５）に開示されている。公知のその第３のエッチング技術では、酸素ガスとアンモニアとの混合ガス、酸素ガスと水との混合ガス、酸素ガスとメタンとの混合ガス、酸素ガスと水素ガスとの混合ガスがエッチングガスとして使用されている。このようなエッチングガスの使用は、パターンの側壁にパッシベーション層を形成し、異方性エッチングを可能にする。当該公報には、更に、ガスに少しの割合の窒素を任意に加えても良い旨が開示されている。
更に、半導体プロセスの際に、有機低誘電率材料を保護し、デバイスの全有効低誘電率を保持することを目的とした第４の有機膜加工技術が、公開特許公報（特開２００１−３５１９７６）に開示されている。第４の有機膜加工技術では、有機低誘電率材料膜の上に、１層または２層の犠牲的ハードマスクと永久的ハードマスクとが形成される。デュアルダマシン構造を形成するためには、３層のハードマスクが形成される。１層または２層の犠牲的ハードマスクは、永久的ハードマスクの形成を可能にする。永久的ハードマスクは、有機低誘電率材料膜を保護し、その誘電率の変化を防ぐ。当該公報には、有機低誘電率材料膜のエッチングに、０〜５００ｓｃｃｍのＡｒ、０〜２０ｓｃｃｍのＣ４Ｆ８、０〜１００ｓｃｃｍのＣ２Ｆ６、０〜１００ｓｃｃｍのＣＨＦ３、０〜１００ｓｃｃｍのＣＦ４、０〜１００ｓｃｃｍのＯ２、０〜１００ｓｃｃｍのＮ２、０〜１００ｓｃｃｍのＣＯ、０〜１００ｓｃｃｍのＣＯ２がエッチングガスとして使用される旨が開示されている。
一般的なエッチング技術として、公開特許公報（特開平７−１９３０４９）は、チャージアップをすることなくエッチング可能なエッチング装置を開示している。更に、公開特許公報（特開２００１−３５１８９７）は、電子を確実に加速することができるプラズマエッチング装置を開示している。しかし、これらのエッチング技術は、有機低誘電率材料に特有の問題の解決を意図したものではない。
発明の開示
本発明の目的は、有機低誘電率材料で形成された層間絶縁膜を半導体プロセスの間に加えられるダメージから保護し、層間絶縁膜のリーク電流の低減と、半導体装置の信頼性の向上とを実現するための技術を提供することにある。
本発明の他の目的は、配線を構成する銅が、有機低誘電率材料で形成された層間絶縁膜に拡散するのを防止する技術を提供することにある。
本発明の更に他の目的は、配線に銅を使用し、層間絶縁膜に有機低誘電率材料を使用した半導体装置の製造工程を削減する技術を提供することにある。
本発明の一の側面において、半導体装置は、開口を有する有機絶縁膜を備えている。前記有機絶縁膜は、前記開口に面して改質部を有する。改質部は、窒素原子を含む。このような改質層は、物理的、機械的に強固な構造を有しており、有機絶縁膜を半導体プロセスの間に加えられるダメージから有効に保護する。
開口の形状を最適化するためには、エッチングプロセスの過程で、フッ素原子を改質層に混入せざるを得ない場合がある。この場合、改質部における前記フッ素原子の濃度は、前記窒素原子の濃度よりも低いことが好ましい。フッ素原子の濃度の低減は、開口に埋め込まれる導電体の腐食を抑制する。
改質層は、銅の拡散バリアとして作用するため、このような半導体装置は、前記開口の内部に、銅を主成分とする金属導体を備えている場合に特に有効である。
当該半導体装置において、銅を主成分とする金属導体が、改質部に直接に接し、金属導体と有機絶縁膜との間に、銅のバリア膜が設けられないことが可能である。このような構造は、バリア膜を形成する工程が必要なく、工程数の減少と、コストの低減との点で好ましい。
本発明の他の側面において、半導体装置の製造方法は、
（ａ）基板の上面側に、有機絶縁膜を形成する工程と、
（ｂ）前記有機絶縁膜を、エッチングして開口を形成する工程と、
（ｃ）前記有機絶縁膜の前記開口に面する位置に、窒素原子を含む改質部を形成する工程
とを備えている。このような改質層は、有機絶縁膜を半導体プロセスの間に加えられるダメージから保護する。
改質層にフッ素原子が含まれる場合には、開口に埋め込まれる導電体の腐食を防止する観点から、前記フッ素原子の濃度が、前記窒素原子の濃度よりも低いことが好ましい。
この場合、前記開口のエッチングを窒素ガスとフルオロカーボンとを含むエッチングガスを使用して実行することにより、前記（ｂ）工程と前記（ｃ）工程とは同時に行うことが可能になる。
エッチングガスに含まれる窒素ガスのモル比が、前記エッチングガス全体の５０％以上であることは、有機絶縁膜を保護する効果が高い改質層の形成を可能にする点で好ましい。好適な改質層を形成するためには、エッチングガスに含まれる前記窒素ガスのモル比は、エッチングガス全体の７０％以上であることが更に好ましい。
窒素ガスとフルオロカーボンとを含むエッチングガスを使用して前記開口のエッチングを行う場合、エッチングのために発生されるプラズマの発生と遮断とが交互に行われることは、改質層の形成を促進する点で好ましい。
また、前記（ｂ）工程が行われている間に、前記基板へのバイアスの供給と遮断とが交互に行われることは、改質層の形成を促進する点で好ましい。
前記（ｃ）工程は、前記（ｂ）工程の後、前記有機絶縁膜の前記開口に面する位置を、窒素原子を含むプラズマに曝すことによって行われることがある。このようにして改質層を形成することは、改質層の形成を確実化できる点で好ましい。
本発明の更に他の側面において、半導体装置の製造方法は、
（ｄ）有機絶縁膜を形成する工程と、
（ｅ）有機絶縁膜を、窒素原子を含むプラズマでエッチングして開口を形成する工程
とを備えている。前記（ｅ）工程では、前記プラズマの発生の供給と遮断とが交互に行われる。このような半導体装置の製造方法では、有機絶縁膜を保護する改質層が形成される。窒素原子を含むプラズマの発生の供給と遮断とが交互に行われることは、有機絶縁膜の前記開口に面する位置に、改質層の成長を促進する。
本発明の更に他の側面において、半導体装置の製造方法は、
（ｄ）基板の上面側に有機絶縁膜を形成する工程と、
（ｅ）有機絶縁膜を、窒素原子を含むプラズマでエッチングして開口を形成する工程
とを備えている。前記（ｅ）工程が行われている間、基板へのバイアスの供給と遮断とは、交互に行われる。基板へのバイアスの供給と遮断とが交互に行われることは、有機絶縁膜の開口に面する位置に、改質層の成長を促進する。
本発明の更に他の側面において、半導体装置の製造方法は、
（ｆ）有機絶縁膜を形成する工程と、
（ｇ）有機絶縁膜をエッチングして開口を形成する工程と、
（ｈ）前記開口を形成した後、有機絶縁膜を、窒素原子を含むプラズマに曝す工程
とを備えている。このような半導体装置の製造方法は、有機絶縁膜の開口に面する位置に、有機絶縁膜を保護する改質層を成長させる。
本発明の更に他の側面において、半導体装置の製造方法は、
（ｉ）有機化合物により第１層間絶縁膜を形成する工程と、
（ｊ）前記第１層間絶縁膜の上面側に、有機化合物により第２層間絶縁膜を形成する工程と、
（ｋ） 前記第２層間絶縁膜を貫通する配線溝と、前記第１層間絶縁膜を貫通するビア孔とを、一のエッチングプロセスによって形成する工程と、
（ｌ）前記配線溝の側壁と前記ビア孔の側壁とに、窒素原子を含む改質部を形成する工程と、
（ｍ）前記（ｌ）ステップの後、前記配線溝と前記ビア孔とを、導体によって埋め込む工程
とを備えている。このような半導体装置の製造方法は、改質部の形成後、導体の形成までに実行される半導体プロセスを少なくすることができる。このため、形成された改質部のダメージが少ない状態で、導体を前記配線溝と前記ビア孔とに埋め込む工程を実施できる。
改質層には、フッ素原子が含まれることがある。この場合、前記フッ素原子の濃度は、前記窒素原子の濃度よりも低いことが好ましい。
前記開口のエッチングを、窒素ガスとフルオロカーボンとを含むエッチングガスが使用して実行することにより、前記（ｌ）工程と前記（ｋ）工程とを同時に行うことが可能になる。
上記に記述されているように、本発明により、有機低誘電率材料で形成された層間絶縁膜を半導体プロセスの間に加えられるダメージから保護し、層間絶縁膜のリーク電流の低減と、半導体装置の信頼性の向上とを実現するための技術が提供される。
また、本発明により、配線を構成する銅が、有機低誘電率材料で形成された層間絶縁膜に拡散するのを防止する技術が提供される。
また、本発明により、配線に銅を使用し、層間絶縁膜に有機低誘電率材料を使用した半導体装置の製造工程を削減する技術が提供される。
発明を実施するための最良の形態
以下、添付図面を参照しながら、本発明による半導体装置及びその製造方法の実施の一形態を説明する。
（実施の第１形態）
図１は、本発明の実施の第１形態の半導体装置１０を示している。半導体装置１０は、表面にＭＯＳトランジスタ１ａが形成された半導体基板１を備えている。半導体基板１は、層間絶縁膜２によって被覆されている。層間絶縁膜２には、層間絶縁膜２を貫通してＭＯＳトランジスタ１ａに到達する導電性のプラグ３が形成されている。
層間絶縁膜２の上には、シリコン窒化膜４、有機絶縁膜５、シリコン酸化膜６、及びシリコン窒化膜７が、順次に形成されている。シリコン窒化膜４は、有機絶縁膜５のエッチングにおいて使用されるエッチングストッパである。有機絶縁膜５は、誘電率が低い有機低誘電率材料で形成され、典型的には、ジビニルシロキサンベンゾシクロブテン（ＢＣＢ）重合体で形成される。ＢＣＢ膜で形成された有機絶縁膜５の比誘電率は、２．４〜２．７である。有機絶縁膜５には、ポリフェニレン、ポリアリエルエーテル、ポリアリレン等の炭化水素系ポリマー、メチルシリカのような有機シリカ等の他の有機材料が使用されることが可能である。シリコン酸化膜６、及びシリコン窒化膜７は、有機絶縁膜５のエッチングで使用されるデュアルハードマスクである。
シリコン窒化膜４、有機絶縁膜５、シリコン酸化膜６、及びシリコン窒化膜７には、それらを貫通して層間絶縁膜２に到達する配線溝が形成されている。その配線溝には、銅配線８が形成されている。銅配線８は、配線溝の底面及び側面を被覆するバリア膜８ａと、銅膜８ｂとを含む。バリア膜８ａは、配線溝の底面及び側面を被覆するタンタル膜（図示されない）及びそのタンタル膜を被覆する窒化タンタル膜（図示されない）で形成されている。銅膜８ｂは、銅を主成分とする。銅膜８ｂは、バリア膜８ａの上に配線溝を埋め込むように形成されている。
有機絶縁膜５のうち、バリア膜８ａに接する部分には、改質層５ａが形成されている。後述されるように、改質層５ａは、有機絶縁膜５を、窒素ガスとＣ４Ｆ８とを含むエッチングガスを使用してエッチングする間に形成され、従って、炭素原子と窒素原子とフッ素原子とを含んでいる。炭素原子と窒素原子とを多数含む改質層５ａには、炭素−窒素結合が多数形成されている。
炭素−窒素結合が多く形成されている改質層５ａは、機械的、化学的に強固な構造を有しており、更に、絶縁性が高い。このような特性を有する改質層５ａは、銅配線８からの銅の拡散を防止し、更に、銅配線８から有機絶縁膜５を介して流れるリーク電流を低減する。
一方、改質層５ａのフッ素濃度は、銅配線８の腐食の原因とならないように低くされ、窒素濃度よりも低くされている。このような改質層５ａは、銅膜８ｂを腐食させる原因となることなく、有機絶縁膜５を有効に保護する。
改質層５ａは、有機絶縁膜５のエッチングの際にプラズマ中に放出される炭素、及びフッ素が有機絶縁膜５の側壁に付着して形成されるエッチング付着物で形成されるのではないことに留意されるべきである。窒素ガスとＣ４Ｆ８とを含むエッチングガスを使用したエッチングの間に有機絶縁膜５の側壁に付着するエッチング付着物は、窒素原子とフッ素原子とを含む有機ポリマーである。このエッチング付着物は、フッ素原子を多量に含み、そのフッ素濃度は、窒素濃度よりも高い。このエッチング付着物は、半導体装置１０の製造プロセスの実行中に、配線を構成する銅が腐食される原因になるため、有機洗浄工程によって実質的に完全に除去される。
図２から図８は、実施の第１形態の半導体装置の製造方法を示している。図２から図８に示されているように、本実施の形態では、シングルダマシン技術を用いた配線の形成が行われる。
図２に示されているように、半導体基板１の表面にＭＯＳトランジスタ１ａが形成された後、半導体基板１が層間絶縁膜２によって被覆される。更に、層間絶縁膜２には、層間絶縁膜２を貫通してＭＯＳトランジスタ１ａに到達するプラグ３が形成される。
プラグ３の形成の後、図３に示されているように、シリコン窒化膜４、有機絶縁膜５、シリコン酸化膜６、シリコン窒化膜７が、半導体基板１の上面側の全面に順次に形成される。
シリコン窒化膜７の形成の後、図４に示されているように、シリコン窒化膜７の上に、フォトレジストマスク１１がフォトリソグラフィー技術を用いて形成される。
続いて、形成されたフォトレジストマスク１１を用いて、シリコン窒化膜７がエッチングされる。シリコン窒化膜７のエッチングでは、ＣＨ２Ｆ２とアルゴンと酸素ガス（Ｏ２）との混合ガスがエッチングガスとして使用される。シリコン窒化膜７のエッチングでは、シリコン酸化膜６の一部がエッチングされることも可能であるが、有機絶縁膜５が露出されてはならない。シリコン窒化膜７のエッチングの後、酸素プラズマを用いたアッシングが行われ、図５に示されているように、フォトレジストマスク１１が除去される。
フォトレジストマスク１１の除去の後、シリコン窒化膜７をマスクとして、シリコン酸化膜６がエッチングされる。シリコン酸化膜６のエッチングにより、有機絶縁膜５のエッチングに使用されるデュアルハードマスクの形成が完了する。 シリコン酸化膜６のエッチングの後、図６に示されているように、シリコン酸化膜６とシリコン酸化膜７とをデュアルハードマスクとして、有機絶縁膜５がエッチングされる。
有機絶縁膜５のエッチングには、Ｃ４Ｆ８と窒素ガス（Ｎ２）と酸素ガス（Ｏ２）とが混合されたエッチングガスが使用される。有機絶縁膜５のエッチングに使用されるエッチングガスの主成分は、窒素ガスである。窒素ガスを主成分とするエッチングガスによって有機絶縁膜５がエッチングされることにより、プラズマに含まれる窒素ラジカルが、有機絶縁膜５に注入され、改質層５ａが形成される。窒素が添加されている改質層５ａは、機械的、化学的に安定であり、且つ、絶縁性が高い。このような改質層５ａは、有機絶縁膜５を有効に保護する。改質層５ａを有効に形成するためには、エッチングガスに含まれる窒素ガスのモル比は、全体の５０％以上であることが好ましく、より好適には、窒素ガスのモル比は、全体の７０％以上であることが好ましい。
一方、エッチングガスにＣ４Ｆ８を添加されていることにより、有機絶縁膜５の異方的なエッチングが実現されている。有機絶縁膜５のエッチングでは、Ｃ４Ｆ８の代わりに他のフルオロカーボンが使用されうる。ただし、Ｃ４Ｆ８のように、一分子に含まれる炭素の数が２以上であるフルオロカーボンを使用することは、エッチングの異方性を高める観点で好ましい。
このような組成を有するエッチングガスを使用して有機絶縁膜５をエッチングすると、改質層５ａが形成されると同時に、プラズマ中の炭素原子、フッ素原子、及び窒素原子が有機絶縁膜５、シリコン酸化膜６、シリコン窒化膜７の側壁に付着され、付着物層１２が形成される。付着物層１２は、有機絶縁膜５の異方的エッチングを実現する役割を果たしている。
付着物層１２と改質層５ａとの組成を調べるために、発明者は、Ｃ４Ｆ８と窒素ガスと酸素ガスとが混合されたエッチングガスを用いてＢＣＢ膜の表面部のエッチングする実験を行った。この実験において、エッチングが行われるチャンバーに導入されたＣ４Ｆ８と窒素ガスと酸素ガスとの流量は、それぞれ、１０ｓｃｃｍ、１５０ｓｃｃｍ、及び３０ｓｃｃｍであり、従って、窒素（Ｎ２）がエッチングガスの全体に占めるモル比は、７９％であった。更に、エッチングの後に、ＢＣＢ膜の洗浄が行われた。エッチング直後のＢＣＢ膜の表面部の組成と、洗浄後のＢＣＢ膜の表面部の組成とが、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて分析された。エッチング直後のＢＣＢ膜の表面部の組成は、付着物層１２の組成に対応し、洗浄後のＢＣＢ膜の表面部の組成は、改質層５ａの組成に対応する。
図９に示されているように、エッチング直後のＢＣＢ膜の表面から得られた炭素、フッ素、窒素の信号強度は、それぞれ、５１５１、２１８９、及び６２６（ａ．ｕ．）であった。これは、エッチング後にＢＣＢ膜の表面に残されているエッチング付着物のフッ素濃度は、窒素濃度よりも高いことを意味している。即ち、図９の表は、エッチング付着物で形成される付着物層１２のフッ素濃度が、窒素濃度よりも高いことを示している。
一方、洗浄され、エッチング付着物が除去されたＢＣＢ膜の表面から得られた炭素、フッ素、窒素の信号強度は、それぞれ、５９７６、４６１、及び５７３（ａ．ｕ．）であった。これは、窒素ガスを含むエッチングガスを用いたＢＣＢ膜のエッチングにより、ＢＣＢ膜の表面部には、窒素が添加されることを示している。即ち、窒素ガスを含むエッチングガスを用いた有機絶縁膜５のエッチングにより、改質層５ａに窒素が添加されることを意味している。更に、洗浄後のＢＣＢ膜の表面部のフッ素濃度は、窒素濃度よりも低い。即ち、図９の表は、改質層５ａのフッ素濃度が、窒素濃度よりも低いことを示している。
このように、有機絶縁膜５のエッチングにより形成される改質層５ａと付着物層１２とは、その組成が異なる。窒素濃度が高く、フッ素濃度が低い改質層５ａは、有機絶縁膜５の保護に使用され、フッ素濃度が高い付着物層１２は、銅配線８を腐食する原因となるため、後述されるように、有機洗浄によって除去される。
有機絶縁膜５のエッチングは、エッチングストッパであるシリコン窒化膜４が露出されるまで行われ、シリコン窒化膜４の上面で停止される。
有機絶縁膜５のエッチングの後、図７に示されているように、有機洗浄工程により、付着物層１２が実質的に完全に除去される。これにより、図１の銅配線８の腐食が防がれている。
続いて、シリコン窒化膜がエッチングされる条件で、半導体基板１の上面側の全面がエッチバックされ、図８に示されているように、シリコン窒化膜４の露出されている部分がエッチングされる。シリコン窒化膜４をエッチングするエッチバックの際、上述の改質層５ａは、有機絶縁膜５を保護し、有機絶縁膜５の絶縁特性の劣化を防ぐ。
シリコン窒化膜４のエッチングにより、シリコン窒化膜７もエッチングされる。しかし、図３のシリコン窒化膜５及びシリコン窒化膜７の形成のとき、シリコン窒化膜７の膜厚は、シリコン窒化膜５の膜厚よりも厚く形成され、シリコン窒化膜７は、完全には除去されない。
シリコン窒化膜４のエッチングにより、銅配線８を埋め込む配線溝１３が形成される。プラグ３は、配線溝１３に露出され、プラグ３への電気的接続が可能になる。
続いて、配線溝１３の内部にバリア膜８ａと銅膜８ｂとが埋め込まれ、銅配線８が形成される。銅配線８は、銅メッキとＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）とを用いた、当業者にとって周知の銅配線埋め込み技術により形成される。ＣＭＰの際、デュアルハードマスクを構成するシリコン酸化膜６及びシリコン窒化膜７が多く除去されることは、層間絶縁膜の実効誘電率の低減に有効である。銅配線８の形成により、図１に示されている半導体装置１０の形成が完了する。
以上に説明されているように、実施の第１形態では、有機絶縁膜５の側壁に、窒素が添加された改質層５ａが形成される。改質層５ａは、機械的、化学的に強固な構造を有しており、有機絶縁膜５を半導体プロセスの間に加えられるダメージから保護する。更に、改質層５ａは、銅配線８からの銅の拡散を防止し、銅配線８から有機絶縁膜５を介して流れるリーク電流を低減する。
実施の第１形態において、有機絶縁膜５のエッチングでは、プラズマを生成するための放電が間欠的に行われることが好ましい。図１０は、プラズマを生成するための放電を間欠的に行うエッチング装置の一例を示す。当該エッチング装置は、エッチングが行われるチャンバー１０１を備えている。チャンバー１０１には、フルオロカーボンガス供給ライン１１１、窒素ガス供給ライン１１２、及び酸素ガス供給ライン１１３が接続されている。フルオロカーボンガス供給ライン１１１は、Ｃ４Ｆ８をチャンバー１０１に供給し、窒素ガス供給ライン１１２は、窒素ガス（Ｎ２）をチャンバー１０１に供給し、酸素ガス供給ライン１１３は、酸素ガス（Ｏ２）をチャンバー１０１に供給する。
図１０のエッチング装置は、平行平板型エッチング装置であり、チャンバー１０１の内部には、互いに対向する上部電極１０２と下部電極１０３とが設けられている。下部電極１０３には、ウエハＷを保持する静電チャック１０４が接続されている。有機絶縁膜５のエッチングの際には、上述の半導体基板１がウエハＷとして静電チャック１０４の上に載置される。
上部電極１０２は、整合器１０５を介して高周波電源１０６に接続されている。下部電極１０３は、整合器１０７を介して高周波電源１０８に接続されている。高周波電源１０６は、プラズマをチャンバー１０１の内部で発生するために使用され、高周波電源１０８は、ウエハＷにバイアスを印加するために使用される。高周波電源１０６と高周波電源１０８とは、いずれも、１３．５６ＭＨｚの高周波電力を出力する。高周波電源１０６と高周波電源１０８とは、制御装置１０９によって制御される。制御装置１０９は、高周波電源１０６による上部電極１０２への高周波電圧の供給と遮断とを制御し、更に、高周波電源１０８によるウエハＷへのバイアスの供給と遮断とを制御する。
有機絶縁膜５のエッチングの際、高周波電源１０６が間欠的に高周波電力を上部電極１０２に供給すると、チャンバー１０１の内部では、間欠的に放電が発生する。図１１は、放電が間欠的に行われたときの、有機絶縁膜５がエッチングの過程を示している。
放電が発生している期間では、放電によってプラズマ中に正イオンが生成され、生成された正イオンによって有機ＩＤＬ５がエッチングされる。このとき、プラズマ中の電子のエネルギーは、イオンのエネルギーに比べて非常に高いため、フォトレジストマスク１１には、電子が蓄積される。このため、有機絶縁膜５には正イオンのみが入射できる荷電分離状態が現れる。
放電が遮断されると、電子のエネルギーは、１０〜数１０μｓの間に急激に減少し、プラズマと有機絶縁膜５との電位差が減少する。そのため、有機絶縁膜５に入射するイオンのエネルギーは非常に低くなり、中性ラジカルとエッチング生成物とが、有機絶縁膜５の側壁とエッチング面とに堆積する。中性ラジカルとエッチング生成物とが堆積する間、窒素ラジカルが有機絶縁膜５に拡散し、有機絶縁膜５の側壁が窒化されて改質層５ａが成長する。連続的に放電が行われる場合でも、有機絶縁膜５の側壁は窒化されるが、間欠的な放電が行われることにより改質層５ａの成長が促進される。
１回の放電の継続時間は、１０〜５００μｓであることが好ましい。放電が継続される時間が長いと、放電は安定になるが、５００μｓよりも放電の継続時間が長くなると、放電が遮断される効果が薄くなる。一方、放電の継続時間が１０μｓより短いと、放電が安定しない。
一方、放電が遮断される遮断時間は、１０〜５００μｓであることが好ましい。放電の遮断時間が１０μｓより短いと、電子温度が実質的に低減しないため、放電が遮断される効果が薄くなる。一方、放電の遮断時間が５００μｓより長いと、放電が安定しなくなる。
また、実施の第１形態において、有機絶縁膜５のエッチングでは、半導体基板１へのバイアスの印加が間欠的に行われることが好ましい。図１０のエッチング装置を用いて有機絶縁膜５のエッチングを行う場合、高周波電源１０８による上部電極１０４への高周波電力の供給を間欠的に行うことにより、半導体基板１に、間欠的にバイアスを印加することができる。
半導体基板１にバイアスが印加されている間、図１１と同様に、フォトレジストマスク１１には電子が蓄積され、荷電分離状態が現れる。
半導体基板１へのバイアスの印加が遮断されると、正イオンを引き込む作用をするプラズマと有機絶縁膜５との電位差が減少し、有機絶縁膜５に入射するイオンのエネルギーが減少する。イオンのエネルギーが低下すると、有機絶縁膜５の側壁のエッチングレートが低下するため、有機絶縁膜５の側壁の窒化が起こりやすくなり、改質層５ａの成長が促進される。
このように、半導体基板１へのバイアスの印加が間欠的に行われることにより、改質層５ａの成長が促進される。
半導体基板１へのバイアスの間欠的な印加による改質層５ａの成長の促進は、上述された、間欠的な放電による改質層５ａの成長の促進と同時に行われることが可能である。
また、実施の第１形態において、改質層５ａの成長は、有機絶縁膜５のエッチング後に、半導体基板１の上面側に窒素プラズマを照射することによって実行されることが可能である。この場合、図１２に示されているように、フルオロカーボンを含むエッチングガスを用いて有機絶縁膜５がエッチングされる。有機絶縁膜５のエッチングにより、有機絶縁膜５、シリコン酸化膜６、及びシリコン窒化膜７の側壁には、エッチング付着物１２’が付着する。その後、図１３に示されているように、有機洗浄によってエッチング付着物１２’を除去する前に、窒素プラズマが照射される。窒素プラズマの照射により、有機絶縁膜５の側壁に、改質層５ａが成長する。窒素プラズマの照射による改質層５ａの成長は、改質層５ａの成長を確実に行うことができる点で好ましい。
窒素プラズマの照射は、エッチング付着物１２’を除去した後に行われることも可能である。この場合、有機洗浄に使用される有機洗浄液からの有機絶縁膜５の保護は行われないが、有機絶縁膜５の側壁への改質層５ａの成長を一層に確実に行うことができる。
また、窒素ガスを含むエッチングガスを用いた有機絶縁膜５のエッチングと、有機絶縁膜５のエッチング後の窒素プラズマの照射とは、併用されることが可能である。これらの併用は、改質層５ａを一層に確実に成長させる点で好ましい。 （実施の第２形態）
実施の第２形態では、窒素を添加して有機絶縁膜の側壁に改質層を成長する技術が、デュアルダマシンプロセスに適用されている。
図１４は、本発明の実施の第２形態の半導体装置２０を示している。半導体装置２０は、基板２１と、基板２１の上に形成された下部配線構造２２を備えている。基板２１の内部には、ＭＯＳトランジスタ及びプラグが形成されているが、それらは、いずれも図示されていない。下部配線構造２２は、積層絶縁膜２３と銅配線２４とを含む。銅配線２４は、積層絶縁膜２３に形成された配線溝に埋め込まれている。
下部配線構造２２の上には、キャップ膜２５と有機ビア層間膜２６とが順次に形成されている。キャップ膜２５は、シリコン窒化膜で形成されている。有機ビア層間膜２６は、誘電率が低い有機低誘電率材料で形成され、典型的には、ジビニルシロキサンベンゾシクロブテン（ＢＣＢ）重合体で形成される。後述されるように、キャップ膜２５は、有機低誘電率材料で形成された有機ビア層間膜２６のエッチングストッパとして使用される。キャップ膜２５と有機ビア層間膜２６とには、それらを貫通し、銅配線２４に到達するビア孔が形成されている。
有機ビア層間膜２６の上には、ストッパ膜２７と有機トレンチ層間膜２８とハードマスク膜２９とが順次に形成されている。ストッパ膜２７は、シリコン窒化膜で形成されている。有機トレンチ層間膜２８は、誘電率が低い有機低誘電率材料で形成され、典型的には、ジビニルシロキサンベンゾシクロブテン（ＢＣＢ）重合体で形成される。ストッパ膜２７は、有機低誘電率材料で形成された有機トレンチ層間膜２８をエッチングする際にエッチングストッパとして使用される。ハードマスク膜２９は、シリコン窒化膜で形成されている。ハードマスク膜２９は、有機トレンチ層間膜２８をエッチングする際にハードマスクとして使用される。
ストッパ膜２７と有機トレンチ層間膜２８とハードマスク膜２９とには、それらを貫通して有機ビア層間膜２６に到達する配線溝が形成されている。その配線溝と、キャップ膜２５と有機ビア層間膜２６とを貫通するビア孔とは、バリア膜３０によって被覆されている。バリア膜３０は、配線溝とビア孔とを被覆するタンタル膜（図示されない）と、そのタンタル膜を被覆する窒化タンタル膜（図示されない）とから構成されている。バリア膜３０の上には、配線溝とビア孔とを埋め込むように銅膜３１が形成されている。銅膜３１は、銅を主成分として形成されている。銅膜３１のうち、配線溝に埋め込まれている部分は、上部配線を構成する。一方、銅膜３１のうち、ビア孔に埋め込まれた部分は、その上部配線と、下部配線構造２２の銅配線２４とを接続するビアとなる。
ビア孔の側面を構成する有機ビア層間膜２６の側壁には、改質層２６ａが形成され、配線溝の側面を構成する有機トレンチ層間膜２８の側壁には、改質層２８ａが形成されている。改質層２６ａ及び改質層２８ａは、実施の第１形態の改質層５ａと同様に、窒素ガスとＣ４Ｆ８とを含むエッチングガスを使用してエッチングする間に形成され、従って、炭素原子と窒素原子とフッ素原子とを含んで構成されている。炭素原子と窒素原子とを多数含む改質層２６ａ及び改質層２８ａには、炭素−窒素結合が多数形成されている。炭素−窒素結合が多く形成されている改質層２６ａ及び改質層２８ａは、有機ビア層間膜２６と有機トレンチ層間膜２８とを有効に保護する。更に改質層２６ａ及び２８ａは、銅膜３１からの銅の拡散を防止し、有機ビア層間膜２６と有機トレンチ層間膜２８とのリーク電流を低減する。
一方、改質層２６ａ及び改質層２８ａのフッ素濃度は、銅膜３１が腐食されないように、窒素濃度よりも低く抑えられている。
図１５から図２３は、実施の第２形態の半導体装置２０の製造方法を示している。実施の第２形態では、いわゆる「ビアファーストプロセス」が使用されている。図１５に示されているように、基板２１の上に、積層絶縁膜２３を構成するシリコン窒化膜２３ａ、有機絶縁膜２３ｂ、及びシリコン窒化膜２３ｃが、順次に積層される。続いて、形成された積層絶縁膜２３に配線溝が設けられ、その配線溝を埋め込むように、銅配線２４が形成される。銅配線２４は、配線溝を被覆するバリア膜２４ａと、バリア膜２４ａの上に形成された銅膜２４ｂとからなる。銅配線２４の埋め込みは、当業者によって周知のダマシン技術により行われる。銅配線２４の埋め込みにより、下部配線構造２２の形成が完了する。
下部配線構造２２の形成の後、図１６に示されているように、キャップ膜２５、有機ビア層間膜２６、ストッパ膜２７、有機トレンチ層間膜２８、及びハードマスク膜２９が順次に形成される。キャップ膜２５、ストッパ膜２７、及びハードマスク膜２９は、シリコン窒化膜で形成される。有機ビア層間膜２６と、有機トレンチ層間膜２８とは、有機低誘電率材料で形成され、典型的には、有機ビア層間膜２６としては、ジビニルシロキサンベンゾシクロブテン（ＢＣＢ）重合体が使用される。
続いて、図１７に示されているように、基板２１の上面側の全面に反射防止膜３２が形成された後、反射防止膜３２の上にフォトレジストマスク３３が形成される。フォトレジストマスク３３は、有機ビア層間膜２６を貫通するビア孔の位置を規定する。
フォトレジストマスク３３の形成の後、図１８に示されているように、フォトレジストマスク３３を用いて、反射防止膜３２、ハードマスク膜２９、有機トレンチ層間膜２８、ストッパ膜２７、及び有機ビア層間膜２６が順次にエッチングされ、キャップ膜２５に到達するビア孔３４が形成される。
有機ビア層間膜２６と有機トレンチ層間膜２８とのエッチングには、Ｃ４Ｆ８と窒素ガス（Ｎ２）と酸素ガス（Ｏ２）とが混合されたエッチングガスが使用される。エッチングガスの主成分は、窒素ガスである。窒素ガスを主成分とするエッチングガスによって有機ビア層間膜２６と有機トレンチ層間膜２８とがエッチングされることにより、プラズマに含まれる窒素ラジカルが、有機ビア層間膜２６と有機トレンチ層間膜２８とに注入される。窒素ラジカルの注入により、有機ビア層間膜２６及び有機トレンチ層間膜２８には、それぞれ、炭素原子と窒素原子とを多数含む改質層２６ａ、２８ｂが形成される。改質層２６ａ、２８ｂには、炭素−窒素結合が多数形成され、改質層２６ａ、２８ｂは、以下に行われる半導体製造プロセスにおいて、有機ビア層間膜２６と有機トレンチ層間膜２８とを有効に保護する。改質層２６ａ、２８ｂのフッ素濃度は銅膜３１が腐食されない程度に低く、窒素濃度よりも低い。但し、有機トレンチ層間膜２８に形成される改質層２８ｂのうち、バリア膜３０と銅膜３１とが埋め込まれる配線溝の内部にある部分は、以下に続くプロセスで除去される。
実施の第１形態と同様に、ハードマスク膜２９、有機トレンチ層間膜２８、ストッパ膜２７、及び有機ビア層間膜２６の側壁には、フッ素原子を多く含むエッチング付着物が付着しているが、図１８には図示されていない。
続いて、図１９に示されているように、反射防止膜３２とフォトレジストマスク３３とが有機洗浄工程によって除去される。有機洗浄工程により、エッチング付着物も同時に除去される。
続いて基板２１の上面側の全面に反射防止膜３５が形成された後、図２０に示されているように、フォトレジストマスク３６がフォトリソグラフィー技術によって形成される。ビア孔３４の内部には、反射防止膜３５が厚く形成され、反射防止膜３５は、ビア孔３４の底部にあるキャップ膜２５を保護する。フォトレジストマスク３６は、有機トレンチ層間膜２８、及びハードマスク膜２９に形成される配線溝の位置を規定する。
続いて、図２１に示されているように、フォトレジストマスク３６を用いて反射防止膜３５、有機トレンチ層間膜２８、及びハードマスク膜２９がエッチングされ、配線溝３７が形成される。
有機トレンチ層間膜２８のエッチングは、上述の有機ビア層間膜２６のエッチングと同様に、Ｃ４Ｆ８と窒素ガス（Ｎ２）と酸素ガス（Ｏ２）とが混合されたエッチングガスが使用される。そのエッチングガスの主成分は、窒素ガスである。このような組成を有するエッチングガスが使用されることにより、有機トレンチ層間膜２８の側壁には、炭素原子と窒素原子とを多数含む改質層２８ａが形成される。改質層２８ａは、以下の半導体製造プロセスにおいて、有機トレンチ層間膜２８を有効に保護する。改質層２８ａのフッ素濃度は、銅膜３１が腐食されない程度に低く、窒素濃度よりも低い。
配線溝３７とビア孔３４とが位置整合している場合には、有機トレンチ層間膜２８の配線溝３７に面する側壁には、既に、改質層２８ｂが形成されている。この場合、改質層２８ｂは、改質層２８ａの一部を構成することになる。
有機トレンチ層間膜２８のエッチングにより、ハードマスク膜２９、有機トレンチ層間膜２８の側壁には、フッ素原子を多く含むエッチング付着物が付着するが、そのエッチング付着物は、図２１には図示されていない。
続いて、図２２に示されているように、反射防止膜３５とフォトレジストマスク３６とが有機洗浄工程によって除去される。有機洗浄工程により、エッチング付着物も同時に除去される。改質層２６ａ及び改質層２８ａは、この有機洗浄工程のとき、それぞれ、有機ビア層間膜２６及び有機トレンチ層間膜２８を保護する。
更に、図２３に示されているように、エッチバックによって、キャップ膜２５とストッパ膜２７とのうち露出されている部分が除去され、ビア孔３４が銅配線２４に到達する。改質層２６ａ及び改質層２８ａは、このエッチバックのとき、それぞれ、有機ビア層間膜２６及び有機トレンチ層間膜２８を保護する。
続いて、ビア孔３４と配線溝３７との側面及び底面に、バリア膜３０が形成された後、銅膜３１が形成され、ビア孔３４と配線溝３７とが埋め込まれる。銅膜３１の形成により、図１４に示された半導体装置２０の形成が完了する。
以上に説明されているように、実施の第２形態では、有機ビア層間膜２６と有機トレンチ層間膜２８の側壁に、窒素が添加された改質層２６ａ、２８ａが形成される。改質層２６ａ、２８ａは、機械的、化学的に強固な構造を有しており、有機ビア層間膜２６と有機トレンチ層間膜２８とを半導体プロセスの間に加えられるダメージから保護する。更に、改質層２６ａ、２８ａは、銅膜３１からの銅の拡散を防止し、有機ビア層間膜２６と有機トレンチ層間膜２８とを介して流れるリーク電流を低減する。
実施の第２形態では、図２４に示されているように、バリア膜３０が半導体装置２０から排除されることが可能である。この場合、銅膜３１が改質層２６ａ及び改質層２８ａに直接に接触する。しかし、改質層２６ａ及び改質層２８ａは、銅膜３１に含まれる銅のバリア膜として有効に機能するため、バリア膜３０が存在しないことは、半導体装置２０の動作に大きく影響しない。バリア膜３０が形成されないことは、工程の数の減少と、コストの低減の観点で好ましい。
なお、実施の第２形態において、実施の第１形態と同様に、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８のエッチングのとき、エッチングのためのプラズマを生成するための放電が間欠的に行われることが可能である。間欠的な放電は、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８の側壁への改質層２６ａ、２８ａの成長を促進する。
また、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８のエッチングが行われるとき、基板２１へのバイアスの印加が間欠的に行われることが可能である。間欠的なバイアスの印加は、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８の側壁への改質層２６ａ、２８ａの成長を促進する。
更に、改質層２６ａ、２８ａの成長は、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８のエッチングが行われた後に、窒素プラズマを有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８に照射することによって実行されることが可能である。窒素プラズマの照射による改質層２６ａ、２８ａの成長は、改質層２６ａ、２８ａを確実に形成できる点で好ましい。
（実施の第３形態）
実施の第３形態では、実施の第２形態の半導体装置２０が、「ビアファーストプロセス」ではなく、いわゆる「デュアルハードマスクプロセス」によって形成される。
まず、実施の第２形態と同様に、図１５に示されている下部配線構造２２が基板２１の上に形成された後、図１６に示されているように、キャップ膜２５、有機ビア層間膜２６、ストッパ膜２７、有機トレンチ層間膜２８、及びハードマスク膜２９が形成される。既述のように、キャップ膜２５、ストッパ膜２７、及びハードマスク膜２９は、シリコン窒化膜で形成され、有機ビア層間膜２６と、有機トレンチ層間膜２８とは、有機低誘電率材料で形成される。
後述されるように、実施の第３形態では、有機ビア層間膜２６と、有機トレンチ層間膜２８とは、フォトレジスト及び反射防止膜に対して選択エッチングが可能な材料が使用される必要があり、典型的には、有機ビア層間膜２６としては、ジビニルシロキサンベンゾシクロブテン（ＢＣＢ）重合体が使用される。
実施の第３形態では、図２５に示されているように、ハードマスク膜２９の上に、更に、犠牲的ハードマスク膜３８が形成される。犠牲的ハードマスク膜３８は、シリコン酸化膜で形成される。後述されるように、犠牲的ハードマスク膜３８は、最終的には半導体装置２０から除去される。
続いて、反射防止膜３９が基板２１の上面側の全面に形成された後、図２６に示されているように、フォトリソグラフィー技術により、フォトレジストマスク４０が反射防止膜３９の上に形成される。フォトレジストマスク４０は、有機トレンチ層間膜２８、及びハードマスク膜２９とに設けられる配線溝の位置を規定する。
フォトレジストマスク４０の形成の後、図２７に示されているように、フォトレジストマスク４０を用いて犠牲的ハードマスク膜３８がエッチングされる。シリコン酸化膜で形成された犠牲的ハードマスク膜３８のエッチングは、シリコン酸化膜とシリコン窒化膜との選択比が高い条件で行われ、シリコン窒化膜で形成されたハードマスク膜２９は実質的にエッチングされない。犠牲的ハードマスク膜３８のエッチングにより、フォトレジストマスク４０が規定している配線溝のパターンが、犠牲的ハードマスク膜３８に転写される。
犠牲的ハードマスク膜３８のエッチングの後、図２８に示されているように、反射防止膜３９とフォトレジストマスク４０とが酸素プラズマを用いたアッシングによって除去される。
続いて、反射防止膜４１が基板２１の上面側の全面に形成された後、図２９に示されているように、フォトレジストマスク４２が反射防止膜４１の上に形成される。フォトレジストマスク４２は、キャップ膜２５、及び有機ビア層間膜２６を貫通して設けられるビア孔の位置を規定する。
フォトレジストマスク４２の形成の後、図３０に示されているように、フォトレジストマスク４２を用いて、反射防止膜４１、ハードマスク膜２９、有機トレンチ層間膜２８、及びストッパ膜２７とが順次にエッチングされる。このエッチングにより、フォトレジストマスク４２が規定するビア孔のパターンがハードマスク膜２９に転写される。ストッパ膜２７がエッチングされ、有機ビア層間膜２６が露出されると、有機ビア層間膜２６の一部がエッチングされ得る。しかし、有機ビア層間膜２６がエッチングされることは特に問題にならない。
有機トレンチ層間膜２８のエッチングは、Ｃ４Ｆ８と窒素ガス（Ｎ２）と酸素ガス（Ｏ２）とが混合されたエッチングガスが使用される。そのエッチングガスの主成分は、窒素ガスである。このような組成を有するエッチングガスが使用されることにより、有機トレンチ層間膜２８の側壁には、炭素原子と窒素原子とを多数含む改質層２８ｂが形成される。改質層２８ｂは、以下で実行されるプロセスにおいて、有機トレンチ層間膜２８を有効に保護する。改質層２８ｂのフッ素濃度は、銅膜３１が腐食されない程度に低く、窒素濃度よりも低い。但し、有機トレンチ層間膜２８に形成される改質層２８ｂのうち、バリア膜３０、及び銅膜３１が埋め込まれる配線溝の内部にある部分は、以下に続くプロセスで除去される。
ハードマスク膜２９、及び有機トレンチ層間膜２８、及びストッパ膜２７の側壁には、フッ素を多く含むエッチング付着物が付着するが、図３０には図示されていない。
続いて、図３１に示されているように、反射防止膜４１とフォトレジストマスク４２とが窒素／水素プラズマによって除去される。ＢＣＢ重合体で形成されている有機ビア層間膜２６と有機トレンチ層間膜２８とは、窒素／水素プラズマに対して耐性がある。従って、窒素／水素プラズマによる反射防止膜４１とフォトレジストマスク４２との除去では、エッチングされない。
窒素／水素プラズマによる反射防止膜４１とフォトレジストマスク４２との除去は、有機トレンチ層間膜２８の側壁を更に窒化する。この窒化により、改質層２８ｂが一層に成長する。
続いて、有機洗浄工程が行われ、ハードマスク膜２９、及び有機トレンチ層間膜２８、及びストッパ膜２７の側壁に付着したエッチング付着物が除去される。この有機洗浄工程のとき、改質層２８ｂは、有機トレンチ層間膜２８を有効に保護する。
反射防止膜４１とフォトレジストマスク４２とが除去された後、図３２に示されているように、犠牲的ハードマスク３８を用いて、ハードマスク膜２９と有機トレンチ層間膜２８と有機ビア層間膜２６とがエッチングされる。このエッチングでは、ハードマスク膜２９のエッチングが終了した段階で、有機トレンチ層間膜２８とストッパ膜２７との間の選択比、及び有機ビア層間膜２６とキャップ膜２５との選択比が大きくなる条件にエッチング条件が切り換えられ、ストッパ膜２７とキャップ膜２５とがエッチングされずに残される。有機トレンチ層間膜２８に形成されていた改質層２８ｂのうち、有機ビア層間膜２６を貫通するビア孔に、位置整合していない部分は、このエッチングによって除去される。
このエッチングでは、Ｃ４Ｆ８と窒素ガス（Ｎ２）と酸素ガス（Ｏ２）とが混合されたエッチングガスが使用される。エッチングガスの主成分は、窒素ガスである。このような組成を有するエッチングガスが使用されることにより、有機ビア層間膜２６と有機トレンチ層間膜２８との側壁には、それぞれ、炭素原子と窒素原子とを多数含む改質層２６ａ、２８ａが形成される。改質層２６ａ、及び２８ａは、以下で実行されるプロセスにおいて、有機ビア層間膜２６と有機トレンチ層間膜２８とを有効に保護する。改質層２６ａ、及び２８ａのフッ素濃度は銅膜３１の腐食が起こらないように低く抑えられ、窒素濃度よりも低い。
続いて、図３３に示されているように、キャップ膜２５とストッパ膜２７とのうち露出されている部分がエッチバックによって除去される。このエッチバックにより、ビア孔３４は、銅配線２４に到達する。このエッチバックにより、犠牲的ハードマスク３８も同時に除去される。
続いて、ビア孔３４と配線溝３７との側面及び底面に、バリア膜３０が形成された後、銅膜３１が形成され、ビア孔３４と配線溝３７とが埋め込まれる。銅膜３１の形成により、図１４に示された半導体装置２０の形成が完了する。
このように、図１４に示された半導体装置２０の形成は、実施の第３形態のデュアルマスクプロセスによっても実行可能である。但し、実施の第３形態のデュアルマスクプロセスによる半導体装置２０の形成は、実施の第２形態のビアファーストプロセスによる半導体装置２０の形成よりも、改質部２６ａに与えられるダメージが少ない点で好ましい。
図２０に示されているように、実施の第２形態では、有機ビア層間膜２６に形成されたビア孔の内部に反射防止膜３５が形成され、更に、反射防止膜３５が除去される。反射防止膜３５の除去の際、有機ビア層間膜２６の側壁に形成された改質部２６ａには、ダメージが入る。このダメージは、有機ビア層間膜２６の保護の効果を弱める可能性があり好ましくない。
一方、実施の第３形態では、有機ビア層間膜２６の側壁への改質部２６ａの形成に続いて、バリア膜３０、及び銅膜３１の形成が行われる。従って、実施の第３形態では、改質部２６ａに与えられるダメージは少ない。改質部２６ａのダメージが少ないことは、銅膜３１からの銅の拡散の効果が高くなる点で好ましい。 なお、実施の第３形態において、実施の第１形態と同様に、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８のエッチングが行われる間に、プラズマを生成するための放電が間欠的に行われることが可能である。これにより、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８の側壁への改質層２６ａ、２８ａの成長が促進される。
また、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８のエッチングが行われる間に、基板２１へのバイアスの印加が間欠的に行われることが可能である。これにより、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８の側壁への改質層２６ａ、２８ａの成長が促進される。
更に、改質層２６ａ、２８ａの成長は、有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８のエッチングが行われた後に、窒素プラズマを有機ビア絶縁膜２６、及び有機トレンチ絶縁膜２８に照射することによって実行されることが可能である。窒素プラズマの照射による改質層２６ａ、２８ａの成長は、改質層２６ａ、２８ａを確実に形成できる点で好ましい。
また、実施の第３形態において、実施の第２形態と同様に、バリア膜３０が半導体装置２０から排除され、図２４に示されている半導体装置が形成されることが可能である。バリア膜３０が形成されないことは、工程の数の減少と、コストの低減の観点で好ましい。
【図面の簡単な説明】
図１は、本発明による半導体装置の実施の第１形態を示す断面図である。
図２は、実施の第１形態の半導体装置の製造方法を示す断面図である。
図３は、実施の第１形態の半導体装置の製造方法を示す断面図である。
図４は、実施の第１形態の半導体装置の製造方法を示す断面図である。
図５は、実施の第１形態の半導体装置の製造方法を示す断面図である。
図６は、実施の第１形態の半導体装置の製造方法を示す断面図である。
図７は、実施の第１形態の半導体装置の製造方法を示す断面図である。
図８は、実施の第１形態の半導体装置の製造方法を示す断面図である。
図９は、改質層５ａと、付着物層１２との組成の違いを示す図である。
図１０は、有機絶縁膜５のエッチングを行うエッチング装置の一例を示す。
図１１は、放電が間欠的に行われたときの、有機絶縁膜５がエッチングの過程を示している。
図１２は、窒素プラズマを照射して改質層５ａを形成する過程を示す。
図１３は、窒素プラズマを照射して改質層５ａを形成する過程を示す。
図１４は、本発明による半導体装置の実施の第２形態を示す断面図である。
図１５は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図１６は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図１７は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図１８は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図１９は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図２０は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図２１は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図２２は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図２３は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図２４は、実施の第２形態の半導体装置の変形例を示す断面図である。
図２５は、実施の第３形態の半導体装置の製造方法を示す断面図である。
図２６は、実施の第３形態の半導体装置の製造方法を示す断面図である。
図２７は、実施の第３形態の半導体装置の製造方法を示す断面図である。
図２８は、実施の第３形態の半導体装置の製造方法を示す断面図である。
図２９は、実施の第３形態の半導体装置の製造方法を示す断面図である。
図３０は、実施の第３形態の半導体装置の製造方法を示す断面図である。
図３１は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図３２は、実施の第２形態の半導体装置の製造方法を示す断面図である。
図３３は、実施の第２形態の半導体装置の製造方法を示す断面図である。

Claims (14)

  1. ジビニルシロキサンベンゾシクロブテン、ポリフェニレン、ポリアリエルエーテル、ポリアリレン、又はメチルシリカで形成され、且つ、開口を有する有機絶縁膜を備え、
    前記有機絶縁膜は、前記開口に面した改質部を有し、
    前記改質部は、窒素原子とフッ素原子とを含み、
    前記改質部は、炭素−窒素結合を含み、
    前記改質部における前記フッ素原子の濃度が、前記窒素原子の濃度よりも低い
    半導体装置。
  2. 請求項１に記載の半導体装置において、
    更に、前記開口の内部に、銅を主成分とする金属導体を備えた
    半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記金属導体は、前記改質部に直接に接する
    半導体装置。
  4. （ａ）基板の上面側に、ジビニルシロキサンベンゾシクロブテン、ポリフェニレン、ポリアリエルエーテル、ポリアリレン、又はメチルシリカによって有機絶縁膜を形成する工程と、
    （ｂ）前記有機絶縁膜を、エッチングして開口を形成する工程と、
    （ｃ）前記有機絶縁膜の前記開口に面する位置に、窒素原子とフッ素原子とを含む改質部を形成する工程
    を備え、
    前記改質部は、炭素−窒素結合を含み、
    前記開口のエッチングでは、窒素ガスとフルオロカーボンとを含むエッチングガスが使用され、
    前記（ｂ）工程と前記（ｃ）工程とは同時に行われ、
    前記フルオロカーボンの一分子に含まれる炭素の数が２以上である
    半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、
    前記フルオロカーボンがＣ ４ Ｆ ８ である
    半導体装置の製造方法。
  6. 請求項４又は５に記載の半導体装置の製造方法であって、
    前記改質部における前記フッ素原子の濃度は、前記窒素原子の濃度よりも低い
    半導体装置の製造方法。
  7. 請求項４乃至６のいずれかに記載の半導体装置の製造方法において、
    前記窒素ガスのモル比は、前記エッチングガス全体の５０％以上である
    半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記窒素ガスのモル比は、前記エッチングガス全体の７０％以上である
    半導体装置の製造方法。
  9. （ａ）基板の上面側に、有機絶縁膜を形成する工程と、
    （ｂ）前記有機絶縁膜を、エッチングして開口を形成する工程と、
    （ｃ）前記有機絶縁膜の前記開口に面する位置に、窒素原子とフッ素原子とを含む改質部を形成する工程
    を備え、
    前記開口のエッチングでは、窒素ガスとフルオロカーボンとを含むエッチングガスが使用され、前記（ｂ）工程と前記（ｃ）工程とは同時に行われ、
    前記改質部における前記フッ素原子の濃度は、前記窒素原子の濃度よりも低く、
    前記（ｂ）工程では、前記エッチングのために発生されるプラズマの発生と遮断とが交互に行われる
    半導体装置の製造方法。
  10. （ａ）基板の上面側に、有機絶縁膜を形成する工程と、
    （ｂ）前記有機絶縁膜を、エッチングして開口を形成する工程と、
    （ｃ）前記有機絶縁膜の前記開口に面する位置に、窒素原子とフッ素原子とを含む改質部を形成する工程
    を備え、
    前記開口のエッチングでは、窒素ガスとフルオロカーボンとを含むエッチングガスが使用され、前記（ｂ）工程と前記（ｃ）工程とは同時に行われ、
    前記改質部における前記フッ素原子の濃度は、前記窒素原子の濃度よりも低く、
    前記（ｂ）工程が行われている間に、前記基板へのバイアスの供給と遮断とが交互に行われる
    半導体装置の製造方法。
  11. （ｄ）基板の上面側に有機絶縁膜を形成する工程と、
    （ｅ）前記有機絶縁膜を、窒素原子を含むプラズマでエッチングして開口を形成する工程
    とを備え、
    前記（ｅ）工程では、前記プラズマの発生の供給と遮断とが交互に行われる
    半導体装置の製造方法。
  12. （ｄ）基板の上面側に有機絶縁膜を形成する工程と、
    （ｅ）前記有機絶縁膜を、窒素原子を含むプラズマでエッチングして開口を形成する工程
    とを備え、
    前記（ｅ）工程が行われている間に、前記基板へのバイアスの供給と遮断とが交互に行われる
    半導体装置の製造方法。
  13. （ｉ）ジビニルシロキサンベンゾシクロブテン、ポリフェニレン、ポリアリエルエーテル、ポリアリレン、又はメチルシリカにより第１層間絶縁膜を形成する工程と、
    （ｊ）前記第１層間絶縁膜の上面側に、ジビニルシロキサンベンゾシクロブテン、ポリフェニレン、ポリアリエルエーテル、ポリアリレン、又はメチルシリカにより第２層間絶縁膜を形成する工程と、
    （ｋ） 前記第２層間絶縁膜を貫通する配線溝と、前記第１層間絶縁膜を貫通するビア孔とを、一のエッチングプロセスによって形成する工程と、
    （ｌ）前記配線溝の側壁と前記ビア孔の側壁とに、窒素原子とフッ素原子とを含む改質部を形成する工程と、
    （ｍ）前記（ｄ）工程の後、前記配線溝と前記ビア孔とを、導体によって埋め込む工程とを備え、
    前記改質部における前記フッ素原子の濃度は、前記窒素原子の濃度よりも低く、
    前記改質部は、炭素−窒素結合を含み、
    前記配線溝と前記ビア孔とのエッチングでは、窒素ガスとフルオロカーボンとを含むエッチングガスが使用され、
    前記（ｌ）工程は、前記（ｋ）工程と同時に行われ、
    前記フルオロカーボンの一分子に含まれる炭素の数が２以上である
    半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法であって、
    前記フルオロカーボンがＣ ４ Ｆ ８ である
    半導体装置の製造方法。
JP2003581255A 2002-04-03 2003-03-31 半導体装置及びその製造方法 Expired - Fee Related JP4487566B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002101873 2002-04-03
JP2002101873 2002-04-03
PCT/JP2003/004063 WO2003083935A1 (fr) 2002-04-03 2003-03-31 Dispositif a semiconducteur et son procede de production

Publications (2)

Publication Number Publication Date
JPWO2003083935A1 JPWO2003083935A1 (ja) 2005-08-04
JP4487566B2 true JP4487566B2 (ja) 2010-06-23

Family

ID=28672137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003581255A Expired - Fee Related JP4487566B2 (ja) 2002-04-03 2003-03-31 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7482694B2 (ja)
JP (1) JP4487566B2 (ja)
CN (1) CN1327507C (ja)
AU (1) AU2003221000A1 (ja)
WO (1) WO2003083935A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081407B2 (en) * 2003-12-16 2006-07-25 Lam Research Corporation Method of preventing damage to porous low-k materials during resist stripping
JP2005217371A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
DE102005024912A1 (de) * 2005-05-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
JP4965830B2 (ja) * 2005-08-12 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7781154B2 (en) * 2006-03-28 2010-08-24 Applied Materials, Inc. Method of forming damascene structure
US7695897B2 (en) * 2006-05-08 2010-04-13 International Business Machines Corporation Structures and methods for low-k or ultra low-k interlayer dielectric pattern transfer
JP4797821B2 (ja) * 2006-06-15 2011-10-19 ソニー株式会社 半導体装置の製造方法
US7618889B2 (en) * 2006-07-18 2009-11-17 Applied Materials, Inc. Dual damascene fabrication with low k materials
JP5251033B2 (ja) * 2007-08-14 2013-07-31 ソニー株式会社 半導体装置の製造方法
US8018023B2 (en) 2008-01-14 2011-09-13 Kabushiki Kaisha Toshiba Trench sidewall protection by a carbon-rich layer in a semiconductor device
US8575753B2 (en) * 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
US8361338B2 (en) * 2010-02-11 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal method
DE102010002451B4 (de) * 2010-02-26 2012-01-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen
JP5613033B2 (ja) 2010-05-19 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102513878B1 (ko) * 2014-09-19 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10541146B2 (en) * 2017-04-26 2020-01-21 Tokyo Electron Limited Method of cyclic plasma etching of organic film using sulfur-based chemistry
US10535531B2 (en) * 2017-04-26 2020-01-14 Tokyo Electron Limited Method of cyclic plasma etching of organic film using carbon-based chemistry
TWI810181B (zh) * 2017-04-26 2023-08-01 日商東京威力科創股份有限公司 使用硫及/或碳基化學品之有機膜循環電漿蝕刻方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3278732B2 (ja) 1993-12-27 2002-04-30 株式会社アルバック エッチング装置及びエッチング方法
JPH10125783A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
US5872061A (en) * 1997-10-27 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma etch method for forming residue free fluorine containing plasma etched layers
JP3250518B2 (ja) * 1998-04-15 2002-01-28 日本電気株式会社 半導体装置及びその製造方法
JP2000036484A (ja) * 1998-05-11 2000-02-02 Tokyo Electron Ltd プラズマ処理方法
US6114250A (en) * 1998-08-17 2000-09-05 Lam Research Corporation Techniques for etching a low capacitance dielectric layer on a substrate
JP2000114367A (ja) 1998-10-05 2000-04-21 Matsushita Electronics Industry Corp 半導体装置の製造方法
FR2789804B1 (fr) 1999-02-17 2002-08-23 France Telecom Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique
JP2001035832A (ja) 1999-07-16 2001-02-09 Canon Inc ドライエッチング方法
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6720249B1 (en) 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
JP2001351897A (ja) 2000-06-05 2001-12-21 New Japan Radio Co Ltd プラズマエッチング装置
JP2002110788A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置およびその製造方法
JP2003092287A (ja) * 2001-09-19 2003-03-28 Nec Corp アッシング方法

Also Published As

Publication number Publication date
AU2003221000A1 (en) 2003-10-13
JPWO2003083935A1 (ja) 2005-08-04
WO2003083935A1 (fr) 2003-10-09
CN1650417A (zh) 2005-08-03
CN1327507C (zh) 2007-07-18
US20050253272A1 (en) 2005-11-17
US7482694B2 (en) 2009-01-27

Similar Documents

Publication Publication Date Title
JP4487566B2 (ja) 半導体装置及びその製造方法
US6713402B2 (en) Methods for polymer removal following etch-stop layer etch
JP5093479B2 (ja) 多孔質絶縁膜の形成方法
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
TWI671795B (zh) 利用共形碳薄膜減低臨界尺寸之方法
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
TW200908074A (en) Hydrogen ashing enhanced with water vapor and diluent gas
JP2010062587A (ja) 半導体集積回路装置の製造方法
JP2015521799A (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
JP2001144090A (ja) 半導体装置の製造方法
JP2502805B2 (ja) コンタクトホ−ル形成方法
US20040166676A1 (en) Method and apparatus for forming damascene structure, and damascene structure
JP2019535124A (ja) 超伝導体の相互接続製造のための前洗浄方法
JP2004247675A (ja) 半導体装置の製造方法
KR20080053239A (ko) 듀얼 다마신 분야에서 바닥부 무반사 코팅층의 2단계 에칭
JP2003526897A (ja) 後続のエッチング中のマスキングとして有用な、またはダマシン構造に有用な、パターニングされた層のエッチング方法
JP3781175B2 (ja) コンタクトホールの形成方法
WO2007043634A1 (ja) 多層配線の製造方法
TW567560B (en) Method of forming bottom oxide layer in trench
JP2008305921A (ja) 半導体装置及びその製造方法
KR20080076236A (ko) 반도체 소자의 금속 배선 형성 방법
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
JP2005005697A (ja) 半導体装置の製造方法
JP2004103747A (ja) 半導体装置の製造方法
JP2000164569A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees