JP4432317B2

JP4432317B2 - Heat treatment method for silicon wafer

Info

Publication number: JP4432317B2
Application number: JP2002359771A
Authority: JP
Inventors: 幸治江原
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2002-12-11
Filing date: 2002-12-11
Publication date: 2010-03-17
Anticipated expiration: 2022-12-11
Also published as: JP2004193354A

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコンウエーハに熱処理を行う熱処理方法及び熱処理されたシリコンウエーハ、並びにエピタキシャルウエーハに関し、特にＤＺ幅及び深さ方向のＢＭＤ分布を高精度に制御することのできるシリコンウエーハの熱処理方法、またＬＳＩ製造工程等のその後の熱処理によってＤＺ幅や深さ方向のＢＭＤ分布が変化することのないシリコンウエーハ及びエピタキシャルウエーハに関するものである。
【０００２】
【従来の技術】
半導体デバイスの材料となるシリコンウエーハ（以下、Ｓｉウエーハともいう）は、一般的にチョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉｍｅｔｈｏｄ：以下ＣＺ法という）によりシリコン単結晶を成長させ、得られたシリコン単結晶を切断、研磨等の工程を施すことにより作製することができる。
【０００３】
具体的に説明すると、一般的なＳｉウエーハの製造工程としては、例えば図２に示したように、単結晶育成工程（工程▲１▼）でＣＺ法により円筒状のシリコン単結晶インゴットを育成し、育成した単結晶インゴットをスライス工程（工程▲２▼）で薄板状に切断してウエーハを作製した後、ウエーハの割れ・欠けを防止するためにウエーハ外周部を面取りする面取り工程（工程▲３▼）、ウエーハの平坦度を向上させるためのラッピング工程（工程▲４▼）、ウエーハの加工歪みを除去するためにウエーハをエッチングするケミカルエッチング工程（工程▲５▼）、エッチング処理されたウエーハを洗浄する第１の洗浄工程（工程▲６▼）、ウエーハに存在する酸素ドナーを消滅させるためのドナーキラー熱処理工程（工程▲７▼）、ウエーハの表面粗さ及び平坦度を一層向上させてウエーハ表面を鏡面状態にする鏡面研磨工程（工程▲８▼）、ウエーハに付着した研磨剤や異物を除去する第２の洗浄工程（工程▲９▼）等が行われる。
【０００４】
このように作製されたＳｉウエーハには、通常７〜１０×１０^１７ａｔｏｍｓ／ｃｍ^３（ＪＥＩＤＡ：日本電子工業振興協会による換算係数を使用）程度の酸素が過飽和状態で含まれている。そのため、このようなＳｉウエーハにデバイスプロセス等で熱処理が施されると、Ｓｉウエーハ内の過飽和な酸素が酸素析出物として析出する。この様な酸素析出物はＢＭＤ（ＢｕｌｋＭｉｃｒｏＤｅｆｅｃｔｓ）と呼ばれる。
【０００５】
このＢＭＤは、ウエーハ内のデバイス活性領域に発生すると接合リーク等のデバイス特性に悪影響を及ぼすため問題となるが、一方でデバイス活性領域以外のバルク中に存在すると、デバイスプロセス中に混入した金属不純物等を捕獲するゲッタリングサイトとして機能するため有効である。
【０００６】
そのため、Ｓｉウエーハの製造においては、ウエーハのバルク中にＢＭＤを形成するとともに、デバイス活性領域であるウエーハ表面近傍はＢＭＤが存在しない無欠陥層（ＤｅｎｕｄｅｄＺｏｎｅ、以下ＤＺ層という）を維持しなければならない。さらに、安定したゲッタリング能力を得るためには、デバイス工程の熱処理条件のバラツキや雰囲気に影響されずに、所望の深さに所望のＢＭＤ密度を発生させる必要がある。
【０００７】
また近年の半導体デバイスの微細化に伴い、シリコンウエーハの極表層にのみデバイスが作製されるようになってきている。これに伴いプロセスの低温化が図られてきている。このことは、プロセス中で金属等の汚染を受けた場合に、汚染原子の拡散距離が短くなってきていることを意味している。そのため、ＢＭＤ等のゲッタリングサイトはデバイス活性領域からできる限り近傍に形成することが望まれている。しかも、デバイス活性領域にＢＭＤが存在するとデバイス歩留りの低下を招くため、このＤＺ層の幅（ＤＺ幅）を精密に制御することが必要である。
【０００８】
近年、Ｓｉウエーハの出荷段階ではウエーハ内部に酸素析出は発生してないが、その後デバイスプロセス等で熱処理を行うことによって、デバイス活性領域であるウエーハ表面近傍には酸素析出物のないＤＺ層を維持したまま、デバイス活性領域より深い位置にあるバルク中にＢＭＤが形成されてゲッタリング能力を有するように設計されたＳｉウエーハの製造方法として、ＳｉウエーハをＲＴＰ（ＲａｐｉｄＴｈｅｒｍａｌＰｒｏｃｅｓｓ）処理する方法が提案されている（例えばＵＳＰ５４０１６６９号、特表２００１−５０３００９号公報、特開２００１―２０３２１０号公報等）。
【０００９】
このＲＴＰ処理とは、Ｓｉウエーハに、Ｎ_２またはＮＨ_３等の窒化物形成雰囲気、あるいはこれらのガスとＡｒ、Ｈ_２等の窒化物非形成ガスとの混合ガス雰囲気中で、例えば５０℃／秒といった昇温速度で室温付近より急速昇温し、１２００℃前後の温度で数十秒程度加熱保持した後、例えば５０℃／秒といった降温速度で急速に冷却することを特徴とする熱処理方法である。
【００１０】
このようなＲＴＰ処理したＳｉウエーハは、その後酸素析出熱処理等の熱処理を行って酸素析出物を発生させた際に、酸素析出物のウエーハ深さ方向における濃度分布がＲＴＰ処理での処理条件によって変化することが知られている。一例として、特開２００１−２０３２１０号公報で示されているＲＴＰ処理をＮ_２／Ａｒ混合ガス雰囲気で行ったシリコンウエーハと、Ａｒガス単体の雰囲気で行ったシリコンウエーハについて、酸素析出熱処理後に形成された酸素析出物の深さ方向（ウエーハ表面から裏面まで）における濃度分布の概念図をそれぞれ図３及び図４に示す。
【００１１】
このようにＲＴＰ処理を行う際の雰囲気を変化させることにより、酸素析出熱処理後にウエーハに析出する酸素析出物の濃度分布（深さ方向のＢＭＤ分布）は大きく異なるものとなる。例えば、図３のように、ＲＴＰ処理をベーカンシー注入効果を有するＮ_２ガスとインタースティシャルシリコン注入効果を有するＡｒガスの混合ガス雰囲気下で行った場合、ウエーハ表面近傍に比較的広いＤＺ層が形成され、またウエーハバルク中にゲッタリングサイトとして機能するＢＭＤが形成されたシリコンウエーハを得ることができる。
【００１２】
また、ＲＴＰ処理後に酸素析出熱処理を行うことによりＢＭＤが形成されるメカニズムについては、特開２００１−２０３２１０号公報や特表２００１−５０３００９号公報に詳細に記述されている。ここで、ＢＭＤが形成されるメカニズムについて簡単に説明する。
【００１３】
先ず、ＲＴＰ処理では、例えば１２００℃という高温保持中にウエーハ表面よりベーカンシーの注入が起こり、１２００℃から７００℃の温度範囲を例えば５０℃／ｓｅｃという降温速度で急冷する間にベーカンシーの拡散による再分布が起きる。そして、７００℃以下に冷却されるとベーカンシーの拡散が起こらなくなる。その結果、バルク中にはベーカンシーが不均一に分布した状態になる。このような状態のウエーハに例えば８００℃で熱処理を行うと、高いベーカンシー濃度の領域では酸素がクラスター化するが、低いベーカンシー濃度の領域では酸素のクラスター化が発生しない。この状態で次に例えば１０００℃で一定時間熱処理するとクラスター化した酸素が成長して酸素析出物が形成される。このように、ＲＴＰ処理後のシリコンウエーハに酸素析出熱処理が施されると、ＲＴＰ処理で形成されたベーカンシーの濃度プロファイルに従って、ウエーハ深さ方向に分布を有するＢＭＤを形成することになる。
【００１４】
したがって、ＲＴＰ処理を雰囲気を制御して行うことによってシリコンウエーハに所望のベーカンシー濃度プロファイルを形成し、その後得られたシリコンウエーハに酸素析出熱処理を行うことによって、所望のＤＺ幅及び深さ方向のＢＭＤ分布を有するシリコンウエーハを製造することができるはずである。しかしながら、実際にシリコンウエーハに所望のベーカンシー濃度プロファイルが形成されるように雰囲気を制御してＲＴＰ処理を行い、その後得られたシリコンウエーハに酸素析出熱処理を行っても、シリコンウエーハに形成されたＢＭＤ密度及びＤＺ層を検査してみると、所望されたベーカンシー濃度プロファイルに従った深さ方向のＢＭＤ分布やＤＺ幅が得られないことがあった。
【００１５】
例えば、上記特開２００１−２０３２１０号公報に記載されているシリコンウエーハの製造方法では、ＲＴＰ処理における雰囲気、保持温度、降温速度等のＲＴＰ処理条件に関して詳細に示されており、ＬＳＩ製造工程に最適なＢＭＤ分布とＤＺ幅を形成できるような処理条件でウエーハをＲＴＰ処理さえすれば、その後ウエーハをＬＳＩ製造工程に投入した際に、このＲＴＰ処理条件で決定されたベーカンシー濃度プロファイルにそのまま従った所望の深さ方向のＢＭＤ分布及びＤＺ幅が常に得られるということを前提に説明が行われている。
【００１６】
しかしながら、この特開２００１−２０３２１０号公報に基づいてＲＴＰ処理を行ってシリコンウエーハを製造し、続いて得られたシリコンウエーハに酸素析出熱処理等の熱処理を施してみても、必ずしも所望の品質を有するウエーハを得ることができず、その後に例えばＬＳＩ製造工程を行った際にデバイス歩留りの低下を招くといった問題があった。
【００１７】
また、ＲＴＰ処理は、上記のようなベーカンシーの濃度プロファイルを形成させる主目的以外にもドナーキラーの効果も同時に得られ、また製造コストの面においても非常に有利であることから、通常図２に示したドナーキラー熱処理工程（工程▲７▼）で行われることが多い。そのため、その後鏡面研磨工程（工程▲８▼）が行われると、ＲＴＰ処理でウエーハに形成されたＤＺ層の厚さが鏡面研磨工程における研磨代（通常、５〜１５μｍ程度）によって減少し、場合によってはＤＺ層がなくなってしまい、その後のＬＳＩ製造工程においてデバイス歩留まりを低下させる原因となることがあった。
【００１８】
この鏡面研磨によるＤＺ層の消滅を防ぐために、ＤＺ層を拡張させることが試みられている。しかしながら、上記のような従来のＲＴＰ処理を用いたシリコンウエーハの製造方法ではＤＺ幅とＢＭＤ密度とはトレードオフの関係にあるため、例えばシリコンウエーハのＤＺ幅を拡大させた場合にはバルク中のＢＭＤ密度を減少させてしまう。したがって、従来の方法ではＢＭＤ密度を増加させるとともにＤＺ幅も拡大させることは非常に困難であるとされていた。
【００１９】
この問題を解決する方法として、例えば特開２００２−１３４５１５号公報では、上記のようなＲＴＰ処理後、窒素１００％の雰囲気下で７００〜１０５０℃の温度範囲でポストアニールを行うことによって、ＢＭＤ密度を増加させるとともにＤＺ幅も拡張させることのできるシリコンウエーハの製造方法について開示している。
【００２０】
しかしながら、この特開２００２−１３４５１５号公報に記載されている方法は、ＤＺ層を広げることに関して有効であるものの、ＤＺ層の拡張がベーカンシーの拡散のみを利用して行われているものであるため、ポストアニール中にベーカンシーの濃度プロファイルが変化して熱処理後に得られるウエーハのＢＭＤ分布の変化を招いてしまい、所望のＤＺ幅及び深さ方向のＢＭＤ分布を有するシリコンウエーハを製造することは依然として困難であった。
【００２１】
【特許文献１】
米国特許第５４０１６６９号明細書
【特許文献２】
特表２００１−５０３００９号公報
【特許文献３】
特開平２００１−２０３２１０号公報
【特許文献４】
特開平２００２−１３４５１５号公報
【００２２】
【発明が解決しようとする課題】
そこで本発明は上記問題点に鑑みてなされたものであり、本発明の目的は、深さ方向のＢＭＤ分布及びＤＺ幅を広範囲で高精度に制御でき、またその後行われるＬＳＩ製造工程における熱処理等の処理条件に影響されずに所望の品質を有するシリコンウエーハを容易に作製することのできるシリコンウエーハの熱処理方法を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、チョクラルスキー法により製造された単結晶から得られたシリコンウエーハを熱処理する方法において、先ず、窒素を含有する雰囲気下、１０００℃以上１３００℃以下の温度で少なくとも２秒以上保持した後５℃／秒以上の冷却速度で急速冷却する第１の熱処理を行い、その後、４００℃以上１０５０℃以下の温度において、酸化性ガス、Ａｒガス、Ｈ_２ガス、またはこれらの混合ガスの雰囲気下で少なくとも１０秒以上保持した後、続いてＮ_２ガス、酸化性ガス、Ａｒガス、Ｈ_２ガス、またはこれらの混合ガスの雰囲気下で保持して、その合計の熱処理時間が３０分以上となる第２の熱処理を行うことを特徴とするシリコンウエーハの熱処理方法が提供される。
【００２４】
シリコンウエーハに熱処理を行う際に、上記のように第１の熱処理を行った後、４００〜１０５０℃の温度において、酸化性ガス、Ａｒガス、Ｈ_２ガス、またはこれらの混合ガスの雰囲気下で少なくとも１０秒以上保持した後、続いてＮ_２ガス、酸化性ガス、Ａｒガス、Ｈ_２ガス、またはこれらの混合ガスの雰囲気下で保持して、その合計の熱処理時間が３０分以上となる第２の熱処理を行うことによって、第１の熱処理でシリコンウエーハにベーカンシーを注入してベーカンシー濃度プロファイルを形成し、次に第２の熱処理でベーカンシー濃度プロファイルを変化させずにバルク中の酸素をクラスター化するとともにＤＺ幅を広げることができるため、シリコンウエーハの深さ方向のＢＭＤ分布やＤＺ幅を広範囲で高精度に制御して、所望のＢＭＤ分布形状及びＤＺ幅を形成できる高品質のシリコンウエーハを容易に製造することが可能となる。
【００２５】
また、本発明によれば、チョクラルスキー法により製造された単結晶から得られたシリコンウエーハを熱処理する方法において、先ず、窒素を含有する雰囲気下、１０００℃以上１３００℃以下の温度で少なくとも２秒以上保持した後５℃／秒以上の冷却速度で急速冷却する第１の熱処理を行い、その後、Ｎ_２ガス雰囲気下、７００℃未満の温度で３０分以上の第２の熱処理を行うことを特徴とするシリコンウエーハの熱処理方法が提供される。
【００２６】
シリコンウエーハに熱処理を行う際に、上記のように第１の熱処理を行った後、第２の熱処理として、Ｎ_２ガス雰囲気下、７００℃未満の温度で３０分以上の熱処理を行うことによって、第１の熱処理でシリコンウエーハにベーカンシー濃度プロファイルを形成し、次に第２の熱処理においてベーカンシーの拡散が無視できる７００℃未満の温度でバルク中の酸素をクラスター化することができるので、第１の熱処理でシリコンウエーハに形成されたベーカンシー濃度プロファイに従った深さ方向のＢＭＤ分布及びＤＺ幅を有するシリコンウエーハを容易に製造することが可能となる。
【００２７】
このとき、前記第１の熱処理における窒素を含有する雰囲気を、Ｎ_２ガス、ＮＨ_３ガス、Ｎ_２ガスとＮＨ_３ガスの混合ガス、またはそれらのうちのいずれかとＡｒガス及び／またはＨ_２ガスとの混合ガスの雰囲気とすることが好ましい。
このように、第１の熱処理における雰囲気を、ベーカンシー注入効果を有するＮ_２ガス、ＮＨ_３ガス、Ｎ_２ガスとＮＨ_３ガスの混合ガス、またはそれらのうちのいずれかとＡｒガス及び／またはＨ_２ガスとの混合ガスの雰囲気とすることによって、第１の熱処理でシリコンウエーハにベーカンシーを確実に注入することができ、またシリコンウエーハに形成されるベーカンシー濃度プロファイルの形状を目的に応じて容易に制御することが可能となる。
【００２８】
このとき、前記第１の熱処理及び第２の熱処理を、前記シリコンウエーハを鏡面研磨する前に行うことができる。
上記のような第１の熱処理及び第２の熱処理を行った際、シリコンウエーハの表面に重金属汚染が生じる恐れがあるが、このように第１の熱処理及び第２の熱処理をシリコンウエーハを鏡面研磨する前に行えば、そのような熱処理の際に生じるウエーハの汚染を鏡面研磨によって確実に除去することができる。
【００２９】
また、前記第１の熱処理及び第２の熱処理を、前記シリコンウエーハを鏡面研磨した後に行うことができる。
このように、第１の熱処理及び第２の熱処理をシリコンウエーハを鏡面研磨した後に行えば、第２の熱処理によって拡大したＤＺ幅を鏡面研磨を行う際の研磨代で減少させることもないので、より幅の広いＤＺ層を有するシリコンウエーハを得ることができる。
【００３０】
さらに、前記第１の熱処理を前記シリコンウエーハを鏡面研磨する前に行い、前記第２の熱処理をシリコンウエーハを鏡面研磨した後に行うことができる。
このように、第１の熱処理を鏡面研磨前に行うことによって、第１の熱処理で生じたウエーハの汚染は鏡面研磨で除去することができ、また第２の熱処理を鏡面研磨後に行うことによって、第２の熱処理によって拡大したＤＺ幅を鏡面研磨によって減少させることもないので、より幅広いＤＺ層を有する品質の良いシリコンウエーハを得ることができる。
【００３１】
そして、本発明によれば、上記本発明のシリコンウエーハの熱処理方法によって熱処理されたシリコンウエーハを提供することができる。
本発明のシリコンウエーハの熱処理方法によって熱処理されたシリコンウエーハは、シリコンウエーハのＢＭＤ密度やＤＺ幅を広範囲で高精度に制御して、所望の深さ方向のＢＭＤ分布及びＤＺ幅を形成することのできるシリコンウエーハであり、その後行われるＬＳＩ製造工程における熱処理等の処理条件に影響されず、所望の品質を安定して維持することのできるシリコンウエーハである。
【００３２】
そして、本発明によれば、上記本発明の熱処理されたシリコンウエーハ上に、エピタキシャル層を成長させたエピタキシャルウエーハを提供することができる。
このように本発明のシリコンウエーハ上にエピタキシャル層を成長させたエピタキシャルウエーハであれば、シリコンウエーハに形成されるＢＭＤ分布及びＤＺ幅がエピタキシャル成長の際に行う熱処理の影響を受けないため、エピタキシャル成長後であっても所望のＢＭＤ分布及びＤＺ幅を有する高品質のエピタキシャルウエーハとすることができる。
【００３３】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来のＲＴＰ処理は、所望の品質のシリコンウエーハが得られるように雰囲気や温度等のＲＴＰ処理条件を制御して行われているが、その後得られたシリコンウエーハに例えば酸素析出熱処理等を行った場合、必ずしも所望の品質を有するウエーハを得ることができなかった。そのため、ＲＴＰ処理したシリコンウエーハにデバイスを作製する際に、安定したデバイス製造を行うことができず、デバイス歩留りの低下を招くといった問題があった。
【００３４】
本発明者等は、実際にシリコンウエーハにＲＴＰ処理を行い、その後ＢＭＤを形成するための酸素析出熱処理を様々な条件で行って、得られたウエーハの深さ方向のＢＭＤ密度やＤＺ層を測定した。その結果、ＢＭＤ分布及びＤＺ幅は、ＲＴＰ処理後に行われる熱処理の条件に依存して大きく変化することが判明した。つまり、ＲＴＰ処理された従来のシリコンウエーハをＬＳＩ製造工程に投入した場合、ＬＳＩ製造工程の熱処理条件、特に熱処理雰囲気と温度の影響を受けてＤＺ幅、ＢＭＤ密度分布が大きく変化することが分かった。
【００３５】
また一方で、ＲＴＰ処理した後に鏡面研磨を行う場合、種々の研磨代で鏡面研磨を行っても、その後行われる熱処理の処理条件によっては、研磨代の量に依らず所望のＤＺ幅を有するシリコンウエーハを得ることができることが判明した。
【００３６】
以下に、本発明者等がＲＴＰ処理を行ったシリコンウエーハに種々の条件で熱処理を行い、得られたシリコンウエーハのＤＺ幅、ＢＭＤ密度を測定した結果について説明する。
（テスト１）
直径２００ｍｍ、ｐ型、抵抗率８−１２Ωｃｍ、酸素濃度が１０ｐｐｍａ（ＪＥＩＤＡ）であるシリコンウエーハを用意した。このシリコンウエーハは図２に示したウエーハ製造工程において、第１の洗浄工程（工程▲６▼）まで終了したシリコンウエーハである。次に、ドナーキラー熱処理工程（工程▲７▼）においてＲＴＰ処理を行った。このとき、ＲＴＰ処理は、ＮＨ_３ガスとＡｒガスの流量がともに２リットル／分の混合ガス雰囲気中で８００℃から１１５０℃までを昇温速度５０℃／秒で昇温し、１１５０℃で１０秒間保持した後、８００℃まで３５℃／秒の降温速度で冷却することによって行った。その後、得られたシリコンウエーハを２分割し、一方はＯ_２ガス中、８００℃で４時間、次にＮ_２ガス中、１０００℃で１６時間のアニール処理（酸素析出熱処理）を行い（サンプル１）、他方はＮ_２ガス中、８００℃において４時間、次に同雰囲気中、１０００℃で１６時間の酸素析出熱処理を行った（サンプル２）。
その後、得られた各シリコンウエーハの断面に選択エッチングを行った後、ＤＺ幅を測定した。その測定結果を表１に示す。
【００３７】
【表１】

【００３８】
表１に示したように、サンプル１のＤＺ幅は２０．２μｍであるが、サンプル２におけるＤＺ幅は８．７μｍとなり、酸素析出熱処理の雰囲気によって大きく変化していることがわかる。このサンプル１におけるＤＺ幅が拡大した理由としては、酸素析出熱処理を酸化性ガス雰囲気で行ったため、シリコンウエーハの表面が酸化されて酸化膜が形成され、その酸化膜界面からインタースティシャルシリコンがシリコンウエーハ内に注入され、そしてこの注入されたインタースティシャルシリコンがＲＴＰ処理で注入されたベーカンシーシリコンと結合して中性化され、その結果としてベーカンシー濃度が減少したことによりＤＺ幅の増加が生じたと考えられる。また、このような酸化性ガス雰囲気で得られる効果は、インタースティシャルシリコンを注入するＡｒガスやＨ_２ガス雰囲気下で酸素析出熱処理を行う場合にも同様に得られることが確認できた。
【００３９】
（テスト２）
次に、上記テスト１と同一条件で作製された、直径２００ｍｍ、ｐ型、抵抗率８−１２Ωｃｍ、酸素濃度が１０ｐｐｍａ（ＪＥＩＤＡ）であるシリコンウエーハを２枚用いて、上記テスト１と同様の条件でＲＴＰ処理を行った。ＲＴＰ処理後、一方のシリコンウエーハには、１０μｍの研磨代で鏡面研磨を行った後に第２の洗浄を行い（サンプル３）、また他方のシリコンウエーハは鏡面研磨及び第２の洗浄をせずにそのままの状態を保持した（サンプル４）。続いて、両シリコンウエーハをＯ_２ガス雰囲気中、８００℃で４時間保持し、次にＮ_２ガス中、１０００℃で１６時間保持して酸素析出熱処理を行った。酸素析出熱処理後、得られた各シリコンウエーハの断面に選択エッチングを行った後、ＤＺ幅とＢＭＤ密度を測定した。その測定結果を表２に示す。
【００４０】
【表２】

【００４１】
表２に示したように、ＤＺ幅は両サンプルとも約２０μｍ程度と同一であった。またＢＭＤ密度の値も殆ど同一であることがわかった。
サンプル３はＲＴＰ処理後に鏡面研磨を行ったにも関わらず、サンプル４とＤＺ幅がほぼ同じであるということは、上記テスト１と同様に、８００℃の酸素析出熱処理における雰囲気が酸化性ガス雰囲気であるために、シリコンウエーハにインタースティシャルシリコンが鏡面研磨後のウエーハ表面から注入され、このインタースティシャルシリコンがＲＴＰ処理で注入されたベーカンシーシリコンと結合して中性化することによって、ＤＺ層が形成されたためと考えられる。
【００４２】
また、サンプル３とサンプル４のＤＺ幅がほぼ同じような値を示したことから、注入されるインタースティシャルシリコンの深さ方向の分布はＲＴＰ処理後の熱処理条件で決まることが考えられる。例えばサンプル３のように酸素析出熱処理前に鏡面研磨が行われても、その研磨代の量に依らず、酸素析出熱処理の処理条件に従って一定のＤＺ幅を形成できると考えられる。さらに、ＢＭＤ密度がほぼ同一となる理由としては、最初の８００℃の熱処理ではＲＴＰ処理で注入されたベーカンシーを殆ど拡散させずにシリコンウエーハの酸素をクラスター化することができるため、ベーカンシー最大濃度が低下あるいは変化させずに、その後の１０００℃の熱処理でＢＭＤを形成できることに起因すると考えられる。
【００４３】
（テスト３）
次に、上記テスト１と同一条件で作製された直径２００ｍｍ、ｐ型、抵抗率８−１２Ωｃｍ、酸素濃度が１０ｐｐｍａ（ＪＥＩＤＡ）であるシリコンウエーハを２枚用いて、上記テスト１と同様の条件でＲＴＰ処理を行った。ＲＴＰ処理後、一方のシリコンウエーハには、Ｎ_２ガス雰囲気中、６５０℃で４時間保持し、次にＮ_２ガス中、１０００℃で１６時間保持して酸素析出熱処理を行った（サンプル５）。他方のシリコンウエーハには、Ｎ_２ガス雰囲気中、１０００℃で４時間保持し、次にＮ_２ガス中、１０００℃で１６時間保持して酸素析出熱処理を行った（サンプル６）。酸素析出熱処理後、得られた各シリコンウエーハの断面に選択エッチングを行った後、ＤＺ幅とＢＭＤ密度を測定した。その測定結果を表３に示す。
【００４４】
【表３】

【００４５】
表３に示したように、サンプル６は、サンプル５に比べてＤＺ幅は広がっているもののＢＭＤ密度が低下している。このサンプル６では、ＲＴＰ処理でウエーハに注入されたベーカンシーがその後の酸素析出熱処理で拡散したために、ＤＺ幅が広がったと考えられる。このサンプル６におけるＤＺ幅の拡大に関しては前述の特開２００２−１３４５１５号公報にも記載されている。しかしながら、このように酸素析出熱処理でベーカンシーを拡散させたサンプル６では、表３のようにＤＺ幅は広がるものの、その一方でＢＭＤ密度の低下を招いていることがわかる。
【００４６】
それに対してサンプル５では、ＤＺ幅は小さいものの、ＢＭＤ密度は大きな値を示した。これは、酸素析出熱処理の最初の段階でウエーハに６５０℃の低温で熱処理を行ったことによって、ベーカンシーの拡散が生じずにウエーハバルク中で酸素のクラスター化が生じ、その後１０００℃で熱処理したことにより、ベーカンシー濃度プロファイルを変化させずに酸素析出物を成長させることができたためと考えられる。
【００４７】
以上に示した実験やその他に行った種々の実験の結果から、本発明者等は、ＲＴＰ処理後にインタースティシャルシリコンをウエーハに注入できる雰囲気で熱処理を行うことによって、ベーカンシーを拡散させずに、すなわちベーカンシー濃度プロファイルを変化させずにＤＺ幅を拡大することができること、またＲＴＰ処理後にベーカンシーを拡散させない低温度で熱処理して酸素のクラスター化を行い、ＲＴＰ処理により形成したベーカンシー濃度プロファイルに従った酸素クラスターのウエーハ深さ方向における濃度分布を有するシリコンウエーハを形成することによって、その後様々な条件で熱処理を行ってもその熱処理条件に影響されず、所望の深さ方向のＢＭＤ分布形状を有するシリコンウエーハを得ることができることを見出し、鋭意検討を重ねることにより本発明を完成させた。
【００４８】
以下に、本発明のシリコンウエーハの熱処理方法について、図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
図１は、本発明のシリコンウエーハの熱処理方法を行う工程を含むシリコンウエーハの製造工程の一例を示すフロー図である。
【００４９】
図１に示したように、先ず、単結晶育成工程（工程１）でＣＺ法により円筒状のシリコン単結晶インゴットを育成し、育成した半導体単結晶インゴットをスライス工程（工程２）で薄板状にスライスしてウエーハを作製した後、ウエーハの割れ・欠けを防止するためにウエーハ外周部を面取りする面取り工程（工程３）、ウエーハの平坦度を向上させるためのラッピング工程（工程４）、ウエーハの加工歪みを除去するためにウエーハをエッチングするケミカルエッチング工程（工程５）、エッチング処理されたウエーハを洗浄する第１の洗浄工程（工程６）が順次施される。尚、これらの工程は例示列挙したにとどまり、工程順の変更、一部追加や省略など、目的に応じ適宜変更して行われる場合もある。
【００５０】
その後、第１の熱処理でＲＴＰ処理が行われる（工程７）。この第１の熱処理は、窒素を含有する雰囲気下、１０００℃以上１３００℃以下の温度で少なくとも２秒以上保持した後５℃／秒以上の冷却速度で急速冷却することによって行われる。
この第１の熱処理工程で用いられる熱処理装置、すなわちＲＴＰ処理装置は特に限定されるものではないが、例えば一般的に市販されているＲＴＰ装置ＡＳＴ−２８００（Ｓｔｅａｇ社製）等を用いることができる。ここで、本発明で用いられるＲＴＰ処理装置の一例を図５を参照しながら説明する。
【００５１】
このＲＴＰ処理装置１５は、ハウジング１３内に石英チューブからなる熱処理室３が設けられており、該熱処理室３の上下に加熱用のハロゲンランプ２が配置されている。このとき、ハロゲンランプ２は半導体ウエーハの中心位置から同心円状に配置することもできる。また、ハウジング１３には、熱処理室３に半導体ウエーハを投入するためのウエーハ投入口１１が設けられている。
【００５２】
熱処理室３は、その一方に置換用ガスやプロセスガスのガス導入口７が、また他方の端には熱処理室３に導入されたガスを排出するためのガス排出口８が設けられており、この熱処理室３内に石英からなる保持ピン５が設置されており、この保持ピン５上に被処理対象物であるシリコンウエーハ４を保持することができる。
【００５３】
さらに、この熱処理室３内に保持されたシリコンウエーハの温度を計測するために、ハウジング１３の空隙に赤外線温度センサー６（以下ＩＲセンサーという）が配置されており、ＩＲセンサー６で検出した温度信号は制御用コントローラー９に送られて、この温度コントローラー９によって設定した昇温速度、保持温度、及び降温速度になるようにランプ加熱電源１０の出力を制御することができるようになっている。
【００５４】
このようなＲＴＰ処理装置１５を用いてシリコンウエーハにＲＴＰ処理（第１の熱処理）を行う際、１０００〜１３００℃の温度まで昇温する昇温速度は５℃／秒以上とすることが好ましく、より好ましくは３０〜１００℃／秒とすることが望ましい。５℃／秒未満では昇温のための時間が長くなり過ぎて、生産性の低下を招く恐れがある。一方、昇温速度が１００℃／秒を超える場合では、急激な温度変化に伴って発生する熱歪のためにウエーハにスリップが発生する可能性が高くなる。
【００５５】
１０００〜１３００℃の温度に昇温した後、窒素を含有する雰囲気下で少なくとも２秒以上保持することによって、シリコンウエーハにベーカンシーを注入する。
このとき、ＲＴＰ処理温度が１０００℃より低いとベーカンシーの注入を十分に行うことができず、また一方１３００℃より高いとシリコンウエーハにスリップ転位や重金属汚染が発生する。また、１０００〜１３００℃の温度における保持時間が２秒未満の場合、シリコンウエーハ内部に十分なベーカンシーの注入を行うことができないが、あまり長過ぎても生産性の低下を招く恐れがあるので、ＲＴＰ処理温度での保持時間は１０分以下であることが好ましい。
【００５６】
このように、ＲＴＰ処理温度で２秒以上保持した後、少なくとも５℃／秒以上の冷却速度で急速冷却し、より好ましくは３０℃／秒以上の冷却速度で急速冷却することが望ましい。この急速冷却において冷却速度が５℃／秒未満である場合は、シリコンウエーハ内部に発生したベーカンシーが降温中に拡散してしまい、所望の濃度プロファイルを形成することができない。
このようにして第１の熱処理を行うことによって、シリコンウエーハにベーカンシーを確実に注入して所望のベーカンシー濃度プロファイルを形成することができる。
【００５７】
またこの第１の熱処理において、窒素を含有する雰囲気は、Ｎ_２ガス、ＮＨ_３ガス、Ｎ_２ガスとＮＨ_３ガスの混合ガス、またはそれらのうちのいずれかとＡｒガス及び／またはＨ_２ガスとの混合ガスのような、少なくとも窒素分子または窒素原子を含むガスを含有する雰囲気であることが好ましい。このような雰囲気下で第１の熱処理を行うことによって、シリコンウエーハに形成されるベーカンシー濃度プロファイルの形状を目的に応じて容易に制御することが可能となる。
【００５８】
このようにして第１の熱処理を行った後、シリコンウエーハ内の酸素をクラスター化するとともにＤＺ層を形成するための第２の熱処理（クラスター化熱処理）を行う（工程８）。この第２の熱処理は、４００℃以上１０５０℃以下の温度において、酸化性ガス、Ａｒガス、Ｈ_２ガス、またはこれらの混合ガスの雰囲気下で少なくとも１０秒以上保持した後、続いてＮ_２ガス、酸化性ガス、Ａｒガス、Ｈ_２ガス、またはこれらの混合ガスの雰囲気下で保持して、その合計の熱処理時間が３０分以上となるように行われる。
【００５９】
このように第２の熱処理を、４００〜１０５０℃の温度で、少なくとも始めの１０秒以上の間は、インタースティシャルシリコン（以下、Ｉシリコンと略記することがある）注入効果の高いＯ_２やＨ_２Ｏを含有する酸化性ガス、Ａｒガス、Ｈ_２ガス、またはこれらの混合ガスの雰囲気下で行うことによりＩシリコンを必要十分なだけ注入し、その後Ｉシリコン注入効果のないＮ_２ガスに切り換えたり、またはそのまま酸化性ガス、Ａｒガス、Ｈ_２ガス、またはこれらの混合ガスを用いた雰囲気下で、合計熱処理時間が３０分以上となるように行うことによって、シリコンウエーハ内の酸素をクラスター化して、上記第１の熱処理で形成されたベーカンシー濃度プロファイルに従った酸素クラスター分布形状を形成するとともに、シリコンウエーハ表面のＤＺ層を拡大することができる。
【００６０】
この第２の熱処理では、シリコンウエーハ内の酸素をクラスター化するために、４００〜１０５０℃の温度で合計熱処理時間が３０分以上となるように行えば良く、好ましくは５００〜８５０℃、さらに好ましくは６００〜７００℃の温度で合計熱処理時間が１〜８時間となるように行うことが望ましい。熱処理温度が４００℃未満の場合では、酸素をクラスター化するのに長時間の熱処理時間が必要とされ、生産性を低下させる。一方、熱処理温度が１０５０℃を超える場合では、第１の熱処理（ＲＴＰ処理）で注入したベーカンシーの拡散が大きいため、酸素がクラスター化する前にベーカンシー濃度の低下が生じ、ベーカンシー濃度プロファイルを変化させるので所望の酸素クラスター分布形状を得ることができなくなるとともに、ＢＭＤ密度の低下を招いてしまう。
【００６１】
また、第２の熱処理における熱処理時間が３０分未満の場合、酸素のクラスター化が十分に進行しないことや、ＲＴＰ処理で注入されたベーカンシーが充分に消費されないため、得られたシリコンウエーハにその後酸素析出熱処理等のアニール処理を行った際に、その熱処理条件に応じてシリコンウエーハに形成されるＢＭＤ分布形状やＤＺ幅に変化を生じさせてしまう。
【００６２】
また、この第２の熱処理を行うことによって、上記のように酸素をクラスター化するとともに、シリコンウエーハにＩシリコンを注入してＤＺ層を所望の幅となるように形成することができる。この第２の熱処理において、シリコンウエーハ表面から注入されるＩシリコンの量は、熱処理雰囲気と熱処理温度で大きく異なるため、第２の熱処理における最初の１０秒以上の処理、及びその後続いて行われる処理における雰囲気と熱処理温度を必要に応じて制御することにより、また、雰囲気や熱処理温度を変更するタイミングを変えることにより、多種多様なＩシリコンの深さ方向の分布を得ることができ、ＤＺ層の幅を精密に制御することができる。
【００６３】
例えば、第２の熱処理が酸化性ガス（例えばＯ_２ガス）雰囲気で行われる場合、第２の熱処理中にシリコンウエーハ表面が酸化されて酸化膜が形成され、この酸化膜界面からシリコンウエーハ内にＩシリコンを多く注入することができるため、注入されるＩシリコン量も大きい。また、ＡｒガスやＨ_２ガスはＩシリコン注入効果を有するものの、注入されるＩシリコン量は酸化性ガスに比べて小さく、さらにＮ_２ガスの場合はＩシリコン注入効果がほとんどないため、注入されるＩシリコン量は極めて小さい。また、これらのガスを混合した混合ガス下で第２の熱処理を行えば、混合されるガスの割合を制御することによって、シリコンウエーハに注入されるＩシリコン量を適切に制御することが可能となる。
【００６４】
そして、シリコンウエーハに形成されるＤＺ幅は、上記の第１の熱処理（ＲＴＰ処理）で注入されたベーカンシーとこの第２の熱処理で注入されたＩシリコンの濃度がほぼ等しくなる深さとなるので、上記のように第２の熱処理における雰囲気や温度、時間等の熱処理条件を変えてシリコンウエーハに注入されるＩシリコン量を適切に制御することによって、ＤＺ幅を広範囲で高精度に制御することができる。
【００６５】
例えば、第２の熱処理を８５０℃においてＯ_２ガス雰囲気下で２時間行うことによって、ベーカンシーの拡散を抑制してシリコンウエーハ内の酸素をクラスター化するとともに、シリコンウエーハ表面に形成された酸化膜よりＩシリコンが注入されてシリコンウエーハ内のベーカンシー濃度とＩシリコンの濃度がほぼ等しくなる距離までＤＺ層を形成することができる。このような条件で第２の熱処理を行うことによって、上記第１の熱処理で形成されたベーカンシー濃度プロファイルに基づいて形成された酸素クラスター分布の形状と所望の厚さに制御されたＤＺ幅とを有するシリコンウエーハを製造することができる。
【００６６】
また、本発明によれば、比較的高温で第２の熱処理を行うことにより、例えば、Ｏ_２ガス雰囲気下、１０００℃で第２の熱処理を行うことによって、上記第１の熱処理で注入されたベーカンシーが若干拡散するものの、このベーカンシーの拡散によって生じるＤＺ層の拡大と、Ｉシリコン注入によるＤＺ層の拡大の相乗効果により、従来のベーカンシーの拡散のみを用いた方法よりも、短時間で効果的にＤＺ層をより一層拡大することが可能となる。
【００６７】
尚、このような第２の熱処理において、最初の１０秒以上の処理とその後行われる処理は必ずしも連続して行う必要はなく、必要に応じてそれぞれの処理を別々に合計の熱処理時間が３０分以上となるように独立して行っても良い。
【００６８】
このようにして第２の熱処理を行った後、鏡面研磨工程（工程９）、及びウエーハに付着した研磨剤や異物を除去する第２の洗浄工程（工程１０）を行うことによって、所望の深さ方向のＢＭＤ分布とＤＺ幅とを形成することのできるシリコンウエーハを製造することができる。
【００６９】
尚、図１に示したシリコンウエーハの製造方法では、第１の熱処理（ＲＴＰ処理）及び第２の熱処理（クラスター化熱処理）は、鏡面研磨工程の前に行われているが、本発明はこれに限定されるものではなく、第１の熱処理及び第２の熱処理は、第１の熱処理の後に第２の熱処理が行われるのであれば、それぞれの工程はどの段階で行われても良い。
【００７０】
例えば、図１のように、ケミカルエッチングの施されたシリコンウエーハに対して、第１の熱処理及び第２の熱処理を鏡面研磨前に行うことによって、例えばこの第１及び第２の熱処理を行ったときにシリコンウエーハの表面に重金属汚染や表面粗れが生じた場合でも、後の鏡面研磨工程においてこれらを確実に除去することができる。
【００７１】
また一方、第１の熱処理及び第２の熱処理はシリコンウエーハを鏡面研磨した後に行うこともでき、それによって、第２の熱処理によって形成したＤＺ幅を鏡面研磨工程によって減少させることもないので、より幅の広いＤＺ層を有するシリコンウエーハを得ることができる。
【００７２】
さらにその他の方法としては、第１の熱処理をシリコンウエーハを鏡面研磨する前に行い、また第２の熱処理をシリコンウエーハを鏡面研磨した後に行っても良い。このように、第１の熱処理を鏡面研磨前に行うことによって、高温の第１の熱処理でウエーハ表面に汚染や表面粗れが発生したとしても鏡面研磨工程でこれらを確実に除去することができ、また鏡面研磨後に低温の第２の熱処理を行うことによって、第２の熱処理によって拡張されたＤＺ幅を鏡面研磨によって減少させることもないので、より幅広いＤＺ層を有するシリコンウエーハを得ることができる。
【００７３】
また、シリコンウエーハの製造工程において、例えば図２の工程▲７▼に示したような酸素ドナーを消滅させるためのドナーキラー熱処理工程を行う場合であれば、このドナーキラー熱処理工程で第１の熱処理（ＲＴＰ処理）を行うことができる。ＲＴＰ処理では、前述のようにドナーキラーの効果も同時に得られるため、このように第１の熱処理をドナーキラー熱処理工程で行うことによって、より効率的にシリコンウエーハを製造することができる。
【００７４】
尚、上記のシリコンウエーハの熱処理方法は、第１の熱処理（ＲＴＰ処理）で形成したベーカンシー濃度プロファイルをテンプレートとして酸素クラスター分布を形成するとともに、ＤＺ幅をベーカンシー濃度プロファイルよりも拡大する場合において非常に有効であるが、一方、第１の熱処理（ＲＴＰ処理）で形成したベーカンシー濃度プロファイルをテンプレートとして酸素クラスター分布形状とＤＺ幅をそのまま実現させたい場合、すなわちＤＺ幅を広げる必要がない場合は、上記第１の熱処理を行った後、第２の熱処理としてＮ_２ガス雰囲気下、７００℃未満の温度で３０分以上の熱処理を行えば良い。
【００７５】
このように第１の熱処理でシリコンウエーハにベーカンシーを注入して、所望の深さ方向のＢＭＤ分布の形状が得られるようにベーカンシー濃度プロファイルを形成した後、次に第２の熱処理において、Ｎ_２ガス雰囲気下においてベーカンシーの拡散が無視できる７００℃未満の温度でバルク中の酸素をクラスター化することによって、ＤＺ幅を拡大させずに第１の熱処理で形成されたベーカンシープロファイルを直接反映した酸素クラスター分布形状及びＤＺ幅を有するシリコンウエーハを容易に製造することが可能となる。
このとき、熱処理時間が３０分未満の場合では、酸素のクラスターが充分に進行しないため、第２の熱処理の熱処理時間は少なくとも３０分以上とする。
【００７６】
上記のような本発明のシリコンウエーハの熱処理方法によってシリコンウエーハを熱処理することによって、シリコンウエーハの酸素クラスター分布形状やＤＺ幅を広範囲で高精度に制御して、所望のＢＭＤ分布の形状及びＤＺ幅を形成できる高品質のシリコンウエーハを容易に得ることが可能となる。
【００７７】
そして、このように熱処理されたシリコンウエーハであれば、シリコンウエーハ内のベーカンシーが第２の熱処理における酸素のクラスター化で消費されて、その濃度が十分に低下しているため、その後行われるＬＳＩ製造工程における熱処理等で新たに発生する酸素の析出は殆どないし、またベーカンシーの拡散が生じることもない。したがって、このようなＬＳＩ製造工程の熱処理等ではクラスター化した酸素の析出核を成長させるだけであるため、最終的に得られるシリコンウエーハのＢＭＤ分布の形状とＤＺ幅は、本発明の熱処理方法によって形成された酸素クラスター分布形状とＤＺ幅に従って発生することになる。その結果、ＬＳＩ製造工程における熱処理等の処理条件とは無関係にシリコンウエーハに所望のＤＺ幅とＢＭＤ分布形状を確実に形成することができるため、安定した品質を確保でき、デバイス歩留りの低下を防止することができる。
【００７８】
さらに、本発明の熱処理を施したシリコンウエーハ上にエピタキシャル層を成長させたエピタキシャルウエーハは、シリコンウエーハに形成した酸素クラスター分布形状及びＤＺ幅がエピタキシャル成長の際に行われる熱処理の影響を受けないため、エピタキシャル成長後であっても所望のＢＭＤ分布形状を有するし、表面にＤＺ層を有するので、エピタキシャル層に悪影響を及ぼすことのない高品質のエピタキシャルウエーハとすることができる。
尚、このようにエピタキシャルウエーハを製造する場合であれば、本発明の熱処理方法における第二の熱処理を、エピタキシャル成長の昇温工程で兼ねることもできる。
【００７９】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００８０】
例えば、上記の実施の形態では、第１の熱処理（ＲＴＰ処理）及び第２の熱処理（クラスター化熱処理）について詳細に説明したが、シリコンウエーハに発生した酸素クラスターを成長させるために、第２の熱処理後に例えば１０００℃で１６時間の酸素析出熱処理を追加して行うこともできる。このような酸素析出熱処理を行うことによって、酸素クラスター分布形状に応じて酸素クラスターが成長し、所望の分布形状を有するＢＭＤを形成することができる。このように所望の分布形状を有するＢＭＤをウエーハ製造段階で形成することにより、ゲッタリングサイトとして働くＢＭＤがウエーハ製造段階でバルク内に存在するので、ＬＳＩ製造工程の初期段階から十分なゲッタリング能力を有するウエーハを提供することができる。
【００８１】
また、上記実施の形態では、シリコンウエーハに第１の熱処理及び第２の熱処理を行う際にシリコンウエーハの表裏面を同一の雰囲気で処理する場合について説明を行っているが、本発明はこれに限定されるものではない。すなわち、第１の熱処理及び／または第２の熱処理を行う際にシリコンウエーハの表裏面をそれぞれ異なる雰囲気で熱処理することによって、ウエーハの表裏面でそれぞれ異なるＢＭＤ分布形状とＤＺ幅が形成されたシリコンウエーハを得ることが可能となる。
【００８２】
【発明の効果】
以上説明したように、本発明の熱処理方法によれば、シリコンウエーハに形成される深さ方向のＢＭＤ分布やＤＺ幅を広範囲で高精度に制御して、所望のＢＭＤ分布形状及びＤＺ幅を形成できる高品質のシリコンウエーハを容易に得ることが可能となる。また、本発明の熱処理方法によって熱処理されたシリコンウエーハであれば、その後行われるＬＳＩ製造工程における熱処理等の処理条件に影響されず、所望の品質を安定して維持することのできるシリコンウエーハとなる。
【図面の簡単な説明】
【図１】本発明のシリコンウエーハの熱処理方法を行う工程を含むシリコンウエーハの製造方法の一例を示すフロー図である。
【図２】従来のシリコンウエーハの製造工程を示すフロー図である。
【図３】Ｎ_２／Ａｒ混合ガス雰囲気中でＲＴＰ処理したウエーハの酸素析出物の濃度分布を示した図である。
【図４】Ａｒガス雰囲気中でＲＴＰ処理したウエーハの酸素析出物の濃度分布を示した図である。
【図５】本発明で用いたＲＴＰ処理装置の一例を示す概略説明図である。
【符号の説明】
２…ハロゲンランプ、３…熱処理室、４…シリコンウエーハ、
５…保持ピン、６…赤外線温度センサー（ＩＲセンサー）、
７…ガス導入口、８…ガス排出口、
９…温度コントローラー、１０…ランプ加熱電源、
１１…ウエーハ投入口、１３…ハウジング、
１５…ＲＴＰ処理装置。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a heat treatment method for performing heat treatment on a silicon wafer, a heat treated silicon wafer, and an epitaxial wafer, and in particular, a silicon wafer heat treatment method capable of controlling the BMD distribution in the DZ width and depth directions with high accuracy, and The present invention relates to a silicon wafer and an epitaxial wafer in which the DZ width and the BMD distribution in the depth direction are not changed by a subsequent heat treatment such as an LSI manufacturing process.
[0002]
[Prior art]
A silicon wafer (hereinafter also referred to as Si wafer) that is a material of a semiconductor device is generally grown by a Czochralski method (hereinafter referred to as CZ method), and the obtained silicon single crystal is cut. It can be produced by applying a process such as polishing.
[0003]
More specifically, as a general Si wafer manufacturing process, for example, as shown in FIG. 2, a cylindrical silicon single crystal ingot is grown by the CZ method in the single crystal growing process (process (1)). Then, after the grown single crystal ingot is cut into a thin plate in the slicing step (step (2)), a wafer is manufactured, and then the chamfering step (step (3)) is performed to chamfer the outer periphery of the wafer to prevent the wafer from cracking or chipping. ▼), a lapping process for improving the flatness of the wafer (process (4)), a chemical etching process for etching the wafer to remove the processing distortion of the wafer (process (5)), and the etched wafer A first cleaning step (step {circle around (6)}) for cleaning, a donor killer heat treatment step (step {circle around (7)}) for eliminating oxygen donors existing in the wafer, A mirror polishing step (step (8)) for further improving the surface roughness and flatness of the wafer to make the wafer surface into a mirror state, and a second cleaning step (step (9)) for removing abrasives and foreign matters adhering to the wafer. ▼) etc. are performed.
[0004]
The Si wafer thus produced usually has a size of 7 to 10 × 10.¹⁷atoms / cm³(JEIDA: conversion factor by Japan Electronics Industry Promotion Association is used) About oxygen is included in a supersaturated state. Therefore, when heat treatment is performed on such a Si wafer by a device process or the like, supersaturated oxygen in the Si wafer is precipitated as an oxygen precipitate. Such oxygen precipitates are called BMD (Bulk Micro Defects).
[0005]
When this BMD occurs in the device active region in the wafer, it adversely affects device characteristics such as junction leakage, but on the other hand, if it exists in the bulk other than the device active region, metal impurities mixed in during the device process are present. It is effective because it functions as a gettering site that captures etc.
[0006]
Therefore, in the manufacture of Si wafers, BMD must be formed in the bulk of the wafer, and a non-defect layer (hereinafter referred to as “DZ layer”) in which no BMD exists is maintained in the vicinity of the wafer surface as the device active region. Don't be. Furthermore, in order to obtain a stable gettering capability, it is necessary to generate a desired BMD density at a desired depth without being affected by variations in heat treatment conditions and atmosphere of the device process.
[0007]
Further, with the recent miniaturization of semiconductor devices, devices have been produced only on the extreme surface layer of silicon wafers. Along with this, the temperature of the process has been lowered. This means that when a metal or the like is contaminated during the process, the diffusion distance of contaminating atoms is becoming shorter. For this reason, it is desirable to form gettering sites such as BMD as close as possible to the device active region. In addition, if the BMD is present in the device active region, the device yield is lowered, and thus it is necessary to precisely control the width (DZ width) of the DZ layer.
[0008]
In recent years, oxygen precipitation has not occurred inside the wafer at the shipment stage of Si wafers, but a DZ layer without oxygen precipitates is maintained in the vicinity of the wafer surface, which is a device active region, by performing heat treatment in a device process or the like thereafter. As a manufacturing method of an Si wafer designed to have a gettering capability by forming a BMD in a bulk deeper than the device active region, a method of treating the Si wafer with RTP (Rapid Thermal Process) is proposed. (For example, US Pat. No. 5,401,669, JP-T-2001-503209, JP-A-2001-203210, etc.).
[0009]
The RTP process is performed by adding Si wafer, N₂Or NH₃Nitride formation atmosphere such as these gases or Ar, H₂In a mixed gas atmosphere such as a non-nitride forming gas such as 50 ° C./second, the temperature is rapidly increased from around room temperature, and heated and held at a temperature of about 1200 ° C. for about several tens of seconds. A heat treatment method characterized by rapid cooling at a temperature lowering rate of ° C./second.
[0010]
When such an RTP-treated Si wafer is subsequently subjected to a heat treatment such as an oxygen precipitation heat treatment to generate oxygen precipitates, the concentration distribution of the oxygen precipitates in the wafer depth direction varies depending on the processing conditions in the RTP treatment. It is known to do. As an example, the RTP process disclosed in Japanese Patent Application Laid-Open No. 2001-203210 is changed to N₂Of the concentration distribution in the depth direction (from the wafer surface to the back surface) of the oxygen precipitate formed after the oxygen precipitation heat treatment for the silicon wafer performed in an atmosphere of Ar / Ar mixed gas and the silicon wafer performed in an atmosphere of Ar gas alone The figures are shown in FIGS. 3 and 4, respectively.
[0011]
By changing the atmosphere during the RTP treatment in this way, the concentration distribution of oxygen precipitates (BMD distribution in the depth direction) deposited on the wafer after the oxygen precipitation heat treatment is greatly different. For example, as shown in FIG. 3, RTP processing is performed with N having a vacancy injection effect.₂When performed in a mixed gas atmosphere of gas and Ar gas having an interstitial silicon injection effect, a relatively wide DZ layer is formed in the vicinity of the wafer surface, and a BMD functioning as a gettering site is formed in the wafer bulk. A silicon wafer can be obtained.
[0012]
Further, the mechanism by which BMD is formed by performing oxygen precipitation heat treatment after RTP treatment is described in detail in Japanese Patent Application Laid-Open No. 2001-203210 and Japanese Patent Application Publication No. 2001-503209. Here, a mechanism for forming the BMD will be briefly described.
[0013]
First, in the RTP process, vacancy is injected from the wafer surface during holding at a high temperature of, for example, 1200 ° C., and the temperature range from 1200 ° C. to 700 ° C. is rapidly cooled at a cooling rate of, for example, 50 ° C./sec. Distribution occurs. And if it cools below 700 degreeC, the spreading | diffusion of vacancy will not occur. As a result, vacancy is unevenly distributed in the bulk. When the wafer in such a state is subjected to heat treatment at, for example, 800 ° C., oxygen is clustered in a high vacancy concentration region, but oxygen is not clustered in a low vacancy concentration region. In this state, for example, when heat treatment is performed at 1000 ° C. for a certain time, clustered oxygen grows to form oxygen precipitates. As described above, when the oxygen precipitation heat treatment is performed on the silicon wafer after the RTP treatment, a BMD having a distribution in the wafer depth direction is formed according to the concentration profile of the vacancy formed by the RTP treatment.
[0014]
Therefore, a desired vacancy concentration profile is formed on the silicon wafer by performing the RTP process while controlling the atmosphere, and then an oxygen precipitation heat treatment is performed on the obtained silicon wafer to thereby obtain a desired DZ width and depth BMD. It should be possible to produce silicon wafers with a distribution. However, even if the RTP treatment is performed by controlling the atmosphere so that the desired vacancy concentration profile is actually formed on the silicon wafer, and then the oxygen precipitation heat treatment is performed on the obtained silicon wafer, the BMD formed on the silicon wafer When the density and the DZ layer were examined, the BMD distribution and the DZ width in the depth direction according to the desired vacancy concentration profile could not be obtained.
[0015]
For example, in the method for manufacturing a silicon wafer described in JP-A-2001-203210, RTP processing conditions such as atmosphere, holding temperature, and temperature drop rate in RTP processing are shown in detail, which is optimal for LSI manufacturing processes. As long as the wafer is subjected to RTP processing under processing conditions that can form a good BMD distribution and DZ width, when the wafer is subsequently introduced into the LSI manufacturing process, it is desired to follow the vacancy concentration profile determined under the RTP processing conditions. The description is made on the assumption that the BMD distribution and the DZ width in the depth direction are always obtained.
[0016]
However, even if RTP processing is performed based on this Japanese Patent Laid-Open No. 2001-203210 to manufacture a silicon wafer, and the silicon wafer obtained subsequently is subjected to heat treatment such as oxygen precipitation heat treatment, it does not necessarily have the desired quality. There was a problem that the wafer could not be obtained and the device yield was reduced when, for example, an LSI manufacturing process was performed thereafter.
[0017]
In addition to the main purpose of forming a vacancy concentration profile as described above, the RTP treatment can simultaneously obtain the effect of a donor killer and is very advantageous in terms of manufacturing cost. It is often performed in the donor killer heat treatment step (step (7)) shown. Therefore, when the mirror polishing process (process (8)) is performed thereafter, the thickness of the DZ layer formed on the wafer by the RTP process decreases due to the polishing allowance (usually about 5 to 15 μm) in the mirror polishing process. In some cases, the DZ layer is lost, which may cause a decrease in device yield in the subsequent LSI manufacturing process.
[0018]
In order to prevent the disappearance of the DZ layer due to the mirror polishing, it has been attempted to expand the DZ layer. However, in the silicon wafer manufacturing method using the conventional RTP process as described above, since the DZ width and the BMD density are in a trade-off relationship, for example, when the DZ width of the silicon wafer is increased, BMD density is reduced. Therefore, it has been considered extremely difficult to increase the BMD density and the DZ width with the conventional method.
[0019]
As a method for solving this problem, for example, in Japanese Patent Application Laid-Open No. 2002-134515, post-annealing is performed in a temperature range of 700 to 1050 ° C. in an atmosphere of 100% nitrogen after the RTP treatment as described above to obtain a BMD density. And a method for manufacturing a silicon wafer that can increase the DZ width.
[0020]
However, although the method described in Japanese Patent Laid-Open No. 2002-134515 is effective for expanding the DZ layer, the expansion of the DZ layer is performed using only diffusion of the vacancy. However, it is still difficult to manufacture a silicon wafer having a desired DZ width and BMD distribution in the depth direction because the concentration profile of the vacancy changes during post-annealing and changes the BMD distribution of the wafer obtained after the heat treatment. Met.
[0021]
[Patent Document 1]
US Pat. No. 5,401,669
[Patent Document 2]
Special table 2001-503209 gazette
[Patent Document 3]
JP-A-2001-203210
[Patent Document 4]
Japanese Patent Laid-Open No. 2002-134515
[0022]
[Problems to be solved by the invention]
Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to control the BMD distribution and DZ width in the depth direction over a wide range with high accuracy, and to perform heat treatment in an LSI manufacturing process performed thereafter. It is an object of the present invention to provide a silicon wafer heat treatment method capable of easily producing a silicon wafer having a desired quality without being affected by the processing conditions.
[0023]
[Means for Solving the Problems]
  In order to achieve the above object, according to the present invention, in a method of heat-treating a silicon wafer obtained from a single crystal produced by the Czochralski method, first, under an atmosphere containing nitrogen, 1000 ° C. or more and 1300 ° C. A first heat treatment is performed by holding at the following temperature for at least 2 seconds and then rapidly cooling at a cooling rate of 5 ° C./second or more, and then at a temperature of 400 ° C. or more and 1050 ° C. or less, oxidizing gas, Ar gas, H₂After holding for at least 10 seconds in an atmosphere of a gas or a mixed gas thereof, followed by N₂Gas, oxidizing gas, Ar gas, H₂There is provided a silicon wafer heat treatment method characterized in that the second heat treatment is performed in a gas or a mixed gas atmosphere and the total heat treatment time is 30 minutes or more.The
[0024]
When performing heat treatment on the silicon wafer, after performing the first heat treatment as described above, at a temperature of 400 to 1050 ° C., oxidizing gas, Ar gas, H₂After holding for at least 10 seconds in an atmosphere of a gas or a mixed gas thereof, followed by N₂Gas, oxidizing gas, Ar gas, H₂By holding a second heat treatment in which the total heat treatment time is 30 minutes or more by holding in an atmosphere of a gas or a mixed gas thereof, a vacancy concentration is injected into the silicon wafer by the first heat treatment. The profile can be formed, and then the oxygen concentration in the bulk can be clustered and the DZ width can be expanded without changing the vacancy concentration profile in the second heat treatment, so that the BMD distribution and DZ width in the depth direction of the silicon wafer can be increased. It is possible to easily manufacture a high-quality silicon wafer capable of forming a desired BMD distribution shape and DZ width by controlling the temperature in a wide range with high accuracy.
[0025]
  According to the present invention, in the method for heat-treating a silicon wafer obtained from a single crystal produced by the Czochralski method, first, at least 2 at a temperature of 1000 ° C. to 1300 ° C. in an atmosphere containing nitrogen. After the first heat treatment, the first heat treatment is performed to rapidly cool at a cooling rate of 5 ° C./second or more.₂There is provided a silicon wafer heat treatment method characterized by performing a second heat treatment for 30 minutes or more at a temperature of less than 700 ° C. in a gas atmosphere.The
[0026]
When performing heat treatment on a silicon wafer, after performing the first heat treatment as described above, the second heat treatment is performed as N₂By performing a heat treatment for 30 minutes or more at a temperature of less than 700 ° C. in a gas atmosphere, a vacancy concentration profile is formed on the silicon wafer in the first heat treatment, and then the diffusion of vacancy in the second heat treatment can be ignored at 700 ° C. Since oxygen in the bulk can be clustered at a temperature lower than that, a silicon wafer having a BMD distribution in the depth direction and a DZ width according to the vacancy concentration profile formed on the silicon wafer by the first heat treatment can be easily obtained. It can be manufactured.
[0027]
  At this time, the atmosphere containing nitrogen in the first heat treatment is N₂Gas, NH₃Gas, N₂Gas and NH₃A gas mixture, or any of them and Ar gas and / or H₂It is preferable to have a mixed gas atmosphere with gasYes.
  In this way, the atmosphere in the first heat treatment is changed to N having a vacancy injection effect.₂Gas, NH₃Gas, N₂Gas and NH₃A gas mixture, or any of them and Ar gas and / or H₂By using a mixed gas atmosphere with the gas, the first heat treatment can reliably inject vacancies into the silicon wafer, and the shape of the vacancy concentration profile formed on the silicon wafer can be easily controlled according to the purpose. It becomes possible to do.
[0028]
  At this time, the first heat treatment and the second heat treatment can be performed before mirror polishing the silicon wafer.The
  When the first heat treatment and the second heat treatment as described above are performed, heavy metal contamination may occur on the surface of the silicon wafer. Thus, the silicon wafer is mirror-polished by the first heat treatment and the second heat treatment. If this is done, the contamination of the wafer that occurs during such heat treatment can be reliably removed by mirror polishing.
[0029]
  In addition, the first heat treatment and the second heat treatment can be performed after mirror polishing the silicon wafer.The
  In this way, if the first heat treatment and the second heat treatment are performed after mirror polishing of the silicon wafer, the DZ width expanded by the second heat treatment is not reduced by the polishing allowance when performing mirror polishing. A silicon wafer having a wider DZ layer can be obtained.
[0030]
  Furthermore, the first heat treatment can be performed before mirror polishing the silicon wafer, and the second heat treatment can be performed after mirror polishing the silicon wafer.The
  As described above, by performing the first heat treatment before the mirror polishing, the contamination of the wafer caused by the first heat treatment can be removed by the mirror polishing, and by performing the second heat treatment after the mirror polishing, Since the DZ width expanded by the second heat treatment is not reduced by mirror polishing, a high-quality silicon wafer having a wider DZ layer can be obtained.
[0031]
  According to the present invention, there can be provided a silicon wafer that has been heat-treated by the above-described silicon wafer heat treatment method of the present invention.The
  The silicon wafer heat-treated by the silicon wafer heat treatment method of the present invention is capable of controlling the BMD density and DZ width of the silicon wafer in a wide range and with high accuracy to form a desired BMD distribution and DZ width in the depth direction. It is a silicon wafer that can be stably maintained at a desired quality without being affected by processing conditions such as heat treatment in an LSI manufacturing process performed thereafter.
[0032]
  According to the present invention, an epitaxial wafer can be provided in which an epitaxial layer is grown on the heat-treated silicon wafer of the present invention.The
  Thus, in the case of an epitaxial wafer having an epitaxial layer grown on the silicon wafer of the present invention, the BMD distribution and DZ width formed on the silicon wafer are not affected by the heat treatment performed during the epitaxial growth. Even if it exists, it can be set as the high quality epitaxial wafer which has desired BMD distribution and DZ width | variety.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to these.
Conventional RTP processing is performed by controlling the RTP processing conditions such as atmosphere and temperature so that a silicon wafer having a desired quality can be obtained. After that, for example, an oxygen precipitation heat treatment is performed on the obtained silicon wafer. In some cases, a wafer having a desired quality could not be obtained. Therefore, when a device is manufactured on an RTP-treated silicon wafer, there is a problem in that stable device manufacturing cannot be performed and the device yield is reduced.
[0034]
The inventors actually performed RTP treatment on the silicon wafer, and then performed oxygen precipitation heat treatment for forming BMD under various conditions, and measured the BMD density and DZ layer in the depth direction of the obtained wafer. did. As a result, it was found that the BMD distribution and the DZ width vary greatly depending on the conditions of the heat treatment performed after the RTP treatment. In other words, it was found that when a conventional silicon wafer subjected to RTP treatment was introduced into the LSI manufacturing process, the DZ width and BMD density distribution changed greatly depending on the heat treatment conditions of the LSI manufacturing process, particularly the heat treatment atmosphere and temperature. .
[0035]
On the other hand, when mirror polishing is performed after RTP treatment, even if mirror polishing is performed with various polishing allowances, silicon having a desired DZ width does not depend on the amount of polishing allowance depending on the processing conditions of the subsequent heat treatment. It turns out that a wafer can be obtained.
[0036]
Hereinafter, the results obtained by subjecting the silicon wafer subjected to the RTP treatment to heat treatment under various conditions and measuring the DZ width and BMD density of the obtained silicon wafer will be described.
(Test 1)
A silicon wafer having a diameter of 200 mm, a p-type, a resistivity of 8-12 Ωcm, and an oxygen concentration of 10 ppma (JEIDA) was prepared. This silicon wafer is a silicon wafer which has been completed up to the first cleaning step (step (6)) in the wafer manufacturing step shown in FIG. Next, RTP treatment was performed in the donor killer heat treatment step (step 7). At this time, the RTP process is NH₃Both the gas and Ar gas flow rates were raised from 800 ° C. to 1150 ° C. at a heating rate of 50 ° C./second in a mixed gas atmosphere of 2 liters / minute, held at 1150 ° C. for 10 seconds, and then increased to 800 ° C. until 35 ° C. It was performed by cooling at a temperature decrease rate of ° C / second. Thereafter, the obtained silicon wafer is divided into two parts, one of which is O₂In gas at 800 ° C. for 4 hours, then N₂Annealing treatment (oxygen precipitation heat treatment) is performed for 16 hours at 1000 ° C. in a gas (sample 1), and the other is N₂Oxygen precipitation heat treatment was performed in gas at 800 ° C. for 4 hours, and then in the same atmosphere at 1000 ° C. for 16 hours (Sample 2).
Then, after selectively etching the cross section of each obtained silicon wafer, DZ width was measured. The measurement results are shown in Table 1.
[0037]
[Table 1]

[0038]
As shown in Table 1, the DZ width of sample 1 is 20.2 μm, but the DZ width of sample 2 is 8.7 μm, and it can be seen that it varies greatly depending on the atmosphere of the oxygen precipitation heat treatment. The reason why the DZ width in Sample 1 is increased is that, since the oxygen precipitation heat treatment was performed in an oxidizing gas atmosphere, the surface of the silicon wafer was oxidized to form an oxide film, and interstitial silicon was transferred from the oxide film interface to silicon. The interstitial silicon injected into the wafer is combined with the vacancy silicon injected in the RTP process to be neutralized, and as a result, the vacancy concentration is decreased, thereby increasing the DZ width. It is thought that it occurred. In addition, the effect obtained in such an oxidizing gas atmosphere is that Ar gas or H gas for injecting interstitial silicon is used.₂It was confirmed that the oxygen precipitation heat treatment was performed similarly in a gas atmosphere.
[0039]
(Test 2)
Next, two silicon wafers having a diameter of 200 mm, a p-type, a resistivity of 8-12 Ωcm, and an oxygen concentration of 10 ppma (JEIDA) manufactured under the same conditions as in Test 1 were used, and the same conditions as in Test 1 above. The RTP process was performed. After RTP treatment, one silicon wafer is mirror-polished with a polishing margin of 10 μm and then subjected to a second cleaning (sample 3), and the other silicon wafer is not subjected to mirror-polishing and second cleaning. The state as it was was kept (Sample 4). Then, both silicon wafers are O₂Hold in a gas atmosphere at 800 ° C for 4 hours, then N₂Oxygen precipitation heat treatment was performed in a gas at 1000 ° C. for 16 hours. After the oxygen precipitation heat treatment, selective etching was performed on the cross section of each obtained silicon wafer, and then the DZ width and BMD density were measured. The measurement results are shown in Table 2.
[0040]
[Table 2]

[0041]
As shown in Table 2, the DZ width was about 20 μm for both samples. Moreover, it turned out that the value of BMD density is also almost the same.
Although sample 3 was mirror-polished after RTP treatment, the DZ width was almost the same as sample 4, indicating that the atmosphere in the oxygen precipitation heat treatment at 800 ° C. was an oxidizing gas atmosphere as in test 1 above. Therefore, interstitial silicon is injected into the silicon wafer from the wafer surface after mirror polishing, and this interstitial silicon is combined with the vacancy silicon injected by RTP treatment to neutralize, This is probably because the DZ layer was formed.
[0042]
In addition, since the DZ widths of sample 3 and sample 4 showed almost the same value, it is considered that the distribution in the depth direction of the interstitial silicon to be implanted is determined by the heat treatment conditions after the RTP treatment. For example, even if mirror polishing is performed before the oxygen precipitation heat treatment as in Sample 3, it is considered that a constant DZ width can be formed according to the processing conditions of the oxygen precipitation heat treatment regardless of the amount of the polishing allowance. Furthermore, the reason why the BMD density is almost the same is that the oxygen concentration of the silicon wafer can be clustered in the first heat treatment at 800 ° C. without substantially diffusing the vacancies injected by the RTP treatment, so the maximum concentration of vacancy is high. This is considered to be because BMD can be formed by subsequent heat treatment at 1000 ° C. without lowering or changing.
[0043]
(Test 3)
Next, two silicon wafers having a diameter of 200 mm, a p-type, a resistivity of 8-12 Ωcm, and an oxygen concentration of 10 ppma (JEIDA) manufactured under the same conditions as in Test 1 were used under the same conditions as in Test 1 above. RTP treatment was performed. After RTP treatment, one silicon wafer has N₂Hold in a gas atmosphere at 650 ° C. for 4 hours, then N₂Oxygen precipitation heat treatment was performed by holding at 1000 ° C. for 16 hours in a gas (Sample 5). The other silicon wafer has N₂Hold in gas atmosphere at 1000 ° C for 4 hours, then N₂Oxygen precipitation heat treatment was performed by holding at 1000 ° C. for 16 hours in a gas (Sample 6). After the oxygen precipitation heat treatment, selective etching was performed on the cross section of each obtained silicon wafer, and then the DZ width and BMD density were measured. The measurement results are shown in Table 3.
[0044]
[Table 3]

[0045]
As shown in Table 3, Sample 6 has a lower BMD density, although the DZ width is wider than Sample 5. In this sample 6, it is considered that the DZ width was widened because the vacancies injected into the wafer by the RTP treatment were diffused by the subsequent oxygen precipitation heat treatment. The enlargement of the DZ width in this sample 6 is also described in the aforementioned Japanese Patent Application Laid-Open No. 2002-134515. However, in Sample 6 in which the bakery was diffused by the oxygen precipitation heat treatment as described above, the DZ width was widened as shown in Table 3, but on the other hand, the BMD density was lowered.
[0046]
On the other hand, in Sample 5, although the DZ width was small, the BMD density showed a large value. This is because in the first stage of the oxygen precipitation heat treatment, the wafer was heat-treated at a low temperature of 650 ° C., so that oxygen clustering occurred in the wafer bulk without diffusion of vacancy, and then heat treatment was performed at 1000 ° C. This is considered to be because oxygen precipitates could be grown without changing the vacancy concentration profile.
[0047]
From the results of the experiments shown above and various other experiments, the present inventors have performed heat treatment in an atmosphere in which interstitial silicon can be injected into the wafer after the RTP treatment, without diffusing the vacancy. That is, the DZ width can be expanded without changing the vacancy concentration profile, and the oxygen is clustered by heat treatment at a low temperature that does not diffuse the vacancy after the RTP treatment, and follows the vacancy concentration profile formed by the RTP treatment. By forming a silicon wafer having a concentration distribution of oxygen clusters in the wafer depth direction, silicon having a BMD distribution shape in a desired depth direction is not affected by the heat treatment conditions even if heat treatment is performed under various conditions thereafter. Found that you can get a wafer , It has led to the completion of the present invention by overlaying an extensive study.
[0048]
Hereinafter, the heat treatment method for a silicon wafer of the present invention will be described in detail with reference to the drawings, but the present invention is not limited thereto.
FIG. 1 is a flow chart showing an example of a silicon wafer manufacturing process including a process of performing a silicon wafer heat treatment method of the present invention.
[0049]
As shown in FIG. 1, first, a cylindrical silicon single crystal ingot is grown by a CZ method in a single crystal growth step (step 1), and the grown semiconductor single crystal ingot is thinned in a slice step (step 2). After slicing the wafer, the chamfering process for chamfering the outer periphery of the wafer to prevent cracking or chipping of the wafer (process 3), the lapping process for improving the flatness of the wafer (process 4), In order to remove the processing distortion, a chemical etching step (step 5) for etching the wafer and a first cleaning step (step 6) for cleaning the etched wafer are sequentially performed. In addition, these processes are only enumerated as examples, and may be appropriately changed according to the purpose, such as changing the order of processes, adding some parts, or omitting the processes.
[0050]
Thereafter, an RTP process is performed in the first heat treatment (step 7). This first heat treatment is performed by holding at a temperature of 1000 ° C. or higher and 1300 ° C. or lower for at least 2 seconds in an atmosphere containing nitrogen and then rapidly cooling at a cooling rate of 5 ° C./second or higher.
The heat treatment apparatus used in the first heat treatment step, that is, the RTP treatment apparatus is not particularly limited. For example, a generally available RTP apparatus AST-2800 (manufactured by Steag) can be used. . Here, an example of the RTP processing apparatus used in the present invention will be described with reference to FIG.
[0051]
In this RTP processing apparatus 15, a heat treatment chamber 3 made of a quartz tube is provided in a housing 13, and heating halogen lamps 2 are arranged above and below the heat treatment chamber 3. At this time, the halogen lamp 2 can also be arranged concentrically from the center position of the semiconductor wafer. Further, the housing 13 is provided with a wafer insertion port 11 for introducing a semiconductor wafer into the heat treatment chamber 3.
[0052]
The heat treatment chamber 3 is provided with a gas introduction port 7 for a replacement gas or a process gas on one side, and a gas discharge port 8 for exhausting the gas introduced into the heat treatment chamber 3 on the other end. A holding pin 5 made of quartz is installed in the heat treatment chamber 3, and the silicon wafer 4 as an object to be processed can be held on the holding pin 5.
[0053]
Further, in order to measure the temperature of the silicon wafer held in the heat treatment chamber 3, an infrared temperature sensor 6 (hereinafter referred to as an IR sensor) is disposed in the gap of the housing 13, and a temperature signal detected by the IR sensor 6. Is sent to the controller 9 for control, and the output of the lamp heating power source 10 can be controlled so that the temperature raising rate, the holding temperature, and the temperature lowering rate set by the temperature controller 9 are obtained.
[0054]
When performing RTP processing (first heat treatment) on a silicon wafer using such an RTP processing apparatus 15, it is preferable that the temperature increase rate for increasing the temperature to 1000 to 1300 ° C is 5 ° C / second or more. More preferably, it is desirable to set it as 30-100 degreeC / second. If it is less than 5 ° C./second, the time for temperature increase becomes too long, which may cause a decrease in productivity. On the other hand, when the rate of temperature rise exceeds 100 ° C./second, there is a high possibility that slip will occur in the wafer due to thermal strain that occurs with a rapid temperature change.
[0055]
After raising the temperature to 1000 to 1300 ° C., a vacancy is injected into the silicon wafer by holding it in an atmosphere containing nitrogen for at least 2 seconds.
At this time, if the RTP processing temperature is lower than 1000 ° C., vacancy cannot be sufficiently injected, while if it is higher than 1300 ° C., slip dislocation and heavy metal contamination occur in the silicon wafer. In addition, when the holding time at a temperature of 1000 to 1300 ° C. is less than 2 seconds, sufficient vacancy cannot be injected into the silicon wafer. The holding time at the RTP treatment temperature is preferably 10 minutes or less.
[0056]
As described above, it is desirable that after holding at the RTP treatment temperature for 2 seconds or more, rapid cooling is performed at a cooling rate of at least 5 ° C./second or more, more preferably rapid cooling at a cooling rate of 30 ° C./second or more. In this rapid cooling, when the cooling rate is less than 5 ° C./second, the vacancy generated inside the silicon wafer diffuses during the temperature decrease, and a desired concentration profile cannot be formed.
By performing the first heat treatment in this manner, it is possible to reliably inject vacancy into the silicon wafer and form a desired vacancy concentration profile.
[0057]
In the first heat treatment, the atmosphere containing nitrogen is N₂Gas, NH₃Gas, N₂Gas and NH₃A gas mixture, or any of them and Ar gas and / or H₂An atmosphere containing a gas containing at least nitrogen molecules or nitrogen atoms, such as a mixed gas with a gas, is preferable. By performing the first heat treatment in such an atmosphere, the shape of the vacancy concentration profile formed on the silicon wafer can be easily controlled according to the purpose.
[0058]
After performing the first heat treatment in this way, oxygen in the silicon wafer is clustered and a second heat treatment (clustering heat treatment) for forming the DZ layer is performed (step 8). This second heat treatment is performed at a temperature of 400 ° C. or higher and 1050 ° C. or lower at oxidizing gas, Ar gas, H₂After holding for at least 10 seconds in an atmosphere of a gas or a mixed gas thereof, followed by N₂Gas, oxidizing gas, Ar gas, H₂It is held in an atmosphere of a gas or a mixed gas thereof so that the total heat treatment time is 30 minutes or more.
[0059]
In this way, the second heat treatment is performed at a temperature of 400 to 1050 ° C. for at least the first 10 seconds or more, and O having a high interstitial silicon (hereinafter, abbreviated as I silicon) injection effect.₂And H₂O-containing oxidizing gas, Ar gas, H₂I silicon is implanted as much as necessary by performing it in an atmosphere of a gas or a mixed gas thereof, and then N having no I silicon implantation effect is obtained.₂Switch to gas, or oxidizing gas, Ar gas, H as it is₂The oxygen concentration in the silicon wafer is clustered by performing the heat treatment in an atmosphere using a gas or a mixed gas thereof so that the total heat treatment time is 30 minutes or more, and the vacancy concentration formed by the first heat treatment is An oxygen cluster distribution shape according to the profile can be formed, and the DZ layer on the silicon wafer surface can be enlarged.
[0060]
In this second heat treatment, in order to cluster oxygen in the silicon wafer, the total heat treatment time may be 30 minutes or more at a temperature of 400 to 1050 ° C., preferably 500 to 850 ° C., more preferably Is preferably performed at a temperature of 600 to 700 ° C. so that the total heat treatment time is 1 to 8 hours. When the heat treatment temperature is less than 400 ° C., a long heat treatment time is required to cluster oxygen, and productivity is lowered. On the other hand, when the heat treatment temperature exceeds 1050 ° C., the diffusion of the vacancy injected in the first heat treatment (RTP treatment) is large, so that the vacancy concentration is lowered before oxygen is clustered, and the vacancy concentration profile is changed. Therefore, the desired oxygen cluster distribution shape cannot be obtained, and the BMD density is lowered.
[0061]
In addition, when the heat treatment time in the second heat treatment is less than 30 minutes, oxygen clustering does not proceed sufficiently and the vacancies injected by the RTP treatment are not consumed sufficiently. When annealing treatment such as precipitation heat treatment is performed, the BMD distribution shape and DZ width formed on the silicon wafer are changed according to the heat treatment conditions.
[0062]
Also, by performing this second heat treatment, oxygen can be clustered as described above, and I silicon can be implanted into the silicon wafer to form the DZ layer with a desired width. In this second heat treatment, the amount of I silicon implanted from the silicon wafer surface varies greatly depending on the heat treatment atmosphere and the heat treatment temperature, so the treatment for the first 10 seconds or more in the second heat treatment and the subsequent treatment are performed. By controlling the atmosphere and the heat treatment temperature as necessary, and by changing the timing for changing the atmosphere and the heat treatment temperature, it is possible to obtain a wide variety of distributions of I silicon in the depth direction. The width can be precisely controlled.
[0063]
For example, the second heat treatment is performed using an oxidizing gas (for example, O₂When performed in a gas) atmosphere, the silicon wafer surface is oxidized during the second heat treatment to form an oxide film, and a large amount of I silicon can be implanted into the silicon wafer from the oxide film interface. The amount of I silicon is also large. Ar gas and H₂Although the gas has the effect of injecting I silicon, the amount of injected I silicon is smaller than that of oxidizing gas, and N₂In the case of gas, since there is almost no effect of injecting I silicon, the amount of injected I silicon is extremely small. Also, if the second heat treatment is performed under a mixed gas in which these gases are mixed, the amount of I silicon injected into the silicon wafer can be appropriately controlled by controlling the ratio of the mixed gas. Become.
[0064]
The DZ width formed in the silicon wafer is a depth at which the concentration of the vacancies implanted in the first heat treatment (RTP treatment) and the concentration of I silicon implanted in the second heat treatment are substantially equal. As described above, the DZ width can be controlled in a wide range and with high accuracy by appropriately controlling the amount of I silicon injected into the silicon wafer by changing the heat treatment conditions such as the atmosphere, temperature, and time in the second heat treatment. it can.
[0065]
For example, the second heat treatment is performed at 850 ° C.₂By performing in a gas atmosphere for 2 hours, oxygen diffusion in the silicon wafer is clustered by suppressing diffusion of the vacancy, and I silicon is injected from the oxide film formed on the silicon wafer surface so that the vacancy concentration in the silicon wafer is increased. The DZ layer can be formed up to a distance where the concentrations of I and I silicon are substantially equal. By performing the second heat treatment under such conditions, the shape of the oxygen cluster distribution formed based on the vacancy concentration profile formed in the first heat treatment and the DZ width controlled to a desired thickness are obtained. A silicon wafer having the same can be manufactured.
[0066]
According to the present invention, the second heat treatment is performed at a relatively high temperature, for example, O 2₂By performing the second heat treatment at 1000 ° C. in a gas atmosphere, the vacancies implanted in the first heat treatment are slightly diffused. However, the expansion of the DZ layer caused by the diffusion of the vacancy and the DZ layer by the I silicon implantation Due to the synergistic effect of the expansion, it is possible to effectively expand the DZ layer more effectively in a shorter time than the conventional method using only diffusion of vacancy.
[0067]
In the second heat treatment, the treatment for the first 10 seconds or more and the treatment to be performed thereafter are not necessarily performed continuously, and each treatment is separately performed as necessary for a total heat treatment time of 30 minutes. You may carry out independently so that it may become the above.
[0068]
After performing the second heat treatment in this way, a mirror polishing step (step 9) and a second cleaning step (step 10) for removing the abrasive and foreign matter adhering to the wafer are performed to obtain a desired depth. A silicon wafer capable of forming a BMD distribution in the vertical direction and a DZ width can be manufactured.
[0069]
In the silicon wafer manufacturing method shown in FIG. 1, the first heat treatment (RTP treatment) and the second heat treatment (clustering heat treatment) are performed before the mirror polishing step. However, the first heat treatment and the second heat treatment may be performed in any stage as long as the second heat treatment is performed after the first heat treatment.
[0070]
For example, as shown in FIG. 1, the first heat treatment and the second heat treatment are performed on the silicon wafer subjected to chemical etching before mirror polishing, for example, to perform the first heat treatment and the second heat treatment. Even when heavy metal contamination or surface roughness sometimes occurs on the surface of the silicon wafer, these can be reliably removed in a subsequent mirror polishing process.
[0071]
On the other hand, the first heat treatment and the second heat treatment can also be performed after mirror polishing of the silicon wafer, so that the DZ width formed by the second heat treatment is not reduced by the mirror polishing process. A silicon wafer having a wide DZ layer can be obtained.
[0072]
As another method, the first heat treatment may be performed before mirror-polishing the silicon wafer, and the second heat treatment may be performed after mirror-polishing the silicon wafer. As described above, by performing the first heat treatment before the mirror polishing, even if the wafer surface is contaminated or roughened by the high temperature first heat treatment, these can be surely removed in the mirror polishing step. In addition, by performing the low-temperature second heat treatment after mirror polishing, the DZ width expanded by the second heat treatment is not reduced by mirror polishing, so that a silicon wafer having a wider DZ layer can be obtained. .
[0073]
Further, in the silicon wafer manufacturing process, for example, if a donor killer heat treatment step for eliminating oxygen donors as shown in step (7) in FIG. 2 is performed, the first heat treatment is performed in this donor killer heat treatment step. (RTP processing) can be performed. In the RTP process, the effect of the donor killer can be obtained at the same time as described above, and thus the silicon wafer can be manufactured more efficiently by performing the first heat treatment in the donor killer heat treatment process.
[0074]
The silicon wafer heat treatment method described above is very effective when the oxygen cluster distribution is formed using the vacancy concentration profile formed by the first heat treatment (RTP treatment) as a template and the DZ width is larger than the vacancy concentration profile. While effective, on the other hand, when the oxygen cluster distribution shape and the DZ width are to be realized as they are using the vacancy concentration profile formed by the first heat treatment (RTP process) as a template, that is, when it is not necessary to widen the DZ width, After performing the first heat treatment, N as the second heat treatment₂What is necessary is just to perform heat processing for 30 minutes or more at the temperature below 700 degreeC in gas atmosphere.
[0075]
In this way, after the bakery is injected into the silicon wafer in the first heat treatment to form a vacancy concentration profile so as to obtain a desired BMD distribution shape in the depth direction, in the second heat treatment, N₂By clustering oxygen in the bulk at a temperature below 700 ° C. where the diffusion of vacancy is negligible under a gas atmosphere, the vacancy profile formed in the first heat treatment was directly reflected without increasing the DZ width. It becomes possible to easily manufacture a silicon wafer having an oxygen cluster distribution shape and a DZ width.
At this time, when the heat treatment time is less than 30 minutes, oxygen clusters do not sufficiently progress, so the heat treatment time of the second heat treatment is at least 30 minutes or more.
[0076]
By heat-treating the silicon wafer by the silicon wafer heat treatment method of the present invention as described above, the oxygen cluster distribution shape and DZ width of the silicon wafer are controlled over a wide range and with high accuracy, and the desired BMD distribution shape and DZ width are controlled. It is possible to easily obtain a high-quality silicon wafer capable of forming the film.
[0077]
In the case of a silicon wafer that has been heat-treated in this way, the vacancy in the silicon wafer is consumed by the clustering of oxygen in the second heat treatment, and its concentration is sufficiently lowered. There is almost no precipitation of oxygen newly generated by heat treatment or the like in the process, and no diffusion of vacancy occurs. Therefore, in such a heat treatment in the LSI manufacturing process, etc., only the clustered oxygen precipitation nuclei are grown. Therefore, the shape and DZ width of the BMD distribution of the finally obtained silicon wafer are determined by the heat treatment method of the present invention. It occurs according to the formed oxygen cluster distribution shape and DZ width. As a result, the desired DZ width and BMD distribution shape can be reliably formed on the silicon wafer regardless of the processing conditions such as heat treatment in the LSI manufacturing process, so that stable quality can be ensured and the device yield can be prevented from being lowered. can do.
[0078]
Furthermore, the epitaxial wafer in which an epitaxial layer is grown on the silicon wafer subjected to the heat treatment of the present invention is not affected by the heat treatment performed during the epitaxial growth because the oxygen cluster distribution shape and the DZ width formed on the silicon wafer are not affected. Even after epitaxial growth, it has a desired BMD distribution shape and has a DZ layer on the surface, so that it can be a high quality epitaxial wafer that does not adversely affect the epitaxial layer.
In the case of manufacturing an epitaxial wafer in this way, the second heat treatment in the heat treatment method of the present invention can also serve as a temperature raising step for epitaxial growth.
[0079]
In addition, this invention is not limited to the said embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
[0080]
For example, in the above embodiment, the first heat treatment (RTP treatment) and the second heat treatment (clustering heat treatment) have been described in detail. However, in order to grow oxygen clusters generated in the silicon wafer, For example, an oxygen precipitation heat treatment at 1000 ° C. for 16 hours may be additionally performed after the heat treatment. By performing such oxygen precipitation heat treatment, oxygen clusters grow according to the oxygen cluster distribution shape, and a BMD having a desired distribution shape can be formed. By forming a BMD having a desired distribution shape in the wafer manufacturing stage in this way, the BMD functioning as a gettering site exists in the bulk in the wafer manufacturing stage, so that sufficient gettering ability can be obtained from the initial stage of the LSI manufacturing process. Can be provided.
[0081]
In the above embodiment, the case where the front and back surfaces of the silicon wafer are treated in the same atmosphere when the first heat treatment and the second heat treatment are performed on the silicon wafer has been described. It is not limited. That is, silicon having different BMD distribution shapes and DZ widths formed on the front and back surfaces of the wafer by heat-treating the front and back surfaces of the silicon wafer in different atmospheres when performing the first heat treatment and / or the second heat treatment. It becomes possible to obtain a wafer.
[0082]
【The invention's effect】
As described above, according to the heat treatment method of the present invention, the desired BMD distribution shape and DZ width are formed by controlling the BMD distribution and DZ width in the depth direction formed on the silicon wafer with high accuracy over a wide range. A high-quality silicon wafer that can be obtained can be easily obtained. In addition, if the silicon wafer is heat-treated by the heat treatment method of the present invention, the silicon wafer can be stably maintained at a desired quality without being affected by the treatment conditions such as heat treatment in the subsequent LSI manufacturing process. .
[Brief description of the drawings]
FIG. 1 is a flowchart showing an example of a silicon wafer manufacturing method including a step of performing a silicon wafer heat treatment method of the present invention.
FIG. 2 is a flowchart showing a manufacturing process of a conventional silicon wafer.
FIG. 3 N₂FIG. 6 is a diagram showing a concentration distribution of oxygen precipitates of a wafer subjected to RTP treatment in an / Ar mixed gas atmosphere.
FIG. 4 is a diagram showing a concentration distribution of oxygen precipitates of a wafer subjected to RTP treatment in an Ar gas atmosphere.
FIG. 5 is a schematic explanatory diagram showing an example of an RTP processing apparatus used in the present invention.
[Explanation of symbols]
2 ... halogen lamp, 3 ... heat treatment chamber, 4 ... silicon wafer,
5 ... holding pin, 6 ... infrared temperature sensor (IR sensor),
7 ... Gas inlet, 8 ... Gas outlet,
9 ... Temperature controller, 10 ... Lamp heating power supply,
11 ... Wafer inlet, 13 ... Housing,
15: RTP processing apparatus.

Claims

In a method for heat-treating a silicon wafer obtained from a single crystal produced by the Czochralski method, first, in a nitrogen-containing atmosphere, a temperature of 1000 ° C. to 1300 ° C. is maintained for at least 2 seconds, and then 5 ° C. / A heat treatment method for a silicon wafer, characterized by performing a first heat treatment that rapidly cools at a cooling rate of at least 2 seconds, and then performing a _second heat treatment at a temperature of less than 700 ° C. for 30 minutes or more in an N ₂ gas atmosphere. .

The atmosphere containing nitrogen in the first heat treatment is N ₂ gas, NH ₃ gas, a mixed gas of N ₂ gas and NH ₃ gas, or a mixture of any of them with Ar gas and / or H ₂ gas. 2. The method for heat-treating a silicon wafer according to claim 1, wherein a gas atmosphere is used.

3. The silicon wafer heat treatment method according to claim 1, wherein the first heat treatment and the second heat treatment are performed before mirror polishing the silicon wafer.

3. The silicon wafer heat treatment method according to claim 1, wherein the first heat treatment and the second heat treatment are performed after mirror-polishing the silicon wafer.

Heat treatment of the first heat treatment is performed using the silicon wafer before the mirror-polishing, a silicon wafer according to claim 1 or claim 2 wherein the second heat treatment and performing a silicon wafer after mirror polishing Method.