JP4386213B2 - The photoelectric conversion device and the pixelized panel - Google Patents

The photoelectric conversion device and the pixelized panel Download PDF

Info

Publication number
JP4386213B2
JP4386213B2 JP27009098A JP27009098A JP4386213B2 JP 4386213 B2 JP4386213 B2 JP 4386213B2 JP 27009098 A JP27009098 A JP 27009098A JP 27009098 A JP27009098 A JP 27009098A JP 4386213 B2 JP4386213 B2 JP 4386213B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
photoelectric conversion
line
conversion device
pixel
device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27009098A
Other languages
Japanese (ja)
Other versions
JP2000101058A (en )
Inventor
千織 望月
孝昌 石井
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、マトリックス状に配列された光電変換素子を有する光電変換装置及び画素パネルに関するものである。 The present invention relates to a photoelectric conversion device and the pixelized panel having a photoelectric conversion elements arranged in a matrix.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
従来の光電変換装置を図7に示す。 The conventional photoelectric conversion device shown in FIG. 図7において、P11〜P44は光電変換素子(ここではフォトダイオード)、T11〜T44は薄膜トランジスタ(TFT)である。 In FIG. 7, P11 to P44 is a photoelectric conversion element (here photodiode), T11~T44 is a thin film transistor (TFT). 図示するように、一般に各TFTのゲート電極は共通のゲート線Vg1〜4に接続されている。 As shown, generally the gate electrode of each TFT are connected to a common gate line Vg1~4. 各ゲートラインはTFTのON、OFFを制御する。 Each gate line is controlled ON the TFT, it means OFF.
【0003】 [0003]
また、図示するように各TFTのソースまたはドレイン電極は共通の信号線Sig1〜4に接続されており、Sig1〜4は読み出し装置に接続されている。 The source or drain electrode of each TFT, as shown in the figure are connected to a common signal line Sig1~4, Sig1~4 is connected to the read device. 信号線に接続されるTFTのCgsおよび信号線とゲート線のクロス部容量C クロスは信号線容量を形成する。 Cross portion capacitance C cross Cgs and the signal line and the gate line of the TFT connected to the signal line forms a signal line capacitance. 入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。 Charges generated in the photoelectric conversion elements from incident light is read out by being transferred to the signal line by the gate driving pulse applied by the gate driving device reader.
【0004】 [0004]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
一方、大面積化が進むに従い以下のような問題点が生じる。 On the other hand, it has the following problems in accordance large area advances occur.
【0005】 [0005]
図8に、従来の光電変換装置のVg1に印加されるゲートパルスの図7に示すAおよびBにおける波形の概念図を示す。 Figure 8 shows a conceptual diagram of a conventional waveform at A and B shown in FIG. 7 of the applied gate pulses Vg1 of the photoelectric conversion device. 図7のように、ゲート駆動装置から離れるほどゲート線の抵抗Rおよびゲート線の寄生容量によりBのごとくパルスにナマリが生じる。 As shown in FIG. 7, lead caused by parasitic capacitance of the resistor R and the gate lines as gate lines away from the gate drive device as pulse B. すなわちBにおいても充分に光電変換素子で発生した電荷を転送するにはTonを長くする必要があった。 That To transfer sufficient charge generated in the photoelectric conversion element also in the B has been necessary to increase the Ton.
【0006】 [0006]
また素子数が多く、基板サイズが大きい場合には信号線容量すなわちCgsの総和、クロス部C クロスの総和が大きくなり感度が低下するという問題点があった。 Also many number of elements, in case of a large substrate sizes sum of the signal line capacity i.e. Cgs, the sum increases the sensitivity of the cross-section C cross is disadvantageously lowered.
【0007】 [0007]
更に画素エリア(画素領域)の大面積化が進むに従いマスクサイズも大きくなり、露光機、マスク等の精度によりパターンの微細化が困難になる。 Also increased mask size In accordance with yet a large area of ​​the pixel area (pixel area) advances, exposure device, finer patterns by the accuracy of mask or the like becomes difficult. その結果、開口率が低下しこれに伴い出力が低下するという問題点が生じた。 As a result, a problem that the aperture ratio is decreased with this output decreases occurs.
【0008】 [0008]
すなわち従来の光電変換装置においては1. That 1 in the conventional photoelectric conversion device. 画素エリアが大面積になればなるほどVg線の抵抗が大きくなり、図8に示すようにAとBの入力波形は異なり、Bにおいて充分な電荷を転送するための時間が必要であるため、駆動速度が低下する; Since the resistance of the more Vg line if the pixel area is a large area is increased, unlike the input waveform A and B as shown in FIG. 8, time is required to transfer a sufficient charge in the B, the drive speed is lowered;
2. 2. 前記と同じく画素エリアが大面積になればなるほど信号線容量が大きくなり、感度が低下する; Wherein a indeed signal line capacitance if the pixel area is a large area is increased again, the sensitivity is lowered;
3. 3. 画素エリアの大面積化が進むに従い、露光機、マスク等の精度により開口率が低下する; According large area of ​​the pixel area progresses, the exposure apparatus, the aperture ratio is reduced due to the accuracy of the mask and the like;
という問題点があった。 There is a problem in that.
【0009】 [0009]
[発明の目的] [The purpose of the invention]
本発明の目的は、上記の問題点を除去するものであり、Vg線の抵抗が小さく、駆動速度の速い光電変換装置、およびVg線とSig線のクロス部のキャパシタンスが小さく、開口率と感度の高い光電変換装置を提供することを目的としている。 An object of the present invention is to eliminate the above problems, reduced resistance of Vg line, driving speed fast photoelectric conversion device, and the capacitance of the cross section of Vg line and Sig line is small, the aperture ratio and sensitivity and its object is to provide a high photoelectric conversion device.
【0010】 [0010]
【課題を解決するための手段】 In order to solve the problems]
本発明は、 つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタ有する複数の画素と、該画素に駆動信号を印加するための駆動と、 駆動線と交する方向に配線された前記画素の信号を読み出すための信号線とを有する光電変換装置において、前記複数の画素の領域前記駆動線と垂直方向及び/又は前記信号線に垂直方向に分割された複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有することを特徴とする The invention, in one of the insulating substrate, which are arranged in a matrix, a plurality of pixels having a photoelectric conversion element and a thin film transistor, a drive line for applying a driving signal to the pixel, the drive lines and the Cartesian in the photoelectric conversion device and a signal line for reading signals of the pixels are wired in the direction of an area of the plurality of pixels is divided vertically to the drive lines and the vertical and / or the signal line having a plurality of divided regions, among the plurality of divided regions, and having a wiring section connected to the reference potential.
【0011】 [0011]
また、前記分割領域の間隔を画素ピッチ以内としたことを特徴とする光電変換装置でもある。 It is also a photoelectric conversion device is characterized in that the spacing of the divided region is within the pixel pitch.
【0012】 [0012]
また、 前記配線部は 、前記分割領域内の画素領域と、光の透過率および反射率が同等であることを特徴とする光電変換装置でもある。 Further, the wiring part is also a photoelectric conversion device, wherein the pixel area of the divided region, the transmittance and reflectance of light is equal.
【0013】 [0013]
また、前記配線部は、前記各画素と同様の構成からなるダミー画素であることを特徴とする光電変換装置でもある。 Further, the wiring part is also a photoelectric conversion device, wherein the a dummy pixels composed of the same configuration as the pixels.
【0015】 [0015]
また、絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、該薄膜トランジスタの駆動線と、該薄膜トランジスタの主電極に接続される前記画素の信号線とを有する画素パネルにおいて、前記画素領域が、前記駆動線に垂直及び/又は前記信号線に垂直方向に複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有することを特徴とする画素パネルでもある。 Further, on an insulating substrate, a pixel region in which a plurality arranged pixels having a thin film transistor, and the driving line of the thin film transistor in the pixel panel and a signal line of the pixel connected to the main electrode of the thin film transistor, the pixel region is separated into a plurality of regions in the direction perpendicular to the vertical and / or the signal lines to the drive line, between the separated plurality of regions, and having a wiring section connected to the reference potential It is also the pixel panel.
【0016】 [0016]
また、前記駆動線が接続する回路部及び/又は前記信号線が接続する回路部を、前記分離された画素領域に隣接して配置したことを特徴とする画素パネルでもある。 Further, the circuit portion circuit and / or that the signal line is connected to the drive line are connected, is also a pixelized panel, characterized in that it arranged adjacent to the separated pixel regions.
【0017】 [0017]
[作用] [Action]
本発明によれば、駆動線(Vg線)と垂直方向に画素エリア(領域)を分割することにより、Vg線の抵抗を小さくすることができる。 According to the present invention, by dividing the driving line (Vg line) and the pixel area in the vertical direction (area), it is possible to reduce resistance of Vg line.
【0018】 [0018]
また、信号線(Sig線)と垂直方向に画素エリアを分割することにより、Vg線とSig線のクロス部のキャパシタンスを小さくすることができる。 Further, by dividing the pixel area signal line (Sig line) in the vertical direction, it is possible to reduce the capacitance of the cross section of Vg line and Sig line.
【0019】 [0019]
さらに、Vg線、Sig線それぞれと垂直方向に画素エリアを分割することにより、RとC クロスを小さくすることができる。 Further, Vg line, by dividing the pixel area to Sig lines each perpendicular direction, it is possible to reduce the R and C cross.
【0020】 [0020]
これにより、Vg線の抵抗が小さく、駆動速度の速い光電変換装置、およびVg線とSig線のクロス部のキャパシタンスが小さく、開口率と感度の高い光電変換装置を実現することができる。 This allows the resistance of Vg line is small, the driving speed fast photoelectric conversion device, and the capacitance of the cross section of Vg line and Sig line is small, to realize a high photoelectric conversion device aperture ratio and sensitivity.
【0021】 [0021]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明の実施の形態を、以下の実施形態とともに図面を参照しつつ詳細に説明する。 Hereinafter, the embodiments of the present invention will be described in detail with reference to the drawings in conjunction with the following embodiments.
【0022】 [0022]
〔実施形態1〕 First Embodiment
以下本発明の光電変換装置の第1の実施形態を図面を用いて説明する。 It will be described with reference to the drawings a first embodiment of a photoelectric conversion device of the present invention follows. 図1は本発明の光電変換装置の第1の実施形態を説明する等価回路図である。 Figure 1 is an equivalent circuit diagram illustrating a first embodiment of a photoelectric conversion device of the present invention.
【0023】 [0023]
本実施形態では、一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、該画素の駆動信号を出力する駆動装置と、該画素から出力される信号を読み出すための読み出し装置と、前記駆動装置と各画素を接続する駆動線(ゲート線Vg1〜8)と、該駆動線と実質的に直交する方向に配線された前記読み出し装置と各画素を接続する信号線(Sig1〜4)と、を有する光電変換装置において、前記複数個の画素からなる画素エリアを、前記駆動線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記駆動装置に接続して構成した。 In this embodiment, the one insulating substrate, arranged in a matrix, a plurality of pixels having a photoelectric conversion element and a thin film transistor, a driving device for outputting a drive signal of the pixel, the signal output from the pixel connecting a reading device for reading, driving line connecting the driving device and each pixel (gate lines Vg1~8), the read device and each pixel is wired in a direction substantially perpendicular to said drive line in the photoelectric conversion device having signal lines and (Sig1~4), a to the pixel area consisting of the plurality of pixels, said the drive lines and the vertical direction is divided into a plurality of regions, each said divided region, the constructed by connecting to the drive device disposed adjacent to the divided regions.
【0024】 [0024]
図1において、P11〜44は光電変換素子、T11〜44はTFTである。 In Figure 1, P11~44 photoelectric conversion element, T11~44 is TFT. 図示するようにTFTのゲート電極は共通のゲート線Vg1〜8に接続されている。 The gate electrode of the TFT as shown are connected to a common gate line Vg1~8. Vg1〜4はTFTのON、OFFを制御するゲート駆動装置1に、同様にVg5〜8はゲート駆動装置2に接続されている。 Vg1~4 is ON the TFT, the gate drive device 1 for controlling the OFF, similarly Vg5~8 is connected to the gate drive device 2.
【0025】 [0025]
また図示するように、各TFTのソースまたはドレイン電極は共通の信号線Sig1〜4に接続されており、Sig1〜4は読み出し装置に接続されている。 As also illustrated, the source or drain electrode of each TFT are connected to a common signal line Sig1~4, Sig1~4 is connected to the read device. 信号線に接続されるTFTのCgsおよび信号線とゲート線のクロス部容量C クロスは信号線容量を形成する。 Cross portion capacitance C cross Cgs and the signal line and the gate line of the TFT connected to the signal line forms a signal line capacitance. 入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。 Charges generated in the photoelectric conversion elements from incident light is read out by being transferred to the signal line by the gate driving pulse applied by the gate driving device reader.
【0026】 [0026]
なお、光電変換素子P11〜44、TFT:T11〜44は、一つの絶縁基板上に形成されている。 Note that the photoelectric conversion element P11~44, TFT: T11~44 is formed on one insulating substrate.
【0027】 [0027]
また画素エリア(領域)の分割形成については、エリアの分割のなされたパターンマスクで一括露光により形成する。 With respect to the divided formation of the pixel area (area), it is formed by one-shot exposure in made pattern masks divided area. ここで、各画素エリアの間隔は1画素ピッチ以内とする。 Here, the interval between each pixel area is within 1 pixel pitch. さらに、分割された領域間に光の透過率および反射率を他の画素エリアと同等にする役割を果たす、光電変換素子と同様の構成からなる配線を設け、前記配線を基準電位に接続することにより、各領域間のシールド効果をもたせる。 Furthermore, it serves to the transmittance and reflectance of light equal to the other pixel areas in between the divided regions, providing a wiring made of the same configuration as the photoelectric conversion element, connecting the wire to a reference potential Accordingly, impart a shielding effect between the respective regions.
【0028】 [0028]
〔実施形態2〕 Second Embodiment
以下本発明の光電変換装置の第2の実施形態を図面を用いて説明する。 It will be described with reference to the drawings a second embodiment of a photoelectric conversion device of the present invention follows. 図2は本発明の光電変換装置の第2の実施形態を説明する等価回路図である。 Figure 2 is an equivalent circuit diagram illustrating a second embodiment of a photoelectric conversion device of the present invention.
【0029】 [0029]
本実施形態では、画素エリアを、前記信号線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記読み出し装置に接続して構成した。 In the present embodiment, the pixel area, the signal line and the vertical direction is divided into a plurality of regions, each said divided region, was constructed by connecting the reading device disposed adjacent to the divided regions.
【0030】 [0030]
図2において、P11〜44は光電変換素子、T11〜44はTFTである。 In FIG. 2, P11~44 photoelectric conversion element, T11~44 is TFT. 図示するようにTFTのゲート電極は共通のゲート線Vg1〜4に接続されている。 The gate electrode of the TFT as shown are connected to a common gate line Vg1~4. Vg1〜4はTFTのON、OFF制御するゲート駆動装置に接続されている。 Vg1~4 is connected ON the TFT, the gate drive device for OFF control.
【0031】 [0031]
また図示するように各TFTのソースまたはドレイン電極は共通の信号線Sig1〜8に接続されており、Sig1〜4は読み出し装置1に、同様にSig5〜8は読み出し装置2に接続されている。 The source or drain electrode of each TFT, as shown in the figure are connected to a common signal line Sig1~8, Sig1~4 the reading device 1, likewise Sig5~8 is connected to the read device 2. 信号線に接続されるTFTのCgsおよび信号線とゲート線のクロス部容量C クロスは信号線容量を形成する。 Cross portion capacitance C cross Cgs and the signal line and the gate line of the TFT connected to the signal line forms a signal line capacitance. 入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。 Charges generated in the photoelectric conversion elements from incident light is read out by being transferred to the signal line by the gate driving pulse applied by the gate driving device reader.
【0032】 [0032]
なお、光電変換素子P11〜44、TFT:T11〜44は、一つの絶縁基板上に形成されている。 Note that the photoelectric conversion element P11~44, TFT: T11~44 is formed on one insulating substrate.
【0033】 [0033]
また画素エリアの分割形成については、図2において分割されている上下それぞれのパターンマスクを用いて、分割露光により形成する。 With respect to the divided formation of the pixel area, with upper and lower respective pattern mask is divided in FIG. 2, it is formed by divisional exposure. ここで、各画素エリアの間隔は1画素ピッチ以内とする。 Here, the interval between each pixel area is within 1 pixel pitch. さらに、分割された領域間に光の透過率および反射率を他の画素エリアと同等にする役割を果たす、光電変換素子と同様の構成からなる配線を設け、前記配線を基準電位に接続することにより、各領域間のシールド効果をもたせる。 Furthermore, it serves to the transmittance and reflectance of light equal to the other pixel areas in between the divided regions, providing a wiring made of the same configuration as the photoelectric conversion element, connecting the wire to a reference potential Accordingly, impart a shielding effect between the respective regions.
【0034】 [0034]
〔実施形態3〕 Third Embodiment
以下本発明の光電変換装置の第3の実施形態を図面を用いて説明する。 It will be described with reference to the drawings of a third embodiment of a photoelectric conversion device of the present invention follows. 図3は本発明の光電変換装置の第3の実施形態を説明する等価回路図である。 Figure 3 is an equivalent circuit diagram illustrating a third embodiment of a photoelectric conversion device of the present invention.
【0035】 [0035]
本実施形態では、前記画素エリアを、前記駆動線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記駆動装置に接続し、かつ、前記画素エリアを、前記信号線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記読み出し装置に接続して構成した。 In the present embodiment, the pixel area, said the drive lines and the vertical direction is divided into a plurality of areas, said each divided region, and connected to the drive device disposed adjacent to the divided regions, and, the pixel area, the signal line and the vertical direction is divided into a plurality of regions, each said divided region, was constructed by connecting the reading device disposed adjacent to the divided regions.
【0036】 [0036]
図3において、P11〜44は光電変換素子、T11〜44はTFTである。 In FIG. 3, P11~44 photoelectric conversion element, T11~44 is TFT. 図示するようにTFTのゲート電極は共通のゲート線Vg1〜8に接続されている。 The gate electrode of the TFT as shown are connected to a common gate line Vg1~8. Vg1、2はTFTのON、OFF制御するゲート駆動装置1に、同様にVg3、4はゲート駆動装置2に、Vg5、6はゲート駆動装置3に、Vg7、8はゲート駆動装置4に接続されている。 Vg1,2 is ON the TFT, the gate drive device 1 for OFF control, likewise Vg3,4 the gate drive device 2, Vg5,6 the gate drive unit 3, Vg7,8 is connected to the gate driver 4 ing.
【0037】 [0037]
また図示するように、各TFTのソースまたはドレイン電極は共通の信号線Sig1〜8に接続されている。 As also illustrated, the source or drain electrode of each TFT are connected to a common signal line Sig1~8. Sig1、2は読み出し装置1に、同様にSig3、4は読み出し装置2に、Sig5、6は読み出し装置3に、Sig7、8は読み出し装置4に接続されている。 Sig1,2 the reading device 1, likewise Sig3,4 the reading device 2, Sig5,6 the reading device 3, Sig7,8 is connected to the read device 4. 信号線に接続されるTFTのCgsおよび信号線とゲート線のクロス部容量C クロスは信号線容量を形成する。 Cross portion capacitance C cross Cgs and the signal line and the gate line of the TFT connected to the signal line forms a signal line capacitance. 入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。 Charges generated in the photoelectric conversion elements from incident light is read out by being transferred to the signal line by the gate driving pulse applied by the gate driving device reader.
【0038】 [0038]
なお、光電変換素子P11〜44、TFT:T11〜44は、一つの絶縁基板上に形成されている。 Note that the photoelectric conversion element P11~44, TFT: T11~44 is formed on one insulating substrate.
【0039】 [0039]
また画素エリアの分割形成については、図3において分割されている画素エリア1、3また画素エリア2、4をそれぞれ同じパターンマスクを用いて、分割露光により形成する。 Also for the divided formation of the pixel area, using each same pattern mask pixel area 1,3 The pixel area 2 and 4 is divided in 3, it is formed by divisional exposure. ここで、各画素エリアの間隔は、1画素ピッチ以内とする。 Here, the interval of each pixel area, and within one pixel pitch.
【0040】 [0040]
図4に、Sig線またはVg線と同程度の幅を持ったダミー配線を設けた本実施形態の模式図を示す。 Figure 4 shows a schematic diagram of the present embodiment in which a dummy wiring having a Sig line or Vg line and as wide. 図4において、分割された領域間に光の透過率および反射率を他の画素エリアと同等にする役割を果たす、光電変換素子と同様の層構成からなるダミー配線を設け、前記配線を基準電位接続することにより、各領域間のシールド効果をもたせる。 4, serves to the transmittance and reflectance of light equal to the other pixel areas in between the divided regions, the dummy wiring made of the same layer structure and the photoelectric conversion element is provided, a reference potential the wiring by connecting to, impart a shielding effect between the respective regions.
【0041】 [0041]
[実施形態4] [Embodiment 4]
以下、本発明の光電変換装置の第4の実施形態を、図面を用いて説明する。 Hereinafter, a fourth embodiment of a photoelectric conversion device of the present invention will be described with reference to the drawings. 図5は、本発明の光電変換装置の第4の実施形態を説明する等価回路図、図6は、その模式的平面図である。 Figure 5 is a fourth equivalent circuit diagram illustrating an embodiment of a photoelectric conversion device of the present invention, FIG. 6 is its schematic plan view.
【0042】 [0042]
なお、光電変換素子P11〜44、TFT:T11〜44は、一つの絶縁基板上に形成されている。 Note that the photoelectric conversion element P11~44, TFT: T11~44 is formed on one insulating substrate.
【0043】 [0043]
図6は、各領域に分割された画素エリア間の中心部の模式図を示す。 Figure 6 shows a schematic view of a central portion between the pixel area that is divided into regions. 同図において、ダミー画素D1〜D9は、各画素と同様の層構成、形、領域となっており、図4のダミー配線と同様の効果を持つ。 In the figure, the dummy pixel D1~D9 the same layer configuration as the pixels, the form, has a region, having the same effect as the dummy wiring of FIG. ダミー画素の光電変換素子、TFTの端子は、全て基準電位に接続されている。 The photoelectric conversion element of the dummy pixels, the terminal of the TFT, are all connected to a reference potential.
【0044】 [0044]
上述したように、前記分割領域間に設けられる配線部としては、ダミー画素に限ることはなく、前記分割領域内の画素エリアと、光の透過率および反射率が実質的に同等の任意の配線部を形成してもよい。 As described above, as the wiring portion provided between the divided regions is not limited to the dummy pixel, and the pixel area of ​​the divided region, light transmittance and reflectance of substantially any equivalent wiring part may be formed.
【0045】 [0045]
[他の実施形態] [Other embodiments]
以上、光電変換装置の実施形態について、説明したが、本発明は、光電変換装置に限ることはなく、一つの絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、該薄膜トランジスタの駆動線と、該薄膜トランジスタの主電極に接続される前記画素の信号線とを有する画素パネルであれば、前記画素領域を、前記駆動線に垂直及び/又は前記信号線に垂直方向に複数の領域に分離することにより、同様の効果を得ることができる。 Although the embodiments of the photoelectric conversion device has been described, the present invention is not limited to the photoelectric conversion device, the one insulating substrate, a pixel region in which a plurality arranged pixels having a thin film transistor, the thin-film transistor and drive lines, if the pixel panel and a signal line of the pixel connected to the main electrode of the thin film transistor, the pixel region, a plurality of regions in the direction perpendicular to the vertical and / or the signal lines to the drive line by separating, it is possible to obtain the same effect.
【0046】 [0046]
また、前記駆動線が接続する駆動回路等の回路部及び/又は前記信号線が接続する読取回路等の回路部を、前記分離された画素領域に隣接して配置することにより、同様の効果を得ることができる。 Further, by the driving line is disposed a circuit portion such as a read circuit in which the circuit portion and / or the signal lines are connected such as a driving circuit connected, adjacent to the isolated pixel area, the same effect it is possible to obtain.
【0047】 [0047]
また、このような画素パネルにおいても、分割領域の間隔を画素ピッチ以内とすることにより、また、前記分割領域間に、前記分割領域内の画素エリアと、光の透過率および反射率が実質的に同等の配線部を形成することにより、また、前記配線部を、前記各画素と同様の構成からなるダミー画素とすることにより、また、前記配線部を基準電位に接続することにより、それぞれ、同様の効果を得ることができる。 Also in such a pixelized panel, by the spacing of the divided regions within the pixel pitch, also the between divided areas, wherein the pixel area of ​​the divided region, substantial light transmittance and reflectance in by forming the same wiring portion, also, the wiring part, the by the dummy pixels composed of the same configuration as the pixels, also by connecting the wiring section to a reference potential, respectively, it is possible to obtain the same effect.
【0048】 [0048]
【発明の効果】 【Effect of the invention】
以上説明したように、本発明の光電変換装置は、画素エリアを駆動線(Vg線)と垂直方向に分割することにより、駆動線(Vg線)の抵抗を小さくし駆動速度を速くする効果がある。 As described above, the photoelectric conversion device of the present invention, by dividing the pixel area and the vertical direction driving line (Vg line), the effect of increasing the driving speed and reduce the resistance of the drive line (Vg line) is there.
【0049】 [0049]
また、画素エリアを信号線(Sig線)と垂直方向に分割することにより、駆動線(Vg線)と信号線(Sig線)のクロス部のキャパシタンスを小さくし感度を上げる効果がある。 Further, by dividing the pixel area signal line (Sig line) and in the vertical direction, leading to improvement of the small and sensitivity the capacitance of the cross section of the drive line (Vg line) and signal line (Sig line).
【0050】 [0050]
さらに、画素エリアの大面積化が進む際の、露光機、マスク等の精度による開口率の低下を防ぐ効果がある。 Further, when proceeding have a large area of ​​the pixel area, the exposure apparatus, the effect of preventing the reduction in the aperture ratio due to the accuracy of the mask or the like.
【0051】 [0051]
さらに、分割された領域間に光電変換素子と同様の構成からなる配線を設けることにより、光の透過率および反射率を他の画素エリアと同等にし、前記配線を基準電位(例えばGND)に接続することにより、各領域間のシールド効果をもたせることができる。 Further, by providing the wiring made of the same configuration as the photoelectric conversion element between the divided regions, the transmittance and reflectance of light is equal to the other pixel areas, connecting the wiring to the reference potential (e.g., GND) by can posses shielding effect between the respective regions.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の光電変換装置の第1の実施形態を説明する等価回路図である。 1 is an equivalent circuit diagram illustrating a first embodiment of a photoelectric conversion device of the present invention.
【図2】本発明の光電変換装置の第2の実施形態を説明する等価回路図である。 Figure 2 is an equivalent circuit diagram illustrating a second embodiment of a photoelectric conversion device of the present invention.
【図3】本発明の光電変換装置の第3の実施形態を説明する等価回路図である。 3 is an equivalent circuit diagram illustrating a third embodiment of a photoelectric conversion device of the present invention.
【図4】本発明の光電変換装置の第3の実施形態において、ダミー配線を設けた等価回路図である。 In a third embodiment of a photoelectric conversion device of the present invention; FIG is an equivalent circuit diagram in which a dummy wiring.
【図5】本発明の光電変換装置の第4の実施形態を説明する等価回路図であり、分割された画素エリア間にダミー配線として、ダミー画素を形成した等価回路図である。 FIG. 5 is an equivalent circuit diagram illustrating a fourth embodiment of a photoelectric conversion device of the present invention, as the dummy wiring between the divided pixel areas is an equivalent circuit diagram of the formation of the dummy pixels.
【図6】第4の実施形態において分割された画素領域とダミー画素を示す模式的平面ブロック図である。 6 is a schematic plan block diagram showing a pixel region and the dummy pixels divided in the fourth embodiment.
【図7】従来の光電変換装置の回路図である。 7 is a circuit diagram of a conventional photoelectric conversion device.
【図8】従来の光電変換装置のVg1に印加されるゲートパルスの図7に示すAおよびBにおける波形の概念図である。 8 is a conceptual diagram of the waveform at A and B shown in FIG. 7 of the applied gate pulses Vg1 of conventional photoelectric conversion device.
【符号の説明】 DESCRIPTION OF SYMBOLS
P11〜44 光電変換素子T11〜44 TFT(薄膜トランジスタ) P11~44 photoelectric conversion element T11~44 TFT (thin film transistor)
Vg1〜8 共通のゲート線(駆動線) Vg1~8 common gate line (drive line)
Sig1〜8 共通の信号線Ton TFTのon時間Cgs 信号線容量C クロス信号線とゲート線のクロス部容量 Sig1~8 cross section capacity of common on time of the signal line Ton TFT Cgs signal line capacitance C cross signal line and the gate line

Claims (8)

  1. 一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、 駆動線を介して該画素に駆動信号を印加する複数の駆動装置と、該駆動線と直交する方向に配線された信号線を介して前記画素の信号を読み出す読み出し装置とを有する光電変換装置において、 One of the insulating substrate perpendicular, they are arranged in a matrix form, a plurality of pixels having a photoelectric conversion element and a thin film transistor, and a plurality of driving device for applying a driving signal to the pixel via the drive line, and the drive line in the photoelectric conversion device having a reading device for reading a signal of the pixel via the wired signal lines in the direction of,
    前記複数の画素の領域は、 前記駆動線に平行な方向に並んだ複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有し、 Region of the plurality of pixels includes a plurality of divided regions arranged in the direction parallel to the drive line, between the plurality of divided regions, have a wiring section connected to the reference potential,
    前記配線部は、その光の透過率および反射率が前記分割領域内の画素領域と同等であり、 The wiring part is equivalent to the transmittance and reflectance of the light pixel region of the divided region,
    前記複数の駆動装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素に前記駆動信号を印加する Each of the plurality of driving devices, the a plurality of disposed adjacent to one divided region among the divided regions, and applies the drive signal to the pixels of the adjacent divided area
    ことを特徴とする光電変換装置。 The photoelectric conversion device, characterized in that.
  2. 一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、駆動線を介して該画素に駆動信号を印加する駆動装置と、該駆動線と直交する方向に配線された信号線を介して前記画素の信号を読み出す複数の読み出し装置とを有する光電変換装置において、 One of the insulating substrate, which are arranged in a matrix, a plurality of pixels having a photoelectric conversion element and a thin film transistor, a drive unit for applying a driving signal to the pixel via the drive line, a direction perpendicular to the drive line in the photoelectric conversion device having a plurality of read devices for reading a signal of the pixel via the wired signal lines,
    前記複数の画素の領域は、前記信号線に平行な方向に並んだ複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有し、 Region of the plurality of pixels includes a plurality of divided regions arranged in the direction parallel to the signal line, between the plurality of divided regions, has a wiring portion connected to a reference potential,
    前記配線部は、その光の透過率および反射率が前記分割領域内の画素領域と同等であり、 The wiring part is equivalent to the transmittance and reflectance of the light pixel region of the divided region,
    前記複数の読み出し装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素の信号を読み出す Each of the plurality of reading devices, said a plurality of disposed adjacent to one divided region among the divided regions read out the signals of pixels in adjacent divided areas
    ことを特徴とする光電変換装置。 The photoelectric conversion device, characterized in that.
  3. 一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、駆動線を介して該画素に駆動信号を印加する複数の駆動装置と、該駆動線と直交する方向に配線された信号線を介して前記画素の信号を読み出す複数の読み出し装置とを有する光電変換装置において、 One of the insulating substrate perpendicular, they are arranged in a matrix form, a plurality of pixels having a photoelectric conversion element and a thin film transistor, and a plurality of driving device for applying a driving signal to the pixel via the drive line, and the drive line in the photoelectric conversion device having a plurality of readout devices via a signal line wired in a direction reading signals from the pixels,
    前記複数の画素の領域は、前記駆動線に平行な方向に並び且つ前記信号線に平行な方向に並んだ複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有し、 Region of the plurality of pixels includes a plurality of divided regions arranged in the direction parallel to the arrangement and the signal line in a direction parallel to the drive line, between the plurality of divided regions, which is connected to a reference potential a wiring portion,
    前記配線部は、その光の透過率および反射率が前記分割領域内の画素領域と同等であり、 The wiring part is equivalent to the transmittance and reflectance of the light pixel region of the divided region,
    前記複数の駆動装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素に前記駆動信号を印加し、 Wherein each of the driving devices, the a plurality of disposed adjacent to one divided region among the divided regions, the drive signal is applied to the pixel of the adjacent divided area,
    前記複数の読み出し装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素の信号を読み出す Each of the plurality of reading devices, said a plurality of disposed adjacent to one divided region among the divided regions read out the signals of pixels in adjacent divided areas
    ことを特徴とする光電変換装置。 The photoelectric conversion device, characterized in that.
  4. 前記分割領域の間隔を画素ピッチ以内としたことを特徴とする請求項1 乃至3のいずれか1項に記載の光電変換装置。 The photoelectric conversion device according to any one of claims 1 to 3, characterized in that the spacing of the divided region is within the pixel pitch.
  5. 前記配線部は、前記各画素と同様の構成からなるダミー画素であることを特徴とする請求項1乃至4のいずれか1項に記載の光電変換装置。 The wiring part includes a photoelectric conversion device according to any one of claims 1 to 4, characterized in that said a dummy pixels composed of the same configuration as the pixels.
  6. 絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、 駆動線を介して該薄膜トランジスタに駆動信号を印加する複数の駆動部と、該薄膜トランジスタの主電極に接続される信号線を介して前記画素の信号を読み出す読み出し部とを有する画素パネルにおいて、 On an insulating substrate, via a pixel region in which a plurality arranged pixels having a thin film transistor, and a plurality of driver for applying a driving signal to the thin film transistor via a driving line, a signal line connected to the main electrode of the thin film transistor in the pixel panel having a reading unit for reading a signal of the pixel Te,
    前記画素領域が、前記駆動線に平行な方向に並んだ複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有し、 The pixel region is separated into a plurality of regions arranged in the direction parallel to the drive line, between the separated plurality of regions, have a wiring section connected to the reference potential,
    前記配線部は、その光の透過率および反射率が前記分離された複数の領域内の画素領域と同等であり、 The wiring part is equivalent to a plurality of pixels in the area region transmittance and reflectance is the separation of the light,
    前記複数の駆動部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素に前記駆動信号を印加する Each of the plurality of driving portions, the disposed adjacent to one region of the separated plurality of regions, applying the driving signal to the pixels in adjacent regions
    ことを特徴とする画素パネル。 Pixelized panel, characterized in that.
  7. 絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、駆動線を介して該薄膜トランジスタに駆動信号を印加する駆動部と、該薄膜トランジスタの主電極に接続される信号線を介して前記画素の信号を読み出す複数の読み出し部とを有する画素パネルにおいて、 On an insulating substrate, said via a pixel region in which a plurality arranged pixels having a thin film transistor, and a driver for applying a driving signal to the thin film transistor via a driving line, a signal line connected to the main electrode of the thin film transistor in the pixel panel having a plurality of read-out part for reading out a signal of the pixel,
    前記画素領域が、前記信号線に平行な方向に並んだ複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有し、 The pixel region is separated into a plurality of regions arranged in the direction parallel to the signal line, between the separated plurality of regions, having a wiring section connected to the reference potential,
    前記配線部は、その光の透過率および反射率が前記分離された複数の領域内の画素領域と同等であり、 The wiring part is equivalent to a plurality of pixels in the area region transmittance and reflectance is the separation of the light,
    前記複数の読み出し部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素の信号を読み出す Each of the plurality of reading portions, disposed adjacent to one region of the separated plurality of regions, reading signals from the pixel of the adjacent regions
    ことを特徴とする画素パネル Pixelized panel, characterized in that.
  8. 絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、駆動線を介して該薄膜トランジスタに駆動信号を印加する複数の駆動部と、該薄膜トランジスタの主電極に接続される信号線を介して前記画素の信号を読み出す複数の読み出し部とを有する画素パネルにおいて、 On an insulating substrate, via a pixel region in which a plurality arranged pixels having a thin film transistor, and a plurality of driver for applying a driving signal to the thin film transistor via a driving line, a signal line connected to the main electrode of the thin film transistor in the pixel panel having a plurality of read-out part for reading out a signal of the pixel Te,
    前記画素領域が、前記駆動線に平行な方向に並び且つ前記信号線に平行な方向に並んだ複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有し、 The pixel region, wherein is separated into a plurality of regions arranged in the direction parallel to the arrangement and the signal line in a direction parallel to the drive line, between the separated plurality of regions, a wiring portion connected to a reference potential have,
    前記配線部は、その光の透過率および反射率が前記分離された複数の領域内の画素領域と同等であり、 The wiring part is equivalent to a plurality of pixels in the area region transmittance and reflectance is the separation of the light,
    前記複数の駆動部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素に前記駆動信号を印加し、 Wherein each of the drive unit, wherein disposed adjacent to one region of the separated plurality of regions, and apply the drive signals to the pixels in adjacent regions,
    前記複数の読み出し部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素の信号を読み出す Each of the plurality of reading portions, disposed adjacent to one region of the separated plurality of regions, reading signals from the pixel of the adjacent regions
    ことを特徴とする画素パネル Pixelized panel, characterized in that.
JP27009098A 1998-09-24 1998-09-24 The photoelectric conversion device and the pixelized panel Expired - Fee Related JP4386213B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27009098A JP4386213B2 (en) 1998-09-24 1998-09-24 The photoelectric conversion device and the pixelized panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27009098A JP4386213B2 (en) 1998-09-24 1998-09-24 The photoelectric conversion device and the pixelized panel

Publications (2)

Publication Number Publication Date
JP2000101058A true JP2000101058A (en) 2000-04-07
JP4386213B2 true JP4386213B2 (en) 2009-12-16

Family

ID=17481397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27009098A Expired - Fee Related JP4386213B2 (en) 1998-09-24 1998-09-24 The photoelectric conversion device and the pixelized panel

Country Status (1)

Country Link
JP (1) JP4386213B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60013622D1 (en) * 1999-10-02 2004-10-14 Shimadzu Corp Bildaufnahemvorrichtung
JP4726176B2 (en) * 2002-09-20 2011-07-20 キヤノン株式会社 The solid-state imaging device
JP5159065B2 (en) * 2005-08-31 2013-03-06 キヤノン株式会社 Radiation detecting apparatus, a radiation imaging apparatus and a radiation imaging system
JP2008098391A (en) * 2006-10-12 2008-04-24 Fujifilm Corp Radiation image detector
JP5221982B2 (en) * 2008-02-29 2013-06-26 キヤノン株式会社 Solid-state imaging device and a camera
JP4533440B2 (en) * 2008-03-11 2010-09-01 キヤノン株式会社 Imaging device
JP2014090088A (en) * 2012-10-30 2014-05-15 Renesas Electronics Corp Semiconductor device and manufacturing method of the same
JP5886793B2 (en) 2013-06-11 2016-03-16 浜松ホトニクス株式会社 The solid-state imaging device
JP6274904B2 (en) * 2014-02-25 2018-02-07 キヤノン株式会社 A solid-state imaging apparatus and an imaging system
JP6185098B2 (en) * 2016-02-12 2017-08-23 浜松ホトニクス株式会社 The solid-state imaging device

Also Published As

Publication number Publication date Type
JP2000101058A (en) 2000-04-07 application

Similar Documents

Publication Publication Date Title
US6256077B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps
US5781254A (en) Active matrix LCD having a non-conductive light shield layer
US20080067528A1 (en) Liquid crystal display device having touch screen function and method of fabricating the same
US6545730B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US6141049A (en) Image generating device having adjustable sensitivity
US5943105A (en) Liquid crystal display device having specified structure for contact hole connecting pixel electrode with source/drain electrodes via a connecting electrode
US5339181A (en) Liquid crystal display comprising a storage capacitor including the closed-ended electrode for providing a current bath for circumventing break
US5142392A (en) Color liquid crystal display having light shielding layers and method of manufacturing thereof
US6259200B1 (en) Active-matrix display apparatus
US7050125B2 (en) Transferring TFT method with adhesive layer
US6295142B1 (en) Semiconductor apparatus and method for producing it
US5782665A (en) Fabricating array with storage capacitor between cell electrode and dark matrix
US5130829A (en) Active matrix liquid crystal display devices having a metal light shield for each switching device electrically connected to an adjacent row address conductor
US6525788B1 (en) Liquid crystal display device
US5274250A (en) Color image sensor with light-shielding layer
US4990460A (en) Fabrication method for thin film field effect transistor array suitable for liquid crystal display
EP0762180A1 (en) Transmissive display device
JPH08234239A (en) Display device
US20070139600A1 (en) Liquid crystal display device and method of fabricating the same
US20030128326A1 (en) Image display and manufacturing method thereof
US5061979A (en) Semiconductor photoelectric device having a matrix wiring section
JP2000323698A (en) Active matrix substrate, its manufacture, and image sensor using the same
JPH11121731A (en) Image sensor
JPH06160904A (en) Liquid crystal display device and its production
JPH09269511A (en) Liquid crystal device, its driving method and display system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090416

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees