JP4356596B2

JP4356596B2 - データ送受信装置

Info

Publication number: JP4356596B2
Application number: JP2004343105A
Authority: JP
Inventors: 政幸森; 啓造井原; 伸和佐々木; 璋好小林
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 2004-11-26
Filing date: 2004-11-26
Publication date: 2009-11-04
Anticipated expiration: 2024-11-26
Also published as: US7193406B2; JP2006157308A; US20060158175A1

Description

本発明はデータ送受信装置、特に校正データ等を記憶するメモリを備えるセンサに対し、該メモリとの間でデータの送受を行う装置に関する。

従来より、センサ内にメモリを有し、該メモリ内にセンサのメーカ名、センサ種類、形式、シリアル番号、校正値、校正日時等のデータを記憶して必要に応じてこれらのデータを読み書きできるいわゆるＴＥＤＳ（Transducer Electronic Data Sheet）が提案されており、ＩＥＥＥ１４５１．４として規格化されている。ＴＥＤＳでは、センサからの信号ラインと、メモリに対するデータの読み書きを行うデータラインとが単一の信号線で共有化され構成が簡素化されている。センサからの検出信号は、通常、正の値を有する電圧信号としてセンサから出力されるから、この信号との衝突を防止すべく、メモリから出力されるデジタルデータとして負の値を有する２値信号が用いられる。センサ信号は５Ｖで駆動し、メモリのデジタルデータは−５Ｖで駆動する等である。以下、メモリを備えるセンサと、このセンサからの検出信号及びメモリからのデータを入力するとともに、メモリに対して各種コマンドあるいは書き込み用データを供給するデータ送受信装置からなるシステムを本明細書ではＴＥＤＳシステムと称する。

図７には、ＴＥＤＳシステムの構成ブロック図が示されている。センサ１０及びデータ送受信装置１８が単一の信号線１で接続される。センサ１０には、アンプ１２、センサ素子１４及びＴＥＤＳメモリ１６が設けられる。信号線１にはダイオードを介してアンプ１２及びセンサ素子１４が直列接続され、さらに装置１８側のＧＮＤ端子に接続される。また、信号線１にはダイオードを介してＴＥＤＳメモリ１６の負側端子が接続され、ＴＥＤＳメモリ１６の正側端子は装置１８側のＧＮＤ端子に接続される。データ送受信装置１８には、アナログ端子（ＡＮＡＬＯＧ）とデジタル端子（ＤＩＧＩＴＡＬ）を切り替えるスイッチ２０、＋電源に接続された定電流源２２、及び−電源２４が設けられる。センサ素子１４の駆動時にはスイッチ２０はアナログ端子側に切り替えられ、ＴＥＤＳメモリ１６の駆動時にはスイッチ２０はデジタル端子側に切り替えられる。

図８には、スイッチ２０をアナログ端子側に切り替えた場合の構成が示されている。センサ１０には装置１８の正電圧（例えば５Ｖ）の定電流源２２が接続されることとなり、図中上側のダイオードを介してセンサ素子１４が定電流駆動される。センサ素子１４は例えばピエゾ抵抗型の３軸加速度センサ素子であり、加速度に応じたアナログセンサ出力（電圧信号）が装置１８側のアナログ信号出力端子から出力される。アナログセンサ出力は、例えばＡ／Ｄでデジタル信号に変換された後に装置１８のメモリに記憶される。装置１８はセンサ１０のデータレコーダとして機能する。

図９には、スイッチ２０をデジタル端子側に切り替えた場合の構成が示されている。センサ１０には装置１８の負電圧（例えば−５Ｖ）の電源２４が接続されることとなり、図中下側のダイオードを介してＴＥＤＳメモリ１６にロジックパワーが供給され、ＴＥＤＳメモリ１６と装置１８とのデジタルデータＩ／Ｏとの間でデータの送受信が実行される。
具体的には、デジタルデータＩ／Ｏには入出力端子を有する装置１８のデータドライバが接続され、ＴＥＤＳメモリ１６に記憶されたセンサの校正値等を読み出す際にはデータドライバからリードコマンドを送信し、このリードコマンドに応じてＴＥＤＳメモリ１６から送信されたデジタルデータをデータドライバで受信する。また、ＴＥＤＳメモリ１６に新たにデータを書き込む（あるいはデータを更新する）際には、ライトコマンドに続いてライトデータをデータドライバからＴＥＤＳメモリ１６に供給する。但し、ＴＥＤＳメモリ１６は負電圧（−５Ｖ）基準であり、データドライバは通常、正電圧で駆動するため、ＴＥＤＳメモリ１６とのデータの送受は反転ロジックとなり、データドライバとＴＥＤＳメモリ１６との間でデータを送受するために論理反転回路が必要となる。

図１０には、装置１８内に設けられる論理反転回路の一例が示されている。反転素子にトランス２６を用いた例である。ＴＥＤＳメモリ１６から装置１８に対して送信されたデータ（装置１８から見ると入力信号）は−５Ｖが基準で０Ｖのピーク値を有する矩形パルス信号である。パルス幅でデータ値０及び１を表現し、短いパルス幅をデータ値１を示し、長いパルス幅でデータ値０を示す。トランス２６の出力側の一端はＧＮＤに接続され、他端から反転信号を取り出す。出力信号は、０Ｖが基準でピーク値が５Ｖの矩形パルス信号である。

下記の特許文献１には、トランスを用いた反転回路が開示されている。

特表２００４−５１７５３３号公報

信号を論理反転させるためには、上記のようにトランスを用いる場合が多いが、トランスは結合時の信号減衰やインピーダンス整合を考慮しなければならず、サイズ的に不利となる問題もある。したがって、トランス以外の素子を用いて論理反転することが望ましいが、その一方で、ＴＥＤＳシステムでは上記のように単一の信号線でセンサの検出信号とＴＥＤＳメモリ１６のデジタルデータの送受とを共有しているため、装置１８側からＴＥｄＳメモリ１６に送信されるコマンドやライトデータの伝達を許容し、ＴＥＤＳメモリ１６から装置１８に送信されるリードデータの伝達を許容するとともに、装置１８側からＴＥＤＳメモリ１６に送信するときの伝送経路を通ってＴＥＤＳメモリ１６から装置１８に送信されるべき信号が回り込んで影響を与える、いわゆる回り込みを防止することも要求される。

本発明は、トランスを用いることなく、ＴＥＤＳシステムにおいて論理反転を可能とし、かつ、信号の回り込みも有効に防止し得る装置を提供することにある。

本発明は、センサ素子及び該センサ素子に関するデータを記憶するメモリとを備えたセンサ部と、前記センサ素子からの検出信号を入力するとともに、前記メモリとの間でデータの送受を行うデータ送受信装置とを有し、前記検出信号の入力及びデータの送受を単一の信号線で共有するセンサシステムにおける前記データ送受信装置であって、前記単一の信号線に対し、互いに逆方向に並列接続された第１論理反転素子及び第２論理反転素子を直列接続し、前記第１論理反転素子の信号出力側、あるいは前記第１論理反転素子の信号出力側と前記第２論理反転素子の信号入力側にレベルリミッタを直列接続する。

また、本発明は、センサ素子及び該センサ素子に関するデータを記憶するメモリとを備えたセンサ部と、前記センサ素子からの検出信号を入力するとともに、前記メモリとの間でデータの送受を行うデータ送受信装置とを有し、前記検出信号の入力及びデータの送受を単一の信号線で共有するセンサシステムにおける前記データ送受信装置であって、前記単一の信号線に接続され、前記メモリからの信号を所定の第１しきい値と比較する第１コンパレータと、前記第１コンパレータに接続され、その比較結果に応じて前記メモリからの信号を論理反転する第１反転回路と、前記第１反転回路に接続されるダイオードと、前記ダイオードに接続されるデータドライバと、前記ダイオードと前記データドライバ間に分岐接続され、前記データドライバからの信号及び前記ダイオードからの回り込み信号を所定の第２しきい値と比較する第２コンパレータと、前記第２しきい値を前記第２コンパレータに供給するしきい値生成回路と、前記第２コンパレータに接続され、その比較結果に応じて前記データドライバからの信号を論理反転して前記単一の信号線に出力するとともに前記回り込み信号の伝達を遮断する第２反転回路とを有する。

本発明では、論理反転素子とダイオード等のレベルリミッタとの組合せにより、論理反転を可能とするとともに、回り込み信号による論理伝達を防止する。センサ部のメモリから装置側にデータを送信する場合、論理反転素子で論理反転され、さらにダイオード等のレベルリミッタで論理電圧レベルが減衰して送信される。装置側では論理反転された信号を受信するが、回り込み信号は再び論理反転素子を通ることになるが、ダイオード等のレベルリミッタで論理電圧レベルが減衰しているため、論理反転素子のしきい値との大小関係により論理の伝達が防止される。すなわち、レベルリミッタで論理電圧レベルが減衰しているため、回り込み信号が論理反転素子に入力してもその論理反転レベルがしきい値に達することがなく論理が伝達しない。

本発明によれば、トランスを用いることなく、小型でかつ信号の回り込みも防止できる論理反転回路を有するデータ送受信装置を得ることができ、これにより小型かつ安定したＴＥＤＳシステムを構築することができる。

以下、図面に基づき本発明の実施形態について説明する。

図１には、本実施形態のデータ送受信装置１８内のデジタルデータＩ／Ｏに設けられる論理反転回路の基本構成図が示されている。ＴＥＤＳメモリ１６と装置１８のデータドライバとの間に、論理反転素子としての２つのインバータ２８、３０が互いに逆方向に並列接続される。下側のインバータ２８はＴＥＤＳメモリ１６から装置１８に送信されるデータの論理反転素子として機能し、上側のインバータ３０は装置１８（データドライバ）からＴＥＤＳメモリ１６に送信されるデータの論理反転素子として機能する。また、インバータ２８の出力側にツェナーダイオード３２が接続され、インバータ３０の入力側にもツェナーダイオード３４が接続される。ツェナーダイオード３４とデータドライバとの間に分岐接続点Ｐが存在し、この分岐接続点Ｐにおいてツェナーダイオード３２が接続される。また、ＴＥＤＳメモリ１６とインバータ３０との間に分岐接続点Ｑが存在し、この分岐接続点Ｑにおいてインバータ２８が接続される。

ＴＥＤメモリ１６から装置１８にデジタルデータを送信する場合、ＴＥＤＳメモリ１６からのデジタルデータ（負電圧で駆動される矩形波電圧信号）はインバータ２８で論理反転され、さらにツェナーダイオード３２で論理電圧（ピーク値電圧）が所定電圧だけ減衰してデータドライバに供給される。このとき、ツェナーダイオード３２を通った信号は、データドライバだけでなく、接続分岐点ＰによりＴＥＤＳメモリ１６側にも回りこむが（図における信号１００）、回り込んだ信号はツェナーダイオード３４でその論理電圧が再び所定電圧だけ減衰してインバータ３０に供給される。したがって、インバータ３０におけるしきい値（反転しきい値）を適当な値に設定し、しきい値＞論理電圧レベル（ピーク値電圧）となるようにしきい値を設定することで、（２×所定電圧）だけ減衰した論理電圧を有する回り込み信号の伝達を常に遮断することができる。

装置１８のデータドライバからＴＥＤＳメモリ１６へデータを送信する場合は、送信データはツェナーダイオード３４のみを通ってインバータ３０に供給されるため、回り込み信号と異なりインバータ３０はこの信号を論理反転してＴＥＤＳメモリ１６に出力することができる。しきい値と論理電圧レベル並びにツェナーダイオード３２、３４における所定電圧（降下電圧）との大小関係は、
（元の論理電圧レベル−所定電圧）＞しきい値＞（元の論理電圧レベル−２×所定電圧）である。

図２には、図１の各部ａ〜ｄにおける信号波形が示されている。図２（ａ）はａ部の信号波形であり、ＴＥＤＳメモリ１６から送信された信号である。信号はインバータ２８に供給され、インバータ２８で反転する。図２（ｂ）はｂ部の信号波形であり、インバータ２８の出力信号波形である。論理反転した信号はツェナーダイオード３２に供給され、所定電圧だけ論理電圧が減衰してデータドライバに供給される。図２（ｃ）は、ｃ部の信号波形である。図中破線はツェナーダイオード３２に入力する前の論理電圧である。Ｖｔｈはインバータ３０におけるしきい値である。論理電圧は、未だしきい値Ｖｔｈを超える。一方、図２（ｄ）はｄ部の信号波形であり、ツェナーダイオード３４を通った回り込み信号である。回り込み信号１００は、ツェナーダイオード３４でさらに所定電圧だけ論理電圧が減衰するため、論理電圧がしきい値Ｖｔｈより小さくなり、インバータ３０での反転によっては論理値が伝達しない。したがって、回り込み信号１００がＴＥＤＳメモリ１６に供給され、あるいはインバータ２８に再び供給されることを防止できる。

なお、図１では、２つのツェナーダイオード３２、３４を用いているが、インバータ３０でのしきい値Ｖｔｈを適当に設定することで、ツェナーダイオード３４を不要とし、ツェナーダイオード３２のみが接続される構成とすることもできる。また、ツェナーダイオード３２、３４は、入力信号の論理電圧レベルを減衰させる機能を有する素子（ピーク値レベルを制限するレベルリミッタ）であればどのような素子でもよい。

ＴＥＤＳメモリ１６に記憶されたデータを読み出す際には、データドライバからリードコマンドをＴＥＤＳメモリ１６に供給する。このコマンド信号はツェナーダイオード３４及びインバータ３０を介して論理反転されてＴＥＤＳメモリ１６に供給されるとともに、その一部が接続分岐点Ｑによりインバータ２８及びツェナーダイオード３２を通って回り込むことになるが、この回り込み信号は２つのインバータ３０、２８を通っているため元の入力信号と同極性でありほとんど問題ない。ＴＥＤＳメモリ１６にデータを書き込む際のライトデータについても同様である。

図３には、本実施形態の論理反転回路の詳細な回路図が示されている。図１において、ツェナーダイオード３２、３４の代わりに１個のダイオード４６を用いた場合の構成である。ＩＣ４０及びコンパレータ４２がインバータ２８として機能し、ＩＣ４０及びコンパレータ４４がインバータ３０として機能する。

センサ１０のＴＥＤＳメモリ１６の負側端子は、ダイオードを介して−５Ｖ電源に接続され、さらに分岐接続点Ｑを介してコンパレータ４２の非反転入力端子（＋）に接続される。また、ＩＣ４０のＸ端子に接続される。コンパレータ４２の反転入力端子（−）には２つの抵抗Ｒ１、Ｒ２で規定される分圧がしきい値として供給される。コンパレータ４２は、ＴＥＤＳメモリ１６からの信号としきい値とを比較し、比較結果をＩＣ４０のＢ端子に供給する。すなわち、信号レベル≧しきい値であればＨ（Ｈｉ）を出力し、信号レベル＜しきい値であればＬ（Ｌｏｗ）を出力する。コンパレータ４２の出力端はＩＣ４０のＢ端子に接続される。直列抵抗Ｒ１、Ｒ２の一端はＧＮＤに接続され、他端は−５Ｖの電源に接続される。抵抗Ｒ１、Ｒ２の抵抗値を調整し、例えば反転しきい値＝−３．５Ｖ程度に設定する。なお、反転しきい値は、コンパレータ４２の出力がＬからＨに切り替わるレベルであり、コンパレータ４２の出力がＬからＨに切り替わることに対応して後述するようにＩＣ４０で入力信号が論理反転される。

ＩＣ４０は、論理反転用のＣＭＯＳデジタルＩＣであり、入力端子としてＸ０、Ｘ１、Ｙ０、Ｙ１、Ｚ０、Ｚ１、出力端子としてＸ、Ｙ、制御端子としてＡ、Ｂ、Ｃをそれぞれ有する。図４には、ＩＣ４０の真理値表が示されている。ＩＣ４０のＡ端子及びＢ端子がＬ（Ｌｏｗ）であればＸ０及びＹ０がＯＮとなり、Ｘ端子からＸ０端子の入力信号が出力され、Ｙ端子からＹ０端子の入力信号が出力される。Ｘ０端子、Ｙ１端子、Ｚ１端子はいずれもＧＮＤに接続されており、Ｂ端子がＬであればＸ端子から０Ｖ、Ｙ端子から電源電圧Ｖｃｃ＝５Ｖが出力される。また、Ｂ端子がＨであればＸ０及びＹ１がＯＮとなり、Ｘ端子から０Ｖ、Ｙ端子から０Ｖが出力される。コンパレータ４２は、ＴＥＤＳメモリ１６からの入力信号としきい値とを比較し、入力信号がしきい値より小さい場合にはＬ、しきい値以上であればＨを出力してＩＣ４０のＢ端子に供給するから、入力信号レベルが−５ＶのときにはＢ端子はＬとなって５Ｖに変換されて出力され、入力信号レベルが０ＶのときにはＢ端子はＨとなって０Ｖに変換されて出力される。こうして、−５Ｖ基準でピーク値が０Ｖの矩形信号は５Ｖ基準でピーク値が０Ｖの信号に論理反転されてＹ端子から出力される。

ＩＣ４０のＹ端子はダイオード４６を介して１ラインデータドライバＩＣ４８に接続される。また、ダイオード４６とＩＣ４８との間に分岐接続点Ｐが設けられ、この分岐点においてコンパレータ４４の非反転入力端子にも接続される。ＩＣ４０で論理反転されＹ端子から出力された信号は、ダイオード４６で所定電圧分（例えば１．４Ｖ）だけ論理電圧が減衰してＩＣ４８に供給される。ＩＣ４８は、この信号を受信することでＴＥＤＳメモリ１６のデータを読み取る。ここで、ダイオードによる所定電圧の減衰はＩＣ４８が論理値を判断するのに影響のない程度に設定される。一方、分岐接続点Ｐの存在により、ＴＥＤＳメモリ１６から送信されＩＣ４０で論理反転された信号は、回り込み信号１００としてコンパレータ４４にも供給される。

ＩＣ４８は、１ラインでデータを送受するＩＣであり、ＧＮＤ、１−ｗ、ＮＣ、Ｖｄｄ、ＲＸ、ＴＸＤ、ＰＯＬ、Ｖｐｐの各端子を有する。１−ｗ端子は入出力端子、ＮＣ端子は非接続端子、Ｖｄｄ端子は−４．５Ｖ〜５．５Ｖの電源端子、Ｖｐｐ端子はＥＰＲＯＭのプログラム用電圧端子、ＲＸ端子はシリアルデータ送出端子、ＴＸＤ端子はシリアルデータ受信端子、ＰＯＬ端子はＲＸとＴＸＤの極性選択端子である。本実施形態ではＶｄｄには５Ｖの電源が接続され、ＩＣ４８は５Ｖで駆動される。１−ｗ端子で受信したＴＥＤＳメモリ１６からのデータはＲＸ端子から外部、例えばデータレコーダに出力される。また、外部からのコマンドデータやライトデータはＴＸＤ端子に入力され、１−ｗ端子からＴＥＤＳメモリ１６に送信される。１−ｗ端子から送信された信号は、分岐接続点Ｐを介してコンパレータ４４の非反転入力端子に入力する。一方、コンパレータ４４の反転入力端子には、抵抗Ｒ３、Ｒ４で規定される分圧がしきい値として供給されている。直列抵抗Ｒ３、Ｒ４の一端は５Ｖの電源に接続され、他端はＧＮＤに接続される。抵抗Ｒ３、Ｒ４の抵抗値を調整し、例えばしきい値＝１．２Ｖ程度に設定する。コンパレータ４４の出力端はＩＣ４０のＡ端子に接続される。信号レベル≧しきい値であればＡ端子にＨが供給され、信号レベル＜しきい値であればＡ端子にはＬが供給される。図４の真理値表に示されるとおり、Ａ端子がＨのときＸ１がＯＮとなってＸ端子から−５Ｖが出力され、Ａ端子がＬのときＸ０端子がＯＮとなってＸ端子から０Ｖが出力される。したがって、基準５Ｖ、ピーク値０Ｖの信号がコンパレータ４４に入力すると、５Ｖのときにしきい値以上となってＡ端子がＨとなりＸ端子から−５Ｖが出力され、０Ｖのときにしきい値より小さくなりＡ端子がＬとなりＸ端子から０Ｖが出力される。Ｘ端子はＴＥＤＳメモリ１６に接続されているから、１−ｗ端子からの信号は論理反転されてＴＥＤＳメモリ１６に供給されることになる。

一方、上記の回り込み信号１００は、ダイオード４６でその論理電圧（ピーク値電圧）が０Ｖから所定電圧、具体的には１．４Ｖ程度だけ減衰して基準電圧に対するピーク値電圧の差は３．６Ｖとなっているから、コンパレータ４４に入力してもしきい値との比較結果は常に信号レベル＞しきい値となり、Ａ端子は常にＨとなってＸ端子から−５Ｖが出力されるのみとなる。よって、回り込み信号１００の論理値はＴＥＤＳメモリ１６あるいはコンパレータ４２に伝達されることはない。

図５には、図３の回路の各部ａ〜ｄの信号波形が示されている。図５（ａ）は図３のａ部の信号波形であり、ＴＥＤＳメモリ１６から出力された、基準−５Ｖでピーク値が０Ｖの矩形波である。図５（ｂ）はｂ部の信号波形であり、ＩＣ４０のＹ端子からの出力波形である。基準５Ｖでピーク値が０Ｖの矩形波形であり、図５（ａ）の信号波形を論理反転し、さらに５Ｖ分だけシフトした波形である。５Ｖ分だけシフトさせるのは、装置１８のＩＣ４８がＶｄｄ＝５Ｖで動作するからである。図５（ｃ）はｃ部の信号波形であり、ダイオード４６を通った後の信号波形である。論理電圧が１．４Ｖだけ減衰し、基準電圧に対するピーク値電圧の差は３．６Ｖに減衰している。この信号がＩＣ４８の１−ｗ端子に入力するとともに回り込み信号１００としてコンパレータ４４に入力する。図５（ｄ）は、回り込み信号１００の波形とコンパレータ４４のしきい値Ｖｔｈとの関係を示す。しきい値Ｖｔｈ＝１．２Ｖであり、ピーク値はこのしきい値を超えないことからコンパレータ４４の出力、すなわちＡ端子は常にＨであり、論理反転せず回り込み信号１００が伝わることがない。

このように、図３の論理反転回路では、単一の信号線で双方向の論理反転が可能であり、しかも、回り込み信号の影響も防止できる。図３の回路では、ダイオード４６での電圧減衰を利用して回り込み信号１００の論理電圧をコンパレータ４４のしきい値より小さく設定することで論理伝達を防止していることから、コンパレータ４４のしきい値の設定は比較的高精度に行うことが必要であり、本実施形態では直列抵抗Ｒ３、Ｒ４の抵抗分圧によりこれを実現している。ダイオード４６を図１に示されるようにツェナーダイオードとすることが好適であり、また、ダイオード４６を複数個直列に接続してもよい。もちろん、図１と同様に、他のダイオードをコンパレータ４４の入力側に設けてもよい。図６にはこの場合の論理反転回路の構成が示されている。ダイオード４６の代わりにツェナーダイオード４９が設けられ、コンパレータ４４の非反転入力端子にツェナーダイオード５０が設けられる。ツェナーダイオード４９は図１のツェナーダイオード３２に対応し、ツェナーダイオード５０は図１のツェナーダイオード３４に対応する。

本実施形態のＴＥＤＳシステムにおけるセンサは、加速度センサのみならず温度センサ、歪みセンサ等、任意のセンサを用いることができる。また、ＴＥＤＳメモリ１６に記憶するデータとしては、メーカ名、センサ型番、センサシリアル番号、校正（キャリブレーション）日時、センサ感度、校正担当者名、校正値、センサの取付位置、ユーザデータ等を記憶できる。

実施形態の基本構成図である。図１各部の信号波形説明図である。実施形態の回路構成図である。図３におけるＩＣの真理値表を示す図である。図３各部の信号波形説明図である。実施形態の他の回路構成図である。ＴＥＤＳシステムの構成図である。センサ出力を入力する場合の構成図である。ＴＥＤＳメモリデータを読み出す場合の構成図である。トランスを用いた論理反転回路の構成図である。

符号の説明

１信号線（共有信号線）、１０センサ、１４センサ素子、１６ＴＥＤＳメモリ、１８データ送受信装置。

Claims

センサ素子及び該センサ素子に関するデータを記憶するメモリとを備えたセンサ部と、前記センサ素子からの検出信号を入力するとともに、前記メモリとの間でデータの送受を行うデータ送受信装置と、
を有し、前記検出信号の入力及びデータの送受を単一の信号線で共有するセンサシステムにおける前記データ送受信装置であって、
前記単一の信号線に対し、互いに逆方向に並列接続された第１論理反転素子及び第２論理反転素子を直列接続し、
前記第１論理反転素子の信号出力側、あるいは前記第１論理反転素子の信号出力側と前記第２論理反転素子の信号入力側にレベルリミッタを直列接続する
ことを特徴とするデータ送受信装置。
請求項１記載の装置において、
前記レベルリミッタはダイオードであることを特徴とするデータ送受信装置。
センサ素子及び該センサ素子に関するデータを記憶するメモリとを備えたセンサ部と、前記センサ素子からの検出信号を入力するとともに、前記メモリとの間でデータの送受を行うデータ送受信装置と、
を有し、前記検出信号の入力及びデータの送受を単一の信号線で共有するセンサシステムにおける前記データ送受信装置であって、
前記単一の信号線に接続され、前記メモリからの信号を所定の第１しきい値と比較する第１コンパレータと、
前記第１コンパレータに接続され、その比較結果に応じて前記メモリからの信号を論理反転する第１反転回路と、
前記第１反転回路に接続されるダイオードと、
前記ダイオードに接続されるデータドライバと、
前記ダイオードと前記データドライバ間に分岐接続され、前記データドライバからの信号及び前記ダイオードからの回り込み信号を所定の第２しきい値と比較する第２コンパレータと、
前記第２しきい値を前記第２コンパレータに供給するしきい値生成回路と、
前記第２コンパレータに接続され、その比較結果に応じて前記データドライバからの信号を論理反転して前記単一の信号線に出力するとともに前記回り込み信号の伝達を遮断する第２反転回路と、
を有することを特徴とするデータ送受信装置。
請求項３記載の装置において、さらに、
分岐接続点と前記第２コンパレータとの間に接続される第２ダイオードと、
を有することを特徴とするデータ送受信装置。
請求項３記載の装置において、
前記しきい値生成回路は、一端が電源に接続され、他端が接地された直列抵抗を含み、該直列抵抗の分圧により前記第２しきい値を生成することを特徴とするデータ送受信装置。
請求項３記載の装置において、
前記第１反転回路及び前記第２反転回路は、単一の反転回路で共有されることを特徴とするデータ送受信装置。
請求項３、４のいずれかに記載の装置において、
前記ダイオードは、ツェナーダイオードであることを特徴とするデータ送受信装置。