JP4341156B2 - Vehicle power supply - Google Patents

Vehicle power supply Download PDF

Info

Publication number
JP4341156B2
JP4341156B2 JP2000262872A JP2000262872A JP4341156B2 JP 4341156 B2 JP4341156 B2 JP 4341156B2 JP 2000262872 A JP2000262872 A JP 2000262872A JP 2000262872 A JP2000262872 A JP 2000262872A JP 4341156 B2 JP4341156 B2 JP 4341156B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
power supply
control circuit
load control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000262872A
Other languages
Japanese (ja)
Other versions
JP2002078239A (en
Inventor
利恭 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000262872A priority Critical patent/JP4341156B2/en
Publication of JP2002078239A publication Critical patent/JP2002078239A/en
Application granted granted Critical
Publication of JP4341156B2 publication Critical patent/JP4341156B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、車載バッテリに接続された電源ラインから負荷制御回路に給電するようにした車両用電源装置、特には車載バッテリの出力電圧が一時的に低下したときに電源ラインの出力電圧をコンデンサの充電電荷によりバックアップするようにした車両用電源装置に関する。
【0002】
【発明が解決しようとする課題】
近年の車両においては、多様な負荷の制御のために数多くの負荷制御回路が搭載されているが、このような負荷制御回路はコンピュータを主体に構成されることが一般的となっている。この場合、負荷制御回路の電源は車載バッテリから電源ラインを通じて供給されることになるが、その車載バッテリの出力電圧は、エンジンスタータの動作時などにおいて一時的に低下した状態が比較的長い時間継続されるという一般的事情があるため、コンピュータを主体に構成された負荷制御回路が電源電圧の一時的な低下に伴い誤動作する可能性が存在する。
【0003】
そこで、従来の車両電源装置においては、電源ラインに対しコンデンサを接続しておき、車載バッテリの出力電圧が一時的に低下したときに、上記電源ラインの出力電圧をコンデンサの充電電荷によりバックアップする構成とすることが行われている。この場合、電源ラインの出力電圧が予め設定された基準電圧より低くなったときに、前記負荷制御回路を通常動作モードから低消費電力モードに切り換えることによって、その消費電流を抑制することが行われているが、これでもコンデンサによる電源バックアップ時における消費電流を十分に低減させることが困難であるため、回路インピーダンスを高めることで消費電流の低減を図るようにしている。しかしながら、このように回路インピーダンスを高めた状態では、外来ノイズの影響を受けやすくなって、負荷制御回路の動作が不安定になる恐れがあり、このような点が未解決の課題となっていた。
【0004】
本発明は上記事情に鑑みてなされたものであり、その目的は、コンデンサによる電源バックアップ時の消費電流を十分に低減できると共に、電源供給対象の負荷制御回路の動作が不安定になる恐れがなくなる車両用電源装置を提供することにある。
【0005】
【課題を解決するための手段】
上記目的を達成するために請求項1に記載した手段を採用できる。この手段によれば、車載バッテリに接続された電源ラインの出力電圧が一時的に低下したときには、当該電源ラインの出力電圧がコンデンサによりバックアップされるようになり、このバックアップ動作時には、コンデンサの充電電荷の放電に伴い電源ラインの出力電圧が徐々に低下するようになる。このような電圧低下に応じて、抵抗分圧回路による検出電圧が予め設定された基準電圧より低くなったときには、バックアップ制御回路が、負荷制御回路を通常動作モードから低消費電力モードに切り換えるようになる。また、このように負荷制御回路が低消費電力モードに切り換えられた期間には、動作制御手段がスイッチング回路を間欠的にオンオフさせるようになる。すると、当該スイッチング回路のオン状態時において、抵抗分圧回路に対し電源ラインの出力電圧が供給され、オフ状態時においてその電圧供給が遮断されるようになる。つまり、抵抗分圧回路に対し間欠的に通電が行われるから、結果的に抵抗分圧回路での平均消費電流が抑制されることになる。
【0006】
この後、スイッチング回路がオン状態にある期間、つまり、抵抗分圧回路に対し電源ラインの出力電圧が供給された期間において、当該抵抗分圧回路の検出電圧が前記基準電圧以上となったときには、バックアップ制御回路が、負荷制御回路を通常動作モードに復帰させる制御を行うと共に、動作制御手段が、スイッチング回路をオン状態に保持するようになり、これにより、電源ラインの出力電圧が一時的に低下する前の状態に復帰するようになる。
【0007】
以上のように、コンデンサによる電源バックアップ時には、負荷制御回路が低消費電力モードに切り換えられると共に、抵抗分圧回路での消費電流が抑制された状態になる結果、その電源バックアップ状態での全体の消費電流を十分に低減できるものであり、また、この結果、従来構成のように回路インピーダンスを高める必要がなくなって、負荷制御回路の動作が外来ノイズの影響により不安定になる恐れがなくなるものである。
【0008】
この場合、請求項2記載の手段を採用することもできる。この手段によれば、コンデンサによる電源バックアップ状態になった場合において、抵抗分圧回路による検出電圧が基準電圧より低くなったとき、つまり、負荷制御回路を低消費電力モードに切り換えるときには、バックアップ制御回路が、スイッチング素子をオフして負荷制御回路の主電源を遮断するようになるため、当該負荷制御回路に対し定電圧電源回路から制御用電源のみが供給された状態となる。この結果、負荷制御回路での消費電流を抑制する効果を高め得るようになる。また、このときには、バックアップ制御回路が、負荷制御回路に対して、通常動作モードを中断して当該通常動作モードへの復帰に必要なデータを記憶手段に記憶するように指令するためのバックアップ動作指令を与えるようになるから、電源ラインの出力電圧が正常な状態に復帰した後における負荷制御回路の動作が保証されるようになる。
【0009】
請求項3記載の手段によれば、コンデンサによる電源バックアップ状態、つまりスイッチング回路が間欠的にオンオフされる状態になった場合に、そのオフ期間において、抵抗分圧回路及び前記基準電圧を発生するための電圧発生回路に対する電圧供給が同時に遮断されるから、当該スイッチング回路の間欠的なオンオフに伴う消費電流抑制効果を十分に発揮できるようになる。
【0010】
【発明の実施の形態】
以下、本発明の一実施例について図面を参照しながら説明する。
全体の回路構成を示す図1において、車両用の制御回路ユニット1は、その電源端子+Vが車載バッテリ2のプラス側電源端子に接続され、且つグランド端子GNDがボディアースされた状態とされる。尚、車載バッテリ2のマイナス側源端子もボディアースされている。上記制御回路ユニット1は、例えば車載情報処理装置(カーナビゲーション装置など)に組み込まれたものであり、以下のような構成となっている。
【0011】
即ち、制御回路ユニット1において、電源端子+Vは、逆接続対策用(制御回路ユニット1が車載バッテリ2に対し逆極性状態で誤接続されたときの回路素子保護対策用)のダイオード3を順方向に介して電源ライン4に接続されている。この電源ライン4には安定化電源IC5(本発明でいう定電圧電源回路に相当)の入力側が接続されており、この電源IC5から補助電源ライン6に対し一定レベルの電圧出力が供給されるようになっている。
【0012】
前記車載情報処理装置の動作制御を行うためのコンピュータ主回路7(負荷制御回路に相当)は、CPU、ROM、RAMなど(何れも図示せず)を含んで構成されたもので、その制御用電源が前記補助電源ライン6から供給されると共に、制御対象負荷を駆動するための主電源が前記電源ライン4からゲート制御型のスイッチング素子8(例えばMOSFET)を介して供給されるようになっている。
【0013】
前記電源ライン4とグランド端子GNDとの間には、電源バックアップ用のコンデンサ9が接続されており、車載バッテリ2の出力電圧がエンジンスタータの動作などに応じて一時的に低下したときに、その出力電圧を当該コンデンサ9の充電電荷によってバックアップする構成となっている。
【0014】
電圧検出回路10は、電源ライン4の出力電圧が所定レベル以下に低下したときに、前記コンピュータ主回路7の主電源を遮断すると共に、当該コンピュータ主回路7を低消費電力モードに切り替え、その後において電源ライン4の出力電圧が定常状態に復帰したときに、コンピュータ主回路7の主電源の復帰並びに上記低消費電力モードの解除動作を行うために設けられたものであり、以下、この電圧検出回路10について説明する。
【0015】
即ち、電圧検出回路10において、第1の分圧回路11(抵抗分圧回路に相当)は、抵抗11a及び11bの直列回路より成るもので、その一端側がpnp型トランジスタ13のエミッタ・コレクタ間を介して電源ライン4に接続され、他端側がグランド端子GNDに接続された構成となっている。これにより、第1の分圧回路11にあっては、トランジスタ13のオン状態において、抵抗11a及び11bの共通接続点から電源ライン4の出力電圧レベルに応じた検出電圧V1を出力する。
【0016】
また、第2の分圧回路12(電圧発生回路に相当)は、抵抗12a及び12bの直列回路より成るもので、その一端側がpnp型トランジスタ14のエミッタ・コレクタ間を介して補助電源ライン6に接続され、他端側がグランド端子GNDに接続された構成となっている。これにより、第2の分圧回路12にあっては、トランジスタ14のオン状態において、抵抗12a及び12bの共通接続点から予め設定されたレベルの基準電圧V2を出力する。
【0017】
この場合、上記検出電圧V1及び基準電圧V2は、電源ライン4の出力電圧が予め設定されたしきい値電圧Vthより高いときにはV1≧V2の関係を呈し、電源ライン4の出力電圧が当該しきい値電圧Vth以下となったときにV1<V2の関係を呈するように調整されている。
【0018】
上記トランジスタ13及び14は、npn型トランジスタ15と共に本発明でいうスイッチング回路16を構成するものである。このスイッチング回路16において、トランジスタ13及び14の各ベースは、抵抗13a及び14aを個別に介してトランジスタ15のコレクタに接続されており、このトランジスタ15は、そのエミッタがグランド端子GNDに接続され、ベースが抵抗15aを介してOR回路17の出力端子に接続されている。
【0019】
補助電源ライン6から給電されるように設けられた比較回路18は、その非反転入力端子(+)に前記第1の分圧回路11からの検出電圧V1を受け、且つ反転入力端子(−)に前記第2の分圧回路12からの基準電圧V2を受けるように接続されている。また、この比較回路18の出力端子は、例えばレベルトリガ型のDフリップフロップより成るラッチ回路19のデータ端子Dに接続されている。
【0020】
このラッチ回路19は、補助電源ライン6から給電されるように設けられており、そのイネーブル端子Gが“H”レベルのときにデータ端子Dの入力信号をそのまま出力端子Qから出力し、イネーブル端子Gが“L”レベルとなったときにその時点での出力端子Qからの出力をラッチするという周知の動作を行う構成となっている。そして、ラッチ回路19は、そのイネーブル端子Gが前記OR回路17の出力端子に接続され、出力端子Qがバックアップ制御回路20の信号入力端子P1に接続されている。
【0021】
このバックアップ制御回路20は、補助電源ライン6から給電されるように設けられており、上記信号入力端子P1の入力信号レベルが“H”の状態時には、出力端子Q1からのゲート信号を出力して前記スイッチング素子8をオン状態に保持すると共に、出力端子Q2及びQ3から“H”レベル信号を出力した状態を呈する。尚、出力端子Q2からの信号は前記OR回路17の一方の入力端子に与えられ、出力端子Q3からの信号は前記コンピュータ主回路7に与えられるようになっている。また、バックアップ制御回路20は、信号入力端子P1の入力信号のレベルが“L”に反転したときには、出力端子Q2及びQ3からの出力信号を“L”レベルに反転させると共に、この状態で入力端子P2にコンピュータ主回路7から電源遮断指令信号が入力されたときに出力端子Q1からのゲート信号の出力を停止してスイッチング素子8をオフさせる構成となっている。尚、上記出力端子Q3から出力される“L”レベルの信号が本発明でいうバックアップ動作指令に相当するものである。
【0022】
この場合、コンピュータ主回路7にあっては、バックアップ制御回路20の出力端子Q3から“H”レベル信号が与えられている期間にはアクティブ状態を呈して通常の制御動作を実行する通常動作モードを保持しているが、その信号が“L”レベルに反転したとき(バックアップ動作指令が出力されたとき)には、当該通常動作モードを中断すると共に、その通常動作モードへの復帰に必要なデータをRAMに記憶するというバックアップ動作を行い、このバックアップ動作が完了したときに、前記電源遮断指令信号をバックアップ制御回路20の入力端子P2に与えるようになっている。
【0023】
前記OR回路17は、前述したように一方の入力端子にバックアップ制御回路20の出力端子Q2からの信号を受けるようになっているが、他方の入力端子には発振回路21(動作制御手段に相当)からのパルス信号Spを受けるようになっている。このパルス信号Spは、例えば図2に示すように、そのパルス幅τが例えば100m秒程度、周期Tが例えば1〜数秒(あるいは1〜十数秒)に設定されている。尚、接続関係を図示していないが、上記OR回路17及び発振回路21の電源は補助電源ライン6から与えられるようになっている。
【0024】
次に、上記した回路構成の作用について、各部の電圧波形及び状態を示す図2のタイミングチャートも参照しながら説明する。
今、ラッチ回路19の出力端子Qから“H”レベルの信号が出力された定常状態では、その“H”レベル信号を入力端子P1に受けたバックアップ制御回路20がスイッチング素子8をオン状態に保持するため、コンピュータ主回路7の主電源が、電源ライン4から当該スイッチング素子8を介して供給された状態になる。また、このときにはバックアップ制御回路20の出力端子Q2及びQ3から“H”レベル信号が出力されるため、コンピュータ主回路7は、当該バックアップ制御回路20の出力端子Q3からの“H”レベル信号を受けてアクティブ状態、つまり通常の制御動作を実行する通常動作モードを保持している。
【0025】
さらに、バックアップ制御回路20の出力端子Q2からの“H”レベル信号が、OR回路17を介してラッチ回路19のイネーブル端子Gに与えられるため、当該ラッチ回路19は、データ端子Dの入力信号をそのまま出力端子Qから出力する状態を呈し、また、上記“H”レベル信号が、OR回路17及び抵抗15aを介してトランジスタ15のベースに与えられるため、そのトランジスタ15がオンされ、これに応じて第1の分圧回路11及び第2の分圧回路12にそれぞれ対応したトランジスタ13及び14がオンされる。このようなオンに応じて、第1の分圧回路11及び第2の分圧回路12から検出電圧V1及び基準電圧V2がそれぞれ出力されるようになる。
【0026】
この場合、電源ライン4の出力電圧が定常レベル(前述したしきい値電圧Vth以上のレベル)にあるときには、第1の分圧回路11からの検出電圧V1及び第2の分圧回路12からの基準電圧V2がV1≧V2の関係を呈するため、比較回路18から“H”レベル信号が出力されており、これに応じて上述した定常状態が維持される。尚、この定常状態時において、コンデンサ9は車載バッテリ2の出力電圧に応じた電圧レベルまで充電されている。
【0027】
このような定常状態から、エンジンスタータの動作などに応じて、車載バッテリ2の出力電圧が一時的に低下したときには、電源ライン4の出力電圧がコンデンサ9の充電電荷によってバックアップされるが、その放電の進行に応じて電源ライン4の出力電圧が次第に低下することになる。これに応じて電源ライン4の出力電圧が予め設定されたしきい値電圧Vthより低くなると、上記検出電圧V1及び基準電圧V2がV1<V2の関係を呈するため、比較回路18の出力が“L”レベルに反転する。すると、この“L”レベル信号をデータ端子Dに受けたラッチ回路19が、当該“L”レベル信号をそのまま出力端子Qから出力するため、これを入力端子P1に受けたバックアップ制御回路20が、出力端子Q2及びQ3からの出力信号を“L”レベルに反転させるようになる。
【0028】
この場合、上記出力端子Q3からの“L”レベル信号を受けたコンピュータ主回路7は、通常の制御動作を中断すると共に、その制御動作を再開するのに必要なデータをRAMに記憶するというバックアップ動作を行い、このバックアップ動作が完了したときに、電源遮断指令信号をバックアップ制御回路20の入力端子P2に与えた後に低消費電力モード(スリープ状態)に移行する。これにより、上記電源遮断指令信号を入力端子P2に受けたバックアップ制御回路20が、出力端子Qからのゲート信号の出力を停止してスイッチング素子8をオフさせるため、コンピュータ主回路7は、主電源が遮断されて制御用電源のみが供給された状態に切り換えられる。
【0029】
また、バックアップ制御回路20の出力端子Q2からの出力が“L”レベルに反転するため、発振回路21からのパルス信号Spが有効化されるようになり、そのパルス信号Spは、OR回路17を介してラッチ回路19のイネーブル端子Gに間欠的に与えられると共に、OR回路17及び抵抗15aを介してトランジスタ15のベースに間欠的に与えられるようになる。
【0030】
このため、ラッチ回路19にあっては、パルス信号Spが立ち上がった期間に比較回路18からの比較出力を出力端子Qから出力すると共に、パルス信号Spが立ち下がった期間にその立ち下がりタイミングでの出力をラッチするようになる。また、トランジスタ15にあっては、上記パルス信号Spの出力周期に応じた間隔で間欠的にオンされるため、第1の分圧回路11及び第2の分圧回路12に対応した各トランジスタ13及び14も間欠的にオンされるようになり、それら分圧回路11及び12からの検出電圧V1及び基準電圧V2は、パルス信号Spの立上がり期間だけ出力されることになる。この結果、比較回路18による比較動作及びその比較結果をバックアップ制御回路20に与えるという比較結果出力動作は、図2に示すように、パルス信号Spのパルス幅τに応じた比較的短い時間(100m秒)程度だけ有効な状態とされ、これ以外の期間は無効化された状態となる。
【0031】
この後、車載バッテリ2の出力電圧が一時的に低下した状態が解消されたときには、トランジスタ15のオン期間において前記検出電圧V1及び基準電圧V2がV1≧V2の関係に復帰するため、比較回路18から“H”レベル信号が出力されるようになり、また、上記トランジスタ15のオン期間には、ラッチ回路19のイネーブル端子に“H”レベル信号が与えられているため、上記比較回路18からの“H”レベル信号がラッチ回路19の出力端子Qからそのまま出力されることになる。すると、その“H”レベル信号を受けたバックアップ制御回路20が、スイッチング素子8をオン状態に復帰させると共に、出力端子Q2及びQ3から“H”レベル信号を出力した状態に復帰するようになり、これによりコンピュータ主回路7が主電源の供給を受けた通常動作モード(アクティブ状態)に戻されるようになる。
【0032】
要するに、上記した本実施例の構成によれば、電源ライン4の出力電圧が一時的に低下したときには、その電源ライン4の出力電圧をコンデンサ9の充電電荷によってバックアップし、このバックアップ状態で、コンピュータ主回路7に主電源を与えるためのスイッチング素子8を強制的にオフさせると共に、通常動作モードにあるコンピュータ主回路7を、その制御動作の再開に必要なデータをRAMに記憶したまま待機する低消費電力モードに切り換えるものであり、これにより全体の消費電流を抑制して、コンデンサ9の充電電荷による電源バックアップ時間の延長を図るようにしている。
【0033】
この場合、第1の分圧回路11及び第2の分圧回路12内の抵抗11a、11b及び12a、12bでの消費電力が比較的大きくなるという事情があるため、それら抵抗11a、11b及び12a、12bに対し連続的に通電する構成であった場合には、上記電源バックアップ時における回路全体の消費電流を1mA程度以下に抑制することが困難になる。これに対して、本実施例においては、コンデンサ9による電源バックアップ状態では、第1の分圧回路11及び第2の分圧回路12に対応した各トランジスタ13及び14を間欠的にオンさせて、上記抵抗11a、11b及び12a、12bでの平均消費電流を抑制する構成となっているから、回路全体の消費電流が1mAを下回った状態とすることが可能となり、結果的に、コンデンサ9の充電電荷による電源バックアップ時間のさらなる延長を実現できることになる。また、電源バックアップ状態での全体の消費電流の低減を、制御回路ユニット1の回路インピーダンスに変更を加えることなく実現できるから、従来構成のように回路インピーダンスを高める必要がなくなって、コンピュータ主回路7の動作が外来ノイズの影響により不安定になる恐れがなくなるものである。尚、この場合、上記抵抗11a、11b及び12a、12bでの消費電流は、発振回路21からのパルス信号Spのデューティ比により決まるものであるが、そのデューティ比をやみくもに小さくすれば良いというものではなく、当該デューティ比を決定するパルス信号Spのパルス幅τ及び周期Tを、比較回路18での比較動作が確実に行われる範囲で設定することになる。
【0034】
また、バックアップ制御回路20は、コンピュータ主回路7に対して、通常動作モードを中断して当該通常動作モードへの復帰に必要なデータをRAMに記憶するように指令するためのバックアップ動作指令を与えるようになるから、電源ライン4の出力電圧が正常な状態に復帰した後におけるコンピュータ主回路7の動作が保証されるようになる。さらに、コンデンサ9による電源バックアップ状態、つまりスイッチング回路16が間欠的にオンオフされる状態になった場合に、そのオフ期間において、第1の分圧回路11及び第2の分圧回路12に対する電圧供給が同時に遮断されるから、当該スイッチング回路16の間欠的なオンオフに伴う消費電流抑制効果を十分に発揮できるようになる。
【0035】
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
スイッチング素子8としては、MOSFETに限らずバイポーラトランジスタやIGBTなどを利用できる。発振回路21は、CMOS回路素子により形成できるものであって、その消費電力を極めて小さい状態とすることができるから、常時動作させておいても良いが、例えば、バックアップ制御回路20の出力端子Q2からの出力が“L”レベルに反転した期間のみ動作する構成としても良い。
【図面の簡単な説明】
【図1】本発明の一実施例を示す回路構成図
【図2】作用説明用のタイミングチャート
【符号の説明】
1は制御回路ユニット、2は車載バッテリ、4は電源ライン、5は安定化電源IC(定電圧電源回路)、6は補助電源ライン、7はコンピュータ主回路(負荷制御回路)、8はスイッチング素子、9はコンデンサ、10は電圧検出回路、11は第1の分圧回路(抵抗分圧回路)、12は第2の分圧回路(電圧発生回路)、16はスイッチング回路、18は比較回路、19はラッチ回路、20はバックアップ制御回路、21は発振回路(動作制御手段)を示す。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a vehicular power supply apparatus that supplies power to a load control circuit from a power supply line connected to an in-vehicle battery, in particular, when the output voltage of the in-vehicle battery temporarily decreases, The present invention relates to a vehicle power supply device that is backed up by a charge.
[0002]
[Problems to be solved by the invention]
In recent vehicles, many load control circuits are mounted for controlling various loads, and such load control circuits are generally composed mainly of computers. In this case, the power of the load control circuit is supplied from the in-vehicle battery through the power supply line, but the output voltage of the in-vehicle battery is temporarily lowered for a relatively long time, such as when the engine starter is operating. For this reason, there is a possibility that a load control circuit mainly composed of a computer malfunctions due to a temporary decrease in power supply voltage.
[0003]
Therefore, in the conventional vehicle power supply device, a capacitor is connected to the power supply line, and the output voltage of the power supply line is backed up by the charge of the capacitor when the output voltage of the in-vehicle battery temporarily decreases. And that is done. In this case, when the output voltage of the power supply line becomes lower than a preset reference voltage, the current consumption is suppressed by switching the load control circuit from the normal operation mode to the low power consumption mode. However, even in this case, it is difficult to sufficiently reduce the current consumption at the time of power backup by the capacitor. Therefore, the current consumption is reduced by increasing the circuit impedance. However, when the circuit impedance is increased in this way, it is easily affected by external noise, and the operation of the load control circuit may become unstable. This is an unsolved problem. .
[0004]
The present invention has been made in view of the above circumstances, and an object of the present invention is to sufficiently reduce the current consumption at the time of power backup by a capacitor and to eliminate the possibility of unstable operation of a load control circuit to be supplied with power. The object is to provide a vehicle power supply device.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, the means described in claim 1 can be employed. According to this means, when the output voltage of the power supply line connected to the in-vehicle battery temporarily decreases, the output voltage of the power supply line is backed up by the capacitor. During this backup operation, the charge of the capacitor is charged. As the battery discharges, the output voltage of the power supply line gradually decreases. In response to such a voltage drop, when the detection voltage by the resistance voltage dividing circuit becomes lower than a preset reference voltage, the backup control circuit switches the load control circuit from the normal operation mode to the low power consumption mode. Become. Further, during the period when the load control circuit is switched to the low power consumption mode in this way, the operation control means turns on and off the switching circuit intermittently. Then, when the switching circuit is in the on state, the output voltage of the power supply line is supplied to the resistance voltage dividing circuit, and when the switching circuit is in the off state, the voltage supply is cut off . That is, since the current is intermittently supplied to the resistance voltage dividing circuit, the average current consumption in the resistance voltage dividing circuit is suppressed as a result.
[0006]
Thereafter, when the detection voltage of the resistance voltage dividing circuit becomes equal to or higher than the reference voltage in the period in which the switching circuit is in the on state, that is, in the period in which the output voltage of the power supply line is supplied to the resistance voltage dividing circuit, The backup control circuit controls the load control circuit to return to the normal operation mode, and the operation control means holds the switching circuit in the ON state, thereby temporarily reducing the output voltage of the power supply line. It will come back to the previous state.
[0007]
As described above, when the power supply is backed up by the capacitor, the load control circuit is switched to the low power consumption mode and the current consumption in the resistance voltage dividing circuit is suppressed. The current can be sufficiently reduced, and as a result, there is no need to increase the circuit impedance as in the conventional configuration, and there is no possibility that the operation of the load control circuit becomes unstable due to the influence of external noise. .
[0008]
In this case, the means described in claim 2 can be employed. According to this means, when the power supply backup state by the capacitor is entered, when the detection voltage by the resistance voltage dividing circuit becomes lower than the reference voltage, that is, when the load control circuit is switched to the low power consumption mode, the backup control circuit However, since the switching element is turned off and the main power supply of the load control circuit is cut off, only the control power supply is supplied from the constant voltage power supply circuit to the load control circuit. As a result, the effect of suppressing current consumption in the load control circuit can be enhanced. At this time, the backup control circuit instructs the load control circuit to interrupt the normal operation mode and store the data necessary for returning to the normal operation mode in the storage means. Therefore, the operation of the load control circuit after the output voltage of the power supply line returns to the normal state is guaranteed.
[0009]
According to the third aspect of the present invention, when the power supply backup state by the capacitor, that is, when the switching circuit is intermittently turned on / off, the resistance voltage dividing circuit and the reference voltage are generated in the off period. Since the voltage supply to the voltage generation circuit is cut off at the same time, it is possible to sufficiently exhibit the current consumption suppression effect associated with the intermittent on / off of the switching circuit.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
In FIG. 1 showing the overall circuit configuration, the vehicle control circuit unit 1 has a power terminal + V connected to a plus power terminal of the in-vehicle battery 2 and a ground terminal GND grounded. The negative source terminal of the in-vehicle battery 2 is also grounded. The control circuit unit 1 is incorporated, for example, in an in-vehicle information processing apparatus (such as a car navigation apparatus), and has the following configuration.
[0011]
That is, in the control circuit unit 1, the power supply terminal + V forwards the diode 3 for the reverse connection countermeasure (for the circuit element protection countermeasure when the control circuit unit 1 is erroneously connected to the in-vehicle battery 2 in the reverse polarity state). Is connected to the power supply line 4. The power supply line 4 is connected to the input side of a stabilized power supply IC 5 (corresponding to a constant voltage power supply circuit in the present invention), and a voltage output at a constant level is supplied from the power supply IC 5 to the auxiliary power supply line 6. It has become.
[0012]
A computer main circuit 7 (corresponding to a load control circuit) for controlling the operation of the in-vehicle information processing apparatus is configured to include a CPU, a ROM, a RAM, etc. (none of which are shown). Power is supplied from the auxiliary power line 6 and main power for driving the load to be controlled is supplied from the power line 4 via a gate control type switching element 8 (for example, MOSFET). Yes.
[0013]
A power backup capacitor 9 is connected between the power line 4 and the ground terminal GND. When the output voltage of the in-vehicle battery 2 temporarily decreases according to the operation of the engine starter or the like, The output voltage is backed up by the charge of the capacitor 9.
[0014]
When the output voltage of the power supply line 4 drops below a predetermined level, the voltage detection circuit 10 shuts off the main power supply of the computer main circuit 7 and switches the computer main circuit 7 to the low power consumption mode. When the output voltage of the power supply line 4 returns to a steady state, the main power supply of the computer main circuit 7 is provided and the operation for releasing the low power consumption mode is performed. 10 will be described.
[0015]
That is, in the voltage detection circuit 10, the first voltage dividing circuit 11 (corresponding to a resistance voltage dividing circuit) is composed of a series circuit of resistors 11 a and 11 b, and one end of the first voltage dividing circuit 11 is connected between the emitter and collector of the pnp transistor 13. The other end side is connected to the ground terminal GND. Thereby, in the first voltage dividing circuit 11, the detection voltage V1 corresponding to the output voltage level of the power supply line 4 is output from the common connection point of the resistors 11a and 11b in the ON state of the transistor 13.
[0016]
The second voltage dividing circuit 12 (corresponding to a voltage generating circuit) is composed of a series circuit of resistors 12a and 12b, and one end of the second voltage dividing circuit 12 is connected to the auxiliary power line 6 via the emitter and collector of the pnp transistor 14. The other end side is connected to the ground terminal GND. Thereby, in the second voltage dividing circuit 12, the reference voltage V2 of a preset level is output from the common connection point of the resistors 12a and 12b in the ON state of the transistor 14.
[0017]
In this case, the detection voltage V1 and the reference voltage V2 have a relationship of V1 ≧ V2 when the output voltage of the power supply line 4 is higher than a preset threshold voltage Vth, and the output voltage of the power supply line 4 has the threshold. Adjustment is made so as to exhibit the relationship of V1 <V2 when the value voltage is equal to or lower than Vth.
[0018]
The transistors 13 and 14 together with the npn transistor 15 form a switching circuit 16 referred to in the present invention. In the switching circuit 16, the bases of the transistors 13 and 14 are individually connected to the collector of the transistor 15 via the resistors 13a and 14a, and the emitter of the transistor 15 is connected to the ground terminal GND. Is connected to the output terminal of the OR circuit 17 through a resistor 15a.
[0019]
The comparison circuit 18 provided so as to be fed from the auxiliary power supply line 6 receives the detection voltage V1 from the first voltage dividing circuit 11 at its non-inverting input terminal (+), and the inverting input terminal (−). Are connected to receive the reference voltage V2 from the second voltage dividing circuit 12. The output terminal of the comparison circuit 18 is connected to a data terminal D of a latch circuit 19 made of, for example, a level trigger type D flip-flop.
[0020]
The latch circuit 19 is provided so that power is supplied from the auxiliary power supply line 6. When the enable terminal G is at "H" level, the input signal of the data terminal D is directly output from the output terminal Q, and the enable terminal G When G becomes “L” level, a known operation is performed to latch the output from the output terminal Q at that time. The latch circuit 19 has an enable terminal G connected to the output terminal of the OR circuit 17 and an output terminal Q connected to the signal input terminal P 1 of the backup control circuit 20.
[0021]
The backup control circuit 20 is provided so as to be supplied with power from the auxiliary power line 6 and outputs a gate signal from the output terminal Q1 when the input signal level of the signal input terminal P1 is “H”. The switching element 8 is held in the ON state, and the “H” level signal is output from the output terminals Q2 and Q3. A signal from the output terminal Q2 is applied to one input terminal of the OR circuit 17, and a signal from the output terminal Q3 is applied to the computer main circuit 7. Further, when the level of the input signal at the signal input terminal P1 is inverted to “L”, the backup control circuit 20 inverts the output signals from the output terminals Q2 and Q3 to “L” level, and in this state, the input terminal When a power-off command signal is input from the computer main circuit 7 to P2, the output of the gate signal from the output terminal Q1 is stopped and the switching element 8 is turned off. The “L” level signal output from the output terminal Q3 corresponds to the backup operation command in the present invention.
[0022]
In this case, the computer main circuit 7 has a normal operation mode in which an active state is exhibited and a normal control operation is executed during a period in which the “H” level signal is applied from the output terminal Q3 of the backup control circuit 20. Is held, but when the signal is inverted to "L" level (when a backup operation command is output), the normal operation mode is interrupted and the data necessary for returning to the normal operation mode Is stored in the RAM, and when the backup operation is completed, the power-off command signal is supplied to the input terminal P2 of the backup control circuit 20.
[0023]
As described above, the OR circuit 17 receives a signal from the output terminal Q2 of the backup control circuit 20 at one input terminal, while the other input terminal receives an oscillation circuit 21 (corresponding to an operation control means). ) Is received. For example, as shown in FIG. 2, the pulse signal Sp has a pulse width τ of, for example, about 100 milliseconds and a period T of, for example, 1 to several seconds (or 1 to several tens of seconds). Although the connection relationship is not shown, power for the OR circuit 17 and the oscillation circuit 21 is supplied from the auxiliary power line 6.
[0024]
Next, the operation of the circuit configuration described above will be described with reference to the timing chart of FIG. 2 showing the voltage waveforms and states of each part.
Now, in a steady state where an “H” level signal is output from the output terminal Q of the latch circuit 19, the backup control circuit 20 that has received the “H” level signal at the input terminal P 1 holds the switching element 8 in the ON state. Therefore, the main power supply of the computer main circuit 7 is supplied from the power supply line 4 via the switching element 8. At this time, since the “H” level signal is output from the output terminals Q 2 and Q 3 of the backup control circuit 20, the computer main circuit 7 receives the “H” level signal from the output terminal Q 3 of the backup control circuit 20. Thus, an active state, that is, a normal operation mode for executing a normal control operation is held.
[0025]
Further, since the “H” level signal from the output terminal Q2 of the backup control circuit 20 is given to the enable terminal G of the latch circuit 19 via the OR circuit 17, the latch circuit 19 receives the input signal of the data terminal D. In this state, the signal is output from the output terminal Q as it is, and since the “H” level signal is applied to the base of the transistor 15 via the OR circuit 17 and the resistor 15a, the transistor 15 is turned on. Transistors 13 and 14 corresponding to the first voltage dividing circuit 11 and the second voltage dividing circuit 12 are turned on. In response to such ON, the detection voltage V1 and the reference voltage V2 are output from the first voltage dividing circuit 11 and the second voltage dividing circuit 12, respectively.
[0026]
In this case, when the output voltage of the power supply line 4 is at a steady level (a level equal to or higher than the aforementioned threshold voltage Vth), the detection voltage V1 from the first voltage dividing circuit 11 and the voltage from the second voltage dividing circuit 12 are output. Since the reference voltage V2 exhibits a relationship of V1 ≧ V2, the “H” level signal is output from the comparison circuit 18, and the steady state described above is maintained accordingly. In this steady state, the capacitor 9 is charged to a voltage level corresponding to the output voltage of the in-vehicle battery 2.
[0027]
From such a steady state, when the output voltage of the in-vehicle battery 2 temporarily decreases in accordance with the operation of the engine starter or the like, the output voltage of the power supply line 4 is backed up by the charge of the capacitor 9, but the discharge As the process proceeds, the output voltage of the power supply line 4 gradually decreases. Accordingly, when the output voltage of the power supply line 4 becomes lower than a preset threshold voltage Vth, the detection voltage V1 and the reference voltage V2 have a relationship of V1 <V2, and therefore the output of the comparison circuit 18 is “L”. Invert to level. Then, since the latch circuit 19 receiving the “L” level signal at the data terminal D outputs the “L” level signal as it is from the output terminal Q, the backup control circuit 20 receiving this at the input terminal P1 The output signals from the output terminals Q2 and Q3 are inverted to the “L” level.
[0028]
In this case, the computer main circuit 7 that has received the "L" level signal from the output terminal Q3 interrupts the normal control operation and stores data necessary for resuming the control operation in the RAM. When the operation is performed and the backup operation is completed, the power cut command signal is given to the input terminal P2 of the backup control circuit 20, and then the mode is shifted to the low power consumption mode (sleep state). Thus, since the backup control circuit 20 which has received the power-off command signal to the input terminal P2 is, turns off the switching elements 8 to stop the output of the gate signal from the output terminal Q 1, computer main circuit 7 is mainly The power supply is cut off and the state is switched to the state where only the control power supply is supplied.
[0029]
Further, since the output from the output terminal Q2 of the backup control circuit 20 is inverted to the “L” level, the pulse signal Sp from the oscillation circuit 21 is activated, and the pulse signal Sp passes through the OR circuit 17. And is intermittently applied to the enable terminal G of the latch circuit 19 and to the base of the transistor 15 via the OR circuit 17 and the resistor 15a.
[0030]
Therefore, in the latch circuit 19, the comparison output from the comparison circuit 18 is output from the output terminal Q during the period when the pulse signal Sp rises, and at the falling timing during the period when the pulse signal Sp falls. The output will be latched. Further, since the transistor 15 is intermittently turned on at intervals corresponding to the output period of the pulse signal Sp, each transistor 13 corresponding to the first voltage divider circuit 11 and the second voltage divider circuit 12 is turned on. And 14 are intermittently turned on, and the detection voltage V1 and the reference voltage V2 from the voltage dividing circuits 11 and 12 are output only during the rising period of the pulse signal Sp. As a result, the comparison operation by the comparison circuit 18 and the comparison result output operation of giving the comparison result to the backup control circuit 20 are relatively short time (100 m) corresponding to the pulse width τ of the pulse signal Sp as shown in FIG. It is in a valid state only for about 2 seconds), and is invalidated for other periods.
[0031]
Thereafter, when the state in which the output voltage of the in-vehicle battery 2 temporarily decreases is resolved, the detection voltage V1 and the reference voltage V2 return to the relationship of V1 ≧ V2 during the ON period of the transistor 15, and therefore the comparison circuit 18 Since the “H” level signal is output from the comparator circuit 18 and the “H” level signal is applied to the enable terminal of the latch circuit 19 during the ON period of the transistor 15. The “H” level signal is output as it is from the output terminal Q of the latch circuit 19. Then, the backup control circuit 20 receiving the “H” level signal returns the switching element 8 to the ON state and returns to the state where the “H” level signal is output from the output terminals Q2 and Q3. As a result, the computer main circuit 7 is returned to the normal operation mode (active state) supplied with the main power.
[0032]
In short, according to the configuration of the present embodiment described above, when the output voltage of the power supply line 4 temporarily decreases, the output voltage of the power supply line 4 is backed up by the charge of the capacitor 9, and in this backup state, the computer The switching element 8 for supplying the main power to the main circuit 7 is forcibly turned off, and the computer main circuit 7 in the normal operation mode is on standby with data necessary for resuming the control operation being stored in the RAM. The mode is switched to the power consumption mode, thereby suppressing the entire current consumption and extending the power backup time by the charge of the capacitor 9.
[0033]
In this case, the power consumption of the resistors 11a, 11b and 12a and 12b in the first voltage dividing circuit 11 and the second voltage dividing circuit 12 is relatively large, and therefore the resistors 11a, 11b and 12a 12b, it is difficult to suppress the current consumption of the entire circuit to about 1 mA or less at the time of power backup. On the other hand, in this embodiment, in the power backup state by the capacitor 9, the transistors 13 and 14 corresponding to the first voltage dividing circuit 11 and the second voltage dividing circuit 12 are turned on intermittently, Since the average current consumption in the resistors 11a, 11b and 12a, 12b is suppressed, the current consumption of the entire circuit can be reduced to less than 1 mA. As a result, the capacitor 9 is charged. It will be possible to further extend the power backup time due to electric charges. In addition, since it is possible to reduce the overall current consumption in the power backup state without changing the circuit impedance of the control circuit unit 1, it is not necessary to increase the circuit impedance as in the conventional configuration, and the computer main circuit 7 This eliminates the possibility of the operation becoming unstable due to the influence of external noise. In this case, the current consumption in the resistors 11a, 11b and 12a, 12b is determined by the duty ratio of the pulse signal Sp from the oscillation circuit 21, but the duty ratio may be reduced as much as possible. Instead, the pulse width τ and the period T of the pulse signal Sp that determines the duty ratio are set within a range in which the comparison operation in the comparison circuit 18 is reliably performed.
[0034]
Further, the backup control circuit 20 gives a backup operation command for instructing the computer main circuit 7 to interrupt the normal operation mode and store the data necessary for returning to the normal operation mode in the RAM. As a result, the operation of the computer main circuit 7 after the output voltage of the power supply line 4 returns to a normal state is guaranteed. Further, when the power source is backed up by the capacitor 9, that is, when the switching circuit 16 is intermittently turned on / off, voltage supply to the first voltage dividing circuit 11 and the second voltage dividing circuit 12 is performed during the off period. Are interrupted at the same time, so that the effect of suppressing current consumption associated with intermittent on / off of the switching circuit 16 can be sufficiently exhibited.
[0035]
The present invention is not limited to the above-described embodiment, and the following modifications or expansions are possible.
As the switching element 8, not only a MOSFET but also a bipolar transistor or IGBT can be used. The oscillation circuit 21 can be formed by a CMOS circuit element, and its power consumption can be made extremely small. Therefore, the oscillation circuit 21 may be always operated. For example, the output terminal Q2 of the backup control circuit 20 may be used. It is also possible to operate only during a period in which the output from is inverted to the “L” level.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention. FIG. 2 is a timing chart for explaining an operation.
1 is a control circuit unit, 2 is an in-vehicle battery, 4 is a power supply line, 5 is a stabilized power supply IC (constant voltage power supply circuit), 6 is an auxiliary power supply line, 7 is a computer main circuit (load control circuit), 8 is a switching element , 9 is a capacitor, 10 is a voltage detection circuit, 11 is a first voltage dividing circuit (resistance voltage dividing circuit), 12 is a second voltage dividing circuit (voltage generating circuit), 16 is a switching circuit, 18 is a comparison circuit, Reference numeral 19 denotes a latch circuit, 20 denotes a backup control circuit, and 21 denotes an oscillation circuit (operation control means).

Claims (3)

車載バッテリに接続された電源ラインから負荷制御回路に給電すると共に、前記車載バッテリの出力電圧が一時的に低下したときに前記電源ラインの出力電圧をコンデンサの充電電荷によりバックアップするように構成され、
前記電源ラインの出力電圧を検出する抵抗分圧回路と、この抵抗分圧回路による検出電圧が予め設定された基準電圧以下より低くなったときに前記負荷制御回路を通常動作モードから低消費電力モードへ切り換えるバックアップ制御回路とを備えた車両用電源装置において、
オン状態時に前記抵抗分圧回路に対し前記電源ラインの出力電圧を供給すると共にオフ状態時にその電圧供給を遮断するスイッチング回路と、
前記負荷制御回路が通常動作モードにある期間に前記スイッチング回路をオン状態に保持すると共に、当該負荷制御回路が低消費電力モードに切り換えられた期間に上記スイッチング回路を間欠的にオンオフさせることにより前記抵抗分圧回路に対し間欠的に通電を行う動作制御手段とを備え、
前記バックアップ制御回路は、前記スイッチング回路がオン状態にある期間に前記抵抗分圧回路の検出電圧が前記基準電圧以上になったときに負荷制御回路を通常動作モードに復帰させる制御を行うことを特徴とする車両用電源装置。
Power is supplied to the load control circuit from the power line connected to the in-vehicle battery, and the output voltage of the power line is backed up by the charge of the capacitor when the output voltage of the in-vehicle battery temporarily decreases,
A resistance voltage dividing circuit for detecting an output voltage of the power supply line, and when the detection voltage by the resistance voltage dividing circuit becomes lower than a preset reference voltage, the load control circuit is changed from a normal operation mode to a low power consumption mode. In a vehicle power supply device comprising a backup control circuit for switching to
A switching circuit that supplies an output voltage of the power supply line to the resistance voltage dividing circuit in an on state and cuts off the voltage supply in an off state;
Wherein with load control circuit holds the switching circuit in a period in the normal operation mode to the ON state, the by the load control circuit to intermittently turned on and off the switching circuit switched period to the low power consumption mode An operation control means for intermittently energizing the resistance voltage dividing circuit ,
The backup control circuit performs control to return the load control circuit to a normal operation mode when a detection voltage of the resistance voltage dividing circuit becomes equal to or higher than the reference voltage during a period in which the switching circuit is in an ON state. A vehicle power supply device.
前記負荷制御回路に対しその制御対象負荷を駆動するための主電源を前記電源ラインから当該負荷制御回路に供給するためのスイッチング素子と、
前記負荷制御回路のための制御用電源を前記電源ラインから当該負荷制御回路に供給するための定電圧電源回路と、
この定電圧電源回路の出力電圧に基づいて前記基準電圧を発生する電圧発生回路とを備え、
前記バックアップ制御回路は、前記抵抗分圧回路による検出電圧が前記基準電圧より低くなるのに伴い前記負荷制御回路を低消費電力モードに切り換える際には、前記スイッチング素子をオフすることにより前記負荷制御回路に前記制御用電源のみを供給した状態に切り換えると共に、その負荷制御回路に対して、通常動作モードを中断して当該通常動作モードへの復帰に必要なデータを記憶手段に記憶するように指令するためのバックアップ動作指令を与えるように構成されていることを特徴とする請求項1記載の車両用電源装置。
A switching element for supplying a main power source for driving the load to be controlled to the load control circuit from the power line to the load control circuit;
A constant voltage power supply circuit for supplying a control power supply for the load control circuit from the power supply line to the load control circuit;
A voltage generation circuit for generating the reference voltage based on the output voltage of the constant voltage power supply circuit,
The backup control circuit turns off the switching element to switch the load control circuit when the load control circuit is switched to a low power consumption mode as the detection voltage of the resistance voltage dividing circuit becomes lower than the reference voltage. The circuit is switched to a state where only the control power is supplied to the circuit, and the load control circuit is instructed to interrupt the normal operation mode and store data necessary for returning to the normal operation mode in the storage means. The vehicle power supply device according to claim 1, wherein the vehicle power supply device is configured to give a backup operation command for performing the operation.
請求項2記載の車両用電源装置において、
前記スイッチング回路は、オン状態時に前記抵抗分圧回路及び電圧発生回路に対し前記電源ラインの出力電圧及び前記定電圧電源回路の出力電圧をそれぞれ供給すると共に、オフ状態時にそれら抵抗分圧回路及び電圧発生回路に対する電圧供給を同時に遮断する構成とされていることを特徴とする車両用電源装置。
The vehicle power supply device according to claim 2,
The switching circuit supplies an output voltage of the power supply line and an output voltage of the constant voltage power supply circuit to the resistance voltage dividing circuit and the voltage generation circuit when the switching circuit is in an on state, respectively. A power supply device for a vehicle, characterized in that the voltage supply to the generating circuit is simultaneously cut off.
JP2000262872A 2000-08-31 2000-08-31 Vehicle power supply Expired - Fee Related JP4341156B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000262872A JP4341156B2 (en) 2000-08-31 2000-08-31 Vehicle power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000262872A JP4341156B2 (en) 2000-08-31 2000-08-31 Vehicle power supply

Publications (2)

Publication Number Publication Date
JP2002078239A JP2002078239A (en) 2002-03-15
JP4341156B2 true JP4341156B2 (en) 2009-10-07

Family

ID=18750486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000262872A Expired - Fee Related JP4341156B2 (en) 2000-08-31 2000-08-31 Vehicle power supply

Country Status (1)

Country Link
JP (1) JP4341156B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10347359A1 (en) * 2003-10-11 2005-05-12 Preh Gmbh Switching device for detecting a power interruption
JP4461824B2 (en) 2004-02-13 2010-05-12 トヨタ自動車株式会社 Vehicle, vehicle control method, and computer-readable recording medium recording a program for causing a computer to execute the control method
JP2007045395A (en) * 2005-07-15 2007-02-22 Denso Corp Method and device for controlling alternative input
JP5006655B2 (en) * 2007-01-15 2012-08-22 ルネサスエレクトロニクス株式会社 Power supply circuit for display device and display device
JP2011116266A (en) * 2009-12-04 2011-06-16 Calsonic Kansei Corp Display device for automobile
KR101492159B1 (en) * 2014-03-19 2015-02-12 주식회사 티노스 Apparatus for controlling power supply of audio system, video system, and navigation system
CN117277261B (en) * 2023-11-22 2024-03-15 珠海数字动力科技股份有限公司 Low-voltage direct-current bidirectional power supply communication circuit and power supply method thereof

Also Published As

Publication number Publication date
JP2002078239A (en) 2002-03-15

Similar Documents

Publication Publication Date Title
US6509767B2 (en) Wake-up circuit
JPH05500427A (en) microprocessor alarm circuit device
JP4341156B2 (en) Vehicle power supply
JP2007133729A (en) Electronic controller and method of controlling same
CN110463039B (en) Load driving device
CA2646524A1 (en) Load controller
JP2003244856A (en) Power controller
EP3098826B1 (en) Switch monitoring circuit
JPH10145252A (en) Signal detecting circuit
US4977477A (en) Short-circuit protected switched output circuit
US6150854A (en) Circuit arrangement for switching an inductive load
JP4069813B2 (en) Engine start control device
WO2019239876A1 (en) Vehicle control device
JPH01311617A (en) Switching element driving device
JPS59226918A (en) Control circuit of microcomputer
JP2551202Y2 (en) Vehicle load control device
JPH1118291A (en) Overvoltage protection device
JPH06215676A (en) Relay control circuit
JP2548778Y2 (en) Wiper control circuit
JP3985798B2 (en) Power supply with standby function
JPH04347541A (en) Power supply circuit for computer
JPH0744709Y2 (en) Automotive timer mechanism
JPH10261921A (en) Audio power amplifier ic
JP3329600B2 (en) Voltage control circuit, DC / DC converter including this voltage control circuit, and electronic device provided with this DC / DC converter
JP3559051B2 (en) Relay drive circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees