JP4327585B2

JP4327585B2 - 記憶装置

Info

Publication number: JP4327585B2
Application number: JP2003431034A
Authority: JP
Inventors: 忠明木下
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-12-25
Filing date: 2003-12-25
Publication date: 2009-09-09
Anticipated expiration: 2023-12-25
Also published as: EP1710674A4; WO2005064454A1; US7340580B2; CN100375002C; US20050270877A1; JP2005190187A; CN1748198A; EP1710674A1

Description

本発明は、データの読み書きが可能な記憶媒体を備えた記憶装置に関する。

一般に、パーソナルコンピュータやＰＤＡ（Personal Digital Assistant）などの情報処理装置には、ファイルシステムやセキュリティデータを含む各種のデータを記憶するＨＤＤ（Hard Disk Drive）などの記憶装置が備えられる。また、外付け型の記憶装置なども存在する。

上述の記憶装置に関連する技術には種々なものがある。例えば、特許文献１には、磁気ディスクに対するキャッシュ用のメモリとして不揮発性メモリ８を用い、商用電源瞬停等の障害発生後の装置再立ち上げ時に、このメモリに記憶されたキャッシュデータを用いて磁気ディスクの内容を更新する信頼性の高いディスク記憶装置が開示されている。
特開平６−２８２３８６号公報

しかし、上述の文献に示されたようなディスク記憶装置は、比較的大容量である一方で、レイテンシ（latency）と呼ばれる遅延時間や、シーク（seek）時間などに起因して、平均オーバーヘッド時間が大きくなるという問題がある。また、電力消費が大きいとい問題もある。

本発明は上記実情に鑑みてなされたものであり、平均オーバーヘッド時間を低減し、効率的にデータを記憶することができる記憶装置および情報処理システムを提供することを目的とする。

本発明に係る記憶装置は、データの読み書きが可能な記憶媒体と、データの読み書きが可能な不揮発性メモリと、前記記憶媒体および前記不揮発性メモリの各々の物理記憶領域を１つの論理記憶領域として管理し、外部からのアクセス要求に応じて前記記憶媒体および前記不揮発性メモリの一方もしくは双方へのアクセスを実行する制御手段とを具備し、前記制御手段は、外部からデータの書き込み要求があった場合、そのデータを前記記憶媒体に書き込む場合にかかる時間を計算し、その計算結果が所定値以上であれば前記不揮発性メモリへの書き込みを実行するものであり、前記不揮発性メモリの記憶領域に対応する論理アドレスを管理するアドレス管理テーブルを更に具備し、前記制御手段は、前記アドレス管理テーブルを参照することにより、前記記憶媒体および前記不揮発性メモリのいずれにアクセスすべきかを判別できるものであり、前記アドレス管理テーブルは、前記記憶媒体および前記不揮発性メモリの双方に重複して記憶されているデータがあるか否かを示す情報を有することを特徴とする。

また、本発明に係る情報処理システムは、情報処理装置とこの情報処理装置に接続可能な記録装置とを含む情報処理システムであって、前記情報処理装置は、前記記憶装置に対してデータのアクセス要求を行うことが可能であり、前記記憶装置は、データの読み書きが可能な記憶媒体と、データの読み書きが可能な不揮発性メモリと、前記記憶媒体および前記不揮発性メモリの各々の物理記憶領域を１つの論理記憶領域として管理し、前記情報処理装置からのアクセス要求に応じて前記記憶媒体および前記不揮発性メモリの一方もしくは双方へのアクセスを実行する制御手段とを具備し、前記制御手段は、外部からデータの書き込み要求があった場合、そのデータを前記記憶媒体に書き込む場合にかかる時間を計算し、その計算結果が所定値以上であれば前記不揮発性メモリへの書き込みを実行するものであり、前記記憶装置は、前記不揮発性メモリの記憶領域に対応する論理アドレスを管理するアドレス管理テーブルを更に具備し、前記制御手段は、前記アドレス管理テーブルを参照することにより、前記記憶媒体および前記不揮発性メモリのいずれにアクセスすべきかを判別できるものであり、前記アドレス管理テーブルは、前記記憶媒体および前記不揮発性メモリの双方に重複して記憶されているデータがあるか否かを示す情報を有することを特徴とする。

平均オーバーヘッド時間を低減し、効率的にデータを管理することができる。

以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る記憶装置の構成を示すブロック図である。
記憶装置１は、データの読み書きが可能な記憶媒体を備えたデータ記憶装置であり、例えばＨＤＤやＤＶＤドライブなどとして実現される。この記憶装置１は、ディスク記憶部１１、不揮発性メモリ部１２、アドレス管理テーブル１３、選択基準時間データ１４、データ転送制御部１５、および電源制御部１６を備えている。

ディスク記憶部１１は、磁気ディスクもしくは光ディスクなどの読み書きが可能な記憶ディスクを含むユニットであり、当該記憶ディスク上で対象となるセクタまでヘッドを移動させてデータの読み書きを実行する。なお、この記憶ディスク上には、ＦＡＴ（File Allocation Table）などのファイルシステムやセキュリティデータを含む各種のデータが記憶される。

不揮発性メモリ部１２は、読み書きが可能な複数の不揮発性メモリ（例えば、フラッシュメモリ）を含むユニットであり、当該不揮発性メモリに対してデータの読み書きを実行する。

アドレス管理テーブル１３は、上記不揮発性メモリの記憶領域に対応する論理アドレスを管理するものであり、データ転送制御部１５により使用される。アドレス管理テーブルの詳細については、後で述べる。

選択基準時間データ保持部１４は、ライト要求されたデータをディスク記憶部１１にライトすべきか否かを判別する際にデータ転送制御部１５により使用される基準値を保持している。この基準値は、ディスク記憶部１１におけるヘッドの移動時間（計算値）との比較に使用される。

データ転送制御部１５は、ディスク記憶部１１（記憶ディスク）および不揮発性メモリ部１２（複数の不揮発性メモリ）の各々の物理記憶領域を１つの論理記憶領域として管理し、外部機器であるホストからのアクセス要求（ライト要求、リード要求など）に応じてディスク記憶部１１（記憶ディスク）および不揮発性メモリ部１２（複数の不揮発性メモリ）の一方もしくは双方へのアクセスを実行する。

また、データ転送制御部１５は、アドレス管理テーブル１３を参照することにより、ディスク記憶部１１（記憶ディスク）および不揮発性メモリ部１２（複数の不揮発性メモリ）のいずれにアクセスすべきかを判別することができる。また、データ転送制御部１５は、ホスト側からデータの書き込み要求があった場合、そのデータをディスク記憶部１１中の記憶ディスクに書き込む場合にかかる時間を計算し、その計算結果が選択基準時間データ保持部１４中の基準値以上であれば不揮発性メモリへの書き込みを実行することを決定する。

また、データ転送制御部１５は、必要に応じて（例えば記憶媒体の故障などの障害が発生した場合など）、ディスク記憶部１１（記憶ディスク）および不揮発性メモリ部１２（複数の不揮発性メモリ）との間でデータを転送することが可能である。なお、データ転送を実行する際には、アドレス管理テーブル１３上の情報の更新なども行う。

また、データ転送制御部１５は、ディスク記憶部１１（記憶ディスク）または不揮発性メモリ部１２（複数の不揮発性メモリ）に対するアクセスを実行する際には、その実行前に、アクセス対象となるユニット（ディスク記憶部１１または不揮発性メモリ部１２）へ電源を供給するよう電源制御部１６に指示を出す。また、上記アクセスの実行が完了した後、アクセス対象となるユニットへの電源供給を停止するよう電源制御部１６に指示を出す。

電源制御部１６は、記憶装置１の内部の省電力化を実現するものであり、データ転送制御部１５からの指示に従って、ディスク記憶部１１および不揮発性メモリ部１２の各々に対する電源供給およびその停止を実行する。なお、不揮発性メモリ部１２に対する制御を行わず、ディスク記憶部１１に対する制御のみを行うようにしてもよい。この場合でもかなりの省電力化が実現できる。

ホストインタフェース制御部１７は、バス１８を介してデータ転送制御部１５とホスト側の機器とのインタフェース処理を行う。バス１８は、ホスト側の機器と記憶装置１（ホストインタフェース制御部１７）とを接続するためのバスであり、ホスト側からのアクセス要求を記憶装置１側へ転送したり、データを記憶装置１側からホスト側へ転送したりする。

図２は、記憶装置１が接続されるホスト側の情報処理装置の構成を示すブロック図である。ここでは、前述の記憶装置１が、図２中のＨＤＤ２７（もしくはマルチドライブ２８）に相当するものとする。

情報処理装置２０は、例えば携帯可能なパーソナルコンピュータもしくはＰＤＡである。情報処理装置２０は、ＣＰＵ２１、ノースブリッジ２２、主メモリ２３、ビデオコントローラ２４、表示部２５、サウスブリッジ２６、ＨＤＤ２７、マルチドライブ２８、ＰＣＩ（Peripheral Component Interconnect）デバイス２９、ＵＳＢ（Universal Serial Bus）デバイス３０、ＢＩＯＳ−ＲＯＭ（Basic Input/Output System ROM）３３、ＥＣ／ＫＢＣ（Embedded Controller/Keyboard Controller）３４、電源コントローラ（ＰＳＣ）３５、バッテリ３６、キーボード（ＫＢ）３７、マウス用インタフェース（Ｉ／Ｆ）３８、マウス３９、Ｉ／Ｏコントローラ４０などを備えている。

ＣＰＵ２１は、ＰＣ全体の制御を司るものであり、主メモリ２３をワークエリアとして使用し、例えば各種アプリケーションプログラムなどを実行する。例えば、ＣＰＵ２１は、ユーザからの指示に応じて、表示部２５上にＨＤＤ２７の管理に関する情報などを表示させたり、ＨＤＤ２７に対する各種の情報処理をサウスブリッジ２６を介して実行させたりすることが可能である。
ノースブリッジ２２は、ＣＰＵ２１とサウスブリッジ２６との間のブリッジ処理、主メモリ２３の制御、ビデオコントローラ２４の制御などを行う各種コントローラを備えている。
主メモリ２３は、ＣＰＵ２１により処理されるＯＳ、各種アプリケーション、各種ドライバなどを保持し、ＣＰＵ２１のワークエリアとして提供される。

ビデオコントローラ２４は、ＡＧＰ（Accelerated Graphics Port）を介してノースブリッジ２２に接続されており、表示部２５に表示すべきデータの制御を行う。
表示部２５は、ビデオコントローラ２４から送られてくるデータを画面上に表示するものであり、ＬＣＤ(Liquid Crystal Display)を備えている。

サウスブリッジ２６は、ハブリンクを介してノースブリッジ２２に接続されており、ＬＰＣ（Low Pin Count）バス上の各種デバイス（ＥＣ／ＫＢＣ３４、Ｉ／Ｏコントローラなど）や、ＰＣＩ（Peripheral Component Interconnect）バス上の各種ＰＣＩデバイス（ＰＣＩデバイス２９など）や、ＵＳＢデバイス３０などの制御を行う各種コントローラを備えるほか、ＩＤＥ（Integrated Drive Electronics）対応のＨＤＤ２７やマルチドライブ２８の制御を行うＩＤＥコントローラ２６０を備えている。

ＩＤＥコントローラ２６０は、ＣＰＵ２１等の指示に応じて、ＨＤＤ２７に対してデータのアクセス要求を行ったり、ＨＤＤ２７から取得したデータを他のユニット等へ転送したりする。

ＨＤＤ２７は、プライマリＩＤＥに対応するデバイスとしてサウスブリッジ２６に接続されており、ＯＳや各種プログラムなどを記憶する内蔵のハードディスクを駆動する。
マルチドライブ２８は、セカンダリＩＤＥに対応するデバイスとしてサウスブリッジ２６に接続されており、リムーバブルな記録媒体であるＤＶＤ−ＲＡＭやＣＤ−ＲＷなどを駆動可能である。

ＢＩＯＳ−ＲＯＭ３３は、ＬＰＣバスに接続されており、電源が投入された際に主にＰＣ内のハードウェアに対する設定処理などを行うＢＩＯＳを格納している。
ＥＣ／ＫＢＣ３４は、ＬＰＣバスに接続されており、電源スイッチ（ＳＷ）に対する電源投入操作の検出、電源コントローラ３５やキーボード３７等の入力装置の制御などを行う。このＥＣ／ＫＢＣ３４は、組み込みコントローラであるＥＣ（Embedded Controller）とキーボードコントローラとを一体化したものである。

電源コントローラ３５は、Ｉ²Ｃバスを介してＥＣ／ＫＢＣ３４に接続されており、ＰＣ内の各部に供給する電圧を制御する。
バッテリ３６は、ＰＣの移動時など外部からの電源供給が無い場合にはＰＣ内の各部に供給する電源として使用される。
キーボード３７は、ＥＣ／ＫＢＣ３４に接続されており、各種キーの押下に対応した入力信号をＫＢＣに通知するものである。

マウス用インタフェース３８は、マウス３９とＥＣ／ＫＢＣ３４との間の信号のインタフェースを行うものである。

マウス３９は、マウス用インタフェース３８に接続されており、クリック操作などにより入力を行うものである。

Ｉ／Ｏコントローラ４０は、ＬＰＣバスに接続されており、外部とシリアル信号やパラレル信号の入出力制御を行うと共に、ＦＤＤ３９との入出力制御をも行う。

図３は、図１中に示されるアドレス管理テーブル１３の内容の一例を示す図である。
アドレス管理テーブル１３は、不揮発性メモリ部１２中の不揮発性メモリの記憶領域に対応する論理アドレスを管理する。これにより、データ転送制御部１５は、このアドレス管理テーブル１３を参照することにより、ディスク記憶部１１（記憶ディスク）および不揮発性メモリ部１２（複数の不揮発性メモリ）のいずれにアクセスすべきかを判別できるようになっている。

上記アドレス管理テーブル１３には、図３に示されるように、「インデックス」、「論理スタートセクタアドレス」、「論理エンドセクタアドレス」、「不揮発性メモリ論理スタートアドレス」、「不揮発性メモリ論理エンドアドレス」、「２重化情報」、「有効／無効情報」といった項目が設けられている。

「インデックス」は、アドレス管理テーブル１３に登録されているデータを参照するための項目であり、各インデックスが存在する行は、データ転送制御部１５により制御されて追加（登録）および削除ができるようになっている。
「論理スタートセクタアドレス」および「論理エンドセクタアドレス」は、ホスト側からの論理セクタアドレス領域の先頭アドレスおよび最終アドレスを示す。
「不揮発性メモリ論理スタートアドレス」および「不揮発性メモリ論理エンドアドレス」は、ホストからの論理セクタアドレス領域に対応する不揮発性メモリの先頭アドレスおよび最終アドレスを示す。
「２重化情報」は、ディスク記憶部１１（記憶ディスク）および不揮発性メモリ部１２（複数の不揮発性メモリ）の双方に重複して記憶されているか否かを「１」、「０」で示す。特に、ＦＡＴなどの重要度の高いデータは障害時などを考慮して２重化される。
「有効／無効情報」は、不揮発性メモリ部１２（複数の不揮発性メモリ）へのアクセスが許可されているか否かを有効（１）、無効（０）で示す。

例えば、ホスト側が論理セクタアドレスの20hから2Fhをアクセスする場合は、不揮発性メモリの40020hから40002Fhをアクセスすることになる。
次に、図４を参照して、ホスト側からアクセス要求があった場合の処理の流れを説明する。
データ転送制御部１５は、ホスト側からホストインタフェース制御部１７を介してアクセス要求を受け（ステップＡ１）、アクセスすべき論理セクタアドレスを取得すると、そのアクセス要求がライトを示すのかリードを示すのかを判別する（ステップＡ２）。

ライトを示す場合、ディスク記憶部１１における現在のヘッドの物理位置Ｘの情報を得る（ステップＡ３）。また、ホスト側からの論理セクタアドレスが、ディスク記憶部１１のどの物理位置Ｙに該当するかを示す情報を得る（ステップＡ４）。

データ転送制御部１５は、位置Ｘから位置Ｙまでの移動時間Ｚを計算する（ステップＡ５）。そして、得られた移動時間Ｚと、選択基準時間データ保持部１４に保持される基準値とを比較し（ステップＡ６）、移動時間Ｚが基準値以上であれば、データを不揮発性メモリ部１２へ転送して不揮発性メモリにライトさせる（ステップＡ７）。また、ホストからの論理セクタアドレスとそれに対応する不揮発性メモリ記憶部１２の論理セクタアドレスとをアドレス管理テーブル１３に登録する（ステップＡ８）。

一方、ステップＡ２においてリードアクセスを示す場合、また、ステップＡ６において移動時間Ｚが基準値よりも小さければ、アドレス管理テーブル１３を参照して該当するアクセス処理を行う（ステップＡ９）。ここで、上記ステップＡ９の処理の詳細を、図５を参照して説明する。
データ転送制御部１５は、アドレス管理テーブル１３上の対象とするインデックスを認識するために、所定の記憶領域を用いてインデックス値ｎのカウントを行う。まず、インデックス値ｎを初期化して０にする（ステップＢ１）。

データ転送制御部１５は、インデックス値ｎが有効インデックスの終了を示しているか否かを判別する（ステップＢ２）。インデックス値ｎが有効インデックスの終了を示していない場合は、次に、インデックス値ｎに該当するセクタアドレス領域に、ホストからの論理アドレスが含まれるか否かを判別する（ステップＢ３）。含まれていなければ、現在のインデックス値に１を加算してステップＢ２へ進む。含まれていれば、不揮発性メモリに対するアクセスを実行する（ステップＢ５）。

次に、データ転送制御部１５は、アドレス管理テーブル１３上においてデータの２重化が示されており、且つ、ライトアクセスの場合であるか否かを判別する（ステップＢ６）。該当しなければそのまま終了するが、該当すれば同論理セクタアドレスによるアクセスをディスク記憶部１１に対して行う（ステップＢ７）。

また、上記ステップＢ２においてインデックス値ｎが有効インデックスの終了を示している場合も、同論理セクタアドレスによるアクセスをディスク記憶部１１に対して行う（ステップＢ７）。

次に、図６及び図７を参照して、データ転送制御部１５がディスク記憶部１１（記憶ディスク）と不揮発性メモリ部１２（複数の不揮発性メモリ）との間でデータ転送を行う場合について説明する。ここでは、ＦＡＴデータが予め２重化により双方に記憶されているものとする。

図６は、不揮発性メモリ部１２（複数の不揮発性メモリ）からディスク記憶部１１（記憶ディスク）へデータ転送を行う場合の処理の流れを示している。

同図において、データ転送制御部１５は、何らかの障害が発生したことを検出すると（ステップＣ１）、不揮発性メモリ部１２からディスク記憶部１１への転送が必要か否かを判別する（ステップＣ２）。例えば記憶ディスク上のＦＡＴデータが破壊されたような場合は転送が必要であると判断し、不揮発性メモリ部１２からディスク記憶部１１への転送を実行する（ステップＣ３）。

データ転送制御部１５は、あらためてデータの２重化が維持できるか否かを判別する（ステップＣ４）。２重化が維持できる場合は、アドレス管理テーブル１３において、不揮発性メモリ部１２からディスク記憶部１１へ転送したデータの登録情報をデータの２重化情報を付加して更新する（ステップＣ５）。一方、２重化が維持できない場合は、アドレス管理テーブル１３から、不揮発性メモリ部１２からディスク記憶部１１へ転送したデータの登録情報を削除する（ステップＣ６）。

図７は、ディスク記憶部１１（記憶ディスク）から不揮発性メモリ部１２（複数の不揮発性メモリ）へデータ転送を行う場合の処理の流れを示している。

同図において、データ転送制御部１５は、障害が発生したことを検出すると（ステップＤ１）、ディスク記憶部１１から不揮発性メモリ部１２への転送が必要か否かを判別する（ステップＤ２）。例えば不揮発性メモリ上のＦＡＴデータが破壊されたような場合は転送が必要であると判断し、ディスク記憶部１１から不揮発性メモリ部１２への転送を実行する（ステップＤ３）。

データ転送制御部１５は、あらためてデータの２重化が維持できるか否かを判別する（ステップＤ４）。２重化が維持できる場合は、アドレス管理テーブル１３に、ディスク記憶部１１から不揮発性メモリ部１２へ転送したデータの情報を２重化情報を付加して登録する（ステップＤ５）。一方、２重化が維持できない場合は、アドレス管理テーブル１３に、ディスク記憶部１１から不揮発性メモリ部１２へ転送したデータの情報を登録する（ステップＤ６）。

次に、図８を参照して、データ転送制御部１５および電源制御部１６による電源制御の処理の流れについて説明する。
データ転送制御部１５は、ディスク記憶部１１（記憶ディスク）または不揮発性メモリ部１２（複数の不揮発性メモリ）へのアクセスを行う際には、アクセスを実行する前に、該当するユニットへ電源供給するように電源制御部１６に指示を出す。これにより、電源制御部１６は、該当する方への電源供給を行う（ステップＥ２）。そして、データ転送制御部１５は、アクセスを実行する（ステップＥ３）。他にもアクセスすべきターゲットが残っていれば（ステップＥ４）、そのアクセスを実行する。

アクセスが完了すると、データ転送制御部１５は、該当するユニットへの電源供給を停止するように電源制御部１６に指示を出す。これにより、電源制御部１６は、該当する方への電源供給を停止する（ステップＥ５）。

このように本実施形態によれば、データの重要度などに応じてデータのライト先を選択的にディスク記憶部１１（記憶ディスク）および不揮発性メモリ部１２（複数の不揮発性メモリ）のいずれか一方もしくは双方とすることができ、また結果的に、レイテンシやシーク時間などに起因して大きくなるオーバーヘッド時間の平均値を低減させることができる。また、省電力化を効果的に実現できる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

本発明の一実施形態に係る記憶装置の構成を示すブロック図。記憶装置が接続されるホスト側の情報処理装置の構成を示すブロック図。図１中に示されるアドレス管理テーブルの内容の一例を示す図。ホスト側からアクセス要求があった場合の処理の流れを示すフローチャート。図４中のステップＡ９の詳細を示すフローチャート。不揮発性メモリ部からディスク記憶部へデータ転送を行う場合の処理の流れを示すフローチャート。ディスク記憶部から不揮発性メモリ部へデータ転送を行う場合の処理の流れを示すフローチャート。データ転送制御部および電源制御部による電源制御の処理の流れを示すフローチャート。

符号の説明

１１…ディスク記憶部、１２…不揮発性メモリ部、１３…アドレス管理テーブル、１４…選択基準時間データ、１５…データ転送制御部、１６…電源制御部、１７…ホストインタフェース制御部、１８…バス。

Claims

データの読み書きが可能な記憶媒体と、
データの読み書きが可能な不揮発性メモリと、
前記記憶媒体および前記不揮発性メモリの各々の物理記憶領域を１つの論理記憶領域として管理し、外部からのアクセス要求に応じて前記記憶媒体および前記不揮発性メモリの一方もしくは双方へのアクセスを実行する制御手段と
を具備し、
前記制御手段は、外部からデータの書き込み要求があった場合、そのデータを前記記憶媒体に書き込む場合にかかる時間を計算し、その計算結果が所定値以上であれば前記不揮発性メモリへの書き込みを実行するものであり、
前記不揮発性メモリの記憶領域に対応する論理アドレスを管理するアドレス管理テーブルを更に具備し、
前記制御手段は、前記アドレス管理テーブルを参照することにより、前記記憶媒体および前記不揮発性メモリのいずれにアクセスすべきかを判別できるものであり、
前記アドレス管理テーブルは、前記記憶媒体および前記不揮発性メモリの双方に重複して記憶されているデータがあるか否かを示す情報を有することを特徴とする記憶装置。
前記制御手段は、必要に応じて前記記憶媒体および前記不揮発性メモリとの間でデータを転送することが可能であることを特徴とする請求項１記載の記憶装置。
前記記憶媒体がアクセスされていない間、当該記憶媒体への電源供給を停止させる電源制御手段を更に具備することを特徴とする請求項１記載の記憶装置。
前記不揮発性メモリは、フラッシュメモリであることを特徴とする請求項１記載の記憶装置。
前記記憶媒体は、ハードディスクであることを特徴とする請求項１記載の記憶装置。
情報処理装置とこの情報処理装置に接続可能な記録装置とを含む情報処理システムであって、
前記情報処理装置は、前記記憶装置に対してデータのアクセス要求を行うことが可能であり、
前記記憶装置は、
データの読み書きが可能な記憶媒体と、
データの読み書きが可能な不揮発性メモリと、
前記記憶媒体および前記不揮発性メモリの各々の物理記憶領域を１つの論理記憶領域として管理し、前記情報処理装置からのアクセス要求に応じて前記記憶媒体および前記不揮発性メモリの一方もしくは双方へのアクセスを実行する制御手段と
を具備し、
前記制御手段は、外部からデータの書き込み要求があった場合、そのデータを前記記憶媒体に書き込む場合にかかる時間を計算し、その計算結果が所定値以上であれば前記不揮発性メモリへの書き込みを実行するものであり、
前記記憶装置は、前記不揮発性メモリの記憶領域に対応する論理アドレスを管理するアドレス管理テーブルを更に具備し、
前記制御手段は、前記アドレス管理テーブルを参照することにより、前記記憶媒体および前記不揮発性メモリのいずれにアクセスすべきかを判別できるものであり、
前記アドレス管理テーブルは、前記記憶媒体および前記不揮発性メモリの双方に重複して記憶されているデータがあるか否かを示す情報を有することを特徴とする情報処理システム。
前記制御手段は、必要に応じて前記記憶媒体および前記不揮発性メモリとの間でデータを転送することが可能であることを特徴とする請求項６記載の情報処理システム。
前記記憶装置は、前記記憶媒体がアクセスされていない間、当該記憶媒体への電源供給を停止させる電源制御手段を更に具備することを特徴とする請求項６記載の情報処理システム。