JP4296888B2

JP4296888B2 - 電子制御装置

Info

Publication number: JP4296888B2
Application number: JP2003326418A
Authority: JP
Inventors: 吉宜鈴木; 剛内藤; 孝之中所
Original assignee: Aisin Seiki Co Ltd; Aisin Corp
Current assignee: Aisin Corp
Priority date: 2003-09-18
Filing date: 2003-09-18
Publication date: 2009-07-15
Anticipated expiration: 2023-09-18
Also published as: JP2005092621A

Description

本発明は、電子制御装置に係り、詳しくはその故障検出態様に関するものである。

従来、電子制御装置の故障検出態様として、例えば特許文献１に記載されたものが知られている。同文献に記載の装置では、同種である２つのセンサの各センサ信号をそれぞれ入力して同一の演算処理を２系統で行う。この際、当該演算処理を複数のステップに分け、各ステップの終了ごとに両系統の演算結果を比較して故障を検出する。従って、故障検出の際には、故障である演算処理のステップが特定できるようになっている。これにより、故障箇所を見つけるために要する時間の短縮化を図っている。
特開平１１−３１０１１号公報（第１図）

ところで、特許文献１に記載の装置では、冗長化されたセンサの信号入力及びこれに基づく演算結果の比較による故障検出であるため、例えば当該演算が過去の演算結果を用いる積分演算等の場合には、両センサ間の個体ばらつきが積算されて両系統間の演算結果に反映されることになる。従って、両系統の演算結果の比較にあたっては、この個体ばらつきの積算分を考慮して比較に係る正常判定の範囲を広く設定しておかなければ、頻繁な故障検出となってその故障検出精度が低下することになる。

本発明の目的は、故障検出精度を向上することができる電子制御装置を提供することにある。

上記問題点を解決するために、請求項１に記載の発明は、入力系統及び演算系統をそれぞれ有し、相互にデータの授受が可能になっている複数の制御部材を備え、これら制御部材の入力系統は、アクチュエータの物理量を検出するセンサの検出信号を個別に入力してこれをＡ／Ｄ変換し該検出信号に応じた出力処理を行い、これら制御部材の演算系統は、前記アクチュエータに出力する駆動信号を制御する電子制御装置において、前記各入力系統の出力結果を比較する第１比較手段と、前記第１比較手段によりこれら出力結果が不一致とされたときに、故障検出する第１故障検出手段と、前記第１比較手段によりこれら出力結果が一致とされたときに、これら制御部材の演算系統は、これら制御部材の演算系統間で同一であるいずれか１つの前記入力系統の出力結果に基づき互いに同一の演算処理を個別に行うことと、前記各演算系統の演算結果が同一であるかを比較する第２比較手段と、前記第２比較手段によりこれら演算結果が同一でないとされたときに、故障検出する第２故障検出手段とを備え、前記第２比較手段によりこれら演算結果が同一であるとされたときに、これら制御部材のいずれか１つの前記演算系統の演算結果が前記アクチュエータに出力されて駆動信号を制御することを要旨とする。

請求項２に記載の発明は、入力系統及び演算系統をそれぞれ有し、相互にデータの授受が可能になっている複数の制御部材を備え、これら制御部材の入力系統は、アクチュエータの物理量を検出する複数の同種のセンサのうち１つのセンサの検出信号を個別に入力してこれをＡ／Ｄ変換し該検出信号に応じた出力処理を行い、これら制御部材の演算系統は、前記アクチュエータに出力する駆動信号を制御する電子制御装置において、前記各入力系統の出力結果を比較する第１比較手段と、前記第１比較手段によりこれら出力結果が不一致とされたときに、故障検出する第１故障検出手段と、前記第１比較手段によりこれら出力結果が一致とされたときに、これら制御部材の演算系統は、これら制御部材の演算系統間で同一であるいずれか１つの前記入力系統の出力結果に基づき互いに同一の演算処理を個別に行うことと、前記各演算系統の演算結果が同一であるかを比較する第２比較手段と、前記第２比較手段によりこれら演算結果が同一でないとされたときに、故障検出する第２故障検出手段とを備え、前記第２比較手段によりこれら演算結果が同一であるとされたときに、これら制御部材のいずれか１つの前記演算系統の演算結果が前記アクチュエータに出力されて駆動信号を制御することを要旨とする。

請求項３に記載の発明は、請求項２において、前記複数の同種のセンサに加えて、複数の異種のセンサを備えたことを要旨とする。

（作用）
請求項１，２に記載の発明によれば、第１比較手段により各入力系統の出力結果が比較される。第１比較手段によるこれら出力結果の一致・不一致の判定に係る範囲は、基本的に各センサや各制御部材の入力系統等の個体ばらつきを包括しうる限定的な範囲に設定できるため、第１故障検出手段による故障検出がより厳密に行われる。また、第２比較手段により各演算系統の演算結果が比較される。これら制御部材の演算系統は、入力系統のいずれか１つの出力結果、すなわち共通の出力結果に基づき互いに同一の演算処理を個別に行う。従って、第２比較手段によるこれら演算結果の一致・不一致の判定は、基本的にこれら演算結果が互いに同一か否かでできるため、第２故障検出手段による故障検出がより厳密に行われる。以上により、故障検出において各判定に係る許容範囲が徒に広がることが抑制され、故障検出精度が向上される。また、入力系統及び演算系統をそれぞれ有する複数の制御部材を備える冗長化した構成であるため、故障検出精度が更に向上される。

請求項３に記載の発明によれば、２種類の異なるセンサを利用したことで、アクチュエータをより厳密に制御しうることになる。

以上詳述したように、請求項１乃至３に記載の発明では、電子制御装置において、故障検出精度を向上することができる。

（第１の実施形態）
以下、本発明を具体化した第１の実施形態について図１に従って説明する。本実施形態の制御システム１０は、検出対象であるアクチュエータ１１の物理量を検出する２つの同種のセンサＡ１，Ａ２と、これらセンサＡ１，Ａ２の各検出信号を入力して同アクチュエータ１１に出力する駆動信号を制御する電子制御装置（以下、「ＥＣＵ」という）１２とを備えている。ＥＣＵ１２は、マイクロコンピュータ（以下、「マイコン」という）として構成されており、演算・制御を行う中央演算処理装置（以下、「ＣＰＵ」という）、記憶を行うＲＯＭ，ＲＡＭ等のメモリ、外部との接続用の入出力インターフェース等を備えている。

図１にＥＣＵ１２のＣＰＵによる処理を一部ブロック化して示したように、ＥＣＵ１２は、入力インターフェース１３と、演算処理部１４とを備えている。そして、入力インターフェース１３は、アナログ信号であるセンサＡ１の検出信号を入力してこれをＡ／Ｄ（アナログ／デジタル）変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統１５を備えている。また、入力インターフェース１３は、同じくアナログ信号であるセンサＡ２の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統１６を備えている。

演算処理部１４は、各入力系統１５，１６によりＲＡＭに記憶されたデジタル値を比較する第１比較手段としての第１比較部２１を備えている。第１比較部２１は、上記デジタル値の一致・不一致の判定にあたってこれらデジタル値の偏差と所定しきい値とを大小判定する。すなわち、第１比較部２１は、上記偏差の大きさが所定しきい値よりも小さいときには一致と判定し、同偏差の大きさが所定しきい値よりも大きいときには不一致と判定する。この所定しきい値は、センサＡ１，Ａ２の個体ばらつき、入力インターフェース１３のノイズ特性、各入力系統１５，１６ごとにＡ／Ｄ変換器を備える場合にはＡ／Ｄ変換器の個体ばらつき（変換誤差等）を吸収しうる好適な値に設定されている。なお、第１比較部２１は、上記デジタル値が不一致と判定したときに故障検出する第１故障検出手段としての機能を併せて有している。この故障要因としては、例えばセンサＡ１，Ａ２、入力インターフェース１３、ＲＡＭ等の異常が考えられるが、故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。

また、演算処理部１４は、第１比較部２１によりこれらデジタル値が一致と判定されたときに、一方の入力系統１５によりＲＡＭに記憶されたデジタル値に基づき互いに同一の演算処理を個別に行う２つの演算系統２２，２３を備えている。演算系統２２は、一連の演算処理を順番に複数（ここでは３つ）のステップで分割した演算部２２ａ，２２ｂ，２２ｃからなる。また、演算系統２３も、一連の演算処理を順番に複数（ここでは３つ）のステップで分割した演算部２３ａ，２３ｂ，２３ｃからなる。演算部２２ａ，２３ａ、演算部２２ｂ，２３ｂ、演算部２２ｃ，２３ｃは、それぞれ互いに同一の演算処理となっている。

さらに、演算処理部１４は、各演算系統２２，２３における演算値を比較する第２比較手段としての第２比較部２４を備えている。第２比較部２４は、上記演算系統２２，２３の演算値の一致・不一致の判定にあたってこれら演算値が同一であるかを判定する。すなわち、第２比較部２４は、これら演算値が同一であるときには一致と判定し、同一でないときには不一致と判定する。

なお、第２比較部２４は、上記演算値が不一致と判定したときに故障検出する第２故障検出手段としての機能を併せて有している。この故障要因としては、例えばＲＯＭ，ＲＡＭ等の異常が考えられるが、故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。また、第２比較部２４によりこれら演算値が一致と判定されたときには、一方の演算系統２２における演算値がアクチュエータ１１に出力されてその駆動信号が制御されるようになっている。

以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
（１）本実施形態では、第１比較部２１により各入力系統１５，１６によりＲＡＭに記憶されたデジタル値が比較される。第１比較部２１によるこれらデジタル値の一致・不一致の判定に係る所定しきい値は、基本的にセンサＡ１，Ａ２の個体ばらつき、入力インターフェース１３のノイズ特性等を包括しうる限定的なしきい値に設定できるため、第１比較部２１（第１故障検出手段）による故障検出がより厳密に行われる。また、第２比較部２４により各演算系統２２，２３の演算値が比較される。これら演算系統２２，２３は、一方の入力系統１５によりＲＡＭに記憶されたデジタル値、すなわち共通のデジタル値に基づき互いに同一の演算処理を個別に行う。従って、第２比較部２４によるこれら演算値の一致・不一致の判定は、演算系統での演算の複雑さに関係なく、基本的にこれら演算値が互いに同一か否かでできるため、第２比較部２４（第２故障検出手段）による故障検出がより厳密に行われる。以上により、故障検出において各判定に係る許容範囲が徒に広がることを抑制でき、故障検出精度を向上できる。

（第２の実施形態）
以下、本発明を具体化した第２の実施形態について図２に従って説明する。なお、第２の実施形態の制御システム３０は、センサＡ１，Ａ２に加えて同センサＡ１，Ａ２とは異なる物理量を検出する２つの同種のセンサＢ１，Ｂ２を備えたことが第１の実施形態と異なる。すなわち、センサＡ１，Ａ２及びセンサＢ１，Ｂ２は、２種類からなるセンサ群を構成している。

図２に示されるように、本実施形態の制御システム３０は、センサＡ１，Ａ２及びセンサＢ１，Ｂ２の各検出信号を入力して前記アクチュエータ１１に出力する駆動信号を制御するＥＣＵ３１を備えている。ＥＣＵ３１は、マイコンとして構成されており、演算・制御を行うＣＰＵ、記憶を行うＲＯＭ，ＲＡＭ等のメモリ、外部との接続用の入出力インターフェース等を備えている。

図２にＥＣＵ３１のＣＰＵによる処理を一部ブロック化して示したように、ＥＣＵ３１は、入力インターフェース３２と、演算処理部３３とを備えている。そして、入力インターフェース３２は、アナログ信号であるセンサＡ１の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統３４と、同じくアナログ信号であるセンサＡ２の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統３５とを備えている。また、入力インターフェース３２は、アナログ信号であるセンサＢ１の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統３６と、同じくアナログ信号であるセンサＢ２の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統３７とを備えている。

演算処理部３３は、各入力系統３４，３５によりＲＡＭに記憶されたデジタル値を比較する第１比較手段としての第１Ａ比較部４１を備えている。第１Ａ比較部４１は、上記デジタル値の一致・不一致の判定にあたってこれらデジタル値の偏差と所定しきい値とを大小判定する。すなわち、第１Ａ比較部４１は、上記偏差の大きさが所定しきい値よりも小さいときには一致と判定し、同偏差の大きさが所定しきい値よりも大きいときには不一致と判定する。この所定しきい値は、センサＡ１，Ａ２の個体ばらつき、入力インターフェース３２のノイズ特性、各入力系統３４，３５ごとにＡ／Ｄ変換器を備える場合にはＡ／Ｄ変換器の個体ばらつき（変換誤差等）を吸収しうる好適な値に設定されている。

また、演算処理部３３は、各入力系統３６，３７によりＲＡＭに記憶されたデジタル値を比較する第１比較手段としての第１Ｂ比較部４２とを備えている。第１Ｂ比較部４２は、上記デジタル値の一致・不一致の判定にあたってこれらデジタル値の偏差と所定しきい値とを大小判定する。この所定しきい値は、センサＢ１，Ｂ２の個体ばらつき、入力インターフェース３２のノイズ特性、各入力系統３６，３７ごとにＡ／Ｄ変換器を備える場合にはＡ／Ｄ変換器の個体ばらつき（変換誤差等）を吸収しうる好適な値に設定されている。

なお、第１Ａ比較部４１及び第１Ｂ比較部４２は、それぞれ対応する上記デジタル値が不一致と判定したときに故障検出する第１故障検出手段としての機能を併せて有している。この故障要因としては、例えばセンサＡ１，Ａ２、センサＢ１，Ｂ２、入力インターフェース３２、ＲＡＭ等の異常が考えられるが、いずれかにおいて故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。

さらに、演算処理部３３は、これら第１Ａ比較部４１及び第１Ｂ比較部４２によりそれぞれこれらデジタル値が一致と判定されたときに、各一方の入力系統３４，３６によりＲＡＭに記憶された各デジタル値に基づき互いに同一の演算処理を個別に行う２つの演算系統４３，４４を備えている。演算系統４３の演算部４３ａ，４３ｂ，４３ｃ及び演算系統４４の演算部４４ａ，４４ｂ，４４ｃの関係は第１の実施形態と同様である。

また、演算処理部３３は、各演算系統４３，４４における演算値を比較する第２比較手段としての第２比較部４５を備えている。第２比較部４５は、上記演算系統４３，４４の演算値の一致・不一致の判定にあたってこれら演算値が同一であるかを判定する。すなわち、第２比較部４５は、これら演算値が同一であるときには一致と判定し、同一でないときには不一致と判定する。

なお、第２比較部４５は、上記演算値が不一致と判定したときに故障検出する第２故障検出手段としての機能を併せて有している。この故障要因としては、例えばＲＯＭ，ＲＡＭ等の異常が考えられるが、故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。また、第２比較部４５によりこれら演算値が一致と判定されたときには、一方の演算系統４３における演算値がアクチュエータ１１に出力されてその駆動信号が制御されるようになっている。

以上詳述したように、本実施形態によれば、前記第１の実施形態と同様の効果が得られるようになる。特に、２種類の異なるセンサ（センサＡ１，Ａ２、センサＢ１，Ｂ２）を利用したことで、アクチュエータ１１をより厳密に制御しうることになる。

（第３の実施形態）
以下、本発明を具体化した第３の実施形態について図３に従って説明する。なお、第３の実施形態の制御システム５０は、ＥＣＵ５１を２つのマイコン５２，５３で構成したことが第１及び第２の実施形態と異なる。これらは、それぞれ演算・制御を行うＣＰＵ、記憶を行うＲＯＭ，ＲＡＭ等のメモリ、外部との接続用の入出力インターフェース等を備えており、入出力インターフェースを介してシリアル通信若しくはパラレル通信等の手法で相互にデータ（演算値等）の授受が可能になっている。

図３にマイコン５２，５３の各ＣＰＵによる処理を一部ブロック化して示したように、一方のマイコン５２は、入力インターフェース５４と、演算処理部５５とを備えており、他方のマイコン５３は、入力インターフェース５６と、演算処理部５７とを備えている。

マイコン５２の入力インターフェース５４は、アナログ信号であるセンサＡ１の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統５８を備えている。同様に、マイコン５３の入力インターフェース５６は、アナログ信号であるセンサＡ２の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統５９を備えている。

一方のマイコン５２の演算処理部５５は、入力系統５８によりＲＡＭに記憶されたデジタル値と、マイコン５３から受信した入力系統５９によりＲＡＭに記憶されたデジタル値とを比較する第１比較手段としての第１比較部６０を備えている。第１比較部６０は、上記デジタル値の一致・不一致の判定にあたってこれらデジタル値の偏差と所定しきい値とを大小判定する。すなわち、第１比較部６０は、上記偏差の大きさが所定しきい値よりも小さいときには一致と判定し、同偏差の大きさが所定しきい値よりも大きいときには不一致と判定する。この所定しきい値は、センサＡ１，Ａ２の個体ばらつき、入力インターフェース５４，５６のノイズ特性及びＡ／Ｄ変換器の個体ばらつき（変換誤差等）を吸収しうる好適な値に設定されている。なお、第１比較部６０は、上記デジタル値が不一致と判定したときに故障検出する第１故障検出手段としての機能を併せて有している。この故障要因としては、例えばセンサＡ１，Ａ２、いずれかのマイコン５２，５３の入出力インターフェース（入力インターフェース５４，５６）、ＲＡＭ等の異常が考えられるが、故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。

また、演算処理部５５は、第１比較部６０によりこれらデジタル値が一致と判定されたときに、一方の入力系統５８によりＲＡＭに記憶されたデジタル値に基づき演算処理を行う演算系統６１を備えている。

他方のマイコン５３の演算処理部５７は、第１比較部６０により上記デジタル値が一致と判定されたときに、一方の入力系統５８によりＲＡＭに記憶されたデジタル値を受信して、これに基づき演算系統６１と同一の演算処理を行う演算系統６２として構成されている。演算系統６１の演算部６１ａ，６１ｂ，６１ｃと、演算系統６２の演算部６２ａ，６２ｂ，６２ｃとの関係は第１の実施形態と同様である。

さらに、一方のマイコン５２の演算処理部５５は、演算系統６１における演算値と、マイコン５３から受信した演算系統６２における演算値とを比較する第２比較手段としての第２比較部６３を備えている。第２比較部６３は、上記演算系統６１，６２の演算値の一致・不一致の判定にあたってこれら演算値が同一であるかを判定する。すなわち、第２比較部６３は、これら演算値が同一であるときには一致と判定し、同一でないときには不一致と判定する。なお、第２比較部６３は、上記演算値が不一致と判定したときに故障検出する第２故障検出手段としての機能を併せて有している。この故障要因としては、例えばいずれかのマイコン５２，５３のＣＰＵ（ＡＬＵなど）、ＲＯＭ，ＲＡＭ、入出力インターフェース等の異常が考えられるが、故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。また、第２比較部６３によりこれら演算値が一致と判定されたときには、一方の演算系統６１における演算値がアクチュエータ１１に出力されてその駆動信号が制御されるようになっている。

（１）本実施形態では、第１比較部６０により各入力系統５８，５９により対応するＲＡＭに記憶されたデジタル値が比較される。第１比較部６０によるこれらデジタル値の一致・不一致の判定に係る所定しきい値は、基本的に各センサＡ１，Ａ２や各マイコン５２，５３の入力系統５８，５９等の個体ばらつきを包括しうる限定的な範囲に設定できるため、第１比較部６０（第１故障検出手段）による故障検出がより厳密に行われる。また、第２比較部６３により各演算系統６１，６２の演算値が比較される。これらマイコン５２，５３の演算系統６１，６２は、一方の入力系統５８によりＲＡＭに記憶されたデジタル値、すなわち共通のデジタル値に基づき互いに同一の演算処理を個別に行う。従って、第２比較部６３によるこれら演算値の一致・不一致の判定は、演算系統での演算の複雑さに関係なく、基本的にこれら演算値が互いに同一か否かでできるため、第２比較部６３（第２故障検出手段）による故障検出がより厳密に行われる。以上により、故障検出において各判定に係る許容範囲が徒に広がることを抑制でき、故障検出精度を向上できる。また、入力系統５８，５９及び演算系統６１，６２をそれぞれ有する２つのマイコン５２，５３を備える冗長化した構成であるため、故障検出精度を更に向上できる。

（第４の実施形態）
以下、本発明を具体化した第４の実施形態について図４に従って説明する。なお、第４の実施形態の制御システム６６は、センサＡ１，Ａ２に加えて同センサＡ１，Ａ２とは異なる物理量を検出する２つの同種のセンサＢ１，Ｂ２を備えたことが第３の実施形態と異なる。すなわち、センサＡ１，Ａ２及びセンサＢ１，Ｂ２は、２種類からなるセンサ群を構成している。

図４に示されるように、本実施形態の制御システム６６が備えるＥＣＵ６７は、２つのマイコン６８，６９にて構成されている。これらマイコン６８，６９は、それぞれ演算・制御を行うＣＰＵ、記憶を行うＲＯＭ，ＲＡＭ等のメモリ、外部との接続用の入出力インターフェース等を備えており、入出力インターフェースを介してシリアル通信若しくはパラレル通信等の手法で相互にデータ（演算値等）の授受が可能になっている。

図４にマイコン６８，６９の各ＣＰＵによる処理を一部ブロック化して示したように、一方のマイコン６８は、入力インターフェース７０と、演算処理部７１とを備えており、他方のマイコン６９は、入力インターフェース７２と、演算処理部７３とを備えている。

マイコン６８の入力インターフェース７０は、アナログ信号であるセンサＡ１の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統７４と、同じくアナログ信号であるセンサＢ１の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統７５とを備えている。マイコン６９の入力インターフェース７０は、アナログ信号であるセンサＡ２の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統７６と、同じくアナログ信号であるセンサＢ２の検出信号を入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する入力系統７７とを備えている。

一方のマイコン６８の演算処理部７１は、入力系統７４によりＲＡＭに記憶されたデジタル値と、マイコン６９から受信した入力系統７６によりＲＡＭに記憶されたデジタル値とを比較する第１比較手段としての第１Ａ比較部７８を備えている。また、マイコン６８の演算処理部７１は、入力系統７５によりＲＡＭに記憶されたデジタル値と、マイコン６９から受信した入力系統７７によりＲＡＭに記憶されたデジタル値とを比較する第１比較手段としての第１Ｂ比較部７９を備えている。

第１Ａ比較部７８は、上記デジタル値の一致・不一致の判定にあたってこれらデジタル値の偏差と所定しきい値とを大小判定する。すなわち、第１Ａ比較部７８は、上記偏差の大きさが所定しきい値よりも小さいときには一致と判定し、同偏差の大きさが所定しきい値よりも大きいときには不一致と判定する。この所定しきい値は、センサＡ１，Ａ２の個体ばらつき、入力インターフェース７０，７２のノイズ特性及びＡ／Ｄ変換器の個体ばらつき（変換誤差等）を吸収しうる好適な値に設定されている。

同様に、第１Ｂ比較部７９は、上記デジタル値の一致・不一致の判定にあたってこれらデジタル値の偏差と所定しきい値とを大小判定する。この所定しきい値は、センサＢ１，Ｂ２の個体ばらつき、入力インターフェース７０，７２のノイズ特性及びＡ／Ｄ変換器の個体ばらつき（変換誤差等）を吸収しうる好適な値に設定されている。

なお、第１Ａ比較部７８及び第１Ｂ比較部７９は、それぞれ対応する上記デジタル値が不一致と判定したときに故障検出する第１故障検出手段としての機能を併せて有している。この故障要因としては、例えばセンサＡ１，Ａ２、センサＢ１，Ｂ２、いずれかのマイコン６８，６９の入出力インターフェース（入力インターフェース７０，７２）、ＲＡＭ等の異常が考えられるが、いずれかにおいて故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。

さらに、一方のマイコン６８の演算処理部７１は、これら第１Ａ比較部７８及び第１Ｂ比較部７９によりそれぞれこれらデジタル値が一致と判定されたときに、各一方の入力系統７４及び入力系統７５によりＲＡＭに記憶された各デジタル値に基づき演算処理を行う演算系統８０を備えている。

また、他方のマイコン６９の演算処理部７３は、これら第１Ａ比較部７８及び第１Ｂ比較部７９によりそれぞれこれらデジタル値が一致と判定されたときに、各一方の入力系統７４及び入力系統７５によりＲＡＭに記憶されたデジタル値を受信して、これに基づき演算系統８０と同一の演算処理を行う演算系統８１として構成されている。演算系統８０の演算部８０ａ，８０ｂ，８０ｃと、演算系統８１の演算部８１ａ，８１ｂ，８１ｃとの関係は第１の実施形態と同様である。

さらに、一方のマイコン６８の演算処理部７１は、演算系統８０における演算値と、マイコン６９から受信した演算系統８１における演算値とを比較する第２比較手段としての第２比較部８２を備えている。第２比較部８２は、上記演算系統８０，８１の演算値の一致・不一致の判定にあたってこれら演算値が同一であるかを判定する。すなわち、第２比較部８２は、これら演算値が同一であるときには一致と判定し、同一でないときには不一致と判定する。

なお、第２比較部８２は、上記演算値が不一致と判定したときに故障検出する第２故障検出手段としての機能を併せて有している。この故障要因としては、例えばいずれかのマイコン６８，６９のＣＰＵ（ＡＬＵなど）、ＲＯＭ，ＲＡＭ、入出力インターフェース等の異常が考えられるが、故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。また、第２比較部８２によりこれら演算値が一致と判定されたときには、一方の演算系統８０における演算値がアクチュエータ１１に出力されてその駆動信号が制御されるようになっている。

以上詳述したように、本実施形態によれば、前記第３の実施形態と同様の効果が得られるようになる。特に、２種類の異なるセンサ（センサＡ１，Ａ２、センサＢ１，Ｂ２）を利用したことで、アクチュエータ１１をより厳密に制御しうることになる。

（第５の実施形態）
以下、本発明を具体化した第５の実施形態について図５に従って説明する。なお、第５の実施形態の制御システム８６は、検出対象であるアクチュエータ１１の物理量を検出する単独のセンサＡと、その検出信号を内部で２重化して入力して同アクチュエータ１１に出力する駆動信号を制御するＥＣＵ８７とを備えたことが第１の実施形態と異なる。ＥＣＵ８７は、マイコンとして構成されており、演算・制御を行うＣＰＵ、記憶を行うＲＯＭ，ＲＡＭ等のメモリ、外部との接続用の入出力インターフェース等を備えている。

図５にＥＣＵ８７のＣＰＵによる処理を一部ブロック化して示したように、ＥＣＵ８７は、入力インターフェース８８と、演算処理部８９とを備えている。そして、入力インターフェース８８は、アナログ信号であるセンサＡの検出信号をそれぞれ入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する２つの入力系統９０，９１を備えている。

演算処理部８９は、第１の実施形態に準じて第１比較手段としての第１比較部９２を備えている。ただし、上記デジタル値の一致・不一致の判定にあたっては、共通の検出信号を利用していることに対応してより厳密な所定しきい値が設定されている。また、演算処理部８９は、第１比較部９２によりこれらデジタル値が一致と判定されたときに、一方の入力系統９０によりＲＡＭに記憶されたデジタル値に基づき互いに同一の演算処理を個別に行う２つの演算系統９３，９４とを備えている。さらに、演算処理部８９は、各演算系統９３，９４における演算値を比較する第２比較手段としての第２比較部９５を備えている。これら演算系統９３（演算部９３ａ，９３ｂ，９３ｃ）、演算系統９４（演算部９４ａ，９４ｂ，９４ｃ）及び第２比較部９５の機能は第１の実施形態と共通であるため詳細な説明は割愛する。

以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
（１）本実施形態では、第１比較部９２により各入力系統９０，９１によりＲＡＭに記憶されたデジタル値が比較される。これらデジタル値は、共通である１つのセンサＡの検出信号に基づく。このため、第１比較部９２によるこれらデジタル値の一致・不一致の判定に係る所定しきい値は、入力インターフェース８８のノイズ特性、Ａ／Ｄ変換器の個体ばらつきを包括しうる限定的なしきい値に設定できるため、第１比較部９２（第１故障検出手段）による故障検出がより厳密に行われる。また、第２比較部９５により各演算系統９３，９４の演算値が比較される。これら演算系統９３，９４は、一方の入力系統９０によりＲＡＭに記憶されたデジタル値、すなわち共通のデジタル値に基づき互いに同一の演算処理を個別に行う。従って、第２比較部９５によるこれら演算値の一致・不一致の判定は、演算系統での演算の複雑さに関係なく、基本的にこれら演算値が互いに同一か否かでできるため、第２比較部９５（第２故障検出手段）による故障検出がより厳密に行われる。以上により、故障検出において各判定に係る許容範囲が徒に広がることを抑制でき、故障検出精度を向上できる。

（第６の実施形態）
以下、本発明を具体化した第６の実施形態について図６に従って説明する。なお、第６の実施形態の制御システム９６は、センサＡの検出信号を内部で３重化するＥＣＵ９７を備えたことが第５の実施形態と異なる。

図６にＥＣＵ９７のＣＰＵによる処理を一部ブロック化して示したように、ＥＣＵ９７は、入力インターフェース９８と、演算処理部９９とを備えている。そして、入力インターフェース９８は、アナログ信号であるセンサＡの検出信号をそれぞれ入力してこれをＡ／Ｄ変換し、同検出信号に応じたデジタル値をＲＡＭに記憶する３つの入力系統１００，１０１，１０２を備えている。

演算処理部９９は、各入力系統１００，１０１，１０２によりＲＡＭに記憶されたデジタル値を比較する第１比較手段としての第１比較部１０３を備えている。第１比較部１０３は、これらデジタル値の比較に伴い後述する態様でいずれか１つのデジタル値を選択設定する。第１比較部１０３は、いずれのデジタル値も選択不能のときに故障検出する第１故障検出手段としての機能を併せて有している。この故障要因としては、例えばセンサＡ、入力インターフェース９８、ＲＡＭ等の異常が考えられるが、故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。

また、演算処理部９９は、第１比較部１０３により設定されたデジタル値に基づき互いに同一の演算処理を個別に行う３つの演算系統１０４，１０５，１０６を備えている。演算系統１０４は、一連の演算処理を順番に複数（ここでは３つ）のステップで分割した演算部１０４ａ，１０４ｂ，１０４ｃからなる。また、演算系統１０５も、一連の演算処理を順番に複数（ここでは３つ）のステップで分割した演算部１０５ａ，１０５ｂ，１０５ｃからなる。さらに、演算系統１０６も、一連の演算処理を順番に複数（ここでは３つ）のステップで分割した演算部１０６ａ，１０６ｂ，１０６ｃからなる。演算部１０４ａ，１０５ａ，１０６ａ、演算部１０４ｂ，１０５ｂ，１０６ｂ、演算部１０４ｃ，１０５ｃ，１０６ｃは、それぞれ互いに同一の演算処理となっている。

さらに、演算処理部９９は、各演算系統１０４，１０５，１０６における演算値を比較する第２比較手段としての第２比較部１０７を備えている。第２比較部１０７は、上記演算値の一致・不一致の判定にあたって多数決による判定を行う。具体的には、第２比較部１０７は、各演算系統１０４，１０５，１０６における演算値の全て、若しくはいずれか２つが同一のときには一致判定を行う。このとき、同一となった演算値がアクチュエータ１１に出力されてその駆動信号が制御されるようになっている。

また、第２比較部１０７は、各演算系統１０４，１０５，１０６における演算値の全てが異なるときには不一致判定を行う。第２比較部１０７は、上記演算値が不一致と判定したときに故障検出する第２故障検出手段としての機能を併せて有している。この故障要因としては、例えばＲＯＭ，ＲＡＭ等の異常が考えられるが、故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。

次に、上記第１比較部１０３におけるデジタル値の選択設定態様について説明する。このデジタル値の選択設定は、優先順位に従って処理されるようになっている。図７は、ＥＣＵ９７のＣＰＵにより実行されるデジタル値の選択態様を示すフローチャートである。処理がこのルーチンに移行すると、ＣＰＵはＳ（ステップ）１において、入力系統１００によりＲＡＭに記憶されたデジタル値の正常範囲内判定を行う。この処理は、上記デジタル値が予め設定されている正常範囲内に属するか否かの判断に基づき同デジタル値の正常判定を行うものである。

次に、ＣＰＵはＳ２に移行して入力系統１０１によりＲＡＭに記憶されたデジタル値に対して同様の正常範囲内判定を、更にＳ３に移行して入力系統１０２によりＲＡＭに記憶されたデジタル値に対して同様の正常範囲内判定を行う。

そして、Ｓ４においてＣＰＵは、これら入力系統１００，１０１，１０２によりＲＡＭに記憶されたデジタル値のうち２つ以上が正常か否かを判断する。ここで、２つ以上が正常と判断されると、ＣＰＵはＳ５に移行して正常なデジタル値のなかで最も優先順位の高いものを選択してこれを次段の各演算系統１０４，１０５，１０６に展開する。

なお、本実施形態では、初期設定において、入力系統１００、入力系統１０１、入力系統１０２によりＲＡＭに記憶されたデジタル値の順番で高くなる優先順位が設定されている。例えば、優先順位が１番である入力系統１００によりＲＡＭに記憶されたデジタル値が正常であれば、当該デジタル値が選択されるようになっている。また、入力系統１００によりＲＡＭに記憶されたデジタル値が異常であり、且つ、入力系統１０１によりＲＡＭに記憶されたデジタル値が正常であれば、このデジタル値が選択されるようになっている。

Ｓ４において、２つ以上が正常ではないと判断されると、ＣＰＵはＳ６に移行して上記デジタル値のうち１つだけでも正常か否かを判断する。ここで、デジタル値の１つが正常と判断されると、ＣＰＵはＳ７に移行して正常判断された当該デジタル値を選択してこれを次段の各演算系統１０４，１０５，１０６に展開する。また、Ｓ６において、上記デジタル値の１つも正常ではない（全てが正常ではない）と判断されると、ＣＰＵはＳ８に移行していずれのデジタル値も選択することなく故障検出する。

Ｓ５，Ｓ７，Ｓ８のいずれかの処理を行ったＣＰＵは、第１比較部１０３におけるデジタル値の選択設定に関しての処理を一旦終了する。
以上詳述したように、本実施形態によれば、前記第５の実施形態と同様の効果が得られるようになる。特に、センサＡの検出信号を内部で３重化して故障検出を行うようにしたことで、その検出精度を更に向上することができる。

（第７の実施形態）
以下、本発明を具体化した第７の実施形態について図８に従って説明する。なお、第７の実施形態の制御システム１１０は、演算処理部における演算値の一致・不一致の判定（多数決判定）を演算系統を構成する演算部ごとに行うＥＣＵ１１１を備えたことが第６の実施形態と異なる。従って、同様の部分については、同一の符号を付してその説明を一部省略する。

図８にＥＣＵ１１１のＣＰＵによる処理を一部ブロック化して示したように、ＥＣＵ１１１の演算処理部１１２は、前記第１比較部１０３により選択設定されたデジタル値に基づき互いに同一の演算処理を個別に行う３つの演算部１１３ａ，１１３ｂ，１１３ｃを備えている。

また、演算処理部１１２は、各演算部１１３ａ，１１３ｂ，１１３ｃにおける演算値を比較する第２比較部１１４を備えている。第２比較部１１４は、上記演算値の一致・不一致の判定にあたって多数決による判定を行う。具体的には、第２比較部１１４は、各演算部１１３ａ，１１３ｂ，１１３ｃにおける演算値の全て、若しくはいずれか２つが同一のときには一致判定を行う。このとき、同一となった演算値（ここでは、演算部１１３ａにおける演算値）が演算処理部１１２の次段の演算部１１５ａ，１１５ｂ，１１５ｃに展開されるようになっている。また、第２比較部１１４は、各演算部１１３ａ，１１３ｂ，１１３ｃにおける演算値の全てが異なるときには不一致判定を行う。

３つの演算部１１５ａ，１１５ｂ，１１５ｃは、第２比較部１１４により展開された演算値に基づき互いに同一の演算処理を個別に行う。
また、演算処理部１１２は、各演算部１１５ａ，１１５ｂ，１１５ｃにおける演算値を比較する第３比較部１１６を備えている。第３比較部１１６も、上記演算値の一致・不一致の判定にあたって第２比較部１１４と同様に多数決による判定を行う。このとき、同一となった演算値（ここでは、演算部１１５ｂにおける演算値）が演算処理部１１２の次段の演算部１１７ａ，１１７ｂ，１１７ｃに展開されるようになっている。また、第３比較部１１６は、各演算部１１５ａ，１１５ｂ，１１５ｃにおける演算値の全てが異なるときには不一致判定を行う。

３つの演算部１１７ａ，１１７ｂ，１１７ｃは、第３比較部１１６により展開された演算値に基づき互いに同一の演算処理を個別に行う。
さらに、演算処理部１１２は、各演算部１１７ａ，１１７ｂ，１１７ｃにおける演算値を比較する第４比較部１１８を備えている。第４比較部１１８も、上記演算値の一致・不一致の判定にあたって第２比較部１１４及び第３比較部１１６と同様に多数決による判定を行う。このとき、同一となった演算値（ここでは、演算部１１７ａにおける演算値）がアクチュエータ１１に出力されてその駆動信号が制御されるようになっている。また、第３比較部１１６は、各演算部１１５ａ，１１５ｂ，１１５ｃにおける演算値の全てが異なるときには不一致判定を行う。

なお、第２、第３及び第４比較部１１４，１１６，１１８は、比較に係る演算値が不一致と判定したときに故障検出する第２故障検出手段としての機能を併せて有している。この故障要因としては、例えばＲＯＭ，ＲＡＭ等の異常が考えられるが、故障検出されたときにはアクチュエータ１１に出力する駆動信号の制御が停止されるようになっている。

以上詳述したように、本実施形態によれば、前記第６の実施形態と同様の効果が得られるようになる。特に、演算処理部１１２における演算値の一致・不一致の判定（多数決判定）を演算系統を構成する演算部ごとに行うようにしたことで故障検出の検出精度を更に向上することができる。また、第２、第３及び第４比較部１１４，１１６，１１８により段階的に故障検出することができる。さらに、第２、第３及び第４比較部１１４，１１６，１１８ごとにそれぞれ演算値が展開等されるため、より柔軟に故障検出することができる。

なお、上記実施形態は以下のように変更してもよい。
・前記第１〜第４の実施形態において、３種類以上のセンサを備えた形態を採用してもよい。

・前記第５〜第７の実施形態において、２種類以上のセンサを備えた形態を採用してもよい。
・前記第１〜第６の実施形態において、演算系統における演算値の比較を各演算部ごとに行うようにしてもよい。

・前記各実施形態においては、アナログ信号である検出信号を入力系統においてＡ／Ｄ変換したデジタル値をＲＡＭに記憶する構成を採用した。これに対して、検出信号がデジタル信号である場合には、シリアル通信若しくはパラレル通信等の手法でこれを受信して入力系統においてＲＡＭに記憶させるようにしてもよい。

・前記各実施形態において、各入力系統ごとにＡ／Ｄ変換器を設けてもよく、各入力系統でＡ／Ｄ変換器を兼用にしてもよい。
・前記各実施形態においては、ＥＣＵにて演算された演算値によってアクチュエータ１１の駆動信号を制御する形態について説明したが、例えば同演算値を他のコントローラに出力（送信）する形態であってもよい。

・前記各実施形態において、各演算系統での演算部の段数は３つ以外の段数であってもよい。

本発明の第１の実施形態を示すシステムブロック図。本発明の第２の実施形態を示すシステムブロック図。本発明の第３の実施形態を示すシステムブロック図。本発明の第４の実施形態を示すシステムブロック図。本発明の第５の実施形態を示すシステムブロック図。本発明の第６の実施形態を示すシステムブロック図。本発明の第６の実施形態を示すフローチャート。本発明の第７の実施形態を示すシステムブロック図。

符号の説明

Ａ，Ａ１，Ａ２，Ｂ１，Ｂ２…センサ、１２，３１，５１，６７，８７，９７，１１１…ＥＣＵ、１５，１６，３４〜３７，５８，５９，７４〜７７，９０，９１，１００〜１０２…入力系統、２１，６０，９２，１０３…第１故障検出手段を構成する第１比較手段としての第１比較部、２２，２３，４３，４４，６１，６２，８０，８１，９３，９４，１０４，１０５…演算系統、２４，４５，６３，８２，９５，１０７，１１８…第２故障検出手段を構成する第２比較手段としての第２比較部、４１，７８…第１故障検出手段を構成する第１比較手段としての第１Ａ比較部、４２，７９…第１故障検出手段を構成する第１比較手段としての第１Ｂ比較部、５２，５３，６８，６９…制御部材としてのマイコン。

Claims

入力系統及び演算系統をそれぞれ有し、相互にデータの授受が可能になっている複数の制御部材を備え、これら制御部材の入力系統は、アクチュエータの物理量を検出するセンサの検出信号を個別に入力してこれをＡ／Ｄ変換し該検出信号に応じた出力処理を行い、これら制御部材の演算系統は、前記アクチュエータに出力する駆動信号を制御する電子制御装置において、
前記各入力系統の出力結果を比較する第１比較手段と、
前記第１比較手段によりこれら出力結果が不一致とされたときに、故障検出する第１故障検出手段と、
前記第１比較手段によりこれら出力結果が一致とされたときに、これら制御部材の演算系統は、これら制御部材の演算系統間で同一であるいずれか１つの前記入力系統の出力結果に基づき互いに同一の演算処理を個別に行うことと、
前記各演算系統の演算結果が同一であるかを比較する第２比較手段と、
前記第２比較手段によりこれら演算結果が同一でないとされたときに、故障検出する第２故障検出手段とを備え、
前記第２比較手段によりこれら演算結果が同一であるとされたときに、これら制御部材のいずれか１つの前記演算系統の演算結果が前記アクチュエータに出力されて駆動信号を制御することを特徴とする電子制御装置。
入力系統及び演算系統をそれぞれ有し、相互にデータの授受が可能になっている複数の制御部材を備え、これら制御部材の入力系統は、アクチュエータの物理量を検出する複数の同種のセンサのうち１つのセンサの検出信号を個別に入力してこれをＡ／Ｄ変換し該検出信号に応じた出力処理を行い、これら制御部材の演算系統は、前記アクチュエータに出力する駆動信号を制御する電子制御装置において、
前記各入力系統の出力結果を比較する第１比較手段と、
前記第１比較手段によりこれら出力結果が不一致とされたときに、故障検出する第１故障検出手段と、
前記第１比較手段によりこれら出力結果が一致とされたときに、これら制御部材の演算系統は、これら制御部材の演算系統間で同一であるいずれか１つの前記入力系統の出力結果に基づき互いに同一の演算処理を個別に行うことと、
前記各演算系統の演算結果が同一であるかを比較する第２比較手段と、
前記第２比較手段によりこれら演算結果が同一でないとされたときに、故障検出する第２故障検出手段とを備え、
前記第２比較手段によりこれら演算結果が同一であるとされたときに、これら制御部材のいずれか１つの前記演算系統の演算結果が前記アクチュエータに出力されて駆動信号を制御することを特徴とする電子制御装置。
前記複数の同種のセンサに加えて、複数の異種のセンサを備えたことを特徴とする請求項２に記載の電子制御装置。