JP4288065B2 - 液晶表示装置及びその欠陥修正方法 - Google Patents
液晶表示装置及びその欠陥修正方法 Download PDFInfo
- Publication number
- JP4288065B2 JP4288065B2 JP2002375079A JP2002375079A JP4288065B2 JP 4288065 B2 JP4288065 B2 JP 4288065B2 JP 2002375079 A JP2002375079 A JP 2002375079A JP 2002375079 A JP2002375079 A JP 2002375079A JP 4288065 B2 JP4288065 B2 JP 4288065B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- signal line
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、液晶表示装置及びその欠陥修正方法に関し、特にアクティブマトリクス基板を備えた液晶表示装置及びその欠陥修正方法に関する。
【0002】
【従来の技術】
液晶表示装置は、ブラウン管方式と比較して、小型、薄型、軽量及び低消費電力であることを特徴としており、既にOA機器やAV機器など数多くの分野において、実用化が進んでいる。特に画素ごとにスイッチング素子を備えるアクティブマトリクス型の液晶表示装置は、精細な動画表示が可能であり、種々のディスプレイとして利用されている。
【0003】
このようなアクティブマトリクス型の液晶表示装置は、マトリクス状に画素電極が形成された基板と、画素電極に対向するように対向電極が形成された基板と、それらの両基板に挟持されるように設けられた液晶層と、から構成されており、各画素電極に設けられたスイッチング素子によって、それらの両基板の各電極の間に選択的に電圧を印加し、その間の液晶層の液晶分子の配向状態を変えることにより、外部から入射する光の透過率を調整し、画像を表示するものである。
【0004】
スイッチング素子としては、薄膜トランジスタ(以下、TFTと称する)、MIM(金属−絶縁膜−金属)素子、MOS(金属−酸化膜−シリコン)トランジスタ素子及びダイオード等が挙げられるが、ここでは最も一般的に使用されているTFTを用いたアクティブマトリクス基板について説明する。
【0005】
図1はTFTをスイッチング素子とする一般的な液晶表示装置のアクティブマトリクス基板の等価回路図を示す。
【0006】
このアクティブマトリクス基板は、基板上に複数の走査線1と複数の信号線2とが直交するように配設され、その交差部にTFT4が設けられ、各走査線の間に共通線3が設けられている。さらに、各TFT4に対応して一対の走査線1及び信号線2で囲われる領域に画素電極5が設けられている。そして、TFT4のゲート電極6は走査線1に、TFT4のソース電極7は信号線2に、TFT4のドレイン電極8は画素電極5にそれぞれ接続されている。また、走査線1の末端には走査線端子1aが、信号線2の末端には信号線2aがそれぞれ設けられている。共通線3は全て短絡されており、その末端には共通線端子3aが設けられている。
【0007】
ここで、上記のTFTを利用して画像を表示する方式はアクティブマトリクス駆動方式と言われる。具体的には、走査線にゲート信号を送り、走査線を一つの方向に一つのラインずつ順番に走査して、そのラインのTFTをオン状態にする。そしてそのときに信号線にソース信号を送り、画素電極を充電して液晶層に所定電圧を印加されるようにし、TFTをオフ状態にした後、液晶層への印加電圧を次の走査まで保つことで画像表示を実現している。
【0008】
ところで、近年、液晶表示装置の開口率を上げるために、走査線、信号線及び共通線に低抵抗材料を用いてその線の幅を細くしたり、TFTの膜質改善によりTFT特性を向上させ、TFTサイズを縮小化する傾向が強くなっている。このような走査線、信号線、共通線及びTFTの微細化が進むと、液晶表示装置の製造工程におけるダスト、成膜条件等により、各配線の断線及び短絡、TFT特性不良等を生じる可能性が高くなる。このような問題を含んだ液晶表示装置は、欠陥検査工程において例えば点状や線状の欠陥として検出される。通常、液晶表示装置では一定数以下の点状の欠陥は許容されるが、欠陥数が多くなると不良品となってしまう。
【0009】
そこで、このような点状欠陥を修正するために、欠陥の画素電極と走査線、共通線又は信号線とをレーザー照射により溶融接続して、TFT4を常時オン状態にする方法が従来からよく知られている。
【0010】
また、このような欠陥は、アクティブマトリクス基板作製の段階で発見されれば、レーザートリミング等で製造工程のより源流で欠陥修正を実施することで製品の不良率を低減できる。しかしながら、アクティブマトリクス基板の作製中において膨大な数の画素の中からこのような欠陥を検出することは極めて困難であり、欠陥検査の信頼性、欠陥検出座標の位置精度、欠陥修正装置の汎用性、製造時間及び製造コスト等を考慮すると、この段階での欠陥修正は量産レベルにおいては実質不可能といってよい。
【0011】
その一方、アクティブマトリクス基板に対向基板を貼り合わせ、液晶を封入した段階で走査線、信号線及び画素電極に適当な電気信号を与えて欠陥を目視で検出する方法がある。この方法によれば欠陥をCCD(charge-coupled device)カメラ等により容易に検出できる。しかしながら、TFTが図2のTFT4のような従来の配置構造をとるものであれば、ゲート電極6の直近に信号線2が配設されているので、欠陥修正のために走査線1とゲート電極6とをレーザー光の照射によって切断する際に、ゲート電極6の基端部のみにレーザー光を照射するのは難しく、信号線2にダメージを与えてしてしまい、新たな断線短絡の不良を引き起こすことが考えられ、欠陥の修正は困難である。この場合、修正したにもかかわらず欠陥が解消しないため、結局製品を廃棄するというケースもあり、コスト的にデメリットになる欠点がある。
【0012】
上記のような問題を解決するために、欠陥修正を考慮した液晶表示装置が、例えば下記の特許文献1に開示されている。特許文献1では、信号線と画素電極とを短絡するような欠陥修正用のパターンが一対の走査線及び信号線で囲まれた表示領域の一角に予め設けられたものを示している。具体的には図2に例示する。図2はそのアクティブマトリクス基板の画素領域の平面模式図である。
【0013】
このアクティブマトリクス基板では、画素電極5の一方の短辺に沿って走査線1が、その一方の長辺に沿って信号線2がそれぞれ配設され、走査線1と信号線2とが交差する位置にTFT4が設けられている。さらに走査線1と信号線2とが交差する位置でTFT4とは異なる位置に欠陥修正用のパターンを構成する孤立電極9が走査線1と同一層に設けられている。
【0014】
欠陥修正用のパターンは、上記の孤立電極9と、どちらも信号線2と同一層にある信号線2からの分岐した信号分岐電極11と、画素電極5に接続した画素接続電極12と、から構成されている。
【0015】
このアクティブマトリクス基板において画素欠陥が発生した場合には、信号分岐電極11と孤立電極9との重畳部及び画素接続電極12と孤立電極9との重畳部にレーザー光を照射し、各々を電気的に短絡させる。これにより、画素電極5と信号線2とは接続されたことになり、欠陥は修正されることになる。
【0016】
しかしながら、このような欠陥修正用のパターンを表示領域中に設ける場合、レーザー光照射による修正は容易に行えるが、表示領域上に非透過となる欠陥修正用のパターンが存在することになり、液晶表示装置の開口率が下がってしまうという問題がある。
【0017】
また、上記例とは別に、電極に切断部を設けたものが特許文献2に開示されている。特許文献2ではレーザー光照射による欠陥修正をより容易に且つ確実に行うことができるTFT周辺の配置構造が提案されている。具体的には図3にその構造を示す。図3はそのアクティブマトリクス基板の画素領域の平面模式図である。
【0018】
このアクティブマトリクス基板では、画素電極5の一方の短辺に沿って走査線1が、その一方の長辺に沿って信号線2がそれぞれ配設され、走査線1と信号線2とが交差する位置にTFT4が設けられている。
【0019】
TFT4は、走査線1の突出部からなるゲート電極6と、信号線2の突出部からなるソース電極7と、画素電極5に接続したドレイン電極8と、から構成されている。そして、ゲート電極6の基端部には切断し易いようにゲート電極6の他の部分より細くなった切断部が設けられている。
【0020】
このアクティブマトリクス基板において画素欠陥が発生した場合は、まず、ゲート電極6の幅狭になった切断部にレーザー光を照射してゲート電極6と走査線1を切断する。次にソース電極7とゲート電極6との重畳部及びドレイン電極8とゲート電極6との重畳部にレーザー光を照射し、各々を電気的に短絡させる。これにより、画素電極5と信号線2とは電気的に接続されることになり、欠陥は修正されることになる。この場合、ゲート電極6の基部の切断部は細くなっているのでレーザー光照射により走査線1とゲート電極6とを確実に切断でき、また、修正用パターンを設ける必要がないので液晶表示装置の開口率は下がらない。しかしながら、TFT4のオフ特性のマージンが低下してしまうという問題がある。
【0021】
このTFT4のオフ特性のマージンの低下は、ゲート電極の基部を細くしたことにより、図3に示すように走査線1と信号線2との交差部とTFT4の間に大きな透過エリア13が形成されるために発生するものである。具体的には、図4に示すようにアクティブマトリクス基板の下に備えられたバックライトからの光が透過エリア13を通じて液晶層内に入射し、アクティブマトリクス基板と対向する基板上のブラックマトリクス14によって反射し、その反射光がTFT4に入射してしまう。この入射光によりTFT4のチャネル部の半導体膜に多数のキャリアが生成され、これがリーク電流となる。そのため、通常はTFT4をオフ状態にした後も液晶層に印加している電圧を次の走査まで一定に保つことにより画像表示が実現されるが、この場合、リーク電流により液晶層の印加電圧が保たれなくなり、TFTは正常なスイッチ動作ができなくなる。これにより、TFT4のオフ特性のマージンが小さくなってしまうということである。
【0022】
このリーク電流の発生を防止するために、欠陥の修正は考慮されていないが遮光膜を設けた液晶表示装置が特許文献3に開示されている。この液晶表示装置はTFTとTFTが形成された基板との間に遮光膜が設けられたものである。この遮光膜によりリーク電流の発生は防止できる。しかしながら、画素欠陥が発生しても遮光膜が金属等で構成されているので、画素の欠陥部位にレーザー光を照射できず上述したような欠陥の修正は不可能である。
【0023】
【特許文献1】
特開平4−265943号公報
【0024】
【特許文献2】
特開昭63−136076号公報
【0025】
【特許文献3】
特開昭58−159516号公報
【0026】
【発明が解決しようとする課題】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、容易に且つ確実に画素の欠陥修正が可能な液晶表示装置及びその修正方法を提供することである。
【0027】
【課題を解決するための手段】
上記課題を達成する本発明の液晶表示装置は、相互に並行に延びるように設けられた複数の走査線と、上記複数の走査線のそれぞれと交差し且つ相互に並行に延びるように設けられた複数の信号線と、各々、上記走査線の側方に突出するように形成された突出部によりゲート電極、及び該ゲート電極に重なるように島状に形成された半導体膜が構成され、上記走査線と上記信号線との各交差部に近接して設けられた複数のスイッチング素子と、を有するアクティブマトリクス基板を備えた液晶表示装置であって、上記各ゲート電極は、上記各信号線側の側辺が該各信号線に重なるように幅広に設けられ、その基端部に上記走査線との接続部を残して幅方向に延びるスリットが形成され、上記スリットは、上記ゲート電極の側辺のうち上記信号線側に開口すると共に、上記接続部の全体が該信号線から露出するように形成されていることを特徴とする。
【0028】
上記の構成によれば、ゲート電極の基端部に走査線との接続部を残して幅方向に延びるスリットが形成され、しかも、そのスリットは、ゲート電極の側辺のうち信号線側に開口すると共に、接続部の全体が信号線から露出するように形成されているので、欠陥修正のためにゲート電極と走査線とを切断する際には、ゲート電極において信号線側に形成されたスリットの開口部と逆側の幅狭で信号線から露出する接続部のみを切断するだけでよい。これにより、信号線と離れている側を切断することになるので、信号線を傷付けないで、容易に且つ確実に画素の欠陥修正が可能である。また、表示領域に欠陥修正用のパターンを設ける必要もないので、液晶表示装置の開口率を高く保つことができる。さらに、ゲート電極の基端部にスリットを設けることによって容易にゲート電極を切断できるので、ゲート電極の幅を広くとることが可能になる。従って、そのようにすればTFT周辺の遮光性が保たれ、TFTのオフ特性のマージンも確保できる。
【0029】
また、本発明の液晶表示装置の欠陥修正方法は、相互に並行に延びるように設けられた複数の走査線と、上記複数の走査線のそれぞれと交差し且つ相互に並行に延びるように設けられた複数の信号線と、各々、上記走査線の側方に突出するように形成された突出部によりゲート電極、及び該ゲート電極に重なるように島状に形成された半導体膜が構成され、上記走査線と上記信号線との各交差部に近接して設けられた複数のスイッチング素子と、を有し、上記各ゲート電極が上記各信号線側の側辺が該各信号線に重なるように幅広に設けられ、その基端部に上記走査線との接続部を残して幅方向に延びるスリットが形成され、該スリットは、上記ゲート電極の側辺のうち上記信号線側に開口すると共に、上記接続部の全体が該信号線から露出するように形成されたアクティブマトリクス基板を備えた液晶表示装置の欠陥修正方法であって、欠陥修正対象のスイッチング素子のゲート電極のスリットに続く接続部を切断することを特徴とする。
【0030】
上記の方法によれば、アクティブマトリクス基板を備えた液晶表示装置において、ゲート電極の基端部に走査線との接続部を残して幅方向に延びるスリットが形成され、しかも、そのスリットは、ゲート電極の側辺のうち信号線側に開口すると共に、接続部の全体が信号線から露出するように形成されているので、欠陥修正のためにゲート電極と走査線とを切断する際には、ゲート電極において信号線側に形成されたスリットの開口部と逆側の幅狭で信号線から露出する接続部のみを切断するだけでよい。これにより、信号線と離れている側を切断することになるので、信号線を傷付けないで、容易に且つ確実に画素の欠陥修正が可能である。これにより、欠陥修正による画素の修復率が高くなり、液晶表示装置の製造歩留まりを向上させることができる。また、ゲート電極において信号線側に形成されたスリットの開口部と逆側の幅狭で信号線から露出する接続部のみを切断すればよいだけなので、短時間に走査線とゲート電極とを切断でき、修正にかかる時間、エネルギー及び製造コストを低減できる。また、表示領域に欠陥修正用のパターンを設ける必要もないので、液晶表示装置の開口率を高く保つことができる。さらには、ゲート電極の幅を広くとることが可能になるので、TFT周辺の遮光性が保たれTFTのオフ特性のマージンも確保できる。
【0031】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、TFT(Thin Film Transitor)をスイッチング素子に用いたTFT駆動型の液晶表示装置を例に説明する。但し、本発明の液晶表示装置はこれに限らず、TFT以外のスイッチング素子を備えた液晶表示装置にも適用できる。また、ここでは電圧無印加状態で白表示となるノーマリーホワイトの液晶表示装置について説明するが、電圧無印加状態で黒表示になるノーマリーブラックの液晶表示装置ついても表示状態が反転するだけであり、本発明による作用及び効果は変わらない。
【0032】
図5及び図6は、本発明の実施形態に係る液晶表示装置のアクティブマトリクス基板の画素領域の平面模式図である。図6は、図5中のTFT4周辺の拡大平面模式図である。図7は、本発明の実施形態に係る液晶表示装置の断面模式図である。
【0033】
この液晶表示装置は、アクティブマトリクス基板と、それに対向するように設けられた対向基板と、それらの両基板に挟持されるように設けられた液晶層と、を備えている。また、アクティブマトリクス基板の液晶層と反対側には、バックライト17が設けられている。
【0034】
アクティブマトリクス基板は、ガラス基板等上に相互に並行に延びるように設けられた複数の走査線1と、それらの走査線1に直交する方向に相互に並行に延びるように設けられた信号線2と、走査線1及び信号線2の各交差部分に設けられたTFT4と、各TFT4に対応して一対の走査線1及び信号線2に囲われた領域に画素電極5と、を有する。
【0035】
走査線1は、タンタル、チタン、アルミニウム、クロム等の単層又は多層の金属で構成されたものである。また、各走査線1の間には相互に並行に延びるように、走査線1と同一層に同一材料からなる共通線を設けてもよい。さらに、走査線1及び共通線3を覆うように窒化シリコン等からなるゲート絶縁膜が設けられている。
【0036】
信号線2は、ゲート絶縁膜上に設けられ、チタン、アルミニウム、モリブデン、クロム等から構成されている。
【0037】
TFT4は、走査線1から側方に突出した突出部からなるゲート電極6と、その上にゲート絶縁膜を介して設けられた半導体膜と、その半導体膜上に信号線2から側方に突出した突出部からなるソース電極7と、同じくその半導体膜上にソース電極7と対峙するように設けられ画素電極5と接続しているドレイン電極8と、で構成されている。
【0038】
ゲート電極6は、欠陥修正のためにその基端部にはスリット15が設けられている。さらに、ゲート電極6は、TFT4への入射光を防止するために信号線2との間に隙間がないように幅広に形成されている。
【0039】
スリット15はゲート電極6の基端部の信号線2側に開口するように形成されている。そして、走査線1とゲート電極6とは、ゲート電極6の基端部のスリット15と逆側の接続部10で電気的に接続している。
【0040】
スリット15及び接続部10の配置は、図示の例に限らず、種々の配置を採用できる。例えば、ゲート電極6の基端部の信号線2側にU字が開口するように、横向きのU字状のスリットをゲート電極6の基端部に設けるものでもよい。つまり、接続部10を切断することによってゲート電極6と走査線1とが切断できるような配置構造をとるものであればよい。
【0041】
対向基板は、ガラス基板等上に、クロム層からなるブラックマトリクス14と、感光性樹脂等に赤、緑、青の顔料が分散されたカラーフィルター層と、アクリル樹脂等からなるオーバーコート膜と、酸化インジウムチタン等からなる対向電極とを、有する。
【0042】
液晶層は、電気光学特性を有するネマチック液晶材料から構成されている。
【0043】
以上のような液晶表示装置は、アクティブマトリクス基板と対向基板との間の液晶層の液晶分子の配向状態を変えることにより画像を表示するようになっている。
【0044】
上記構成の液晶表示装置によれば、スリット15がゲート電極6の側辺のうち信号線2側に開口するように形成されているので、欠陥修正のためにゲート電極6と走査線1とを切断する際には、ゲート電極6において信号線2側に形成されたスリット15の開口部と逆側の幅狭となった接続部10のみを切断するだけでよい。これにより、信号線2と離れている側を切断することになるので、信号線2を傷付けないで容易に且つ確実に画素の欠陥修正が可能である。また、表示領域に欠陥修正用のパターンを設ける必要もないので、液晶表示装置の開口率を高く保つことができる。さらに、ゲート電極6の基端部にスリット15を設けることによって容易にゲート電極6を切断できるので、ゲート電極6の幅を広くとることが可能になる。従って、そのようにすればTFT4周辺の遮光性が保たれ、TFT4のオフ特性のマージンも確保できる。
【0045】
本発明の液晶表示装置のアクティブマトリクス基板は、ゲート電極6の基端部にスリット15を持つように、ゲート電極6を形成する際のパターンを改良するだけで実現できる。
【0046】
次に、本発明の液晶表示装置の製造方法について説明する。ここで、以下の製造方法は代表例であり、これに限定されるものではない。
【0047】
<アクティブマトリクス基板形成工程>
まず、絶縁基板上に、スパッタリング法を用いて、タンタル薄膜を成膜した後、フォトリソグラフィ技術(Photo Engraving Process、以下、「PEP技術」と称する)を用いて、走査線1、ゲート電極6を形成する。このとき、ゲート電極6の基端部には、スリット15が形成される。
【0048】
次いで、プラズマCVD(Chemical Vapor Deposition)法により、窒化シリコン膜からなるゲート絶縁膜、半導体膜を、順に積層するように形成した後、半導体膜のみを、PEP技術により、島状パターンに形成する。ここで、島状パターンは、ゲート電極6上にゲート絶縁膜を介して形成される。
【0049】
次いで、スパッタリング法により、チタン薄膜を成膜した後、PEP技術により、信号線2、ソース電極7、ドレイン電極8を形成する。
【0050】
次いで、スパッタリング法により、酸化インジウムチタン膜を成膜した後、PEP技術により、画素電極5を形成する。
【0051】
次いで、プラズマCVD法により、窒化シリコン膜からなる保護膜を形成する。
【0052】
次いで、印刷法により、ポリイミド系樹脂からなる配向膜を形成した後、ラビング法により、その表面に配向処理を施す。
【0053】
<対向基板形成工程>
絶縁基板上に、クロム層からなるブラックマトリクス14、カラーフィルタ層、オーバーコート膜、酸化インジウムチタン膜からなる対向電極、ポリイミド系樹脂からなる配向膜を順に積層するように形成した後、その表面に配向処理を施す。
【0054】
<液晶表示装置形成工程>
アクティブマトリクス基板上に印刷法により熱硬化性樹脂からなるシール部を形成し、対向基板を貼り合わせた後、両基板間に、減圧法により液晶を注入して封止し、液晶層を形成する。
【0055】
以上のようにして、本発明の液晶表示装置が製造される。
【0056】
次に、本発明の液晶表示装置において画素欠陥が生じた際の欠陥修正方法について説明する。通常、画素電極5はTFT4によって駆動され、TFT4が正常に動作している限り、走査線1と信号線2とに囲まれた領域の画素は正常に動作し、表示上の問題は発生しない。しかし、TFT4が異常をきたしたり、信号線2と画素電極5との間にリーク電流が発生したりすると、検査工程において画素欠陥が現れ表示上の問題として認識される。このような欠陥を本発明においては以下のように修正する。
【0057】
まず、図6中のハッチングで示されるゲート電極6の基端部の照射部A16aにレーザー光を照射し、接続部10の金属を飛散させ、走査線1とゲート電極6とを切断し、電気的な接続状態を解除する。次いで、ソース電極7とゲート電極6との重畳部で同じく図6中のハッチングで示される照射部B16bにレーザー光を照射する。これにより、ソース電極7とゲート電極6との間を介しているゲート絶縁膜が破壊され、同時にこれら両電極の金属が溶融され、これら両電極は導通状態になり短絡される。次いで、照射部B16bと同様に、ドレイン電極8とゲート電極6との重畳部で同じく図6中のハッチングで示される照射部C16cにレーザー光を照射し、ドレイン電極8とゲート電極6とを短絡する。すなわち、上記の3箇所のレーザー照射により、画素電極5は信号線2とTFT4のドレイン電極8−ゲート電極6−ソース電極7を介して短絡されることになる。
【0058】
ここにおいて、照射部A16a,照射部B16b及び照射部C16cに対するレーザー照射の順序は、上記順序に限定されるものではない。また、照射位置も図示の領域も限定されるものではなく、例えば、照射部B16b及び照射部C16cについてはそれぞれゲート電極6とソース電極7との重畳部及びゲート電極6とドレイン電極8との重畳部であればどこでもよい。
【0059】
ここで、レーザー光の照射について説明する。以下の説明は代表例であり、これに限定されるものではない。
【0060】
<レーザー光>
レーザー光は、一例としてYAGレーザーが挙げられ、レーザーパワー測定器により、平均490μJであることを確認した後、被照射体の膜質別に10%、15%、20%等とレーザー強度を減じることができるフィルターにより、適正な強度に調整される。
【0061】
<照射位置のアライメント>
モニター上で、パターンに対してレーザー照射エリアを事前設定し、その照射エリアと各パターンとの位置合わせを行い、上記のように調整したレーザー光を照射する。
【0062】
照射の方法には2種類があり、一つは、パターンに対して照射サイズを予め設定し、位置合わせをした後、メルトと切断とを同時に照射する方法であり、もう一つは、切断のみ小さいエリアを設定し、切断箇所を移動させながら照射する方法である。
【0063】
このように画素電極5と信号線2とを短絡することによって、画素電極5には走査線1からのゲート信号にかかわらず、信号線2からのソース信号がそのまま入力されることになる。従って、正常な状態の画素では画素電極5に走査線1の選択時間内に供給されたソース信号のみが充電され、これを次の選択時間が来るまでの時間保持するのに対して、点欠陥を上記のように修正した画素では、走査線1の選択、非選択にかかわらず画素電極5に常にソース信号が充電されることになる。そのため、一周期を通してみると、この間に入力されたソース電圧の実行値が液晶層に印加されることになる。よって、不良画素はその帰属する信号線2に付属した全ての画素の平均的な明るさに点灯することになる。これは完全な輝点でもなく黒点でもない。この結果、上記修正がなされた画素は、正常に機能しているわけではないものの、視覚上、欠陥として極めて判別しにくい状態になる。
【0064】
上記欠陥修正方法によれば、スリット15がゲート電極6の基端部に走査線1との接続部10を残して幅方向に延びるように、且つゲート電極6の側辺のうち信号線2側に開口するように形成されているアクティブマトリクス基板を備えた液晶表示装置において、接続部10のみを容易に且つ確実に切断することができる。従って、容易に且つ確実に画素の欠陥修正が可能である。これにより、欠陥修正による画素の修復率が高くなり、液晶表示装置の製造歩留まりを向上させることができる。また、ゲート電極6の基端部のうち接続部10のみを切断すればよいだけなので、短時間に走査線1とゲート電極6とを切断でき、修正にかかる時間、エネルギー及び製造コストを低減できる。さらに、表示領域に欠陥修正用のパターンを設ける必要もないので、液晶表示装置の開口率を高く保つことができる。また、ゲート電極6の幅を広くとることが可能になるので、TFT4周辺の遮光性が保たれTFT4のオフ特性のマージンも確保できる。
【0065】
また、走査線1は一般に数種の金属及び合金からなる多層構造で構成されたものが多い。ここでは、走査線1の各層は、それぞれ材料の融点、熱容量、レーザー光の吸収率等の物性が異なるので、走査線1の基端部をレーザー光によって切断する場合、切断部分に過剰なエネルギーを与えてしまい、正常な部分を破損してしまうことが考えられる。このような場合、特に上記のようなゲート電極6の基端部にスリットを設けた構造が適用でき、有効であるのは言うまでもない。つまり、過剰なエネルギーを供与することにより他の配線等にダメージを与えてしまうような状況において、本発明は特に有効に働くものである。
【0066】
【発明の効果】
以上説明したように、本発明によれば、ゲート電極の基端部に走査線との接続部を残してスリットが形成され、しかも、そのスリットは、ゲート電極の側辺のうち信号線側に開口すると共に、接続部の全体が信号線から露出するように形成されているので、欠陥修正のためにゲート電極と走査線とを切断する際には、ゲート電極において信号線側に形成されたスリットの開口部と逆側の幅狭で信号線から露出する接続部のみを切断するだけでよい。従って、容易に且つ確実に画素欠陥を修正することが可能となる。
【図面の簡単な説明】
【図1】 従来の液晶表示装置のアクティブマトリクス基板の等価回路図である。
【図2】 欠陥修正用のパターンを備える従来のアクティブマトリクス基板の画素領域の平面模式図である。
【図3】 切断部が設けられたゲート電極を備える従来のアクティブマトリクス基板の画素領域の平面模式図である。
【図4】 図3に示した従来のアクティブマトリクス基板を備えた液晶表示装置の模式的な断面図であり、図3中のA−B線に沿った断面に対応し、TFTへの入射光の経路を示した説明図である。
【図5】 本発明による実施形態のアクティブマトリクス基板の画素領域の平面模式図である。
【図6】 図5中のTFT4付近の拡大模式図である。
【図7】 本発明による実施形態の液晶表示装置の断面模式図である。
【符号の説明】
1 走査線
1a 走査線端子
2 信号線
2a 信号線端子
3 共通線
3a 共通線端子
4 薄膜トランジスター(TFT)
5 画素電極
6 ゲート電極
7 ソース電極
8 ドレイン電極
9 孤立電極
10 接続部
11 信号分岐電極
12 画素接続電極
13 透過エリア
14 ブラックマトリクス
15 スリット
16a 照射部A
16b 照射部B
16c 照射部C
17 バックライト
Claims (2)
- 相互に並行に延びるように設けられた複数の走査線と、上記複数の走査線のそれぞれと交差し且つ相互に並行に延びるように設けられた複数の信号線と、各々、上記走査線の側方に突出するように形成された突出部によりゲート電極、及び該ゲート電極に重なるように島状に形成された半導体膜が構成され、上記走査線と上記信号線との各交差部に近接して設けられた複数のスイッチング素子と、を有するアクティブマトリクス基板を備えた液晶表示装置であって、
上記各ゲート電極は、上記各信号線側の側辺が該各信号線に重なるように幅広に設けられ、その基端部に上記走査線との接続部を残して幅方向に延びるスリットが形成され、
上記スリットは、上記ゲート電極の側辺のうち上記信号線側に開口すると共に、上記接続部の全体が該信号線から露出するように形成されていることを特徴とする液晶表示装置。 - 相互に並行に延びるように設けられた複数の走査線と、上記複数の走査線のそれぞれと交差し且つ相互に並行に延びるように設けられた複数の信号線と、各々、上記走査線の側方に突出するように形成された突出部によりゲート電極、及び該ゲート電極に重なるように島状に形成された半導体膜が構成され、上記走査線と上記信号線との各交差部に近接して設けられた複数のスイッチング素子と、を有し、上記各ゲート電極が上記各信号線側の側辺が該各信号線に重なるように幅広に設けられ、その基端部に上記走査線との接続部を残して幅方向に延びるスリットが形成され、該スリットは、上記ゲート電極の側辺のうち上記信号線側に開口すると共に、上記接続部の全体が該信号線から露出するように形成されたアクティブマトリクス基板を備えた液晶表示装置の欠陥修正方法であって、
欠陥修正対象のスイッチング素子のゲート電極のスリットに続く接続部を切断することを特徴とする液晶表示装置の欠陥修正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375079A JP4288065B2 (ja) | 2002-12-25 | 2002-12-25 | 液晶表示装置及びその欠陥修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375079A JP4288065B2 (ja) | 2002-12-25 | 2002-12-25 | 液晶表示装置及びその欠陥修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004205831A JP2004205831A (ja) | 2004-07-22 |
JP4288065B2 true JP4288065B2 (ja) | 2009-07-01 |
Family
ID=32812925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002375079A Expired - Lifetime JP4288065B2 (ja) | 2002-12-25 | 2002-12-25 | 液晶表示装置及びその欠陥修正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4288065B2 (ja) |
-
2002
- 2002-12-25 JP JP2002375079A patent/JP4288065B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004205831A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7330222B2 (en) | Display device and method for fabricating the same | |
US7764330B2 (en) | Liquid crystal display device having spare transistor with normal transistor separable from data signal line and pixel electrode | |
US7505106B2 (en) | Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device | |
JP4927063B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 | |
KR100504228B1 (ko) | 액정표시장치 | |
KR0149447B1 (ko) | 액티브매트릭스표시장치와 그 제조방법 | |
US5434686A (en) | Active matrix display device | |
JP4636820B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置の修理方法 | |
JP2005148534A (ja) | 液晶表示装置 | |
JPWO2006064832A1 (ja) | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置 | |
US5508591A (en) | Active matrix display device | |
US8174637B2 (en) | Thin-film transistor substrate comprising a repair pattern | |
JP4288065B2 (ja) | 液晶表示装置及びその欠陥修正方法 | |
JP2009151094A (ja) | 表示装置 | |
KR100488942B1 (ko) | 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치 | |
KR20070066264A (ko) | 액정 표시 장치 및 이의 리페어 방법 | |
JPH10161156A (ja) | 表示用半導体装置 | |
JP4048228B2 (ja) | 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置 | |
JP2021026166A (ja) | 電子素子と液晶表示装置 | |
JP2009251353A (ja) | アクティブマトリクス型表示装置 | |
JP2005173499A (ja) | 液晶表示装置及びその製造方法 | |
KR100885804B1 (ko) | 박막 트랜지스터 액정표시장치 및 그 제조방법 | |
JP2002244156A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
JPH0534719A (ja) | アクテイブマトリクス表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |