JP4266472B2 - 画像処理装置、及び画像処理方法 - Google Patents
画像処理装置、及び画像処理方法 Download PDFInfo
- Publication number
- JP4266472B2 JP4266472B2 JP2000009386A JP2000009386A JP4266472B2 JP 4266472 B2 JP4266472 B2 JP 4266472B2 JP 2000009386 A JP2000009386 A JP 2000009386A JP 2000009386 A JP2000009386 A JP 2000009386A JP 4266472 B2 JP4266472 B2 JP 4266472B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- interpolation
- pixels
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000003384 imaging method Methods 0.000 claims description 44
- 238000011946 reduction process Methods 0.000 claims description 6
- 230000015654 memory Effects 0.000 description 130
- 238000006243 chemical reaction Methods 0.000 description 60
- 230000003287 optical effect Effects 0.000 description 36
- 230000009467 reduction Effects 0.000 description 34
- 238000010586 diagram Methods 0.000 description 31
- 230000006870 function Effects 0.000 description 16
- 230000003111 delayed effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Studio Circuits (AREA)
- Studio Devices (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、撮像素子により被写体を撮像して当該被写体のディジタル画像情報を取得する装置或いはシステムに用いられる、画像処理装置、及び画像処理方法に関するものである。
【0002】
【従来の技術】
近年において、ディジタル信号処理技術や半導体技術の進歩により、NTSC方式やPAL方式等の標準テレビ方式に準拠した動画像信号をディジタル記録する民生用ディジタルビデオ規格が提案されており、それを適用した装置として、ディジタル記録再生装置と撮像装置を一体化したカメラ一体型記録再生装置である、所謂ディジタルビデオカメラが製品化されている。
【0003】
上記ディジタルビデオカメラとしては、ディジタル記録という特徴を生かして、静止画信号をもディジタル記録する機能(静止画記録機能)を備えるものがある。また、例えば、コンピュータとの接続のためのディジタルインターフェース(I/F)を具備し、被写体を撮像して取得した画像信号をコンピュータ内に取り込むことを可能とする機能を有するものもある。
【0004】
上述のようなディジタルビデオカメラをテレビジョン装置に接続して、ディジタルビデオカメラで記録された画像信号をテレビジョン装置で再生する場合、このときに画像サイズは、民生用ディジタルビデオ規格で定められた、例えば、720×480画素のサイズで問題なく、テレビジョン装置で再生することができる。
【0005】
しかしながら、ディジタルビデオカメラのディジタルI/Fにより、他のメデイアに対して、ディジタルビデオカメラで記録された画像信号を転送して再生する場合、画質上の問題から、民生用ディジタルビデオ規格で定められた画像サイズの画素数よりも、より多くの画素数が要求される場合がある。
【0006】
そこで、上記の要求に応えるために、民生用ディジタルビデオ規格で定められた画像サイズの画素数よりも多い画素を有する撮像素子を使用して、当該撮像素子の全画素から得られる画像を縮小することにより、民生用ディジタルビデオ規格で定められる画素数に変換して記録する機能を有する、ディジタルビデオカメラが提供されている。
【0007】
【発明が解決しようとする課題】
しかしながら、上述したような、民生用ディジタルビデオ規格で定められた画像サイズの画素数よりも多い画素を有する撮像素子を使用した従来のディジタルビデオカメラでは、当該撮像素子の全画素の情報を動画として読み出すために、通常より高い周波数で当該撮像素子を駆動する必要があったので、S/Nの劣化や消費電力の増大を招くという問題があった。
【0008】
また、上記の問題を解決するために、静止画記録の場合のみ、当該撮像素子の全画素の情報を読み出して記録し、動画記録の場合については、当該撮像素子の全画素のうちの一部の画素の情報を切り出すように構成されたディジタルビデオカメラが提供されているが、このディジタルビデオカメラでは、静止画と動画とで撮影画角が変わってしまうという問題があった。
【0009】
そこで、本発明は、上記の欠点を除去するために成されたもので、S/Nの劣化や消費電力の増大を招くことなく、且つ静止画と動画とで撮影画角が変わってしまうことなく、高精細な画像を提供できる画像処理装置、及び画像処理方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
斯かる目的下において、第1の発明は、被写体を撮像素子により撮像して、該撮像素子から1フィールド期間内に1フレームの全画像信号を読み出すことで当該被写体の動画撮影を行う画像処理装置であって、所定の記録フォーマットで規定される1フィールドの垂直走査期間のn/m(m,nは自然数、m<n)倍の期間で上記撮像素子の垂直走査を行うことにより、上記所定の記録フォーマットで規定される1フレームの画素数よりも少なくとも垂直方向において画素数が多い画像信号を上記撮像素子から読み出す撮像素子駆動手段と、上記撮像素子から読み出される1フレームの画像信号に少なくとも垂直方向においてm/n倍の縮小処理を施すことにより、上記所定の記録フォーマットで規定される画素数を有する複数フレームからなる動画像信号を生成する画像処理手段と、を備えることを特徴とする。
【0011】
第2の発明は、被写体を撮像素子により撮像して、該撮像素子から1フィールド期間内に1フレームの全画像信号を読み出すことで当該被写体の動画撮影を行う画像処理方法であって、所定の記録フォーマットで規定される1フィールドの垂直走査期間のn/m(m,nは自然数、m<n)倍の期間で上記撮像素子の垂直走査を行うことにより、上記所定の記録フォーマットで規定される1フレームの画素数よりも少なくとも垂直方向において画素数が多い画像信号を上記撮像素子から読み出す撮像素子駆動ステップと、上記撮像素子から読み出される1フレームの画像信号に少なくとも垂直方向においてm/n倍の縮小処理を施すことにより、上記所定の記録フォーマットで規定される画素数を有する複数フレームからなる動画像信号を生成する画像処理ステップと、を含むことを特徴とする。
【0066】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【0067】
(第1の実施の形態)
本発明は、例えば、図1に示すようなディジタルビデオカメラ100に適用される。
【0068】
[ディジタルビデオカメラ100の全体構成]
このディジタルビデオカメラ100は、単板ビデオカメラであり、上記図1に示すように、被写体像を撮像素子102上に結像させる結像光学系101と、結像光学系101により受光面上に入射する光学像を電気信号に変換して出力する撮像素子(CCD)102と、CCD102を駆動するためのパルス信号を発生するCCD駆動パルス発生器103と、CCD102の出力信号の雑音を低減し適正なレベルに増幅して出力するCDS/AGC回路104と、CDS/AGC回路104の出力信号(アナログ信号)をディジタル信号に変換して出力するAD変換器105と、AD変換器105の出力信号から画像信号を生成するカメラ信号処理部106と、カメラ信号処理部106にて得られた画像の水平方向のサイズを変換する水平サイズ変換部109と、カメラ信号処理部106にて得られた画像の垂直方向のサイズを変換する垂直サイズ変換部110と、水平サイズ変換部109及び垂直サイズ変換部110での変換処理後の画像信号を記録媒体に記録し、また、当該記録媒体に記録された情報を再生するための圧縮処理、伸長処理、変調処理、及び復調処理等の信号処理を行う記録再生信号処理部111と、記録再生信号処理部111での処理後の画像信号を記録媒体へ記録するための記録ヘッド112と、記録媒体から情報を再生するための再生ヘッド113と、外部機器との間でディジタル信号を受け渡しするためのディジタルI/F114と、外部機器との間でアナログ信号を受け渡しするためのビデオI/F115と、ディジタルビデオカメラ100での撮影画角を制御する手段としてのズームスイッチ107と、ズームスイッチ107により入力された撮影画角に応じてディジタルビデオカメラ100内の各構成部を制御するズーム制御回路108とを備えている。
【0069】
尚、以下からは、ディジタルビデオカメラ100の主なる構成及びその動作について説明するが、本実施の形態では説明の簡単のため、標準テレビジョン方式をNTSC方式と仮定して、画像サイズやタイミング等の数値を導出するものとする。但し、これは一例であって、本発明の適用範囲はこれに限定されるものではない。
【0070】
[CCD102]
被写体からの入射光は、結像光学系101により、撮像素子としてのCCD(Charge Coupled Device)102の受光面上に結像され、CCD102にて電気信号に変換(光電変換)される。
【0071】
ここで、CCD102の受光面上には、カラー撮像のための色フィルタアレイが貼り付けてある。
この色フィルタアレイの配列は、例えば、図2に示すように、RGBの色フィルタが周期的に配置されたものとしている。
【0072】
また、CCD102は、標準テレビフォーマットから決定される1フレームの画素数より多い画素を有する。
具体的には、NTSC方式において、システムの動作周波数を13.5MHzとした場合、1フレームの画像は、水平720画素、垂直480画素により構成されるが、CCD102は、例えば、水平方向及び垂直方向のそれぞれの画素数を、水平720画素、垂直480画素の1.5倍の、水平1080画素、垂直720画素としている。
【0073】
また、CCD102は、一般にビデオカメラ用に用いられる2:1インターレース対応の読み出しではなく、1フィールド期間内に全走査線情報を読み出す、所謂全画素読み出しと呼ばれるタイプのCCDである。
【0074】
また、CCD102は、垂直転送を高速に行う機能を有する。
【0075】
上述のようなCCD102は、CCD駆動パルス発生器3から供給される駆動パルスにより駆動され、上記光電変換により取得した電気信号を出力する。
このとき、CCD102は、垂直転送を高速に行う機能により、垂直ブランキング期間中に受光面(撮像面)の上下部分を構成する画素の信号(画素信号)を高速転送により破棄して、受光面の中央部の画素の信号のみを出力する。
【0076】
[ズーム制御回路108による撮像動作モードの制御]
ズーム制御スイッチ107は、使用者が撮影画角を入力するためのスイッチであり、ズーム制御回路108は、ズーム制御スイッチ107のスイッチ状態(操作状態)により、ディジタルビデオカメラ100の撮像動作モードの制御(結像光学系101、CCD駆動パルス発生器103、カメラ信号処理部106、水平サイズ変換部109、及び垂直サイズ変換部110等の動作制御)を行って、撮影画角を変化させる。したがって、この撮像動作モードに応じて、上述したCCD102は、異なるタイミングで駆動される。
【0077】
図3は、上記撮影画角に対する撮像動作モードの定義を示したものである。
本実施の形態では、上記図3に示す状態Iの撮像動作モードを”ディジタルワイドモード”、同図に示す状態IIの撮像動作モードを”光学ズームモード”、同図に示す状態IIIの撮像動作モードを”ディジタルズームモード”と呼ぶことにする。
【0078】
すなわち、ディジタルワイドモードとは、結像光学系101の焦点距離を一番短い状態(fW )に固定し、有効画面(水平720画素、垂直480画素からなる画面)よりも広い画面の画素信号をCCD102より読み出し、その読出画素信号に対して補間処理を施すことで、縮小した画面を生成するモードであり、このときの縮小倍率を連続的に可変することによりズーム動作を行う。
CCD102は、上述したように有効画面に対して水平及び垂直方向のそれぞれが1.5倍の画素を有するので、焦点距離に換算して最大fw/1.5までの画角がえられる。
【0079】
光学ズームモードとは、CCD102から出力される信号に対応する画面の大きさを有効画面と等しくし、結像光学系101の焦点距離を変化させることにより画角を変化させるモードである。
【0080】
ディジタルズームモードとは、結像光学系101の焦点距離を一番長い状態(fT )に固定し、有効画面より狭い(小さい)画面を構成する画素信号をCCDから読み出し、その読出信号に対して補間処理を施すことで、拡大した画面を生成するモードであり、このときの拡大倍率を連続的に可変することによりズーム動作を行う。
【0081】
上述のようなディジタルワイドモード、光学ズームモード、ディジタルズームモードでのCCD102の駆動タイミングは、次のようになる。
【0082】
(1)光学ズームモード及びディジタルズームモードでのCCD102の駆動タイミング
光学ズームモード及びディジタルズームモードにおいては、垂直走査周波数が標準テレビジョン方式(ここでは、NTSC方式)のフィールド周波数と等しくなるように、CCD102を駆動する。
【0083】
このとき、CCD102が有する全画素の信号を、1フィールド期間内に読み出そうとすると、動作周波数が非常に高速となり消費電力が増大し、また、回路の広帯域化に伴って、映像信号のS/Nが劣化するという問題が生じる。
すなわち、720×480の画素を、2:1インターレースで読み出す場合の動作周波数に対して、水平及び垂直方向のそれぞれが720×480の画素の1.5倍である全ての画素信号を1フィールド期間で読み出す場合の動作周波数は、
13.5(MHz)×1.5(水平)×1.5(垂直)×2(全画素読み出し)=60.75MHz
となり、上記の問題が生じる。
【0084】
そこで、本実施の形態では、CCD102の受光面(撮像面)を構成する全画素のうち、画像生成に不要な上下領域内の画素信号を、垂直ブランキング期間内で高速に転送することにより破棄し、画像生成に必要な撮像面の中央部の領域内の画素信号のみを読み出すことにより、上記の問題を解決する。
【0085】
具体的には、図4に示すように、CCD102の撮像面102aにおいて、画像生成に不要な上下の領域α,β(図中斜線で示す領域)内の画素信号を、垂直ブランキング期間に破棄する。この結果、撮像面102aの中央部(図中斜線以外の領域)内の画素信号のみが読み出される。
この場合の動作周波数は、
13.5(MHz)×1.5(水平)×2(全画素読み出し)=40.5MHz
となり、上記の問題が解決することができる。
【0086】
上記図4に示したような、CCD102の画素信号の読出タイミングは、図5(a)及び(b)、図6(a)及び(b)に示される。
【0087】
すなわち、光学ズームモードにおける垂直走査期間でのCCD102の画素信号の読出タイミングは、図5(a)に示され、同モードにおける水平走査期間でのCCD102の画素信号の読出タイミングは、同図(b)に示される。
【0088】
上記図5(a)及び(b)において、”VD”は垂直同期信号を表し、”HD”は水平同期信号を表し、”CCD信号”はCCD102から読み出される画素信号を表す。
また、ここでは、垂直走査期間を”1/59.94sec(=16.7msec)”、水平走査期間を”21/(59.94×525)(=31.8μsec)”とし、さらに、垂直走査期間を、NTSC方式のフィールド期間と一致したものとし、水平走査期間を、NTSC方式の1/2としている。
【0089】
上記図5(a)に示すように、垂直ブランキング期間内に、CCD102の撮像面の全画素のうち、上下合わせて240ライン分の画素信号(図中斜線部分で示す画像生成に使用されない上下の領域内の画素の信号)を高速転送により破棄し、有効映像期間内に、有効画面を構成する480ライン分の画素信号(画像生成に必要な領域内の画素信号)を出力するように、CCD102を駆動する。
【0090】
一方、ディジタルズームモードにおける垂直走査期間でのCCD102の画素信号の読出タイミングは、図6(a)に示され、同モードにおける水平走査期間でのCCD102の画素信号の読出タイミングは、同図(b)に示される。
【0091】
上記図6(a)に示すように、ディジタルズームモードにおいても、上述した光学ズームモードと同様に、垂直ブランキング期間内に、CCD102の撮像面の全画素のうち、画像生成に使用されない上下の領域内の画素信号を高速転送により破棄し、有効映像期間内に、画像生成に必要な領域内の画素信号を出力するように、CCD102を駆動する。
【0092】
ここで、ディジタルズームモードでは、拡大率に応じて画素信号を読み出す領域の大きさが変化するため、走査線単位で間欠的に画素信号を出力すように、CCD102を駆動することで、1垂直走査期間で有効画面を生成するために必要な画素信号が得られるようにする。
具体的には例えば、拡大率が2倍の場合、必要となる走査線数は、240ラインとなるため、上記図6(b)に示すように、1水平走査期間おきに、CCD102の画素信号の出力を停止する。これにより、1垂直走査期問に、240ライン分の画素信号が得られることになる。
【0093】
(2)ディジタルワイドモードでのCCD102の駆動タイミング
ディジタルワイドモードにおいては、画像生成に必要な領域が有効画面よりも広くなるために、1フィールド期間内に必要な信号を全て得ることができない。したがって、垂直走査期間がフィールド期間に対して簡単な整数比になるように当該垂直走査期間を延長して、CCD102を駆動することで、1垂直走査期間内に必要な信号を全て取得できるようにする。
【0094】
この場合のCCD102の画素信号の読出タイミングは、図7に示される。
上記図7では、CCD102の垂直走査期間を、NTSC方式でのフィールド期間の4/3としている。したがって、CCD102からは、4フィールド期間を要して、3フレーム分の画素信号が読み出されることになる。
このように、垂直走査期間を4/3倍に延長することで、CCD102から、垂直方向に最大640画素の信号を読み出すことが可能になる。
【0095】
また、ディジタルワイドモードでは、縮小率に応じて画素信号を読み出す領域の大きさが変化するため、上述した光学ズームモード及びディジタルズームモードと同様に、垂直ブランキング期間内に、CCD102の撮像面の全画素のうち、画像生成に使用されない上下の領域内の画素信号(上記図7中斜線で示す)を高速転送により破棄し、有効映像期間内に、画像生成に必要な領域内の画素信号を出力するように、CCD102を駆動する。
【0096】
図8は、ディジタルワイドモードでの縮小倍率に対するCCD102の垂直走査期間の制御を示したものである。
【0097】
上記図8において、横軸は縮小倍率を表し、左側の縦軸は走査線数を表し、右側の縦軸はCCD102の垂直走査期間を表す。
また、”201”で示す直線(細線)は、縮小倍率に対して480ラインを生成するために必要な走査線の数を示したものであり、”202”で示す直線(太線)は、縮小倍率に対するCCD102の垂直走査期間の制御を示したものである。
【0098】
また、左側の縦軸の”(1)”〜”(4)”で示す縦軸の座標(走査線数)は、垂直走査期間をそれぞれ6/5倍、5/4倍、4/3倍、3/2倍に延長した場合に、CCD102から読み出しうる走査線の最大数を示したものである。
【0099】
上記図8に示すように、縮小倍率が1.0倍からα倍までは、CCD102の垂直走査期間をNTSCのフィールド期間の6/5倍(図中”(1)”参照)に延長したタイミングで、CCD102を駆動する。また、縮小倍率がα倍からβ倍までは、CCD102の垂直走査期間をNTSCのフィールド期間の5/4倍(図中”(2)”参照)に延長したタイミングで、CCD102を駆動する。以降同様に、縮小倍率がβ倍からγ倍までは4/3倍(図中”(3)”参照)、縮小倍率がγ倍から1.5倍までは3/2倍(図中”(4)”参照)に、それぞれ延長したタイミングでCCD102を駆動する。
【0100】
このように、CCD102の垂直走査期間の制御を段階的に行うことで、コマ落ちによる動きの不自然さを最低限に抑えることができる。
【0101】
上述のようにして、CCD102は、その垂直走査期間が制御され、これによりCCD102から出力された画素信号(以下、「CCD信号」とも言う)は、CDS/AGC回路(雑音低減回路)104を介して、AD変換器105にてディジタル信号に変換された後、カメラ信号処理部106へ供給される。
カメラ信号処理部106は、AD変換器105から供給されたディジタル信号(映像信号)から、輝度信号YIと色差信号CIを取得し、それらの信号を水平サイズ変換部109へ供給する。
【0102】
[水平サイズ変換部109]
水平サイズ変換部109は、例えば、図9に示すように、カメラ信号処理部106から供給される輝度信号YIに対しての処理部である、セレクタ301、FIFOメモリ302、セレクタ303、補間回路304、セレクタ305と、カメラ信号処理部106から供給される色差信号CIに対しての処理部である、セレクタ306、FIFOメモリ307、セレクタ308、補間回路309、セレクタ310と、ズーム制御回路108からの制御信号ZOOMに基づいて補間回路(水平補間回路)304,309を制御する補間制御回路311と、ズーム制御回路108からの制御信号ZOOMに基づいてFIFOメモリ302,307を制御するメモリ制御回路312と、ズーム制御回路108からの制御信号ZOOMに基づいてセレクタ301,303,305,306,308,310の切換動作を制御する信号経路制御回路313とを備えており、セレクタ305,310の出力(YO1,CO1)が、垂直サイズ変換部110へと供給されるようになされている。
【0103】
上述のような水平サイズ変換部109は、ディジタルワイドモード、光学ズームモード、ディジタルズームモードの各モードに対して、次のように動作する。
【0104】
(1)光学ズームモードでの水平サイズ変換部109の動作
まず、セレクタ301,306はそれぞれ、入力端子A及び入力端子Bを有し、それらの入力端子A及び入力端子Bへの各入力の何れかを、信号経路制御回路313からの制御に従って選択して出力する。
また、セレクタ305,310はそれぞれ、入力端子E及び入力端子Fを有し、それらの入力端子E及び入力端子Fへの各入力の何れかを、信号経路制御回路313からの制御に従って選択して出力する。
尚、光学ズームモードでは、補間処理は行わないため、セレクタ303,308、及び補間回路304,409は動作しない。
【0105】
そこで、光学ズームモードでは、信号経路制御回路313は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Bへ供給された信号を選択して出力するようにセレクタ301,306を制御する。
【0106】
このとき、セレクタ301の入力端子Bに対しては、カメラ信号処理部106からの輝度信号YIが供給され、セレクタ306の入力端子Bに対しては、カメラ信号処理部106からの色差信号CIが供給されている。
したがって、FIFOメモリ302に対しては、輝度信号YIが書き込まれ、FIFOメモリ307に対しては、色差信号CIが書き込まれることになる。
【0107】
FIFOメモリ302,307はそれぞれ、CCD102から読み出された横長の画像(水平方向のサイズが1080画素である画像)のうち、有効領域(水平方向のサイズが720画素の領域)が取り出されるように、書込信号の読み出しが、メモリ制御回路312から制御される。
【0108】
このとき、メモリ制御回路312により、FIFOメモリ302,307の信号読出の周波数を、信号書込の周波数(すなわち、CCD102の信号読出の周波数)の2/3の周波数(=27.0MHz)とすることで、FIFOメモリ302,307の前後の系で、水平走査周波数を一致させることができる。
【0109】
図10は、光学ズームモードにおいて、メモリ制御回路312による水平走査期間内での、例えば、FIFOメモリ302の信号読出の制御タイミングを示したものである。
尚、FIFOメモリ307の信号読出の制御タイミングについては、以下に説明するFIFOメモリ302の信号読出の制御タイミングと同様であるため、その詳細な説明は省略する。
【0110】
上記図10において、”HD”は、水平同期信号を表し、”WE”は、FIFOメモリ302ヘの信号書込を許可するイネーブル信号を表し、”WRST”は、FIFOメモリ302の書込アドレスをリセットするリセット信号を表し、”RRST”は、FIFOメモリ302の読出アドレスをリセットするリセット信号を表し、”RE”は、FIFOメモリ302の読出イネーブル信号を表し、”Y2”は、FIFOメモリ302への入力信号を表し、”Y4”は、FIFOメモリ302の出力信号である。
【0111】
上記図10に示すように、CCD102から読み出された横長の画像(水平方向のサイズが1080画素である画像)のうち、中心部の有効領域(水平方向のサイズが720画素の領域)に対応する信号(ここでは、720画素分の輝度信号)のみを、FIFOメモリ302へ書き込み、この720画素分の信号を、書込周波数の2/3の周波数で、FIFOメモリ302から読み出すように、FIFOメモリ302のメモリアクセス(信号書込及び読出)を制御する。
これにより、FIFOメモリ302の前後の系で、水平走査周波数を一致させて、CCD102から読み出された横長の画像(水平方向のサイズが1080画素である画像)のうちの、中心部の有効領域(水平方向のサイズが720画素の領域)に対応する信号のみを取り出すことが可能となる。
【0112】
また、FIF0メモリ302,307は、少なくとも1440画素(すなわち、走査線2本分の画素)の信号分の容量を有しており、入力信号に対して、水平走査1期間の遅延を持って、出力信号が得られるようになされている。
【0113】
上述のような制御によりFIFOメモリ302,307から読み出された輝度信号YI及び色差信号CIは、セレクタ305,310の各入力端子Fへ供給される。
【0114】
信号経路制御回路313は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Fへ供給された信号を選択して出力するようにセレクタ305,310を制御する。
これにより、垂直サイズ変換部110へは、CCD102から読み出された横長の画像(水平方向のサイズが1080画素である画像)のうちの、中心部の有効領域(水平方向のサイズが720画素の領域)に対応する輝度信号YO1及び色差信号CO1が供給されることになる。
【0115】
(2)ディジタルズームモードでの水平サイズ変換部109の動作
ディジタルズームモードにおいても、上述した光学ズームモードと同様に、信号経路制御回路313は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Bへ供給された信号を選択して出力するようにセレクタ301,306を制御する。
これにより、FIFOメモリ302に対しては、輝度信号YIが書き込まれ、FIFOメモリ307に対しては、色差信号CIが書き込まれることになる。
【0116】
図11は、ディジタルズームモードにおいて、メモリ制御回路312による水平走査期間内での、例えば、FIFOメモリ302の信号読出の制御タイミングを示したものである。ここでの拡大倍率は、4/3倍としている。
尚、FIFOメモリ307の信号読出の制御タイミングについては、以下に説明するFIFOメモリ302の信号読出の制御タイミングと同様であるため、その詳細な説明は省略する。
【0117】
ディジタルズームモードでは、拡大倍率に応じて、必要な画像領域に対応する信号のみが、FIFOメモリ302に書き込まれる。
ここでは、一例として、拡大倍率を4/3倍としているため、上記図11に示すように、CCD102から読み出された横長の画像(水平方向のサイズが1080画素である画像)のうちの、中心部の有効領域(水平方向のサイズが540画素の領域)に対応する信号のみが、FIFOメモリ302に書き込まれる。
【0118】
FIFOメモリ302に書き込まれた信号(水平方向のサイズが540画素の領域に対応する信号)が、光学ズームモードと等しい周波数(=27MHz)で間欠的に読み出される。
【0119】
図12は、拡大倍率が4/3倍の場合の、メモリ制御回路312によるFIFOメモリ302の間欠読出動作の制御タイミングを示したものである。
尚、FIFOメモリ307の間欠読出動作の制御タイミングについては、以下に説明するFIFOメモリ302の間欠読出動作の制御タイミングと同様であるため、その詳細な説明は省略する。
【0120】
上記図12において、”RCLK”は、FIFOメモリ302の読出クロックを表し、その周波数は、27MHzとしている。”RE”は、FIFOメモリ302の読出イネーブル信号を表し、LOWレベルの信号期間は、読出アドレスがカウントアップされずに、前のデータが保持されるようになされている。
【0121】
上記図12に示すように、4画素周期で3画素分の信号が読み出されるように、読出イネーブル信号REを制御する。これにより、720画素の期間に540画素の信号が得られる。
【0122】
上述のようにして、FIFOメモリ302,307からレート変換されて読み出された輝度信号YI及び色差信号CIは、セレクタ303,308の各入力端子Cへ供給される。
【0123】
信号経路制御回路313は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Cへ供給された信号を選択して出力するようにセレクタ303,308を制御する。
これにより、補間回路304に対しては、レート変換後の輝度信号YIが供給され、補間回路309に対しては、レート変換後の色差信号CIが供給される。
【0124】
補間回路304,309は、補間制御回路311からの制御により、セレクタ303,308からの輝度信号YI及び色差信号CIに対して、拡大倍率に応じた内挿補間処理を施す。
【0125】
具体的には、例えば、補間回路304は、図13に示すように、セレクタ303からの輝度信号YI(Y1)が供給される1クロック遅延器401及び第1の係数器(K1)403と、1クロック遅延器401の出力が供給される第2の係数器(K2)404と、第1の係数器(K1)403及び第2の係数器(K2)404の各出力が供給される加算器405と、補正制御回路311からの制御信号(CONT)が供給される係数発生器402とを備えており、係数発生器402の出力は、第1の係数器(K1)403及び第2の係数器(K2)404へ供給されるようになされている。
そして、加算器405の出力が、セレクタ305へと供給されるようになされている。
尚、補間回路309についての構成及び動作については、上記図13に示した構成及び以下に説明する補間回路304の動作と同様であるため、その詳細な説明は省略する。
【0126】
上述のような補間回路304において、拡大率が4/3倍である場合の、補間前の画素信号(○)と補間後の画素信号(△)との幾何学的位置関係及び線形内挿における係数(後述する第1の係数K1及び第2の係数K2)は、図14に示され、当該係数による補間信号Y3(補間回路304の出力)の生成タイミングは、図15に示される。
【0127】
そこで、先ず、セレクタ303からの輝度信号YI(Y1)、すなわちFIFOメモリ302から読み出された輝度信号Y1は、第1の係数器403に供給されると共に、1クロック遅延器401により1クロック遅延されて第2の係数器404に供給される。
【0128】
このとき、係数発生器402は、上記図14に示したような補間画素の幾何学的位置に基づいて、第1の係数K1及び第2の係数K2を、第1の係数器403及び第2の係数器404に対して発生する。
【0129】
第1の係数器403は、FIFOメモリ302から読み出された輝度信号Y1に対して、係数発生器402の第1の係数K1を乗じた結果を、加算器405へ供給する。
第2の係数器404は、1クロック遅延器401により1クロック遅延された上記輝度信号Y1に対して、係数発生器402の第2の係数K2を乗じた結果を、加算器405へ供給する。
【0130】
加算器405は、第1の係数器403及び第2の係数器404からの各信号を加算し、その加算結果を補間信号Y3として、セレクタ305へ供給する。
【0131】
上述のようにして、補間回路304にて得られた補間信号は、セレクタ305の入力端子Eへ供給され、同様にして補間回路309にて得られた補間信号もセレクタ310の入力端子Eへ供給される。
【0132】
信号経路制御回路313は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Eへ供給された信号を選択して出力するようにセレクタ305,310を制御する。
これにより、セレクタ305,310からは、拡大倍率に応じて水平方向に拡大処理された輝度信号YO1及び色差信号CO1が出力され、これらの輝度信号YO1及び色差信号CO1が、垂直サイズ変換部110へと供給される。
【0133】
(3)ディジタルワイドモードでの水平サイズ変換部109の動作
ディジタルワイドモードでは、信号経路制御回路313は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Dへ供給された信号を選択して出力するようにセレクタ303,308を制御する。
【0134】
このとき、セレクタ303の入力端子Dに対しては、カメラ信号処理部106からの輝度信号YIが供給され、セレクタ308の入力端子Dに対しては、カメラ信号処理部106からの色差信号CIが供給されている。
したがって、補間回路304に対しては、輝度信号YIが供給され、補間回路309に対しては、色差信号CIが供給されることになる。
【0135】
補間回路304,309は、補間制御回路311からの制御により、セレクタ303,308からの輝度信号YI及び色差信号CIに対して、縮小倍率に応じた内挿補間処理を施す。
【0136】
例えば、縮小倍率が3/4倍である場合、上記図13に示した補間回路304,309の構成での、補間前の画素信号(○)と補間後の画素信号(△)との幾何学的位置関係及び線形内挿における係数(第1の係数K1及び第2の係数K2)は、図16に示され、当該係数による補間信号Y3(補間回路304の出力)の生成タイミングは、図17に示される。
【0137】
そこで、補間回路304において、先ず、セレクタ303からの輝度信号YIは、第1の係数器403に供給されると共に、1クロック遅延器401により1クロック遅延されて第2の係数器404に供給される。
【0138】
このとき、係数発生器402は、上記図16に示したような補間画素の幾何学的位置に基づいて、第1の係数K1及び第2の係数K2を、第1の係数器403及び第2の係数器404に対して発生する。
【0139】
第1の係数器403は、セレクタ303からの輝度信号YIに対して、係数発生器402の第1の係数K1を乗じた結果を、加算器405へ供給する。
第2の係数器404は、1クロック遅延器401により1クロック遅延された上記輝度信号Y1に対して、係数発生器402の第2の係数K2を乗じた結果を、加算器405へ供給する。
【0140】
加算器405は、第1の係数器403及び第2の係数器404からの各信号を加算し、その加算結果を補間信号Y3として、セレクタ305へ供給する。
【0141】
また、補間回路309も、補間回路304と同様にして、セレクタ308からの色差信号CIの補間信号を取得して、セレクタ310へと供給する。
【0142】
上述のように、縮小倍率が3/4倍である場合、補間回路304,309では、4画素の信号から3画素の信号が生成される。このような補間信号は、セレクタ301,306の入力端子Aへ供給される。
【0143】
信号経路制御回路313は、入力端子Aへ供給された信号を選択して出力するようにセレクタ301,306を制御する。
これにより、FIFOメモリ302に対しては、輝度信号YIの補間信号が書き込まれ、FIFOメモリ307に対しては、色差信号CIの補間信号が書き込まれることになる。すなわち、FIFOメモリ302,307へは、補間回路304,309での縮小倍率に応じた内挿補間により、不要な画素を間引かれた信号(縮小画像信号)が書き込まれる。
【0144】
図18は、ディジタルワイドモードにおいて、縮小倍率が3/4倍の場合の、メモリ制御回路312によるFIFOメモリ302の間引書込動作の制御タイミングを示したものである。
尚、FIFOメモリ307の間引書込動作の制御タイミングについては、以下に説明するFIFOメモリ302の間引書込動作の制御タイミングと同様であるため、その詳細な説明は省略する。
【0145】
上記図18において、”WCLK”は、FIFOメモリ302の書込クロックを表し、その周波数は、40.5MHzとしている。”WE”は、FIFOメモリ302の書込イネーブル信号を表し、LOWレベルの信号期間は、信号書込は行われない。
【0146】
上記図18に示すように、4画素周期で3画素分の信号が書き込まれるように、書込イネーブル信号WEを制御する。これにより、元の960画素から生成された720画素の信号がFIFOメモリ302に書き込まれる。
【0147】
図19は、縮小倍率が4/3倍での、FIFOメモリ302の信号書込の制御タイミングを示したものである。
尚、FIFOメモリ307の信号書込の制御タイミングについては、以下に説明するFIFOメモリ302の信号書込の制御タイミングと同様であるため、その詳細な説明は省略する。
【0148】
上記図19に示すように、ディジタルワイドモードでは、縮小倍率に応じて不要な画素が間引かれながら、必要な画素の信号のみが、FIFOメモリ302へ書き込まれる。
ここでは、一例として、縮小倍率を3/4倍としているため、CCD102から読み出された横長の画像(水平方向のサイズが1080画素である画像)のうちの、中心部の有効領域(水平方向のサイズが960画素の領域)に対応する期間から、縮小生成された720画素の信号がFIFOメモリ302へ書き込まれる。そして、この720画素の信号が、光学ズームモード及びディジタルズームモードと等しい周波数(27MHz)で読み出され出力される。
【0149】
上述のようにして、FIFOメモリ302,307から読み出された輝度信号YI及び色差信号CIの補間信号は、セレクタ305,310の各入力端子Fへ供給される。
【0150】
信号経路制御回路313は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Fへ供給された信号を選択して出力するようにセレクタ305,310を制御する。
これにより、セレクタ305,310からは、縮小倍率に応じて水平方向に縮小処理された輝度信号YO1及び色差信号CO1が出力され、これらの輝度信号YO1及び色差信号CO1が、垂直サイズ変換部110へと供給される。
【0151】
[垂直サイズ変換部110]
垂直サイズ変換部110は、上述のようにして、水平サイズ変換部109により、水平方向のサイズ変換が施された輝度信号YO1及び色差信号CO1に対して、垂直方向の拡大又は縮小処理を施す。
【0152】
例えば、垂直サイズ変換部110は、図20に示すように、水平サイズ変換部109からの水平方向のサイズ変換が施された輝度信号YO1に対しての処理部である、セレクタ501、FIFOメモリ502、セレクタ503、補間回路504、セレクタ505と、水平サイズ変換部109からの水平方向のサイズ変換が施された色差信号CO1に対しての処理部である、セレクタ506、FIFOメモリ507、セレクタ508、補間回路509、セレクタ510と、ズーム制御回路108からの制御信号ZOOMに基づいて補間回路(垂直補間回路)504,509を制御する補間制御回路511と、ズーム制御回路108からの制御信号ZOOMに基づいてFIFOメモリ502,507を制御するメモリ制御回路512と、ズーム制御回路108からの制御信号ZOOMに基づいてセレクタ501,503,505,506,508,510の切換動作を制御する信号経路制御回路513とを備えており、セレクタ505,510の出力(YO2,CO2)が、記録再生信号処理回路111へと供給されるようになされている。
【0153】
上述のような垂直サイズ変換部110は、ディジタルワイドモード、光学ズームモード、ディジタルズームモードの各モードに対して、次のように動作する。
【0154】
(1)光学ズームモードでの垂直サイズ変換部110の動作
まず、セレクタ501,506はそれぞれ、入力端子A及び入力端子Bを有し、それらの入力端子A及び入力端子Bへの各入力の何れかを、信号経路制御回路513からの制御に従って選択して出力する。
また、セレクタ505,510はそれぞれ、入力端子E及び入力端子Fを有し、それらの入力端子E及び入力端子Fへの各入力の何れかを、信号経路制御回路513からの制御に従って選択して出力する。
尚、光学ズームモードでは、補間処理は行わないため、セレクタ503,508、及び補間回路504,509は動作しない。
【0155】
そこで、光学ズームモードでは、信号経路制御回路513は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Bへ供給された信号を選択して出力するようにセレクタ501,506を制御する。
【0156】
このとき、セレクタ501の入力端子Bに対しては、水平サイズ変換部109からの水平方向のサイズ変換が施された輝度信号YO1が供給され、セレクタ506の入力端子Bに対しては、水平サイズ変換部109からの水平方向のサイズ変換が施された色差信号CO1が供給されている。
したがって、FIFOメモリ502に対しては、輝度信号YO1が書き込まれ、FIFOメモリ507に対しては、色差信号CO1が書き込まれることになる。
【0157】
図21は、光学ズームモードでのメモリ制御回路512による、例えば、FIFOメモリ502の信号書込の制御タイミングを示したものである。
尚、FIFOメモリ507の信号書込の制御タイミングについては、以下に説明するFIFOメモリ502の信号読出の制御タイミングと同様であるため、その詳細な説明は省略する。
【0158】
上記図21において、”VD”は、垂直同期信号を表し、”WE”は、FIFOメモリ502ヘの信号書込を許可するイネーブル信号を表し、”WRST”は、FIFOメモリ502の信号書込アドレスをリセットするリセット信号を表し、”RRST”は、FIFOメモリ502の信号読出アドレスをリセットするリセット信号を表し、”RE”は、FIFOメモリ502の読出イネーブル信号を表し、”Y2”は、FIFOメモリ502への入力信号を表し、”Y4”は、FIFOメモリ502からの出力信号を表す。
【0159】
上記図21に示すように、FIFOメモリ502では、入力に対して1垂直走査期間の遅延をもって出力が得られる。
【0160】
上述のような制御によりFIFOメモリ502,507から読み出された輝度信号YO1及び色差信号CO1は、セレクタ505,510の各入力端子Fへ供給される。
【0161】
信号経路制御回路513は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Fへ供給された信号を選択して出力するようにセレクタ505,510を制御する。
したがって、記録再生信号処理回路111へは、水平サイズ変換部109にて水平方向のサイズ変換が施された輝度信号YO1及び色差信号CO1に対して1垂直走査期間の遅延をもった信号(輝度信号YO2及び色差信号CO2)が供給される。
【0162】
(2)ディジタルズームモードでの垂直サイズ変換部110の動作
ディジタルズームモードにおいても、上述した光学ズームモードと同様に、信号経路制御回路513は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Bへ供給された信号を選択して出力するようにセレクタ501,506を制御する。
これにより、FIFOメモリ502に対しては、輝度信号YO1が書き込まれ、FIFOメモリ507に対しては、色差信号CO1が書き込まれることになる。
【0163】
図22は、ディジタルズームモードでのメモリ制御回路512による、例えば、FIFOメモリ502の信号書込の制御タイミングを示したものである。ここでの拡大倍率は、4/3倍としている。
尚、FIFOメモリ507の信号書込及び読出の制御タイミングについては、以下に説明するFIFOメモリ502の信号書込及び読出の制御タイミングと同様であるため、その詳細な説明は省略する。
【0164】
ディジタルズームモードでは、拡大倍率に応じて、必要な画像領域に対応する画素(走査線)の信号のみが、FIFOメモリ502に書き込まれる。
ここでは、一例として、拡大倍率を4/3倍としているため、上記図22に示すように、CCD102から読み出された480ラインの画素信号のうちの、360ラインの画素信号のみが、FIFOメモリ502に書き込まれる。この360ラインの信号は、FIFOメモリ502から間欠的に読み出される。
【0165】
図23は、拡大倍率が4/3倍の場合の、メモリ制御回路512によるFIFOメモリ502の間欠読出動作の制御タイミングを示したものである。
【0166】
上記図23において、”HD”は、水平同期信号を表し、”RE”は、FIFOメモリ502の読出イネーブル信号を表し、LOWレベルの信号期間は、データの読出は行われない。
【0167】
上記図23に示すように、4ライン周期で3ライン分の信号が読み出されるように、読出イネーブル信号REを制御する。これにより、480ラインの期間に360ライン分の信号(輝度信号Y4)が得られる。
【0168】
上述のようにして、FIFOメモリ502,507から読み出された輝度信号YO1及び色差信号CO1は、セレクタ503,508の各入力端子Cへ供給される。
【0169】
信号経路制御回路513は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Cへ供給された信号を選択して出力するようにセレクタ503,508を制御する。
これにより、補間回路504に対しては、輝度信号YO1が供給され、補間回路509に対しては、色差信号CO1が供給される。
【0170】
補間回路504,509は、補間制御回路511からの制御により、セレクタ503,508からの輝度信号YO1及び色差信号CO1に対して、拡大倍率に応じた内挿補間処理を施す。
【0171】
具体的には、例えば、補間回路504は、図24に示すように、セレクタ503からの輝度信号YO1(Y1)が供給される1水平走査期間遅延器601及び第1の係数器(K1)603と、1水平走査期間遅延器601の出力が供給される第2の係数器(K2)604と、第1の係数器(K1)603及び第2の係数器(K2)604の各出力が供給される加算器605と、補正制御回路511からの制御信号(CONT)が供給される係数発生及びメモリ制御部602とを備えており、係数発生及びメモリ制御部602の出力は、第1の係数器(K1)603、第2の係数器(K2)604、及び1水平走査期間遅延器601へ供給されるようになされている。
そして、加算器605の出力が、セレクタ505へと供給されるようになされている。
尚、補間回路509についての構成及び動作については、上記図24に示した構成及び以下に説明する補間回路504の動作と同様であるため、その詳細な説明は省略する。
【0172】
上述のような補間回路504において、拡大率が4/3倍である場合の、補間前の画素信号(○)と補間後の画素信号(△)との幾何学的位置関係及び線形内挿における係数(後述する第1の係数K1及び第2の係数K2)は、図25に示される。
【0173】
また、上記係数による補間信号Y3(補間回路504の出力)の生成タイミングは、図26に示される。
上記図26において、”HD”は、水平同期信号を表し、”Y1”は、補間回路504への入力信号を表し、”WE”は、1水平期間遅延回路601の書込イネーブル信号を表し、”Yd”は、1水平期間遅延回路601の出力信号を表し、”K1”は、第1の係数器603に供給される係数(第1の係数)を表し、”K2”は、第2の係数器604に供給される係数(第2の係数)を表し、”Y3”は、補間回路504の出力信号を表す。
【0174】
そこで、先ず、セレクタ503からの輝度信号YO1(Y1)、すなわちFIFOメモリ502から読み出された輝度信号Y1は、第1の係数器603に供給されると共に、1水平期間遅延器601により1水平期間遅延されて第2の係数器604に供給される。
【0175】
このとき、係数発生及びメモリ制御部602は、上記図25に示したような補間画素の幾何学的位置に基づいて、第1の係数K1及び第2の係数K2を、第1の係数器603及び第2の係数器604に対して発生する。
また、係数発生及びメモリ制御部602は、FIFOメモリ502での間引き読み出しによって、入力信号Y1の無い期間(上記図26中の斜線で示す期間)は、1水平期間遅延回路601への書き込みを禁止するように、1水平期間遅延回路601nのメモリ制御を行う。
【0176】
第1の係数器603は、FIFOメモリ502から読み出された輝度信号YO1に対して、係数発生器602の第1の係数K1を乗じた結果を、加算器605へ供給する。
第2の係数器604は、1水平期間遅延器601により1水平期間遅延された上記輝度信号YO1に対して、係数発生器602の第2の係数K2を乗じた結果を、加算器605へ供給する。
【0177】
加算器605は、第1の係数器603及び第2の係数器604からの各信号を加算し、その加算結果を補間信号Y3として、セレクタ505へ供給する。
【0178】
上述のようにして、補間回路504にて得られた補間信号は、セレクタ505の入力端子Eへ供給され、同様にして補間回路509にて得られた補間信号もセレクタ510の入力端子Eへ供給される。
【0179】
信号経路制御回路513は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Eへ供給された信号を選択して出力するようにセレクタ505,510を制御する。
これにより、セレクタ505,510からは、拡大倍率に応じて垂直方向に拡大処理された輝度信号YO2及び色差信号CO2(ここでは、360ラインが4/3倍に拡大されて480ラインとなった信号)が出力され、これらの輝度信号YO2及び色差信号CO2が、記録再生信号処理回路111へと供給される。
【0180】
(3)ディジタルワイドモードでの垂直サイズ変換部110の動作
ディジタルワイドモードでは、信号経路制御回路513は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Dへ供給された信号を選択して出力するようにセレクタ503,508を制御する。
【0181】
このとき、セレクタ503の入力端子Dに対しては、水平サイズ変換部109からの輝度信号YO1が供給され、セレクタ508の入力端子Dに対しては、水平サイズ変換部109からの色差信号CO1が供給されている。
したがって、補間回路504に対しては、輝度信号YO1が供給され、補間回路309に対しては、色差信号CO1が供給されることになる。
【0182】
補間回路504,509は、補間制御回路511からの制御により、セレクタ503,508からの輝度信号YO1及び色差信号CO1に対して、縮小倍率に応じた内挿補間処理を施す。
【0183】
例えば、縮小倍率が3/4倍である場合、上記図24に示した補間回路504の構成での、補間前の画素信号(○)と補間後の画素信号(△)との幾何学的位置関係及び線形内挿における係数(第1の係数K1及び第2の係数K2)は、図27に示される。
【0184】
また、上記係数による補間信号Y3(補間回路504の出力)の生成タイミングは、図28に示される。
上記図28において、”HD”は、水平同期信号を表し、”Y1”は、補間回路504への入力信号を表し、”Yd”は、1水平期間遅延回路601の出力信号を表し、”K1”は、第1の係数器603に供給される係数(第1の係数)を表し、”K2”は、第2の係数器604に供給される係数(第2の係数)を表し、”Y3”は、補間回路504の出力信号を表す。
【0185】
尚、補間回路509における係数(第1の係数K1及び第2の係数K2)、補間信号の生成タイミング、及び動作については、補間回路504と同様であるため、その詳細な説明は省略する。
【0186】
そこで、補間回路504において、先ず、セレクタ503からの輝度信号YO1(Y1)、すなわちFIFOメモリ502から読み出された輝度信号Y1は、第1の係数器603に供給されると共に、1水平期間遅延器601により1水平期間遅延されて第2の係数器604に供給される。
【0187】
このとき、係数発生及びメモリ制御部602は、上記図27に示したような補間画素の幾何学的位置に基づいて、第1の係数K1及び第2の係数K2を、第1の係数器603及び第2の係数器604に対して発生する。
【0188】
第1の係数器603は、FIFOメモリ502から読み出された輝度信号YO1に対して、係数発生器602の第1の係数K1を乗じた結果を、加算器605へ供給する。
第2の係数器604は、1水平期間遅延器601により1水平期間遅延された上記輝度信号YO1に対して、係数発生器602の第2の係数K2を乗じた結果を、加算器605へ供給する。
【0189】
加算器605は、第1の係数器603及び第2の係数器604からの各信号を加算し、その加算結果を補間信号Y3として、セレクタ505へ供給する。
【0190】
上述のように、縮小倍率が3/4倍である場合、補間回路504,509では、4ラインの信号から3ラインの信号が生成される。このような補間信号は、セレクタ501,506の入力端子Aへ供給される。
【0191】
信号経路制御回路513は、入力端子Aへ供給された信号を選択して出力するようにセレクタ501,506を制御する。
これにより、FIFOメモリ502に対しては、輝度信号YO1の補間信号が書き込まれ、FIFOメモリ507に対しては、色差信号CO1の補間信号が書き込まれることになる。すなわち、FIFOメモリ502,507へは、補間回路504,509での縮小倍率に応じた内挿補間により、不要な画素を間引かれた信号(縮小画像信号)が書き込まれる。
【0192】
図29は、ディジタルワイドモードにおいて、縮小倍率が3/4倍の場合の、メモリ制御回路512によるFIFOメモリ502の間引書込動作の制御タイミングを示したものである。
尚、FIFOメモリ507の間引書込動作の制御タイミングについては、以下に説明するFIFOメモリ502の間引書込動作の制御タイミングと同様であるため、その詳細な説明は省略する。
【0193】
上記図29において、”HD”は、水平同期信号を表し、”WE”は、FIFOメモリ502の書込イネーブル信号を表し、LOWレベルの信号期間は、信号書込は行われない。
【0194】
上記図29に示すように、4ライン周期で3ライン分の信号が書き込まれるように、書込イネーブル信号WEを制御する。これにより、元の640ラインから生成された480画素の信号がFIFOメモリ502に書き込まれる。
【0195】
図30は、縮小倍率が4/3倍の場合の、垂直走査期間内でのFIFOメモリ502の信号書込の制御タイミングを示したものである。
尚、FIFOメモリ507の信号書込の制御タイミングについては、以下に説明するFIFOメモリ502の信号書込の制御タイミングと同様であるため、その詳細な説明は省略する。
【0196】
上記図30に示すように、ディジタルワイドモードでは、縮小倍率に応じて不要なラインが間引かれながら、必要なラインの信号のみが、FIFOメモリ502へ書き込まれる。
【0197】
また、縮小倍率に応じてCCD102の垂直動作期間が延長され、メモリ制御回路512により、FIFOメモリ502への信号書込が、CCD102の垂直走査に同期したタイミングで制御され、FIFOメモリ502からの信号読出が、NTSC方式でのフィールド期間に同期したタイミングで制御される。
【0198】
ここでは、一例として、縮小倍率を3/4倍としているため、640ラインの信号から縮小生成された480ラインの信号が、4/3倍のフィールド期間でFIFOメモリ502へ書き込まれる。この480ラインの信号を、NTSC方式でのフィールド期間に読み出すことにより、NTSC方式の動画像が得られる。また、4フィールドに一回同一フレームを2回読み出すような制御をすることで、FIFOメモリ502の信号書込と信号読出の同期をとることができる。
【0199】
上述のようにして、FIFOメモリ502,507から読み出された輝度信号YO1及び色差信号CO1の補間信号は、セレクタ505,510の各入力端子Fへ供給される。
【0200】
信号経路制御回路513は、ズーム制御回路108からの制御信号ZOOMにより、入力端子Fへ供給された信号を選択して出力するようにセレクタ505,510を制御する。
これにより、セレクタ505,510からは、縮小倍率に応じて垂直方向に縮小処理された輝度信号YO2及び色差信号CO2が出力され、これらの輝度信号YO2及び色差信号CO2が、記録再生信号処理回路111へと供給される。
【0201】
[記録再生信号処理回路111]
記録再生信号処理回路111は、垂直サイズ変換部110からの輝度信号YO2及び色差信号CO2に対して、記録のための圧縮符号化、エラー訂正符号付加、及び変調等の処理を施し、その処理後の輝度信号YO2及び色差信号CO2を、記録ヘッド112を経由して記録媒体に記録する。
【0202】
また、記録再生信号処理回路111は、再生ヘッド113を経由して記録媒体から信号を再生する。
【0203】
ここで、記録再生信号処理回路111は、例えば、民生用ディジタルビデオ規格に従ったフォーマットで記録再生を実施するようになされており、取り扱う画像を、水平方向720画素、垂直方向480画素の60frame/secの画像としている。
【0204】
したがって、記録の際には、記録再生信号処理回路111は、垂直サイズ変換部110からの、水平方向720画素、垂直方向480画素のframe/secの信号から、インターレース走査に間引き標準テレビ信号として記録を行う。
【0205】
上述のように、本実施の形態では、撮像素子102の撮像面(記録フォーマットより多い画素を有する撮像面)において、画像の生成に不要な領域(上下領域)の信号を垂直ブランキング期間内で高速転送することで破棄し、画像の生成に必要な領域(中央部領域)の信号(画角に対応した画素数の信号)のみを読み出し、その読出信号から、記録フォーマットで規定される画素数の画像を取得するように構成したので、撮像素子102の動作周波数の増大による消費電力の増大やS/Nの劣化を招くことなく、また、撮像素子102の水平走査周波数及び駆動周波数をかえることなく、最大で撮像素子の有する全画素で構成される画像と等しい画角の動画像を提供することが可能となる。
【0206】
(第2の実施の形態)
本発明は、例えば、図31に示すようなディジタルビデオカメラ700に適用される。
このディジタルビデオカメラ700は、上記図1に示したディジタルビデオカメラ100と同様に構成としているが、使用者から指示された動画記録モード又は静止画記録モードに応じて動作するようになされている。
尚、上記図31のディジタルビデオカメラ700において、上記図1のディジタルビデオカメラ100と同様に動作する箇所には同じ符号を付し、その詳細な説明は省略する。
【0207】
具体的には、ディジタルビデオカメラ700は、第1の記録再生部700aと、第2の記録再生部700bとの2種類の記録再生部と共に、動画記録モード又は静止画記録モードを選択指示するためのモードSW716を備えている。
【0208】
第1の記録再生部700aは、NTSC方式の動画像及び静止画像を記録するための処理部であり、上記図1に示した水平サイズ変換部109、垂直サイズ変換部110、記録再生信号処理回路111、ディジタルインターフェース114、及びビデオインターフェース115と同様の機能を有する、水平サイズ変換部709、垂直サイズ変換部710、画像記録再生部719、ディジタルインターフェース714、及びビデオインターフェース715を備えている。
【0209】
第2の記録再生部700bは、任意の画素数の静止画像を記録するための処理部であり、上記図1に示した水平サイズ変換部109、垂直サイズ変換部110、記録再生信号処理回路111、及びディジタルインターフェース114と同様の機能を有する、水平サイズ変換部717、垂直サイズ変換部718、画像記録再生部719、及びディジタルインターフェース722を備えると共に、記録画素数入力部720を備えている。
【0210】
そこで、先ず、ディジタルビデオカメラ700の動作モードが、使用者からモードスイッチ716により指示される。すなわち、動画記録モードと静止画記録モードが使用者により目的に応じて選択指示される。
【0211】
本実施の形態では、動画記録モードでのディジタルビデオカメラ700の動作は、上記図1に示したディジタルビデオカメラ100の動作と同様であるので、静止画記録モードでのディジタルビデオカメラ700の動作について具体的に説明する。
【0212】
静止画記録モードでは、CCD102の垂直走査周期を、NTSC方式でのフィールド期間の3/2倍となるように、CCD102を駆動して、CCD102の有する全画素の信号を読み出す。
また、静止画記録モードでは、CCD102から読み出す画素信号の画素数は一定にして、結像光学系101の焦点距離を変化させることで、画角を変化させる。
【0213】
上述のようなCCD102の駆動制御により、CCD102から読み出された信号は、CDS/AGC回路(雑音低減回路)104、及びAD変換器105を介して、ディジタル信号としてカメラ信号処理部106へ供給される。
【0214】
カメラ信号処理部106は、AD変換器105から供給された信号から、輝度信号YI及び色差信号CIを生成し、それらの輝度信号YI及び色差信号CIを、第1の記録再生部700aの水平サイズ変換部710(以下、「第1の水平サイズ変換部710」とも言う)、及び第2の記録再生部700bの水平サイズ変換部717(以下、「第2の水平サイズ変換部717」とも言う)へ供給する。
【0215】
第1の水平サイズ変換部709及び第2の水平サイズ変換部717はそれぞれ、上記図9に示した構成(上記図1に示した水平サイズ変換部109の構成)と同様の構成としている。
【0216】
第1の水平サイズ変換部709は、静止画記録モードでは、CCD102から読み出される画素信号の画素数が常に水平方向1080画素、垂直方向720画素であることにより、カメラ信号処理部106からの信号(YI,CI)に対して、水平方向の縮小倍率が2/3倍の縮小処理を施す。
【0217】
一方、第2の水平サイズ変換部717は、カメラ信号処理部106からの信号(YI,CI)に対して、記録画素数入力部720により入力された画素数(水平方向の画素数)に変換する処理を施す。
【0218】
第1の水平サイズ変換部709及び第2の水平サイズ変換部717での処理後の信号(YO1,CO1)は、それぞれ対応する垂直サイズ変換部710(以下、「第1の垂直サイズ変換部710」とも言う)、及び垂直サイズ変換部718(以下、「第2の垂直サイズ変換部718」とも言う)へ供給される。
【0219】
第1の垂直サイズ変換部710及び第2の垂直サイズ変換部718はそれぞれ、上記図20に示した構成(上記図1に示した垂直サイズ変換部110の構成)と同様の構成としている。
【0220】
第1の垂直サイズ変換部710は、第1の水平サイズ変換部709と同様に、第1の水平サイズ変換部709からの信号(YO1,CO1)に対して、垂直方向の縮小倍率が2/3倍の縮小処理を施す。このとき、第1の垂直サイズ変換部710は、垂直走査期間の変換も行う。
そして、第1の垂直サイズ変換部710は、静止画トリガスイッチ(図示せず)のタイミングで、内部のFIFOメモリの画像をフリーズして、この画像を画像記録再生部711へ供給する。
したがって、静止画トリガスイッチ(図示せず)のタイミングの画像が静止画として、画像記録再生部711により記録媒体に記録される。
【0221】
一方、第2の垂直サイズ変換部718は、第2の水平サイズ変換部717と同様に、第2の水平サイズ変換部717からの信号(YO1,CO1)に対して、記録画素数入力部720により入力されたライン数(垂直方向のライン数)に変換する処理を施す。
そして、第2の垂直サイズ変換部718は、静止画トリガスイッチ(図示せず)のタイミングで、内部のFIFOメモリの画像をフリーズして、この画像を画像記録再生部719へ供給する。
したがって、静止画トリガスイッチ(図示せず)のタイミングの画像が静止画として、画像記録再生部719により記録媒体に記録される。
【0222】
上述のように、本実施の形態では、上述した第1の実施の形態と同様な、撮像素子102の撮像面において、画像の生成に不要な領域の信号を垂直ブランキング期間内で高速転送することで破棄し、画像の生成に必要な領域の信号のみを読み出し、その読出信号から、記録フォーマットで規定される画素数の画像を取得する構成(第1の記録再生部700a)と共に、さらに、上記読出信号から任意の画素数の画像を生成する構成(第2の記録再生部700b)を設けるようにしたので、動画と同じ画角の静止画を同時に提供することができる。
【0223】
尚、本発明の目的は、上述した第1及び第2の各実施の形態のホスト及び端末の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU)が記憶媒体に格納されたプログラムコードを読みだして実行することによっても、達成されることは言うまでもない。
この場合、記憶媒体から読み出されたプログラムコード自体が上記各実施の形態の機能を実現することとなり、そのプログラムコードを記憶した記憶媒体は本発明を構成することとなる。
プログラムコードを供給するための記憶媒体としては、ROM、フロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード等を用いることができる。
また、コンピュータが読みだしたプログラムコードを実行することにより、上記各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS等が実際の処理の一部又は全部を行い、その処理によって上記各実施の形態の機能が実現される場合も含まれることは言うまでもない。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された拡張機能ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部又は全部を行い、その処理によって上記各実施の形態の機能が実現される場合も含まれることは言うまでもない。
【0224】
【発明の効果】
以上説明したように本発明によれば、撮像素子の動作周波数の増大、それに伴う消費電力の増大やS/Nの劣化を招くことなく、撮像素子の有する全画素の情報を用いて、高精細な動画像を提供することができる。また、動画像と同じ画角の静止画を同時に提供することができる。
【図面の簡単な説明】
【図1】第1の実施の形態において、本発明を適用したディジタルビデオカメラの構成を示すブロック図である。
【図2】上記ディジタルビデオカメラの撮像素子(CCD)における色フィルタの配列を説明するための図である。
【図3】上記ディジタルビデオカメラのズーム制御回路の動作を説明するための図である。
【図4】上記撮像素子の撮像面において、読出信号の領域を説明するための図である。
【図5】上記ディジタルビデオカメラにおいて、光学ズームモードにおける撮像素子の駆動タイミングを説明するための図である。
【図6】上記ディジタルビデオカメラにおいて、ディジタルズームモードにおける撮像素子の駆動タイミングを説明するための図である。
【図7】上記ディジタルビデオカメラにおいて、ディジタルワイドモードにおける撮像素子の駆動タイミングを説明するための図である。
【図8】上記ディジタルワイドモードにおける撮像素子の垂直走査期間の制御を説明するための図である。
【図9】上記ディジタルビデオカメラの水平サイズ変換部の構成を示すブロック図である。
【図10】上記光学ズームモードにおける水平サイズ変換部の動作タイミングを説明するための図である。
【図11】上記ディジタルズームモードにおける水平サイズ変換部の動作タイミングを説明するための図である。
【図12】上記ディジタルズームモードにおける水平サイズ変換部のFIFOメモリの間欠読出動作を説明するための図である。
【図13】上記水平サイズ変換部の水平補間回路の構成を示すブロック図である。
【図14】上記ディジタルズームモードでの水平補間回路における補間前の画素と補間後の画素との幾何学的位置関係及び線形内挿における係数を説明するための図である。
【図15】上記デジタルズームモードでの水平補間回路における各信号のタイミングを説明するための図である。
【図16】上記ディジタルワイドモードでの水平補間回路における補間前の画素と補間後の画素との幾何学的位置関係及び線形内挿における係数を説明するための図である。
【図17】上記ディジタルワイドモードでの水平補問回路における各信号のタイミングを説明するための図である。
【図18】上記ディジタルワイドモードにおける水平サイズ変換部のFIFOメモリの間欠読出動作を説明するための図である。
【図19】上記ディジタルワイドモードにおける水平サイズ変換部の動作タイミングを説明するための図である。
【図20】上記ディジタルビデオカメラの垂直サイズ変換部の構成を示すブロック図である。
【図21】上記光学ズームモードにおける垂直サイズ変換部の動作タイミングを説明するための図である。
【図22】上記ディジタルズームモードにおける垂直サイズ変換部の動作タイミングを説明するための図である。
【図23】上記ディジタルズームモードにおける垂直サイズ変換部のFIFOメモリの間欠読出動作を説明するための図である。
【図24】上記垂直サイズ変換部の垂直補間回路の構成を示すブロック図である。
【図25】上記ディジタルズームモードでの垂直補間回路における補間前の画素と補間後の画素との幾何学的位置関係及び線形内挿における係数を説明するための図である。
【図26】上記デジタルズームモードでの垂直補間回路における各信号のタイミングを説明するための図である。
【図27】上記ディジタルワイドモードでの垂直補間回路における補間前の画素と補間後の画素との幾何学的位置関係及び線形内挿における係数を説明するための図である。
【図28】上記デジタルワイドモードでの垂直補間回路における各信号のタイミングを説明するための図である。
【図29】上記デジタルワイドモードでの垂直補間回路のFIFOメモリの間欠書込動作を説明するための図である。
【図30】上記ディジタルワイドモードにおける垂直サイズ変換部の動作タイミングを説明するための図である。
【図31】第2の実施の形態において、本発明を適用したディジタルビデオカメラの構成を示すブロック図である。
【符号の説明】
100 ディジタルビデオカメラ
101 結像光学系
102 撮像素子(CCD)
103 CCD駆動パルス発生器
104 CDS/AGC回路
105 AD変換器
106 カメラ信号処理部
107 ズームスイッチ
108 ズーム制御回路
109 水平サイズ変換部
110 垂直サイズ変換部
111 記録再生信号処理部
112 記録ヘッド
113 再生ヘッド
114 ディジタルI/F
115 ビデオI/F
Claims (2)
- 被写体を撮像素子により撮像して、該撮像素子から1フィールド期間内に1フレームの全画像信号を読み出すことで当該被写体の動画撮影を行う画像処理装置であって、
所定の記録フォーマットで規定される1フィールドの垂直走査期間のn/m(m,nは自然数、m<n)倍の期間で上記撮像素子の垂直走査を行うことにより、上記所定の記録フォーマットで規定される1フレームの画素数よりも少なくとも垂直方向において画素数が多い画像信号を上記撮像素子から読み出す撮像素子駆動手段と、
上記撮像素子から読み出される1フレームの画像信号に少なくとも垂直方向においてm/n倍の縮小処理を施すことにより、上記所定の記録フォーマットで規定される画素数を有する複数フレームからなる動画像信号を生成する画像処理手段と、
を備えることを特徴とする画像処理装置。 - 被写体を撮像素子により撮像して、該撮像素子から1フィールド期間内に1フレームの全画像信号を読み出すことで当該被写体の動画撮影を行う画像処理方法であって、
所定の記録フォーマットで規定される1フィールドの垂直走査期間のn/m(m,nは自然数、m<n)倍の期間で上記撮像素子の垂直走査を行うことにより、上記所定の記録フォーマットで規定される1フレームの画素数よりも少なくとも垂直方向において画素数が多い画像信号を上記撮像素子から読み出す撮像素子駆動ステップと、
上記撮像素子から読み出される1フレームの画像信号に少なくとも垂直方向においてm/n倍の縮小処理を施すことにより、上記所定の記録フォーマットで規定される画素数を有する複数フレームからなる動画像信号を生成する画像処理ステップと、
を含むことを特徴とする画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009386A JP4266472B2 (ja) | 2000-01-18 | 2000-01-18 | 画像処理装置、及び画像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000009386A JP4266472B2 (ja) | 2000-01-18 | 2000-01-18 | 画像処理装置、及び画像処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001203925A JP2001203925A (ja) | 2001-07-27 |
JP2001203925A5 JP2001203925A5 (ja) | 2007-03-01 |
JP4266472B2 true JP4266472B2 (ja) | 2009-05-20 |
Family
ID=18537547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000009386A Expired - Fee Related JP4266472B2 (ja) | 2000-01-18 | 2000-01-18 | 画像処理装置、及び画像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4266472B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4007342B2 (ja) | 2004-06-08 | 2007-11-14 | セイコーエプソン株式会社 | 表示コントローラ、電子機器及び画像データ供給方法 |
-
2000
- 2000-01-18 JP JP2000009386A patent/JP4266472B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001203925A (ja) | 2001-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6937277B1 (en) | Image input apparatus employing read region size determination | |
EP0849942B1 (en) | Image pickup apparatus having different processing rates for still and moving images | |
JPH06253251A (ja) | デジタル電子カメラ装置 | |
JP3822380B2 (ja) | 画像信号処理装置 | |
JP4105967B2 (ja) | デジタルスチルカメラ | |
JP2007150439A (ja) | 撮像装置、撮像方法、およびプログラム | |
JPH07135592A (ja) | 撮像装置 | |
JP4306638B2 (ja) | 画像処理システム,撮像装置,撮像方法,画像再生装置および画像再生方法 | |
JPH06350951A (ja) | 画像信号処理装置 | |
JP2001078210A (ja) | 固体撮像装置および信号読出し方法 | |
JP2004172845A (ja) | 撮像装置 | |
JP4266472B2 (ja) | 画像処理装置、及び画像処理方法 | |
JP2929956B2 (ja) | ビデオカメラにおける静止画像データの作成方法 | |
JP3652122B2 (ja) | 画像入力装置及び画像入力方法並びにメモリ媒体 | |
JPH11177868A (ja) | 撮像方法及び再生方法とその装置 | |
JP6403479B2 (ja) | 撮像装置およびその制御方法 | |
JP2007228119A (ja) | 撮像装置、画像処理方法、およびプログラム | |
JP2001078208A (ja) | 固体撮像装置および信号読出し方法 | |
JP3768987B2 (ja) | 撮像装置 | |
JP2877523B2 (ja) | 電子ビューファインダを有するビデオカメラ | |
JPH09130728A (ja) | 撮像装置 | |
JPH0865630A (ja) | 画像記録再生装置 | |
JP2000115605A (ja) | ディジタルカメラ | |
JP3745605B2 (ja) | 電子スチルカメラ | |
JP2002125145A (ja) | 撮像装置及び固体撮像素子の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4266472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |